KR101147725B1 - Photo-mos relay apparatus for blocking current flow in channel off state - Google Patents
Photo-mos relay apparatus for blocking current flow in channel off state Download PDFInfo
- Publication number
- KR101147725B1 KR101147725B1 KR1020100096970A KR20100096970A KR101147725B1 KR 101147725 B1 KR101147725 B1 KR 101147725B1 KR 1020100096970 A KR1020100096970 A KR 1020100096970A KR 20100096970 A KR20100096970 A KR 20100096970A KR 101147725 B1 KR101147725 B1 KR 101147725B1
- Authority
- KR
- South Korea
- Prior art keywords
- photo
- mos relay
- state
- mos
- channel
- Prior art date
Links
- 230000000903 blocking effect Effects 0.000 title claims abstract description 14
- 230000009977 dual effect Effects 0.000 claims abstract description 33
- 238000012360 testing method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000014509 gene expression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
Abstract
본 발명은 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치에 관한 것으로서, 제1 포토-모스 릴레이(1st photo-mos relay)와, 상기 제1 포토-모스 릴레이의 후단에 직렬로 연결되며, 상기 제1 포토-모스 릴레이의 온/오프 상태와 동일하게 온/오프 상태가 되도록 제어되는 제2 포토-모스 릴레이(2nd photo-mos relay)와, 상기 제2 포토-모스 릴레이와 병렬로 연결되어 상기 제2 포토-모스 릴레이의 전단 전압과 후단 전압이 등전위가 되도록 제어하는 연산 증폭기(OP amp: operational amplifier)를 구성한다. 상기와 같은 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치에 따르면, 동일하게 동작 제어되는 제1 포토-모스 릴레이와 제2 포토-모스 릴레이를 직렬 연결하고 제2 포토-모스 릴레이에 연산 증폭기를 병렬 연결하여 제2 포토-모스 릴레이의 전단과 후단의 전압이 등전위가 되도록 함으로써, 오프 상태에서 전류의 흐름을 완벽히 차단하는 효과가 있다.The present invention relates to a dual photo-mos relay device for blocking the flow of current in the channel off state, the first photo-mos relay (1 st photo-mos relay), and the rear end of the first photo-mos relay and MOS relay (2 nd photo-mos relay) , the second photo-connected in series, the first photo-on / second picture as in the oFF state is controlled so that the on / off state of the MOS relay Moss It is connected in parallel with the relay to configure an operational amplifier (OP amp) for controlling the front voltage and the rear voltage of the second photo-MOS relay is an equipotential. According to the dual photo-MOS relay device for blocking the flow of current in the channel off state as described above, the same operation-controlled first photo-MOS relay and second photo-MOS relay in series and the second photo-MOS By connecting the operational amplifier in parallel to the relay so that the voltages at the front and rear ends of the second photo-MOS relay are equipotential, there is an effect of completely blocking the flow of current in the off state.
Description
본 발명은 포토-모스 릴레이 장치에 관한 것으로서, 좀 더 상세하게는 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치에 관한 것이다.The present invention relates to a photo-MOS relay device, and more particularly to a dual photo-MOS relay device for blocking the flow of current in the channel off state.
종래에는 전압/전류 공급 장치에서 레인지 저항의 선택에 기계식 스위치 또는 포토-모스 릴레이(PMR: photo-mos relay)가 이용되고 있다.Conventionally, a mechanical switch or a photo-mos relay (PMR) is used to select a range resistor in a voltage / current supply device.
기계식 스위치의 경우에는 스위칭 속도가 비교적 느리고, 스파크(spark) 등에 의해 접점이 망가질 우려가 있으며, 또한 부피가 크다는 단점이 있다. 그리하여 접점 훼손을 방지하기 위하여 수은을 첨가하는 등의 보완책이 이용되고 있다.In the case of a mechanical switch, the switching speed is relatively slow, there is a fear that the contact is broken by sparks, etc., and there is a disadvantage that the volume is large. Therefore, supplementary measures such as the addition of mercury have been used to prevent contact damage.
이러한 기계식 스위치의 단점에 비하여 무접점 스위칭 동작에 의해 접점이 마모되지 않고, 스위칭 동작의 속도가 빠른 포토-모스 릴레이가 더 널리 이용되고 있다.Compared to the disadvantages of the mechanical switch, a contact-free contact is not worn by a contactless switching operation, and a photo-MOS relay having a high speed of the switching operation is more widely used.
포토-모스 릴레이는 포토 발광 다이오드(photo LED)의 발광을 수광 소자에서 감지하여 MOSFET 소자에서 채널 온(on)/오프(off) 동작을 수행함으로써 스위칭을 수행한다. 그런데, 기존의 포토-모스 릴레이도 오프 상태에서 정전 용량에 의한 채널 형성으로 인해 신호를 완전히 차단하지는 못하는 단점이 있다. 이하, 도 1 및 도 2를 참조하여 좀 더 구체적으로 설명한다.The photo-MOS relay detects light emission of a photo LED in the light receiving device and performs switching by performing channel on / off operations in the MOSFET device. However, the conventional photo-MOS relay also has a disadvantage in that the signal is not completely blocked due to the channel formation by the capacitance in the off state. Hereinafter, the present invention will be described in more detail with reference to FIGS. 1 and 2.
도 1은 종래 기술에 따른 포토-모스 릴레이의 채널 오프 상태에서의 정전 용량 문제를 나타내는 개념도이다.1 is a conceptual diagram illustrating a capacitance problem in a channel off state of a photo-MOS relay according to the prior art.
도 1을 참조하면, MOSFET(100) 소자의 사시 단면을 나타내고 있는데, MOSFET(100)은 P형 기판(p-type substrate)(110)에 N형 도우너(N-type doner)(120)가 형성되어 있음을 알 수 있다. 이때, 스위치 온 상태에서는 N형 도우너(120) 간에 채널이 형성되어 전류가 흐르게 되고, 스위치 오프 상태에서는 N형 도우너(120) 간에 채널이 없어지게 되어 전류의 흐름을 차단한다. 그런데, N형 도우너(120) 간의 거리 d가 매우 가까워서 실제로는 얕은 채널(130)이 그대로 형성된 채로 남게 된다. 이러한 경우, 스위칭 오프 상태에서 신호가 완전히 차단되지 않으므로, 장치의 오동작을 일으킬 수 있으며, 특히 테스트 장치의 경우에는 정확한 테스트를 할 수 없다는 문제점이 있다.Referring to FIG. 1, there is shown a perspective cross-section of a
이처럼 채널 오프 상태에서 포토-모스 릴레이의 접점 간에 생성되는 정전 용량을 제거하기 위해서는 하기의 수학식 1에 따라 단면적(A)을 줄이는 방식이 이용될 수 있다.As such, in order to remove the capacitance generated between the contacts of the photo-MOS relay in the channel off state, a method of reducing the cross-sectional area A according to Equation 1 below may be used.
여기에서, C는 정전 용량, ε은 유전율, A는 단면적 w*h, d는 거리이다.Where C is the capacitance, ε is the permittivity, A is the cross-sectional area w * h, and d is the distance.
그러나, 단순히 단면적(A)을 줄인다 하더라도, 하기의 수학식 2에 따라 저항값도 동시에 커지는 문제점이 생긴다.However, even if simply reducing the cross-sectional area (A), there is a problem that the resistance value also increases at the same time according to the following equation (2).
여기에서, R은 저항, ρ는 비저항, l은 길이, A는 단면적이다.Where R is the resistance, ρ is the specific resistance, l is the length, and A is the cross-sectional area.
반대로 단면적(A)의 넓이를 그대로 넓게 유지한 채로는 저항값의 증가를 막을 수는 있으나, 동시에 채널 오프 상태에서의 정전 용량의 발생을 줄일 수는 없다는 문제점이 있다. 이하, 도 2를 이용하여 채널 오프 상태에서의 포토-모스 릴레이 회로를 설명한다.On the contrary, it is possible to prevent the increase of the resistance value while keeping the width of the cross-sectional area A as it is, but at the same time, there is a problem in that the generation of capacitance in the channel-off state cannot be reduced. Hereinafter, the photo-MOS relay circuit in the channel-off state will be described with reference to FIG. 2.
도 2는 종래 기술에 따른 포토-모스 릴레이의 채널 오프 상태에서의 등가 회로 구성도이다.2 is an equivalent circuit diagram in a channel-off state of the photo-MOS relay according to the prior art.
도 2를 참조하면, 포토-모스 릴레이 PMR이 오프 상태인 경우에도 정전 용량 Coff이 발생됨을 알 수 있다. 즉, 포토-모스 릴레이 PMR은 오프 상태에서도 신호의 흐름을 완벽하게 차단하지 못한다는 것을 알 수 있다. 그리하면, 소자 RL을 테스트하는 경우 등에 있어서 테스트 오류를 발생시킬 수 있다.Referring to FIG. 2, it can be seen that capacitance C off occurs even when the photo-MOS relay PMR is turned off. That is, it can be seen that the photo-MOS relay PMR does not completely block the flow of signals even in the off state. Thus, a test error can be generated when the device RL is tested.
본 발명의 목적은 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치를 제공하는 데 있다.An object of the present invention is to provide a dual photo-MOS relay device for blocking the flow of current in the channel off state.
상술한 본 발명의 목적에 따른 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치는, 제1 포토-모스 릴레이와, 상기 제1 포토-모스 릴레이의 후단에 직렬로 연결되며, 상기 제1 포토-모스 릴레이의 온/오프 상태와 동일하게 온/오프 상태가 되도록 제어되는 제2 포토-모스 릴레이와, 상기 제2 포토-모스 릴레이와 병렬로 연결되어 상기 제2 포토-모스 릴레이의 전단 전압과 후단 전압이 등전위가 되도록 제어하는 연산 증폭기(OP amp: operational amplifier)를 포함하도록 구성될 수 있다. 여기에서, 상기 연산 증폭기는, 제1 입력단이 상기 제2 포토-모스 릴레이의 후단 b와 연결되고, 제2 입력단 및 출력단의 접점 c가 상기 제2 포토-모스 릴레이의 전단 a에 연결되도록 구성될 수 있다. 그리고 상기 제2 포토-모스 릴레이의 전단 a와 상기 연산 증폭기의 제2 입력단 및 출력단의 접점 c간에 저항 Rout을 더 포함하도록 구성될 수 있다. 그리고 상기 저항 Rout은 상기 제2 포토-모스 릴레이 PMR2가 오프 상태로 될 때 상기 연산 증폭기의 출력단으로 전류가 유입되어 손상되는 것을 방지하도록 구성될 수 있다. 한편, 상기 이중 포토-모스 릴레이 장치는 전압 또는 전류 공급 장치에서 레인지 저항(range resistor)을 선택적으로 이용하여 소자를 테스트하기 것임이 바람직하다. 그리고 상기 이중 포토-모스 릴레이 장치는 저항성 소자를 테스트하기 위한 것임이 바람직하다.The dual photo-MOS relay device for blocking the flow of current in the channel off state according to the object of the present invention described above, is connected in series with the first photo-MOS relay, the rear end of the first photo-MOS relay, A second photo-MOS relay controlled to be in an on / off state in the same manner as the on / off state of the first photo-MOS relay; and the second photo-MOS relay connected in parallel with the second photo-MOS relay It may be configured to include an operational amplifier (OP amp) to control the front and rear voltages of the to the equipotential. Here, the operational amplifier may be configured such that a first input terminal is connected to the rear end b of the second photo-MOS relay and a contact c of the second input terminal and the output terminal is connected to the front end a of the second photo-MOS relay. Can be. And a resistor R out between the front end a of the second photo-MOS relay and the contact c of the second input terminal and the output terminal of the operational amplifier. In addition, the resistor R out may be configured to prevent the current flowing into the output terminal of the operational amplifier when the second photo-MOS relay PMR 2 is turned off to be damaged. Meanwhile, the dual photo-MOS relay device preferably tests the device by selectively using a range resistor in a voltage or current supply device. In addition, the dual photo-MOS relay device is preferably for testing the resistive element.
상기와 같은 이중 포토-모스 릴레이 장치에 따르면, 동일하게 동작 제어되는 제1 포토-모스 릴레이와 제2 포토-모스 릴레이를 직렬 연결하고 제2 포토-모스 릴레이에 연산 증폭기를 병렬 연결하여 제2 포토-모스 릴레이의 전단과 후단의 전압이 등전위가 되도록 함으로써, 오프 상태에서 전류의 흐름을 완벽히 차단하는 효과가 있다.According to the dual photo-MOS relay device as described above, the second photo by connecting the first photo-MOS relay and the second photo-MOS relay which is operated in the same operation in series and the operational amplifier is connected in parallel to the second photo-MOS relay -The voltage at the front and rear ends of the MOS relay is equipotential, which effectively blocks the flow of current in the off state.
도 1은 종래 기술에 따른 포토-모스 릴레이의 채널 오프 상태에서의 정전 용량 문제를 나타내는 개념도이다.
도 2는 종래 기술에 따른 포토-모스 릴레이의 채널 오프 상태에서의 등가 회로 구성도이다.
도 3a는 본 발명의 일 실시예에 따른 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치의 블록 구성도이다.
도 3b는 본 발명의 일 실시예에 따른 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치의 등가 회로 구성도이다.
도 4a는 본 발명의 일 실시예에 따른 이중 포토-모스 릴레이 장치와 종래 기술에 따른 포토-모스 릴레이의 오프 상태에서의 특성을 나타내는 등가 회로도이다.
도 4b는 본 발명의 일 실시예에 따른 이중 포토-모스 릴레이 장치와 종래 기술에 따른 포토-모스 릴레이의 오프 상태에서의 전압 특성을 나타내는 그래프이다.
도 5a는 본 발명의 일 실시예에 따른 이중 포토-모스 릴레이 장치와 종래 기술에 따른 포토-모스 릴레이의 온 상태에서의 특성을 나타내는 등가 회로도이다.
도 5b는 본 발명의 일 실시예에 따른 이중 포토-모스 릴레이 장치와 종래 기술에 따른 포토-모스 릴레이의 온 상태에서의 전압 특성을 나타내는 그래프이다.1 is a conceptual diagram illustrating a capacitance problem in a channel off state of a photo-MOS relay according to the prior art.
2 is an equivalent circuit diagram in a channel-off state of the photo-MOS relay according to the prior art.
Figure 3a is a block diagram of a dual photo-MOS relay device for blocking the flow of current in the channel off state according to an embodiment of the present invention.
Figure 3b is an equivalent circuit diagram of a dual photo-MOS relay device for blocking the flow of current in the channel off state according to an embodiment of the present invention.
Figure 4a is an equivalent circuit diagram showing the characteristics in the off state of the dual photo-MOS relay device according to an embodiment of the present invention and the photo-MOS relay according to the prior art.
4B is a graph illustrating voltage characteristics in an off state of a dual photo-MOS relay device according to an embodiment of the present invention and a photo-MOS relay according to the related art.
5A is an equivalent circuit diagram illustrating characteristics of an on-state state of a dual photo-MOS relay device according to an embodiment of the present invention and a photo-MOS relay according to the related art.
5B is a graph illustrating voltage characteristics in an on state of a dual photo-MOS relay device according to an embodiment of the present invention and a photo-MOS relay according to the related art.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.The terms first, second, A, B, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. And / or < / RTI > includes any combination of a plurality of related listed items or any of a plurality of related listed items.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings.
도 3a는 본 발명의 일 실시예에 따른 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치의 블록 구성도이다.Figure 3a is a block diagram of a dual photo-MOS relay device for blocking the flow of current in the channel off state according to an embodiment of the present invention.
도 3a를 참조하면, 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치(300)(이하, '이중 포토-모스 릴레이 장치'라고 함)는 제1 포토-모스 릴레이(310)(1st PMR: 1st photo-mos relay), 제2 포토-모스 릴레이(320) (2nd PMR: 2nd photo-mos relay)및 연산 증폭기(330)(OP amp: operational amplifier)를 포함하도록 구성될 수 있다.Referring to FIG. 3A, a dual photo-MOS relay device 300 (hereinafter, referred to as a dual photo-MOS relay device) for blocking a flow of current in a channel off state may include a first photo-
여기에서, 이중 포토-모스 릴레이 장치(300)는 종래와 달리 제1 포토-모스 릴레이(310)와 제2 포토-모스 릴레이(320) 직렬로 2개나 연결하도록 구성된다. 그리고 제2 포토-모스 릴레이(320)에 연산 증폭기(330)를 병렬로 연결하도록 구성된다. 그릭고 연산 증폭기(330)에 의해 제2 포토-모스 릴레이(320)을 가상 플로팅(virtual floating) 상태로 만들어 신호를 완벽하게 차단하도록 하는 것을 특징으로 한다. 이하, 세부적인 구성에 대하여 설명한다.Here, unlike the prior art, the dual photo-
제1 포토-모스 릴레이(310)는 포토 다이오드(photo diode)의 발광에 의해 수광 소자가 MOSFET 소자에 신호를 인가하도록 구성된다. 이에, 포토 다이오드의 발광에 따라 MOSFET 소자가 스위칭 동작을 수행한다. 포토 다이오드의 발광은 포토 다이오드에 인가되는 전압에 의해 발광한다. 하지만, 종래와 같이 제1 포토-모스 릴레이(310) 하나만으로는 MOSFET 소자의 채널 오프 상태에서 신호를 완벽하게 차단하지 못한다. 이는 앞서 도 1을 참조하여 설명한 바와 같다.The first photo-
제2 포토-모스 릴레이(320)는 제1 포토-모스 릴레이의 후단에 직렬로 연결되며, 제1 포토-모스 릴레이의 온/오프 상태와 동일하게 온/오프 상태가 되도록 제어되는 것으로 구성될 수 있다. 여기에서, 제2 포토-모스 릴레이(320)는 동일한 전원(미도시)에 의해 동일한 온/오프 상태를 만들도록 제어된다.The second photo-
연산 증폭기(330)는 제2 포토-모스 릴레이(320)와 병렬로 연결되어 제2 포토-모스 릴레이(320)의 전단 전압과 후단 전압이 등전위가 되도록 제어하는 것으로 구성될 수 있다. 연산 증폭기(330)는 제2 포토-모스 릴레이(320)의 전단과 후단의 전압을 등전위가 되도록 제어함으로써, 제2 포토-모스 릴레이(320)가 가상 플로팅 상태가 되도록 한다. 이에, 제1 포토-모스 릴레이(310)에서 제대로 차단되지 못한 신호를 제2 포토-모스 릴레이(320)에서 모두 차단하게 된다.The
이에, 소자를 테스트하는 장비 등에 이중 포토-모스 릴레이 장치(300)가 이용되는 경우에는 테스트 소자에 대한 신호의 인가와 차단이 완벽하게 제어될 수 있다. 이때, 소자는 RL과 같은 저항성 소자인 것이 바람직하다.Thus, when the dual photo-
도 3b는 본 발명의 일 실시예에 따른 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치의 등가 회로 구성도이다.Figure 3b is an equivalent circuit diagram of a dual photo-MOS relay device for blocking the flow of current in the channel off state according to an embodiment of the present invention.
도 3b를 참조하면, 연산 증폭기(330)는 제1 입력단(비반전 입력단)이 제2 포토-모스 릴레이(320)의 후단 b와 연결되고, 제2 입력단(반전 입력단) 및 출력단의 접점 c가 제2 포토-모스 릴레이(320)의 전단 a에 연결되도록 구성될 수 있다. 이상 적인 연산 증폭기(330)에서는 입력단의 저항이 무한대이므로, 접점 b의 전압 Vb가 접점 c의 전압 Vc와 동일하게 된다. 한편, 채널 오프 상태에서는 PMR2가 스위치 오프 상태가 되므로, 접점 a의 전압 Va와 접점 c의 전압 Vc의 전압이 동일하게 되고, 결국 제2 포토-모스 릴레이(320)의 전단 전압 Va와 후단 전압 Vb는 등전위가 된다.Referring to FIG. 3B, in the
한편, 이중 포토-모스 릴레이 장치(300)에는 제2 포토-모스 릴레이(320)의 전단 a와 연산 증폭기(330)의 제2 입력단 및 출력단의 접점 c 간에 저항 저항 Rout이 더 포함되도록 구성될 수 있다. 저항 Rout은 제2 포토-모스 릴레이(320)가 오프 상태가 될 때, 연산 증폭기(330)의 출력단으로 과도한 전류가 급격하게 유입되어 연산 증폭기(330)가 단락 내지는 손상되는 현상을 방지하기 위한 구성이다. 이상적인 연산 증폭기(330)에서는 출력단의 저항이 0에 가깝기 때문이다. 이에, 저항 Rout은 비교적 고저항인 것이 바람직하다.Meanwhile, the dual photo-
이러한 이중 포토-모스 릴레이 장치(300)는 전압 또는 전류 공급 장치에서 레인지 저항(range resistor)를 선택적으로 이용하여 소자를 테스트하는 경우에 이용될 수도 있다.The dual photo-
도 4a는 본 발명의 일 실시예에 따른 이중 포토-모스 릴레이 장치와 종래 기술에 따른 포토-모스 릴레이의 오프 상태에서의 특성을 나타내는 등가 회로도이다. 그리고 도 4b는 본 발명의 일 실시예에 따른 이중 포토-모스 릴레이 장치와 종래 기술에 따른 포토-모스 릴레이의 오프 상태에서의 전압 특성을 나타내는 그래프이다.Figure 4a is an equivalent circuit diagram showing the characteristics in the off state of the dual photo-MOS relay device according to an embodiment of the present invention and the photo-MOS relay according to the prior art. 4B is a graph illustrating voltage characteristics in an OFF state of a dual photo-MOS relay device according to an embodiment of the present invention and a photo-MOS relay according to the related art.
도 4a를 참조하면, 회로 1(410)은 본 발명에 따른 채널 오프 상태의 이중 포토-모스 릴레이 장치에 해당하고, 회로 2(420)는 종래 기술에 따른 채널 오프 상태의 포토-모스 릴레이에 해당한다. 회로 1(410)과 회로 2(420)에서 각각 V1 및 V2를 측정하면 도 4b의 그래프와 같이 결과가 나온다. 도 4b를 참조하면, 회로 1(410)에서는 거의 0V에 가깝게 신호가 차단되는 것을 알 수 있다. 그러나, 회로 2(420)에서는 신호가 제대로 차단되지 않고, -0.6V 내지 0.6V의 전압이 측정됨을 알 수 있다.Referring to FIG. 4A, circuit 1 410 corresponds to a dual photo-MOS relay device in a channel off state according to the present invention, and
도 5a는 본 발명의 일 실시예에 따른 이중 포토-모스 릴레이 장치와 종래 기술에 따른 포토-모스 릴레이의 온 상태에서의 특성을 나타내는 등가 회로도이다. 그리고 도 5b는 본 발명의 일 실시예에 따른 이중 포토-모스 릴레이 장치와 종래 기술에 따른 포토-모스 릴레이의 온 상태에서의 전압 특성을 나타내는 그래프이다.5A is an equivalent circuit diagram illustrating characteristics of an on-state state of a dual photo-MOS relay device according to an embodiment of the present invention and a photo-MOS relay according to the related art. 5B is a graph illustrating voltage characteristics in an on state of a dual photo-MOS relay device according to an embodiment of the present invention and a photo-MOS relay according to the related art.
도 5a를 참조하면, 회로 3(510)은 본 발명에 따른 채널 온 상태의 이중 포토-모스 릴레이 장치에 해당하고, 회로 4(520)는 종래 기술에 따른 채널 온 상태의 포토-모스 릴레이에 해당한다. 회로 3(510)과 회로 4(520)에서 각각 V1 및 V2를 측정하면 도 5b의 그래프와 같이 결과가 나온다. 도 5b를 참조하면, 회로 3(510)에서도 회로 2(520)에서는 신호의 흐름이 원활하게 유지됨을 알 수 있다.Referring to FIG. 5A, circuit 3 510 corresponds to a dual photo-MOS relay device in a channel on state according to the present invention, and
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.
110: P형 기판
120: N형 도우너
130: 채널
310: 제1 포토-모스 릴레이
320: 제2 포토-모스 릴레이
330: 연산 증폭기
340: 부하
410: 회로 1
420: 회로 2
510: 회로 3
520: 회로 4110: P-type substrate
120: N-type donor
130: channel
310: first photo-MOS relay
320: second photo-MOS relay
330: operational amplifier
340: load
410: circuit 1
420:
510: circuit 3
520:
Claims (6)
상기 제1 포토-모스 릴레이의 후단에 직렬로 연결되며, 상기 제1 포토-모스 릴레이의 온/오프 상태와 동일하게 온/오프 상태가 되도록 제어되는 제2 포토-모스 릴레이(2nd photo-mos relay);
상기 제2 포토-모스 릴레이와 병렬로 연결되어 상기 제2 포토-모스 릴레이의 전단 전압과 후단 전압이 등전위가 되도록 제어하는 연산 증폭기(OP amp: operational amplifier) 및
상기 제2 포토-모스 릴레이의 전단 a와 상기 연산 증폭기의 제2 입력단 및 출력단의 접점 c간에 저항 Rout을 포함하고,
상기 연산 증폭기는 제1 입력단이 상기 제2 포토-모스 릴레이의 후단 b와 연결되고, 제2 입력단 및 출력단의 접점 c가 상기 제2 포토-모스 릴레이의 전단 a에 연결되는 것을 특징으로 하는 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중-포토-모스 릴레이 장치.A 1 st photo-mos relay;
Said first photo-connected in series to the rear end of the MOS relay, the first photo-second picture is equally controlled to be on / off state and the on / off state of the MOS relay-MOS relay (2 nd photo-mos relay);
An operational amplifier (OP amp) connected in parallel with the second photo-MOS relay to control the front voltage and the rear voltage of the second photo-MOS relay to have an equipotential;
A resistor R out between the front end a of the second photo-MOS relay and the contact c of the second input terminal and the output terminal of the operational amplifier,
The operational amplifier is channel off, characterized in that the first input terminal is connected to the rear end b of the second photo-MOS relay, the contact point c of the second input terminal and the output terminal is connected to the front end a of the second photo-MOS relay Dual-photo-MOS relay device to block the flow of current in a state.
상기 저항 Rout은 상기 제2 포토-모스 릴레이 PMR2가 오프 상태로 될 때 상기 연산 증폭기의 출력단으로 전류가 유입되어 손상되는 것을 방지하기 위한 구성임을 특징으로 하는 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치.The method of claim 3,
The resistor R out is configured to prevent the current from flowing into the output terminal of the operational amplifier when the second photo-MOS relay PMR 2 is turned off to prevent damage. Dual photo-MOS relay device for
상기 이중 포토-모스 릴레이 장치는 전압 또는 전류 공급 장치에서 레인지 저항(range resistor)을 선택적으로 이용하여 소자를 테스트하기 포토-모스 릴레이 장치인 것을 특징으로 하는 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치.The method of claim 4, wherein
The dual photo-MOS relay device is a photo-MOS relay device for testing a device by selectively using a range resistor in a voltage or current supply device. Dual photo-MOS relay device.
상기 이중 포토-모스 릴레이 장치는 저항성 소자를 테스트하기 위한 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치.The method of claim 5,
The dual photo-MOS relay device is a dual photo-MOS relay device for blocking the flow of current in the channel off state for testing the resistive element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100096970A KR101147725B1 (en) | 2010-10-05 | 2010-10-05 | Photo-mos relay apparatus for blocking current flow in channel off state |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100096970A KR101147725B1 (en) | 2010-10-05 | 2010-10-05 | Photo-mos relay apparatus for blocking current flow in channel off state |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120035454A KR20120035454A (en) | 2012-04-16 |
| KR101147725B1 true KR101147725B1 (en) | 2012-05-25 |
Family
ID=46137363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100096970A KR101147725B1 (en) | 2010-10-05 | 2010-10-05 | Photo-mos relay apparatus for blocking current flow in channel off state |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101147725B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007235807A (en) * | 2006-03-03 | 2007-09-13 | Advantest Corp | Switching circuit |
-
2010
- 2010-10-05 KR KR1020100096970A patent/KR101147725B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007235807A (en) * | 2006-03-03 | 2007-09-13 | Advantest Corp | Switching circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120035454A (en) | 2012-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109425816B (en) | Testing MOS power switches | |
| US9999110B2 (en) | LED driver with comprehensive fault protections | |
| US8582265B2 (en) | Protection circuit and method for electronic devices | |
| KR101291367B1 (en) | Temperature detection circuit | |
| JP2006242937A (en) | Auto range current shunt circuit | |
| JP4794896B2 (en) | Semiconductor circuit, semiconductor device, and inspection method of semiconductor circuit | |
| JP2013160572A (en) | Testing device for power semiconductor | |
| US20150226783A1 (en) | Probe card and wafer test system including the same | |
| TW201907176A (en) | Signal distribution device | |
| CN106066419B (en) | Current detection circuit | |
| US7498864B2 (en) | Electronic fuse for overcurrent protection | |
| KR20160032158A (en) | Switch supporting voltages greater than supply | |
| TWI641853B (en) | Circuit sourcing voltage and current to adevice under test (dut) | |
| KR101147725B1 (en) | Photo-mos relay apparatus for blocking current flow in channel off state | |
| US11054444B2 (en) | System and method for limiting voltage | |
| CN106921371B (en) | Low-power-consumption power-on reset circuit | |
| US9411349B2 (en) | Overcurrent detection of load circuits with temperature compensation | |
| CN108227811B (en) | Voltage abnormality detection circuit and semiconductor device | |
| CN108267648B (en) | Detection equipment with electrostatic protection function | |
| JP2017519477A (en) | Method and apparatus for detecting small currents | |
| JP2014157035A (en) | Electronic component inspection device | |
| US9184580B2 (en) | Arrester | |
| TWI668931B (en) | Temperature determination circuit and power management circuit | |
| JP6900185B2 (en) | Switch operation device and power window control device | |
| US7928775B2 (en) | High-side switch arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150512 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160412 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170510 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190514 Year of fee payment: 8 |