KR101146791B1 - 도파관-기반 공간 파워 컴바이너의 성능 증가 방법 및 장치 - Google Patents

도파관-기반 공간 파워 컴바이너의 성능 증가 방법 및 장치 Download PDF

Info

Publication number
KR101146791B1
KR101146791B1 KR1020077022892A KR20077022892A KR101146791B1 KR 101146791 B1 KR101146791 B1 KR 101146791B1 KR 1020077022892 A KR1020077022892 A KR 1020077022892A KR 20077022892 A KR20077022892 A KR 20077022892A KR 101146791 B1 KR101146791 B1 KR 101146791B1
Authority
KR
South Korea
Prior art keywords
slotline
modules
delay
output
antenna
Prior art date
Application number
KR1020077022892A
Other languages
English (en)
Other versions
KR20070119666A (ko
Inventor
블리스 채드윅 데크먼
제임스 조르단 로젠버그
춘-퉁 충
제이알. 마이클 피터 델리시오
Original Assignee
웨이브스트림 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이브스트림 코포레이션 filed Critical 웨이브스트림 코포레이션
Publication of KR20070119666A publication Critical patent/KR20070119666A/ko
Application granted granted Critical
Publication of KR101146791B1 publication Critical patent/KR101146791B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/103—Hollow-waveguide/coaxial-line transitions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

파워 조합 어레이 및 파워 조합 어레이의 성능 증가 방법이 개시된다. 이 어레이는 다수의 슬롯라인 모듈들을 배치한 도파관 인클로저를 포함한다. 슬롯라인 모듈들은 위상 변화를 표현하기 위해, 그리고 슬롯라인 모듈 구조에서 필드 세기의 차이를 극복하기 위해 변화하는 물리적 특성을 가진 입력 및 출력 안테나들을 포함한다. 변화하는 물리적 특성으로는 길이방향 위치 차이, 두께 차이, 유전 상수 차이, 그리고 회로 소자 구성들을 포함한다.

Description

도파관-기반 공간 파워 컴바이너의 성능 증가 방법 및 장치{METHOD AND APPARATUS FOR INCREASING PERFORMANCE IN A WAVEGUIDE-BASED SPATIAL POWER COMBINER}
본 발명은 마이크로파 신호의 증폭, 발생, 제어에 관한 발명으로서, 특히, 통신 및 레이더/이미징 시스템에 사용되는 마이크로파 신호들에 대한 공간적으로 조합된 어레이들의 성능을 개선시키는 발명이다.
레이더 및 위성 시스템같은 마이크로파 통신 시스템에 전송 라인-도파관 전이부가 폭넓게 사용되고 있다. 이 시스템들은 임의적 단면의 종래 도파관이나 위상 어레이 애플리케이션을 위한 도파관 안테나를 포함할 수 있다. 이러한 시스템들에서, 마이크로파 신호는 도파관과 전송 라인 사이에 양방향으로 연결될 수 있으며, 최소 전력 손실 및 최대 신호 선명도를 얻을 수 있다.
공지된 도파관-기반 공간 조합 증폭기의 한가지 예가 도 1a에 제시되어 있다. 마이크로파가 좌측의 도파관 구조로부터 입사된다. 이 에너지는 여러 슬롯라인 모듈의 2차원 어레이를 도시하며, 각각의 슬롯라인 모듈은 어레이의 열(column)을 형성한다. 각각의 슬롯라인 모듈은 유전체 카드로 구성되며, 이 위에는 두개 이상의 회로 소자들이 장착된다. 입력 에너지가 슬롯라인 전송 라인을 향해 가늘어지는 안테나를 통해 이 회로 소자들에 연결된다. 구조물들은 마이크로파 에너지를 슬롯라인 모드로부터 마이크로스트립 모드로 변환하며, 이때 슬롯라인 반대편 카드 측부에 마이크로스트립 전도체가 인쇄된다. 마이크로스트립의 에너지는 회로 소자들의 입력단에 연결된다. 회로 소자들의 출력은 마찬가지 방식으로 도파관에 연결된다.
알려진 또다른 도파관-기반 공간-조합 증폭기가 도 1b에 제시되어 있다. 도 1b에서는 마이크로파가 좌측의 동축 도파관 구조로부터 입사된다. 이 에너지는 여러 슬롯라인 모듈들의 2차원 환형 어레이를 조사하며, 이때, 각각의 슬롯라인 모듈은 이 어레이의 반경방향 열을 형성한다. 각각의 슬롯라인 모듈은 유전체 카드로 구성되며, 여기에 두개 이상의 회로 소자들이 장착된다. 입력 에너지는 슬롯라인 전송 모듈을 향해 가늘어지는 안테나를 통해 이 회로 소자들에 연결된다. 구조물들은 마이크로파 에너지를 슬롯라인 모드로부터 마이크로스트립 모드로 변환하며, 이때, 마이크로스트립 전도체가 슬롯라인 반대편 카드 측부에 인쇄된다. 마이크로스트립의 에너지는 회로 소자들의 입력단에 연결된다. 회로 소자들의 출력은 마찬가지 방식으로 출력 동축 도파관에 연결된다.
워드 슬롯라인(word slotline) 이용은 임의의, 그리고 모든, 밸런스 마이크로파 전송 라인 구조들의 패밀리를 포함하는 것을 목적으로 하며, 이때, 신호 파워는 유전체 기판의 한면 또는 양면에 인쇄된 두개의 동축 전도체들 간의 간격에 집중된다. 이 전송 라인 구조의 공통적 항목은 슬롯라인, 핀라인(finline), 앤티포덜 핀라인(antipodal finline), 유니래터럴 핀라인(unilateral finline), 바이래터럴 핀라인(bilateral finline), 그리고 절연 핀라인을 포함한다. 본원에서 슬롯라인이라는 용어는 당 분야에 잘 알려진 표준 용어와 일관되는 것을 의도한다.
기존 장방형 도파관 공간 파워 컴바이너 구조(도 1ㅁ 참조)에서, 장방형 도파관의 필드 강도는 사인파 분포를 따르며, 그 결과, 이 구조의 중심의 슬롯라인 모듈은 변을 따르는 슬롯라인 모듈에 비해 더 많은 파워를 수신한다. 마찬가지로, 중앙 모듈들의 출력단은 변 모듈에 비해 더 효과적으로 도파관에 연결된다. 이러한 신호 진폭의 불균형은 전체 어레이의 파워-조합 효율을 감소시킨다.
일실시예에서, 본 발명은 도파관 인클로저와 슬롯라인 모듈들의 어레이를 포함하는 파워 컴바이너 장치를 제공한다. 상기 도파관 인클로저는 입력측에서 입력 필드를 지원하는 입력 도파관부에 의해, 그리고 출력측에서 출력 필드를 지원하는 출력 도파관부에 의해 구획되며, 상기 슬롯라인 모듈들의 어레이는 도파관 인클로저에 의해 지원받는 기본 모드의 전기장 방향과 전파 방향 모두에 수직인 방향으로 규정되는 H-방향을 따라 입력 도파관부와 출력 도파관부 간에 도파관 인클로저 내에 배열되며, 어레이 내 각각의 슬롯라인 모듈은 입력부와 출력부를 가진 회로 소자, 상기 입력 도파관부와 상기 회로 소자의 입력부 사이에 배치되는 입력 슬롯라인 안테나, 그리고 상기 출력 도파관부와 상기 회로 소자의 출력부 사이에 배치되는 출력 슬롯라인 안테나를 포함하며, 상기 슬롯라인 모듈들의 어레이 내 여러 다른 슬롯라인 모듈들이 도파관 인클로저 내 슬롯라인 모듈들의 어레이 내 각 슬롯라인 모듈의 위치에 따라 변화하는 특성을 가지도록 구성되어, 슬롯라인 모듈들 간의 신호 진폭 균형이 지정된 진폭 윤곽을 따르도록 하는 것을 특징으로 한다. 이때, 변화하는 특성이란, 슬롯라인 모듈의 길이방향 위치 변화, 슬롯라인 안테나의 형태 변화, 슬롯라인 안테나가 형성되는 유전층의 유전율 변화, 슬롯라인 안테나가 형성되는 유전층의 두께 변화 등을 의미한다.
본 발명은 파워 조합 어레이의 성능 증가 방법을 또한 포함하는 데, 상기 방법은,
- 다수의 슬롯라인 모듈들을 배치한 도파관 인클로저에 마이크로파 신호를 공급하는 단계로서, 이때, 각각의 슬롯라인 모듈은 한 쌍 이상의 슬롯라인 안테나들을 포함하고, 상기 도파관 인클로저에 공급되는 마이크로파 신호의 필드 세기가 도파관 인클로저의 중심에서 강하고 변에서 약한 것을 특징으로 하는 단계, 그리고
- 슬롯라인 모듈들의 특성을 변화시켜서, 슬롯라인 모듈들 간의 진폭 균형이 각 슬롯라인 모듈을 통해 지정된 진폭 윤곽에 부합하도록 하는 단계
를 포함하는 것을 특징으로 한다.
또다른 일실시예에서, 본 발명은 파워 컴바이너 장치를 제공하는 데, 상기 장치는 도파관 인클로저와 슬롯라인 모듈들의 어레이를 포함하고, 상기 도파관 인클로저는 입력측에서 입력 필드를 지원하는 입력 도파관부에 의해, 그리고 출력측에서 출력 필드를 지원하는 출력 도파관부에 의해 구획되며, 상기 슬롯라인 모듈들의 어레이는 도파관 인클로저에 의해 지원받는 기본 모드의 전기장 방향과 전파 방향 모두에 수직인 방향으로 규정되는 H-방향을 따라 입력 도파관부와 출력 도파관부 간에 도파관 인클로저 내에 배열되며, 어레이 내 각각의 슬롯라인 모듈은 입력부와 출력부를 가진 회로 소자와, 상기 입력 도파관부와 상기 회로 소자의 입력부 사이에 배치되는 입력 슬롯라인 안테나 및 상기 출력 도파관부와 상기 회로 소자의 출력부 사이에 배치되는 출력 슬롯라인 안테나를 포함하는 한쌍의 슬롯라인 안테나를 포함하며, 상기 입력 안테나와 상기 출력 안테나들 중 한개 이상은 슬롯라인 안테나가 배열되는 유전층의 한 면에 슬롯라인 전송 라인을 구비한 관련 슬롯라인-마이크로스트립 전이부를 포함하고, 상기 슬롯라인-마이크로스트립 전이부는 상기 유전층의 반대면에 슬롯라인 안테나에 수직으로 배향되는 전도 스트립을 가지며, 상기 전도 스트립은 슬롯라인 안테나를 관련 회로 소자에 연결시키는 한 쌍의 차동 구동 마이크로스트립 라인들을 형성하는 것을 특징으로 한다.
도 1a는 공지기술에 따른 도파관-기반 공간-조합 증폭기의 사시도.
도 1b는 공지기술에 따른 동축 도파관-기반 공간-조합 증폭기의 사시도.
도 2는 본 발명의 일실시예에 따른 도파관-기반 공간-조합 증폭기 어레이의 사시도.
도 3은 본 발명의 일실시예에 따른 도파관 인클로저에 대한 여러 다른 슬롯라인 모듈들의 측면도.
도 4는 본 발명의 또다른 일실시예에 따른 도파관 인클로저에 대한 여러 다른 슬롯라인 모듈들의 측면도.
도 5는 본 발명의 또다른 일실시예에 따른 도파관-기반 공간-조합 증폭기 어레이의 사시도.
도 6은 본 발명의 또다른 일실시예에 따른 슬롯라인 모듈의 측면도.
도 7은 본 발명의 일실시예에 따른 회로 소자들 및 마이크로스트립 전이부를 도시하는 회로도.
본 발명의 실시예들은 공간-조합 어레이들(마이크로파 장치들의 클래스)의 성능을 개선시키기 위해 구현될 수 있는 시스템 및 방법들을 포함한다. 이 장치들은 기존 솔리드 스테이트 및 진공광 마이크로파 증폭기 및 소스(오실레이터)와 경쟁한다. 본 발명은 슬롯라인 모듈들의 일부 성질을 변화시킴으로서, 특정 진폭 윤곽에 따라 개별 슬롯라인 모듈들 사이에서 신호들의 진폭 균형을 조정함으로서 이 공간-조합 어레이들의 성능을 증가시키는 여러 구조들을 공개한다. 더우기, 본 발명의 실시예들은 파워 조합 효율을 추가적으로 개선시키는, 슬롯라인-마이크로스트립 전이부와 지연 등화 구조(delay equlaization structures)들을 포함한다. 이 구조들은 배타적으로 사용될 필요는 없다. 이 공간-조합 증폭기의 성능을 개선시키기 위해 앞서 기술들 중 한개 이상의 기술들이 함께 사용될 수 있다.
도 2는 본 발명의 일실시예에 따른 파워 조합 어레이의 사시도다. 도 2에서, 파워 조합 어레이(100)는 입력단(120)과 출력단(130)을 가진 도파관 인클로저(110)를 포함한다. 다수의 슬롯라인 모듈들이 H-방향을 따라 분포되고, 그리고 E-방향으로 정렬되며, 입력단(120)과 출력단(130) 사이에서 길이방향으로 뻗어간다. 다수의 슬롯라인 모듈(140)들 내 각각의 슬롯라인 모듈은 입력 슬롯라인 안테나(150)와 출력 슬롯라인 안테나(160)를 포함하는 한 쌍의 슬롯라인 안테나를 포함한다. 각각의 입력 슬롯라인 안테나(150)는 도파관 인클로저(110)의 입력단(120)과 회로부(170) 사이에 배치된다. 각각의 출력라이 안테나(160)는 회로부(170)와 도파관 인클로저(110)의 출력단(170) 사이에 배치된다.
본 발명은 슬롯라인 모듈(140)들의 특성을 변화시킴으로서 파워 조합 어레이(100)의 성능을 증가시켜서, 각 모듈에 공급되는 신호 진폭이, 도파관 인클로저(110) 내 H-방향을 따른 모듈들의 위치에 따라 지정된 진폭 윤곽을 따르게 한다. 신호가 공급될 때, 도파관 인클로저의 중심(180) 사이에서 신호 강도가 가장 강하며, 도파관 인클로저의 변(190)에서 약해진다. 따라서, 도파관 인클로저(110)의 중심에서 슬롯라인 모듈(140)들 간의 신호 진폭은 도파관 인클로저(110)의 변의 슬롯라인 모듈(140)의 신호 진폭과는 다르다. 따라서, 진폭 균형의 균일성이 결여된다
한개의 증폭 어레이에서, 회로 소자들의 파워-취급 기능을 최대한으로 이용하려면, 각각의 회로 소자가 동일 비율의 최대 신호 파워 기능으로 구동되어야 한다. 실질적으로 동일한 회로 소자들을 가진 모듈들의 경우에, 최대 파워-취급 기능에 대해 지정된 진폭 윤곽이 모듈들 사이에서 진폭들의 실질적으로 동일한 분포에 해당할 것이다. 여러 다른 모듈들이 여러 다른 회로 소자들을 가질 경우, 지정된 진폭 윤곽은 그 파워-취급 기능에 부합되는 신호 강도를 각각의 회로에 제공하도록 맞추어질 수 있다. 더우기, 스펙트럼 재성장 성능같이, 파워 취급 기능과는 다른 성능 요인들을 최적화시키기 위해, 동일한, 또는 서로 다른 회로 소자들을 가진 한 세트의 모듈들에 대해 불균일한 진폭 윤곽이 지정될 수도 있다.
본 발명에서, 신호 진폭이 지정된 진폭 윤곽을 따르도록 하는 한가지 방법은, 한개 이상의 슬롯라인 모듈(140) 상에서의 슬롯라인 안테나 중 한개 이상의 길이방향 위치를 변화시키는 것이다. 도 2를 참고할 때, 슬롯라인 안테나의 길이방향 위치는 지정된 진폭 윤곽을 얻기 위해 도파관 인클로저의 입력단(120)과 출력단(130)에서 지정된 물리적 윤곽(200)에 따라 변화한다. 일실시예에서, 여러 다른 슬롯라인 모듈들에서 슬롯라인 안테나들의 길이방향 위치는 지정된 진폭 윤곽을 얻기 위해 도파관 구조(110) 내의 H-방향을 따르는 각 모듈의 위치에 따라 변화한다. 도파관 입력단(120) 및 출력단(130)과, 중앙으로부터 위치한 모듈들의 안테나에 비해 H-방향을 따르는 도파관 인클로저(110)의 중심에 더 가깝게 위치한 슬롯라인 모듈들의 안테나 간의 거리를 증가시킴으로서, 중앙으로부터 모듈들의 파워의 상대적 크기가 증가한다. 또다른 일실시예에서, 슬롯라인 모듈들의 특성을 변화시키는 것은, 개별 슬롯라인 모듈들 간의 진폭 균형을 조정하기 위해 입력 및 출력 슬롯라인 안테나의 형태를 변화시키는 것을 포함한다.
또다른 일실시예에서, 슬롯라인 모듈들 간에 지연 불균형을 감소시키기 위해 슬롯라인 모듈의 회로부(170)로 지연 등화부(210)가 구현될 수 있다. 지연 등화는 시간 지연으로 시간 도메인, 또는 위상 지연으로 주파수 도메인으로 특성화될 수 있다. 시간 지연 등화는 유전체 로딩을 변화시킴으로서 전송 경로를 따라 일정하게 전파를 변경함으로서, 또는 전송 라인 경로에 추가 길이를 삽입함으로서 달성될 수 있다. 시간 지연 등화는 일반적으로 폭넓은 범위의 주파수들에 대해 동작하는 장점을 가진다. 위상 지연 등화는 전송 경로나 회로의 반응 소자들을 변경시킴으로서 달성될 수 있다. 위상 지연 등화는 조정이 용이하고 크기가 작은 장점을 가진다. 지연 등화부는 협대역폭 애플리케이션에 대해 위상 지연 등화용으로 구성될 수 있고, 광대역폭 애플리케이션에 대해 시간 지연 등화용으로 구성될 수 있다. 지연 등 화부(210)는 슬롯라인 모듈들 간 진폭 균형을 조정하기 위한 임의의 기술과 연계되어 구현될 수 있다.
도 3 및 도 4는 한개 이상의 유전층을 가지는 유전체 기판(220)에 배치되는 슬롯라인 모듈들의 확대도다. 도 3은 도파관 인클로저(100)의 변 근처에 위치한 슬롯라인 모듈(140)들의 슬롯라인 안테나(160)의 경우 가늘어짐에 비교하여, 도파관 인클로저(110)의 중심(180)에 또는 그 근처에 위치하는 슬롯라인 모듈(140)에 대해 가늘어지는 슬롯라인 안테나(160)의 변화를 도시한다.
도 5는 본 발명을 수행하기 위한 또다른 장치 및 방법에 따른 파워 조합 어레이(100)의 사시도다. 파워 조합 어레이(100)의 성능은 입력 슬롯라인 안테나(150), 출력 슬롯라인 안테나(160), 마이크로스트림-슬롯라인 전이부, 그리고 회로 소자(17)들이 인쇄되어 있는 유전체 기판(220)의 물리적 두께를 변화시킴으로서 증가된다. 굵은 유전체 기판(220)에 배치된 슬롯라인 모듈(140)들은 얇은 유전체 기판(220)을 가진 슬롯라인 모듈(140)들에 비해 더 강하게 입력 및 출력부에 결합된다. 따라서, 굵은 유전체 기판(220)을 가진 슬롯라인 모듈(140)들은 도파관 인클로저(110)의 변(190) 근처에 배치되고, 얇은 유전체 기판(220)을 가진 슬롯라인 모듈(140)들은 도파관 인클로저(110)의 중심(180) 근처에 배치된다. 이에 따라, 지정된 진폭 윤곽에 부합하도록 입력 및 출력부에 대한 다양한 슬롯라인 모듈(140)들의 결합을 조정할 수 있다. 유전체 기판(220)을 포함하는 물질의 유전상수는 신호 진폭에 영향을 미치도록 변경될 수 있다. 유전체 기판의 두께나 슬롯라인 모듈의 유전 상수(230)를 변경함으로서, 다수의 슬롯 모듈들 간에 공급되는 신호 진폭의 균 형이 조정되어 파워 조합 어레이(100)의 성능을 개선시킬 수 있다. 지연 등화부(210)가 본 실시예에 또한 구현되어 신호 지연의 진폭을 추가적으로 균형잡을 수 있다.
본 발명을 수행하기 위한 또다른 기술은, 슬롯라인 모듈(140) 상의 회로 소자들의 수를 변화시키는 과정을 포함한다. 도 6 및 도 7은 슬롯라인 모듈(140) 상에 회로 소자부(170)를 포함하는 회로 소자들의 수가 증가되어 있는 여러 다른 실시예들을 도시하는 슬롯라인 모듈(140)의 확대도 및 회로도다. 입력 슬롯라인 안테나(140) 및 출력 슬롯라인 안테나(150)에가 마이크로스트립-슬롯라인 전이부(240)에 의해 슬롯라인 모듈(140)의 회로부(170)에 연결된다. 이 슬롯라인-마이크로스트립 전이부(240)는 도 6 및 도 7에 도시된 바와 같이 여러 다른 구조를 포함할 수 있다. 가령, 슬롯라인-마이크로스트립 전이부(240)가 1슬롯라인-2웨이마이크로스트립 전이부(250)이거나 1슬롯라인-4웨이마이크로스트립 전이부(260)일 수 있다. 파워 조합 어레이(100)에서 성능 증가를 위해 슬롯라인-마이크로스트립 전이부(240)가 임의의 숫자의 배열로 구현될 수 있음을 이해하여야 한다.
본 발명은 한개의 슬롯라인 모드를 2웨이 마이크로스트립 모드로 에너지를 변환하는 슬롯라인-마이크로스트립 전이부(240)를 일반적으로 고려한다. 도 6 및 도 7의 실시예에서는 더욱 정밀한 1슬롯라인-4웨이마이크로스트립 전이부(260)를 이용하고 있다. 이러한 슬롯라인-마이크로스트립 전이부에 임피던스 매칭 구조(impedance matching structure)('임피던스 변화부'(impedance transforming section)라고도 함)가 또한 포함될 수 있다. 본 실시예에서, 슬롯라인 모듈(140)에 연결할 수 있는 회로 소자들의 수가 두배가 되어, 회로 소자들의 출력이 슬롯라인-마이크로스트립 전이부(240)에 매우 가깝도록 회로 소자들을 물리적으로 배열시켜서, 출력 손실을 최소화시키고 파워 조합 효율을 최대화시킬 수 있다. 지연 등화부(210)가 본 실시예에 또한 사용되어 파워 조합 어레이의 성능을 추가적으로 증가시킬 수 있다.
도 7의 실시예는 앞서 설명한 바와 같이, 1슬롯라인-4웨이마이크로스트립 전이부(260)를 갖춘 슬롯라인 모듈(140)의 출력을 도시한다. 본 실시예에서, 입력은 1슬롯라인-2웨이마이크로스트립 전이부(250)와 한개 이상의 2웨이 마이크로스트립 파워 디바이더(270)를 이용한다. 마이크로스트립 파워 디바이더(270)는 파워 조합 어레이(100) 분야에서 공공연히 사용되는 장치다. 추가적으로, Wilinson 파워 디바이더같은 소정의 마이크로스트립 파워 디바이더(270)가 두개의 분할된 포트들을 서로 절연시킨다. 따라서, 본 실시예에서, 슬롯라인 모듈(140)의 개별 회로 소자들은 2웨이 마이크로스트립 파워 디바이더(270)에 의해 서로 절연된다. 공간적으로 조합된 전체 어레이(100)는 따라서, 회로 소자들 간에 누화에 빠질 가능성이 적고, 따라서 보다 안정적이며, 개별 회로 소자들의 변화 및 고장에 덜 민감하다. 지연 등화부(210)가 또한 구현될 수 있어서, 파워 조합 어레이(100)의 성능을 추가적으로 개선시킬 수 있다. 또한, 앞서 언급한 바와 같이, 본 실시예는 슬롯라인-N웨이마이크로스트립 전이부(240)을 포함하도록 일반화될 수 있다.
본 실시예에서, 입력 슬롯라인 안테나(150)와 출력 슬롯라인 안테나(160)들 중 한개 이상은 유전층의 한 면에 슬롯라인 전송 라인을 가진 관련 슬롯라인-마이크로스트립 전이부(240)를 포함한다. 이 유전층 위에는 슬롯라인 안테나가 배열된다. 이 유전층의 반대면에는 슬롯라인 안테나에 수직으로 배향되는 전도 스트립이 또한 포함될 수 있다. 전도 스트립은 슬롯라인 안테나를 관련 회로 소자(170)에 연결하는 두 쌍 이상의 여러 다른 차동 구동 마이크로스트립 라인들을 형성한다. 두 쌍 이상의 차동 구동 마이크로스트립 라인들은 동작 주파수에서 1/4 파장의 정수배에 해당하는, 슬롯라인 모듈(140)을 따른 거리만큼 이격될 수 있다. 추가적으로, 두개 이상의 차동 구동 마이크로스트립 라인들이 슬롯라인 모듈(140)의 회로 소자(170)의 두 세트이상의 컴포넌트들을 통해 도파관 인클로저(110)에 공급되는 신호를 분리시킬 수 있다. 파워 디바이더(27)는 슬롯라인-마이크로스트립 전이부를 회로 소자(170)의 한 컴포넌트에 연결하고, 회로 소자(170)의 컴포넌트들을 절연시키도록 구성된다.
도 6 및 도 7에 도시되는 실시예들은 공간 파워 컴바이너 어레이(100)에 공급될 수 있는 데, 이때, 동축 구조를 이용하여 단일 슬롯라인 모듈(140)에 연결되는 다수의 회로 소자들을 증가시킬 수 있다. 추가적으로, 서로 다른 회로 소자들 및 서로 다른 슬롯라인-N웨이마이크로스트립 전이부(240)가 조합도어 본 발명의 요망 결과를 달성할 수 있다. 따라서, 본 발명은 첨부 도면에 도시되는 회로 구성에 제한되지 않으며, 당 분야의 통상의 지식을 가진 자라면, 도파관 인클로저(110) 내 여러 다른 슬롯라인 모듈(140)들이 파워 조합 어레이(100)의 성능 개선을 위해 서로 다른 회로 구조를 가질 수 있음을 이해할 수 있을 것이다.
본 발명을 수행하기 위한 또다른 한가지 기술은 슬롯라인 모듈(140)에 대한 회로 소자부(170)에서 회로 소자들의 성질을 변경시키는 것이다. 이 기술에서는 회로 소자들의 성질(가령, 파워 취급 능력)이 변화하여 신호 진폭에 실질적으로 매칭 된다. 일실시예에서, 한개 이상의 슬롯라인 모듈(140)의 회로 소자부(170)에서 증폭기의 바이어스가 변화하여 파워 조합 어레이(100)의 성능을 증가시킨다. 임의의 숫자의 슬롯라인 모듈(140)의 회로 소자의 어떤 성질도 이용될 수 있고, 이들이 변화할 경우, 회로 소자 특성을 신호 진폭 윤곽에 매칭시킬 수 있다. 추가적으로, 임의의 숫자의 슬롯라인 모듈(140)에서 변화한 회로 소자들의 임의의 조합도 본 발명에 의해 고려될 수 있다. 본원에서 기술한 다른 기술 및 실시예들에서처럼, 지연 등화부(210)가 이용되어 파워 조합 어레이(100)의 성능을 개선시킬 수 있다.
여러 가지 수정이 본 발명의 범위 내에서 가능하다. 예를 들어, 회로 소자들 및 슬롯라인 안테나들의 특성의 조합을 임의적으로 변경시킴으로서, 파워 조합 어레이(100)에서 수용가능한 성능 증가를 생성할 수 있다. 추가적으로, 각 슬롯라인 모듈들 간의 공간 크기를 변화시킴으로서, 파워 조합 어레이(100)의 성능을 증가시킬 수 있다. 또한, 파워 조합 어레이의 성능 증가 수단으로 신호 진폭을 등화시키는 데 본 발명의 실시예들이 사용될 수 있다.

Claims (89)

  1. 파워 컴바이너 장치에 있어서, 상기 장치는 도파관 인클로저와 슬롯라인 모듈들의 어레이를 포함하고,
    상기 도파관 인클로저는 입력측에서 입력 필드를 지원하는 입력 도파관부에 의해, 그리고 출력측에서 출력 필드를 지원하는 출력 도파관부에 의해 구획되며,
    상기 슬롯라인 모듈들의 어레이는 도파관 인클로저에 의해 지원받는 기본 모드의 전기장 방향과 전파 방향 모두에 수직인 방향으로 규정되는 H-방향을 따라 입력 도파관부와 출력 도파관부 간에 도파관 인클로저 내에 배열되며, 어레이 내 각각의 슬롯라인 모듈은 입력부와 출력부를 가진 회로 소자, 상기 입력 도파관부와 상기 회로 소자의 입력부 사이에 배치되는 입력 슬롯라인 안테나, 그리고 상기 출력 도파관부와 상기 회로 소자의 출력부 사이에 배치되는 출력 슬롯라인 안테나를 포함하며,
    상기 슬롯라인 모듈들의 어레이 내 여러 다른 슬롯라인 모듈들은 도파관 인클로저 내 슬롯라인 모듈들의 어레이의 각각의 슬롯라인 모듈의 H-방향으로의 위치에 따라 변화하는 특성을 갖도록 구성되어, 슬롯라인 모듈들 간의 신호 진폭 균형이 지정된 진폭 윤곽을 따르도록 하는 것을 특징으로 하는 파워 컴바이너 장치.
  2. 제 1 항에 있어서, 각 슬롯라인 모듈 내 입력 슬롯라인 안테나와 출력 슬롯라인 안테나 중 한개 이상에서 입력 도파관부와 출력 도파관부 간의 방향을 따르는 길이방향 위치가 도파관 인클로저 내 H-방향을 따르는 각 슬롯라인 모듈의 위치에 따라 변화하는 것을 특징으로 하는 파워 컴바이저 장치.
  3. 제 2 항에 있어서, H-방향을 따르는 도파관 인클로저의 중심 근처에서 각 슬롯라인 모듈에 대해, 입력 슬롯라인 안테나의 길이방향 위치가 입력 도파관부로부터 멀리 떨어져 있고, 출력 슬롯라인 안테나의 길이방향 위치가 출력 도파관부로부터 멀리 떨어져 있는 것을 특징으로 하는 파워 컴바이너 장치.
  4. 제 2 항에 있어서, 도파관 인클로저의 변 근처에서 각 슬롯라인 모듈에 대해, 입력 슬롯라인 안테나의 길이방향 위치가 입력 도파관부에 가깝고 출력 슬롯라인 안테나의 길이방향 위치가 출력 도파관부에 가까운 것을 특징으로 하는 파워 컴바이너 장치.
  5. 제 2 항에 있어서, 한개 이상의 슬롯라인 모듈의 회로 소자는 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하는 지연 등화부를 포함하며, 이 지연 등화부는 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 컴바이너 장치.
  6. 제 5 항에 있어서, 상기 지연 등화부는 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 컴바이너 장치.
  7. 제 5 항에 있어서, 상기 지연 등화부는 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 컴바이너 장치.
  8. 제 1 항에 있어서, 각 슬롯라인 모듈에서 입력 슬롯라인 안테나와 출력 슬롯라인 안테나 중 한개 이상의 형태가 도파관 인클로저 내 H-방향을 따르는 각 슬롯라인 모듈의 위치에 따라 변화하는 것을 특징으로 하는 파워 컴바이너 장치.
  9. 제 8 항에 있어서, 한개 이상의 슬롯라인 모듈의 회로 소자는 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하는 지연 등화부를 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 컴바이너 장치.
  10. 제 9 항에 있어서, 상기 지연 등화부는 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 컴바이너 장치.
  11. 제 9 항에 있어서, 상기 지연 등화부가 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 컴바이너 장치.
  12. 제 1 항에 있어서, 입력 슬롯라인 안테나와 출력 슬롯라인 안테나 중 한개 이상은, 슬롯라인 안테나가 배열되는 유전층의 한 면에 슬롯하인 전송 라인을 가진 관련 슬롯라인-마이크로스트립 전이부를 포함하고, 상기 슬롯라인-마이크로스트립 전이부는 상기 유전층의 반대면에 슬롯라인 안테나에 수직으로 배향되는 전도 스트립을 가지며, 상기 전도 스트립은 슬롯라인 안테나를 관련 회로 소자에 연결시키는 한 쌍의 차동 구동 마이크로스트립 라인들을 형성하는 것을 특징으로 하는 파워 컴바이너 장치.
  13. 제 12 항에 있어서, 상기 전도 스트립은 한개 이상의 임피던스 변화부에 의해 상기 한 쌍의 차동 구동 마이크로스트립 라인들에 결합되는 것을 특징으로 하는 파워 컴바이너 장치.
  14. 제 12 항에 있어서, 한개 이상의 슬롯라인 모듈의 회로 소자는 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하는 지연 등화부를 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 컴바이너 장치.
  15. 제 14 항에 있어서, 상기 지연 등화부가 위상 지연 등화 네트워크를 포함하 는 것을 특징으로 하는 파워 컴바이너 장치.
  16. 제 14 항에 있어서, 상기 지연 등화부가 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 컴바이너 장치.
  17. 제 1 항에 있어서, 입력 슬롯라인 안테나와 출력 슬롯라인 안테나 중 한개 이상은 슬롯라인 안테나가 배치되는 유전층의 한 면에 슬롯라인 전송 라인을 가진 관련 슬롯라인-마이크로스트립 전이부를 포함하며, 상기 슬롯라인-마이크로스트립 전이부는 상기 유전층의 반대면에 슬롯라인 안테나에 대해 수직으로 배향되는 전도 스트립을 가지며, 상기 전도 스트립은 슬롯라인 안테나를 관련 회로 소자에 연결시키는 한 쌍의 차동 구동 마이크로스트립 라인들을 형성하고, 슬롯라인 모듈들 중에서 신호 진폭들의 균일성은 유전체 기판의 두께를 변화시킴으로서 증가하며, 입력단과 출력단을 결합시키는 H-방향을 따른 슬롯라인 모듈의 위치에 따라 상기 유전체 기판에 각각의 입력 슬롯라인 안테나와 출력 슬롯라인 안테나가 형성되는 것을 특징으로 하는 파워 컴바이너 장치.
  18. 제 17 항에 있어서, 한개 이상의 슬롯라인 모듈의 회로 소자는 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하는 지연 등화부를 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파 워 컴바이너 장치.
  19. 제 18 항에 있어서, 상기 지연 등화부가 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 컴바이너 장치.
  20. 제 18 항에 있어서, 상기 지연 등화부가 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 컴바이너 장치.
  21. 제 1 항에 있어서, 입력 슬롯라인 안테나와 출력 슬롯라인 안테나 중 한개 이상은 슬롯라인 안테나가 배치되는 유전층의 한 면에 슬롯라인 전송 라인을 가진 관련 슬롯라인-마이크로스트립 전이부를 포함하며, 상기 슬롯라인-마이크로스트립 전이부는 상기 유전층의 반대면에 슬롯라인 안테나에 대해 수직으로 배향되는 전도 스트립을 가지며, 상기 전도 스트립은 슬롯라인 안테나를 관련 회로 소자에 연결시키는 한 쌍의 차동 구동 마이크로스트립 라인들을 형성하고, 슬롯라인 모듈들 중에서 신호 진폭들의 균일성은 유전체 기판의 유전율을 변화시킴으로서 증가하며, 입력단과 출력단을 결합시키는 H-방향을 따른 슬롯라인 모듈의 위치에 따라 상기 유전체 기판에 각각의 입력 슬롯라인 안테나와 출력 슬롯라인 안테나가 형성되는 것을 특징으로 하는 파워 컴바이너 장치.
  22. 제 21 항에 있어서, 한개 이상의 슬롯라인 모듈의 회로 소자는 입력 필드로 부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하는 지연 등화부를 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 컴바이너 장치.
  23. 제 22 항에 있어서, 상기 지연 등화부가 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 컴바이너 장치.
  24. 제 22 항에 있어서, 상기 지연 등화부가 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 컴바이너 장치.
  25. 제 1 항에 있어서, 입력 슬롯라인 안테나와 출력 슬롯라인 안테나 중 한개 이상은 슬롯라인 안테나가 배치되는 유전층의 한 면에 슬롯라인 전송 라인을 가진 관련 슬롯라인-마이크로스트립 전이부를 포함하며, 상기 슬롯라인-마이크로스트립 전이부는 상기 유전층의 반대면에 슬롯라인 안테나에 대해 수직으로 배향되는 전도 스트립을 가지며, 상기 전도 스트립은 슬롯라인 안테나를 관련 회로 소자에 연결시키는 두 쌍 이상의 차동 구동 마이크로스트립 라인들을 형성하는 것을 특징으로 ㅎ하는 파워 컴바이너 장치.
  26. 제 25 항에 있어서, 상기 두 쌍 이상의 차동 구동 마이크로스트립 라인들은 동작 주파수에서 1/4 파장의 정수배에 해당하는, 슬롯라인 모듈을 따른 거리만큼 이격되는 것을 특징으로 하는 파워 컴바이너 장치.
  27. 제 25 항에 있어서, 상기 두 쌍 이상의 차동 구동 마이크로스트립 라인들은 슬롯라인 모듈의 회로 소자 내 두 세트 이상의 컴포넌트들을 통해 도파관 인클로저에 공급되는 신호를 분리시키는 것을 특징으로 하는 파워 컴바이너 장치.
  28. 제 27 항에 있어서, 회로 소자의 한 컴포넌트에 슬롯라인-마이크로스트립 전이부를 연결시키는 파워 디바이더를 추가로 포함하는 것을 특징으로 하는 파워 컴바이너 장치.
  29. 제 28 항에 있어서, 상기 파워 디바이더가 회로 소자의 컴포넌트들을 절연시키도록 구성되는 것을 특징으로 하는 파워 컴바이너 장치.
  30. 도파관 인클로저, 다수의 슬롯라인 모듈, 그리고 회로 소자부를 포함하는 파워 조합 어레이에 있어서,
    상기 도파관 인클로저는 도파관 입력에 연결되는 제 1 단부와, 도파관 출력에 연결되는 제 2 단부를 포함하고,
    상기 다수의 슬롯라인 모듈은 상기 도파관 인클로저 내에 배치되고, 각각의 슬롯라인 모듈은 한 쌍 이상의 슬롯라인 안테나들을 포함하며, 상기 한 쌍 이상의 슬롯라인 안테나들은 슬롯라인 모듈의 제 1 단부 근처에 제 1 슬롯라인 안테나를, 그리고 슬롯라인 모듈의 제 2 단부 근처에 제 2 슬롯라인 안테나를 포함하며,
    상기 회로 소자부는 상기 한 쌍의 슬롯라인 안테나 내 각 슬롯라인 안테나에 연결되고, 상기 제 1, 2 슬롯라인 안테나들은, 슬롯라인 모듈들 간의 진폭 균형을 지정된 진폭 윤곽에 부합할 수 있도록 도파관 인클로저의 제 1 단부 및 제 2 단부에 대해 위치하는 것을 특징으로 하는 파워 조합 어레이.
  31. 제 30 항에 있어서, 한개 이상의 슬롯라인 모듈의 회로 소자는 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하는 지연 등화부를 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 조합 어레이.
  32. 제 31 항에 있어서, 상기 지연 등화부가 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이.
  33. 제 31 항에 있어서, 상기 지연 등화부가 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이.
  34. 제 30 항에 있어서, 한 슬롯라인 모듈의 슬롯라인 안테나 구성이 도파관 인 클로저 내 다른 한 슬롯라인 모듈의 슬롯라인 안테나 구성과는 다르도록, 여러 다른 슬롯라인 모듈들의 제 1, 2 슬롯라인 안테나들의 특성이 변경되는 것을 특징으로 하는 파워 조합 어레이.
  35. 도파관 인클로저, 다수의 슬롯라인 모듈, 그리고 회로 소자부를 포함하는 파워 조합 어레이에 있어서,
    상기 도파관 인클로저는 도파관 입력에 연결되는 제 1 단부와, 도파관 출력에 연결되는 제 2 단부를 포함하고,
    상기 다수의 슬롯라인 모듈은 상기 도파관 인클로저 내에 배치되고, 각각의 슬롯라인 모듈은 유전체 기판 상에 인쇄되어 한 쌍 이상의 슬롯라인 안테나들을 포함하며, 상기 한 쌍 이상의 슬롯라인 안테나들은 슬롯라인 모듈의 제 1 단부 근처에 제 1 슬롯라인 안테나를, 그리고 슬롯라인 모듈의 제 2 단부 근처에 제 2 슬롯라인 안테나를 포함하며,
    상기 회로 소자부는 상기 한 쌍 이상의 슬롯라인 안테나 내 각 슬롯라인 안테나에 연결되고, 각 슬롯라인 안테나의 유전체 두께가 변화하여 슬롯라인 모듈들 간의 진폭 균형이 다수의 슬롯라인 모듈들 간에 지정된 진폭 윤곽에 부합되게 하는 것을 특징으로 하는 파워 조합 어레이.
  36. 제 35 항에 있어서, 도파관 인클로저의 중심 근처에 배치된 슬롯라인 모듈들에 대한 유전체 기판의 두께가 도파관 인클로저의 변 근처에 위치한 슬롯라인 모듈 들에 대한 유전체 기판의 두께보다 얇은 것을 특징으로 하는 파워 조합 어레이.
  37. 제 36 항에 있어서, 선택된 슬롯라인 모듈들을 구성하는 물질의 유전 상수를 변화시켜서, 슬롯라인 모듈들 간의 진폭 균형이 다수의 슬롯라인 모들들 간에 지정된 진폭 윤곽에 부합하게 되도록 하는 것을 특징으로 하는 파워 조합 어레이.
  38. 제 35 항에 있어서, 한개 이상의 슬롯라인 모듈의 회로 소자는, 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하는 지연 등화부를 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 조합 어레이.
  39. 제 38 항에 있어서, 상기 지연 등화부가 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이.
  40. 제 38 항에 있어서, 상기 지연 등화부가 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이.
  41. 도파관 인클로저, 다수의 슬롯라인 모듈, 그리고 회로 소자부를 포함하는 파워 조합 어레이에 있어서,
    상기 도파관 인클로저는 도파관 입력에 연결되는 제 1 단부와, 도파관 출력에 연결되는 제 2 단부를 포함하고,
    상기 다수의 슬롯라인 모듈은 상기 도파관 인클로저 내에 배치되고, 각각의 슬롯라인 모듈은 유전체 기판 상에 인쇄되어 한 쌍 이상의 슬롯라인 안테나들을 포함하며, 상기 한 쌍 이상의 슬롯라인 안테나들은 슬롯라인 모듈의 제 1 단부 근처에 제 1 슬롯라인 안테나를, 그리고 슬롯라인 모듈의 제 2 단부 근처에 제 2 슬롯라인 안테나를 포함하며,
    상기 회로 소자부는 상기 한 쌍 이상의 슬롯라인 안테나 내 각 슬롯라인 안테나에 연결되고, 선택된 슬롯라인 모듈을 구성하는 물질의 유전상수가 변화하여 슬롯라인 모듈들 간의 진폭 균형이 다수의 슬롯라인 모듈들 간에 지정된 진폭 윤곽에 부합되게 하는 것을 특징으로 하는 파워 조합 어레이.
  42. 제 41 항에 있어서, 유전체 기판의 두께가 변화하여 슬롯라인 모듈들 간의 진폭 균형이 다수의 슬롯라인 모듈들 간 지정된 진폭 윤곽에 부합되도록 하며, 따라서, 도파관 인클로저의 중심 근처에 위치한 슬롯라인 모듈들에 대한 유전체 기판의 두께가 도파관 인클로저의 변 근처에 위치한 슬롯라인 모듈들에 대한 유전체 기판의 두께보다 얇은 것을 특징으로 하는 파워 조합 어레이.
  43. 제 42 항에 있어서, 한개 이상의 슬롯라인 모듈의 회로 소자는, 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하는 지연 등화부를 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 조합 어레이.
  44. 제 43 항에 있어서, 상기 지연 등화부가 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이.
  45. 제 43 항에 있어서, 상기 지연 등화부가 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이.
  46. 파워 조합 어레이의 성능 증가 방법에 있어서, 상기 방법은,
    - 다수의 슬롯라인 모듈들을 배치한 도파관 인클로저에 마이크로파 신호를 공급하는 단계로서, 이때, 각각의 슬롯라인 모듈은 한 쌍 이상의 슬롯라인 안테나들을 포함하고, 상기 도파관 인클로저에 공급되는 마이크로파 신호의 필드 세기가 도파관 인클로저의 중심에서 강하고 변에서 약한 것을 특징으로 하는 단계, 그리고
    - 슬롯라인 모듈들의 특성을 변화시켜서, 슬롯라인 모듈들 간의 진폭 균형이 각 슬롯라인 모듈을 통해 지정된 진폭 윤곽에 부합하도록 하는 단계
    를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  47. 제 46 항에 있어서, 상기 슬롯라인 모듈들의 특성 변화는 다수의 슬롯라인 모듈들 내 슬롯라인 안테나의 길이방향 위치를 변화시키는 단계를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  48. 제 46 항에 있어서, 상기 방법은 다수의 슬롯라인 모듈들 내 한개 이상의 슬롯라인 모듈의 회로 소자부에 지연 등화부를 구현하는 단계를 추가로 포함하고, 이때, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 다수의 슬롯ㄹ하인 모듈의 회로 소자부를 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  49. 제 48 항에 있어서, 상기 지연 등화부가 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  50. 제 48 항에 있어서, 상기 지연 등화부가 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  51. 제 46 항에 있어서, 슬롯라인 모듈들의 특성 변화는 다수의 슬롯라인 모듈들 내 한 쌍 이상의 슬롯라인 안테나들을 배치하는 유전체 기판의 두께를 변화시키는 단계를 포함하는 것을 특징으로 하는 조합 어레이의 성능 증가 방법.
  52. 제 51 항에 있어서, 다수의 슬롯라인 모듈들 중 한개 이상의 슬롯라인 모듈 의 회로 소자부에 지연 등화부를 구현하는 단계를 추가로 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하고, 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  53. 제 52 항에 있어서, 상기 지연 등화부가 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  54. 제 52 항에 있어서, 상기 지연 등화부가 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  55. 제 46 항에 있어서, 슬롯라인 모듈들의 특성 변화는 한쌍 이상의 슬롯라인 안테나들을 구성하는 물질의 유전상수를 변화시키는 단계를 추가로 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  56. 제 55 항에 있어서, 다수의 슬롯라인 모듈들 중 한개 이상의 슬롯라인 모듈의 회로 소자부에 지연 등화부를 구현하는 단계를 추가로 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하고, 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신 호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  57. 제 56 항에 있어서, 상기 지연 등화부는 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  58. 제 56 항에 있어서, 상기 지연 등화부는 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  59. 제 46 항에 있어서, 슬롯라인 모듈의 특성 변화는 다수의 슬롯라인 모듈들 중 한 쌍 이상의 슬롯라인 안테나들이 배치되는 유전체 기판의 두께를 변화시키는 단계를 포함하고, 한 쌍 이상의 슬롯라인 안테나들을 구성하는 물질의 유전상수를 변화시키는 단계를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  60. 제 59 항에 있어서, 다수의 슬롯라인 모듈들 중 한개 이상의 슬롯라인 모듈의 회로 소자부에 지연 등화부를 구현하는 단계를 추가로 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하고, 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 조합 어레이의 성능 증 가 방법.
  61. 제 60 항에 있어서, 상기 지연 등화부는 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  62. 제 60 항에 있어서, 상기 지연 등화부는 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  63. 파워 조합 어레이의 성능 증가 방법에 있어서, 상기 방법은,
    - 다수의 슬롯라인 모듈들을 배치한 도파관 인클로저에 마이크로파 신호를 공급하는 단계로서, 이때, 각각의 슬롯라인 모듈은 한 쌍 이상의 슬롯라인 안테나들을 포함하고, 상기 도파관 인클로저에 공급되는 마이크로파 신호의 필드 세기가 도파관 인클로저의 중심에서 강하고 변에서 약한 것을 특징으로 하는 단계, 그리고
    - 다수의 슬롯라인 모듈들 중 한 쌍 이상의 슬롯라인 안테나의 길이방향 위치를 변화시켜서, 한개의 슬롯라인 모듈의 슬롯라인 안테나 구성이 도파관 인클로저 내 다른 슬롯라인 모듈의 슬롯라인 안테나 구성과는 다르게 하는 것을 특징으로 하는 단계
    를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  64. 제 63 항에 있어서, 한 쌍 이상의 슬롯라인 안테나의 길이방향 위치 변화는 한 쌍 이상의 슬롯라인 안테나들의 특성을 변화시켜서, 한 슬롯라인 모듈의 슬롯라인 안테나 구조가 도파관 인클로저 내 다른 슬롯라인 모듈의 슬롯라인 안테나 구조와는 다르도록 하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  65. 제 63 항에 있어서, 다수의 슬롯라인 모듈들 중 한개 이상의 슬롯라인 모듈의 회로 소자부에 지연 등화부를 구현하는 단계를 추가로 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하고, 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  66. 제 65 항에 있어서, 상기 지연 등화부는 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  67. 제 65 항에 있어서, 상기 지연 등화부는 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  68. 파워 조합 어레이의 성능 증가 방법에 있어서, 상기 방법은,
    - 다수의 슬롯라인 모듈들을 배치한 도파관 인클로저에 마이크로파 신호를 공급하는 단계로서, 이때, 각각의 슬롯라인 모듈은 한 쌍 이상의 슬롯라인 안테나 들을 포함하고, 상기 도파관 인클로저에 공급되는 마이크로파 신호의 필드 세기가 도파관 인클로저의 중심에서 강하고 변에서 약한 것을 특징으로 하는 단계, 그리고
    - 한 쌍 이상의 슬롯라인 안테나들의 특성을 변화시켜서, 한 슬롯라인 모듈의 슬롯라인 안테나 구조가 도파관 인클로저 내 다른 슬롯라인 모듈의 슬롯라인 안테나 구조와는 다르도록 하고, 이에 따라, 슬롯라인 모듈들 간의 진폭 균형이 각 슬롯라인 모듈을 통해 지정된 진폭 윤곽에 부합되도록 하는 것을 특징으로 하는 단계
    를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  69. 제 68 항에 있어서, 다수의 슬롯라인 모듈들 중 한개 이상의 슬롯라인 모듈의 회로 소자부에 지연 등화부를 구현하는 단계를 추가로 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하고, 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  70. 제 69 항에 있어서, 상기 지연 등화부는 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  71. 제 69 항에 있어서, 상기 지연 등화부는 위상 지연 등화 네트워크를 포함하 는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  72. 파워 조합 어레이의 성능 증가 방법에 있어서, 상기 방법은,
    - 다수의 슬롯라인 모듈들을 배치한 도파관 인클로저에 마이크로파 신호를 공급하는 단계로서, 이때, 각각의 슬롯라인 모듈은 한 쌍 이상의 슬롯라인 안테나들을 포함하고, 상기 도파관 인클로저에 공급되는 마이크로파 신호의 필드 세기가 도파관 인클로저의 중심에서 강하고 변에서 약한 것을 특징으로 하는 단계, 그리고
    - 한 쌍 이상의 슬롯라인 안테나들이 배치되는 유전체 기판의 두께를 변화시켜서, 슬롯라인 모듈들 간의 진폭 균형이 각 슬롯라인 모듈을 통해 지정된 진폭 윤곽에 부합되도록 하는 것을 특징으로 하는 단계
    를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  73. 제 72 항에 있어서, 다수의 슬롯라인 모듈들 중 한개 이상의 슬롯라인 모듈을 구성하는 물질의 유전 상수를 변화시키는 단계를 추가로 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  74. 제 72 항에 있어서, 다수의 슬롯라인 모듈들 중 한개 이상의 슬롯라인 모듈의 회로 소자부에 지연 등화부를 구현하는 단계를 추가로 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하고, 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신 호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  75. 제 74 항에 있어서, 상기 지연 등화부는 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  76. 제 74 항에 있어서, 상기 지연 등화부는 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  77. 파워 조합 어레이의 성능 증가 방법에 있어서, 상기 방법은,
    - 다수의 슬롯라인 모듈들을 배치한 도파관 인클로저에 마이크로파 신호를 공급하는 단계로서, 이때, 각각의 슬롯라인 모듈은 한 쌍 이상의 슬롯라인 안테나들을 포함하고, 상기 도파관 인클로저에 공급되는 마이크로파 신호의 필드 세기가 도파관 인클로저의 중심에서 강하고 변에서 약한 것을 특징으로 하는 단계, 그리고
    - 한 쌍 이상의 슬롯라인 안테나들이 배치되는 유전체 기판의 두께를 변화시켜서, 슬롯라인 모듈들 간의 진폭 균형이 각 슬롯라인 모듈을 통해 지정된 진폭 윤곽에 부합되도록 하는 것을 특징으로 하는 단계, 그리고
    - 한 쌍 이상의 슬롯라인 안테나들이 배치되는 유전체 기판의 유전 상수를 변화시키는 단계
    를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  78. 제 77 항에 있어서, 다수의 슬롯라인 모듈들 중 한개 이상의 슬롯라인 모듈의 회로 소자부에 지연 등화부를 구현하는 단계를 추가로 포함하고, 상기 지연 등화부는 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하고, 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  79. 제 78 항에 있어서, 상기 지연 등화부는 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  80. 제 78 항에 있어서, 상기 지연 등화부는 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 조합 어레이의 성능 증가 방법.
  81. 파워 컴바이너 장치에 있어서, 상기 장치는 도파관 인클로저와 슬롯라인 모듈들의 어레이를 포함하고,
    상기 도파관 인클로저는 입력측에서 입력 필드를 지원하는 입력 도파관부에 의해, 그리고 출력측에서 출력 필드를 지원하는 출력 도파관부에 의해 구획되며,
    상기 슬롯라인 모듈들의 어레이는 도파관 인클로저에 의해 지원받는 기본 모드의 전기장 방향과 전파 방향 모두에 수직인 방향으로 규정되는 H-방향을 따라 입 력 도파관부와 출력 도파관부 간에 도파관 인클로저 내에 배열되며, 어레이 내 각각의 슬롯라인 모듈은 입력부와 출력부를 가진 회로 소자와, 상기 입력 도파관부와 상기 회로 소자의 입력부 사이에 배치되는 입력 슬롯라인 안테나 및 상기 출력 도파관부와 상기 회로 소자의 출력부 사이에 배치되는 출력 슬롯라인 안테나를 포함하는 한쌍의 슬롯라인 안테나를 포함하며,
    상기 입력 안테나와 상기 출력 안테나들 중 한개 이상은 슬롯라인 안테나가 배열되는 유전층의 한 면에 슬롯라인 전송 라인을 구비한 관련 슬롯라인-마이크로스트립 전이부를 포함하고, 상기 슬롯라인-마이크로스트립 전이부는 상기 유전층의 반대면에 슬롯라인 안테나에 수직으로 배향되는 전도 스트립을 가지며, 상기 전도 스트립은 슬롯라인 안테나를 관련 회로 소자에 연결시키는 한 쌍의 차동 구동 마이크로스트립 라인들을 형성하는 것을 특징으로 하는 파워 컴바이너 장치.
  82. 제 81 항에 있어서, 다수의 슬롯라인 모듈들 중 한개 이상의 슬롯라인 모듈의 회로 소자에 지연 등화부를 추가로 포함하고, 상기 지연등화부는 입력 필드로부터 출력 필드까지 한개 이상의 슬롯라인 모듈을 통해 신호 지연을 제어하며, 이 지연 등화부는 입력 필드로부터 출력 필드까지 다수의 슬롯라인 모듈들을 통해 신호 지연을 등화시키도록 구성되는 것을 특징으로 하는 파워 컴바이너 장치.
  83. 제 82 항에 있어서, 상기 지연 등화부는 위상 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 컴바이너 장치.
  84. 제 82 항에 있어서, 상기 지연 등화부는 시간 지연 등화 네트워크를 포함하는 것을 특징으로 하는 파워 컴바이너 장치.
  85. 파워 컴바이너 장치에 있어서, 상기 장치는 도파관 인클로저와 슬롯라인 모듈들의 어레이를 포함하고,
    상기 도파관 인클로저는 입력측에서 입력 필드를 지원하는 입력 도파관부에 의해, 그리고 출력측에서 출력 필드를 지원하는 출력 도파관부에 의해 구획되며,
    상기 슬롯라인 모듈들의 어레이는 도파관 인클로저에 의해 지원받는 기본 모드의 전기장 방향과 전파 방향 모두에 수직인 방향으로 규정되는 H-방향을 따라 입력 도파관부와 출력 도파관부 간에 도파관 인클로저 내에 배열되며, 어레이 내 각각의 슬롯라인 모듈은 입력부와 출력부를 가진 회로 소자와, 상기 입력 도파관부와 상기 회로 소자의 입력부 사이에 배치되는 입력 슬롯라인 안테나 및 상기 출력 도파관부와 상기 회로 소자의 출력부 사이에 배치되는 출력 슬롯라인 안테나를 포함하는 한쌍의 슬롯라인 안테나를 포함하며,
    상기 입력 안테나와 상기 출력 안테나들 중 한개 이상은 슬롯라인 안테나가 배열되는 유전층의 한 면에 슬롯라인 전송 라인을 구비한 관련 슬롯라인-마이크로스트립 전이부를 포함하고, 상기 슬롯라인-마이크로스트립 전이부는 상기 유전층의 반대면에 슬롯라인 안테나에 수직으로 배향되는 전도 스트립을 가지며, 상기 전도 스트립은 슬롯라인 안테나를 관련 회로 소자에 연결시키는 두 쌍 이상의 차동 구동 마이크로스트립 라인들을 형성하는 것을 특징으로 하는 파워 컴바이너 장치.
  86. 제 85 항에 있어서, 상기 두 쌍 이상의 차동 구동 마이크로스트립 라인들은 동작 주파수에서 1/4 파장의 정수배에 해당하는, 슬롯라인 모듈을 따른 거리만큼 이격되는 것을 특징으로 하는 파워 컴바이너 장치.
  87. 제 85 항에 있어서, 상기 두 쌍 이상의 차동 구동 마이크로스트립 라인들은 슬롯라인 모듈의 회로 소자 내 두 세트 이상의 컴포넌트들을 통해 도파관 인클로저에 공급되는 신호를 분리시키는 것을 특징으로 하는 파워 컴바이너 장치.
  88. 제 87 항에 있어서, 회로 소자의 한 컴포넌트에 슬롯라인-마이크로스트립 전이부를 연결시키는 파워 디바이더를 추가로 포함하는 것을 특징으로 하는 파워 컴바이너 장치.
  89. 제 88 항에 있어서, 상기 파워 디바이더가 회로 소자의 컴포넌트들을 절연시키도록 구성되는 것을 특징으로 하는 파워 컴바이너 장치.
KR1020077022892A 2005-03-08 2006-03-08 도파관-기반 공간 파워 컴바이너의 성능 증가 방법 및 장치 KR101146791B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US66002905P 2005-03-08 2005-03-08
US60/660,029 2005-03-08
PCT/US2006/008247 WO2006096771A2 (en) 2005-03-08 2006-03-08 Method and apparatus for increasing performance in a waveguide-based spatial power combiner

Publications (2)

Publication Number Publication Date
KR20070119666A KR20070119666A (ko) 2007-12-20
KR101146791B1 true KR101146791B1 (ko) 2012-05-21

Family

ID=36954005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077022892A KR101146791B1 (ko) 2005-03-08 2006-03-08 도파관-기반 공간 파워 컴바이너의 성능 증가 방법 및 장치

Country Status (10)

Country Link
US (1) US7400215B2 (ko)
EP (1) EP1856763A4 (ko)
JP (1) JP4469009B2 (ko)
KR (1) KR101146791B1 (ko)
CN (1) CN101189754B (ko)
AU (1) AU2006220545C1 (ko)
CA (1) CA2600447A1 (ko)
IL (1) IL185788A (ko)
MX (1) MX2007010995A (ko)
WO (1) WO2006096771A2 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7606592B2 (en) 2005-09-19 2009-10-20 Becker Charles D Waveguide-based wireless distribution system and method of operation
FR2904481A1 (fr) * 2006-07-31 2008-02-01 Thomson Licensing Sas Antenne de type fente a amplificateurs integres
US8182103B1 (en) 2007-08-20 2012-05-22 Raytheon Company Modular MMW power source
FR2925230B1 (fr) * 2007-12-18 2009-12-04 Thales Sa Dispositif d'amplification de puissance radiale a compensation de dispersion de phase des voies amplification
FR2928793A1 (fr) * 2008-03-11 2009-09-18 Thales Sa Dispositif d'amplification de puissance spatial multi-sources
US8107894B2 (en) * 2008-08-12 2012-01-31 Raytheon Company Modular solid-state millimeter wave (MMW) RF power source
US8248320B2 (en) * 2008-09-24 2012-08-21 Raytheon Company Lens array module
FR2944928B1 (fr) * 2009-04-24 2011-06-24 Thales Sa Dispositif d'amplification de puissance a encombrement reduit
WO2011094471A1 (en) * 2010-01-29 2011-08-04 Wavestream Corporation A linearizer incorporating a phase shifter
US8405548B2 (en) * 2010-08-05 2013-03-26 Raytheon Company Multi-orientation phased antenna array and associated method
US9325074B2 (en) * 2011-11-23 2016-04-26 Raytheon Company Coaxial waveguide antenna
US8552813B2 (en) 2011-11-23 2013-10-08 Raytheon Company High frequency, high bandwidth, low loss microstrip to waveguide transition
JP6067742B2 (ja) * 2011-12-13 2017-01-25 メリディアン・メディカル・システムズ，エルエルシー ロープロファイルの温度変換器
FR2999337A1 (fr) * 2012-12-12 2014-06-13 Thomson Licensing Circuit de transition d'une ligne micro-ruban vers une ligne fente duale bande
CN103427141B (zh) * 2013-07-09 2016-08-24 中国电子科技集团公司第五十五研究所 采用微带探针天线阵列宽带空间功率合成结构的设计方法
CN104797079A (zh) * 2015-04-10 2015-07-22 福州瑞芯微电子有限公司 一种封装及pcb上降低阻抗失配的方法
US10038247B2 (en) * 2015-07-02 2018-07-31 Mission Microwave Technologies, Llc Systems and methods for differential dipole-based waveguide power combining
US10003118B2 (en) 2015-12-22 2018-06-19 Qorvo Us, Inc. Spatial coupler and antenna for splitting and combining electromagnetic signals
US10566683B1 (en) 2016-06-10 2020-02-18 Rockwell Collins, Inc. System and method for an aircraft communicating with multiple satellite constellations
US10581147B1 (en) * 2017-01-23 2020-03-03 Rockwell Collins, Inc. Arbitrary polarization circular and cylindrical antenna arrays
KR101867227B1 (ko) * 2017-05-10 2018-06-12 고려대학교 산학협력단 균일한 전자파 필드를 제공하는 확장 도파관
US10587027B2 (en) 2017-08-22 2020-03-10 Qorvo Us, Inc. Spatial combining devices for high-frequency operation
US10749276B2 (en) 2017-08-22 2020-08-18 Qorvo Us, Inc. Spatial power-combining devices and antenna assemblies
US10812021B2 (en) 2017-08-22 2020-10-20 Qorvo Us, Inc. Antenna waveguide transitions for solid state power amplifiers
US10707819B2 (en) 2017-08-22 2020-07-07 Qorvo Us, Inc. Phase tuning for monolithic microwave integrated circuits
US10651527B2 (en) 2017-08-22 2020-05-12 Qorvo Us, Inc. Spatial power-combining devices with segmented waveguides and antennas
US10340574B2 (en) 2017-08-22 2019-07-02 Qorvo Us, Inc. Spatial combining device and antenna
US10720711B2 (en) * 2017-08-22 2020-07-21 Qorvo Us, Inc. Antenna structures for spatial power-combining devices
KR101833241B1 (ko) 2017-10-11 2018-03-02 엘아이지넥스원 주식회사 폭이 다른 트랜지션 기판들을 구비하는 밀리미터파 대역 공간 전력 합성기
US10833386B2 (en) 2018-04-09 2020-11-10 Qorvo Us, Inc. Waveguide transitions for power-combining devices
US11255608B2 (en) 2018-08-06 2022-02-22 Qorvo Us, Inc. Heat exchanger assemblies for electronic devices
US11162734B2 (en) 2018-08-06 2021-11-02 Qorvo Us, Inc. Heat exchanger assemblies for electronic devices and related methods
US10855240B2 (en) 2018-11-15 2020-12-01 Qorvo Us, Inc. Structures for spatial power-combining devices
KR102197820B1 (ko) * 2018-11-16 2021-01-04 고려대학교 산학협력단 확장 원형 코르게이트 도파관의 he11 모드를 활용한 공간전력합성 장치
US10804588B2 (en) 2018-12-10 2020-10-13 Qorvo Us, Inc. Antenna structures for spatial power-combining devices
US10607953B1 (en) 2018-12-20 2020-03-31 United States Of America As Represented By Secretary Of The Navy Substrate-less waveguide active circuit module with current mode power combining
US10643961B1 (en) 2018-12-20 2020-05-05 United States Of America As Represented By The Secretary Of The Navy Substrate-less waveguide active circuit module
CN109687082A (zh) * 2018-12-20 2019-04-26 南京邮电大学 对极鳍线毫米波波导四路功率合成器
US11005437B2 (en) 2019-02-25 2021-05-11 Qorvo Us, Inc. Spatial power-combining devices with thin film resistors
US11387791B2 (en) 2020-03-17 2022-07-12 Qorvo Us, Inc. Spatial power-combining devices with reduced size
US11564337B2 (en) 2020-03-17 2023-01-24 Qorvo Us, Inc. Thermal structures for heat transfer devices and spatial power-combining devices
KR102371802B1 (ko) * 2020-09-18 2022-03-07 고려대학교 산학협력단 공간전력합성을 위한 가우시안 빔 진행장치
US11621469B2 (en) 2021-02-01 2023-04-04 Qorvo Us, Inc. Power-combining devices with increased output power
US11955687B2 (en) 2022-01-10 2024-04-09 Qorvo Us, Inc. Structural arrangements for spatial power-combining devices
US20230291087A1 (en) * 2022-03-14 2023-09-14 Qorvo Us, Inc. Antenna structures for spatial power-combining devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736908A (en) 1996-06-19 1998-04-07 The Regents Of The University Of California Waveguide-based spatial power combining array and method for using the same
US5920240A (en) 1996-06-19 1999-07-06 The Regents Of The University Of California High efficiency broadband coaxial power combiner/splitter with radial slotline cards
US6028483A (en) 1998-05-06 2000-02-22 Hughes Electronics Corporation Universal fixture/package for spatial-power-combined amplifier
US6686875B1 (en) 2002-10-04 2004-02-03 Phase Iv Systems, Inc. Bi-directional amplifier module for insertion between microwave transmission channels

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2785397A (en) * 1946-03-19 1957-03-12 Rca Corp Annular lens antenna
NL251288A (ko) * 1959-05-07
US4291278A (en) * 1980-05-12 1981-09-22 General Electric Company Planar microwave integrated circuit power combiner
US4588962A (en) * 1982-05-31 1986-05-13 Fujitsu Limited Device for distributing and combining microwave electric power
US6686872B2 (en) * 2001-08-10 2004-02-03 Honeywell International Inc. System and method for in-place, automated detection of radome condition
US7215220B1 (en) * 2004-08-23 2007-05-08 Cap Wireless, Inc. Broadband power combining device using antipodal finline structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736908A (en) 1996-06-19 1998-04-07 The Regents Of The University Of California Waveguide-based spatial power combining array and method for using the same
US5920240A (en) 1996-06-19 1999-07-06 The Regents Of The University Of California High efficiency broadband coaxial power combiner/splitter with radial slotline cards
US6028483A (en) 1998-05-06 2000-02-22 Hughes Electronics Corporation Universal fixture/package for spatial-power-combined amplifier
US6686875B1 (en) 2002-10-04 2004-02-03 Phase Iv Systems, Inc. Bi-directional amplifier module for insertion between microwave transmission channels

Also Published As

Publication number Publication date
US7400215B2 (en) 2008-07-15
KR20070119666A (ko) 2007-12-20
CN101189754A (zh) 2008-05-28
AU2006220545A1 (en) 2006-09-14
IL185788A0 (en) 2008-01-06
EP1856763A2 (en) 2007-11-21
AU2006220545B2 (en) 2009-08-27
JP2008533829A (ja) 2008-08-21
US20060202777A1 (en) 2006-09-14
MX2007010995A (es) 2008-03-12
WO2006096771A3 (en) 2008-01-31
EP1856763A4 (en) 2008-08-27
WO2006096771A2 (en) 2006-09-14
CA2600447A1 (en) 2006-09-14
IL185788A (en) 2011-01-31
JP4469009B2 (ja) 2010-05-26
CN101189754B (zh) 2012-05-23
AU2006220545C1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
KR101146791B1 (ko) 도파관-기반 공간 파워 컴바이너의 성능 증가 방법 및 장치
US6900765B2 (en) Method and apparatus for forming millimeter wave phased array antenna
US9287605B2 (en) Passive coaxial power splitter/combiner
US5506589A (en) Monopulse array system with air-stripline multi-port network
US9373880B2 (en) Enhanced hybrid-tee coupler
US9350064B2 (en) Power division and recombination network with internal signal adjustment
US11705614B2 (en) Coupling device and antenna
US6967619B2 (en) Low noise block
US6847332B2 (en) Switching device for apparatuses for receiving and/or transmitting electromagnetic waves
Tadayon et al. A Wide-Angle Scanning Phased Array Antenna with Non-Reciprocal Butler Matrix Beamforming Network
US5883552A (en) Microwave power divider/combiner structures
US5942944A (en) Low loss based power divider/combiner for millimeter wave circuits
US9843105B2 (en) Integrated stripline feed network for linear antenna array
USH880H (en) In-plane transmission line crossover
RU2729513C1 (ru) Полосковый фазовращатель
WO2024094343A1 (en) Directional coupler
JIA Vector sum phase shifter using a quadrature magic-T for application in polarization control.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150427

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170510

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 7