KR101145800B1 - Semiconductor device with fuse and method for manufacturing the same - Google Patents

Semiconductor device with fuse and method for manufacturing the same Download PDF

Info

Publication number
KR101145800B1
KR101145800B1 KR1020100106913A KR20100106913A KR101145800B1 KR 101145800 B1 KR101145800 B1 KR 101145800B1 KR 1020100106913 A KR1020100106913 A KR 1020100106913A KR 20100106913 A KR20100106913 A KR 20100106913A KR 101145800 B1 KR101145800 B1 KR 101145800B1
Authority
KR
South Korea
Prior art keywords
fuse
sacrificial pattern
line width
forming
substrate
Prior art date
Application number
KR1020100106913A
Other languages
Korean (ko)
Other versions
KR20120045399A (en
Inventor
조현식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100106913A priority Critical patent/KR101145800B1/en
Publication of KR20120045399A publication Critical patent/KR20120045399A/en
Application granted granted Critical
Publication of KR101145800B1 publication Critical patent/KR101145800B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 퓨즈 블로잉 방식을 이용한 리페어 공정시 레이져 반사에 의하여 인접한 퓨즈가 손상되는 것을 방지할 수 있는 반도체 장치 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 본 발명은 탑선폭이 바텀선폭보다 크고, 측벽이 음의 기울기를 갖는 퓨즈를 포함하는 반도체 장치를 제공하며, 상술한 본 발명에 따르면, 퓨즈가 탑선폭이 바텀선폭보다 크고, 측벽이 음의 기울기를 갖기 때문에 퓨즈 블로잉 방식을 이용한 리페어 공정시 레이져 반사에 의하여 인접한 퓨즈가 손상되는 것을 원천적으로 방지할 수 있는 효과가 있다. The present invention provides a semiconductor device capable of preventing damage to adjacent fuses due to laser reflection during a repair process using a fuse blowing method, and a method of manufacturing the same. To this end, the present invention provides a semiconductor device having a bottom line width And the side wall has a negative slope. According to the present invention described above, since the fuse has the top line width larger than the bottom line width and the side wall has the negative slope, the fuse blowing method It is possible to prevent the fuse adjacent to the fuse from being damaged due to laser reflection during the repair process.

Description

퓨즈를 구비한 반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE WITH FUSE AND METHOD FOR MANUFACTURING THE SAME}FIELD OF THE INVENTION [0001] The present invention relates to a semiconductor device having a fuse,

본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 퓨즈(Fuse)를 구비한 반도체 장치 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing technology, and more particularly to a semiconductor device having a fuse and a manufacturing method thereof.

반도체 메모리 장치에서 수많은 셀 중 어느 한 개라도 결함(fail)이 있으면 메모리로서 기능을 수행하지 못하므로 불량품으로 처리된다. 그러나, 반도체 메모리 장치 내의 일부 셀에만 결함이 발생하였는데도 불구하고 반도체 메모리 장치 전체를 불량품으로 폐기하는 것을 수율(yield) 측면에서 매우 비효율적인 처리방법이다. 따라서, 현재는 반도체 메모리 장치 내에 미리 마련해둔 리던던시 셀(Redundancy cell)을 이용하여 불량 셀을 대체하는 리페어 공정을 통해 전체 반도체 메모리 장치를 되살려 주는 방식으로 수율 향상을 도모하고 있다. 불량 셀을 리던던시 셀로 대체하기 위하여 반도체 메모리 장치는 퓨즈를 구비하고 있으며, 불량 셀에 연결된 퓨즈에 레이져를 조사하여 퓨즈를 컷팅(Cutting)하는 퓨즈 블로잉(Fuse blowing)방식을 사용하여 리페어 공정을 수행한다. If any one of a number of cells in a semiconductor memory device has a failure, it can not function as a memory and is therefore treated as a defective product. However, it is a very inefficient processing method in terms of yield to discard the whole semiconductor memory device as a defective product even though only a part of cells in the semiconductor memory device have a defect. Therefore, at present, the yield is improved by refreshing the entire semiconductor memory device through a repair process replacing a defective cell by using a redundancy cell previously prepared in the semiconductor memory device. In order to replace a defective cell with a redundant cell, the semiconductor memory device is provided with a fuse, and a repair process is performed using a fuse blowing method in which a fuse connected to a defective cell is irradiated with a laser to cut the fuse .

도 1a 및 도 1b는 종래기술에 따른 반도체 장치의 퓨즈를 도시한 도면으로, 도 1a는 평면도, 도 1b는 도 1a에 도시된 X-X'절취선을 따라 도시한 단면도이다. 1A and 1B are diagrams showing a fuse of a semiconductor device according to the related art, wherein FIG. 1A is a plan view and FIG. 1B is a cross-sectional view taken along line X-X 'shown in FIG. 1A.

도 1a 및 도 1b에 도시된 바와 같이, 소정의 구조물이 형성된 기판(11) 상에 복수개의 바타입(Bar type) 퓨즈(12)가 소정 간격 이격되어 배치되어 있다. 그리고, 기판(11) 상에는 퓨즈(12)를 덮는 보호막(13)이 형성되어 있고, 보호막(13)에는 리페어 공정을 위해 퓨즈(12)를 일부 노출시키는 퓨즈박스(14)가 형성되어 있다. As shown in FIGS. 1A and 1B, a plurality of bar type fuses 12 are disposed on a substrate 11 on which a predetermined structure is formed, with a predetermined spacing therebetween. A protection film 13 covering the fuse 12 is formed on the substrate 11. The protection film 13 is formed with a fuse box 14 for partially exposing the fuse 12 for a repair process.

종래기술에서 퓨즈(12)는 퓨즈용 도전막 증착 및 식각공정을 통해 형성하는데, 식각공정 특성으로 인해 탑선폭(Top CD)이 바텀선폭(Bottom CD)보다 작고 측벽이 양의 기울기를 갖는 사다리꼴 형태를 갖는다. 이로 인하여 퓨즈 블로잉 방식을 이용한 리페어 공정시 경사진 측벽에서의 레이져 반사에 의하여 인접한 퓨즈(12) 손상되는 문제점이 있다. 또한, 기판(11)과 퓨즈(12) 사이의 접촉면적이 넓기 때문에 리페어 공정시 퓨즈(12)가 정상적으로 컷팅되지 않아 리페어 수율(Repair yield)이 저하되는 문제점이 있다.
In the prior art, the fuse 12 is formed through a conductive film deposition and etching process for a fuse. Due to the etching process characteristics, the top line width is smaller than the bottom line width CD and the sidewall has a trapezoidal shape having a positive slope . As a result, there is a problem that the adjacent fuse 12 is damaged due to laser reflection on the inclined side wall in the repair process using the fuse blowing method. In addition, since the area of contact between the substrate 11 and the fuse 12 is wide, the fuse 12 is not cut normally during the repairing process, thereby reducing repair yield.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 퓨즈 블로잉 방식을 이용한 리페어 공정시 레이져 반사에 의하여 인접한 퓨즈가 손상되는 것을 방지할 수 있는 반도체 장치 및 그 제조방법을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been proposed in order to solve the above-mentioned problems of the prior art, and it is an object of the present invention to provide a semiconductor device and a method of manufacturing the same that can prevent adjacent fuses from being damaged by laser reflection during a repair process using a fuse- .

또한, 본 발명은 리페어 수율을 향상시킬 수 있는 반도체 장치 및 그 제조방법을 제공하는데 다른 목적이 있다.
It is another object of the present invention to provide a semiconductor device and a manufacturing method thereof that can improve the repair yield.

상기 목적을 달성하기 위한 일 측면에 따른 본 발명은 탑선폭이 바텀선폭보다 크고, 측벽이 음의 기울기를 갖는 퓨즈를 포함하는 반도체 장치를 제공한다. According to one aspect of the present invention, there is provided a semiconductor device including a fuse having a top line width greater than a bottom line width and a side wall having a negative slope.

또한, 본 발명의 반도체 장치는 상기 퓨즈를 덮는 보호막; 및 상기 보호막에 형성되어 상기 퓨즈를 일부 노출시키는 퓨즈박스를 더 포함할 수 있다. Further, a semiconductor device of the present invention includes: a protective film covering the fuse; And a fuse box formed on the protection film and partially exposing the fuse.

상기 퓨즈는 단면이 역사다리꼴 형태를 가질 수 있다. 그리고, 상기 퓨즈는 리페어 공정시 퓨즈 블로잉 방식을 사용할 수 있다.
The fuse may have an inverted trapezoidal cross section. The fuse may be a fuse blowing method during the repair process.

상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명은 기판상에 바텀선폭이 탑선폭보다 크고 측벽이 양의 기울기를 갖는 희생패턴을 형성하는 단계; 상기 희생패턴 사이를 매립하는 도전막을 형성하는 단계; 및 상기 희생패턴을 제거하여 탑선폭이 바텀선폭보다 크고 측벽이 음의 기울기를 갖는 퓨즈를 형성하는 단계를 포함하는 반도체 장치 제조방법을 제공한다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method including forming a sacrificial pattern on a substrate, the bottom line width of which is greater than the top line width and the sidewall has a positive slope; Forming a conductive film filling between the sacrificial patterns; And removing the sacrificial pattern to form a fuse whose top line width is larger than the bottom line width and whose side wall has a negative slope.

또한, 본 발명의 반도체 장치 제조방법은 상기 기판 전면에 상기 퓨즈를 덮는 보호막을 형성하는 단계; 및 상기 보호막을 선택적으로 식각하여 상기 퓨즈를 일부 노출시키는 퓨즈박스를 형성하는 단계를 더 포함할 수 있다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including: forming a protective film covering the fuse on the entire surface of the substrate; And forming a fuse box partially exposing the fuse by selectively etching the passivation film.

또한, 본 발명의 반도체 장치 제조방법은 퓨즈 블로잉 방식을 사용하여 상기 퓨즈를 컷팅하는 단계를 더 포함할 수 있다. In addition, the semiconductor device manufacturing method of the present invention may further include a step of cutting the fuse using a fuse blowing method.

상기 희생패턴을 형성하는 단계는, 상기 기판상에 사각형의 제1희생패턴을 형성하는 단계; 및 상기 제1희생패턴 양측벽에 스페이서 형태의 제2희생패턴을 형성하는 단계를 포함할 수 있다. 여기서, 상기 제2희생패턴은 상기 제1희생패턴과 식각선택비를 갖는 물질로 형성할 수 있다. The forming of the sacrificial pattern may include: forming a first sacrificial pattern of a quadrangle on the substrate; And forming a second sacrificial pattern in the form of a spacer on both side walls of the first sacrificial pattern. Here, the second sacrificial pattern may be formed of a material having the first sacrificial pattern and the etch selectivity.

상기 희생패턴 사이를 매립하는 도전막을 형성하는 단계는, 상기 기판 전면에 상기 희생패턴을 덮는 도전막을 형성하는 단계; 및 상기 희생패턴이 노출될때까지 상기 도전막에 대한 전면식각공정을 실시하는 단계를 포함할 수 있다.
The forming of the conductive film between the sacrificial patterns may include forming a conductive film covering the sacrificial pattern on the entire surface of the substrate; And performing a front side etching process on the conductive film until the sacrificial pattern is exposed.

상술한 과제 해결 수단을 바탕으로 하는 본 발명의 퓨즈는 탑선폭이 바텀선폭보다 크고, 측벽이 음의 기울기를 갖는 역사다리꼴 형태를 갖기 때문에 종래의 사다리꼴 형태를 갖는 퓨즈보다 기판과 퓨즈 사이의 접촉면적을 감소시킬 수 있는 효과 있다. 이를 통해, 본 발명은 리페어 공정시 퓨즈가 정상적으로 끊어지지 않는 언컷페일이 발생하는 것을 방지하여 리페어 수율을 향상시킬 수 있는 효과가 있다. Since the fuse of the present invention based on the above-described problem solving means has a top line width larger than the bottom line width and a sidewall having an inverted trapezoidal shape with a negative slope, the contact area between the substrate and the fuse Can be reduced. Accordingly, the present invention has an effect of preventing the occurrence of an uncut fail where the fuse is not normally broken during the repair process, thereby improving the repair yield.

또한, 본 발명의 퓨즈는 탑선폭이 바텀선폭보다 크고, 측벽이 음의 기울기를 갖기 때문에 퓨즈 블로잉 방식을 이용한 리페어 공정시 레이져 반사에 의하여 인접한 퓨즈가 손상되는 것을 원천적으로 방지할 수 있는 효과가 있다.
Further, since the fuse of the present invention has a top line width larger than a bottom line width and has a negative slope, it is possible to prevent damage to adjacent fuses due to laser reflection during a repair process using a fuse blowing method .

도 1a 및 도 1b는 종래기술에 따른 반도체 장치의 퓨즈를 도시한 도면.
도 2a 및 도 2b는 본 발명의 일실시예에 따른 반도체 장치를 도시한 도면.
도 3은 종래기술에 따른 퓨즈와 본 발명의 일실시예에 따른 퓨즈에서의 레이져 반사를 비교하여 도시한 도면.
도 4a 내지 도 4g는 본 발명의 일실시예에 따른 반도체 장치 제조방법을 도시한 공정단면도.
1A and 1B show a fuse of a semiconductor device according to the prior art.
2A and 2B illustrate a semiconductor device according to an embodiment of the present invention.
Figure 3 is a comparison of fuse according to the prior art and laser fuse in a fuse according to an embodiment of the invention.
4A to 4G are cross-sectional views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention.

후술할 본 발명은 퓨즈 블로잉 방식(Fuse blowing)을 이용한 리페어 공정시 레이져 반사에 의하여 인접한 퓨즈가 손상되는 것을 방지하고, 리페어 수율을 향상시킬 수 있는 반도체 장치 및 그 제조방법을 제공한다. 이를 위해, 본 발명은 퓨즈를 역사다리꼴 형태로 형성하는 것을 특징으로 한다.
The present invention provides a semiconductor device capable of preventing damage to adjacent fuses due to laser reflection during a repair process using a fuse blowing method and improving repair yield, and a method of manufacturing the semiconductor device. To this end, the present invention is characterized in that the fuse is formed in an inverted trapezoidal shape.

도 2a 및 도 2b는 본 발명의 일실시예에 따른 반도체 장치를 도시한 도면으로, 도 2a는 평면도, 도 2b는 도 2a에 도시된 X-X'절취선을 따라 도시한 단면도이다. FIGS. 2A and 2B are views showing a semiconductor device according to an embodiment of the present invention, wherein FIG. 2A is a plan view and FIG. 2B is a cross-sectional view taken along line XX 'shown in FIG. 2A.

도 2a 및 도 2b에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 장치는 소정의 구조물이 형성된 기판(21) 상에 탑선폭(Top CD)이 바텀선폭(Bottom CD)보다 크고, 측벽이 음의 기울기를 갖는 퓨즈(22)가 소정 간격 이격되어 복수개 배치되어 있다. 그리고, 기판(21) 상에는 퓨즈(22)를 덮는 보호막(23)이 형성되어 있고, 보호막(23)에는 리페어 공정을 위해 퓨즈(22)를 일부 노출시키는 퓨즈박스(24)가 형성되어 있다. 보호막(23)은 산화막, 질화막, 산화질화막 및 탄소함유막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 이들이 적층된 적층막일 수 있다. 2A and 2B, in a semiconductor device according to an embodiment of the present invention, a top line width (Top CD) is larger than a bottom line width (Bottom CD) on a substrate 21 on which a predetermined structure is formed, And a plurality of fuses 22 having a negative slope are arranged at predetermined intervals. A protective film 23 covering the fuse 22 is formed on the substrate 21. A fuse box 24 for partially exposing the fuse 22 is formed in the protective film 23 for a repair process. The protective film 23 may be a single film selected from the group consisting of an oxide film, a nitride film, a nitrided oxide film, and a carbon-containing film, or a laminated film in which these films are laminated.

탑선폭(Top CD)이 바텀선폭(Bottom CD)보다 크고, 측벽이 음의 기울기를 갖는 퓨즈(22)는 단면이 역사다리꼴 형태일 수 있다. 이때, 측벽이 음의 기울기를 갖는 퓨즈(22)는 상부영역에서 하부영역으로 갈수록 선폭이 감소하는 퓨즈(22)를 의미한다. The fuse 22 whose top line width (Top CD) is larger than the bottom line width (bottom CD) and whose sidewall has a negative slope may have an inverted trapezoidal cross section. In this case, the fuse 22 having a negative slope of the side wall means a fuse 22 whose line width decreases from the upper region to the lower region.

상술한 구조를 갖는 본 발명의 퓨즈(22)는 탑선폭이 바텀선폭보다 크고, 측벽이 음의 기울기를 갖는 역사다리꼴 형태를 갖기 때문에 종래의 사다리꼴 형태를 갖는 퓨즈(12, 도 1b 참조)보다 기판(21)과 퓨즈(22) 사이의 접촉면적을 감소시킬 수 있다. 이를 통해, 리페어 공정시 퓨즈(22)가 정상적으로 끊어지지 않는 언컷페일(Uncut fail)이 발생하는 것을 방지할 수 있다. 즉, 리페어 수율을 향상시킬 수 있다.Since the fuse 22 of the present invention having the above-described structure has an inverted trapezoidal shape in which the top line width is larger than the bottom line width and the side wall has a negative slope, the fuse 22 having a trapezoidal shape, The contact area between the fuse 21 and the fuse 22 can be reduced. Accordingly, it is possible to prevent the occurrence of an uncut fail that the fuse 22 is not normally broken during the repair process. That is, the repair yield can be improved.

또한, 본 발명의 퓨즈(22)는 탑선폭이 바텀선폭보다 크고, 측벽이 음의 기울기를 갖기 때문에 퓨즈 블로잉 방식을 이용한 리페어 공정시 레이져 반사에 의하여 인접한 퓨즈(22)가 손상되는 것을 원천적으로 방지할 수 있다. 이를 도 3을 참조하여 보다 구체적으로 설명한다. In addition, since the fuse 22 of the present invention has a top line width larger than the bottom line width and has a negative slope, it is possible to prevent the fuse 22 from being damaged due to laser reflection during a repair process using the fuse blowing method. can do. This will be described in more detail with reference to FIG.

도 3은 종래기술에 따른 퓨즈와 본 발명의 일실시예에 따른 퓨즈에서의 레이져 반사를 비교하여 도시한 도면이다. FIG. 3 is a diagram illustrating a comparison between a fuse according to the related art and a fuse according to an embodiment of the present invention.

도 3을 참조하면, 퓨즈 블로잉 방식을 이용한 리페어 공정시 종래기술에 따른 퓨즈(11)는 사다리꼴 형태를 갖기 때문에 퓨즈(11)로 조사되는 레이져광(101)이 경사진 측벽에서 반사(102)되어 인접한 퓨즈(11)를 손상시키게 된다. Referring to FIG. 3, in the repair process using the fuse blowing method, the fuse 11 according to the prior art has a trapezoidal shape, so that the laser beam 101 irradiated by the fuse 11 is reflected 102 from the inclined side wall The adjacent fuses 11 are damaged.

이에 반해, 본 발명의 퓨즈(22)는 탑선폭이 바텀선폭보다 크고, 측벽이 음의 기울기를 갖는 역사다리꼴 형태를 갖기 때문에 퓨즈(22)로 조사되는 레이져광(101)이 퓨즈(22)의 측벽에 조사되는 것을 원천적으로 차단할 수 있다. 따라서, 경사진 측벽에서 레이져광(101)이 반사(102)되어 인접한 퓨즈(22)를 손상시키는 것을 원천적으로 방지할 수 있다.
In contrast, since the fuse 22 of the present invention has an inverted trapezoidal shape in which the top line width is larger than the bottom line width and the sidewall has a negative slope, the laser light 101 irradiated by the fuse 22 is reflected by the fuse 22 It is possible to prevent the side wall from being irradiated. Therefore, the laser light 101 is reflected 102 on the inclined side wall, and it is possible to prevent the adjacent fuse 22 from being damaged.

도 4a 내지 도 4g는 본 발명의 일실시예에 따른 반도체 장치 제조방법을 도시한 공정단면도이다. 4A to 4G are cross-sectional views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 4a에 도시된 바와 같이, 퓨즈영역과 회로영역을 갖고 소정의 구조물이 형성된 기판(31)을 준비한다. 여기서, 회로영역은 퓨즈 이외의 구조물이 형성되는 영역을 의미하며, 디램의 경우 셀영역 및(또는) 페리영역을 의미한다.As shown in FIG. 4A, a substrate 31 having a fuse area and a circuit area and having a predetermined structure is prepared. Here, the circuit region means a region where a structure other than a fuse is formed, and in the case of a DRAM means a cell region and / or a ferry region.

다음으로, 기판(31) 상에 제1희생패턴(32)을 형성한다. 제1희생패턴(32)은 회로영역을 덮고, 퓨즈영역에서 패턴의 선폭보다 패턴 사이의 간격이 더 큰 형태를 갖는다. 퓨즈영역에 형성된 제1희생패턴(32)은 사각형 형태를 갖는다. 제1희생패턴(32)은 산화막, 질화막, 산화질화막 및 탄소함유막으로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있다. 이때, 탄소함유막은 비정질탄소막, 폴리머막등을 포함한다. Next, a first sacrificial pattern 32 is formed on the substrate 31. The first sacrificial pattern 32 covers the circuit area and has a shape in which a distance between patterns is larger than a line width of the pattern in the fuse area. The first sacrificial pattern 32 formed in the fuse area has a rectangular shape. The first sacrificial pattern 32 may be formed of any one selected from the group consisting of an oxide film, a nitride film, a nitride oxide film, and a carbon-containing film. At this time, the carbon-containing film includes an amorphous carbon film, a polymer film and the like.

도 4b에 도시된 바와 같이, 제1희생패턴(32) 측벽에 제2희생패턴(33)을 형성한다. 이때, 제2희생패턴(33)은 산화막, 질화막, 산화질화막 및 탄소함유막으로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있으며, 제1희생패턴(32)과 식각선택비를 갖는 물질로 형성한다. 그리고, 제2희생패턴(33)은 스페이서 형태를 갖는다.A second sacrificial pattern 33 is formed on the side wall of the first sacrificial pattern 32, as shown in Fig. 4B. At this time, the second sacrificial pattern 33 may be formed of any one selected from the group consisting of an oxide film, a nitride film, a nitrided oxide film, and a carbon-containing film, and is formed of a material having an etch selectivity with the first sacrificial pattern 32. And, the second sacrificial pattern 33 has a spacer shape.

제2희생패턴(33)은 제1희생패턴(32)을 포함한 구조물 표면을 따라 일정한 두께로 절연막을 증착한 후에 기판이 노출될때까지 전면식각공정 예컨대, 에치백(etch back)을 실시하는 일련의 공정과정을 통해 형성할 수 있다. The second sacrificial pattern 33 is formed by depositing an insulating film having a constant thickness along the surface of the structure including the first sacrificial pattern 32 and then performing a front etching process such as etch back Can be formed through a process.

상술한 공정과정을 통해 제1 및 제2희생패턴(32, 33)으로 형성된 희생패턴은 바텀선폭이 탑선폭보다 크고 측벽이 양의 기울기를 갖는 사다리꼴 형태를 갖는다. The sacrificial pattern formed by the first and second sacrificial patterns 32 and 33 through the above-described process has a trapezoidal shape in which the bottom line width is larger than the top line width and the side wall has a positive slope.

도 4c에 도시된 바와 같이, 회로영역의 기판(31) 상에 잔류하는 제1 및 제2희생패턴(32, 33)을 제거한다. As shown in Fig. 4C, the first and second sacrificial patterns 32, 33 remaining on the substrate 31 in the circuit area are removed.

다음으로, 기판(31) 전면에 제1 및 제2희생패턴(32, 33)을 덮도록 도전막(34)를 형성한다. 이때, 도전막(34)은 후속 공정을 통해 퓨즈 및 배선으로 작용하며, 금속막으로 형성할 수 있다. Next, a conductive film 34 is formed on the entire surface of the substrate 31 so as to cover the first and second sacrificial patterns 32 and 33. At this time, the conductive film 34 acts as a fuse and wiring through a subsequent process, and may be formed of a metal film.

도 4d에 도시된 바와 같이, 도전막(34) 상에 감광막패턴(35)을 형성한다. 이때, 퓨즈영역에 형성되는 감광막패턴(35)은 퓨즈영역에서 실질적으로 퓨즈가 형성될 영역의 도전막(34)을 덮도록 형성한다. 그리고, 회로영역에 형성되는 감광막패턴(35)은 회로영역에 형성될 (금속)배선을 정의하도록 형성한다. A photoresist pattern 35 is formed on the conductive film 34 as shown in Fig. 4D. At this time, the photoresist pattern 35 formed in the fuse area is formed so as to cover the conductive film 34 in the region where the fuse is to be formed substantially in the fuse area. Then, the photoresist pattern 35 formed in the circuit region is formed so as to define the (metal) wiring to be formed in the circuit region.

다음으로, 감광막패턴(35)을 식각장벽으로 기판(31)이 노출될때까지 도전막(34)을 식각하여 회로영역에 배선(36)을 형성한다. 이하, 퓨즈영역에 잔류하는 도전막(34)의 도면부호를 '34A'로 변경하여 표기한다. Next, the conductive film 34 is etched until the substrate 31 is exposed with the photoresist pattern 35 as an etching barrier, thereby forming the wiring 36 in the circuit area. Hereinafter, the reference numeral of the conductive film 34 remaining in the fuse region is changed to " 34A "

다음으로, 감광막패턴(35)을 제거한다. Next, the photoresist pattern 35 is removed.

도 4e에 도시된 바와 같이, 퓨즈영역을 오픈하고 회로영역을 덮는 희생막(37)을 형성한다. 희생막(37)은 감광막으로 형성할 수 있다. As shown in Fig. 4E, a sacrifice film 37 is formed which opens the fuse area and covers the circuit area. The sacrifice layer 37 may be formed of a photoresist layer.

다음으로, 제1희생패턴(32)이 노출될때까지 도전막(34A)에 대한 전면식각공정을 실시한다. 이때, 전면식각공정은 에치백을 사용하여 실시할 수 있다. Next, a front etching process is performed on the conductive film 34A until the first sacrificial pattern 32 is exposed. At this time, the front etching process can be performed using etch-back.

도 4f에 도시된 바와 같이, 상부면에 노출된 제1희생패턴(32)을 제거한 다음에 제2희생패턴(33)을 제거하여 탑선폭이 바텀선폭보다 크고 측벽이 음의 기울기를 갖는 역사다리꼴 형태의 퓨즈(34B)를 형성한다. 4F, the first sacrificial pattern 32 exposed on the upper surface is removed, and then the second sacrificial pattern 33 is removed to form an inverted trapezoidal shape having a top line width larger than the bottom line width and a side wall having a negative inclination Shaped fuse 34B.

제1 및 제2희생패턴(32, 33)을 제거하는 과정에서 퓨즈(34B)가 손상되는 것을 방지하기 위하여 제1 및 제2희생패턴(32, 33)은 습식식각법을 사용하여 제거한다.The first and second sacrificial patterns 32 and 33 are removed using a wet etching method in order to prevent the fuse 34B from being damaged in the process of removing the first and second sacrificial patterns 32 and 33. [

다음으로, 회로영역에서 배선(36)을 덮고 있는 희생막(37)을 제거한다. Next, the sacrifice film 37 covering the wiring 36 is removed in the circuit region.

도 4g에 도시된 바와 같이, 퓨즈(34B) 및 배선(36)이 형성된 기판(31) 전면에 보호막(38)을 형성한다. 보호막(38)은 산화막, 질화막, 산화질화막 및 탄소함유막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다. A protective film 38 is formed on the entire surface of the substrate 31 on which the fuse 34B and the wiring 36 are formed. The protective film 38 may be formed of a laminated film in which any one selected from the group consisting of an oxide film, a nitride film, a nitrided oxide film, and a carbon containing film, or a laminated film thereof is laminated.

다음으로, 퓨즈영역의 보호막(38)을 선택적으로 식각하여 퓨즈(34B)를 일부 노출시키는 퓨즈박스(39)를 형성한다. 이때, 퓨즈(34B)가 역사다리꼴 형태를 갖기 때문에 퓨즈박스(39) 내 보호막(38)을 제거하기 위하여 퓨즈박스(39)를 형성하기 위한 식각공정은 건식식각과 습식식각을 순차적으로 진행할 수 있다. Next, the protective film 38 of the fuse area is selectively etched to form a fuse box 39 which partially exposes the fuse 34B. At this time, since the fuse 34B has an inverted trapezoidal shape, the etching process for forming the fuse box 39 in order to remove the protective film 38 in the fuse box 39 can sequentially perform dry etching and wet etching .

상술한 공정과정을 통해 형성된 본 발명의 퓨즈(34B)는 탑선폭이 바텀선폭보다 크고, 측벽이 음의 기울기를 갖는 역사다리꼴 형태를 갖기 때문에 리페어 공정시 퓨즈(34B)가 정상적으로 끊어지지 않는 언컷페일(Uncut fail)이 발생하는 것을 방지할 수 있다. 즉, 리페어 수율을 향상시킬 수 있다. 또한, 퓨즈 블로잉 방식을 이용한 리페어 공정시 레이져 반사에 의하여 인접한 퓨즈(34B)가 손상되는 것을 원천적으로 방지할 수 있다.
Since the fuse 34B of the present invention formed through the above described process has an inverted trapezoidal shape in which the top line width is larger than the bottom line width and the sidewall has a negative slope, the fuse 34B is not normally cut off during the repairing process. It is possible to prevent uncut fail from occurring. That is, the repair yield can be improved. In addition, it is possible to prevent the adjacent fuse 34B from being damaged by laser reflection during the repair process using the fuse blowing method.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
The technical idea of the present invention has been specifically described according to the above preferred embodiments, but it should be noted that the above embodiments are intended to be illustrative and not restrictive. In addition, it will be understood by those of ordinary skill in the art that various embodiments within the scope of the technical idea of the present invention are possible.

21 : 기판 22 : 퓨즈
23 : 보호막 34 : 퓨즈박스21: substrate 22: fuse
23: protective film 34: fuse box

Claims (10)

삭제delete 삭제delete 삭제delete 삭제delete 기판상에 바텀선폭이 탑선폭보다 크고 측벽이 양의 기울기를 갖는 희생패턴을 형성하는 단계;
상기 희생패턴 사이를 매립하는 도전막을 형성하는 단계; 및
상기 희생패턴을 제거하여 탑선폭이 바텀선폭보다 크고 측벽이 음의 기울기를 갖는 퓨즈를 형성하는 단계;를 포함하며,
상기 희생패턴을 형성하는 단계는,
상기 기판상에 사각형의 제1희생패턴을 형성하는 단계; 및
상기 제1희생패턴 양측벽에 스페이서 형태의 제2희생패턴을 형성하는 단계;를 포함하는 반도체 장치 제조방법.
Forming a sacrificial pattern on the substrate wherein the bottom line width is greater than the top line width and the sidewall has a positive slope;
Forming a conductive film filling between the sacrificial patterns; And
Removing the sacrificial pattern to form a fuse having a top line width greater than a bottom line width and a side wall having a negative slope,
Wherein forming the sacrificial pattern comprises:
Forming a first sacrificial pattern of a quadrangle on the substrate; And
And forming a second sacrificial pattern in the form of a spacer on both side walls of the first sacrificial pattern.
청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 has been abandoned due to the setting registration fee. 제5항에 있어서,
상기 기판 전면에 상기 퓨즈를 덮는 보호막을 형성하는 단계; 및
상기 보호막을 선택적으로 식각하여 상기 퓨즈를 일부 노출시키는 퓨즈박스를 형성하는 단계
를 더 포함하는 반도체 장치 제조방법.
6. The method of claim 5,
Forming a protective film covering the fuse on the entire surface of the substrate; And
Forming a fuse box partially exposing the fuse by selectively etching the protective film
≪ / RTI >
청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 has been abandoned due to the setting registration fee. 제5항에 있어서,
퓨즈 블로잉 방식을 사용하여 상기 퓨즈를 컷팅하는 단계를 더 포함하는 반도체 장치 제조방법.
6. The method of claim 5,
And cutting the fuse using a fuse blowing method.
삭제delete 청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 has been abandoned due to the setting registration fee. 제5항에 있어서,
상기 제2희생패턴은 상기 제1희생패턴과 식각선택비를 갖는 물질로 형성하는 반도체 장치 제조방법.
6. The method of claim 5,
Wherein the second sacrificial pattern is formed of a material having the first sacrificial pattern and the etch selectivity.
청구항 10은(는) 설정등록료 납부시 포기되었습니다.Claim 10 has been abandoned due to the setting registration fee. 제5항에 있어서,
상기 희생패턴 사이를 매립하는 도전막을 형성하는 단계는,
상기 기판 전면에 상기 희생패턴을 덮는 도전막을 형성하는 단계; 및
상기 희생패턴이 노출될때까지 상기 도전막에 대한 전면식각공정을 실시하는 단계
를 포함하는 반도체 장치 제조방법. 6. The method of claim 5,
Forming a conductive film between the sacrificial patterns,
Forming a conductive film covering the sacrificial pattern on the entire surface of the substrate; And
Performing a front etching process on the conductive film until the sacrificial pattern is exposed;
≪ / RTI >
KR1020100106913A 2010-10-29 2010-10-29 Semiconductor device with fuse and method for manufacturing the same KR101145800B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100106913A KR101145800B1 (en) 2010-10-29 2010-10-29 Semiconductor device with fuse and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106913A KR101145800B1 (en) 2010-10-29 2010-10-29 Semiconductor device with fuse and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120045399A KR20120045399A (en) 2012-05-09
KR101145800B1 true KR101145800B1 (en) 2012-05-16

Family

ID=46264868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106913A KR101145800B1 (en) 2010-10-29 2010-10-29 Semiconductor device with fuse and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101145800B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7053092B2 (en) * 2017-08-23 2022-04-12 ラピスセミコンダクタ株式会社 Semiconductor devices and methods for manufacturing semiconductor devices
JP7017405B2 (en) * 2017-12-27 2022-02-08 エイブリック株式会社 Manufacturing method of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015544A (en) * 1996-08-22 1998-05-25 김광호 Repair circuit and manufacturing method thereof
KR19980073856A (en) * 1997-03-20 1998-11-05 문정환 Cell Fuses for Semiconductor Wafers
KR20010008595A (en) * 1999-07-02 2001-02-05 김영환 Semiconductor device including fuse which is broken down by junction leakage and method of forming the same
KR20100081545A (en) * 2009-01-06 2010-07-15 주식회사 하이닉스반도체 Fuse of semiconductor device and method for forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015544A (en) * 1996-08-22 1998-05-25 김광호 Repair circuit and manufacturing method thereof
KR19980073856A (en) * 1997-03-20 1998-11-05 문정환 Cell Fuses for Semiconductor Wafers
KR20010008595A (en) * 1999-07-02 2001-02-05 김영환 Semiconductor device including fuse which is broken down by junction leakage and method of forming the same
KR20100081545A (en) * 2009-01-06 2010-07-15 주식회사 하이닉스반도체 Fuse of semiconductor device and method for forming the same

Also Published As

Publication number Publication date
KR20120045399A (en) 2012-05-09

Similar Documents

Publication Publication Date Title
KR100745910B1 (en) Method for forming fuse of semiconductor device
US6531757B2 (en) Semiconductor device fuse box with fuses of uniform depth
JP4767695B2 (en) Semiconductor element
KR101145800B1 (en) Semiconductor device with fuse and method for manufacturing the same
US7863177B2 (en) Fuse in a semiconductor device and method for fabricating the same
US9299604B2 (en) Semiconductor device and method for manufacturing the same
US8552427B2 (en) Fuse part of semiconductor device and method of fabricating the same
US7804153B2 (en) Semiconductor device preventing bridge between fuse pattern and guard ring
US20060057783A1 (en) Methods of forming fuses using selective etching of capping layers
KR100618891B1 (en) Semiconductor apparatus having patterns for protecting fuses
KR101102504B1 (en) Fuse part in semiconductor device and method for forming the same
KR100702303B1 (en) Fuse box of semiconductor devices and method for forming the same
KR100702312B1 (en) Fuse box of semiconductor devices and Method for forming the same
US6458709B2 (en) Method for fabricating a repair fuse box for a semiconductor device
KR100680414B1 (en) Fuse of semiconductor devices
KR20120047516A (en) Fuse in semiconductor device and method for manufacturing the same
KR20080004794A (en) Method for manufacturing of semiconductor device
KR20100081545A (en) Fuse of semiconductor device and method for forming the same
KR100745913B1 (en) Fuse box manufacturing method of semiconductor memory device
KR100649830B1 (en) Fuse box of semiconductor devices and method for forming the same
KR100967020B1 (en) Semiconductor Device and The Method for Manufacturing The Same
KR100865710B1 (en) Semiconductor device with fuse box and method for manufacturing the same
KR20060098449A (en) Fuse box of semiconductor devices and method for forming the same
KR20070078216A (en) Fuse of semiconductor device and method for forming the same
KR20070100496A (en) Fuse in semiconductor device and forming using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee