KR101144281B1 - Method for fabricating flexible circuit board - Google Patents
Method for fabricating flexible circuit board Download PDFInfo
- Publication number
- KR101144281B1 KR101144281B1 KR1020090119894A KR20090119894A KR101144281B1 KR 101144281 B1 KR101144281 B1 KR 101144281B1 KR 1020090119894 A KR1020090119894 A KR 1020090119894A KR 20090119894 A KR20090119894 A KR 20090119894A KR 101144281 B1 KR101144281 B1 KR 101144281B1
- Authority
- KR
- South Korea
- Prior art keywords
- pickling
- circuit board
- flexible circuit
- wiring pattern
- underlayer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
연성 회로 기판의 제조 방법이 제공된다. 상기 연성 회로 기판의 제조 방법은, 적어도 일면 상에 하지층이 형성된 베이스 필름을 제공하는 단계; 상기 하지층 상에 레지스트 패턴을 형성하는 단계; 전해 도금을 수행하여 상기 레지스트 패턴에 의하여 드러나는 상기 하지층 상에 배선 패턴을 형성하는 단계; 상기 레지스트 패턴을 제거하는 단계; 및 상기 배선 패턴에 의하여 드러나는 상기 하지층을 제거하는 단계를 포함하고, 상기 배선 패턴 형성 단계 전에, 상기 전해 도금에 사용되는 도금액 성분 중 하나 이상을 포함하는 산세처리액을 이용하여 상기 레지스트 패턴에 의하여 드러나는 상기 하지층면을 산세처리하는 단계를 더 포함한다. A method of manufacturing a flexible circuit board is provided. The method of manufacturing the flexible circuit board may include providing a base film having a base layer formed on at least one surface thereof; Forming a resist pattern on the underlayer; Performing an electroplating to form a wiring pattern on the underlayer exposed by the resist pattern; Removing the resist pattern; And removing the underlayer exposed by the wiring pattern, and before the wiring pattern forming step, by the resist pattern using a pickling solution including one or more of a plating liquid component used for the electrolytic plating. Pickling the exposed surface layer further comprises.
연성 회로 기판, 하지층, 배선, 산세처리, 전해 도금 Flexible Circuit Board, Base Layer, Wiring, Pickling, Electroplating
Description
본 발명은 연성 회로 기판의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a flexible circuit board.
최근 전자제품 경량화에 적합한 차세대 기판으로서 얇고 유연한 연성 회로 기판이 각광받고 있다. 연성 회로 기판은 다양한 전자제품에 이용되고 있다. 예컨대, 액정 표시 장치(Liquid Crystal Display; LCD), 플라즈마 디스플레이 패널(Plasma Display Panel; PDP) 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용되고 있다.Recently, a thin and flexible flexible circuit board has been in the spotlight as a next-generation substrate suitable for weight reduction of electronic products. Flexible circuit boards are used in various electronic products. For example, it is used in a flat panel display (FPD) such as a liquid crystal display (LCD), a plasma display panel (PDP), or the like.
평판 표시 장치는 화상을 표시하는 화면 표시부와 화면 표시부에 전기적 신호를 전달하는 구동용 인쇄회로기판이 요구되는데, 구동용 인쇄회로기판과 화면 표시부는 연성 회로 기판에 의해 연결될 수 있다. 이러한 연성 회로 기판은 다수의 배선 패턴을 포함하며, 구동용 인쇄회로기판으로부터 발생하는 다수의 신호를 화면 표시부에 전달하는 구동집적회로(driver IC)를 실장한다.The flat panel display requires a screen display unit for displaying an image and a driving printed circuit board for transmitting an electrical signal to the screen display unit. The driving printed circuit board and the screen display unit may be connected by a flexible circuit board. Such a flexible circuit board includes a plurality of wiring patterns, and mounts a driver IC for transmitting a plurality of signals generated from the driving printed circuit board to the screen display unit.
최근 연성 회로 기판에 실장되는 구동집적회로 등의 전자부품이 고집적화됨에 따라, 연성 회로 기판의 배선들도 역시 고밀도화되어 배선의 폭과 배선간 간격 이 급격히 감소하고 있다. Recently, as electronic components such as driving integrated circuits mounted on flexible circuit boards have been highly integrated, wirings of flexible circuit boards have also been densified, and the width of wirings and the spacing between wirings have been rapidly reduced.
이와 같이 연성 회로 기판의 배선들이 미세화되면서 기존의 에칭(etching) 공법으로는 연성 회로 기판의 배선 폭과 배선간 간격을 감소시키는 것이 한계에 이르게 되었다. 이러한 한계를 극복하기 위하여 세미어디티브(semi-additive) 공법이 제안되었으며 이 공법은 일반적으로 다음과 같은 순서로 진행된다.As the wires of the flexible circuit board are miniaturized as described above, it is limited to reduce the wiring width and the space between the wires of the flexible circuit board by the conventional etching method. In order to overcome this limitation, a semi-additive method has been proposed, and the process generally proceeds in the following order.
우선, 적어도 일면 상에 하지층이 형성된 베이스 필름에 감광성의 레지스트(resist)를 도포한 후, 노광 및 현상 공정을 거쳐 레지스트 패턴을 형성한다. 여기서, 하지층은 후술하는 전해 도금 과정에서 전류가 인가될 수 있도록 절연성의 베이스 필름 상에 형성되는 것이다.First, a photosensitive resist is applied to a base film having a base layer formed on at least one surface, and then a resist pattern is formed through an exposure and development process. Here, the underlayer is formed on the insulating base film so that a current can be applied in the electrolytic plating process described later.
이어서, 전해 도금을 실시하여 레지스트 패턴에 의하여 드러나는 하지층 상에 배선 패턴을 형성한 후, 레지스트 패턴을 박리 제거한다.Subsequently, after electrolytic plating is performed to form a wiring pattern on the underlying layer exposed by the resist pattern, the resist pattern is peeled off.
이어서, 배선 패턴에 의하여 드러나는 하지층을 에칭 등의 방식으로 제거하여 배선 패턴을 상호 절연시킴으로써, 연성 회로 기판의 배선 형성을 완성한다.Subsequently, the underlayer exposed by the wiring pattern is removed by etching or the like to mutually insulate the wiring pattern, thereby completing wiring formation of the flexible circuit board.
즉, 세미어디티브 공법에서는 패턴을 형성하는 도금 공정이 완료된 후, 전해 도금에서 전류를 공급하는 역할을 한 하지층을 제거함으로써 최종적으로 배선을 형성하는 것이다.That is, in the semi-additive process, after the plating process for forming the pattern is completed, the wiring is finally formed by removing the underlying layer which serves to supply current in the electrolytic plating.
이와 같은 세미어디티브 공법이 진행되는 과정 중에서, 레지스트 패턴 형성 후 전해 도금으로 배선 패턴을 형성하기 전 일반적으로 산을 이용한 전처리 즉, 산세처리가 수행된다. 이는 후속 전해 도금에서 하지층과의 도금 밀착력을 높이기 위함이다. 이러한 산세처리는 일반적으로 황산 용액을 이용하여 수행된다.In this semi-additive process, the pretreatment using acid, that is, pickling, is generally performed before forming the wiring pattern by electroplating after forming the resist pattern. This is to increase the plating adhesion with the underlying layer in the subsequent electroplating. This pickling process is generally carried out with sulfuric acid solution.
한편, 전해 도금에 의하여 형성되는 배선 패턴은 상부에 비하여 하부로 갈수록 즉, 배선 패턴 형성이 시작되는 하지층에 가까운 부분일수록 물리 화학적으로 약한 특성을 갖는다. 그에 따라, 전술한 세미어디티브 공정 중 배선 패턴에 의하여 드러나는 하지층을 에칭하는 과정에서 배선 패턴의 하부가 과도하게 식각되어 이 부분에서의 배선폭이 상대적으로 좁아지는 언더컷(undercut) 현상이 발생된다(도 1 참조). On the other hand, the wiring pattern formed by electroplating has a physicochemically weak characteristic as the portion is closer to the lower portion than the upper portion, that is, the portion closer to the underlayer where the wiring pattern is formed. Accordingly, in the process of etching the underlayer exposed by the wiring pattern during the semi-additive process, an undercut phenomenon occurs in which the lower portion of the wiring pattern is excessively etched so that the wiring width at this portion becomes relatively narrow. (See Figure 1).
이와 같이 언더컷 현상이 발생하면, 배선 패턴의 신뢰성을 확보할 수 없고 특히 미세 피치의 배선 패턴을 구현하기 어려운 문제점이 있다.When the undercut phenomenon occurs as described above, the reliability of the wiring pattern cannot be secured, and in particular, it is difficult to realize the wiring pattern having a fine pitch.
본 발명이 해결하고자 하는 과제는, 배선 패턴 형성을 위한 도금을 수행하기 전 하지층면에 대한 산세처리를 수행하여 도금 밀착력을 증가시키면서 배선 패턴 하부의 언더컷 현상을 방지할 수 있는 연성 회로 기판의 제조 방법을 제공하는 것이다.The problem to be solved by the present invention is a method of manufacturing a flexible circuit board that can prevent the undercut phenomenon of the lower wiring pattern while increasing the adhesion to the base layer surface by performing a pickling treatment before the plating for forming the wiring pattern To provide.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.
상기 과제를 달성하기 위한 본 발명의 일실시예에 따른 연성 회로 기판의 제조 방법은, 적어도 일면 상에 하지층이 형성된 베이스 필름을 제공하는 단계; 상기 하지층 상에 레지스트 패턴을 형성하는 단계; 전해 도금을 수행하여 상기 레지스트 패턴에 의하여 드러나는 상기 하지층 상에 배선 패턴을 형성하는 단계; 상기 레지스트 패턴을 제거하는 단계; 및 상기 배선 패턴에 의하여 드러나는 상기 하지층을 제거하는 단계를 포함하고, 상기 배선 패턴 형성 단계 전에, 상기 전해 도금에 사용되는 도금액 성분 중 하나 이상을 포함하는 산세처리액을 이용하여 상기 레지스트 패턴에 의하여 드러나는 상기 하지층면을 산세처리하는 단계를 더 포함한다.According to one or more exemplary embodiments, a method of manufacturing a flexible circuit board includes: providing a base film having an underlayer formed on at least one surface thereof; Forming a resist pattern on the underlayer; Performing an electroplating to form a wiring pattern on the underlayer exposed by the resist pattern; Removing the resist pattern; And removing the underlayer exposed by the wiring pattern, and before the wiring pattern forming step, by the resist pattern using a pickling solution including one or more of a plating liquid component used for the electrolytic plating. Pickling the exposed surface layer further comprises.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Other specific details of the invention are included in the detailed description and drawings.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various elements, components and / or sections, these elements, components and / or sections are of course not limited by these terms. These terms are only used to distinguish one element, component or section from another element, component or section. Therefore, the first device, the first component, or the first section mentioned below may be a second device, a second component, or a second section within the technical spirit of the present invention.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. As used herein, the terms "comprises" and / or "made of" means that a component, step, operation, and / or element may be embodied in one or more other components, steps, operations, and / And does not exclude the presence or addition thereof.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으 로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. Unless otherwise defined, all terms used in the present specification (including technical and scientific terms) may be used in a sense that can be commonly understood by those skilled in the art. In addition, the terms defined in the commonly used dictionaries are not ideally or excessively interpreted unless they are specifically defined clearly.
도 2 내지 도 6은 본 발명의 일실시예에 따른 연성 회로 기판의 제조 방법을 설명하기 위한 공정 단면도이다.2 to 6 are cross-sectional views illustrating a method of manufacturing a flexible circuit board according to an embodiment of the present invention.
우선, 도 2를 참조하면, 베이스 필름(200)을 준비한다. 여기서, 베이스 필름(200)은 예를 들어 20~100㎛의 두께를 가지는 절연성 물질로 이루어질 수 있다. 또한, 베이스 필름(200)은 예를 들어 폴리이미드(PI; polyimide), 폴리에스테르(PE; polyester), 폴리에틸렌테레프탈레이트(PET: Polyethylene Terephthalate), 및 폴리에틸렌나프탈렌 (PEN; poly ethylene napthalene), 폴리카보네이트(PC; poly carbonate) 등을 포함하는 고분자 그룹에서 선택된 물질로 이루어질 수 있다.First, referring to FIG. 2, a
이어서, 베이스 필름(200) 상에 시드층(210)을 형성한다. 시드층(210)은 예를 들어 니켈(Ni), 크롬(Cr) 또는 이들의 합금 중 어느 하나를 포함하는 물질로 이루어질 수 있다. 또한 시드층(210)은, 예를 들어, 스퍼터링(sputtering) 방법에 의하여 형성될 수 있다.Subsequently, the
이어서, 시드층(210) 상에 하지층(220)을 형성한다. 하지층(220)은 후술하는 전해 도금 과정에서 전류를 공급하는 역할을 한다. 이러한 하지층(220)은 예를 들어 구리 등의 금속으로 이루어질 수 있다. 또한, 하지층(220)을 형성하는 예로써, 시드층(210) 상에 구리 또는 구리 합금을 스퍼터링 방법으로 박막 형성한 후 전해 도금 방식에 의하여 형성될 수 있다.Subsequently, an
본 도면에서는 시드층(210) 상에 하지층(220)이 형성된 경우를 도시하고 있으나, 본 발명은 이에 한정되는 것은 아니며 시드층(210) 형성 단계가 생략될 수도 있다.In the drawing, a
이어서, 도 3을 참조하면, 하지층(220) 상에 배선 패턴이 형성될 영역을 노출시키는 레지스트 패턴(230)을 형성한다. 구체적으로는, 하지층(220) 상에 감광성의 레지스트를 형성한 후, 노광 및 현상을 수행함으로써 레지스트 패턴(230)을 형성할 수 있다. 이러한 레지스트 패턴(230)에 의하여 배선 패턴이 형성될 영역에는 하지층(220)이 노출되어 있다.Next, referring to FIG. 3, a
이어서, 레지스트 패턴(230)에 의하여 노출된 하지층(220)의 표면에 산세처리를 수행한다. 이 산세처리 공정은 후술할 배선 패턴(240)과 하지층(220) 사이의 밀착력을 높이기 위한 것이다. 이때, 후술할 배선 패턴(240)은 하지층(220)을 전류 공급층으로 하는 전해 도금 방식으로 형성될 수 있다.Subsequently, a pickling process is performed on the surface of the
여기서, 하지층(220) 표면에 대한 산세처리 공정은 후술할 배선 패턴(240) 형성시 사용되는 도금액 성분 중 하나 이상을 포함하는 산세처리액을 이용하여 수행된다. 예컨대, 배선 패턴(240) 형성시 사용되는 도금액이 황산 구리를 포함하는 경우, 황산 구리를 포함하는 산세처리액이 이용될 수 있다. 이 산세처리액에는 황산이 더 포함되거나, 황산 및 염소가 더 포함되는 것이 바람직하다.In this case, the pickling process on the surface of the
또한, 산세처리 공정은 시드층(210), 하지층(220) 및 레지스트 패턴(230)이 형성된 베이스 필름(200)을 산세처리액에 침지시키는 딥(dip) 방식으로 수행되거나, 또는, 시드층(210), 하지층(220) 및 레지스트 패턴(230)이 형성된 베이스 필 름(200)으로 산세처리액을 분사하는 샤워(shower) 방식으로 수행될 수 있다.In addition, the pickling process may be performed in a dip manner in which the
본 산세처리 공정은 하기의 실험예를 참고로 더욱 상세히 설명되나, 이 실험예가 본 발명을 제한하는 것은 아니다.The pickling process is described in more detail with reference to the following experimental examples, but these experimental examples do not limit the present invention.
실험예어서, 산세처리 공정은 황산 구리, 황산 및 염소가 포함된 산세처리액을 이용하여 수행되었다. 여기서, 황산 구리의 농도는 20~100g/L이고, 황산의 농도는 5~10vol.%이고, 염소의 농도는 50ppm 이하이다. 또한, 산세처리 공정은 샤워 방식으로 산세처리액을 공급하였으며, 20~40℃의 온도를 갖는 산세처리액을 이용하여 20~60초 동안 수행되었다.As an experimental example, the pickling process was performed using a pickling solution containing copper sulfate, sulfuric acid and chlorine. Here, the concentration of copper sulfate is 20 to 100 g / L, the concentration of sulfuric acid is 5 to 10 vol.%, And the concentration of chlorine is 50 ppm or less. In addition, the pickling process was supplied with a pickling solution in a shower, it was performed for 20 to 60 seconds using a pickling solution having a temperature of 20 ~ 40 ℃.
본 실험예에 따른 산세처리 공정이 수행되어 제조된 연성 회로 기판은 도 7에 나타나 있다. 도 7을 참조하면, 배선 패턴이 하부와 상부에서 균일한 폭을 가짐을 알 수 있다. 즉, 종래의 연성 회로 기판의 배선 패턴에 발생하는 언더컷(도 1 참조)이 발생하지 않았음을 알 수 있다. A flexible circuit board manufactured by performing the pickling process according to the present experimental example is shown in FIG. 7. Referring to FIG. 7, it can be seen that the wiring pattern has a uniform width at the bottom and the top. That is, it can be seen that no undercut (see FIG. 1) occurring in the wiring pattern of the conventional flexible circuit board has occurred.
이와 같이 후술할 배선 패턴(240) 형성시 사용되는 도금액을 포함하는 산세처리액을 이용하여 하지층(220) 표면에 대한 산세처리 공정을 수행되는 경우, 하지층(220)과 배선 패턴(240) 사이의 밀착력이 증가하고 그에 따라 배선 패턴(240) 하부의 물리적 화학적 특성이 보강되기 때문이다.As described above, when the pickling treatment process is performed on the surface of the
산세처리 공정을 수행한 후, 도 4를 참조하면, 레지스트 패턴(230)에 의하여 노출된 하지층(220) 상에 배선 패턴(240)을 형성한다.After performing the pickling process, referring to FIG. 4, the
전술한 바와 같이, 배선 패턴(240)은 하지층(220)을 전류 공급층으로 하는 전해 도금 방식으로 형성될 수 있다. As described above, the
또한, 배선 패턴(240)은 구리 등의 금속으로 이루어질 수 있다. 배선 패턴(240)이 구리로 이루어지는 경우, 배선 패턴(240) 형성 공정은 황산 구리를 포함하는 도금액을 이용하여 수행될 수 있다. In addition, the
이어서, 도 5를 참조하면, 레지스트 패턴(230)을 박리하여 제거한다. 그에 따라, 배선 패턴(240)이 형성되지 않은 영역의 하지층(220)이 드러난다.5, the resist
이어서, 도 6을 참조하면, 드러난 하지층(220)을 제거하고, 그에 따라 드러나는 시드층(210)을 제거함으로써, 배선 패턴(240)을 상호 절연시킨다.Subsequently, referring to FIG. 6, the
하지층(220) 및 시드층(210)의 제거는 에칭 등의 방식으로 수행될 수 있다. 구체적으로는, 하지층(220) 및 시드층(210)의 제거는 과산화수소/황산액의 혼합액과 같은 에칭액을 사용하는 습식 에칭 방식으로 수행될 수 있다.Removal of the
본 공정 즉, 하지층(220) 및 시드층(210)의 제거 공정을 수행하더라도, 전술한 산세처리 공정(도 3의 설명 참조)에 의하여 배선 패턴(240)과 그 하부의 하지층(220) 사이의 밀착력이 증가하여 배선 패턴(240) 하부가 약한 특성을 갖지 않으므로, 본 공정에서 배선 패턴(240)에 언더컷이 발생하지 않는다. Even if the present process, that is, the removal process of the
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.
도 1은 종래 기술에 따라 형성된 연성 회로 기판을 나타내는 사진이다.1 is a photograph showing a flexible circuit board formed according to the prior art.
도 2 내지 도 6은 본 발명의 일실시예에 따른 연성 회로 기판의 제조 방법을 설명하기 위한 공정 단면도이다.2 to 6 are cross-sectional views illustrating a method of manufacturing a flexible circuit board according to an embodiment of the present invention.
도 7은 본 발명의 일실시예에 따라 형성된 연성 회로 기판을 나타내는 사진이다.7 is a photograph illustrating a flexible circuit board formed according to an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>
200: 베이스 필름 210: 시드층200: base film 210: seed layer
220: 하지층 230: 레지스트 패턴220: base layer 230: resist pattern
240: 배선 패턴 240: wiring pattern
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090119894A KR101144281B1 (en) | 2009-12-04 | 2009-12-04 | Method for fabricating flexible circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090119894A KR101144281B1 (en) | 2009-12-04 | 2009-12-04 | Method for fabricating flexible circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110062985A KR20110062985A (en) | 2011-06-10 |
KR101144281B1 true KR101144281B1 (en) | 2012-05-15 |
Family
ID=44397069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090119894A KR101144281B1 (en) | 2009-12-04 | 2009-12-04 | Method for fabricating flexible circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101144281B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11177210A (en) * | 1997-12-09 | 1999-07-02 | Sumitomo Metal Smi Electron Devices Inc | Formation of conductor pattern |
KR20080071758A (en) * | 2007-01-31 | 2008-08-05 | 삼성전기주식회사 | Process for manufacturing printed circuit board |
KR20090004961A (en) * | 2006-03-24 | 2009-01-12 | 우베 고산 가부시키가이샤 | Process for producing copper wiring polyimide film, and copper wiring polyimide film |
KR20090105162A (en) * | 2008-04-01 | 2009-10-07 | 삼성전기주식회사 | Method for manufacturing PCB |
-
2009
- 2009-12-04 KR KR1020090119894A patent/KR101144281B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11177210A (en) * | 1997-12-09 | 1999-07-02 | Sumitomo Metal Smi Electron Devices Inc | Formation of conductor pattern |
KR20090004961A (en) * | 2006-03-24 | 2009-01-12 | 우베 고산 가부시키가이샤 | Process for producing copper wiring polyimide film, and copper wiring polyimide film |
KR20080071758A (en) * | 2007-01-31 | 2008-08-05 | 삼성전기주식회사 | Process for manufacturing printed circuit board |
KR20090105162A (en) * | 2008-04-01 | 2009-10-07 | 삼성전기주식회사 | Method for manufacturing PCB |
Also Published As
Publication number | Publication date |
---|---|
KR20110062985A (en) | 2011-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007165816A (en) | Printed wiring board, its manufacturing method, and its using method | |
US20090039053A1 (en) | Method for manufacturing electrical traces of printed circuit boards | |
US20120199388A1 (en) | Printed circuit board and manufacturing method thereof | |
US11690178B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
CN110402020A (en) | A kind of flexible print circuit board and its manufacturing method | |
KR20070106669A (en) | Circuit board and the method of its fabrication | |
JP4924843B2 (en) | Two-layer flexible substrate and method for manufacturing the same, printed wiring board using the two-layer flexible substrate, and method for manufacturing the same | |
KR20040075595A (en) | Method for manufacturing double side a flexible printed circuit board | |
US7931818B2 (en) | Process of embedded circuit structure | |
KR102504252B1 (en) | Flexible Copper Clad Laminate, Method for Manufacturing The Same, and Method for Manufacturing Flexible Printed Circuit Board | |
JP2009099831A (en) | Method of manufacturing wiring board | |
KR101144281B1 (en) | Method for fabricating flexible circuit board | |
TWI477218B (en) | Wiring board, circuit board, and manufacturing thereof | |
TW201526728A (en) | The flexible printed circuit board | |
KR20090071494A (en) | Method of manufacturing for printed wiring board | |
KR101343729B1 (en) | Method of forming circuits upon flexible laminate substrate | |
US20070272434A1 (en) | Printed circuit board and manufacturing method thereof | |
JP2009272571A (en) | Printed circuit board and method of manufacturing the same | |
KR101555014B1 (en) | Printed circuit board for forming fine wiring and method for manufacturing the same | |
JP2013162007A (en) | Production method of fine wiring pattern | |
JP2008263026A (en) | Cof wiring substrate and its manufacturing method | |
WO2005027221A1 (en) | Chip on flex tape with dimension retention pattern | |
US9320142B2 (en) | Electrode structure | |
He et al. | Producing fine pitch substrate of COF by semiadditive process and pulse reverse plating of Cu | |
KR101363076B1 (en) | Printed circuit board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |