KR101140068B1 - Memory card and method of manufacture the same - Google Patents

Memory card and method of manufacture the same Download PDF

Info

Publication number
KR101140068B1
KR101140068B1 KR20100081539A KR20100081539A KR101140068B1 KR 101140068 B1 KR101140068 B1 KR 101140068B1 KR 20100081539 A KR20100081539 A KR 20100081539A KR 20100081539 A KR20100081539 A KR 20100081539A KR 101140068 B1 KR101140068 B1 KR 101140068B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
memory
formed
area
region
control
Prior art date
Application number
KR20100081539A
Other languages
Korean (ko)
Other versions
KR20120018599A (en )
Inventor
김봉찬
김윤주
오광석
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

본 발명은 메모리 카드에 관한 것으로, 해결하고자 하는 기술적 과제는 반도체 다이에 메모리 영역, 컨트롤 영역 및 단자를 모두 집적하여 형성함으로써, 크기가 작을 뿐만 아니라 속도가 빠른 다이 레벨의 메모리 카드를 제공하는데 있다. The present invention also relates to a memory card, a technical problem to be solved is provided a memory card of the semiconductor die memory area, by forming the both the integration of the control region and the terminal, a quick as well as smaller size speed die level.
이를 위해 본 발명은 직사각 판 형태의 반도체 다이; To this end, the present invention is a semiconductor die, a rectangular plate shape; 상기 반도체 다이의 일측 영역에 서로 이격되어 형성된 다수의 메모리 영역; A plurality of memory regions formed apart from each other at a side area of ​​the semiconductor die; 및 상기 반도체 다이의 타측 영역에 상기 메모리 영역으로부터 이격되어 형성되고, 상기 메모리 영역을 컨트롤하는 적어도 하나의 컨트롤 영역을 포함하고, 상기 메모리 영역 및 상기 컨트롤 영역에는 외부 장치에 전기적으로 접속되는 다수의 단자가 각각 형성된 메모리 카드를 제공한다. And a plurality of terminals to the other region of the semiconductor die is formed at a distance from the memory area, electrically connected to the at least one control area, the memory area and the control area, the external device to control the memory area It is provided for each memory card formed.

Description

메모리 카드 및 그 제조 방법{MEMORY CARD AND METHOD OF MANUFACTURE THE SAME} Memory card and a method of manufacturing {MEMORY CARD AND METHOD OF MANUFACTURE THE SAME}

본 발명은 메모리 카드 및 그 제조 방법에 관한 것이다. The present invention relates to a memory card and a method of manufacturing the same.

일반적으로 메모리 카드는 다수의 메모리 반도체 패키지, 적어도 하나의 컨트롤러 반도체 패키지, 적어도 하나의 수동 소자 및 회로기판을 포함한다. Generally a memory card includes a plurality of memory chip package, comprising: at least one controller, a semiconductor package, at least one passive component and the circuit board.

또한, 상기 다수의 메모리 반도체 패키지, 컨트롤러 반도체 패키지, 수동 소자 등은 상기 회로기판에 납땜 또는 솔더링된다. In addition, the number of memory semiconductor packages, a semiconductor package controller, the passive element or the like is soldered or soldered to the circuit board. 또한, 상기 회로기판의 일측에는 외부 장치에 실장되기 위한 다수의 단자가 형성된다. Further, one side of the circuit board is formed with a plurality of terminals to be mounted on the external device.

따라서, 이러한 종래의 메모리 카드는 메모리 반도체 패키지, 컨트롤러 반도체 패키지, 수동소자 및 회로기판 등을 각각 준비하고, 이들을 서로 전기적으로 연결해줘야 함으로써, 패키지 어셈블리 재료 및 공정의 추가적 비용이 들어갈 수밖에 없다. Accordingly, such a conventional memory card, the memory chip package, each controller preparing a semiconductor package, the passive element and the circuit board or the like, and by these haejwoya electrically connected to each other, there is no choice but to enter the additional cost of the package assembly, materials and processes.

본 발명의 해결하려는 과제는 하나의 공통된 반도체 다이에 메모리 영역, 컨트롤 영역 및 단자 영역을 모두 집적하여 형성함으로써, 크기가 작을 뿐만 아니라 속도가 빠른 다이 레벨의 메모리 카드 및 그 제조 방법을 제공하는데 있다. To solve An object of the present invention is to provide a single common semiconductor die in the memory area, by forming by integrating both the control region and a terminal region, the size is smaller, as well as a faster die level of the memory card and a method of manufacturing the same.

본 발명에 의한 메모리 카드는 직사각 판 형태의 반도체 다이; Memory card according to the present invention comprises a rectangular plate shape of the semiconductor die; 상기 반도체 다이의 일측 영역에 서로 이격되어 형성된 다수의 메모리 영역; A plurality of memory regions formed apart from each other at a side area of ​​the semiconductor die; 및 상기 반도체 다이의 타측 영역에 상기 메모리 영역으로부터 이격되어 형성되고, 상기 메모리 영역을 컨트롤하는 적어도 하나의 컨트롤 영역을 포함하고, 상기 메모리 영역 및 상기 컨트롤 영역에는 외부 장치에 전기적으로 접속되는 다수의 단자가 각각 형성될 수 있다. And a plurality of terminals to the other region of the semiconductor die is formed at a distance from the memory area, electrically connected to the at least one control area, the memory area and the control area, the external device to control the memory area It may be formed, respectively.

상기 메모리 영역 및 상기 컨트롤 영역에 형성된 다수의 단자는 상기 반도체 다이의 둘레를 따라서 일렬로 정렬될 수 있다. A plurality of terminals formed in the memory region and the control region may be arranged in a line along the perimeter of the semiconductor die.

상기 단자는 골드 도금층으로 형성될 수 있다. The terminal may be formed of a gold plated layer.

상기 메모리 영역에는 다수의 본드 패드가 형성되고, 상기 다수의 본드 패드는 재배선층을 통하여 상기 메모리 영역과 대응되는 영역에 형성된 단자에 전기적으로 연결될 수 있다. The memory area is formed with a plurality of bond pads, wherein the plurality of bond pads may be electrically connected to terminals formed in a region corresponding to the memory area through the redistribution layer.

상기 컨트롤 영역에는 다수의 본드 패드가 형성되고, 상기 다수의 본드 패드는 재배선층을 통하여 상기 컨트롤 영역과 대응되는 영역에 형성된 단자에 전기적으로 연결될 수 있다. The control region is formed with a plurality of bond pads, wherein the plurality of bond pads may be electrically connected to terminals formed in a region corresponding to the control region through the redistribution layer.

상기 메모리 영역에는 반도체 메모리가 집적되어 형성되고, 상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 반도체 컨트롤 회로가 집적되어 형성될 수 있다. The memory area may be formed a semiconductor memory are integrated, forming the control region, the semiconductor control circuit for controlling the memory area are integrated.

상기 메모리 영역에는 반도체 메모리가 집적되어 형성되고, 상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 컨트롤 회로가 솔더링되어 실장될 수 있다. The memory area is formed on the semiconductor memory are integrated, wherein the control area, the control circuit for controlling the memory area is soldered can be mounted.

상기 메모리 영역과 인접한 다른 메모리 영역은 상호간 재배선층에 의해 전기적으로 연결되고, 상기 메모리 영역과 인접한 컨트롤 영역은 상호간 재배선층에 의해 전기적으로 연결될 수 있다. The memory area adjacent to the other memory region is electrically connected by the redistribution layer between the memory area and the neighboring control regions may be electrically connected to each other by the redistribution layer.

상기 단자를 제외한 상기 메모리 영역 및 컨트롤 영역은 보호층으로 코팅될 수 있다. The memory area and the control area except for the terminal may be coated with a protective layer.

상기 반도체 다이는 상기 단자를 제외한 단자와 같은 면 및 단자의 반대면이 보호층으로 코팅될 수 있다. The semiconductor die has a surface opposite to the surface, and a terminal, such as terminals, except for the terminal may be coated with a protective layer.

본 발명에 의한 메모리 카드의 제조 방법은 직사각 판 형태의 반도체 다이를 구비하여, 일측 영역에는 서로 이격된 다수의 메모리 영역 및 본드 패드를 형성하고, 타측 영역에는 상기 메모리 영역과 이격된 컨트롤 영역 및 본드 패드를 형성하는 단계; Method of manufacturing a memory card according to the present invention is provided with a semiconductor die, a rectangular plate shape, the one side region is to form a plurality of memory areas and bond pads that are spaced apart from each other, the other side region is the memory region and the spaced-apart control region and the bond forming a pad; 상기 메모리 영역에 형성된 본드 패드 및 상기 컨트롤 영역에 형성된 본드 패드로부터 각각 연장된 다수의 재배선층을 형성하는 단계; Forming a plurality of re-distribution layer extending from each of bond pads formed on the bond pads and the control region formed in the memory region; 상기 반도체 다이의 일측 영역 및 상기 컨트롤 영역의 일측 영역에 위치된 재배선층에 단자를 형성하는 단계; Forming a terminal on the re-wiring layer positioned in the one side region and a side region of the control region of the semiconductor die; 및, 상기 단자를 제외한 메모리 영역 및 컨트롤 영역을 보호층으로 코팅하는 단계를 포함한다. And, a step of coating the memory area and the control area except for the terminal with a protective layer.

상기 메모리 영역 및 상기 컨트롤 영역에 형성된 다수의 단자는 상기 반도체 다이의 둘레를 따라 일렬로 정렬되도록 할 수 있다. A plurality of terminals formed in the memory region and the control region may be aligned in a line along the perimeter of the semiconductor die.

상기 단자는 골드 도금층으로 형성할 수 있다. The terminal may form a gold plated layer.

상기 메모리 영역에는 반도체 메모리를 집적하여 형성하고, 상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 반도체 컨트롤 회로를 집적하여 형성할 수 있다. The control region of the memory region is formed by integrating the semiconductor memory can be formed by the semiconductor integrated control circuit for controlling the memory area.

상기 메모리 영역에는 반도체 메모리를 집적하여 형성하고, 상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 컨트롤 회로를 솔더링하여 실장할 수 있다. The memory area may include mounting by soldering a control circuit for controlling the memory area is formed by integrating the semiconductor memory, the control area.

상기 메모리 영역과 인접한 다른 메모리 영역은 상호간 재배선층으로 연결하고, 상기 메모리 영역과 인접한 컨트롤 영역은 상호간 재배선층으로 연결할 수 있다. It said memory region and another memory area is connected to the re-distribution layer adjacent one another, and wherein the memory area and the neighboring control regions may be connected to the re-distribution layer between.

본 발명은 하나의 공통된 반도체 다이에 메모리 영역, 컨트롤 영역 및 단자 영역을 모두 집적하여 형성함으로써, 크기가 작을 뿐만 아니라 속도가 빠른 다이 레벨의 메모리 카드 및 그 제조 방법을 제공한다. The present invention provides a single common semiconductor die to the memory region, by integrating by forming both the control region and a terminal region, the size is smaller, as well as a faster die level of the memory card and a method of manufacturing the same.

도 1a는 본 발명에 따른 메모리 카드를 도시한 평면도이고, 도 1b는 메모리 영역의 확대 단면도이고, 도 1c 및 도 1d는 도 1v의 1c-1c선 및 1d-1d선의 개략 단면도이다. Figure 1a is a plan view illustrating a memory card according to the present invention, Figure 1b is an enlarged cross-sectional view of a memory area, and Fig. 1c and 1d is also a line 1c-1c and 1d-1d line schematic sectional view of a 1v.
도 2는 본 발명에 따른 메모리 카드중 메모리 영역을 도시한 상세 단면도이다. Figure 2 is a detailed cross-sectional view showing a memory area of ​​the memory card according to the present invention.
도 3은 본 발명에 따른 메모리 카드의 제조 방법을 도시한 순서도이다. Figure 3 is a flow chart illustrating a method of manufacturing a memory card according to the present invention.
도 4a 내지 4d는 본 발명에 따른 메모리 카드의 제조 방법을 도시한 순차 평면도이다. 4a-4d are plan views sequentially showing a method of manufacturing a memory card according to the present invention.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. Hereinafter, the present invention is in the art with reference to the accompanying drawings a preferred embodiment of the present invention self enough to easily carry out the present invention one of ordinary skill to be described in detail as follows.

여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. Here, it puts the same reference numerals for portions having the similar configurations and operations throughout the specification. 또한, 어떤 부분이 다른 부분과 전기적으로 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다. Further, when there is any portion electrically connected to the other parts, which also includes the case that the case that is directly connected to, as well as connected across the other element in between.

도 1a는 본 발명에 따른 메모리 카드를 도시한 평면도이고, 도 1b는 메모리 영역의 확대 단면도이고, 도 1c 및 도 1d는 도 1v의 1c-1c선 및 1d-1d선의 개략 단면도이다. Figure 1a is a plan view illustrating a memory card according to the present invention, Figure 1b is an enlarged cross-sectional view of a memory area, and Fig. 1c and 1d is also a line 1c-1c and 1d-1d line schematic sectional view of a 1v.

본 발명에 따른 메모리 카드(100)는 반도체 다이(110), 메모리 영역(120), 컨트롤 영역(130) 및 단자(123,133)를 포함한다. A memory card 100 in accordance with the present invention includes a semiconductor die 110, memory area 120, a control area 130, and a terminal (123 133).

상기 반도체 다이(110)는 직사각 판 형태일 수 있다. The semiconductor die 110 may be a rectangular plate shape. 이러한 반도체 다이(110)는 예를 들면 웨이퍼로부터 소잉되어 형성될 수 있다. The semiconductor die 110 may be formed by sawing example from the wafer, for example. 더불어, 이러한 반도체 다이(110)는 실리콘 반도체, 실리콘게르마늄 반도체, 화합물 반도체 및 그 등가물 중에서 선택된 어느 하나일 수 있으며, 여기서 그 종류를 한정하는 것은 아니다. In addition, such a semiconductor die 110 may be any one selected from a silicon semiconductor, a silicon germanium semiconductor, compound semiconductor, and the like, where not intended to limit the types. 즉, 기본적으로 본 발명은 반도체 다이(110)가 종래의 회로기판 역할까지 함께 한다. That is, basically the present invention with the semiconductor die 110 to a conventional circuit board role. 따라서, 종래와 같은 별도의 경성회로기판 또는 연성회로기판 등이 필요 없다. Thus, there is no need to include a separate rigid circuit board or a flexible circuit board as in the prior art. 더욱이, 본 발명은 반도체 다이(110)가 종래의 회로기판 역할까지 함께 하므로, 기본적으로 종래의 회로기판의 외형과 동일하거나 또는 유사하게 형성된다. Moreover, the present invention is formed in the semiconductor die 110 to the substrate together, so that the role of the conventional circuit, essentially identical to the outer shape of a conventional circuit board or similar.

상기 메모리 영역(120)은 상기 반도체 다이(110)중 일측 영역에 서로 이격되어 형성된다. The memory area 120 is formed spaced apart from each other in the one side region of the semiconductor die (110). 도 1a에서는 비록 4개의 메모리 영역(120)을 도시하였으나, 이러한 개수로 본 발명을 한정하는 것은 아니다. In Figure 1a, though, but it is showing the four memory areas 120, and are not intended to limit the invention to these numbers. 더불어, 상기 메모리 영역(120)에는 다수의 본드 패드(121)가 형성되고, 상기 본드 패드(121)에는 재배선층(122)이 형성되어 있다. In addition, the memory area 120 has a plurality of bond pads 121 are formed, the bonding pad 121 are formed on the redistribution layer (122). 이러한 재배선층(122)은 모두 일측으로 연장되어 있다. This re-distribution layer 122, all of which are extending to one side.

상기 컨트롤 영역(130)은 상기 반도체 다이(110)중 타측 영역에 상기 메모리 영역(120)중 어느 하나와 이격되어 형성되어 있다. The control region 130 is formed spaced apart with one of the memory region 120 in the other side region of the semiconductor die (110). 더불어, 상기 컨트롤 영역(130)에는 다수의 본드 패드(131)가 형성되고, 상기 본드 패드(131)에는 재배선층(132)이 형성되어 있다. In addition, the control region 130 is formed with a plurality of bond pads 131, the bonding pads 131 are formed on the redistribution layer (132). 이러한 재배선층(132) 역시 모두 일측으로 연장되어 있다. This re-distribution layer 132 may also extend in both the one side. 여기서, 상기 메모리 영역(120)으로부터 연장된 재배선층(122)과 상기 컨트롤 영역(130)으로부터 연장된 재배선층(132)은 모두 동일한 방향을 향한다. Here, the re-wiring layer 132 extends from a re-distribution layer 122 and the control area 130 extends from the memory region 120 are all directed in the same direction. 예를 들면, 상기 재배선층(122,132)은 모두 반도체 다이(110)의 공통된 둘레를 향하여 연장되어 있다. For example, the re-distribution layer (122 132), all of which are extended toward the common periphery of the semiconductor die 110.

더불어, 상기 인접한 메모리 영역(120)의 본드 패드(121)끼리는 또다른 재배선층(126)으로 연결되어 있다. With each other, the bond pads 121 of the contiguous memory region 120 is connected to another re-distribution layer 126. 더욱이, 인접한 메모리 영역(120)과 컨트롤 영역(130)의 본드 패드(121,131) 역시 또다른 재배선층(136)으로 연결되어 있다. Furthermore, the bond pads (121 131) of the adjacent memory area 120 and control area 130 is also connected to another re-distribution layer 136.

상기 단자(123,133)는 상기 메모리 영역(120)으로부터 연장된 재배선층(122)과, 상기 컨트롤 영역(130)으로부터 연장된 재배선층(132)에 각각 형성되어 있다. The terminal (123 133) are respectively formed on the redistribution layer 132 extending from a re-distribution layer 122 and the control area 130 extends from the memory area 120. 이러한 단자(123,133)는 일렬로 정렬되어 있으며, 강도 향상 및 전기 저항 감소를 위해 골드 도금층으로 형성될 수 있다. The terminal (123 133), is arranged in a line, and may be formed of a gold-plated layer to improve the strength and electrical resistance reduction. 그러나, 이러한 재질로 본 발명을 한정하는 것은 아니다. However, it not intended to limit the invention to such materials. 실질적으로 이러한 단자(123,133)가 외부 장치에 전기적으로 접속된다. It is substantially such terminals (123 133) is electrically connected to the external device. 더불어, 상기 단자(123,133)는 실질적으로 반도체 다이(110)의 둘레를 따라 일렬로 배열되어 있다. In addition, the terminals (123 133) is substantially arranged in a line along the perimeter of the semiconductor die 110. 따라서, 이러한 디자인을 채택한 본 발명에 따른 메모리 카드(100)는 컴퓨터, 노트북 등의 메모리 슬롯에 용이하게 결합될 수 있다. Therefore, the memory card 100 according to the present invention adopts such a design can be easily coupled to a memory slot of a computer, a laptop.

한편, 상기 반도체 다이(110)의 메모리 영역(120) 및 컨트롤 영역(130)은 보호층(125)으로 코팅되어 외부 환경으로부터 보호된다. On the other hand, the memory area 120 and control area 130 of the semiconductor die 110 is coated with a protective layer 125 is protected from the environment. 단, 상기 단자(123,133)는 외부 장치에 전기적으로 접속되어야 하므로, 보호층(125)에 의해 코팅되지 않고 외부로 그대로 노출된다. However, the terminals (123 133), so to be electrically connected to the external device, is directly exposed to the outside is not coated by the protective layer 125.

여기서, 상기 보호층(125)은 상기 반도체 다이(110)의 상면 및 하면에 모두 코팅됨으로써, 메모리 카드(100)가 외부 환경으로부터 보호되도록 한다. Here, the protection layer 125 by being coated on both the top and bottom surfaces of the semiconductor die 110, the memory card 100 is to be protected from the environment. 이러한 보호층은 통상의 폴리이미드(PolyImide), 벤조 사이클로 부틴(Benzo Cyclo Butene), 폴리 벤즈 옥사졸(Poly Benz Oxazole), 비스말레마이드 트리아진(BismaleimideTriazine), 페놀릭 레진(phenolic resin), 에폭시(epoxy), 실리콘(Silicone), 산화막(SiO2), 질화막(Si3N4) 및 그 등가물 중에서 선택된 어느 하나일 수 있으며, 여기서 그 종류를 한정하는 것은 아니다. This protective layer is typically of polyimide (PolyImide), benzo-cyclopenten-butyne (Benzo Cyclo Butene), polybenzoxazole (Poly Benz Oxazole), bis maleic polyimide triazine (BismaleimideTriazine), phenolic resin (phenolic resin), epoxy ( epoxy), silicone (silicone), it may be an oxide film (SiO2), a nitride film (Si3N4), and any one selected from the like, where not intended to limit the types.

더불어, 상기 메모리 영역(120)에는 통상의 반도체 제조 공정을 통하여 반도체 메모리(미도시)가 집적되어 형성되고, 상기 컨트롤 영역(130)에도 통상의 반도체 제조 공정을 통하여 반도체 컨트롤 회로(미도시)가 집적되어 형성될 수 있다. In addition, the memory area 120 has (not shown), the semiconductor memory through a normal semiconductor fabrication process are formed are integrated, the control area 130 in a conventional (not shown), a semiconductor control circuit through a semiconductor manufacturing process is are integrated may be formed.

그러나, 상기 컨트롤 영역(130)에는 별도의 컨트롤 회로가 본드 패드(131) 또는 재배선층(132)에 납땜 또는 솔더에 의해 실장될 수 있다. However, in the control area 130 may be a separate control circuit mounted by soldering or solder on the bond pads 131 or the re-distribution layer 132. 도 1a에서는 컨트롤 영역(130)에 형성된 별도의 컨트롤 회로(134) 및 수동 소자(135)가 도시되어 있으며, 이는 재배선층(132)을 통하여 컨트롤 영역(130)에 형성된 본드 패드(131) 및 단자(133)에 전기적으로 연결된다. A separate control circuit 134 and the passive element 135 is is shown, which bond pad 131 and a terminal formed in the control area 130 through the re-distribution layer 132, Fig. 1a in formed in the control region 130, It is electrically connected to the unit 133.

즉, 다르게 표현하면, 본 발명에서 상기 컨트롤 영역(130)은 반도체 다이 자체에 집적되어 형성되거나, 또는 별도로 준비된 컨트롤 회로가 반도체 다이에 납땜 또는 솔더에 의해 실장될 수 있다. That is, In other words, the control area 130 in the present invention may be formed to be integrated on the semiconductor die itself, or a separately prepared control circuit may be mounted by soldering or solder on the semiconductor die.

도 2는 본 발명에 따른 메모리 카드중 메모리 영역을 도시한 상세 단면도이다. Figure 2 is a detailed cross-sectional view showing a memory area of ​​the memory card according to the present invention.

도 2에 도시된 바와 같이, 반도체 다이(110)는 메모리 영역(120)을 포함하며, 메모리 영역(120)의 상면에는 본드 패드(121)가 형성된다. The semiconductor die 110 as shown in Figure 2 comprises a memory region 120, the upper surface of the memory region 120 is formed with a bonding pad 121. 또한, 상기 메모리 영역(120)의 상면에는 상기 본드 패드(121)를 제외한 영역에 제1보호층(124)이 형성되고, 상기 제1보호층(124) 위에 상기 본드 패드(121)와 전기적으로 연결된 재배선층(122)이 형성된다. Further, the upper surface of the first protective layer 124 in a region except for the bonding pads 121 of the memory region 120 is formed, the first protective layer 124 to above the electrically and the bond pad 121 the redistribution layer 122 is attached is formed. 더불어, 상기 재배선층(122)의 끝단에는 단자(123)가 형성되며, 상기 단자(123)를 제외한 제1보호층(124) 및 재배선층(122)은 모두 제2보호층(125)으로 덮인다. In addition, the end of the re-distribution layer 122, the terminal 123 is formed and the first protective layer 124 and the redistribution layer 122 except for the terminals 123 are all covered with the second protective layer 125 All. 여기서, 상기 단자(123)는 골드 도금층으로 형성될 수 있다. Here, the terminal 123 may be formed of a gold plated layer. 더불어, 상기 메모리 영역(120)의 하면 역시 제1보호층(124) 또는 제2보호층(125)으로 덮임으로써, 메모리 카드(100)의 외부 충격에 의한 손상이 방지되도록 한다. In addition, when the memory area 120, so that also prevents the damage caused by an impact of the first protective layer, the memory card 100 by the deopim 124 or the second protective layer 125. 물론, 경우에 따라 상기 반도체 다이(110)의 하면에는 상기 보호층(125)이 형성되지 않을 수도 있다. Of course, if there is a While in the protective layer 125 of the semiconductor die 110 may not be formed.

도 3은 본 발명에 따른 메모리 카드의 제조 방법을 도시한 순서도이다. Figure 3 is a flow chart illustrating a method of manufacturing a memory card according to the present invention.

도 3에 도시된 바와 같이, 본 발명에 따른 메모리 카드(100)의 제조 방법은 반도체 다이 형성 단계(S1), 재배선층 형성 단계(S2), 단자 형성 단계(S3), 보호층 형성 단계(S4) 및 소잉 단계(S5)를 포함한다. 3, the manufacturing method of the memory card 100 in accordance with the present invention a semiconductor die forming step (S1), the redistribution layer forming step (S2), the terminal forming step (S3), the protective layer forming step (S4 ) and a sawing step (S5).

도 4a 내지 4d는 본 발명에 따른 메모리 카드의 제조 방법을 도시한 순차 평면도이다. 4a-4d are plan views sequentially showing a method of manufacturing a memory card according to the present invention.

도 4a에 도시된 바와 같이, 반도체 다이 형성 단계(S1)에서는, 일측 영역에 서로 이격된 다수의 메모리 영역(120) 및 본드 패드(121)를 형성하고, 타측 영역에 상기 메모리 영역(120)과 이격된 컨트롤 영역(130) 및 본드 패드(131)를 형성한다. As shown in Figure 4a, the semiconductor die forming step (S1), forming a plurality of memory areas 120 and bond pads 121 spaced apart from each other in the one side region, and the memory region 120 in the other side region to form a spaced-apart control region 130 and a bond pad 131.

여기서, 상기 메모리 영역(120)에는 반도체 메모리 회로를 집적하여 형성하고, 상기 컨트롤 영역(130)에는 상기 메모리 영역(120)을 제어하는 반도체 컨트롤 회로를 집적하여 형성할 수 있다. Here, the memory area 120 may be formed to include a semiconductor integrated control circuit for controlling the memory region 120 is formed by a semiconductor memory integrated circuit, the control area 130.

더불어, 상기 메모리 영역(120)에는 반도체 메모리 회로를 집적하여 형성하되, 상기 컨트롤 영역(130)에는 상기 메모리 영역(120)을 제어하는 컨트롤 회로를 납땜이나 솔더를 이용하여 실장할 수 있다. In addition, the memory area 120 may be implemented using the control circuit has a braze or solder for controlling the memory region 120, but is formed by a semiconductor memory integrated circuit, the control area 130. 그러나, 실질적으로 이러한 컨트롤 회로의 실장은 보호층의 형성 이후 이루어짐이 바람직하다(도 4d 참조). However, substantially the implementation of such a control circuit is preferably yirueojim after the formation of the protective layer (see Fig. 4d).

도 4b에 도시된 바와 같이, 재배선층 형성 단계(S2)에서는, 상기 반도체 다이(110)에 구비된 다수의 메모리 영역(120) 및 컨트롤 영역(130)에 재배선층(122,132)을 형성한다. In the re-wiring layer forming step (S2), as shown in Figure 4b, to form a re-distribution layer (122 132) to a plurality of memory areas 120 and a control region 130 that is provided on the semiconductor die 110. 즉, 상기 메모리 영역(120)에 구비된 다수의 본드 패드(121)에 재배선층(122)의 일단이 접속되도록 하고, 상기 재배선층(122)의 타단은 일측에 일렬로 정렬되도록 한다. That is, the other end of the memory area a plurality of bond pads and so that the end of the re-distribution layer 122 is connected to 121, the re-distribution layer 122 is provided in the unit 120 so as to be aligned in a line at one side. 또한, 상기 컨트롤 영역(130)에 구비된 다수의 본드 패드(131)에 재배선층(132)의 일단이 접속되도록 하고, 상기 재배선층(132)의 타단은 일측에 일렬로 정렬되도록 한다. Further, the other ends of the plurality of bond pads re-distribution layer 132 such that one end is connected, and the re-distribution layer 132 of the 131 provided in the control area 130 should be aligned in a line at one side. 이와 같이 하여, 상기 메모리 영역(120)에 형성된 재배선층(122)의 타단 및 상기 컨트롤 영역(130)에 형성된 재배선층(132)의 타단은 모두 반도체 다이(110)의 일측에서 일렬로 정렬되도록 한다. In this way, the other end of the redistribution layer 132 is formed at the other end and the control area 130 of the re-distribution layer 122 formed on the memory region 120 is such that all aligned in a line at one side of the semiconductor die 110 .

한편, 이때 상호간 인접한 메모리 영역(120)과 메모리 영역(120)의 본드 패드(121) 역시 별도의 재배선층(126)으로 연결한다. On the other hand, where the bond pads 121 of adjacent memory area 120 and the memory region 120 is also connected to one another in a separate re-distribution layer 126. 더욱이, 상호간 인접한 어느 하나의 메모리 영역(120)과 컨트롤 영역(130)의 본드 패드(121,131) 역시 별도의 재배선층(136)으로 연결한다. Furthermore, the bond pads (121 131) between the adjacent one of the memory area 120 and control area 130 is also connected to a separate re-distribution layer 136.

도 4c에 도시된 바와 같이, 단자 형성 단계(S3)에서는, 상기 메모리 영역(120)으로부터 연장된 재배선층(122) 및 상기 컨트롤 영역(130)으로부터 연장된 재배선층(132)에 각각 단자(123,133)를 형성한다. In the terminal forming step (S3), as shown in Figure 4c, each terminal in the redistribution layer 132 extending from a re-distribution layer 122 and the control area 130 extends from the memory area (120, 123 133 ) to form. 실질적으로, 이러한 단자(123,133)는 재배선층(122,132) 위에 골드 도금층을 형성함으로써, 이루어진다. In practice, these terminals (123 133) is made by forming the gold plating layer over the redistribution layer (122 132).

도 4d에 도시된 바와 같이, 보호층 형성 단계(S4)에서는, 상기 반도체 다이(110)의 전면 및 후면을 모두 보호층(125)(예를 들면, 도 2에서 설명된 제2보호층)으로 덮음으로써, 외부 충격에 의한 메모리 카드(100)의 손상 현상이 방지되도록 한다. With a front and a protective layer both for the back 125 (e.g., the second protective layer is described in Fig. 2) of the semiconductor die (110), the protective layer forming step (S4) as shown in Figure 4d by covering, and to prevent damage to the developing of the memory card 100 by the external impact. 물론, 이때 상기 단자(123,133)는 보호층(125)으로 덮이지 않고 노출됨으로써, 외부 장치(개인용 컴퓨터 또는 노트북 컴퓨터)에 용이하게 전기적으로 접속되도록 한다. Of course, at this time it said terminal (123 133) is to be easily electrically connected to the by exposure is not covered with a protective layer 125, and an external device (a personal computer or laptop computer). 더불어, 이러한 보호층(125)의 형성 이후, 상기 컨트롤 영역(130)에 별도의 컨트롤 회로(134) 및 수동 소자(135) 등이 실장될 수 있다. In addition, there are those after the formation of the protective layer 125, such as a separate control circuit 134 and the passive elements 135 to the control area 130 may be mounted.

한편, 상기와 같은 모든 공정은 대략 원형의 웨이퍼 위에서 수행되므로, 마지막에는 웨이퍼로부터 낱개의 메모리 카드(100)를 소잉하여 독립시킴으로써, 낱개의 메모리 카드(100)를 얻게 된다. On the other hand, since the whole process as described above is performed on the wafers of substantially circular, the end is obtained individually in the memory card, the memory cards individually (100) by sawing the stand (100) from the wafer.

이상에서 설명한 것은 본 발명에 따른 메모리 카드 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다. What has been described above as merely one embodiment for carrying out the memory card and a method of manufacturing the same according to the present invention, the present invention is the invention, as claimed in the claims that follow is not limited to the above embodiment, If the chair in the art to which this invention pertains without departing from the spirit of ordinary skill will be that the technical spirit of the present invention is available to anyone diverse range of changes implemented.

100; 100; 메모리 카드 110; The memory card 110; 반도체 다이 Semiconductor die
120; 120; 메모리 영역 121; A memory area 121; 본드 패드 Bond pads
122; 122; 재배선층 123; Re-distribution layer 123; 단자 Terminals
124; 124; 제1보호층 125; The first protective layer 125; 제2보호층 A second protective layer
130; 130; 컨트롤 영역 131; Control area 131; 본드 패드 Bond pads
132; 132; 재배선층 133; Re-distribution layer 133; 단자 Terminals

Claims (16)

  1. 직사각 판 형태의 반도체 다이; Of the semiconductor die rectangular plate shape;
    상기 반도체 다이의 일측 영역에 서로 이격되어 형성된 다수의 메모리 영역; A plurality of memory regions formed apart from each other at a side area of ​​the semiconductor die; And
    상기 반도체 다이의 타측 영역에 상기 메모리 영역으로부터 이격되어 형성되고, 상기 메모리 영역을 컨트롤하는 적어도 하나의 컨트롤 영역을 포함하고, In the other side region of the semiconductor die it is formed at a distance from the memory area, and includes at least one control area to control the memory area,
    상기 메모리 영역 및 상기 컨트롤 영역에는 외부 장치에 전기적으로 접속되는 다수의 단자가 각각 형성되고, The memory area and the control area is formed on each of a plurality of terminals electrically connected to the external device,
    상기 다수의 단자는 상기 반도체 다이의 표면에 직접 형성된 것을 특징으로 하는 메모리 카드. The plurality of terminals is a memory card, characterized in that formed directly on the surface of the semiconductor die.
  2. 제 1 항에 있어서, According to claim 1,
    상기 메모리 영역 및 상기 컨트롤 영역에 형성된 다수의 단자는 상기 반도체 다이의 둘레를 따라서 일렬로 정렬된 것을 특징으로 하는 메모리 카드. A plurality of terminals formed in the memory area and the control area is a memory card, characterized in that aligned in a line along the perimeter of the semiconductor die.
  3. 제 1 항에 있어서, According to claim 1,
    상기 단자는 골드 도금층으로 형성된 것을 특징으로 하는 메모리 카드. The terminal includes a memory card, characterized in that formed in the gold plating layer.
  4. 제 1 항에 있어서, According to claim 1,
    상기 메모리 영역에는 다수의 본드 패드가 형성되고, The memory area is formed with a plurality of bond pads,
    상기 다수의 본드 패드는 재배선층을 통하여 상기 메모리 영역과 대응되는 영역에 형성된 단자에 전기적으로 연결된 것을 특징으로 하는 메모리 카드. Wherein the plurality of bond pads, characterized in that the memory card is electrically connected to a terminal formed in the memory region and the corresponding region through the redistribution layer.
  5. 제 1 항에 있어서, According to claim 1,
    상기 컨트롤 영역에는 다수의 본드 패드가 형성되고, The control region is formed with a plurality of bond pads,
    상기 다수의 본드 패드는 재배선층을 통하여 상기 컨트롤 영역과 대응되는 영역에 형성된 단자에 전기적으로 연결된 것을 특징으로 하는 메모리 카드. Wherein the plurality of bond pads, characterized in that the memory card is electrically connected to terminals formed in a region corresponding to the control region through the redistribution layer.
  6. 제 1 항에 있어서, According to claim 1,
    상기 메모리 영역에는 반도체 메모리가 집적되어 형성되고, The memory area is formed with a semiconductor memory, it is integrated,
    상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 반도체 컨트롤 회로가 집적되어 형성된 것을 특징으로 하는 메모리 카드. The control region is a memory card, characterized in that the semiconductor control circuit for controlling the memory area are integrated formed.
  7. 제 1 항에 있어서, According to claim 1,
    상기 메모리 영역에는 반도체 메모리가 집적되어 형성되고, The memory area is formed with a semiconductor memory, it is integrated,
    상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 컨트롤 회로가 솔더링되어 실장된 것을 특징으로 하는 메모리 카드. The control region is a memory card, characterized in that the control circuit for controlling the memory area of ​​soldering is mounted.
  8. 제 1 항에 있어서, According to claim 1,
    상기 메모리 영역과 인접한 다른 메모리 영역은 상호간 재배선층에 의해 전기적으로 연결되고, Another memory area adjacent to the memory area is electrically connected to each other by the re-distribution layer,
    상기 메모리 영역과 인접한 컨트롤 영역은 상호간 재배선층에 의해 전기적으로 연결된 것을 특징으로 하는 메모리 카드. Memory card, characterized in that the memory area adjacent to the control region is electrically connected to each other by the redistribution layer.
  9. 제 1 항에 있어서, According to claim 1,
    상기 단자를 제외한 상기 메모리 영역 및 컨트롤 영역은 보호층으로 코팅되어 있는 것을 특징으로 하는 메모리 카드. The memory area and the control area except the memory card terminals, characterized in that it is coated with a protective layer.
  10. 제 1 항에 있어서, According to claim 1,
    상기 반도체 다이는 상기 단자를 제외한 단자와 같은 면 및 단자의 반대면이 보호층으로 코팅되어 있는 것을 특징으로 하는 메모리 카드. The semiconductor die is a memory card, characterized in that the reverse side of the face, and a terminal such as a terminal other than the terminal is coated with a protective layer.
  11. 직사각 판 형태의 반도체 다이를 구비하여, 일측 영역에는 서로 이격된 다수의 메모리 영역 및 본드 패드를 형성하고, 타측 영역에는 상기 메모리 영역과 이격된 컨트롤 영역 및 본드 패드를 형성하는 단계; Comprising the steps of, a side region, and forming a plurality of memory areas and bond pads that are spaced apart from each other, the other side region is formed in the memory region and the spaced-apart control region and the bond pad having a rectangular plate shape of the semiconductor die;
    상기 메모리 영역에 형성된 본드 패드 및 상기 컨트롤 영역에 형성된 본드 패드로부터 각각 연장된 다수의 재배선층을 형성하는 단계; Forming a plurality of re-distribution layer extending from each of bond pads formed on the bond pads and the control region formed in the memory region;
    상기 반도체 다이의 일측 영역 및 상기 컨트롤 영역의 일측 영역에 위치된 재배선층에 단자를 형성하는 단계; Forming a terminal on the re-wiring layer positioned in the one side region and a side region of the control region of the semiconductor die; 및, And,
    상기 단자를 제외한 메모리 영역 및 컨트롤 영역을 보호층으로 코팅하는 단계를 포함하여 이루어진 것을 특징으로 하는 메모리 카드의 제조 방법. The method of the memory card, characterized in that made in a step of coating the memory area and the control area except for the terminal with a protective layer.
  12. 제 11 항에 있어서, 12. The method of claim 11,
    상기 메모리 영역 및 상기 컨트롤 영역에 형성된 다수의 단자는 상기 반도체 다이의 둘레를 따라 일렬로 정렬되도록 함을 특징으로 하는 메모리 카드의 제조 방법. A plurality of terminals formed in the memory region and the control region is method of manufacturing a memory card, characterized in that so as to be aligned in a line along the perimeter of the semiconductor die.
  13. 제 11 항에 있어서, 12. The method of claim 11,
    상기 단자는 골드 도금층으로 형성함을 특징으로 하는 메모리 카드의 제조 방법. The method for producing terminals of the memory card, characterized in that formed in the gold plating layer.
  14. 제 11 항에 있어서, 12. The method of claim 11,
    상기 메모리 영역에는 반도체 메모리를 집적하여 형성하고, The memory area is formed by an integrated semiconductor memory,
    상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 반도체 컨트롤 회로를 집적하여 형성함을 특징으로 하는 메모리 카드의 제조 방법. The method of the memory card, characterized in that formed in the semiconductor integrated control circuit for controlling the memory area, the control area.
  15. 제 11 항에 있어서, 12. The method of claim 11,
    상기 메모리 영역에는 반도체 메모리를 집적하여 형성하고, The memory area is formed by an integrated semiconductor memory,
    상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 컨트롤 회로를 솔더링하여 실장함을 특징으로 하는 메모리 카드의 제조 방법. The method of the memory card, characterized in that the mounting by soldering a control circuit for controlling the memory area, the control area.
  16. 제 11 항에 있어서, 12. The method of claim 11,
    상기 메모리 영역과 인접한 다른 메모리 영역은 상호간 재배선층으로 연결하고, The memory area adjacent to the other memory area is connected to the re-distribution layer between, and
    상기 메모리 영역과 인접한 컨트롤 영역은 상호간 재배선층으로 연결함을 특징으로 하는 메모리 카드의 제조 방법. The method of the memory card, characterized in that the memory area adjacent to the control region is connected to the re-wiring layers each other.
KR20100081539A 2010-08-23 2010-08-23 Memory card and method of manufacture the same KR101140068B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100081539A KR101140068B1 (en) 2010-08-23 2010-08-23 Memory card and method of manufacture the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100081539A KR101140068B1 (en) 2010-08-23 2010-08-23 Memory card and method of manufacture the same

Publications (2)

Publication Number Publication Date
KR20120018599A true KR20120018599A (en) 2012-03-05
KR101140068B1 true KR101140068B1 (en) 2012-04-30

Family

ID=46127817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100081539A KR101140068B1 (en) 2010-08-23 2010-08-23 Memory card and method of manufacture the same

Country Status (1)

Country Link
KR (1) KR101140068B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246758A (en) 2000-12-15 2002-08-30 Ibiden Co Ltd Printed-wiring board
KR20030094029A (en) * 2002-05-31 2003-12-11 후지쯔 가부시끼가이샤 Semiconductor device and manufacturing method thereof
KR20090109761A (en) * 2008-04-16 2009-10-21 (주)두인디지텍 PCB module of memory assembly is compatible with USB interface, case and memory assembly is compatible with USB interface having the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246758A (en) 2000-12-15 2002-08-30 Ibiden Co Ltd Printed-wiring board
KR20030094029A (en) * 2002-05-31 2003-12-11 후지쯔 가부시끼가이샤 Semiconductor device and manufacturing method thereof
KR20090109761A (en) * 2008-04-16 2009-10-21 (주)두인디지텍 PCB module of memory assembly is compatible with USB interface, case and memory assembly is compatible with USB interface having the same

Also Published As

Publication number Publication date Type
KR20120018599A (en) 2012-03-05 application

Similar Documents

Publication Publication Date Title
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US7242081B1 (en) Stacked package structure
US7355274B2 (en) Semiconductor package, manufacturing method thereof and IC chip
US7245008B2 (en) Ball grid array package, stacked semiconductor package and method for manufacturing the same
US6836002B2 (en) Semiconductor device
US20120018871A1 (en) Stack package and semiconductor package including the same
US20030122246A1 (en) Integrated chip package structure using silicon substrate and method of manufacturing the same
US20090008762A1 (en) Ultra slim semiconductor package and method of fabricating the same
US20090108425A1 (en) Stacked package and method of manufacturing the same
US7148560B2 (en) IC chip package structure and underfill process
US6861761B2 (en) Multi-chip stack flip-chip package
US20120199981A1 (en) Semiconductor device and method of fabricating the semiconductor device
US6420208B1 (en) Method of forming an alternative ground contact for a semiconductor die
US6462420B2 (en) Semiconductor chip and semiconductor device having a chip-on-chip structure
US7687899B1 (en) Dual laminate package structure with embedded elements
US20090206461A1 (en) Integrated circuit and method
US20130016477A1 (en) Electronic Assembly Including Die on Substrate With Heat Spreader Having an Open Window on the Die
US6765299B2 (en) Semiconductor device and the method for manufacturing the same
US7511376B2 (en) Circuitry component with metal layer over die and extending to place not over die
US7326592B2 (en) Stacked die package
US20070181990A1 (en) Stacked semiconductor structure and fabrication method thereof
US20110084382A1 (en) Chip package and fabrication method thereof
US7335986B1 (en) Wafer level chip scale package
US20050212109A1 (en) Vertically stacked semiconductor device
US20080169546A1 (en) Stack type semiconductor chip package having different type of chips and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 7