KR101140068B1 - Memory card and method of manufacture the same - Google Patents

Memory card and method of manufacture the same Download PDF

Info

Publication number
KR101140068B1
KR101140068B1 KR1020100081539A KR20100081539A KR101140068B1 KR 101140068 B1 KR101140068 B1 KR 101140068B1 KR 1020100081539 A KR1020100081539 A KR 1020100081539A KR 20100081539 A KR20100081539 A KR 20100081539A KR 101140068 B1 KR101140068 B1 KR 101140068B1
Authority
KR
South Korea
Prior art keywords
memory
area
region
control
semiconductor die
Prior art date
Application number
KR1020100081539A
Other languages
Korean (ko)
Other versions
KR20120018599A (en
Inventor
김윤주
오광석
김봉찬
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100081539A priority Critical patent/KR101140068B1/en
Publication of KR20120018599A publication Critical patent/KR20120018599A/en
Application granted granted Critical
Publication of KR101140068B1 publication Critical patent/KR101140068B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Abstract

본 발명은 메모리 카드에 관한 것으로, 해결하고자 하는 기술적 과제는 반도체 다이에 메모리 영역, 컨트롤 영역 및 단자를 모두 집적하여 형성함으로써, 크기가 작을 뿐만 아니라 속도가 빠른 다이 레벨의 메모리 카드를 제공하는데 있다.
이를 위해 본 발명은 직사각 판 형태의 반도체 다이; 상기 반도체 다이의 일측 영역에 서로 이격되어 형성된 다수의 메모리 영역; 및 상기 반도체 다이의 타측 영역에 상기 메모리 영역으로부터 이격되어 형성되고, 상기 메모리 영역을 컨트롤하는 적어도 하나의 컨트롤 영역을 포함하고, 상기 메모리 영역 및 상기 컨트롤 영역에는 외부 장치에 전기적으로 접속되는 다수의 단자가 각각 형성된 메모리 카드를 제공한다.The present invention relates to a memory card, and the technical problem to be solved is to provide a die level memory card that is not only small in size but also fast by forming a memory region, a control region and a terminal integrated in a semiconductor die.
To this end, the present invention is a semiconductor die in the form of a rectangular plate; A plurality of memory regions spaced apart from each other in one region of the semiconductor die; And at least one control area formed in the other area of the semiconductor die spaced apart from the memory area and controlling the memory area, wherein the memory area and the control area are electrically connected to an external device. Provide each formed memory card.

Description

메모리 카드 및 그 제조 방법{MEMORY CARD AND METHOD OF MANUFACTURE THE SAME}Memory card and manufacturing method therefor {MEMORY CARD AND METHOD OF MANUFACTURE THE SAME}

본 발명은 메모리 카드 및 그 제조 방법에 관한 것이다.The present invention relates to a memory card and a manufacturing method thereof.

일반적으로 메모리 카드는 다수의 메모리 반도체 패키지, 적어도 하나의 컨트롤러 반도체 패키지, 적어도 하나의 수동 소자 및 회로기판을 포함한다.In general, a memory card includes a plurality of memory semiconductor packages, at least one controller semiconductor package, at least one passive element, and a circuit board.

또한, 상기 다수의 메모리 반도체 패키지, 컨트롤러 반도체 패키지, 수동 소자 등은 상기 회로기판에 납땜 또는 솔더링된다. 또한, 상기 회로기판의 일측에는 외부 장치에 실장되기 위한 다수의 단자가 형성된다.In addition, the plurality of memory semiconductor packages, controller semiconductor packages, passive devices, and the like are soldered or soldered to the circuit board. In addition, one side of the circuit board is formed with a plurality of terminals for mounting in an external device.

따라서, 이러한 종래의 메모리 카드는 메모리 반도체 패키지, 컨트롤러 반도체 패키지, 수동소자 및 회로기판 등을 각각 준비하고, 이들을 서로 전기적으로 연결해줘야 함으로써, 패키지 어셈블리 재료 및 공정의 추가적 비용이 들어갈 수밖에 없다.Therefore, such a conventional memory card has to prepare a memory semiconductor package, a controller semiconductor package, a passive element, a circuit board, and the like, and electrically connect them to each other, thereby incurring additional costs of package assembly materials and processes.

본 발명의 해결하려는 과제는 하나의 공통된 반도체 다이에 메모리 영역, 컨트롤 영역 및 단자 영역을 모두 집적하여 형성함으로써, 크기가 작을 뿐만 아니라 속도가 빠른 다이 레벨의 메모리 카드 및 그 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a die-level memory card and a manufacturing method thereof having a small size and a high speed by integrating and forming all of a memory region, a control region, and a terminal region in one common semiconductor die.

본 발명에 의한 메모리 카드는 직사각 판 형태의 반도체 다이; 상기 반도체 다이의 일측 영역에 서로 이격되어 형성된 다수의 메모리 영역; 및 상기 반도체 다이의 타측 영역에 상기 메모리 영역으로부터 이격되어 형성되고, 상기 메모리 영역을 컨트롤하는 적어도 하나의 컨트롤 영역을 포함하고, 상기 메모리 영역 및 상기 컨트롤 영역에는 외부 장치에 전기적으로 접속되는 다수의 단자가 각각 형성될 수 있다.A memory card according to the present invention comprises a semiconductor die in the form of a rectangular plate; A plurality of memory regions spaced apart from each other in one region of the semiconductor die; And at least one control area formed in the other area of the semiconductor die spaced apart from the memory area and controlling the memory area, wherein the memory area and the control area are electrically connected to an external device. May be formed respectively.

상기 메모리 영역 및 상기 컨트롤 영역에 형성된 다수의 단자는 상기 반도체 다이의 둘레를 따라서 일렬로 정렬될 수 있다.A plurality of terminals formed in the memory area and the control area may be aligned in a line along the circumference of the semiconductor die.

상기 단자는 골드 도금층으로 형성될 수 있다.The terminal may be formed of a gold plating layer.

상기 메모리 영역에는 다수의 본드 패드가 형성되고, 상기 다수의 본드 패드는 재배선층을 통하여 상기 메모리 영역과 대응되는 영역에 형성된 단자에 전기적으로 연결될 수 있다.A plurality of bond pads may be formed in the memory area, and the plurality of bond pads may be electrically connected to terminals formed in an area corresponding to the memory area through a redistribution layer.

상기 컨트롤 영역에는 다수의 본드 패드가 형성되고, 상기 다수의 본드 패드는 재배선층을 통하여 상기 컨트롤 영역과 대응되는 영역에 형성된 단자에 전기적으로 연결될 수 있다.A plurality of bond pads may be formed in the control area, and the plurality of bond pads may be electrically connected to terminals formed in an area corresponding to the control area through a redistribution layer.

상기 메모리 영역에는 반도체 메모리가 집적되어 형성되고, 상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 반도체 컨트롤 회로가 집적되어 형성될 수 있다.A semiconductor memory may be integrated in the memory region, and a semiconductor control circuit for controlling the memory region may be integrated in the control region.

상기 메모리 영역에는 반도체 메모리가 집적되어 형성되고, 상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 컨트롤 회로가 솔더링되어 실장될 수 있다.A semiconductor memory may be integrated in the memory area, and a control circuit for controlling the memory area may be soldered and mounted in the control area.

상기 메모리 영역과 인접한 다른 메모리 영역은 상호간 재배선층에 의해 전기적으로 연결되고, 상기 메모리 영역과 인접한 컨트롤 영역은 상호간 재배선층에 의해 전기적으로 연결될 수 있다.The other memory areas adjacent to the memory area may be electrically connected by mutual redistribution layers, and the control areas adjacent to the memory area may be electrically connected by mutual redistribution layers.

상기 단자를 제외한 상기 메모리 영역 및 컨트롤 영역은 보호층으로 코팅될 수 있다.The memory area and the control area except for the terminal may be coated with a protective layer.

상기 반도체 다이는 상기 단자를 제외한 단자와 같은 면 및 단자의 반대면이 보호층으로 코팅될 수 있다.The semiconductor die may be coated with a protective layer on the same side of the terminal except for the terminal and on an opposite side of the terminal.

본 발명에 의한 메모리 카드의 제조 방법은 직사각 판 형태의 반도체 다이를 구비하여, 일측 영역에는 서로 이격된 다수의 메모리 영역 및 본드 패드를 형성하고, 타측 영역에는 상기 메모리 영역과 이격된 컨트롤 영역 및 본드 패드를 형성하는 단계; 상기 메모리 영역에 형성된 본드 패드 및 상기 컨트롤 영역에 형성된 본드 패드로부터 각각 연장된 다수의 재배선층을 형성하는 단계; 상기 반도체 다이의 일측 영역 및 상기 컨트롤 영역의 일측 영역에 위치된 재배선층에 단자를 형성하는 단계; 및, 상기 단자를 제외한 메모리 영역 및 컨트롤 영역을 보호층으로 코팅하는 단계를 포함한다.The method of manufacturing a memory card according to the present invention includes a semiconductor die having a rectangular plate shape, and forms a plurality of memory regions and bond pads spaced apart from each other in one region, and a control region and bond spaced apart from the memory region in the other region. Forming a pad; Forming a plurality of redistribution layers respectively extending from the bond pads formed in the memory area and the bond pads formed in the control area; Forming a terminal in a redistribution layer positioned in one region of the semiconductor die and one region of the control region; And coating a memory area and a control area except the terminal with a protective layer.

상기 메모리 영역 및 상기 컨트롤 영역에 형성된 다수의 단자는 상기 반도체 다이의 둘레를 따라 일렬로 정렬되도록 할 수 있다.A plurality of terminals formed in the memory area and the control area may be aligned in a line along the circumference of the semiconductor die.

상기 단자는 골드 도금층으로 형성할 수 있다.The terminal may be formed of a gold plating layer.

상기 메모리 영역에는 반도체 메모리를 집적하여 형성하고, 상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 반도체 컨트롤 회로를 집적하여 형성할 수 있다.The memory region may be formed by integrating a semiconductor memory, and the control region may be formed by integrating a semiconductor control circuit that controls the memory region.

상기 메모리 영역에는 반도체 메모리를 집적하여 형성하고, 상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 컨트롤 회로를 솔더링하여 실장할 수 있다.A semiconductor memory may be integrated and formed in the memory area, and a control circuit for controlling the memory area may be soldered and mounted in the control area.

상기 메모리 영역과 인접한 다른 메모리 영역은 상호간 재배선층으로 연결하고, 상기 메모리 영역과 인접한 컨트롤 영역은 상호간 재배선층으로 연결할 수 있다.The other memory areas adjacent to the memory area may be connected to each other by a redistribution layer, and the control area adjacent to the memory area may be connected to each other by a redistribution layer.

본 발명은 하나의 공통된 반도체 다이에 메모리 영역, 컨트롤 영역 및 단자 영역을 모두 집적하여 형성함으로써, 크기가 작을 뿐만 아니라 속도가 빠른 다이 레벨의 메모리 카드 및 그 제조 방법을 제공한다.SUMMARY OF THE INVENTION The present invention provides a die level memory card and a manufacturing method thereof having a small size and a high speed by integrating and forming all of a memory region, a control region and a terminal region in one common semiconductor die.

도 1a는 본 발명에 따른 메모리 카드를 도시한 평면도이고, 도 1b는 메모리 영역의 확대 단면도이고, 도 1c 및 도 1d는 도 1v의 1c-1c선 및 1d-1d선의 개략 단면도이다.
도 2는 본 발명에 따른 메모리 카드중 메모리 영역을 도시한 상세 단면도이다.
도 3은 본 발명에 따른 메모리 카드의 제조 방법을 도시한 순서도이다.
도 4a 내지 4d는 본 발명에 따른 메모리 카드의 제조 방법을 도시한 순차 평면도이다.1A is a plan view illustrating a memory card according to the present invention, FIG. 1B is an enlarged cross-sectional view of a memory area, and FIGS. 1C and 1D are schematic cross-sectional views of lines 1c-1c and 1d-1d of FIG. 1V.
2 is a detailed cross-sectional view showing a memory area of a memory card according to the present invention.
3 is a flowchart illustrating a method of manufacturing a memory card according to the present invention.
4A to 4D are sequential plan views showing a method of manufacturing a memory card according to the present invention.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
Here, the same reference numerals are attached to parts having similar configurations and operations throughout the specification. In addition, when a part is electrically connected to another part, this includes not only a case in which the part is directly connected, but also a case in which another element is interposed therebetween.

도 1a는 본 발명에 따른 메모리 카드를 도시한 평면도이고, 도 1b는 메모리 영역의 확대 단면도이고, 도 1c 및 도 1d는 도 1v의 1c-1c선 및 1d-1d선의 개략 단면도이다.1A is a plan view illustrating a memory card according to the present invention, FIG. 1B is an enlarged cross-sectional view of a memory area, and FIGS. 1C and 1D are schematic cross-sectional views of lines 1c-1c and 1d-1d of FIG. 1V.

본 발명에 따른 메모리 카드(100)는 반도체 다이(110), 메모리 영역(120), 컨트롤 영역(130) 및 단자(123,133)를 포함한다.The memory card 100 according to the present invention includes a semiconductor die 110, a memory area 120, a control area 130, and terminals 123 and 133.

상기 반도체 다이(110)는 직사각 판 형태일 수 있다. 이러한 반도체 다이(110)는 예를 들면 웨이퍼로부터 소잉되어 형성될 수 있다. 더불어, 이러한 반도체 다이(110)는 실리콘 반도체, 실리콘게르마늄 반도체, 화합물 반도체 및 그 등가물 중에서 선택된 어느 하나일 수 있으며, 여기서 그 종류를 한정하는 것은 아니다. 즉, 기본적으로 본 발명은 반도체 다이(110)가 종래의 회로기판 역할까지 함께 한다. 따라서, 종래와 같은 별도의 경성회로기판 또는 연성회로기판 등이 필요 없다. 더욱이, 본 발명은 반도체 다이(110)가 종래의 회로기판 역할까지 함께 하므로, 기본적으로 종래의 회로기판의 외형과 동일하거나 또는 유사하게 형성된다.The semiconductor die 110 may be in the form of a rectangular plate. The semiconductor die 110 may be formed by sawing from a wafer, for example. In addition, the semiconductor die 110 may be any one selected from a silicon semiconductor, a silicon germanium semiconductor, a compound semiconductor, and an equivalent thereof, and the type of the semiconductor die 110 is not limited thereto. That is, in the present invention, the semiconductor die 110 also serves as a conventional circuit board. Therefore, there is no need for a separate rigid circuit board or flexible circuit board as in the prior art. Furthermore, since the semiconductor die 110 also serves as a conventional circuit board, the present invention is basically the same as or similar to that of a conventional circuit board.

상기 메모리 영역(120)은 상기 반도체 다이(110)중 일측 영역에 서로 이격되어 형성된다. 도 1a에서는 비록 4개의 메모리 영역(120)을 도시하였으나, 이러한 개수로 본 발명을 한정하는 것은 아니다. 더불어, 상기 메모리 영역(120)에는 다수의 본드 패드(121)가 형성되고, 상기 본드 패드(121)에는 재배선층(122)이 형성되어 있다. 이러한 재배선층(122)은 모두 일측으로 연장되어 있다.The memory regions 120 are formed to be spaced apart from each other in one region of the semiconductor die 110. Although four memory regions 120 are illustrated in FIG. 1A, the present invention is not limited thereto. In addition, a plurality of bond pads 121 are formed in the memory region 120, and a redistribution layer 122 is formed in the bond pads 121. These redistribution layer 122 extends to one side.

상기 컨트롤 영역(130)은 상기 반도체 다이(110)중 타측 영역에 상기 메모리 영역(120)중 어느 하나와 이격되어 형성되어 있다. 더불어, 상기 컨트롤 영역(130)에는 다수의 본드 패드(131)가 형성되고, 상기 본드 패드(131)에는 재배선층(132)이 형성되어 있다. 이러한 재배선층(132) 역시 모두 일측으로 연장되어 있다. 여기서, 상기 메모리 영역(120)으로부터 연장된 재배선층(122)과 상기 컨트롤 영역(130)으로부터 연장된 재배선층(132)은 모두 동일한 방향을 향한다. 예를 들면, 상기 재배선층(122,132)은 모두 반도체 다이(110)의 공통된 둘레를 향하여 연장되어 있다.The control region 130 is formed to be spaced apart from any one of the memory regions 120 in the other region of the semiconductor die 110. In addition, a plurality of bond pads 131 are formed in the control region 130, and a redistribution layer 132 is formed in the bond pads 131. The redistribution layer 132 also extends to one side. Here, the redistribution layer 122 extending from the memory region 120 and the redistribution layer 132 extending from the control region 130 face the same direction. For example, the redistribution layers 122 and 132 all extend toward a common circumference of the semiconductor die 110.

더불어, 상기 인접한 메모리 영역(120)의 본드 패드(121)끼리는 또다른 재배선층(126)으로 연결되어 있다. 더욱이, 인접한 메모리 영역(120)과 컨트롤 영역(130)의 본드 패드(121,131) 역시 또다른 재배선층(136)으로 연결되어 있다.In addition, the bond pads 121 of the adjacent memory regions 120 are connected to another redistribution layer 126. In addition, the bond pads 121 and 131 of the adjacent memory area 120 and the control area 130 are also connected to another redistribution layer 136.

상기 단자(123,133)는 상기 메모리 영역(120)으로부터 연장된 재배선층(122)과, 상기 컨트롤 영역(130)으로부터 연장된 재배선층(132)에 각각 형성되어 있다. 이러한 단자(123,133)는 일렬로 정렬되어 있으며, 강도 향상 및 전기 저항 감소를 위해 골드 도금층으로 형성될 수 있다. 그러나, 이러한 재질로 본 발명을 한정하는 것은 아니다. 실질적으로 이러한 단자(123,133)가 외부 장치에 전기적으로 접속된다. 더불어, 상기 단자(123,133)는 실질적으로 반도체 다이(110)의 둘레를 따라 일렬로 배열되어 있다. 따라서, 이러한 디자인을 채택한 본 발명에 따른 메모리 카드(100)는 컴퓨터, 노트북 등의 메모리 슬롯에 용이하게 결합될 수 있다.The terminals 123 and 133 are formed in the redistribution layer 122 extending from the memory area 120 and the redistribution layer 132 extending from the control area 130, respectively. The terminals 123 and 133 are arranged in a line and may be formed of a gold plated layer to improve strength and reduce electrical resistance. However, the present invention is not limited to these materials. Substantially these terminals 123 and 133 are electrically connected to an external device. In addition, the terminals 123 and 133 are substantially arranged in a line along the circumference of the semiconductor die 110. Therefore, the memory card 100 according to the present invention adopting such a design can be easily coupled to a memory slot of a computer, a notebook, or the like.

한편, 상기 반도체 다이(110)의 메모리 영역(120) 및 컨트롤 영역(130)은 보호층(125)으로 코팅되어 외부 환경으로부터 보호된다. 단, 상기 단자(123,133)는 외부 장치에 전기적으로 접속되어야 하므로, 보호층(125)에 의해 코팅되지 않고 외부로 그대로 노출된다.Meanwhile, the memory region 120 and the control region 130 of the semiconductor die 110 are coated with a protective layer 125 to protect from an external environment. However, since the terminals 123 and 133 are to be electrically connected to an external device, the terminals 123 and 133 are exposed to the outside without being coated by the protective layer 125.

여기서, 상기 보호층(125)은 상기 반도체 다이(110)의 상면 및 하면에 모두 코팅됨으로써, 메모리 카드(100)가 외부 환경으로부터 보호되도록 한다. 이러한 보호층은 통상의 폴리이미드(PolyImide), 벤조 사이클로 부틴(Benzo Cyclo Butene), 폴리 벤즈 옥사졸(Poly Benz Oxazole), 비스말레마이드 트리아진(BismaleimideTriazine), 페놀릭 레진(phenolic resin), 에폭시(epoxy), 실리콘(Silicone), 산화막(SiO2), 질화막(Si3N4) 및 그 등가물 중에서 선택된 어느 하나일 수 있으며, 여기서 그 종류를 한정하는 것은 아니다.Here, the protective layer 125 is coated on both the upper and lower surfaces of the semiconductor die 110, so that the memory card 100 is protected from the external environment. Such protective layers include conventional polyimide, benzo cyclobutene, poly benz oxazole, bismaleimide triazine, phenolic resin, and epoxy ( Epoxy), silicon (Silicone), oxide film (SiO2), nitride film (Si3N4) and any one selected from the equivalents thereof, but the type is not limited thereto.

더불어, 상기 메모리 영역(120)에는 통상의 반도체 제조 공정을 통하여 반도체 메모리(미도시)가 집적되어 형성되고, 상기 컨트롤 영역(130)에도 통상의 반도체 제조 공정을 통하여 반도체 컨트롤 회로(미도시)가 집적되어 형성될 수 있다.In addition, a semiconductor memory (not shown) is formed in the memory region 120 through a conventional semiconductor manufacturing process, and a semiconductor control circuit (not shown) is also formed in the control region 130 through a conventional semiconductor manufacturing process. It can be formed integrally.

그러나, 상기 컨트롤 영역(130)에는 별도의 컨트롤 회로가 본드 패드(131) 또는 재배선층(132)에 납땜 또는 솔더에 의해 실장될 수 있다. 도 1a에서는 컨트롤 영역(130)에 형성된 별도의 컨트롤 회로(134) 및 수동 소자(135)가 도시되어 있으며, 이는 재배선층(132)을 통하여 컨트롤 영역(130)에 형성된 본드 패드(131) 및 단자(133)에 전기적으로 연결된다.However, a separate control circuit may be mounted in the control region 130 by soldering or soldering to the bond pad 131 or the redistribution layer 132. In FIG. 1A, a separate control circuit 134 and a passive element 135 formed in the control region 130 are shown, which is a bond pad 131 and a terminal formed in the control region 130 through the redistribution layer 132. Is electrically connected to 133.

즉, 다르게 표현하면, 본 발명에서 상기 컨트롤 영역(130)은 반도체 다이 자체에 집적되어 형성되거나, 또는 별도로 준비된 컨트롤 회로가 반도체 다이에 납땜 또는 솔더에 의해 실장될 수 있다.
In other words, in the present invention, the control region 130 may be integrally formed on the semiconductor die itself, or a control circuit prepared separately may be mounted on the semiconductor die by soldering or soldering.

도 2는 본 발명에 따른 메모리 카드중 메모리 영역을 도시한 상세 단면도이다.2 is a detailed cross-sectional view showing a memory area of a memory card according to the present invention.

도 2에 도시된 바와 같이, 반도체 다이(110)는 메모리 영역(120)을 포함하며, 메모리 영역(120)의 상면에는 본드 패드(121)가 형성된다. 또한, 상기 메모리 영역(120)의 상면에는 상기 본드 패드(121)를 제외한 영역에 제1보호층(124)이 형성되고, 상기 제1보호층(124) 위에 상기 본드 패드(121)와 전기적으로 연결된 재배선층(122)이 형성된다. 더불어, 상기 재배선층(122)의 끝단에는 단자(123)가 형성되며, 상기 단자(123)를 제외한 제1보호층(124) 및 재배선층(122)은 모두 제2보호층(125)으로 덮인다. 여기서, 상기 단자(123)는 골드 도금층으로 형성될 수 있다. 더불어, 상기 메모리 영역(120)의 하면 역시 제1보호층(124) 또는 제2보호층(125)으로 덮임으로써, 메모리 카드(100)의 외부 충격에 의한 손상이 방지되도록 한다. 물론, 경우에 따라 상기 반도체 다이(110)의 하면에는 상기 보호층(125)이 형성되지 않을 수도 있다.
As illustrated in FIG. 2, the semiconductor die 110 includes a memory region 120, and a bond pad 121 is formed on an upper surface of the memory region 120. In addition, a first passivation layer 124 is formed on an upper surface of the memory area 120 except for the bond pads 121, and is electrically connected to the bond pads 121 on the first passivation layer 124. Connected redistribution layer 122 is formed. In addition, a terminal 123 is formed at an end of the redistribution layer 122, and all of the first protective layer 124 and the redistribution layer 122 except for the terminal 123 are covered with the second protective layer 125. All. Here, the terminal 123 may be formed of a gold plating layer. In addition, the lower surface of the memory area 120 is also covered with the first protective layer 124 or the second protective layer 125 to prevent damage due to an external impact of the memory card 100. In some cases, the protective layer 125 may not be formed on the bottom surface of the semiconductor die 110.

도 3은 본 발명에 따른 메모리 카드의 제조 방법을 도시한 순서도이다.3 is a flowchart illustrating a method of manufacturing a memory card according to the present invention.

도 3에 도시된 바와 같이, 본 발명에 따른 메모리 카드(100)의 제조 방법은 반도체 다이 형성 단계(S1), 재배선층 형성 단계(S2), 단자 형성 단계(S3), 보호층 형성 단계(S4) 및 소잉 단계(S5)를 포함한다.
As shown in FIG. 3, the method of manufacturing the memory card 100 according to the present invention includes a semiconductor die forming step S1, a redistribution layer forming step S2, a terminal forming step S3, and a protective layer forming step S4. ) And a sawing step (S5).

도 4a 내지 4d는 본 발명에 따른 메모리 카드의 제조 방법을 도시한 순차 평면도이다.4A to 4D are sequential plan views showing a method of manufacturing a memory card according to the present invention.

도 4a에 도시된 바와 같이, 반도체 다이 형성 단계(S1)에서는, 일측 영역에 서로 이격된 다수의 메모리 영역(120) 및 본드 패드(121)를 형성하고, 타측 영역에 상기 메모리 영역(120)과 이격된 컨트롤 영역(130) 및 본드 패드(131)를 형성한다.As shown in FIG. 4A, in the semiconductor die forming step S1, a plurality of memory regions 120 and bond pads 121 spaced apart from each other are formed in one region, and the memory region 120 and the other region are formed in the other region. The spaced apart control region 130 and the bond pads 131 are formed.

여기서, 상기 메모리 영역(120)에는 반도체 메모리 회로를 집적하여 형성하고, 상기 컨트롤 영역(130)에는 상기 메모리 영역(120)을 제어하는 반도체 컨트롤 회로를 집적하여 형성할 수 있다.The memory region 120 may be formed by integrating a semiconductor memory circuit, and the control region 130 may be formed by integrating a semiconductor control circuit that controls the memory region 120.

더불어, 상기 메모리 영역(120)에는 반도체 메모리 회로를 집적하여 형성하되, 상기 컨트롤 영역(130)에는 상기 메모리 영역(120)을 제어하는 컨트롤 회로를 납땜이나 솔더를 이용하여 실장할 수 있다. 그러나, 실질적으로 이러한 컨트롤 회로의 실장은 보호층의 형성 이후 이루어짐이 바람직하다(도 4d 참조).In addition, a semiconductor memory circuit may be integrated in the memory area 120, and a control circuit for controlling the memory area 120 may be mounted in the control area 130 by soldering or soldering. However, practically such a mounting of the control circuit is preferably made after the formation of the protective layer (see FIG. 4D).

도 4b에 도시된 바와 같이, 재배선층 형성 단계(S2)에서는, 상기 반도체 다이(110)에 구비된 다수의 메모리 영역(120) 및 컨트롤 영역(130)에 재배선층(122,132)을 형성한다. 즉, 상기 메모리 영역(120)에 구비된 다수의 본드 패드(121)에 재배선층(122)의 일단이 접속되도록 하고, 상기 재배선층(122)의 타단은 일측에 일렬로 정렬되도록 한다. 또한, 상기 컨트롤 영역(130)에 구비된 다수의 본드 패드(131)에 재배선층(132)의 일단이 접속되도록 하고, 상기 재배선층(132)의 타단은 일측에 일렬로 정렬되도록 한다. 이와 같이 하여, 상기 메모리 영역(120)에 형성된 재배선층(122)의 타단 및 상기 컨트롤 영역(130)에 형성된 재배선층(132)의 타단은 모두 반도체 다이(110)의 일측에서 일렬로 정렬되도록 한다.As shown in FIG. 4B, in the redistribution layer forming step S2, the redistribution layers 122 and 132 are formed in the plurality of memory regions 120 and the control region 130 provided in the semiconductor die 110. That is, one end of the redistribution layer 122 is connected to the plurality of bond pads 121 provided in the memory area 120, and the other end of the redistribution layer 122 is aligned in one line. In addition, one end of the redistribution layer 132 is connected to the plurality of bond pads 131 provided in the control region 130, and the other end of the redistribution layer 132 is aligned in one line. In this manner, the other end of the redistribution layer 122 formed in the memory region 120 and the other end of the redistribution layer 132 formed in the control region 130 are all aligned in one line of the semiconductor die 110. .

한편, 이때 상호간 인접한 메모리 영역(120)과 메모리 영역(120)의 본드 패드(121) 역시 별도의 재배선층(126)으로 연결한다. 더욱이, 상호간 인접한 어느 하나의 메모리 영역(120)과 컨트롤 영역(130)의 본드 패드(121,131) 역시 별도의 재배선층(136)으로 연결한다.Meanwhile, at this time, the adjacent memory areas 120 and the bond pads 121 of the memory areas 120 are also connected to separate redistribution layers 126. In addition, the bond pads 121 and 131 of one of the memory regions 120 and the control region 130 adjacent to each other are also connected by separate redistribution layers 136.

도 4c에 도시된 바와 같이, 단자 형성 단계(S3)에서는, 상기 메모리 영역(120)으로부터 연장된 재배선층(122) 및 상기 컨트롤 영역(130)으로부터 연장된 재배선층(132)에 각각 단자(123,133)를 형성한다. 실질적으로, 이러한 단자(123,133)는 재배선층(122,132) 위에 골드 도금층을 형성함으로써, 이루어진다.As shown in FIG. 4C, in the terminal forming step S3, the terminals 123 and 133 are respectively disposed in the redistribution layer 122 extending from the memory area 120 and the redistribution layer 132 extending from the control area 130, respectively. ). Substantially, these terminals 123 and 133 are formed by forming a gold plating layer on the redistribution layers 122 and 132.

도 4d에 도시된 바와 같이, 보호층 형성 단계(S4)에서는, 상기 반도체 다이(110)의 전면 및 후면을 모두 보호층(125)(예를 들면, 도 2에서 설명된 제2보호층)으로 덮음으로써, 외부 충격에 의한 메모리 카드(100)의 손상 현상이 방지되도록 한다. 물론, 이때 상기 단자(123,133)는 보호층(125)으로 덮이지 않고 노출됨으로써, 외부 장치(개인용 컴퓨터 또는 노트북 컴퓨터)에 용이하게 전기적으로 접속되도록 한다. 더불어, 이러한 보호층(125)의 형성 이후, 상기 컨트롤 영역(130)에 별도의 컨트롤 회로(134) 및 수동 소자(135) 등이 실장될 수 있다.As shown in FIG. 4D, in the protective layer forming step S4, both of the front and rear surfaces of the semiconductor die 110 may be formed as the protective layer 125 (eg, the second protective layer described with reference to FIG. 2). By covering, the damage phenomenon of the memory card 100 due to an external shock is prevented. Of course, at this time, the terminals 123 and 133 are exposed without being covered by the protective layer 125, so that the terminals 123 and 133 are easily electrically connected to an external device (a personal computer or a notebook computer). In addition, after the formation of the protective layer 125, a separate control circuit 134 and a passive element 135 may be mounted in the control region 130.

한편, 상기와 같은 모든 공정은 대략 원형의 웨이퍼 위에서 수행되므로, 마지막에는 웨이퍼로부터 낱개의 메모리 카드(100)를 소잉하여 독립시킴으로써, 낱개의 메모리 카드(100)를 얻게 된다.
On the other hand, since all of the above processes are performed on a substantially circular wafer, the individual memory cards 100 are obtained by sourcing the individual memory cards 100 independently from the wafers.

이상에서 설명한 것은 본 발명에 따른 메모리 카드 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for implementing a memory card and a method of manufacturing the same according to the present invention, and the present invention is not limited to the above-described embodiment, and as claimed in the following claims, the present invention Without departing from the gist of the present invention, those skilled in the art to which the present invention pertains to the technical spirit of the present invention to the extent that various modifications can be made.

100; 메모리 카드 110; 반도체 다이
120; 메모리 영역 121; 본드 패드
122; 재배선층 123; 단자
124; 제1보호층 125; 제2보호층
130; 컨트롤 영역 131; 본드 패드
132; 재배선층 133; 단자100; Memory card 110; Semiconductor die
120; Memory area 121; Bond pad
122; Redistribution layer 123; Terminals
124; First protective layer 125; Second protective layer
130; Control area 131; Bond pad
132; Redistribution layer 133; Terminals

Claims (16)

직사각 판 형태의 반도체 다이;
상기 반도체 다이의 일측 영역에 서로 이격되어 형성된 다수의 메모리 영역; 및
상기 반도체 다이의 타측 영역에 상기 메모리 영역으로부터 이격되어 형성되고, 상기 메모리 영역을 컨트롤하는 적어도 하나의 컨트롤 영역을 포함하고,
상기 메모리 영역 및 상기 컨트롤 영역에는 외부 장치에 전기적으로 접속되는 다수의 단자가 각각 형성되고,
상기 다수의 단자는 상기 반도체 다이의 표면에 직접 형성된 것을 특징으로 하는 메모리 카드.Semiconductor die in the form of a rectangular plate;
A plurality of memory regions spaced apart from each other in one region of the semiconductor die; And
At least one control region formed in the other region of the semiconductor die spaced apart from the memory region and controlling the memory region,
A plurality of terminals electrically connected to an external device are formed in the memory area and the control area, respectively.
And the plurality of terminals are formed directly on a surface of the semiconductor die. 제 1 항에 있어서,
상기 메모리 영역 및 상기 컨트롤 영역에 형성된 다수의 단자는 상기 반도체 다이의 둘레를 따라서 일렬로 정렬된 것을 특징으로 하는 메모리 카드.The method of claim 1,
And the plurality of terminals formed in the memory area and the control area are aligned in a line along the circumference of the semiconductor die. 제 1 항에 있어서,
상기 단자는 골드 도금층으로 형성된 것을 특징으로 하는 메모리 카드.The method of claim 1,
And the terminal is formed of a gold plated layer. 제 1 항에 있어서,
상기 메모리 영역에는 다수의 본드 패드가 형성되고,
상기 다수의 본드 패드는 재배선층을 통하여 상기 메모리 영역과 대응되는 영역에 형성된 단자에 전기적으로 연결된 것을 특징으로 하는 메모리 카드.The method of claim 1,
A plurality of bond pads are formed in the memory area,
And the plurality of bond pads are electrically connected to terminals formed in an area corresponding to the memory area through a redistribution layer. 제 1 항에 있어서,
상기 컨트롤 영역에는 다수의 본드 패드가 형성되고,
상기 다수의 본드 패드는 재배선층을 통하여 상기 컨트롤 영역과 대응되는 영역에 형성된 단자에 전기적으로 연결된 것을 특징으로 하는 메모리 카드.The method of claim 1,
A plurality of bond pads are formed in the control area,
And the plurality of bond pads are electrically connected to terminals formed in an area corresponding to the control area through a redistribution layer. 제 1 항에 있어서,
상기 메모리 영역에는 반도체 메모리가 집적되어 형성되고,
상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 반도체 컨트롤 회로가 집적되어 형성된 것을 특징으로 하는 메모리 카드.The method of claim 1,
The memory region is formed by integrating a semiconductor memory,
And a semiconductor control circuit for controlling the memory area in the control area. 제 1 항에 있어서,
상기 메모리 영역에는 반도체 메모리가 집적되어 형성되고,
상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 컨트롤 회로가 솔더링되어 실장된 것을 특징으로 하는 메모리 카드.The method of claim 1,
The memory region is formed by integrating a semiconductor memory,
And a control circuit for controlling the memory area is soldered and mounted in the control area. 제 1 항에 있어서,
상기 메모리 영역과 인접한 다른 메모리 영역은 상호간 재배선층에 의해 전기적으로 연결되고,
상기 메모리 영역과 인접한 컨트롤 영역은 상호간 재배선층에 의해 전기적으로 연결된 것을 특징으로 하는 메모리 카드.The method of claim 1,
Other memory regions adjacent to the memory region are electrically connected to each other by a redistribution layer;
And a control area adjacent to the memory area is electrically connected to each other by a redistribution layer. 제 1 항에 있어서,
상기 단자를 제외한 상기 메모리 영역 및 컨트롤 영역은 보호층으로 코팅되어 있는 것을 특징으로 하는 메모리 카드.The method of claim 1,
The memory area and the control area except for the terminal is coated with a protective layer. 제 1 항에 있어서,
상기 반도체 다이는 상기 단자를 제외한 단자와 같은 면 및 단자의 반대면이 보호층으로 코팅되어 있는 것을 특징으로 하는 메모리 카드.
The method of claim 1,
The semiconductor die is a memory card, characterized in that the same side of the terminal except the terminal and the opposite side of the terminal is coated with a protective layer.
직사각 판 형태의 반도체 다이를 구비하여, 일측 영역에는 서로 이격된 다수의 메모리 영역 및 본드 패드를 형성하고, 타측 영역에는 상기 메모리 영역과 이격된 컨트롤 영역 및 본드 패드를 형성하는 단계;
상기 메모리 영역에 형성된 본드 패드 및 상기 컨트롤 영역에 형성된 본드 패드로부터 각각 연장된 다수의 재배선층을 형성하는 단계;
상기 반도체 다이의 일측 영역 및 상기 컨트롤 영역의 일측 영역에 위치된 재배선층에 단자를 형성하는 단계; 및,
상기 단자를 제외한 메모리 영역 및 컨트롤 영역을 보호층으로 코팅하는 단계를 포함하여 이루어진 것을 특징으로 하는 메모리 카드의 제조 방법.Forming a plurality of memory regions and bond pads spaced apart from each other in one region, and forming a control region and bond pads spaced apart from the memory region in one region;
Forming a plurality of redistribution layers respectively extending from the bond pads formed in the memory area and the bond pads formed in the control area;
Forming a terminal in a redistribution layer positioned in one region of the semiconductor die and one region of the control region; And,
And coating a memory area and a control area except for the terminal with a protective layer. 제 11 항에 있어서,
상기 메모리 영역 및 상기 컨트롤 영역에 형성된 다수의 단자는 상기 반도체 다이의 둘레를 따라 일렬로 정렬되도록 함을 특징으로 하는 메모리 카드의 제조 방법.The method of claim 11,
And a plurality of terminals formed in the memory area and the control area to be aligned in a line along the circumference of the semiconductor die. 제 11 항에 있어서,
상기 단자는 골드 도금층으로 형성함을 특징으로 하는 메모리 카드의 제조 방법.The method of claim 11,
And the terminal is formed of a gold plated layer. 제 11 항에 있어서,
상기 메모리 영역에는 반도체 메모리를 집적하여 형성하고,
상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 반도체 컨트롤 회로를 집적하여 형성함을 특징으로 하는 메모리 카드의 제조 방법.The method of claim 11,
In the memory region is formed by integrating a semiconductor memory,
And a semiconductor control circuit for controlling the memory area in the control area. 제 11 항에 있어서,
상기 메모리 영역에는 반도체 메모리를 집적하여 형성하고,
상기 컨트롤 영역에는 상기 메모리 영역을 제어하는 컨트롤 회로를 솔더링하여 실장함을 특징으로 하는 메모리 카드의 제조 방법.The method of claim 11,
In the memory region is formed by integrating a semiconductor memory,
And manufacturing and controlling a control circuit for controlling the memory area in the control area. 제 11 항에 있어서,
상기 메모리 영역과 인접한 다른 메모리 영역은 상호간 재배선층으로 연결하고,
상기 메모리 영역과 인접한 컨트롤 영역은 상호간 재배선층으로 연결함을 특징으로 하는 메모리 카드의 제조 방법.The method of claim 11,
Other memory areas adjacent to the memory area are connected to each other by a redistribution layer,
And a control area adjacent to the memory area is connected to each other by a redistribution layer.
KR1020100081539A 2010-08-23 2010-08-23 Memory card and method of manufacture the same KR101140068B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100081539A KR101140068B1 (en) 2010-08-23 2010-08-23 Memory card and method of manufacture the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100081539A KR101140068B1 (en) 2010-08-23 2010-08-23 Memory card and method of manufacture the same

Publications (2)

Publication Number Publication Date
KR20120018599A KR20120018599A (en) 2012-03-05
KR101140068B1 true KR101140068B1 (en) 2012-04-30

Family

ID=46127817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100081539A KR101140068B1 (en) 2010-08-23 2010-08-23 Memory card and method of manufacture the same

Country Status (1)

Country Link
KR (1) KR101140068B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246758A (en) 2000-12-15 2002-08-30 Ibiden Co Ltd Printed-wiring board
KR20030094029A (en) * 2002-05-31 2003-12-11 후지쯔 가부시끼가이샤 Semiconductor device and manufacturing method thereof
KR20090109761A (en) * 2008-04-16 2009-10-21 (주)두인디지텍 PCB module of memory assembly is compatible with USB interface, case and memory assembly is compatible with USB interface having the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246758A (en) 2000-12-15 2002-08-30 Ibiden Co Ltd Printed-wiring board
KR20030094029A (en) * 2002-05-31 2003-12-11 후지쯔 가부시끼가이샤 Semiconductor device and manufacturing method thereof
KR20090109761A (en) * 2008-04-16 2009-10-21 (주)두인디지텍 PCB module of memory assembly is compatible with USB interface, case and memory assembly is compatible with USB interface having the same

Also Published As

Publication number Publication date
KR20120018599A (en) 2012-03-05

Similar Documents

Publication Publication Date Title
KR101678539B1 (en) Stack package, semiconductor package and method of manufacturing the stack package
US10734367B2 (en) Semiconductor package and method of fabricating the same
US7476564B2 (en) Flip-chip packaging process using copper pillar as bump structure
KR102649471B1 (en) Semiconductor package and method of fabricating the same
EP4006969A2 (en) Stacked fan-out package structure
TWI601247B (en) Semiconductor package assembly
KR20190016338A (en) Semiconductor package
TWI584446B (en) Semiconductor package and manufacturing method thereof
US20130093073A1 (en) High thermal performance 3d package on package structure
US7944043B1 (en) Semiconductor device having improved contact interface reliability and method therefor
US9368480B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20110074037A1 (en) Semiconductor device
KR102214512B1 (en) Printed circuit board and semiconductor package using the same
TWI618223B (en) Semiconductor package assembly
US20140246781A1 (en) Semiconductor device, method of forming a packaged chip device and chip package
KR101858954B1 (en) Semiconductor package and method of manufacturing the same
KR101237587B1 (en) Semiconductor package and fabricating method thereof
US7847386B1 (en) Reduced size stacked semiconductor package and method of making the same
US9455243B1 (en) Silicon interposer and fabrication method thereof
US10115673B1 (en) Embedded substrate package structure
EP3067928B1 (en) Semiconductor package assembly with passive device
KR100885419B1 (en) Package-On-Package PoP Structure
US20150325551A1 (en) Chip package and method for forming the same
US10008441B2 (en) Semiconductor package
KR101286571B1 (en) Manufacturing Method of Semiconductor Package and Semiconductor Package Using the Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 7