KR101139989B1 - Method and apparatus for allocating medium access control memory of a user equipment in a high speed downlink packet access system - Google Patents

Method and apparatus for allocating medium access control memory of a user equipment in a high speed downlink packet access system Download PDF

Info

Publication number
KR101139989B1
KR101139989B1 KR1020060006505A KR20060006505A KR101139989B1 KR 101139989 B1 KR101139989 B1 KR 101139989B1 KR 1020060006505 A KR1020060006505 A KR 1020060006505A KR 20060006505 A KR20060006505 A KR 20060006505A KR 101139989 B1 KR101139989 B1 KR 101139989B1
Authority
KR
South Korea
Prior art keywords
reordering
queue
buffer
mac
data
Prior art date
Application number
KR1020060006505A
Other languages
Korean (ko)
Other versions
KR20070076948A (en
Inventor
이승현
신교숙
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060006505A priority Critical patent/KR101139989B1/en
Publication of KR20070076948A publication Critical patent/KR20070076948A/en
Application granted granted Critical
Publication of KR101139989B1 publication Critical patent/KR101139989B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B21MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21DWORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D22/00Shaping without cutting, by stamping, spinning, or deep-drawing
    • B21D22/02Stamping using rigid devices or tools
    • B21D22/04Stamping using rigid devices or tools for dimpling
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B21MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21DWORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D37/00Tools as parts of machines covered by this subclass
    • B21D37/04Movable or exchangeable mountings for tools
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B21MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21DWORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D37/00Tools as parts of machines covered by this subclass
    • B21D37/10Die sets; Pillar guides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B21MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21DWORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D37/00Tools as parts of machines covered by this subclass
    • B21D37/10Die sets; Pillar guides
    • B21D37/12Particular guiding equipment, e.g. pliers; Special arrangements for interconnection or cooperation of dies
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B21MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21DWORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D43/00Feeding, positioning or storing devices combined with, or arranged in, or specially adapted for use in connection with, apparatus for working or processing sheet metal, metal tubes or metal profiles; Associations therewith of cutting devices
    • B21D43/003Positioning devices

Abstract

본 발명은 복합 재전송 방식을 이용하는 고속 패킷 데이터 시스템에서 단말의 메모리 할당 방법에 있어서, 기지국으로부터 새로운 큐에 해당하는 데이터 블록들이 수신된 경우 버퍼의 해당 재정렬 큐에 대한 포인터를 생성하는 과정과, 수신된 데이터 블록을 일련번호(Transmission Sequence Number: TSN) 순서로 상기 버퍼를 구성하는, 논리적으로 분리된 다수의 재정렬 큐들 중 하나의 해당 재정렬 큐에 재정렬하는 과정과, 미수신 데이터 블록이 존재하는 경우, 상기 미수신 데이터 블록에 대해 타이머를 구동시켜 미리 정해진 시간을 계수하는 과정과, 상기 타이머가 만료되는 순간에 해당 재정렬 큐안에 순차적인 일련번호를 갖는 모든 데이터 블록들을 상위 계층으로 전달하는 과정을 포함하며; 스톨 회피(stall avoidance) 동작이 요구될 경우, 상기 버퍼의 해당 재정렬 큐에 대한 포인터를 이용하여 상기 다수의 재정렬 큐들을 하나의 큐로 이용함을 특징으로 한다.The present invention relates to a memory allocation method of a terminal in a high speed packet data system using a complex retransmission method, the method comprising: generating a pointer to a corresponding reordering queue of a buffer when data blocks corresponding to a new queue are received from a base station; Reordering the data blocks into corresponding reordering queues of one of a plurality of logically separated reordering queues constituting the buffer in serial sequence number (TSN) order, and if there is an unreceived data block, Driving a timer for the data block to count a predetermined time, and passing all data blocks having a sequential serial number to the upper layer in the corresponding reordering queue at the time when the timer expires; When a stall avoidance operation is required, the plurality of reordering queues are used as one queue by using a pointer to a corresponding reordering queue of the buffer.

HSDPA, MAC-hs, 버퍼, 메모리, 크기, 타이머 HSDPA, MAC-hs, Buffer, Memory, Size, Timer

Description

비동기식 고속 패킷 데이터 시스템에서 단말내 매체 접근 제어 메모리 할당 방법 및 장치{METHOD AND APPARATUS FOR ALLOCATING MEDIUM ACCESS CONTROL MEMORY OF A USER EQUIPMENT IN A HIGH SPEED DOWNLINK PACKET ACCESS SYSTEM}METHOD AND APPARATUS FOR ALLOCATING MEDIUM ACCESS CONTROL MEMORY OF A USER EQUIPMENT IN A HIGH SPEED DOWNLINK PACKET ACCESS SYSTEM}

도 1은 일반적인 HSDPA 시스템의 구조를 개략적으로 도시한 도면1 schematically illustrates the structure of a typical HSDPA system.

도 2는 일반적인 HSDPA 시스템에서 단말측의 MAC 구조를 도시한 도면2 is a diagram illustrating a MAC structure of a terminal side in a general HSDPA system;

도 3은 일반적인 HSDPA 시스템에서 단말내 MAC-hs 버퍼를 도시한 도면3 is a diagram illustrating a MAC-hs buffer in a terminal in a general HSDPA system.

도 4는 본 발명의 실시 예에 따른 HSDPA 시스템에서 단말내 MAC-hs의 계층 구조를 도시한 도면4 is a diagram illustrating a hierarchical structure of MAC-hs in a terminal in an HSDPA system according to an exemplary embodiment of the present invention.

도 5는 본 발명의 실시 예에 따른 HSDPA 시스템에서 단말내 MAC-hs 버퍼의 메모리 할당 방법을 개념적으로 도시한 도면5 is a diagram conceptually illustrating a memory allocation method of a MAC-hs buffer in a terminal in an HSDPA system according to an exemplary embodiment of the present invention.

도 6은 본 발명의 실시 예에 따른 HSDPA 시스템에서 단말내 MAC-hs 버퍼의 요구되는 크기가 가장 클 때 메모리 할당 방법을 예시한 도면6 is a diagram illustrating a memory allocation method when the required size of the MAC-hs buffer in the terminal is the largest in the HSDPA system according to an exemplary embodiment of the present invention.

본 발명은 비동기식 고속 패킷 데이터 시스템에서 단말의 메모리 할당 방법 및 장치에 대한 것으로서, 특히 단말의 요구되는 버퍼 사이즈를 줄일 수 있는 메모리 할당 방법 및 장치에 대한 것이다.The present invention relates to a memory allocation method and apparatus of a terminal in an asynchronous high speed packet data system, and more particularly, to a memory allocation method and apparatus capable of reducing a required buffer size of a terminal.

W-CDMA와 CDMA 2000 관련기술은 각각 3GPP와 3GPP2에서 표준화를 주도하고 있는데, 이들 양대 기구는 W-CDMA와 CDMA 2000 표준을 제정한 이후 급증하는 무선이동 환경에서의 고속 패킷데이터 서비스 요구에 부응하기 위해 보다 더 높은 데이터율의 패킷 데이터 전송을 가능하게 하는 표준 개발을 시작하였다. 이러한 표준 개발의 대표적인 결과로 3GPP에서는 고속 하향 패킷 접속(High Speed Downlink Packet Access : HSDPA) 시스템을 제안하였고, 3GPP2에서는 1xEV-DO(EVolution Data Only) 시스템을 제안하였다.W-CDMA and CDMA 2000 related technologies are leading the standardization in 3GPP and 3GPP2, respectively, and these two organizations have been able to meet the demand for high-speed packet data service in the rapidly moving wireless environment since enacting W-CDMA and CDMA 2000 standards. To that end, we have begun developing standards to enable higher data rate packet data transmission. As a representative result of this standard development, 3GPP proposed High Speed Downlink Packet Access (HSDPA) system, and 3GPP2 proposed 1xEV-DO (EVolution Data Only) system.

본 명세서에서는 비동기식 고속 패킷 데이터 시스템의 예로 상기 HSDPA 시스템을 들어 설명하기로 한다. 상기 HSDPA 시스템은 하향 고속 패킷 전송을 지원하기 위한 고속 하향 데이터 채널(High Speed-Downlink Shared Channel : HS-DSCH)과 관련된 제어 채널들 및 이들을 위한 장치, 시스템, 방법들을 총칭한다. 상기 HSDPA 시스템에서는 전송 효율을 향상시키도록 복합 자동 재전송 요구(Hybrid Automatic Retransmission Request : HARQ) 기술 등을 사용한다. 이하 도 1을 참조하여 비동기식 고속 패킷 데이터 시스템의 일반적인 구조와 HARQ 방식을 설명하기로 한다.In the present specification, the HSDPA system will be described as an example of an asynchronous high speed packet data system. The HSDPA system collectively refers to control channels associated with a High Speed-Downlink Shared Channel (HS-DSCH) for supporting downlink high speed packet transmission, and apparatuses, systems, and methods therefor. In the HSDPA system, a hybrid automatic retransmission request (HARQ) technique or the like is used to improve transmission efficiency. Hereinafter, a general structure and an HARQ scheme of an asynchronous high speed packet data system will be described with reference to FIG. 1.

도 1은 일반적인 HSDPA 시스템의 구조를 개략적으로 도시한 도면이다.1 is a view schematically showing the structure of a general HSDPA system.

도 1의 통신시스템은 코어 네트워크(CN: Core Network)(100)와, 다수의 무선 네트워크 서브시스템(Radio Network Subsystem : RNS)(110, 120)과, 사용자 단말기(User Equipment : UE)(130)를 포함한다. 상기 RNS(110, 120)는 다수의 기지국 (Node B)(113~116)의 동작을 제어하는 무선 네트워크 제어기(Radio Network Controller : RNC)(111, 112)와, 무선망을 통해 UE(130)와 데이터를 송수신하는 다수의 기지국(Node B)(113~116)을 포함한다.The communication system of FIG. 1 includes a Core Network (CN) 100, a plurality of Radio Network Subsystems (RNS) 110, 120, and a User Equipment (UE) 130. It includes. The RNS (110, 120) is a radio network controller (RNC) (111, 112) for controlling the operation of a plurality of base stations (Node B) (113 ~ 116), UE 130 through a wireless network And a plurality of base stations (Node Bs) 113 to 116 for transmitting and receiving data.

HSDPA 시스템의 계층 구조는 HARQ 기능이 MAC(Medium Access Control) 계층에 요구되므로 종래 W-CDMA 통신 시스템의 MAC 계층 구조에서 MAC-c/sh 및 MAC-d 개체에 추가적으로 MAC-hs 개체가 구현되었다. 그리고 HSDPA 시스템은 HARQ 방식으로 선택적 재전송(Selective Repeat) 방식을 사용하고 있다.In the hierarchical structure of the HSDPA system, since the HARQ function is required for the MAC (Medium Access Control) layer, the MAC-hs entity is implemented in addition to the MAC-c / sh and MAC-d entities in the MAC hierarchy of the conventional W-CDMA communication system. In addition, the HSDPA system uses a selective repeat method as a HARQ method.

상기 선택적 재전송 방식은 기지국이 UE로 패킷을 연속적으로 보내고 UE로부터 ACK 또는 NACK을 수신하는 방식으로 기지국은 UE로부터 ACK를 받는 경우 다음에 보낼 패킷을 보내지만 NACK를 받으면, 해당 패킷을 재전송한다. 상기 선택적 재전송방법은 NACK를 전송받은 후에도 계속해서 다른 패킷을 재전송받을 수 있다는 장점은 있으나 패킷을 순서적으로 저장해야 하기 때문에 UE내에 큰 용량의 버퍼가 필요하다는 단점을 가지고 있다.In the selective retransmission method, the base station continuously transmits a packet to the UE and receives an ACK or NACK from the UE. When the base station receives an ACK from the UE, the base station transmits a next packet to be transmitted, but retransmits the packet when the NACK is received. The selective retransmission method has the advantage of being able to retransmit other packets continuously after receiving the NACK, but has the disadvantage of requiring a large buffer in the UE because packets must be stored in order.

도 2는 일반적인 HSDPA 시스템에서 단말측의 MAC 구조를 도시한 도면으로서, 이는 예컨대 3GPP R'5 TS 25.321 MAC 프로토콜 스펙을 나타낸 것이다.FIG. 2 is a diagram illustrating a MAC structure of a terminal side in a general HSDPA system, for example, 3GPP R'5 TS 25.321 MAC protocol specification.

도 2에서 HS-DSCH는 HSDPA 시스템에서 패킷 데이터 전송을 위한 하향 전송 채널(Downlink Transport Channel)을 의미한다. 상기 HS-DSCH를 제어하기 위해 MAC-hs(210)가 구비되며, 하향 링크에서 MAC-hs(210)는 HS-DSCH를 통해 하향 전송되는 데이터를 처리하여 MAC-d(230)로 송신한다. 그리고 상향 링크에서 MAC-hs(210)는 MAC-d(230)로부터 상향 전송되는 데이터를 수신하여 하위 계층으로 HS- DSCH를 전송하는 역할을 수행한다.In FIG. 2, the HS-DSCH means a downlink transport channel for packet data transmission in an HSDPA system. A MAC-hs 210 is provided to control the HS-DSCH. In the downlink, the MAC-hs 210 processes and transmits data transmitted downlink through the HS-DSCH to the MAC-d 230. In the uplink, the MAC-hs 210 receives the data transmitted from the MAC-d 230 and transmits the HS-DSCH to the lower layer.

도 3은 일반적인 HSDPA 시스템에서 단말내 MAC-hs 버퍼를 도시한 도면이다. 3 is a diagram illustrating a MAC-hs buffer in a terminal in a general HSDPA system.

MAC-hs 버퍼(350)는 논리적으로 HS-DSCH 버퍼(330)와 MAC-d 버퍼(370) 사이에 존재하며, HARQ 버퍼(310)의 출력을 입력받는 HS-DSCH 버퍼(330)에서 재정렬(reordering)된 데이터가 저장되는 버퍼이다. 상기 HARQ 버퍼(310)의 출력은 터보 디코더(320)를 통해 디코딩되어 HS-DSCH 버퍼(350)로 전달되고, HS-DSCH 버퍼(330)의 출력은 재정렬부(Rordering)(340)를 통해 정해진 패킷 순서에 따라 재정렬되어 MAC-hs 버퍼(350)로 전달된다. 상기 MAC-hs 버퍼(350)의 출력은 분해부(Disassembly)(360)를 통해 MAC-hs 헤더와 패딩 비트들(padding bits)이 제거되어 MAC-d PDU들로 변환된 후, MAD-d 버퍼(370)로 전달된다.The MAC-hs buffer 350 is logically present between the HS-DSCH buffer 330 and the MAC-d buffer 370, and is rearranged in the HS-DSCH buffer 330 that receives the output of the HARQ buffer 310. A buffer that stores reordered data. The output of the HARQ buffer 310 is decoded by the turbo decoder 320 and transferred to the HS-DSCH buffer 350, and the output of the HS-DSCH buffer 330 is determined by the reordering unit 340. The packets are rearranged according to the packet order and transferred to the MAC-hs buffer 350. The output of the MAC-hs buffer 350 is converted to MAC-d PDUs by removing the MAC-hs header and padding bits through a disassembly 360, and then converting them to MAD-d buffers. 370 is passed.

3GPP R'5 MAC 스펙에 정의된 파라미터들을 가지고 일반적인 버퍼 할당 방식을 사용했을 때 필요한 MAC-hs 버퍼(350)의 크기는 아래와 같이 계산된다.When the general buffer allocation method is used with the parameters defined in the 3GPP R'5 MAC specification, the size of the MAC-hs buffer 350 is calculated as follows.

먼저 3GPP R'5 MAC 스펙에 정의된 최대 MAC-hs PDU(Protocol Data Unit) 크기를 단말의 카테고리(category)가 7, 10인 경우의 예를 들어 아래와 같이 계산한다.First, the maximum MAC-hs protocol data unit (PDU) size defined in the 3GPP R'5 MAC specification is calculated as follows, for example, when the category of the terminal is 7, 10.

* 카테고리 7Category 7

- MAX MAC-hs PDU size = {14411 + (32 - (14411 mod 32))} / 8 MAX MAC-hs PDU size = {14411 + (32-(14411 mod 32))} / 8

= 1804 bytes                          = 1804 bytes

* 카테고리 10Category 10

- MAX MAC-hs PDU size = {27952+ (32 - (27952 mod 32))} / 8 MAX MAC-hs PDU size = {27952+ (32-(27952 mod 32))} / 8

= 3496 bytes                          = 3496 bytes

3GPP R'5 MAC 스펙에 정의된 MAC-hs 큐(queue)와 윈도우 사이즈는 다음과 같다.The MAC-hs queue and window size defined in the 3GPP R'5 MAC specification are as follows.

- MAX MAC-hs Queue ID : 8MAX MAC-hs Queue ID: 8

- MAX Window Size : 32MAX Window Size: 32

스톨 회피(Stall avoidance)를 위해서 MAC-hs 큐마다 MAC-hs PDU 1개의 여유가 있어야 한다. 따라서 전체 MAC-hs 버퍼의 크기는 다음과 같다. 상기 스톨 회피는 하나의 버퍼가 꽉 채워져서 더 이상 PDU를 수신할 수도, 상위로 PDU를 전송할 수도 없는 stall 상태를 피하기 위한 방식을 의미한다.For stall avoidance, there should be one MAC-hs PDU allowed per MAC-hs queue. Therefore, the size of the entire MAC-hs buffer is as follows. The stall avoidance refers to a scheme for avoiding a stall state in which one buffer is full and no longer receive a PDU or transmit a PDU upward.

* Category 7Category 7

- MAX MAC-hs 버퍼 크기 MAX MAC-hs buffer size

= MAX MAC-hs PDU size x MAC-hs 큐의 개수 x (MAC-hs window size + 1) = 1804 byte x 8 x (32 + 1) = 476,256 bytes= MAX MAC-hs PDU size x Number of MAC-hs queues x (MAC-hs window size + 1) = 1804 byte x 8 x (32 + 1) = 476,256 bytes

(단, 위의 값은 실제 버퍼를 제어하기 위한 필드(예 : address field)들의 값을 제외한 값이다.)(However, the above value excludes the values of fields (eg address fields) for controlling the actual buffer.)

* Category 10Category 10

- MAX MAC-hs 버퍼 크기 = 3496 byte x 8 x (32 + 1) MAX MAC-hs buffer size = 3496 byte x 8 x (32 + 1)

= 922,944 bytes= 922,944 bytes

(단, 위의 값은 실제 버퍼를 제어하기 위한 필드(예 : address field)들의 값을 제외한 값이다.)(However, the above value excludes the values of fields (eg address fields) for controlling the actual buffer.)

상기한 예와 같이 MAC-hs 버퍼를 위해 카테고리 7의 단말에서는 475,728 바이트, 카테고리 10의 단말에서는 910,536 바이트 이상의 메모리 용량이 요구됨을 알 수 있다. 이와 같이 MAC-hs 버퍼는 한정된 단말의 메모리 용량을 고려했을 때 비교적 대용량 메모리의 사용을 필요로 하며, 이는 단말 가격의 상승을 가져온다. 따라서 단말내 버퍼의 크기를 줄일 수 있는 메모리 할당 방식이 필요하다.As shown in the above example, it can be seen that a memory capacity of 475,728 bytes or more in a category 7 terminal and 910,536 bytes or more is required in a category 10 terminal for a MAC-hs buffer. As such, the MAC-hs buffer requires the use of a relatively large memory considering the limited memory capacity of the terminal, which leads to an increase in the terminal price. Therefore, a memory allocation method for reducing the size of the buffer in the terminal is needed.

본 발명은 고속 패킷 데이터 시스템에서 단말내 요구되는 버퍼의 크기를 줄일 수 있는 메모리 할당 방법 및 장치를 제공한다.The present invention provides a memory allocation method and apparatus for reducing the size of a buffer required in a terminal in a high-speed packet data system.

또한 본 발명은 고속 패킷 데이터 시스템에서 3GPP R'5 MAC 스펙을 만족하면서 단말의 버퍼 크기를 줄일 수 있는 동적인 메모리 할당 방법 및 장치를 제공한다.In addition, the present invention provides a dynamic memory allocation method and apparatus that can reduce the buffer size of the terminal while satisfying the 3GPP R'5 MAC specification in a high-speed packet data system.

본 발명의 방법은 복합 재전송 방식을 이용하는 고속 패킷 데이터 시스템에서 단말의 메모리 할당 방법에 있어서, 기지국으로부터 새로운 큐에 해당하는 데이터 블록들이 수신된 경우 버퍼의 해당 재정렬 큐에 대한 포인터를 생성하는 과정과, 수신된 데이터 블록을 일련번호(Transmission Sequence Number: TSN) 순서로 상기 버퍼를 구성하는, 논리적으로 분리된 다수의 재정렬 큐들 중 하나의 해당 재정렬 큐에 재정렬하는 과정과, 미수신 데이터 블록이 존재하는 경우, 상기 미수신 데이터 블록에 대해 타이머를 구동시켜 미리 정해진 시간을 계수하는 과정과, 상기 타이머가 만료되는 순간에 해당 재정렬 큐안에 순차적인 일련번호를 갖는 모든 데이터 블록들을 상위 계층으로 전달하는 과정을 포함하며; 스톨 회피(stall avoidance) 동작이 요구될 경우, 상기 버퍼의 해당 재정렬 큐에 대한 포인터를 이용하여 상기 다수의 재정렬 큐들을 하나의 큐로 이용함을 특징으로 한다.The method of the present invention provides a method of allocating a memory of a terminal in a high speed packet data system using a complex retransmission method, the method comprising: generating a pointer to a corresponding reordering queue of a buffer when data blocks corresponding to a new queue are received from a base station; Reordering the received data blocks into corresponding reordering queues of one of a plurality of logically separated reordering queues constituting the buffer in the order of Transmission Sequence Number (TSN), and if there are unreceived data blocks, Driving a timer on the unreceived data block, counting a predetermined time, and delivering all data blocks having a sequential serial number to a higher layer in a corresponding reordering queue at the time when the timer expires; When a stall avoidance operation is required, the plurality of reordering queues are used as one queue by using a pointer to a corresponding reordering queue of the buffer.

또한 본 발명의 장치는 복합 재전송 방식을 이용하는 고속 패킷 데이터 시스템에서 단말의 메모리 할당 장치에 있어서, HS-DSCH 수신에 대한 결과로 무선 채널로부터 수신된 데이터 블록이 정상적으로 수신되었는 지 여부를 판단하는 HARQ 블록과, 상기 데이터 블록이 정상적으로 수신된 경우 상기 HARQ 블록으로 전달된 데이터 블록을 해당 재정렬 버퍼로 전달하는 재정렬 큐 분배 블록과, 상기 전달된 데이터 블록을 정해진 일련번호 순서로 재정렬하는 다수의 재정렬 큐를 구비하며, 스톨 회피(stall avoidance)를 위한 동작이 요구될 경우 논리적으로 분리된 상기 다수의 재정렬 큐를 하나의 큐로 이용하여 재정렬 동작을 수행하는 재정렬 블록을 포함함을 특징으로 한다.In addition, the apparatus of the present invention is a HARQ block for determining whether a data block received from a radio channel is normally received as a result of HS-DSCH reception in a memory allocation apparatus of a terminal in a high speed packet data system using a complex retransmission scheme. And a reordering queue distribution block for transferring the data block delivered to the HARQ block to a corresponding reordering buffer when the data block is normally received, and a plurality of reordering queues for reordering the transferred data blocks in a predetermined serial number order. When an operation for stall avoidance is required, the reordering block may be configured to perform the reordering operation by using the plurality of logically separated reordering queues as one queue.

이하 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하기로 한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 4는 본 발명의 실시 예에 따른 HSDPA 시스템에서 단말내 MAC-hs의 계층 구조를 도시한 도면이다.4 is a diagram illustrating a hierarchical structure of MAC-hs in a terminal in an HSDPA system according to an exemplary embodiment of the present invention.

도 4에서 HARQ 블록(401)은 HS-DSCH 수신에 대한 결과로 무선 채널로부터 수신된 데이터 블록 즉, MAC-hs PDU에 대한 에러 발생이 검출되지 않으면, 기지국으로 ACK을 생성하여 전송하고, 데이터 블록에 대한 에러 발생이 검출되면, 에러가 발생한 데이터 블록에 대해 재전송을 요구하는 NACK를 생성하여 기지국으로 전송하는 기능을 수행한다. 그리고 에러 발생이 검출되지 않은 경우 재정렬 큐 분배 블록(Re-ordering queue distribution)(430)은 HARQ 블록(401)으로부터 해당 데이터 블록을 전달받아 해당 Queue ID의 재정렬 버퍼 즉, MAC-hs 버퍼(350)에 저장한다.In FIG. 4, if no error occurs for the data block received from the radio channel, that is, the MAC-hs PDU as a result of the HS-DSCH reception, the HARQ block 401 generates and transmits an ACK to the base station and transmits the data block. When the occurrence of an error is detected, the NACK requesting retransmission is generated for the data block in which the error occurs. If no error is detected, the re-ordering queue distribution block 430 receives the data block from the HARQ block 401 and reorders the buffer of the corresponding queue ID, that is, the MAC-hs buffer 350. Store in

도 4에서 재정렬 블록(Reordering)(4501~450n)은 수신된 데이터 블록들을 일련번호(Transmission Sequence Number : TSN) 순서로 재정렬 한다. 단말에서는 각 Queue ID마다 하나의 재정렬 블록이 존재한다. 따라서 n 개의 큐가 있는 경우 도 4와 같이 n 개의 재정렬 블록(4501~450n)이 구비된다. 재정렬된 데이터 블록들즉, MAC-hs PDU들은 대응되는 n 개의 분해 블록(4701~470n)을 통해 MAC-hs 헤더와 패딩 비트들(padding bits)이 제거되어 MAC-d PDU들로 변환된 후, MAC-d 계층으로 전송된다. 상기 n 개의 재정렬 블록(4501~450n)과 n 개의 분해 블록(4701~470n)은 상향 링크와 하량 링크로 구분되어 동작된다. 그리고 도 4에서 MAC 제어 블록(MAC-control)은 본 발명의 MAC-hs의 계층의 전반적인 동작을 제어한다.In FIG. 4, the reordering blocks 450 1 to 450 n rearrange the received data blocks in a transmission sequence number (TSN) order. In the terminal, there is one reordering block for each Queue ID. Accordingly, when there are n queues, n reorder blocks 450 1 to 450 n are provided as shown in FIG. 4. The reordered data blocks, that is, the MAC-hs PDUs are converted into MAC-d PDUs by removing the MAC-hs header and padding bits through corresponding n decomposition blocks 470 1 to 470 n . Then, it is transmitted to the MAC-d layer. The n reorder blocks 450 1 to 450 n and the n decomposition blocks 470 1 to 470 n are divided into uplinks and downlinks. In FIG. 4, the MAC control block (MAC-control) controls the overall operation of the layer of the MAC-hs of the present invention.

본 발명에서 상기 다수의 재정렬 블록(Reordering)(4501~450n)은 n 개의 큐에 대응되도록 구비되어 일반적인 재정렬 동작을 수행함은 물론 스톨 회피(stall avoidance)를 위한 동작이 요구될 경우 논리적으로 분리된 n 개의 큐를 하나의 큐로 이용하여 재정렬 동작을 수행한다.In the present invention, the plurality of reordering blocks 450 1 to 450 n are provided to correspond to n queues so as to perform a general reordering operation and logically separate when an operation for stall avoidance is required. The reordering operation is performed using n queues as one queue.

하기 도 5 및 도 6을 통해 설명되는 본 발명의 메모리 할당 방법에 따라 MAC-hs 버퍼의 메모리 할당을 제어한다.The memory allocation of the MAC-hs buffer is controlled according to the memory allocation method of the present invention described with reference to FIGS. 5 and 6.

도 5는 본 발명의 실시 예에 따른 HSDPA 시스템에서 단말내 MAC-hs 버퍼의 메모리 할당 방법을 개념적으로 도시한 도면으로서, 이는 도 4의 재정렬 블록(Reordering)(4501~450n)에서 수행되는 동작을 나타낸 것이다.5 is a diagram conceptually illustrating a memory allocation method of a MAC-hs buffer in a terminal in an HSDPA system according to an exemplary embodiment of the present invention, which is performed by the reordering blocks 450 1 to 450 n of FIG. The operation is shown.

먼저 하기 <표 1> 본 발명의 설명에 사용되는 용어들을 간략히 정리한 것이다.First, Table 1 briefly summarizes terms used in the description of the present invention.

Figure 112006004645481-pat00001
Figure 112006004645481-pat00001

도 5는 하나의 큐, 즉 MAC-hs queue 0에 대한 MAC-hs PDU들만이 존재할 때의 동적인 메모리(버퍼) 할당 방식을 예시한 것이다.5 illustrates a dynamic memory (buffer) allocation scheme when only MAC-hs PDUs for one queue, that is, MAC-hs queue 0, exist.

Queue 0에 대한 데이터 블록들이 수신되는 도중 일련번호로 TSN 1을 가진 데이터 블록을 수신하지 못했다면, Queue 0의 NET 은 "1"로 설정된다. 이후 단말이 기지국에서 재전송된 TSN 1을 가진 데이터 블록을 수신하지 못한 상태로 순서대로 모든 데이터 블록들을 수신했다고 가정하면, 본 발명의 메모리 할당 방식에서는 각 데이터 블록에 메모리 주소 필드(address field)를 따로 두어 다음에 저장될 데이터 블록의 메모리 주소(address)를 저장해둔다.If no data block with TSN 1 as the serial number was received while data blocks for queue 0 were received, the NET of queue 0 is set to "1". Since it is assumed that the terminal receives all data blocks in order without receiving the data block having TSN 1 retransmitted from the base station, the memory allocation method according to the present invention separately assigns a memory address field to each data block. Save the memory address of the next block of data to be stored.

HSDPA 시스템의 최대 윈도우 크기(window size)를 32이라 했을 때 TSN 2를 가진 데이터 블록(51)부터 TSN 33을 가진 데이터 블록(53)까지 Queue 0에 저장되고, 각 데이터 블록들은 임의의 메모리 공간에 포인터(pointer)로써 연결된다. 다음 TSN 34를 가진 데이터 블록이 수신된 경우 윈도우 크기의 제한으로 TSN 2를 가진 데이터 블록을 분해 블록(Disassembly)(4701~470n)으로 전달하고, TSN 34를 큐에 저장한다.When the maximum window size of the HSDPA system is 32, data blocks 51 with TSN 2 to data blocks 53 with TSN 33 are stored in Queue 0, and each data block is stored in a random memory space. Connected as a pointer. When a data block having TSN 34 is received, the data block having TSN 2 is delivered to disassembly blocks 470 1 to 470 n due to the limitation of the window size, and TSN 34 is stored in the queue.

이때 도 4의 재정렬 블록(Reordering)(4501~450n)은 실제로 TSN 34를 가진 데이터 블록을 수신한 후, TSN 2를 가진 데이터 블록을 분해 블록(4701~470n)으로 전달하기 때문에 TSN 34를 가진 데이터 블록(도시되지 않음)을 저장하기 위한 즉, 스톨 회피(stall avoidance)를 제어하기 위해 하나의 데이터 블록을 저장하기 위한 버퍼(메모리) 공간이 더 필요하다.In this case, the reordering blocks 450 1 to 450 n of FIG. 4 actually receive the data blocks having TSN 34, and then transfer the data blocks having TSN 2 to the decomposition blocks 470 1 to 470 n . Further buffer (memory) space is needed to store a data block (not shown) with 34, i.e., to control stall avoidance.

이를 위해 본 발명의 메모리 할당 방식은 스폴 회피 동작이 요구될 경우 8 개의 재정렬 큐들을 마치 하나의 큐와 같이 사용하며, 각 큐의 데이터 블록들은 포인터로써 연결되기 때문에 추가적인 메모리 공간을 사용하지 않고도 비어있는 메모리 공간을 Queue 0의 데이터 블록을 저장하기 위한 메모리 공간으로 이용하여 스톨 회피(stall avoidance)를 제어하게 된다.To this end, the memory allocation method of the present invention uses eight reordering queues as one queue when a spool avoidance operation is required, and since the data blocks of each queue are connected by pointers, the memory allocation method is empty without using additional memory space. Stall avoidance is controlled by using the memory space as a memory space for storing data blocks of Queue 0.

도 5의 실시 예에서는 실질적으로 Queue 0이라는 하나의 큐만이 존재하게 되며, 나머지 비어있는 메모리 공간을 이용하여 스톨 회피(stall avoidance)를 제어하게 된다. 여기서 재정렬 블록(Reordering)(4501~450n)의 일반적인 재정렬 동작을 위한 필드들과 파라미터들은(예 : Queue ID를 저장할 필드, window size에 대한 정보를 저장할 파라미터 등의 도시는 설명의 편의상 생략하기로 한다.In the embodiment of FIG. 5, only one queue, Queue 0, is substantially present, and stall avoidance is controlled using the remaining empty memory space. Here, the fields and parameters for general reordering operations of the reordering blocks 450 1 to 450 n (for example, fields to store the queue ID and parameters to store information on the window size are omitted for convenience of description). Shall be.

도 6은 본 발명의 실시 예에 따른 HSDPA 시스템에서 단말내 MAC-hs 버퍼의 요구되는 크기가 가장 클 때 메모리 할당 방법을 예시한 도면이다.6 is a diagram illustrating a memory allocation method when the required size of the MAC-hs buffer in the terminal is the largest in the HSDPA system according to an embodiment of the present invention.

본 발명의 동적인 메모리 할당 방식에서는 새로운 큐에 해당하는 데이터 블록들이 들어왔을 때 그 큐에 대한 포인터가 생성되어 해당 큐를 만들게 된다. 만약 Queue 0에서 Queue 7까지의 모든 재정렬 큐(reordering queue)에 대한 데이터 블록들이 순차적으로 도 4의 재정렬 큐 분배 블록(410)을 통해서 들어온다고 가정하자. Inter TTI는 1이며, 모든 데이터 블록들의 우선순위(priority)가 같다고 가정하면 수신된 데이터 블록은 Queue 0에서부터 재정렬된다. 즉, 네트웍은 Queue ID가 Queue 0에서부터 Queue 7까지를 가진 데이터 블록들을 순차적으로 전송한다고 가정한다. 따라서 UE에 의해 수신된 데이터 블록들은 Queue 0에서부터 Queue 7까지에 순차적으로 쌓이게 된다. 데이터 블록들 사이에 도착 시간의 간격을 뜻하는 inter TTI를 1(2ms)이라고 가정하면, 각 데이터 블록들이 버퍼에 쌓이는 시간 간격은 2ms이다.In the dynamic memory allocation method of the present invention, when data blocks corresponding to a new queue come in, a pointer to the queue is created to create the corresponding queue. Suppose that data blocks for all reordering queues from Queue 0 to Queue 7 come in sequentially through the reorder queue distribution block 410 of FIG. If Inter TTI is 1 and all data blocks are assumed to have the same priority, the received data blocks are rearranged from Queue 0. In other words, the network assumes that data blocks with Queue IDs from Queue 0 to Queue 7 are sent sequentially. Therefore, data blocks received by the UE are sequentially stacked from Queue 0 to Queue 7. Assuming that inter TTI, which represents an interval of arrival time between data blocks, is 1 (2 ms), the time interval for each data block is accumulated in a buffer is 2 ms.

만약 Queue 0에 해당하는 TSN 1을 가진 데이터 블록이 수신되지 못했다면 Queue 0의 NET은 "1"로 설정되고 T1 타이머가 시작된다. 다음 수신된 Queue 1에 해당되는 데이터 블록이 TSN 1을 가지고 있고, 이 데이터 블록 역시 수신되지 못했다고 하면 Queue 1에 해당하는 NET은 "1"로 설정되고, Queue 1에 해당하는 T1 타이머가 시작된다. 도 6과 같이 전체 큐를 Queue 0부터 8 개로 가정했을 때 상기한 동작이 Queue 7까지 수행된다고 하면, 결국 모든 재정렬 큐의 NET는 1로 설정되고 각 큐의 T1 타이머 역시 실행된다. 이후의 모든 큐의 모든 데이터 블록들은 올바르게 수신된다고 가정한다.If a data block with TSN 1 corresponding to Queue 0 is not received, the NET of Queue 0 is set to "1" and the T1 timer is started. If the next data block corresponding to Queue 1 has TSN 1, and this data block is also not received, the NET corresponding to Queue 1 is set to "1", and the T1 timer corresponding to Queue 1 starts. Assuming that all the queues are queued from Queue 0 to 8, as shown in FIG. It is assumed that all data blocks of all subsequent queues are received correctly.

3GPP R'5 MAC 스펙에 정의되어 있는 T1 타이머의 최대값인 MAX T1 값은 예컨대, 400ms이다. 결국 MAX T1 값이 400ms로 설정되어 있다면, Queue 0에 대한 T1 값이 만료되는 순간 즉, Queue 0의 T1 타이머가 400ms가 되는 순간에 Queue 0에 쌓인 데이터 블록들은 TSN 2를 가진 데이터 블록(61)부터 TSN 27을 가진 데이터 블록(63)까지 총 26개의 데이터 블록들이 쌓인 상태가 된다. Queue 0에 대한 T1 타이머가 만료되는 순간에 Queue 0안에 순차적인 TSN을 가진 모든 데이터 블록들을 분해 블록(4701~470n)으로 전달한다.The MAX T1 value, which is the maximum value of the T1 timer defined in the 3GPP R'5 MAC specification, is, for example, 400 ms. After all, if the MAX T1 value is set to 400 ms, the data blocks stacked on Queue 0 at the moment when the T1 value for Queue 0 expires, that is, when the T1 timer for Queue 0 reaches 400 ms, are stored in the data block with TSN 2 (61). 26 data blocks are stacked up to the data block 63 having TSN 27. At the moment when the T1 timer for Queue 0 expires, all data blocks with sequential TSNs in Queue 0 are passed to decomposition blocks 470 1 to 470 n .

결국 다음 TTI에 수신되는 Queue 0에 들어오는 TSN 27을 가진 데이터 블록은 Queue 0에서 비워진 공간을 이용하여 채워지게 되고, 다시 Queue 1의 T1 타이머가 완료되면, Queue 1안에 순차적인 TSN을 가진 모든 PDU들을 분해 블록(4701~470n)으로 전달한다. 이러한 프로세스가 Queue 0부터 Queue 7까지 모두 수행된다. 이 경우 스톨 회피(stall avoidance)를 제어하기 위해 하나의 데이터 블록이 저장될 크기의 메모리 용량이 요구된다.Eventually, the data block with TSN 27 entering Queue 0, which is received at the next TTI, will be filled using the space freed in Queue 0, and once Queue 1's T1 timer completes, all PDUs with sequential TSNs in Queue 1 will be filled. Transfer to decomposition block 470 1 ~ 470 n . These processes are all performed from Queue 0 to Queue 7. In this case, a memory capacity of a size in which one data block is to be stored is required to control stall avoidance.

즉 본 발명에서는 스톨 회피(stall avoidance) 동작 시 모든 큐가 논리적으로는 분리된 재정렬 큐들을 하나의 큐와 같이 사용하므로 스톨 회피(stall avoidance)를 제어하기 위해서는 하나의 데이터 블록이 저장될 크기의 메모리(버퍼) 공간이면 충분하다.(단 최소 TTI 안에서 하나의 큐 안에 있는 모든 데이터 블록들을 처리할 수 있는 시스템이라고 가정한다.)That is, in the present invention, since all queues logically separate reordering queues as one queue during a stall avoidance operation, a memory having a size of one data block is stored to control stall avoidance. (Buffer) space is sufficient (assuming the system can handle all data blocks in a queue within a minimum TTI)

상기와 같은 본 발명을 적용하였을 때 MAC-hs의 최대 버퍼 크기는 단말의 카테고리 7, 10을 예로 들었을 때 다음과 같다.When applying the present invention as described above, the maximum buffer size of MAC-hs is as follows when the category 7, 10 of the terminal as an example.

* Category 7Category 7

- MAX MAC-hs 버퍼 크기MAX MAC-hs buffer size

= (MAX MAC-hs PDU size + 32bit(NEXT 포인터))x (Queue 0의 MAC-hs window size + Queue 1의 MAC-hs window size + ... + Queue 7의 MAC-hs window size + 1)= (MAX MAC-hs PDU size + 32bit (NEXT pointer)) x (MAC-hs window size of Queue 0 + MAC-hs window size of Queue 1 + ... + MAC-hs window size of Queue 7 + 1)

= 1808 byte x (26 + 7 x 25 + 1) = 365,216 bytes= 1808 byte x (26 + 7 x 25 + 1) = 365,216 bytes

단 위의 값은 본 발명에서 추가적으로 요구되는 주소 필드(address field) 이외의 실제 버퍼를 제어하기 위한 주소 필드(address field)의 값을 제외한 값이다.The unit value is a value excluding a value of an address field for controlling an actual buffer other than an address field additionally required in the present invention.

상기 추가적으로 요구되는 주소 필드를 보다 상세히 설명하면, 재정렬 큐 분배 블록(Re-ordering queue distribution)(430)은 HARQ 블록(410)으로부터 데이터 블록을 수신하면 큐에 데이터 블록을 저장함과 동시에 다음에 수신될 똑같은 큐 ID를 갖는 데이터 블록이 저장될 버퍼의 위치를 기록하는 NEXT 포인터 필드를 데이터 블록 앞에 붙인다. 이를 통해 분해 블록(4701~470n)에서 상위 계층으로 데이터 블록을 전송할 때 MAC 제어 블록(MAC-control)을 통해 전달받은 각 큐의 시작 위치에 대한 정보, 즉 각 큐의 첫 번째 데이터 블록의 위치에 대한 정보만을 가지고 해당 큐의 나머지 데이터 블록 모두를 전송할 수 있게 된다. 이를 위해 본 발명에서는 추가적으로 주소 필드가 요구된다.The additionally required address field will be described in more detail. When the re-ordering queue distribution block 430 receives a data block from the HARQ block 410, the re-ordering queue distribution block 430 may store the data block in the queue and be received next. Prepend the data block with a NEXT pointer field that records the location of the buffer where the data block with the same queue ID will be stored. In this way, when the data block is transmitted from the decomposition blocks 470 1 to 470 n to the upper layer, information on the starting position of each queue received through the MAC control, that is, the first data block of each queue Only the location information can be used to transfer all remaining data blocks of the queue. To this end, an additional address field is required in the present invention.

* Category 10Category 10

- MAX MAC-hs 버퍼 크기MAX MAC-hs buffer size

= (MAX MAC-hs PDU size + 32bit(NEXT 포링터)) x (Queue 0의 MAC-hs window size + Queue 1의 MAC-hs window size + ... + Queue 7의 MAC-hs window size + 1)= (MAX MAC-hs PDU size + 32bit (NEXT porter)) x (MAC-hs window size of Queue 0 + MAC-hs window size of Queue 1 + ... + MAC-hs window size of Queue 7 + 1 )

= 3500 byte x (26 + 7 x 25 + 1) = 707,000 bytes= 3500 byte x (26 + 7 x 25 + 1) = 707,000 bytes

단 위의 값은 본 발명에서 추가적으로 요구되는 주소 필드(address field) 이외의 실제 버퍼를 제어하기 위한 주소 필드(address field)의 값을 제외한 값이다.The unit value is a value excluding a value of an address field for controlling an actual buffer other than an address field additionally required in the present invention.

하기 <표 2>는 본 발명에서 제안된 동적 메모리 할당 방식을 사용했을 때와 일반적인 메모리 할당 방식을 사용했을 때의 MAC-hs 버퍼의 크기를 각각 나타낸 것이다.Table 2 below shows the size of the MAC-hs buffer when the dynamic memory allocation scheme proposed in the present invention and the general memory allocation scheme are used.

Figure 112006004645481-pat00002
Figure 112006004645481-pat00002

상기 <표 1>과 같이 본 발명에서 제시한 동적 메모리 할당 방식을 사용하면 카테고리 7을 만족하는 단말에서는 MAC-hs 버퍼 크기를 약 108 Kbyte, 카테고리 10을 만족하는 단말에서는 210Kbyte를 줄일 수 있다.As shown in Table 1, the dynamic memory allocation scheme presented in the present invention can reduce the MAC-hs buffer size to about 108 Kbytes in the terminal satisfying category 7, and 210 Kbytes in the terminal satisfying the category 10.

이상 설명한 바와 같이 본 발명에 의하면, 고속 패킷 데이터 시스템에서 단말내 요구되는 버퍼의 크기를 줄일 수 있다.As described above, according to the present invention, the size of a buffer required in a terminal can be reduced in a high-speed packet data system.

또한 본 발명에 의하면, 3GPP R'5 MAC 스펙을 만족하면서 단말의 버퍼 크기를 줄일 수 있다.In addition, according to the present invention, the buffer size of the terminal can be reduced while satisfying the 3GPP R'5 MAC specification.

Claims (6)

복합 재전송 방식을 이용하는 고속 패킷 데이터 시스템에서 단말의 메모리 할당 방법에 있어서,A memory allocation method of a terminal in a high speed packet data system using a complex retransmission method, 기지국으로부터 새로운 큐에 해당하는 데이터 블록들이 수신된 경우 버퍼의 해당 재정렬 큐에 대한 포인터를 생성하는 과정과,When the data blocks corresponding to the new queue are received from the base station, generating a pointer to the corresponding reordering queue of the buffer; 수신된 데이터 블록을 일련번호(Transmission Sequence Number: TSN) 순서로 상기 버퍼를 구성하는, 논리적으로 분리된 다수의 재정렬 큐들 중 하나의 해당 재정렬 큐에 재정렬하는 과정과,Reordering the received data blocks into corresponding reordering queues of one of a plurality of logically separated reordering queues constituting the buffer in a Transmission Sequence Number (TSN) order; 미수신 데이터 블록이 존재하는 경우, 상기 미수신 데이터 블록에 대해 타이머를 구동시켜 미리 정해진 시간을 계수하는 과정과,Counting a predetermined time by driving a timer for the unreceived data block when the unreceived data block exists; 상기 타이머가 만료되는 순간에 해당 재정렬 큐안에 순차적인 일련번호를 갖는 모든 데이터 블록들을 상위 계층으로 전달하는 과정을 포함하며;Passing all data blocks having a sequential serial number in a corresponding reordering queue to a higher layer at the time when the timer expires; 스톨 회피(stall avoidance) 동작이 요구될 경우, 상기 버퍼의 해당 재정렬 큐에 대한 포인터를 이용하여 상기 다수의 재정렬 큐들을 하나의 큐로 이용함을 특징으로 하는 단말의 매체 접근 제어 메모리 할당 방법.When a stall avoidance operation is required, the plurality of reordering queues are used as a queue by using a pointer to a corresponding reordering queue of the buffer. 제 1 항에 있어서,The method of claim 1, 상기 메모리는 HSDPA 시스템의 단말에 구비되는 MAC-hs 버퍼임을 특징으로 하는 단말의 매체 접근 제어 메모리 할당 방법.And the memory is a MAC-hs buffer provided in a terminal of the HSDPA system. 삭제delete 복합 재전송 방식을 이용하는 고속 패킷 데이터 시스템에서 단말의 메모리 할당 장치에 있어서,A memory allocation apparatus of a terminal in a high speed packet data system using a complex retransmission method, HS-DSCH 수신에 대한 결과로 무선 채널로부터 수신된 데이터 블록이 정상적으로 수신되었는 지 여부를 판단하는 HARQ 블록과,A HARQ block for determining whether a data block received from a radio channel is normally received as a result of the HS-DSCH reception; 상기 데이터 블록이 정상적으로 수신된 경우 상기 HARQ 블록으로 전달된 데이터 블록을 해당 재정렬 버퍼로 전달하는 재정렬 큐 분배 블록과,A reorder queue distribution block for transferring the data block delivered to the HARQ block to a corresponding reordering buffer when the data block is normally received; 상기 전달된 데이터 블록을 정해진 일련번호 순서로 재정렬하는 다수의 재정렬 큐를 구비하며, 스톨 회피(stall avoidance)를 위한 동작이 요구될 경우 논리적으로 분리된 상기 다수의 재정렬 큐를 하나의 큐로 이용하여 재정렬 동작을 수행하는 재정렬 블록을 포함함을 특징으로 하는 단말의 매체 접근 제어 메모리 할당 장치.And a plurality of reordering queues for reordering the transferred data blocks in a predetermined serial number order, and reordering the plurality of reordering queues using logically separated reordering queues as one queue when an operation for stall avoidance is required. And a reordering block for performing an operation. 제 4 항에 있어서,The method of claim 4, wherein 상기 메모리는 HSDPA 시스템의 단말에 구비되는 MAC-hs 버퍼임을 특징으로 하는 단말의 매체 접근 제어 메모리 할당 장치.And the memory is a MAC-hs buffer provided in the terminal of the HSDPA system. 제 4 항에 있어서,The method of claim 4, wherein 상기 재정렬 블록은 수신하지 못한 데이터 블록이 있는 경우 해당 데이터 블록에 대해 타이머를 구동시켜 미리 정해진 시간을 계수하고 상기 타이머가 만료되는 순간에 해당 재정렬 큐안에 순차적인 일련번호를 갖는 모든 데이터 블록들을 상위 계층으로 전달함을 특징으로 하는 단말의 매체 접근 제어 메모리 할당 장치.If there is a data block that has not been received, the reordering block operates a timer for the corresponding data block to count a predetermined time, and at the moment when the timer expires, all the data blocks having a sequential serial number in the reordering queue are upper layer. Device for media access control memory allocation of the terminal, characterized in that for transmitting to.
KR1020060006505A 2006-01-20 2006-01-20 Method and apparatus for allocating medium access control memory of a user equipment in a high speed downlink packet access system KR101139989B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060006505A KR101139989B1 (en) 2006-01-20 2006-01-20 Method and apparatus for allocating medium access control memory of a user equipment in a high speed downlink packet access system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006505A KR101139989B1 (en) 2006-01-20 2006-01-20 Method and apparatus for allocating medium access control memory of a user equipment in a high speed downlink packet access system

Publications (2)

Publication Number Publication Date
KR20070076948A KR20070076948A (en) 2007-07-25
KR101139989B1 true KR101139989B1 (en) 2012-05-02

Family

ID=38501684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006505A KR101139989B1 (en) 2006-01-20 2006-01-20 Method and apparatus for allocating medium access control memory of a user equipment in a high speed downlink packet access system

Country Status (1)

Country Link
KR (1) KR101139989B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101633582B1 (en) * 2015-01-14 2016-06-24 주식회사 디지트로그 Apparatus and method for processing data frame of asynchronous communication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030060028A (en) * 2002-01-05 2003-07-12 엘지전자 주식회사 Timer based Stall Avoidance method in HSDPA system
KR20050063653A (en) * 2003-12-22 2005-06-28 한국전자통신연구원 An transmitter/receiver for arq, and a method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030060028A (en) * 2002-01-05 2003-07-12 엘지전자 주식회사 Timer based Stall Avoidance method in HSDPA system
KR20050063653A (en) * 2003-12-22 2005-06-28 한국전자통신연구원 An transmitter/receiver for arq, and a method thereof

Also Published As

Publication number Publication date
KR20070076948A (en) 2007-07-25

Similar Documents

Publication Publication Date Title
KR100876765B1 (en) Apparatus for retransmitting data in mobile communication system and method thereof
US7298730B2 (en) Scheme to prevent HFN un-synchronization for UM RLC in a high speed wireless communication system
EP2355418B1 (en) Hard reordering method for WCDMA enhanced uplink dedicated channel
CN101132260B (en) Retransmission control method for reinforcing uplink asynchronous mixed automatic retransmission request
CA2485577C (en) System and method for prioritization of retransmission of protocol data units to assist radio-link-control retransmission
TWI532333B (en) Method and apparatus for dynamically adjusting data transmission parameters and controlling h-arq processes
KR100520146B1 (en) Method for processing data in high speed downlink packet access communication system
US8199777B2 (en) Radio communication apparatus
JP2004048715A (en) In-band flow control method for communication system
US8179812B2 (en) System and method for providing status reports of transmitted data packets in a data communications system
US20060062223A1 (en) Delay-reduced stall avoidance mechanism for reordering a transport block
US20190253921A1 (en) Method for transmitting and receiving data in wireless communication system and apparatus for the same
US20060114936A1 (en) Enhanced processing methods for wireless base stations
CN101132352B (en) Method and system for implementing high-speed ascending grouping access characteristic
JP4379800B2 (en) Receiving apparatus and memory releasing method thereof
JP2007281808A (en) Packet communication device and packet communication method
KR101139989B1 (en) Method and apparatus for allocating medium access control memory of a user equipment in a high speed downlink packet access system
WO2007090349A1 (en) A method for multi-queue packet data transmission and a system thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee