KR101139492B1 - Back bias voltage generation device - Google Patents

Back bias voltage generation device Download PDF

Info

Publication number
KR101139492B1
KR101139492B1 KR1020050108478A KR20050108478A KR101139492B1 KR 101139492 B1 KR101139492 B1 KR 101139492B1 KR 1020050108478 A KR1020050108478 A KR 1020050108478A KR 20050108478 A KR20050108478 A KR 20050108478A KR 101139492 B1 KR101139492 B1 KR 101139492B1
Authority
KR
South Korea
Prior art keywords
bias voltage
back bias
noise filter
vbb
power
Prior art date
Application number
KR1020050108478A
Other languages
Korean (ko)
Other versions
KR20070051061A (en
Inventor
이성준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020050108478A priority Critical patent/KR101139492B1/en
Publication of KR20070051061A publication Critical patent/KR20070051061A/en
Application granted granted Critical
Publication of KR101139492B1 publication Critical patent/KR101139492B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 백바이어스 전압 발생 장치에 관한 것으로, VBB 발생부의 출력단과 메모리 셀의 입력단(Input) 사이에 저항과 캐패시터로 구성된 노이즈 필터부(Noise filter)를 연결하여 VBB 발생부의 동작시점에서 VBB 레벨이 떨어지는 현상을 감소시키며, 파워 업 시에는 노이즈 필터부와 병렬로 연결된 스위치부를 추가하여 파워 업 신호(Power-Up Signal)를 받아 상기 노이즈 필터부를 바이패스(By-Pass)하여 VBB 레벨의 응답특성을 향상시킴으로써 안정적인 특성을 확보할 수 있는 기술을 개시한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a back bias voltage generator, wherein a noise filter comprising a resistor and a capacitor is connected between an output terminal of a VBB generator and an input of a memory cell to increase the VBB level at the time of operation of the VBB generator. When the power-up is reduced, a switch unit connected in parallel with the noise filter unit is added to receive a power-up signal to bypass the noise filter unit to bypass the noise filter unit, thereby improving the response characteristic of the VBB level. Disclosed is a technique capable of securing stable characteristics by improving.

Description

백바이어스 전압 발생 장치{BACK BIAS VOLTAGE GENERATION DEVICE}Back bias voltage generator {BACK BIAS VOLTAGE GENERATION DEVICE}

도 1은 종래 기술에 따른 백바이어스 전압 발생 장치를 설명하기 위한 도면.1 is a view for explaining a back bias voltage generator according to the prior art.

도 2는 본 발명에 따른 백바이어스 전압 발생 장치의 회로도.2 is a circuit diagram of a back bias voltage generator according to the present invention.

도 3은 본 발명에 따른 백바이어스 전압 발생 장치의 다른 실시예의 회로도.3 is a circuit diagram of another embodiment of a back bias voltage generator according to the present invention;

본 발명은 백바이어스 전압 발생 장치에 관한 것으로, VBB 발생부의 출력단과 메모리 셀의 입력단 사이에 저항과 캐패시터로 구성된 노이즈 필터부(Noise filter)를 연결하여 VBB 발생부의 동작시점에서 VBB 레벨이 떨어지는 현상을 감소시키며, 파워 업 시에는 노이즈 필터부에 병렬로 연결된 스위치부를 추가하여 파워 업 신호(Power-Up Signal)를 받아 상기 노이즈 필터부를 바이패스(By-Pass)하여 VBB 레벨의 응답특성을 향상시킴으로써 안정적인 특성을 확보할 수 있는 기술을 개시한다.The present invention relates to a back-bias voltage generator, and connects a noise filter composed of a resistor and a capacitor between an output terminal of the VBB generator and an input terminal of the memory cell, thereby reducing the VBB level at the time of operation of the VBB generator. When the power up is performed, a switch unit connected in parallel to the noise filter unit is added to receive a power-up signal, thereby bypassing the noise filter unit to improve the response characteristic of the VBB level. Disclosed are techniques for securing characteristics.

메모리 설계의 큰 흐름은 고속, 고밀도 및 저전력이라고 할 수 있다. The big flow in memory design is high speed, high density and low power.

특히, 저전력 제품을 제조하기 위해서는 작은 파워 노이즈도 심각하게 불량을 발생시킬 수 있다.In particular, even for low power products, even small power noise can cause serious defects.

일반적인 메모리 설계에서는 수백 mV (1 ~ 300mV) 정도의 파워 노이즈는 메모리 동작에 큰 영향을 미치지 못하였으나, 차세대 메모리는 저전력으로 구동되기 때문에 파워 노이즈 개선 회로가 반드시 필요하다. In a typical memory design, power noise of several hundred mV (1 to 300mV) did not have a significant effect on memory operation, but power noise improvement circuits are necessary because next-generation memory is driven at low power.

도 1은 종래 기술에 따른 백바이어스 전압 발생 장치의 구성도이다. 1 is a block diagram of a back bias voltage generator according to the prior art.

도 1을 참조하면, VBB 발생부(10)의 출력단(Output)과 단위 메모리 셀(20)의 입력단(Input)이 연결되어 있으며, 단위 메모리 셀(20)은 하나의 MOS 트랜지스터 T의 전류통로의 일단에 캐패시터 CP가 접속되고, 다른단에는 비트라인 BL이 접속되며, 게이트 전극G에는 워드라인 WL이 접속된 형태로 구비된다. Referring to FIG. 1, an output terminal of the VBB generator 10 and an input terminal of the unit memory cell 20 are connected, and the unit memory cell 20 is connected to the current path of one MOS transistor T. The capacitor CP is connected to one end, the bit line BL is connected to the other end, and the word line WL is connected to the gate electrode G.

여기서, VBB 발생부(10)가 동작하게 되는 시점에서 VBB 발생부(10)의 과다 동작으로 인해 VBB 레벨이 1 ~ 300mV 정도 떨어지게 된다. Here, at the time when the VBB generator 10 is operated, the VBB level drops by about 1 to 300mV due to the excessive operation of the VBB generator 10.

즉, 상술한 종래 기술에 따른 백바이어스 전압 발생 장치에서, 일반적인 메모리 설계시 발생하는 1 ~ 300 mV정도의 파워 노이즈는 메모리 동작에 큰 영향을 미치지 않았으나, 저전력으로 메모리 구동시에는 작은 파워 노이즈에 의해 불량이 유발될 수 있으며, VBB 발생부가 동작하게 되는 시점에서 VBB 레벨이 수백 mV 정도 드랍(Drop)되는 문제점이 있다.That is, in the back bias voltage generator according to the related art, power noise of about 1 to 300 mV generated in general memory design does not significantly affect memory operation. Defects may be caused, and the VBB level drops by several hundred mV at the time when the VBB generation unit operates.

상기 문제점을 해결하기 위하여, VBB 발생부의 출력단과 메모리 셀의 입력단 사이에 저항과 캐패시터로 구성된 노이즈 필터부(Noise filter)를 연결하여 VBB 발생부의 동작시점에서 VBB 레벨이 떨어지는 현상을 감소시키며, 노이즈 필터부에 병렬로 연결된 스위치부를 추가하여 파워 업 신호(Power-Up Signal)를 받아 상기 노 이즈 필터부를 바이패스(By-Pass)하여 VBB 레벨의 응답특성을 향상시킴으로써 안정적인 특성을 확보할 수 있는 백바이어스 전압 발생 장치를 제공하는 것을 목적으로 한다.In order to solve the above problem, a noise filter composed of a resistor and a capacitor is connected between the output terminal of the VBB generator and the input terminal of the memory cell to reduce the phenomenon that the VBB level falls when the VBB generator is operated. A back bias can be secured by adding a switch connected in parallel to the unit to receive a power-up signal and bypassing the noise filter unit to improve the response characteristic of the VBB level. It is an object to provide a voltage generator.

본 발명에 따른 백바이어스 전압 발생 장치는 백바이어스 전압을 발생하는 VBB 발생부와 VBB 발생부의 출력단과 단위 메모리 셀의 입력단 사이에 구비되어 백바이어스 전압의 노이즈를 필터링하는 노이즈 필터부를 포함하는 것을 특징으로 한다.The back bias voltage generator according to the present invention is characterized in that it comprises a noise filter for filtering the noise of the back bias voltage is provided between the VBB generator for generating the back bias voltage and the output terminal of the VBB generator and the input terminal of the unit memory cell. do.

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

도 2는 본 발명에 따른 백바이어스 전압 발생 장치의 회로도이다.2 is a circuit diagram of a back bias voltage generator according to the present invention.

본 발명은 VBB 발생부(100), 노이즈 필터부(110) 및 메모리 셀(120)을 구비한다. The present invention includes a VBB generator 100, a noise filter 110, and a memory cell 120.

도 2를 참조하면, VBB 발생부(100)는 백바이어스 전압VBB을 생성하여 노이즈 필터부(110)에 출력한다. Referring to FIG. 2, the VBB generator 100 generates a back bias voltage VBB and outputs the back bias voltage VBB to the noise filter 110.

그리고, 메모리 셀(120)은 하나의 MOS 트랜지스터 T 소스와 드레인에 각각 캐패시터 CP와 비트라인 BL이 접속되며, 게이트 전극 G에는 워드라인 WL이 접속된다. In the memory cell 120, a capacitor CP and a bit line BL are connected to one MOS transistor T source and a drain, and a word line WL is connected to a gate electrode G.

또한, 노이즈 필터부(110)는 VBB 발생부(100)의 출력단과 메모리 셀(120)의 입력단 사이에 구비된다. In addition, the noise filter unit 110 is provided between the output terminal of the VBB generator 100 and the input terminal of the memory cell 120.

여기서, 노이즈 필터부(Noise filter)(110)는 직렬로 연결된 저항 R과 병렬로 연결된 캐패시터 CP가 구비된 파워 노이즈 방지용 회로로써, VBB 발생부(100)에서 발생된 전압이 노이즈 필터부(110)를 통과하면서 VBB 레벨 드랍 정도가 수십 mV로 감소된다. Here, the noise filter 110 is a power noise prevention circuit including a capacitor CP connected in parallel with a resistor R connected in series. The voltage generated by the VBB generator 100 is a noise filter 110. As it passes through, the VBB level drop is reduced to tens of mV.

도 3은 본 발명에 따른 백바이어스 전압 발생 장치의 다른 실시예이다.3 is another embodiment of a back bias voltage generator according to the present invention.

도 3의 실시예는 도 2의 구성에 비해, 상기 도 2의 노이즈 필터부(110)와 병렬로 연결된 스위치부(115)를 추가로 구비한다. The embodiment of FIG. 3 further includes a switch unit 115 connected in parallel with the noise filter unit 110 of FIG. 2, compared to the configuration of FIG. 2.

여기서, 파워 업 시 스위치부(115)를 추가하여 파워 업(Power-Up)시점에서 파워 업 신호(Power-Up Signal) PWU가 활성화된 경우 스위치부(115)가 온(On) 상태가 되어 노이즈 필터부(110)를 거치지 않고 바이패스(By-Pass)할 수 있도록 한다. 이에 따라, VBB 레벨의 응답특성이 향상되도록 한다. Here, when the power-up signal PWU is activated at the time of power-up by adding the switch unit 115 at power-up, the switch unit 115 is turned on and noise is generated. By-pass without passing through the filter unit (110). Accordingly, the response characteristic of the VBB level is improved.

그리고, 파워 업 시점에서 파워 업 신호 PWU가 비활성화된 경우 스위치부(115)가 오프(Off) 상태가 되어 상기 도 2와 동일하게 동작되도록 한다. When the power-up signal PWU is deactivated at the power-up time, the switch 115 is turned off to operate in the same manner as in FIG. 2.

본 발명에 따른 백바이어스 전압 발생 장치는 VBB 발생부의 출력단과 메모리 셀의 입력단 사이에 저항과 캐패시터로 구성된 노이즈 필터부(Noise filter)를 연결하여 VBB 발생부의 동작시점에서 VBB 레벨이 떨어지는 현상을 감소시키며, 파워 업 시에는 노이즈 필터부에 병렬로 연결된 스위치부를 추가하여 파워 업(Power-Up) 신호를 받아 상기 노이즈 필터부(Noise filter)를 바이패스(By-Pass)하여 VBB 레벨의 응답특성을 향상시킴으로써 안정적인 특성을 확보할 수 있는 효과가 있다.The back bias voltage generator according to the present invention reduces noise of the VBB level at the time of operation of the VBB generator by connecting a noise filter composed of a resistor and a capacitor between the output terminal of the VBB generator and the input terminal of the memory cell. In addition, when powering up, a switch unit connected in parallel to the noise filter unit is added to receive a power-up signal, thereby bypassing the noise filter to improve the response characteristic of the VBB level. By doing so, there is an effect of securing stable characteristics.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.It will be apparent to those skilled in the art that various modifications, additions, and substitutions are possible, and that various modifications, additions and substitutions are possible, within the spirit and scope of the appended claims. As shown in Fig.

Claims (4)

백바이어스 전압을 발생하는 VBB 발생부; A VBB generation unit generating a back bias voltage; VBB 발생부의 출력단과 단위 메모리 셀의 입력단 사이에 구비되어 상기 백바이어스 전압의 노이즈를 필터링하는 노이즈 필터부; 및 A noise filter unit disposed between an output terminal of the VBB generation unit and an input terminal of the unit memory cell to filter noise of the back bias voltage; And 상기 노이즈 필터부와 병렬로 연결되어 파워 업 동작시 상기 노이즈 필터부를 거치지 않고 상기 백바이어스 전압을 바이패스시키는 스위치부를 포함하는 것을 특징으로 하는 백바이어스 전압 발생 장치.And a switch unit connected in parallel with the noise filter unit to bypass the back bias voltage without passing through the noise filter unit during a power-up operation. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제 1 항에 있어서, The method of claim 1, 상기 노이즈 필터부는 상기 VBB 발생부의 출력단에 직렬로 연결된 저항; 및The noise filter unit includes a resistor connected in series to the output terminal of the VBB generator; And 상기 저항과 접지전압단 사이에 연결된 캐패시터;A capacitor connected between the resistor and the ground voltage terminal; 를 포함하는 것을 특징으로 하는 백바이어스 전압 발생 장치. Back bias voltage generating device comprising a. 삭제delete 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 was abandoned when the registration fee was paid. 제 1 항에 있어서, The method of claim 1, 상기 스위치부는 파워 업 신호의 활성화시 턴온되어 상기 백바이어스 전압을 바이패스시키고, 파워 업 신호의 비활성화시 턴오프되어 상기 백바이어스 전압이 상기 노이즈 필터부를 거치도록 제어하는 것을 특징으로 하는 백바이어스 전압 발생 장치.The switch unit is turned on when the power up signal is activated to bypass the back bias voltage, and is turned off when the power up signal is inactivated to control the back bias voltage to pass through the noise filter unit. Device.
KR1020050108478A 2005-11-14 2005-11-14 Back bias voltage generation device KR101139492B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050108478A KR101139492B1 (en) 2005-11-14 2005-11-14 Back bias voltage generation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050108478A KR101139492B1 (en) 2005-11-14 2005-11-14 Back bias voltage generation device

Publications (2)

Publication Number Publication Date
KR20070051061A KR20070051061A (en) 2007-05-17
KR101139492B1 true KR101139492B1 (en) 2012-05-02

Family

ID=38274342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050108478A KR101139492B1 (en) 2005-11-14 2005-11-14 Back bias voltage generation device

Country Status (1)

Country Link
KR (1) KR101139492B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6510380B2 (en) * 2015-10-08 2019-05-08 エイブリック株式会社 Nonvolatile storage device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001298U (en) * 1997-06-18 1999-01-15 김영환 Substrate Bias Potential Detection Device
KR20000055320A (en) * 1999-02-05 2000-09-05 김영환 Substrate voltage generator
KR20050095983A (en) * 2004-03-29 2005-10-05 매그나칩 반도체 유한회사 Power amplifier device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001298U (en) * 1997-06-18 1999-01-15 김영환 Substrate Bias Potential Detection Device
KR20000055320A (en) * 1999-02-05 2000-09-05 김영환 Substrate voltage generator
KR20050095983A (en) * 2004-03-29 2005-10-05 매그나칩 반도체 유한회사 Power amplifier device

Also Published As

Publication number Publication date
KR20070051061A (en) 2007-05-17

Similar Documents

Publication Publication Date Title
KR920007339A (en) Power supply voltage adjustment circuit
KR910017630A (en) On-Chip Voltage Regulator and Semiconductor Memory Device Using the Same
KR910001750A (en) Semiconductor memory
KR100795014B1 (en) Internal voltage generator of semiconductor memory device
JP3494488B2 (en) Semiconductor device
KR101139492B1 (en) Back bias voltage generation device
US20060186865A1 (en) Voltage regulator
EP3879278B1 (en) Power-down detection circuit
KR970063246A (en) Semiconductor memory device in which the magnitude of the substrate voltage can be set in accordance with the mode
US7372321B2 (en) Robust start-up circuit and method for on-chip self-biased voltage and/or current reference
JP4062405B2 (en) Power supply voltage level detector
KR0137343B1 (en) Internal source voltage generator circuit & method of semiconductor memory device
JP3935266B2 (en) Voltage detection circuit
US6075726A (en) High speed sensing circuit for a memory device
KR100833416B1 (en) Power up reset circuit
KR100186334B1 (en) Sensing Circuit of Mask ROM
KR20070058129A (en) Level shift circuit of semiconductor memory device
KR100668518B1 (en) Core votage generlator and method for gernerlating core votage in semiconductor memory device
KR100307526B1 (en) Peak current limiting circuit
US8151123B2 (en) Circuit and method for generating an internal power supply voltage
KR100365432B1 (en) Sense amplifier driving signal generator
KR100256125B1 (en) Vbb generation circuit
JP2016206818A (en) Voltage regulator, semiconductor device, and voltage generation method of voltage regulator
KR20070030557A (en) Circuit for Generating Substrate Bias Voltage of Semiconductor Memory Apparatus
KR100720221B1 (en) Voltage generator

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee