KR101133458B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101133458B1
KR101133458B1 KR1020050112692A KR20050112692A KR101133458B1 KR 101133458 B1 KR101133458 B1 KR 101133458B1 KR 1020050112692 A KR1020050112692 A KR 1020050112692A KR 20050112692 A KR20050112692 A KR 20050112692A KR 101133458 B1 KR101133458 B1 KR 101133458B1
Authority
KR
South Korea
Prior art keywords
row
circuit
data signal
source line
source
Prior art date
Application number
KR1020050112692A
Other languages
English (en)
Other versions
KR20060058036A (ko
Inventor
토모유키 이와부치
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20060058036A publication Critical patent/KR20060058036A/ko
Application granted granted Critical
Publication of KR101133458B1 publication Critical patent/KR101133458B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

저 전력 소비 액티브 매트릭스 표시 장치가 제공된다.
구동개의 게이트선들 및 N개의 소스선들을 갖는 액티브 매트릭스 표시 장치를 구동시키는 방법은: (m-1)번째 행(2≤m≤M, m은 자연수)의 데이터 신호를 소스선에 기록하는 단계; m번째 행의 데이터 신호가 소스선에 입력되기 전에 m번째 행의 데이터 신호를 (m-1)번째 행의 데이터 신호와 비교하는 단계; m번째 행의 데이터 신호가 (m-1)번째 행의 데이터 신호와 다른 경우, m번째 행의 데이터 신호가 입력되는 소스선들을 전원 회로로부터 전기적으로 차단시키는 단계; N개의 소스선들 중 m번째 행의 데이터 신호가 (m-1)번째 행의 데이터 신호와 다른 소스선들을 서로 전기적으로 접속시키는 단계; 및 접속된 소스선들 각각을 전기적으로 차단시키고, m번째 행의 데이터 신호가 소스선에 기록되도록 상기 소스선들을 전원 회로에 접속시키는 단계를 포함한다.
표시 장치, 게이트선, 소스선, 데이터 신호, 래치 회로

Description

표시 장치 및 그 구동 방법{Display device and driving method thereof}
도 1은 본 발명의 일 실시 형태의 회로도.
도 2는 본 발명의 일 실시 형태의 타이밍 차트.
도 3은 본 발명의 다른 실시 형태의 회로도.
도 4는 본 발명의 다른 실시 형태의 타이밍 차트.
도 5는 종래의 선 순차 시스템 표시 장치의 구성을 도시하는 도면.
도 6a 내지 도 6c는 디스플레이 패턴들을 도시하는 도면.
도 7a 내지 도 7c는 EL 표시 장치의 제조 단계들을 도시하는 도면.
도 8a 내지 도 8c는 EL 표시 장치의 제조 단계들을 도시하는 도면.
도 9a 및 도 9b는 EL 표시 장치의 제조 단계들을 도시하는 도면.
도 10은 EL 표시 장치의 제조 단계들을 도시하는 도면.
도 11은 EL 표시 장치의 제조 단계들을 도시하는 도면.
도 12는 본 발명을 사용하는 전자 기기의 예를 도시하는 도면.
도 13은 본 발명을 사용하는 전자 기기의 예를 도시하는 도면.
도 14a 및 도 14b는 본 발명을 사용하는 전자 기기의 예들을 도시하는 도면.
도 15a 및 도 15b는 각각 본 발명을 사용하는 전자 기기의 예를 도시하는 도면.
도 16은 본 발명을 사용하는 전자 기기의 예를 도시하는 도면.
도 17a 내지 도 17e는 본 발명을 사용하는 전자 기기들의 예들을 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
5001 : 표시 패널 5003 : 주사선 구동 회로
5004 : 신호선 구동 회로 5013 : 신호 구동 회로
5102 : 화상 신호 증폭 회로 5101 : 튜너
5012 : 제어 회로 5103 : 화상 신호 처리 회로
5105 : 음향 신호 증폭 회로 5106 : 음향 신호 처리 회로
5107 : 스피커 5108 : 제어 회로
5109 : 입력 회로
기술 분야
본 발명은 발광 소자, 액정 소자 등을 갖는 표시 장치 및 그 구동 방법에 관한 것이다.
관련 기술
최근, 휴대용 정보 단말과, 중간 및 대형 장치들의 표시부에서 널리 사용되는 평판 패널 표시 장치에 관하여, 표시 장치가 매우 선명해짐에 따라 화소들의 수가 증가되고 있다. 따라서, 화소들의 수가 많은 경우에도, 각각 화상 데이터를 유지할 수 있는 액티브 매트릭스 화소들의 각 행에 동시에 데이터를 기록(입력)하는 선 순차 구동 방법에 의해 충분한 시간을 취하면서 각 화소에 비디오 신호들이 기록될 필요가 있다.
액티브 매트릭스 화소들을 갖는 표시 장치의 계조 시스템(gray-scale system)은 크게, 아날로그 계조 시스템과 디지털 계조 시스템으로 분류된다. 둘 사이에서, 디지털 계조 시스템은 시간 분할 계조 시스템, 영역 계조 시스템 및 이 두 시스템들의 조합형 시스템을 포함한다. 임의의 디지털 계조 시스템에서, 각 화소 또는 서브 화소는 온(on) 상태 또는 오프(off) 상태의 이진값으로 구동된다. 따라서, 디지털 계조 시스템은 아날로그 계조 시스템에 비해 TFT들의 Vth의 변동에 의한 화상 품질의 열화가 방지되는 장점을 갖는다. 또한, 일본 특허 공개 제2001-5426호는 디지털 시간 분할 시스템을 사용하는 계조 디스플레이를 개시한다.
도 5는 이진값들을 갖는 데이터를 선 순차 시스템에 의해 액티브 매트릭스 화소들에 입력하기 위한 디지털 계조 표시 장치의 구성예를 도시한다. 화소부는 화소들의 M 행들 및 N 열들을 갖는다(M 및 N은 각각 자연수들이다). 화소부(501) 주변에, 시프트 레지스터(504), 제1 래치 회로(505), 제2 래치 회로(506), 레벨 시프터(507) 및 버퍼(508)를 갖는 소스선 구동 회로(502)와, 시프트 레지스터(509), 레벨 시프터(510) 및 버퍼(511)를 갖는 게이트선 구동 회로(503)가 배치된다.
시프트 레지스터(509)는 클록 신호들(GCK) 및 시동 펄스들(GSP)에 따라 제1 스테이지로부터 순차적으로 선택적 펄스들을 출력한다. 그후, 레벨 시프터(510)는 선택 펄스들의 진폭을 변환하고, 버퍼(511)는 제1 행에서부터 m번째 행까지, 그리고, 그후, M번째 행까지 순차적으로 게이트선들을 선택한다(2≤m≤M, m은 자연수).
게이트선이 선택된 행에서, 시프트 레지스터(504)는 클록 신호들(SCK) 및 시동 펄스들(SSP)에 따라 제1 스테이지로부터 순차적으로 샘플링 펄스들을 출력한다. 제1 래치 회로(505)는 샘플링 펄스들이 입력되는 타이밍에 비디오 신호들(Video)을 샘플링하고, 각 스테이지에서 샘플링된 비디오 신호들은 제1 래치 회로(505)에 유지된다.
래치 펄스(LAT)는 하나의 행의 비디오 신호들이 완전히 샘플링된 이후 입력되기 때문에, 제1 래치 회로(505)에 유지된 비디오 신호들은 모두 한번에 제2 래치 회로(506)에 전달되고, 그래서, 모든 소스선들이 모두 한번에 충전 및 방전된다. 따라서, m번째 행의 비디오 신호들이 완전히 샘플링된 이후 래치 펄스(LAT)가 입력될 때, 제1 래치 회로(505) 내에 유지된 비디오 신호들은 모두 한번에 제2 래치 회로(506)에 전달되며, 그래서, 모든 소스선들이 모두 한번에 레벨 시프터(507) 및 버퍼(508)를 통해 충전 및 방전된다.
상술한 동작들은 제1 행에서부터 최종 행(여기서, M번째 행)까지 반복되며, 그래서, 모든 화소들에의 기록이 완료된다. 부가적으로, 유사한 동작들은 디스플레이 비디오에 대해 반복된다.
아날로그 계조 시스템의 경우에, 데이터가 각 프레임에서 적어도 1회 소스선에 입력되는 경우, 계조 디스플레이가 가능해진다.
다른 한편, 시간 계조 시스템, 영역 계조 시스템 또는 시간과 영역 계조 시스템들의 조합 같은 각 화소가 온 상태와 오프 상태의 이진값으로 구동되는 디지털 계조 시스템이 사용되는 경우에, 계조 디스플레이를 수행하기 위해 각 프레임에서 복수 회(times)로, 데이터가 소스선에 입력될 필요가 있다. 표시 장치에서, 화소부 및 기생 커패시턴스내에 제공된 복수의 TFT들은 버퍼 회로에 연결된 소스선에 대한 로드 커패시턴스이다. 디지털 계조 시스템의 경우에, 소스선에 입력된 데이터가 저전위((m-1)번째 행)에서 고전위(m번째 행)로 변할 때, 버퍼의 p-채널 TFT들을 통해 저전위((m-1)번째 행)에서 고전위(m번째 행)에 도달할 때까지, 외부의 양의 전원이 로드 커패시턴스를 충전한다. 대조적으로, 소스선에 입력된 데이터가 고전위((m-1)번째 행)로부터 저전위(m번째 행)로 변할 때, 버퍼의 n-채널 TFT들을 통해 고전위로부터 저전위에 도달할 때까지, 외부의 음의 전원이 로드 커패시턴스를 방전시킨다. 소스선의 전위가 변할 때 전력이 소비되며, 따라서, 출력이 빈번히 변하는 경우에, 보다 많은 외부 전원의 전력이 소비된다. 따라서, 디지털 계조 시스템의 경우에, 로직(logic)이 빈번히 반전되는 특정 패턴 또는 다수의 계조을 필요로 하는 자연 화상 같은 화상을 표시하기 위해서는 소스선으로의 데이터 입력시 전압이 다수회 변하기 때문에, 외부 전원의 전력 소비가 증가한다.
따라서, 디지털 계조 시스템의 경우에, 소스선에 데이터를 입력하기 위해 필요한 전력 소비는, 저전력 소비를 필요로 하는 휴대형 단말의 소형 표시 장치에 대해 큰 문제점이다. 또한, 텔레비전 같은 표시 장치들에 관하여, 표시 장치들의 크기의 증가에 따른 소스선의 기생 커패시턴스의 증가를 방지하는 것이 곤란하다. 따라서, 소형 표시 장치에 유사하게 보다 저전력 소비를 필요로 한다.
상술한 견지에서, 본 발명은 소스선을 충전 및 방전하기 위해 필요한 전원의 전력 소비의 감소를 실현하는 디지털 시간 계조 시스템을 사용하는 표시 장치 및 그 구동 방법을 제공한다.
상술한 문제점을 해결하기 위해서, 본 발명은 하기의 조치들을 취한다.
본 발명의 표시 장치는: 화소들의 M 행들 및 N 열들(M 및 N은 각각 자연수들임); M개의 게이트선들; N개의 소스선들; (m-1)번째 행의 데이터 신호를 저장하기 위한 회로(2≤m≤M, m은 자연수); m번째 행의 데이터 신호가 N개의 소스선들 중 하나에 입력되기 전에, m번째 행의 데이터 신호를 (m-1)번째 행의 데이터 신호와 비교하기 위한 회로; 전원 회로에 N개의 소스선들을 전기적으로 접속시키기 위한 스위치; 및 N개의 소스선들을 서로 전기적으로 접속시키기 위한 스위치를 포함한다.
화소들의 M 행들 및 N 열들(M 및 N은 각각 자연수들), M개의 게이트선들 및 N개의 소스선들을 갖는 액티브 매트릭스 표시 장치에서, (m-1)번째 행(2≤m≤M, n은 자연수)의 데이터 신호가 소스선에 입력되며; 소스선은 전원 회로로부터 전기적으로 차단되고; m번째 행의 데이터 신호는 m번째 행의 데이터 신호가 소스선에 입력되기 전에 (m-1)번째 행의 데이터 신호와 비교되며; m번째 행의 데이터 신호가 (m-1)번째 행의 데이터 신호와 다른 소스선들은 서로 전기적으로 접속되며, 접속된 소스선들 각각은 m번째 행의 데이터 신호가 소스선에 입력되도록 전원 회로에 전기적으로 접속 및 차단된다.
또한, 화소들의 M 행들 및 N 열들(M 및 N은 각각 자연수들), M개의 게이트선들 및 N개의 소스선들을 갖는 액티브 매트릭스 표시 장치에서, (m-1)번째 행(2≤m≤M, m은 자연수)의 데이터 신호는 소스선에 입력되고; m번째 행의 데이터 신호는 m번째 행의 데이터 신호가 소스선에 입력되기 전에 (m-1)번째 행의 데이터 신호와 비교되며; m번째 행의 데이터 신호가 (m-1)번째 행의 데이터 신호와 다른 경우에, m번째 행의 데이터 신호가 (m-1)번째 행의 데이터 신호와 다른 소스선들이 서로 전기적으로 접속되고; 접속된 소스선들 각각은 m번째 행의 데이터 신호가 소스선에 입력되도록 전원 회로에 전기적으로 접속 및 차단된다.
데이터 신호들이 서로 비교되고, (m-1)번째 행의 데이터 신호가 소스선에 입력되기 전에 (m-1)번째 행(2≤m≤M, m은 자연수)의 데이터 신호가 저장되는 단계가 제공될 수 있다. 또한, 본 발명은 선 순차 구동에 적용된다. 배타적 논리합 회로가 비교를 위해 사용될 수 있다. 또한, 소스선은 버퍼 회로를 통해 전원 회로에 접속될 수 있다.
또한, 화소부에, TFT, 화소 전극, 발광 소자 및 액정 소자 등이 게이트선과 소스선의 교차부에 제공된다.
데이터가 선 순차 시스템에 의해 입력되고, 디지털 계조 구동이 수행되는, 액티브 매트릭스 화소들의 M 행들 및 N 열들(M 및 N은 각각 자연수들), M개의 게이트선들 및 N개의 소스선들을 구비하는 표시 장치에서, 상술한 바와 같이, 이진값을 가지는 데이터가 행 단위로 각 소스선에 입력된다. 이전 행((m-1)번째 행, 2≤m≤M, m은 자연수)의 데이터 입력이 완료된 이후, 그러나, 현재 행(m번째 행)의 데이터 입력이 수행되기 이전의 기간에, 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 데이터와 다른 소스선들은 외부 전원으로부터 전기적으로 차단되며, 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 데이터와 다른 소스선들은 서로 접속된다.
상술된 구성에 의해, 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 데이터와 다른 소스선들 중에서, 전하는 각 전위가 동일 레벨에 도달할 때까지, 즉, 중간 전위까지, 이전 행((m-1)번째 행)상의 데이터가 고전위인 소스선의 로드 커패시턴스로부터 이전 행((m-1)번째 행)상의 데이터가 저전위인 소스선의 로드 커패시터로 이동한다. 소스선들 및 외부 전원이 이 때 서로 차단되어 있기 때문에, 외부 전원은 중간 전위까지의 충전 및 방전을 위해 전력을 소비하지 않는다. 또한, 이때 중간 전위는 이상적으로, 이전 행((m-1)번째 행)상의 데이터가 저전위이고, 현재 행(m번째 행)상의 데이터가 고전위인 소스선들의 수에 대한, 이전 행((m-1)번째 행)상의 데이터가 고전위이고, 현재 행(m번째 행)상의 데이터가 저전위인 소스선들의 수의 비율에 의해 결정된다.
현재 행(m번째 행)상의 데이터는 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 데이터와 다른 소스선들이 중간 전위까지 충전 및 방전된 이후에 입력된다. 이때, 외부 전원은 중간 전위로부터 고전위 또는 저전위로의 충전 또는 방전만을 수행한다. 따라서, 소스선의 데이터는 종래의 장치에서 사용되는 것 보다 적은 전력으로 재기록될 수 있다.
본 발명에 의해, 이전 행((m-1)번째 행)의 데이터 입력이 완료된 이후, 그러나, 현재 행(m번째 행)의 데이터 입력이 수행되지 않은 기간에, 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 데이터와 다른 소스선들 중에서, 각 전위가 동일한 레벨, 즉, 중간 전위에 도달할 때까지, 이전 행((m-1)번째 행)상의 데이터가 고전위인 소스선의 로드 커패시턴스로부터 이전 행((m-1)번째 행)상의 데이터가 저전위인 소스선의 로드 커패시턴스로 전하가 이동한다. 소스선들 및 외부 전원이 이때 전기적으로 차단되어 있기 때문에, 외부 전원은 중간 전위까지 충전 및 방전을 위해 전력을 소비하지 않는다. 그후, m번째 행 데이터 입력 기간에, 외부 전원은 중간 전위로부터 고전위 또는 저전위로의 충전 및 방전만을 수행한다. 따라서, 소스선의 데이터는 종래의 장치에 사용되는 것 보다 적은 전력으로 재기록될 수 있다.
비록, 종래의 장치가 로직들이 행 단위로 빈번히 반전되는 특정 패턴 및 다수의 계조들을 필요로 하는 자연 화상 같은 화상을 표시하기 위해 많은 전력을 소비하지만, 이런 화상 및 패턴은 상술된 바와 같이 구성된 본 발명의 표시 장치 및 구동 방법에 의해 작은 전력으로 표시될 수 있으며, 그 이유는, 외부 전원이 중간 전위까지의 충전 및 방전을 위해 전력을 소비하지 않기 때문이다.
비록 본 발명을 첨부 도면을 참조로 실시 형태들 및 실시예들에 을 통해 전체적으로 설명하지만, 본 기술의 숙련자들은 다양한 변경들 및 변형들을 명백히 알 수 있다는 것을 이해할 것이다. 따라서, 다른 방식으로 이런 변경들 및 변형들이 본 발명의 범주를 벗어나지 않는 한, 이들은 본 발명에 포함되는 것으로 해석되어야 한다. 모든 도면들 사이에서, 공통적 부분들은 공통적 참조 번호들로 표시되어 있으며, 이들은 더 이상 상세히 설명하지 않는다.
[제1 실시 형태]
도 1은 본 발명의 표시 장치를 위해 사용되는 표시 장치의 선 순차 시스템 소스선 구동 회로의 블록도를 도시한다. 선 순차 시스템 소스선 구동 회로는 도 5에 도시된 종래의 선 순차 시스템 소스선 구동 회로와 유사하게 제1 레지스터(101), 제1 래치 회로(102), 제2 래치 회로(103), 제2 레벨 시프터 회로(108) 및 버퍼 회로(109)를 포함한다. 또한, 비록 도시하지는 않지만, 본 발명의 표시 장치는 화소들의 M 행들 및 N 열들을 가지며, 화소부에 M개의 게이트선들 및 N개의 소스선들을 갖는다. 또한, 본 발명의 표시 장치는 시프트 레지스터, 레벨 시프터 및 버퍼를 포함하는 게이트선 구동 회로도 포함한다. 부가적으로, TFT, 화소 전극 및 발광 소자 또는 액정 소자가 화소부의 게이트선들과 소스선들의 교차부에 제공되어 있다.
제2 래치 회로(103)의 출력 단자들은 제2 레벨 시프터 회로(108)에 부가하여 제3 래치 회로(104) 및 배타적 논리합(exclusive disjunction)(배타적 OR 또는 XOR이라고도 지칭되며, 이하, 배타적 논리합이라 지칭함) 회로(105)에 연결된다. 제3 래치 회로(104)의 출력 단자들은 배타적 논리합 회로(105)에 연결된다. 배타적 논리합 회로(105)의 출력 단자들은 제1 레벨 시프터 회로(107)에 접속된다. 제2 레벨 시프터 회로(107)의 출력 단자들은 제2 트랜스미션(transmission) 게이트(113)의 n-채널 TFT측 게이트 단자들에 접속된다. 버퍼 회로(109)의 출력 단자들은 제1 트랜스미션 게이트(112)를 통해 소스선(114)에 전기적으로 접속된다. 즉, 제1 트랜스미션 게이트(112)는 버퍼 회로(109)에 소스선(114)을 전기적으로 접속하기 위한 스위치의 기능을 갖는다. 버퍼 회로(109)는 외부 전원 회로들인 포지티브 전원(110) 및 네거티브 전원(111)에 접속된다. 제1 트랜스미션 게이트(112)는 버퍼 회로(109)를 접속 또는 차단시키며, 그리고, 소스선(114)으로부터 접속 또는 차단하며, 이들을 SWE 신호에 따라 컷 오프 한다. SWE 신호는 제1 트랜스미션 게이트(112)의 p-채널 TFT측 게이트 단자들에 입력된다. 각 소스선(114)(S1, S2, S3, ..., Sn-1, Sn)은 제2 트랜스미션 게이트(113)를 통해 서로 접속된다. 즉, 제2 트랜스미션 게이트(113)는 소스선들을 서로 전기적으로 접속시키기 위한 스위치의 기능을 갖는다.
비록, 배타적 논리합 회로 및 트랜스미션 게이트들이 여기서 사용되지만, 본 발명은 이들에 한정되지 않는다는 것을 주의하여야 한다. 비교 기능 및 스위칭 기능을 갖는 임의의 회로들이 사용될 수 있다.
소스선 구동 회로의 동작들에 대하여 설명한다. 먼저, 도 5에 도시된 종래의 선 순차 시스템 소스선 구동 회로의 것들과 유사하게 동작하는 시프트 레지스터(101), 제1 래치 회로(102), 제2 래치 회로(103), 제2 레벨 시프터 회로(108) 및 버퍼 회로(109)를 도 1 및 도 2를 참조하여 설명한다. 시프트 레지스터(101)는 시동 펄스(SSP)에 따라 제1 스테이지에서부터 최종 스테이지까지 순차적으로 샘플링 펄스들을 출력한다. 제1 래치 회로(102)는 샘플링 펄스들이 출력되는 스테이지에서부터 순차적으로 비디오 신호(Video)를 샘플링한다. 여기서 샘플링된 비디오 신호는 시프트 레지스터(101)로부터 출력된 다음 샘플링 펄스가 입력될 때까지 제1 래치 회로(102)에 유지된다. 제2 래치 회로(103)에서, 비디오 신호들이 제1 래치 회로(102)의 제1 스테이지에서부터 최종 스테이지까지(여기서, N개의 스테이지) 샘플링된 이후, 즉, 하나의 행의 모든 신호들이 샘플링된 이후에, 래치 펄스(LATa)가 입력되고, 하나의 행의 모든 비디오 신호들(LAT 2-1, LAT 2-2, LAT 2-3, LAT 2-4, ..., LAT 2-N)이 출력된다. 도 2에서, 비디오 신호들(LAT 2-1, LAT 2-2, LAT 2-3, LAT 2-4, ..., LAT 2-N)에 의해 도시된 파형들이 출력되는 경우에 대해 설명한다. 도 2의 각 비디오 신호들(LAT 2-4 내지 LAT 2-N)은 고전위 또는 저전위 중 어느 하나로 고정된다는 것을 주의하여야 한다. 제2 레벨 시프터 회로(108)는 제2 래치 회로(103)로부터 출력된 비디오 신호들의 진폭을 원하는 진폭으로 변환한다. 버퍼 회로(109)는 소스선(114)에 입력될 이진값을 갖는 데이터를 출력한다.
순차적으로, 본 실시 형태의 부가적인 회로들, 즉, 제3 래치 회로(104), 배타적 논리합 회로(105), 제1 레벨 시프터 회로(107) 및 제1 트랜스미션 게이트(112) 및 제2 트랜스미션 게이트(113)에 대하여 설명한다.
래치 펄스(LATa)가 제2 래치 회로(103)에 입력된 이후, 래치 펄스(LATb)는 제3 래치 회로(104)에 입력되고, 비디오 신호들(LAT 3-1, LAT 3-2, LAT 3-3, LAT 3-4, ..., LAT 3-N)이 출력된다. 제3 래치 회로(104)상의 출력 데이터의 파형은 제2 래치 회로(103)상의 출력 데이터의 파형과 같으며, 이는 래치 펄스(LATa)가 입력되고 래치 펄스(LATb)가 입력되는 사이의 시간 동안 지연된다. 제2 래치 회로(103)가 현재 행(m번째 행)상에 데이터를 출력하는 것으로 가정하면, 제3 래치 회로(104)는 래치 펄스(LATa)가 입력된 이후, 그러나, 래치 펄스(LATb)가 입력되기 이전의 기간에, 이전 행((m-1)번째 행)상에 데이터를 출력한다.
배타적 논리합 회로(105)에서, 신호들(Ex. OR-1, Ex. OR-2, Ex. OR-3, Ex. OR-4, ..., Ex. OR-N)이 출력되도록 제2 래치 회로(103)의 출력 신호가 제3 래치 회로(104)의 출력 신호와 비교된다. 신호들(Ex. OR-1, Ex. OR-2, Ex. OR-3, Ex. OR-4, ..., Ex. OR-N)은 제2 래치 회로(103)의 출력 신호와 제3 래치 회로(104)의 출력 신호가 서로 다르고, 그래서, 하나가 고전위이고, 나머지가 저전위인 경우에 고전위에 있다. 다른 한편, 출력 신호들이 동일한 전위인 경우에는 신호들은 저전위에 있다.
이전 행((m-1)번째 행) 상의 데이터를 현재 행(m번째 행)상의 데이터와 비교하기 위한 회로(106)는 제3 래치 회로(104)와 배타적 논리합 회로(105)에 의해 구성된다. 래치 펄스(LATa)가 입력된 이후, 그러나, 래치 펄스(LATb)가 입력되기 이전의 기간에, 이전 행((m-1)번째 행)상의 데이터를 현재 행(m번째 행)상의 데이터와 비교하기 위한 회로(106)는 현재 행(m번째 행)상의 데이터의 전위가 이전 행((m-1)번째 행)상의 데이터의 전위로부터 고전위로부터 저전위로 또는 저전위로부터 고전위로 변경되는 경우 고전위를 출력한다. 반대로, 이 기간에, 현재 행(m번째 행)상의 데이터의 전위가 이전 행((m-1)번째 행)상의 데이터의 전위로부터 변경되지 않는 경우, 회로(106)는 저전위를 출력한다. 또한, 래치 펄스(LATb)가 입력된 이후, 그러나, 후속 래치 펄스(LATa)가 입력되기 이전의 기간에, 이전 행((m-1)번째 행)상의 데이터를 현재 행(m번째 행)상의 데이터와 비교하기 위한 배타적 논리합 회로(105)는 일정하게 저전위를 출력한다.
제1 레벨 시프터(107)는 신호들(Ex. OR-1, Ex. OR-2, Ex. OR-3, Ex. OR-4, ..., Ex. OR-N)의 진폭을 원하는 진폭으로 변환한다.
제1 트랜스미션 게이트(112)에 의하여 버퍼 회로(109)와 소스선(114)의 차단 타이밍에 대하여 설명한다. 이전 행((m-1)번째 행)의 기록이 완료된 이후에, 모든 소스선들(114) 및 버퍼 회로(109)가 일시적으로 차단된다. 따라서, 각 소스선은 외부적 포지티브 전원(110) 및 네거티브 전원(111)으로부터 차단된다. 버퍼 회로(109)에 소스선들(114)을 접속시키는 타이밍을 후술한다.
소스선들(114) 및 버퍼 회로(109)의 차단 타이밍 이후, 래치 펄스(LATa)가 입력된 이후, 그러나, 래치 펄스(LATb)가 입력되기 이전의 기간에, 제2 트랜스미션 게이트(113)는 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 것과 다른 소스선들(114)(S1, S2, S3, ...,SN-1, SN)을 서로 접속한다. 이때, 소스선 구동 회로가 이전 행((m-1)번째 행)상의 데이터가 고전위에 있고, 현재 행(m번째 행)상의 데이터가 저전위에 있는 도 2에 도시된 S1 같은 소스선(114) 및 이전 행((m-1)번째 행)상의 데이터가 저전위에 있고, 현재 행(m번째 행)상의 데이터가 고전위에 있는 소스선(114)을 가지는 경우, 특정 레벨을 갖는 중간 전위가 외부 전원들인 버퍼 회로의 포지티브 전원(110) 및 네거티브 전원(111)을 사용하지 않고 각 로드 커패시터들(115)에 예비 충전된다. 반대로, 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 데이터와 동일한 경우에, 제2 트랜스미션 게이트(113)는 소스선들(114)(S1, S2, S3, ..., SN-1, SN)을 서로 접속시키지 않는다. 또한, 래치 펄스(LATb)가 입력된 이후, 그러나, 후속 래치 펄스(LATa)가 입력되기 이전의 기간에, 제2 트랜스미션 게이트(113)는 접속된 소스선들(114)(S1, S2, S3, ..., SN-1, SN)을 서로 차단시킨다.
예비 충전이 수행된 이후, 소스선(114)은 제1 트랜스미션 게이트(112)에 의해 버퍼 회로들(109)에 접속된다. 따라서, 각 소스선은 외부적 포지티브 전원(110) 및 네거티브 전원(111)에 전기 접속된다. 현재 행(m번째 행)상의 데이터는 접속과 동시에 소스선들(114)에 입력된다. 특정 레벨을 갖는 중간 전위가 이 시기에 앞서 예비 충전되기 때문에, 충전을 위한 전력은 종래의 구성의 것에 비해 감소된다.
각 행에서의 동작들을 반복함으로써 선택적 화상이 표시될 수 있다.
비록, 종래의 표시 장치는 로직이 행 단위로 빈번히 반전되는 특정 패턴 또는 다수의 계조들을 필요로 하는 자연 화상 같은 화상을 표시 하기 위해, 많은 전력을 소비하지만, 이런 화상 및 패턴은 상술된 바와 같이 구성된 본 발명의 표시 장치 및 구동 방법에 의해 작은 전력으로 표시될 수 있으며, 그 이유는 중간 전위까지의 충전 및 방전을 위해 외부 전원의 전력이 소비되지 않기 때문이다.
도 6a 내지 도 6c는 특정 패턴들의 예들을 도시한다. 참조 번호들 601, 604 및 607은 화소부들을 나타내고, 참조 번호들 602, 605 및 608은 소스선 구동 회로들을 나타내며, 참조 번호들 603, 606 및 609는 게이트선 구동 회로들을 나타낸다.
도 6a는 수평방향으로 서로 인접한 화소들이 반전 디스플레이되는 로직이 열 단위로 빈번히 반전되는 특정 패턴의 예를 들면, 1 도트 격자를 도시한다. 여기서, 소스선의 이전 행((m-1)번째 행)상의 데이터와 현재 행(m번째 행)상의 데이터는 서로 다르며, 소스선들의 절반은 이전 행((m-1)번째 행)에서 고전위에 있고, 소스선들 중 나머지는 이전 행((m-1)번째 행)에서 저전위에 있다. 따라서, 상술된 바와 같이 구성된 본 발명의 표시 장치 및 구동 방법에 의해, 1 도트 격자 같은 특정 패턴은 작은 전력으로 표시될 수 있으며, 그 이유는 중간 전위까지 행 단위로 충전 및 방전하기 위해 외부 전원의 전력을 소비하지 않기 때문이다.
도 6b는 로직이 빈번히 행 단위로 반전되는 특정 패턴의 예를 들면 화상이 게이트선들에 평행한 선형 선들만을 갖고 표시되는 수평 줄무늬 디스플레이를 도시한다. 여기서, 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 데이터와 다른 소스선들은 이전 행((m-1)번째 행)에서와 동일 전위에 있다. 따라서, 상술된 바와 같이 구성된 본 발명의 표시 장치 및 구동 방법에 의해 중간 전위까지의 충전 및 방전이 수행되지 않지만, 전력 소비가 종래의 장치의 것과 동일하기 때문에 이는 문제가 되지 않는다.
다수의 계조들을 필요로 하는 자연 화상 같은 도 6c에 도시된 화상이 표시되는 경우에, 소스선들의 이전 행((m-1)번째 행)상의 데이터와 현재 행(m번째 행)상의 데이터는 서로 다른 경우들이 많다. 또한, 다수의 계조들을 필요로 하는 자연 화상 같은 화상에서, 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 데이터와 다른 소스선들 중 적어도 하나는 이전 행((m-1)번째 행)에서 고전위에 있으며, 소스선들 중 적어도 하나는 이전 행((m-1)번째 행)에서 저전위에 있는 경우가 많다. 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 데이터와 다른 적어도 하나의 소스선들이 이전 행((m-1)번째 행)에서 고전위에 있고, 소스선들 중 적어도 하나가 이전 행((m-1)번째 행)에서 저전위에 있는 경우에, 상술된 바와 같이 구성된 본 발명의 표시 장치 및 구동 방법에 의해 중간 전위까지의 충전 및 방전 동안 외부 전원의 전력은 소비되지 않는다. 반대로, 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 데이터와 다른 소스선들이 존재하지 않으며, 현재 행(m번째 행)상의 데이터의 전위가 이전 행((m-1)번째 행)상의 데이터의 전위로부터 변경되는 소스선들의 전위들 모두가 고전위로부터 저전위로 변경되거나, 현재 행(m번째 행)상의 데이터의 전위가 이전 행((m-1)번째 행)상의 데이터의 전위로부터 변경되는 소스선들의 전위들 모두가 저전위로부터 고전위로 변경되는 경우에, 중간 전위까지의 충전 및 방전은 수행되지 않는다. 그러나, 전력 소비는 종래의 표시 장치의 것과 동일하다. 따라서, 상술된 바와 같이 구성된 본 발명의 표시 장치 및 구동 방법에 의해, 다수의 계조들을 필요로 하는 자연 화상 같은 화상이 저전력 소비로 표시될 수 있다.
[제2 실시예]
도 3은 제1 실시예의 것과는 다른 구성을 갖는 본 발명의 표시 장치를 위해 사용되는 선 순차 시스템 소스선 구동 회로의 블록도이다. 선 순차 시스템 소스선 구동 회로는 도 5에 도시된 종래의 선 순차 시스템 소스선 구동 회로와 유사하게, 시프트 레지스터(301), 제1 래치 회로(302), 제2 래치 회로(303), 제2 레벨 시프터 회로(308) 및 버퍼 회로(309)를 갖는다. 또한, 비록 도시되지는 않았지만, 선 순차 시스템 소스선 구동 회로는 화소부 내에 화소들의 M 행들 및 N 열들, M개의 게이트선들 및 N개의 소스선들을 갖는다. 또한, 선 순차 시스템 소스선 구동 회로는 도 5에 도시된 바와 유사하게, 시프트 레지스터, 레벨 시프터 및 버퍼를 포함하는 게이트선 구동 회로를 갖는다. 부가적으로, TFT, 화소 전극 및 발광 소자 또는 액정 소자가 화소부의 소스선들과 게이트선들의 교차부에 제공된다.
제2 래치 회로(303)의 출력 단자들은 제2 레벨 시프터 회로(308)에 부가하여, 제3 래치 회로(304) 및 배타적 논리합 회로(305)에 접속된다. 이전 행((m-1)번째 행)상의 데이터를 현재 행(m번째 행)상의 데이터와 비교하기 위한 회로(306)는 제3 래치 회로(304) 및 배타적 논리합 회로(305)에 의해 구성된다. 제3 래치 회로(304)의 출력 단자는 배타적 논리합 회로(305)에 접속된다. 배타적 논리합 회로(305)의 출력 단자는 제1 레벨 시프터 회로(307)에 접속된다. 제1 레벨 시프터 회로(307)의 출력 단자들은 제1 트랜스미션 게이트(312)의 p-채널 TFT측 게이트 단자들과 제2 트랜스미션 게이트(313)의 n-채널 TFT측 게이트 단자들에 접속된다. 버퍼 회로(309)의 출력 단자는 제1 트랜스미션 게이트(312)를 통해 각 소스선(314)에 전기적으로 접속된다. 각 소스선들(314)(S1, S2, S3, ..., SN-1, SN)은 제2 트랜스미션 게이트(313)를 통해 서로 접속될 수 있다.
소스선 구동 회로의 동작들에 대하여 설명한다. 시프트 레지스터(301), 제1 래치 회로(302), 제2 래치 회로(303), 제3 래치 회로(304), 제1 레벨 시프터 회로(307), 제2 레벨 시프터 회로(308), 버퍼 회로(309), 배타적 논리합 회로(305) 및 제2 트랜스미션 게이트(313)는 제1 실시 형태의 것들과 유사하게 동작한다.
비록, 배타적 논리합 회로 및 트랜스미션 게이트가 여기서 사용되지만, 본 발명은 이들에 한정되지 않는다는 것을 주의하여야 한다. 임의의 비교 기능을 가지는 회로 및 스위칭 기능을 가지는 회로도 사용될 수 있다.
래치 펄스(LATa)가 입력된 이후, 그러나, 래치 펄스(LATb)가 입력되기 이전의 기간에, 제1 트랜스미션 게이트는 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 데이터와 다른 소스선(314)과 버퍼 회로(309)만을 차단시킨다. 따라서, 소스선(314)과 전원 회로는 차단된다. 동시에, 래치 펄스(LATa)가 입력된 이후, 그러나, 후속 래치 펄스(LATb)가 입력되기 이전의 기간에, 제2 트랜스미션 게이트(313)는 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 데이터와 다른 각 소스선(314)(S1, S2, S3, ..., SN-1, SN)을 서로 접속시킨다. 이때, 소스선 구동 회로가 도 4에 도시된 S1 같이, 이전 행((m-1)번째 행)상의 데이터가 고전위이고, 현재 행(m번째 행)상의 데이터가 저전위인 소스선(314)과, S2 같이, 이전 행((m-1)번째 행)상의 데이터가 저전위이고, 현재 행(m번째 행)상의 데이터가 고전위인 소스선(314)을 갖는 경우, 외부 전원들인 버퍼 회로의 포지티브 전원(310) 및 네거티브 전원(311)을 사용하지 않고, 특정 레벨을 갖는 중간 전위가 각 로드 커패시터(315)에 예비 충전된다. 반대로, 이전 행((m-1)번째 행)상의 데이터가 현재 행(m번째 행)상의 데이터와 동일한 경우, 제1 트랜스미션 게이트(312)는 버퍼 회로(309)에 대해 각 소스선(314)을 차단시키지 않으며, 제2 트랜스미션 게이트(313)는 소스선들(314)(S1, S2, S3, ..., SN-1, SN)을 접속시키지 않는다. 또한, 래치 펄스(LATb)가 입력된 이후, 그러나, 후속 래치 펄스(LATa)가 입력되기 이전의 기간에, 제1 트랜스미션 게이트(312)는 버퍼 회로(309)에 대한 각 소스선(314)의 접속을 유지한다. 동시에, 래치 펄스(LATb)가 입력된 이후, 그러나, 후속 래치 펄스(LATa)가 입력되기 이전의 기간에, 제2 트랜스미션 게이트(313)는 소스선들(314)(S1, S2, S3, ..., SN-1, SN)을 접속시키지 않는다.
예비 충전이 수행된 이후, 현재 행(m번째 행)상의 데이터가 소스선(314)에 입력된다. 특정 레벨을 갖는 중간 전위가 이때 미리 예비 충전되기 때문에, 충전을 위한 외부 전원에 의해 소비되는 전력은 종래의 구성의 것에 비해 감소된다.
각 행에서 동작들을 반복함으로써, 선택적 화상이 표시될 수 있다.
본 실시 형태에서, 선 순차 시스템 소스선 구동 회로는 제1 트랜스미션 게이트(312)가 현재 행(m번째 행)상의 데이터와 이전 행((m-1)번째 행)상의 데이터를 비교하기 위한 회로(306)의 출력에 따라 제어되는 구성을 갖는다. 따라서, 제1 트랜스미션 게이트(312)를 제어하기 위한 신호가 외부적으로 입력될 필요가 없으며, 이는 패널의 입력 핀들의 수의 감소에 기여한다. 휴대용 정보 단말 등에 사용되는 표시 장치들에 관하여, 입력 핀들의 감소는 패널 크기 감소에 크게 유효하다.
비록, 종래의 표시 장치가 로직이 행 단위로 빈번히 반전되는 특정 패턴 및 다수의 계조들을 필요로 하는 자연 화상 같은 화상을 표시하기 위해 많은 전력을 소비하지만, 본 발명의 표시 장치 및 구동 방법에 의하여 이런 화상 및 패턴은 작은 전력으로 표시될 수 있으며, 그 이유는 외부 전원이 중간 전위까지의 충전 및 방전을 위해 전력을 소비하지 않기 때문이다.
[제3 실시 형태]
본 실시 형태는 본 발명을 적용할 수 있는 이중 방출 디스플레이를 제조하는 예를 보여준다.
하지막(base film; 1501)은 도 7a에 도시된 바와 같이 기판(1500) 위에 형성된다. 예를 들면, 바륨 보로실리케이트 유리 또는 알루미노 보로실리케이트 유리 같은 유리 기판, 석영 기판, 스테인레스 기판 등이 기판(1500)으로서 사용될 수 있다. 또한, PET, PES 및 PEN이나, 아크릴 같은 가요성 합성 수지를 대표적인 예로하는 플라스틱으로 형성된 기판이 사용될 수 있다.
하지막(1501)은 기판(1500)에 포함된 Na 및 알칼라인 토류(alkaline-earth) 금속 같은 알칼라인 금속이 반도체막 내로 확산하여 반도체 소자의 특성들에 부정적인 영향을 미치는 것을 방지하기 위해 제공된다. 따라서, 하지막(1501)은 질화 실리콘 또는 질소를 포함하는 산화 실리콘 같은 알칼라인 금속 및 알칼라인 토류 금속이 반도체막 내로 확산하는 것을 방지할 수 있는 절연막을 사용하여 형성된다. 본 실시 형태에서, 질소를 포함하는 산화 실리콘막이 플라즈마 CVD에 의해 10 내지 400nm 두께(바람직하게는 50 내지 300nm)로 형성된다.
하지막(1501)은 질화 실리콘, 질소를 함유하는 산화 실리콘 또는 산소를 함유하는 질화 실리콘 같은 절연막의 단층 구조 또는 산화 실리콘, 질화 실리콘, 질소를 함유하는 산화 실리콘 또는 산화물을 함유하는 질화 실리콘 같은 복수의 절연막들이 적층된 적층 구조를 가질 수 있다는 것을 주의하여야 한다.
후속하여, 하지막(1501) 위에 반도체막(1502)이 형성된다. 반도체막(1502)의 두께는 25 내지 100nm(바람직하게는 30 내지 60nm)이다. 반도체막(1502)은 비정질 반도체 또는 다결정 반도체 중 어느 하나일 수 있다는 것을 주의하여야 한다. 실리콘 게르마늄(SiGe) 및 실리콘(Si)이 반도체를 위해 사용될 수 있다. 실리콘 게르마늄이 사용되는 경우에, 게르마늄의 농도는 약 0.01 내지 4.5 atomic%인 것이 바람직하다.
그후, 반도체막(1502)이 도 7(B)에 도시된 바와 같이 선형 레이저(1499)로 조사되어 결정화된다. 레이저 결정화가 수행되기 전에, 레이저에 대한 반도체막(1502)의 내성을 향상시키기 위해 500℃에서 1시간 동안 열처리가 적용될 수 있다.
결정화는 레이저 조사, 반도체막의 결정화를 촉진하는 원소를 사용한 가열, 또는 반도체막의 결정화를 촉진하는 원소를 사용한 가열 및 레이저 조사의 조합에 의해 수행될 수 있다. 여기서, 결정화는 레이저 조사에 의해 수행된다.
반복율이 10MHz 보다 높은, 바람직하게는 의사(pseudo) CW 레이저 같이 80MHz 보다 높은 연속파 레이저 또는 펄스 레이저가 레이저 결정화를 위해 사용될 수 있다.
연속파 레이저의 예들로서, Ar 레이저, Kr 레이저, CO2 레이저, YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, GdVO4 레이저, Y2O3 레이저, 루비 레이저, 알렉산드리트 레이저, 티타늄-사파이어 레이저, 헬륨-카드뮴 레이저 등이 있다.
또한, 의사 CW 레이저로서, 10MHz 이상, 바람직하게는, 80MHz 이상의 펄스가 발진되는 경우에, Ar 레이저, Kr 레이저, 엑시머 레이저, CO2 레이저, YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, GdVO4 레이저, Y2O3 레이저 또는 루비 레이저가 사용될 수 있다.
이런 펄스 레이저는 반복율이 증가하는 경우, 연속파 레이저와 유사한 효과를 나타낸다.
예를 들면, 연속 발진이 가능한 고상 레이저가 사용되는 경우, 큰 입자 크기를 갖는 결정들이 제2 내지 제4 고조파의 레이저 빔을 사용한 조사에 의해 얻어질 수 있다. 통상적으로, YAG 레이저(기본파 : 1064nm)의 제2 고조파(532nm) 또는 제3 고조파(355nm)가 사용되는 것이 바람직하다. 에너지 밀도는 약 0.01 내지 100MW/cm2(바람직하게는 0.1 내지 10MW/cm2)일 수 있다.
레이저 빔으로 반도체막(1502)을 조사함으로써, 결정도가 향상된 결정 반도체막(1504)이 형성된다.
섬(island)형 반도체막들(1507 내지 1509)이 도 7c에 도시된 바와 같은 결정 반도체막(1504)을 패터닝함으로써 형성된다.
박막 트랜지스터들의 임계 전압을 제어하기 위해 섬형 반도체막들(1507 내지 1509)에 불순물들이 도입된다. 본 실시 형태에서, 디보란(B2H6)을 추가함으로써, 붕소(B)가 섬형 반도체막들에 도입된다.
섬형 반도체막들(1507 내지 1509)을 덮도록 절연막(1700)이 증착된다(도 8a). 예를 들면, 산화 실리콘(SiO), 질화 실리콘(SiN), 질소 함유 산화 실리콘(SiON) 등이 절연막(1700)을 위해 사용될 수 있다. 증착 방법으로서, 플라즈마 CVD, 스퍼터링 등이 사용될 수 있다.
전도성 막이 절연막(1700) 위에 형성된 이후, 게이트 전극들(1707 내지 1709)이 전도성 막을 패터닝함으로써 형성된다.
게이트 전극들(1707 내지 1709)은 전도성 막을 사용하여 단층 또는 둘 이상의 층들의 적층된 층들로 형성된다. 둘 이상의 전도성 막들이 적층되는 경우에, 게이트 전극들(1707 내지 1709)은 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 몰리브데늄(Mo) 및 알루미늄(Al) 또는 이 원소를 주 구성요소로하는 합금 재료 또는 화합물 재료로부터 선택된 적어도 하나를 각각 포함하는 막들을 적층시킴으로써 형성될 수 있다. 또한, 게이트 전극들은 인(P) 같은 불순물 원소들로 도핑된 다결정 실리콘막을 대표적인 예로하는 반도체막을 사용하여 형성될 수 있다.
본 실시 형태에서, 게이트 전극들(1707 내지 1709)은 370nm의 두께를 갖는 텅스텐(W)과, 30nm의 두께를 갖는 탄탈륨 질화물(TaN)의 적층막을 사용하여 형성된다. 본 실시예에서, 텅스텐(W)을 사용하여 상부층 게이트 전극들(1701 내지 1703)이 형성되고, 탄탈륨 질화물(TaN)를 사용하여 하부층 게이트 전극들(1704 내지 1706)이 형성된다.
게이트 전극들(1707 내지 1709)은 게이트 배선의 일부로서 형성될 수 있다. 대안적으로, 다른 게이트 배선 형성 이후, 게이트 전극들(1707 내지 1709)은 그에 접속될 수 있다.
소스 영역, 드레인 영역, 저농도 불순물 영역 등이 불순물들로 섬형 반도체막들(1507 내지 1509)을 도핑함으로써 형성되며, 이 불순물들은 마스크들로서 증착 및 패터닝된 레지스트 또는 게이트 전극들(1707 내지 1709)을 사용하여 n 형 또는 p 형 도전성을 제공한다.
먼저, 인(P)이 가속 전압이 60 내지 120kV이고, 투여량이 1 x 1013 내지 1 x 1015 atoms cm-2 인 조건하에서 포스핀(PH3)을 사용하여 섬형 반도체막들(1507 내지 1509)에 도입된다.
p-채널 TFT(1763)를 형성하기 위해, 인가 전압이 60 내지 100kV, 예를 들면, 80kV이고, 투여량이 1 x 1013 내지 1 x 1015 atoms cm-2 , 예를 들면, 3 x 1015 atoms cm-2 인 조건하에서 디보란(B2H3)을 사용하여 섬형 반도체막들 내에 도입된다. 따라서, p-채널 TFT(1763)의 소스 영역, 드레인 영역(1717) 및 채널 형성 영역(1718)이 형성된다(도 8b).
후속하여, 절연막(1700)을 에칭하여, 반도체막들의 일부가 노출되게 함으로써 게이트 절연막들(1721 내지 1723)이 형성된다.
인(P)이 인가 전압이 40 내지 80kV, 예를 들면, 50kV이고, 투여량이 1.0 x 1015 내지 2.5 x 1016 atoms cm-2 , 예를 들면, 3.0 x 1015 atoms cm-2 인 조건하에서 포스핀(PH3)을 사용하여 섬형 반도체막들(1507 및 1508)에 도입되며, 이들은 각각 n-채널 TFT들(1761 및 1762)이 된다. 따라서, n-채널 TFT들(1761, 1762)의 채널 형성 영역들(1713 및 1716), 저농도 불순물 영역들(1712, 1715) 및 소스 또는 드레인 영역들(1711, 1714)이 형성된다(도 8b).
본 실시예에서, 인(P)은 n-채널 TFT(1762)의 소스 또는 드레인 영역(1714)과 n-채널 TFT(1761)의 소스 또는 드레인 영역(1711)에서, 각각 1 x 1019 내지 5 x 1021 atoms cm-3의 농도로 포함된다. 또한, 인(P)은 n-채널 TFT(1762)의 저농도 불순물 영역(1715)과 n-채널 TFT(1761)의 저농도 불순물 영역(1712)에서, 각각 1 x 1018 내지 5 x 1019 atoms cm-3의 농도로 포함된다. 또한, 붕소(B)는 p-채널 TFT(1763)의 소스 또는 드레인 영역(1717)에서 1 x 1019 내지 5 x 1021 atoms cm-3의 농도로 포함된다.
본 실시 형태에서, p-채널 TFT(1763)는 이중 방출 표시 장치의 화소 TFT로서 사용된다. n-채널 TFT들(1761, 1762)은 화소 TFT(1763)를 구동시키는 구동 회로의 TFT들로서 사용된다. 화소 TFT(1763)는 p-채널 TFT가 되어야할 필요는 없으며, n-채널 TFT일 수 있다. 또한, 구동 회로가 복수의 n-채널 TFT들의 조합에 의해서 형성되어야만 하는 것은 아니며, 상보적으로 n-채널 TFT와 p-채널 TFT를 조합함으로써 형성된 회로 또는 복수의 p-채널 TFT들을 조합함으로써 형성된 회로일 수 있다.
다음에, 수소를 함유하는 절연막(1703)이 증착된다. PCVD에 의해 얻어진 질소 함유 산화 실리콘막(SiON 막)이 수소 함유 절연막(1730)을 위해 사용된다. 대안적으로, 산소 함유 질화 실리콘막(SiNO 막)이 사용될 수 있다. 수소 함유 절연막(1730)은 제1 층간 절연막이며, 또한, 투광성 절연막은 산화 실리콘을 포함한다.
그후, 섬형 반도체막들에 추가된 불순물 원소들이 활성화된다. 불순물 원소들은 레이저 빔을 사용한 조사, RTA 또는 4시간 동안의 550℃에서의 질화물 대기에서의 가열에 의해 활성화될 수 있다. 니켈을 대표적 예로하는 결정화를 촉진시키는 금속 원소를 사용함으로써, 반도체막들이 결정화되는 경우에, 불순물 원소들의 활성화와 동시에, 채널 형성 영역들에서의 니켈의 감소를 위해 게터링(gettering)이 또한 수행될 수 있다.
그후, 섬형 반도체막들은 1시간 동안 410℃에서 전체적으로 가열함으로써 수화된다. 이 프로세스는 상술된 바와 같이, 4시간 동안 550℃에서 질화물 대기에서 열처리가 수행되는 경우에는 불필요할 수 있다는 것을 주의하여야 한다.
제2 층간 절연막(1731)으로서 평탄화 막이 형성된다. 평탄화 막으로서, 투광성 무기 재료(산화 실리콘, 질화 실리콘, 산소 함유 질화 실리콘 등), 감광성 또는 비감광성 유기 재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조사이클로부텐), 그들의 적층체 등이 사용될 수 있다. 또한, 평탄화 막을 위해 사용되는 다른 투광성 막으로서, 코팅법에 의해 얻어지는 알킬 그룹을 포함하는 산화 실리콘막으로 형성된 절연막이 사용될 수 있다. 예를 들면, 실리카 유리, 알킬 실록산 폴리머, 알킬실세스퀴옥산 폴리머, 수화 실세스퀴옥산 폴리머 등을 사용하여 형성되는 절연막이 사용될 수 있다. 실록산 폴리머의 예들로서, Catalysts & Chemicals Industries Co., Ltd.(CCIC)에 의해 제조되는 코팅 절연막 재료인 ZRS-5PH와 Toray industries Inc에 의해 제조되는 코팅 절연막 재료들인 PSB-K31 및 PSB-K1이 있다.
그후, 투광성을 가지는 제3 층간 절연막(1732)이 형성된다. 제3 층간 절연막(1732)은 후속 단계에서, 투광성 전극(1750)을 패터닝할 때, 제2 층간 절연막(1731)인 평탄화 막을 보호하기 위한 에칭 스톱퍼 막으로서 제공된다. 제2 층간 절연막(1731)이 투광성 전극(1750)을 패터닝할 때, 에칭 스톱퍼 막이 되는 경우에, 제3 층간 절연막(1732)이 필요하지 않다는 것을 주의하여야 한다.
그후, 제1 층간 절연막(1730), 제2 층간 절연막(1731) 및 제3 층간 절연막(1732)에 새로운 마스크를 사용하여 접촉 구멍들이 형성된다. 마스크가 제거되고, 전도성 막(TiN, Al 및 TiN의 적층막)이 형성된 이후, 이는 전극들 또는 배선들(1741 내지 1745)(TFT의 소스 배선 및 드레인 배선, 전류 공급 배선 등)을 형성하도록 다른 마스크를 사용한 에칭(BCl3 및 Cl2의 혼합 가스를 사용한 건식 에칭에 의해)에 의해 에칭된다(도 8c). 비록, 전극들 및 배선들이 일체로 형성되어 있지만, 전극들 및 배선들은 개별적으로 그들을 형성함으로써 서로 전기적으로 접속될 수 있다는 것을 주의하여야 한다. TiN은 고내열성의 평탄화 막에 대해 높은 접착성을 갖는 재료들 중 하나라는 것을 이해하여야 한다. 부가적으로, TFT의 소스 영역 또는 드레인 영역과의 양호한 저항 접촉을 제공하도록 TiN의 N 함량은 44atoms% 미만인 것이 바람직하다.
투광성 전극(1750), 즉, 유기 발광 소자의 양극은 새로운 마스크를 사용함으로써, 10 내지 800nm의 두께로 형성된다. 투광성 전극(1750)으로서, Si 원소들을 포함하는 인듐 산화물 또는 ITO와 2 내지 20%의 아연 산화물(ZnO)을 혼합함으로써 얻어진 IZO(인듐 아연 산화물), 인듐 주석 산화물(ITO) 같은 높은 일함수(4.0eV 이상의 일함수)의 투광성 전도성 재료가 사용될 수 있다(도 9a).
투광성 전극(1750)의 단부를 덮는 절연체(1733)(뱅크, 격벽, 장벽 등이라 지칭됨)는 새로운 마스크를 사용하여 형성된다. 절연체(1733)로서, 코팅법에 의해 얻어지는 감광성 또는 비감광성 유기 재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조사이클로부텐) 또는 SOG 막(예를 들면, 알킬 그룹을 포함하는 SiOx 막)이 0.8 내지 1㎛의 두께로 사용된다.
발광 소자를 형성하는 제1 내지 제5 층들(1751, 1752, 1753, 1754 및 1755)은 증착법 또는 코팅법에 의해 형성된다. 가스 제거는 유기 화합물을 포함하는 층(1751)이 형성되기 전에, 발광 소자의 신뢰성을 향상시키기 위해 진공 가열에 의해 수행되는 것이 바람직하다는 것을 주의하여야 한다. 예를 들면, 열 처리는 유기 화합물 재료의 증착 전에 기판에 포함된 가스를 제거하기 위해 불활성 대기 또는 저압 대기에서 200 내지 300℃에서 수행되는 것이 바람직하다. 층간 절연막들 및 격벽이 고내열성을 갖는 SiOx 막들로 형성되는 경우에, 보다 높은 온도(예를 들면, 410℃)에서의 열처리가 적용될 수 있다는 것을 주의하여야 한다.
몰리브데늄 산화물(MoOx), 4-4'-비스[N-(1나프틸)-N-페닐-아미노]-바이페닐(a-NPD) 및 루브렌(rubrene)이 유기 화합물을 포함하는 제1 층(1751)을 형성하도록 증착 마스크를 사용하여 투광성 전극(1750) 위에 선택적으로 동시 증착된다(제1 층).
MoOx 이외에, 구리 프탈로시아닌(CuPC), 바나듐 산화물(VOx), 루테늄 산화물(RuOx) 또는 텅스텐 산화물(WOx) 같은 높은 정공 주입성을 가지는 재료가 사용될 수 있다는 것을 주의하여야 한다. 대안적으로, 코팅법에 의해 형성된 폴리(에틸렌 디옥시티오펜)/폴리(스티렌 설포네이트) 용액(TEDOT/PSS) 같은 높은 정공 주입성을 갖는 고 분자량 재료가 유기 화합물을 포함하는 제1 층(1751)으로서 사용될 수 있다.
정공 수송층(제2 층)(1752)은 기상 증착 마스크를 사용하여 a-NPD를 선택적으로 증착시킴으로써, 유기 화합물을 함유하는 제1 층(1751) 위에 형성된다. a-NPD 대신, 4,4'-비스[N-(3-메틸페닐)-N-페닐-아미노]-바이페닐(TPD라 약칭됨), 4,4'.4"-트리스[N,N-디페닐-아미노]-트리페닐아민(TDATA라 약칭됨), 4,4'.4"-트리스[N-(3-메틸페닐)-N-페닐-아미노]-트리페닐아민(MTDATA라 약칭됨) 등 같은 방향족 아민-기반 화합물을 대표적인 예로하는 높은 정공 수송성을 갖는 재료가 사용될 수 있다는 것을 주의하여야 한다.
발광층(1753)(제3 층)은 선택적으로 형성된다. 기상 증착 마스크들은 장치가 풀 컬러 디스플레이를 수행할 수 있도록 선택적으로 발광층(1753)을 증착하도록 각 광 방출 컬러들(R, G, B)에 대해 정렬된다.
적색광을 방출하는 발광층(1753)으로서, Alq3 :DCM 또는 Alq3 : 루브렌 : BisDCJTM 같은 재료가 사용된다. 녹색광을 방출하는 발광층(1753)으로서, Alq3 : DMQD(N-N'-디메틸 퀴나크리돈) 또는 Alq3 : 쿠마린 6이 사용된다. 청색광을 방출하는 발광층(1753)으로서, a-NPD 또는 tBu-DNA 같은 재료가 사용된다.
후속하여, 전자 수송층(제4 층)(1754)이 기상 증착 마스크를 사용하여 선택적으로 Alq3(트리(8-퀴놀리놀라토)알루미늄)을 증착함으로써, 발광층(1753) 위에 형성된다. Alq3 이외에, 트리(5-메틸-8-퀴놀리놀라토) 알루미늄(Almq3이라 약칭됨), 비스(10-하이드록시벤조[h]-퀴놀리나토)베릴륨(BeBq2라 약칭됨), 또는 비스(2-메틸-8-퀴놀리놀라토)-4-페닐페놀라토-알루미늄(BAlq라 약칭됨) 같은 퀴놀린 스켈톤 또는 벤조퀴놀린 스켈톤을 가지는 금속 화합물을 대표로하는 높은 전자 수송성을 가지는 재료가 사용될 수 있다. 이들 이외에, 비스[2-(2-하이드록시페닐)-벤조자졸라토]아연(Zn(BOX)2라 약칭됨) 또는 비스[2-(2-하이드록시페닐)-벤조티아졸라토]아연(Zn(BTZ)2라 약칭됨) 같은 옥사졸-기반 또는 티아졸-기반 리간드(ligand)들을 가지는 금속 화합물이 사용될 수 있다. 금속 화합물에 부가하여, 2-(4-바이페닐릴)-5-(4-테르트-부틸페닐)-1,3,4-옥사디아졸(PBD라 약칭됨), 1,3-비스[5-(p-테르트-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(OXD-7이라 약칭됨), 3-(4-테르트, 부틸페닐)-4-페닐-5-(4-바이페닐릴)-1,2,4-트리아졸(TAZ라 약칭됨), 3-(4-테르트-부틸페닐)-4-(4-에틸페닐)-5-(4-바이페닐릴)-1,2,4-트리아졸(p-EtTAZ라 약칭됨), 바쏘페난트롤린(BPhen이라 약칭됨), 바쏘쿠프로인(BCP라 약칭됨) 등이 전자 수송층(1754)으로서 사용될 수 있으며, 그 이유는 이들이 높은 전자 수송성을 가지기 때문이다.
전자 주입층(제5 층)(1755)은 4-4'-비스(5-메틸벤조사졸-2-일)스틸벤(BzOs라 약칭됨) 및 리튬(Li)을 동시 증착함으로써, 전자 수송층과 절연체를 덮도록 형성된다. 벤조사졸 유도체(BzOS)를 사용하는 것은 후속 단계에서, 투광성 전극(1756)을 형성할 때, 스퍼터링에 의해 전자 주입층(1755)이 손상되는 것을 방지한다. BzOs 이외에, CaF2, 리튬 플로라이드(LiF), 세슘 플로라이드(CsF) 등을 대표로하는 알칼라인 금속 또는 알칼라인 토류 금속 같은 높은 전자 주입성을 가지는 재료가 사용될 수 있다는 것을 주의하여야 한다. 대안적으로, Alq3과 마그네슘(Mg)의 혼합물이 사용될 수 있다.
투광성 전극(1756), 즉, 유기 발광 소자의 음극은 10 내지 800nm 두께로 전자 주입층(1755) 위에 형성된다. 예를 들면, 투광성 전극(1756)은 인듐 주석 산화물(ITO) 및 아연 산화물(ZnO)의 2 내지 20%와 인듐 산화물 또는 Si 원소들을 포함하는 ITO를 혼합함으로써 얻어지는 IZO(인듐 아연 산화물)을 사용하여 형성될 수 있다.
상술한 단계들을 통해, 발광 소자가 형성된다. 발광 소자를 구성하는, 양극의 각 재료들 및 각 막 두께, 유기 화합물을 포함하는 층들(제1 층 내지 제5 층) 및 음극은 적절히 선택 또는 조절된다. 양극 및 음극은 거의 같은 막 두께, 바람직하게는 약 100nm의 두께를 갖도록 동일한 재료를 사용하여 형성되는 것이 바람직하다.
습기의 침투를 방지하기 위한, 투광성 보호층(1757)이 필요시, 발광 소자를 엎음으로써 형성될 수 있다. 투광성 보호막(1757)으로서, 질화 실리콘막, 산화 실리콘막, 산소 함유 질화 실리콘막(SiNO 막(조성비 : N>O)) 또는 질소 함유 산화 실리콘막(SiON 막(조성비 : N<O)), 스퍼터링 또는 CVD에 의해 얻어지는 주로 단소로 구성되는 박막(DLC 막 및 CN 막 같은) 등이 사용될 수 있다(도 9b).
제2 기판(1770) 및 기판(1500)은 기판들 사이에 공간을 유지하기 위해 간극 재료를 포함하는 밀봉 재료를 사용함으로써 서로 부착된다. 투광성을 가지는 유리 기판 또는 석영 기판이 제2 기판(1770)을 위해 사용될 수 있다. 기판들의 쌍 사이의 공간은 공기(불활성 가스)로 충전되며, 건조제가 내부에 배치될 수 있다. 대안적으로, 기판들의 쌍 사이의 공간은 투광성 밀봉 재료(자외선 경화성, 열 경화성 에폭시 수지 같은)로 충전될 수 있다(도 10).
발광 소자는 두 방향들, 즉, 양 측부들로 광을 방출할 수 있으며, 그 이유는 투광성 전극들(1750 및 1756) 각각이 투광성 재료로 형성되기 때문이다.
상술된 바와 같은 패널 구성은 저면측으로부터 광이 방출되는 바와 거의 동일한 양으로 상부측으로 광이 방출될 수 있게 한다.
마지막으로, 광학적 막들(편광판 또는 순환 편광판)(1771, 1772)이 명암 대비를 향상시키기 위해 제공된다(도 10).
도 11은 각 발광 컬러들(R, G, B)을 위한 발광 소자들의 단면도를 도시한다. 적색(R) 발광 소자는 화소 TFT(1763R), 투광성 전극(양극)(1750R), 제1 층(1751R), 제2 층(정공 수송층)(1752R), 제3 층(발광층)(1753R), 제4 층(전자 수송층)(1754R), 제5 층(전자 주입층)(1755), 투광성 전극(음극)(1756) 및 투광성 보호층(1757)을 포함한다.
녹색(G) 발광 소자는 화소 TFT(1763G), 투광성 전극(양극)(1750G), 제1 층(1751G), 제2 층(정공 수송층)(1752G), 제3 층(발광층)(1753G), 제4 층(전자 수송층)(1754G), 제5 층(전자 주입층)(1755), 투광성 전극(음극)(1756) 및 투광성 보호층(1757)을 포함한다.
청색(B) 발광 소자는 화소 TFT(1763B), 투광성 전극(양극)(1750B), 제1 층(1751B), 제2 층(정공 수송층)(1752B), 제3 층(발광층)(1753B), 제4 층(전자 수송층)(1754B), 제5 층(전자 주입층)(1755), 투광성 전극(음극)(1756) 및 투광성 보호층(1757)을 포함한다.
본 실시 형태에서, TFT들은 상부 게이트 TFT들이다. 그러나, 본 발명은 이 구조에 한정되지 않으며, 저면 게이트(역 스테거형) TFT 또는 스테거형 TFT도 사용 될 수 있다. 또한, 본 발명은 단일 게이트 TFT에 한정되지 않으며, 이중 게이트 TFT 같은 복수의 채널 형성 영역들을 갖는 다중 게이트 TFT가 사용될 수 있다.
[제4 실시 형태]
본 발명이 적용되는 전자 기기의 예들로서, 비디오 카메라, 디지털 카메라, 고글형 디스플레이, 네비게이션 시스템 및 음향 재생 장치(카 오디오 콤포넌트 스테레오 등), 컴퓨터, 게임기, 휴대용 정보 단말(모바일 컴퓨터, 이동 전화, 모바일 게임기, 전자 서적 등), 기록 매체를 갖는 화상 재생 장치(구체적으로, 재생된 화상을 표시하기 위한 디스플레이를 가지면서 디지털 다용도 디스크(DVD) 같은 기록 매체를 재생하기 위한 장치)가 존재한다. 전자 기기의 예들은 하기에 예시되어 있다.
도 12는 표시 패널(5001)과 회로 기판(5011)이 조합되어 있는 액정 표시 모듈 또는 EL 표시 모듈을 도시한다. 회로 기판(5011)상에는, 제어 회로(5012), 신호 구동 회로(5013) 등이 형성되며, 접속 배선(5014)에 의해 표시 패널(5001)에 전기적으로 접속된다.
표시 패널(5001)은 복수의 화소들이 제공되는 화소부(5002), 주사선 구동 회로(5003), 비디오 신호들을 선택된 화소에 공급하기 위한 신호선 구동 회로(5004)를 구비한다. EL 표시 모듈(E)이 형성되는 경우에, 표시 패널(5001)은 상술된 실시 형태를 사용하여 형성될 수 있다는 것을 주의하여야 한다. 액정 표시 모듈도 EL 표시 모듈과 같이 사용될 수도 있다. 상술된 실시 형태의 구동 회로는 주사 구동 회로(5003) 및 신호선 구동 회로(5004) 같은 제어를 위한 구동 회로부를 위해 사용될 수 있다. 액정 텔레비전 세트 또는 EL 텔레비전 세트는 도 12에 도시된 EL 표시 모듈 또는 액정 표시 모듈을 사용하여 완성될 수 있다.
도 13은 액정 텔레비전 세트 또는 EL 텔레비전 세트의 주 구성을 도시하는 블록도이다. 튜너(tuner; 5101)는 화상 신호들 및 음향 신호들을 수신한다. 화상 신호들은 화상 신호 증폭 회로(5102), 화상 신호 증폭 회로(5102)로부터 출력된 신호들을 적색, 녹색 및 청색의 각 컬러 신호들로 변환하는 화상 신호 처리 회로(5103) 및 구동 IC의 입력 명세 사항을 충족시키도록 화상 신호들을 변환시키기 위한 제어 회로(5012)에 의해 처리된다. 제어 회로(5012)는 신호들을 주사선측 및 신호선측으로 출력한다. 디지털 구동의 경우에, 신호선측은 입력 디지털 신호가 공급될 m개의 신호들로 분할되도록 신호 분할 회로(5013)를 구비할 수 있다.
튜너(5101)에 수신된 신호들 중, 음향 신호들이 음향 신호 증폭 회로(5105)에 전송되고, 출력이 음향 신호 처리 회로(5106)를 통해 스피커(5107)에 공급된다. 제어 회로(5108)는 입력부(5109)로부터 볼륨 및 수신 스테이션(수신 주파수) 같은 제어 데이터를 수신하고, 출력 신호들을 튜너(5101) 및 음향 신호 처리 회로(5106)에 송출한다.
액정 표시 모듈 또는 EL 표시 모듈은 도 14a에 도시된 바와 같이 텔레비전 세트를 완성하도록 하우징(5201)에 통합된다. 표시 패널(5202)은 액정 표시 모듈 또는 EL 표시 모듈에 의해 형성된다. 스피커(5203), 제어 스위치(5204) 등이 적절히 제공된다.
도 14b는 휴대용 디스플레이를 갖는 무선 텔레비전 세트를 도시한다. 배터리 및 신호 수신기는 하우징(5212)에 통합되고, 배터리는 표시부(5213) 및 스피커부(5217)를 구동시킨다. 배터리는 배터리 충전기(5210)를 사용함으로써 반복적으로 충전될 수 있다. 또한, 배터리 충전기(5210)는 디스플레이의 신호 수신기로 전송될 수 있는 화상 신호들을 전송 및 수신할 수 있다. 하우징(5212)은 제어 키(5216)에 의해 제어된다. 도 14b에 도시된 장치는 신호들이 제어 키(5216)를 제어함으로써 하우징(5212)으로부터 배터리 충전기(5210)에 전송될 수 있기 때문에, 화상 및 음향 대화형 통신 장치라 불려질 수 있다. 장치는 또한 제어 키(5216)를 제어함으로써 하우징(5212)으로부터 배터리 충전기(5210)로 신호들이 전송될 수 있으며, 전자 기기의 통신이 제어될 수 있도록 배터리 충전기(5210)에 의해 전송될 수 있는 신호들이 다른 전자 기기에 의해 수신될 수 있기 때문에, 범용 원격 제어 장치라 불려질 수 있다. 본 발명은 표시부(5213), 제어 회로부 등에 적용될 수 있다.
도 12 내지 도 14b에 도시된 텔레비전 세트들에 본 발명을 사용함으로써, 저 전력 소비 텔레비전 세트가 제조될 수 있다.
본 발명은 텔레비전 세트 뿐만 아니라 특히, 퍼스널 컴퓨터의 모니터, 기차역들, 공항들 등에서의 정보 표시 패널들 및 시가지의 광고 표시 패널들을 대표적 예로하는 대형 표시 매체 같은 다양한 목적들을 위해서도 적용될 수 있다는 것은 두말할 필요가 없다.
도 15a는 표시 패널(5301) 및 인쇄 배선 기판(5302)을 조합함으로써 형성된 모듈을 도시한다. 표시 패널(5301)은 복수의 화소들이 제공된 화소부(5303), 제1 주사선 구동 회로(5304), 제2 주사선 구동 회로(5305) 및 선택된 화소들에 비디오 신호들을 공급하기 위한 신호선 구동 회로(5306)를 갖는다. 상술된 실시 형태는 신호선 구동 회로(5306)를 위해 사용될 수 있다.
인쇄 배선 기판(5302)은 제어기(5307), 중앙 처리 유닛(CPU)(5308), 메모리(5309), 전원 회로(5310), 음향 처리 회로(5311), 전송 및 수신 회로(5312) 등을 갖는다. 인쇄 배선 기판(5302)은 가요성 인쇄 회로(FPC)(5313)에 의해 표시 패널(5301)에 접속된다. 전원 전압 또는 신호의 노이즈 개입을 방지하고, 또한, 신호들의 느린 상승을 방지하기 위해 커패시터 및 버퍼 회로가 인쇄 배선 기판(5302) 위에 제공될 수 있다. 또한, 제어기(5307), 음향 처리 회로(5311), 메모리(5309), CPU(5308), 전원 회로(5310) 등이 COG(칩 온 글래스) 방법을 사용하여 표시 패널(5301)위에 장착될 수 있다. COG법에 의해, 인쇄 배선 기판(5302)은 소형화될 수 있다.
다양한 제어 신호들이 인쇄 배선 기판(5302) 위에 제공된 인터페이스(I/F)(5314)를 통해 입력 및 출력된다. 안테나 내외로 신호들을 전송 및 수신하기 위한 안테나 포트(5315)가 인쇄 배선 기판(5302) 위에 제공된다.
도 15b는 도 15a에 도시된 모듈의 블록도를 도시한다. 모듈은 VRAM(5316), DRAM(5317), 플래시 메모리(5318) 등을 메모리(5309)로서 갖는다. VRAM(5316)은 표시 패널(5301)상에 표시될 화상 데이터를 저장하고, DRAM(5317)은 화상 데이터 또는 음향 데이터를 저장하며, 플래시 메모리(5318)는 다양한 프로그램들을 저장한다.
비록 전원 회로(5310)에 배선들을 접속시키는 것이 도시되어 있지 않지만, 전원 회로(5310)는 표시 패널(5301), 제어기(5307), CPU(5308), 음향 처리 회로(5311), 메모리(5309) 및 전송 및 수신 회로(5312)를 동작시키기 위해 전력을 공급하도록 접속된다. 전류 소스는 표시 패널(5301)의 명세 사항에 따라 전원 회로(5310)에 제공될 수 있다.
CPU(5308)는 제어 신호 발생 회로(5320), 해독기(decipherer)(5321), 레지스터(5322), 산술 회로(5323), RAM(5324) 및 CPU(5308)를 위한 인터페이스(5319)를 구비한다. 인터페이스(5319)를 통해 CPU(5308)에 입력된 다양한 신호들은 레지스터(5322)에 한번 저장되며, 그후, 산술 회로(5323), 해독기(5321) 등에 입력된다. 산술 회로(5323)는 입력 신호들에 따라 동작을 수행하며, 다양한 명령들이 전송되는 어드레스를 지정한다. 다른 한편, 해독기(5321)에 입력된 신호들은 디코딩되며, 제어 신호 생성 회로(5320)에 입력된다. 제어 신호 생성 회로(5320)는 입력 신호들에 따라 다양한 방향들을 포함하는 신호들을 생성하며, 이들을 산술 회로(5323)에서 지정된 어드레스, 구체적으로는 메모리(5309), 전송 및 수신 회로(5312), 음향 처리 회로(5311) 및 제어기(5307)에 전송한다.
메모리(5309), 전송 및 수신 회로(5312), 음향 처리 회로(5311) 및 제어기(5307)는 각각 수신된 명령에 따라 동작된다. 그 동작들에 대하여 후술한다.
포인팅 장치 또는 키보드 같은 입력 수단(5325)으로부터 입력된 신호들은 인터페이스(I/F)(5314)를 통해 인쇄 배선 기판(5302) 위에 장착된 CPU(5308)에 전송된다. 제어 신호 생성 회로(5320)는 포인팅 장치 또는 키보드 같은 입력 수단(5325)으로부터 전송된 신호들에 따라 제어기(5307)에 전송되도록 VRAM(5316)에 저장된 화상 데이터를 지정된 포맷으로 변환한다.
제어기(5307)는 표시 패널(5301)에 전송되도록 표시 패널(5301)의 명세 사항에 따라 CPU(5308)로부터 전송된 화상 데이터를 포함하는 신호들을 처리한다. 또한, 제어기(5307)는 Hsync 신호(수평 동기화 신호), Vsync 신호(수직 동기화 신호), 클록 신호(CLK), 교류 전압(AC Cont) 및 스위칭 신호(L/R)를 표시 패널(5301)에 공급되는 CPU(5308)로부터 입력된 다양한 신호들 또는 전원 회로(5310)로부터 입력된 전원 전압에 따라 생성한다.
안테나(5328)에서 전기파로서 수신 또는 전송된 신호들을 처리하는 전송 및 수신 회로(5312)는 절연체, 대역 통과 필터, VCO(전압 제어식 발진기), LPF(저역 통과 필터), 커플러 및 발룬(balun) 같은 고주파수 회로들을 포함한다. 전송 및 수신 회로(5312)에 전송 또는 수신된 신호들 중 음향 데이터를 포함하는 신호들은 CPU(5308)로부터의 명령들에 따라 음향 처리 회로(5311)에 전송된다.
CPU(5308)의 명령들에 따라 전송된 음향 데이터를 포함하는 신호들은 음향 처리 회로(5311)에서 음향 신호들로 복조되며, 스피커(5327)에 전송된다. 마이크로폰(5326)으로부터 전송된 음향 신호들은 음향 처리 회로(5311)에서 변조되며, CPU(5308)로부터의 명령들에 따라 전송 및 수신 회로(5312)에 전송된다.
제어기(5307), CPU(5308), 전원 회로(5310), 음향 처리 회로(5311) 및 메모리(5309)는 본 실시 형태에서, 패키지로 장착될 수 있다. 본 실시 형태는 아이졸레이터, 대역 통과 필터, VCO(전압 제어식 발진기), LPF(저역 통과 필터), 커플러 또는 발룬 같은 고주파수 회로들을 제외한 임의의 회로들에 적용될 수 있다.
도 16은 도 15a 및 도 15b에 도시된 모듈을 포함하는 이동 전화들의 일 모드를 도시한다. 표시 패널(5301)은 하우징(5330)내에 통합되며, 이는 자유롭게 차단될 수 있다. 하우징(5330)의 형상 및 치수는 표시 패널(5301)의 치수에 따라 변경될 수 있다. 표시 패널(5301)을 고정하기 위한 하우징(5330)은 모듈을 조립하도록 인쇄 기판(5331)에 설치된다.
표시 패널(5301)은 FPC(5313)를 통해 인쇄 기판(5331)에 접속된다. 스피커(5332), 마이크로폰(5333), 전송 및 수신 회로(5334), CPU, 제어기 등을 포함하는 신호 처리 회로(5335)는 인쇄 기판(5331) 위에 형성된다. 이런 모듈, 입력 수단(5336), 배터리(5337) 및 안테나(5340)는 하우징(5339)에 통합되도록 조합된다. 표시 패널(5301)의 화소부는 하우징(5339)의 개방 윈도우로부터 보여지도록 배치된다.
본 실시 형태의 이동 전화들은 기능들 또는 목적들에 따라 다양한 모드들이 되도록 변경될 수 있다. 예를 들면, 복수의 표시 패널들이 제공되거나, 하우징들이 힌지로 개방 또는 폐쇄되도록 복수의 개별 부재들에 제공되는 경우, 상술된 효과들이 얻어질 수 있다.
저 전력 소비 이동 전화 등은 도 15 및 도 16에 도시된 모듈 또는 이동 전화 에 본 발명을 적용함으로써 제조될 수 있다.
도 17a는 하우징(6001), 지지대(6002), 표시부(6003) 등에 의해 구성된 OLED 표시 또는 액정 표시이다. 도 15a에 도시된 표시 패널 및 도 12에 도시된 EL 표시 또는 액정 표시 모듈의 구성들은 표시부(6003)에 적용될 수 있다.
본 발명을 사용함으로써, 저 전력 소비 디스플레이가 제조될 수 있다.
도 17b는 컴퓨터이며, 이는 본체(6101), 하우징(6102), 표시부(6103), 키보드(6104), 외부 접속 포트(6105), 포인팅 마우스(6106) 등을 포함한다. 도 15a에 도시된 표시 패널 및 도 12에 도시된 EL 표시 모듈 또는 액정 표시 모듈의 구성들은 표시부(6103)에 적용된다.
본 발명을 사용함으로써, 저 전력 소비 컴퓨터가 제조될 수 있다.
도 17c는 휴대용 컴퓨터이며, 이는 본체(6201), 표시부(6202), 스위치(6203), 제어 키들(6204), 적외선 포트(6205) 등을 포함한다. 도 15a에 도시된 표시 패널 및 도 12에 도시된 EL 표시 모듈 또는 액정 표시 모듈의 구성들은 표시부(6202)에 적용될 수 있다.
본 발명을 사용함으로써, 저 전력 소비 컴퓨터가 제조될 수 있다.
도 17d는 휴대용 게임기이며, 이는 하우징(6301), 표시부(6302), 스피커부들(6303), 제어 키들(6304), 기록 매체 삽입부(6305) 등을 포함한다. 도 15a에 도시된 표시 패널 및 도 12에 도시된 EL 표시 모듈 또는 액정 표시 모듈의 구성들은 표시부(6302)에 적용될 수 있다.
본 발명을 사용함으로써, 저 전력 소비 게임기가 제조될 수 있다.
도 17e는 기록 매체(구체적으로, DVD 재생 장치)를 구비한 휴대용 화상 재생 장치이며, 이는 본체(6401), 하우징(6402), 표시부 A(6403), 표시부 B(6404), 기록 매체(DVD 등) 판독부(6405), 제어 키(6406), 스피커부(6407) 등을 포함한다. 표시부 A(6403)는 주로 화상 데이터를 표시하며, 표시부 B(6404)는 주로 텍스트 데이터를 표시한다. 도 15a에 도시된 표시 패널 및 도 12에 도시된 LE 표시 모듈 또는 액정 표시 모듈의 구성들은 표시부 A(6403), 표시부 B(6404), 제어 회로부 등에 적용될 수 있다. 기록 매체를 구비한 화상 재생 장치는 가정용 게임기 등을 포함할 수 있다는 것을 주의하여야 한다.
본 발명을 사용함으로써, 저 전력 소비 화상 재생 장치가 제조될 수 있다.
크기, 강도 또는 목적에 따라 전자 기기들에 사용되는 표시 장치들을 위하여, 유리 기판 및 내열성 플라스틱 기판이 사용될 수 있다. 따라서, 표시 장치는 크기 및 중량이 추가로 감소될 수 있다.
본 실시 형태는 단지 예시적이며, 따라서, 본 발명은 이런 응용들에 제한되지 않는다는 것을 주의하여야 한다.
본 실시 형태는 상술한 실시 형태들 중 임의의 것과 자유롭게 조합하여 포함될 수 있다.
본 출원은 2004년 11월 24일자로 일본 특허청에 출원된 일본 특허 출원 제 2004-339612호에 기초하며, 그 전문은 본 명세서에 참조로 포함되어 있다.
본 발명은 소스선을 충전 및 방전하기 위해 필요한 전원의 전력 소비의 감소를 실현하는 디지털 시간 계조 시스템을 사용하는 표시 장치 및 그 구동 방법을 제공한다.

Claims (19)

  1. 화소들의 M 행들 및 N 열들(M 및 N은 각각 자연수들);
    M개의 게이트선들;
    N개의 소스선들;
    (m-1)번째 행의 데이터 신호를 저장하기 위한 회로(2≤m≤M, m은 자연수);
    N개의 회로들 중 n번째 회로는(1≤n≤N, n은 자연수), m번째 행의 데이터 신호가 상기 N개의 소스선들 중 n번째 소스선에 입력되기 전에, 상기 m번째 행의 상기 데이터 신호를 상기 (m-1)번째 행의 상기 데이터 신호와 비교하도록 구성된, 상기 N개의 회로들;
    서로 전기적으로 접속되고 전원 회로에 전기적으로 접속된 N개의 제1 스위치들로서, 상기 N개의 제1 스위치들 중 n번째 제1 스위치는 상기 n번째 소스선에 전기적으로 접속된, 상기 N개의 제1 스위치들; 및
    서로 전기적으로 접속된 N개의 제2 스위치들로서, 상기 N개의 제2 스위치들 중 n번째 제2 스위치는 상기 n번째 소스선에 전기적으로 접속된, 상기 N개의 제2 스위치들을 포함하는, 표시 장치.
  2. 화소들의 M 행들 및 N 열들(M 및 N은 각각 자연수들);
    M개의 게이트선들;
    N개의 소스선들;
    (m-1)번째 행의 데이터 신호를 저장하기 위한 회로(2≤m≤M, m은 자연수);
    N개의 배타적 논리합 회로들(exclusive disjunction circuits) 중 n번째 배타적 논리합 회로는(1≤n≤N, n은 자연수), m번째 행의 데이터 신호가 상기 N개의 소스선들 중 n번째 소스선에 입력되기 전에, 상기 m번째 행의 상기 데이터 신호를 상기 (m-1)번째 행의 상기 데이터 신호와 비교하도록 구성된, 상기 N개의 배타적 논리합 회로들;
    서로 전기적으로 접속되고 전원 회로에 전기적으로 접속된 N개의 제1 스위치들로서, 상기 N개의 제1 스위치들 중 n번째 제1 스위치는 상기 n번째 소스선에 전기적으로 접속된, 상기 N개의 제1 스위치들; 및
    서로 전기적으로 접속된 N개의 제2 스위치들로서, 상기 N개의 제2 스위치들 중 n번째 제2 스위치는 상기 n번째 소스선에 전기적으로 접속된, 상기 N개의 제2 스위치들을 포함하는, 표시 장치.
  3. 화소들의 M 행들 및 N 열들(M 및 N은 각각 자연수들);
    M개의 게이트선들;
    N개의 소스선들;
    상기 N개의 소스선들을 구동시키기 위한 시프트 레지스터 회로;
    상기 시프트 레지스터 회로에 전기적으로 접속된 N개의 제1 래치 회로들;
    N개의 제2 래치 회로들 중 n번째 제2 래치 회로는(1≤n≤N, n은 자연수), 상기 N개의 제1 래치 회로들 중 n번째 제1 래치 회로에 전기적으로 접속된, 상기 N개의 제2 래치 회로들;
    N개의 제2 레벨 시프터 회로들 중 n번째 제2 레벨 시프터 회로는 상기 n번째 제2 래치 회로에 전기적으로 접속된, 상기 N개의 제2 레벨 시프터 회로들;
    (m-1)번째 행의 데이터 신호를 유지하기 위한 제3 래치 회로(2≤m≤M, m은 자연수);
    N개의 배타적 논리합 회로들 중 n번째 배타적 논리합 회로는, m번째 행의 데이터 신호가 상기 N개의 소스선들 중 n번째 소스선에 입력되기 전에, 상기 m번째 행의 상기 데이터 신호를 상기 (m-1)번째 행의 상기 데이터 신호와 비교하도록 구성된, 상기 N개의 배타적 논리합 회로들;
    N개의 제1 레벨 시프터 회로들 중 n번째 제1 레벨 시프터 회로는 상기 n번째 배타적 논리합 회로에 전기적으로 접속된, 상기 N개의 제1 레벨 시프터 회로들;
    N개의 버퍼 회로들 중 n번째 버퍼 회로는 상기 n번째 제2 레벨 시프터 회로 및 전원 회로에 전기적으로 접속된, 상기 N개의 버퍼 회로들;
    N개의 제1 트랜스미션(transmission) 게이트 회로들 중 n번째 제1 트랜스미션 게이트 회로는 상기 n번째 버퍼 회로에 전기적으로 접속된, 상기 N개의 제1 트랜스미션 게이트 회로들; 및
    N개의 제2 트랜스미션 게이트 회로들은 서로 전기적으로 접속되고, 상기 N개의 제2 트랜스미션 게이트 회로들 중 n번째 제2 트랜스미션 게이트 회로는 상기 n번째 제1 레벨 시프터 회로에 전기적으로 접속되고 상기 n번째 소스선에 전기적으로 접속된, 상기 N개의 제2 트랜스미션 게이트 회로들을 포함하고,
    상기 n번째 소스선은 상기 n번째 제1 트랜스미션 게이트 회로를 통해 상기 n번째 버퍼 회로에 전기적으로 접속되는, 표시 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 n번째 소스선은 N개의 버퍼 회로들 중 n번째 버퍼 회로를 통해 상기 전원 회로에 전기적으로 접속되는, 표시 장치.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 N개의 회로들 각각은 래치 회로 및 배타적 논리합 회로를 포함하는, 표시 장치.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 표시 장치는 디지털 계조 표시 장치인, 표시 장치.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    선 순차 구동은 상기 표시 장치에 의해 수행되는, 표시 장치.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 표시 장치는 EL 표시 장치인, 표시 장치.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 표시 장치는 액정 표시 장치인, 표시 장치.
  11. 화소들의 M 행들 및 N 열들(M 및 N은 각각 자연수들), M개의 게이트선들, 및 N개의 소스선들을 갖고, 선 순차 구동이 수행되는 표시 장치를 구동시키기 위한 방법으로서,
    (m-1)번째 행(2≤m≤M, m은 자연수)의 데이터 신호를 상기 N개의 소스선들 각각에 입력하는 단계;
    상기 N개의 소스선들을 전원 회로로부터 전기적으로 차단시키는 단계;
    m번째 행의 데이터 신호가 상기 N개의 소스선들에 입력되기 전에, 상기 m번째 행의 상기 데이터 신호를 상기 (m-1)번째 행의 상기 데이터 신호와 비교하는 단계;
    상기 N개의 소스선들 중 제1 소스선과 상기 N개의 소스선들 중 제2 소스선을 전기적으로 접속시키는 단계로서, 상기 제1 소스선의 상기 (m-1)번째 행의 상기 데이터 신호는 고전위에 있고, 상기 제1 소스선의 상기 m번째 행의 상기 데이터 신호는 저전위에 있고, 상기 제2 소스선의 상기 (m-1)번째 행의 상기 데이터 신호는 저전위에 있고, 상기 제2 소스선의 상기 m번째 행의 상기 데이터 신호는 고전위에 있는, 상기 제1 소스선과 상기 제2 소스선을 전기적으로 접속시키는 단계; 및
    상기 m번째 행의 상기 데이터 신호가 상기 N개의 소스선들 각각에 입력되도록, 접속된 상기 소스선들 각각을 전기적으로 차단시키는 단계를 포함하는, 표시 장치 구동 방법.
  12. 화소들의 M 행들 및 N 열들(M 및 N은 각각 자연수들), M개의 게이트선들, 및 N개의 소스선들을 갖고, 선 순차 구동이 수행되는 표시 장치를 구동시키기 위한 방법으로서,
    (m-1)번째 행(2≤m≤M, m은 자연수)의 데이터 신호를 유지하는 단계;
    상기 (m-1)번째 행의 상기 데이터 신호를 상기 N개의 소스선들 중 하나에 입력하는 단계;
    m번째 행의 데이터 신호가 상기 N개의 소스선들 중 하나에 입력되기 전에, 상기 m번째 행의 상기 데이터 신호를 상기 (m-1)번째 행의 유지된 상기 데이터 신호와 비교하는 단계;
    상기 m번째 행의 상기 데이터 신호가 상기 (m-1)번째 행의 상기 데이터 신호와 다른 경우, 상기 m번째 행의 상기 데이터 신호가 입력되는 소스선들을 전원 회로로부터 전기적으로 차단시키는 단계;
    상기 N개의 소스선들 중 제1 소스선과 상기 N개의 소스선들 중 제2 소스선을 전기적으로 접속시키는 단계로서, 상기 제1 소스선의 상기 (m-1)번째 행의 상기 데이터 신호는 고전위에 있고, 상기 제1 소스선의 상기 m번째 행의 상기 데이터 신호는 저전위에 있고, 상기 제2 소스선의 상기 (m-1)번째 행의 상기 데이터 신호는 저전위에 있고, 상기 제2 소스선의 상기 m번째 행의 상기 데이터 신호는 고전위에 있는, 상기 제1 소스선과 상기 제2 소스선을 전기적으로 접속시키는 단계; 및
    상기 m번째 행의 상기 데이터 신호가 상기 N개의 소스선들 중 상기 하나에 입력되도록, 상기 전원 회로에 전기적으로 접속되는 상기 접속된 소스선들 각각을 전기적으로 차단시키는 단계를 포함하는, 표시 장치 구동 방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 N개의 소스선들 중 n번째 소스선(1≤n≤N, n은 자연수)은 N개의 버퍼 회로들 중 n번째 버퍼 회로를 통해 상기 전원 회로에 전기적으로 접속되는, 표시 장치 구동 방법.
  14. 제 11 항 또는 제 12 항에 있어서,
    상기 m번째 행의 상기 데이터 신호는 배타적 논리합 회로에 의해 상기 (m-1)번째 행의 상기 데이터 신호와 비교되는, 표시 장치 구동 방법.
  15. 제 11 항 또는 제 12 항에 있어서,
    상기 제1 소스선과 상기 제2 소스선을 전기적으로 접속시키는 단계에 의해 상기 제1 소스선 및 상기 제2 소스선에서 충전 또는 방전이 수행되는, 표시 장치 구동 방법.
  16. 제 11 항 또는 제 12 항에 있어서,
    상기 표시 장치는 디지털 계조 표시 장치인, 표시 장치 구동 방법.
  17. 제 12 항에 있어서,
    상기 (m-1)번째 행의 상기 데이터 신호는 래치 회로 내에 유지되는, 표시 장치 구동 방법.
  18. 제 11 항 또는 제 12 항에 있어서,
    상기 표시 장치는 EL 표시 장치인, 표시 장치 구동 방법.
  19. 제 11 항 또는 제 12 항에 있어서,
    상기 표시 장치는 액정 표시 장치인, 표시 장치 구동 방법.
KR1020050112692A 2004-11-24 2005-11-24 표시 장치 및 그 구동 방법 KR101133458B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00339612 2004-11-24
JP2004339612 2004-11-24

Publications (2)

Publication Number Publication Date
KR20060058036A KR20060058036A (ko) 2006-05-29
KR101133458B1 true KR101133458B1 (ko) 2012-04-09

Family

ID=36460488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050112692A KR101133458B1 (ko) 2004-11-24 2005-11-24 표시 장치 및 그 구동 방법

Country Status (4)

Country Link
US (1) US7616182B2 (ko)
KR (1) KR101133458B1 (ko)
CN (1) CN100501543C (ko)
TW (1) TWI391887B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070188506A1 (en) * 2005-02-14 2007-08-16 Lieven Hollevoet Methods and systems for power optimized display
TWI585730B (zh) * 2006-09-29 2017-06-01 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP5508662B2 (ja) 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
TWI339377B (en) * 2007-02-12 2011-03-21 Chimei Innolux Corp Liquid crystal display and driving method thereof
TWI396174B (zh) * 2008-08-27 2013-05-11 Au Optronics Corp 閘極驅動積體電路、其之控制訊號產生方法及液晶顯示器
TWI560664B (en) 2011-04-12 2016-12-01 Au Optronics Corp Bistable display panel and data driving circuit thereof
US9208711B2 (en) * 2011-05-24 2015-12-08 Novatek Microelectronics Corp. Apparatus and method for driving display
TWI441128B (zh) * 2011-05-24 2014-06-11 Novatek Microelectronics Corp 顯示器的驅動裝置及方法
KR102054669B1 (ko) * 2013-06-25 2020-01-22 엘지디스플레이 주식회사 표시장치 및 그 구동방법
US20150095679A1 (en) * 2013-09-30 2015-04-02 Sonos, Inc. Transitioning A Networked Playback Device Between Operating Modes
TWI524324B (zh) * 2014-01-28 2016-03-01 友達光電股份有限公司 液晶顯示器
KR102174104B1 (ko) 2014-02-24 2020-11-05 삼성디스플레이 주식회사 데이터 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102342739B1 (ko) * 2014-10-13 2021-12-24 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US11881136B2 (en) * 2021-12-28 2024-01-23 Novatek Microelectronics Corp. Display driver for reducing redundant power waste and heat and driving method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004325705A (ja) 2003-04-24 2004-11-18 Renesas Technology Corp 半導体集積回路装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3617206B2 (ja) * 1996-08-16 2005-02-02 セイコーエプソン株式会社 表示装置、電子機器及び駆動方法
JP3586998B2 (ja) 1996-10-31 2004-11-10 ソニー株式会社 液晶ディスプレイの駆動装置
US7193594B1 (en) * 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
JP2001100711A (ja) * 1999-07-26 2001-04-13 Sharp Corp ソースドライバ、ソースライン駆動回路およびそれを用いた液晶表示装置
US7129918B2 (en) * 2000-03-10 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving electronic device
TW509884B (en) * 2001-07-25 2002-11-11 Advaced Reality Technology Inc Source driver for liquid crystal display
JP3758039B2 (ja) * 2002-06-10 2006-03-22 セイコーエプソン株式会社 駆動回路及び電気光学装置
KR100486254B1 (ko) * 2002-08-20 2005-05-03 삼성전자주식회사 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법
US8035626B2 (en) 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
JP4663327B2 (ja) 2003-02-28 2011-04-06 株式会社半導体エネルギー研究所 半導体装置
JP4434628B2 (ja) 2003-05-29 2010-03-17 三菱電機株式会社 液晶表示装置
JP4353759B2 (ja) * 2003-09-22 2009-10-28 Ｎｅｃエレクトロニクス株式会社 駆動回路
KR100608106B1 (ko) * 2003-11-20 2006-08-02 삼성전자주식회사 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법
JP4485184B2 (ja) 2003-12-15 2010-06-16 株式会社半導体エネルギー研究所 発光装置および電子機器
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US7825021B2 (en) 2004-01-16 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP4285386B2 (ja) * 2004-10-04 2009-06-24 セイコーエプソン株式会社 ソースドライバ、電気光学装置及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004325705A (ja) 2003-04-24 2004-11-18 Renesas Technology Corp 半導体集積回路装置

Also Published As

Publication number Publication date
TWI391887B (zh) 2013-04-01
US7616182B2 (en) 2009-11-10
US20060109229A1 (en) 2006-05-25
KR20060058036A (ko) 2006-05-29
CN1779542A (zh) 2006-05-31
TW200620191A (en) 2006-06-16
CN100501543C (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
KR101133458B1 (ko) 표시 장치 및 그 구동 방법
JP6570676B2 (ja) 発光装置
US7187356B2 (en) Driver circuit of a display device
US7301520B2 (en) Image display device and driver circuit therefor
CN1975844B (zh) 半导体器件、显示装置和电子装置
KR100913931B1 (ko) 디스플레이 장치 및 이를 사용한 디스플레이 시스템
US7323924B2 (en) Level shifter circuit
US7298355B2 (en) Display device
JP5238126B2 (ja) 表示装置とその駆動方法
JP2007114625A (ja) 表示装置及び当該表示装置を具備する電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 8