KR101133139B1

KR101133139B1 - Method for processing received signal in RFID reader, and RFID reader adopting the method

Info

Publication number: KR101133139B1
Application number: KR1020100060135A
Authority: KR
Inventors: 조성호; 남성식; 윤창석; 김지형; 윤석준
Original assignee: 한양대학교 산학협력단; 삼성테크윈 주식회사
Priority date: 2010-06-24
Filing date: 2010-06-24
Publication date: 2012-04-19
Also published as: KR20110139985A

Abstract

본 발명에 따른 방법은, 알에프아이디(RFID) 태그로부터의 수신 신호를 처리하는 알에프아이디(RFID) 리더에서의 수신-신호 처리 방법으로서, 단계들 (a) 내지 (d)를 포함한다. 단계 (a)에서는, 수신 신호로부터 서로 다른 위상의 I 신호와 Q 신호가 생성된다. 단계 (b)에서는 상기 수신 신호의 전력이 측정된다. 단계 (c)에서는, 수신 신호의 전력 값이 임계 전력의 값을 초과하면, I 신호와 Q 신호 중에서 보다 높은 강도의 신호가 선택된다. 단계 (d)에서는, 수신 신호의 전력 값이 임계 전력의 값을 초과하지 않으면, I 신호의 실수부와 I 신호의 허수부가 결합된 I 결합 신호가 생성되고, Q 신호의 실수부와 Q 신호의 허수부가 결합된 Q 결합 신호가 생성되어, I 결합 신호와 Q 결합 신호 중에서 보다 높은 강도의 신호가 선택된다.The method according to the invention comprises a step (a) to (d) of a receive-signal processing method in an RFID reader which processes a received signal from an RFID tag. In step (a), I and Q signals of different phases are generated from the received signal. In step (b) the power of the received signal is measured. In step (c), if the power value of the received signal exceeds the value of the threshold power, a higher strength signal is selected from the I and Q signals. In step (d), if the power value of the received signal does not exceed the value of the threshold power, an I-coupled signal combining the real part of the I signal and the imaginary part of the I signal is generated, and the real part of the Q signal and the Q signal A Q combined signal having an imaginary part combined is generated, and a higher strength signal is selected from the I combined signal and the Q combined signal.

Description

Receiving-signal processing method in RFID reader, and RFID reader adopting the method {Method for processing received signal in RFID reader, and RFID reader adopting the method}

본 발명은, 알에프아이디(RFID : Radio Frequency IDentification) 리더에서의 수신-신호 처리 방법, 및 이 방법을 채용한 알에프아이디(RFID) 리더에 관한 것으로서, 보다 상세하게는, 알에프아이디(RFID) 태그로부터의 수신 신호를 처리하는 알에프아이디(RFID) 리더에서의 수신-신호 처리 방법, 및 이 방법을 채용한 알에프아이디(RFID) 리더에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a received-signal processing method in an RFID reader, and an RFID reader employing the method. More specifically, the present invention relates to an RFID tag. A receive-signal processing method in an RFID reader for processing a received signal of a radio frequency (RFID) reader, and an RFID reader employing the method.

도 1은, 일반적인 알에프아이디(RFID) 리더들(111a 내지 111m) 각각이 복수의 알에프아이디(RFID) 태그들(121a 내지 121n, 191a 내지 191n)로부터 태그 정보를 수신하여, 통신망(2)을 통하여 서버 장치(3)에 전송하는 알에프아이디(RFID)의 시스템을 보여준다.FIG. 1 shows that general RFID readers 111a through 111m each receive tag information from a plurality of RFID tags 121a through 121n and 191a through 191n, and communicate with each other through the communication network 2. The system of RFID which transmits to the server apparatus 3 is shown.

여기에서, 알에프아이디(RFID) 리더들(111a 내지 111m) 각각은, 복수의 알에프아이디(RFID) 태그들(121a 내지 121n, 191a 내지 191n)에 질의 명령(Query command)을 보내고, 이에 응답하는 어느 한 알에프아이디(RFID) 태그로부터의 태그 정보 예를 들어, EPC(Electr-Product Code)를 받는다.Here, each of the RFID readers 111a through 111m sends a query command to the plurality of RFID tags 121a through 121n and 191a through 191n, and responds to any of these. Tag information from an RFID tag, for example, receives an EPC (Electr-Product Code).

여기에서, 종래의 알에프아이디(RFID) 리더들 각각은 제어부, 수신부, Q-아날로그-디지털 변환기 및 I-아날로그-디지털 변환기를 포함한다.Here, each of the conventional RFID readers includes a controller, a receiver, a Q-analog-digital converter and an I-analog-digital converter.

수신부는 알에프아이디(RFID) 태그로부터의 수신 신호를 입력받아 서로 다른 위상의 Q 신호와 I 신호를 발생시킨다. Q-아날로그-디지털 변환기는 수신부로부터의 Q 신호를 디지털 Q 신호로 변환한다. I-아날로그-디지털 변환기는 수신부로부터의 I 신호를 디지털 I 신호로 변환한다.The receiver receives a received signal from an RFID tag and generates Q and I signals having different phases. The Q-analog-to-digital converter converts the Q signal from the receiver into a digital Q signal. The I-analog-digital converter converts the I signal from the receiver into a digital I signal.

제어부는 디지털 복조기 및 디코더를 포함한다.The control unit includes a digital demodulator and a decoder.

디지털 복조기는 Q-아날로그-디지털 변환기 및 I-아날로그-디지털 변환기로부터의 디지털 Q 신호와 디지털 I 신호에 대하여 선택 복조 또는 결합 복조를 수행한다. 여기에서 선택 복조는 통상적으로 "선택 I/Q 다이버시티(diversity)"로 불리워진다. 또한 결합 복조란 통상적으로 "결합 I/Q 다이버시티(diversity)"로 불리워진다. The digital demodulator performs selective demodulation or combined demodulation on the digital Q and digital I signals from the Q-analog-to-digital converter and the I-analog-to-digital converter. Selective demodulation here is commonly referred to as " selective I / Q diversity. &Quot; Combined demodulation is also commonly referred to as "coupled I / Q diversity".

요약하면, 선택 복조는 I 신호와 Q 신호 중에서 보다 높은 강도의 신호를 선택한다.In summary, selective demodulation selects a higher strength signal between the I and Q signals.

결합 복조는, I 신호의 실수부와 I 신호의 허수부가 결합된 I 결합 신호를 생성하고, Q 신호의 실수부와 Q 신호의 허수부가 결합된 Q 결합 신호를 생성하여, I 결합 신호와 Q 결합 신호 중에서 보다 높은 강도의 신호를 선택한다.Combined demodulation generates an I combined signal in which the real part of the I signal and the imaginary part of the I signal are combined, and generates a Q combined signal in which the real part of the Q signal and the imaginary part of the Q signal are combined, thereby combining the I combined signal and the Q combined signal. Select a higher strength signal from the signals.

디코더는 디지털 복조기로부터 연속적으로 입력되는 디지털 신호의 이진 데이터를 판별하면서 디코딩을 수행한다.The decoder performs decoding while discriminating binary data of a digital signal continuously input from the digital demodulator.

상기와 같은 종래의 알에프아이디(RFID) 리더에 의하면, 제어부 내의 디지털 복조기에서 선택 복조를 채용할 경우, 연산 횟수 및 소비 전력이 적다는 장점이 있으나, 수신 전력과 수신 정확도가 떨어지는 단점이 있다.According to the conventional RFID reader, when the selective demodulation is adopted in the digital demodulator in the controller, the number of operations and the power consumption are low, but the reception power and the reception accuracy are inferior.

또한, 제어부 내의 디지털 복조기에서 결합 복조를 채용할 경우, 연산 횟수 및 소비 전력이 많다는 단점이 있으나, 수신 전력과 수신 정확도가 향상되는 장점이 있다. In addition, when combined demodulation is employed in the digital demodulator in the controller, there are disadvantages in that the number of operations and the power consumption are high, but the reception power and the reception accuracy are improved.

본 발명의 목적은, 디지털 복조 동작을 위한 연산 횟수 및 소비 전력을 적응적으로 줄이면서 수신 전력과 수신 정확도를 적응적으로 향상시킬 수 있는 알에프아이디(RFID) 리더에서의 수신-신호 처리 방법, 및 이 방법을 채용한 알에프아이디(RFID) 리더를 제공하는 것이다.An object of the present invention is a method of receiving-signal processing in an RFID reader that can adaptively improve received power and receiving accuracy while adaptively reducing the number of operations and power consumption for a digital demodulation operation, and It is to provide RFID reader adopting this method.

본 발명의 방법은, 알에프아이디(RFID) 태그로부터의 수신 신호를 처리하는 알에프아이디(RFID) 리더에서의 수신-신호 처리 방법으로서, 단계들 (a) 내지 (d)를 포함한다.The method of the present invention comprises a step (a) to (d) of a receive-signal processing method in an RFID reader that processes a received signal from an RFID tag.

상기 단계 (a)에서는, 상기 수신 신호로부터 서로 다른 위상의 I 신호와 Q 신호가 생성된다.In step (a), I and Q signals of different phases are generated from the received signal.

상기 단계 (b)에서는 상기 수신 신호의 전력이 측정된다.In step (b) the power of the received signal is measured.

상기 단계 (c)에서는, 상기 수신 신호의 전력 값이 임계 전력의 값을 초과하면, 상기 I 신호와 Q 신호 중에서 보다 높은 강도의 신호가 선택된다.In the step (c), if the power value of the received signal exceeds the value of the threshold power, a higher strength signal is selected from the I and Q signals.

상기 단계 (d)에서는, 상기 수신 신호의 전력 값이 임계 전력의 값을 초과하지 않으면, 상기 I 신호의 실수부와 상기 I 신호의 허수부가 결합된 I 결합 신호가 생성되고, 상기 Q 신호의 실수부와 상기 Q 신호의 허수부가 결합된 Q 결합 신호가 생성되어, 상기 I 결합 신호와 상기 Q 결합 신호 중에서 보다 높은 강도의 신호가 선택된다.In the step (d), if the power value of the received signal does not exceed the value of the threshold power, an I-combined signal combining the real part of the I signal and the imaginary part of the I signal is generated, and the real of the Q signal. A Q combined signal in which a part and an imaginary part of the Q signal are combined is generated, and a higher strength signal is selected from the I combined signal and the Q combined signal.

본 발명의 알에프아이디(RFID) 리더는 알에프아이디(RFID) 태그와 통신을 수행하는 것으로서, 제어부, 수신부, Q-아날로그-디지털 변환기 및 I-아날로그-디지털 변환기를 포함한다.The RFID reader of the present invention communicates with an RFID tag, and includes a controller, a receiver, a Q-analog-digital converter, and an I-analog-digital converter.

상기 수신부는 알에프아이디(RFID) 태그로부터의 수신 신호를 입력받아 서로 다른 위상의 Q 신호와 I 신호를 발생시킨다. 상기 Q-아날로그-디지털 변환기는 상기 수신부로부터의 Q 신호를 디지털 Q 신호로 변환한다. 상기 I-아날로그-디지털 변환기는 상기 수신부로부터의 I 신호를 디지털 I 신호로 변환한다.The receiver receives a received signal from an RFID tag and generates Q and I signals having different phases. The Q-analog-digital converter converts the Q signal from the receiver into a digital Q signal. The I-analog-to-digital converter converts the I signal from the receiver into a digital I signal.

여기에서, 상기 제어부에 포함된 디지털 복조기가 선택 복조부, 결합 복조부 및 동작 선택부를 포함한다.Here, the digital demodulator included in the control unit includes a selection demodulator, a combined demodulator, and an operation selector.

상기 선택 복조부는 상기 I 신호와 Q 신호 중에서 보다 높은 강도의 신호를 선택한다.The selective demodulator selects a signal having a higher strength among the I signal and the Q signal.

상기 결합 복조부는, 상기 I 신호의 실수부와 상기 I 신호의 허수부가 결합된 I 결합 신호를 생성하고, 상기 Q 신호의 실수부와 상기 Q 신호의 허수부가 결합된 Q 결합 신호를 생성하여, 상기 I 결합 신호와 상기 Q 결합 신호 중에서 보다 높은 강도의 신호를 선택한다.The combined demodulator generates an I-coupled signal in which the real part of the I signal and the imaginary part of the I signal are combined, and generates a Q-combined signal in which the real part of the Q signal and the imaginary part of the Q signal are combined. A higher strength signal is selected from the I combined signal and the Q combined signal.

상기 동작 선택부는, 상기 수신 신호의 전력을 측정하여, 상기 수신 신호의 전력 값이 임계 전력의 값을 초과하면 상기 선택 복조부가 동작하도록 상기 선택 복조부와 상기 결합 복조부를 제어하고, 상기 수신 신호의 전력 값이 임계 전력의 값을 초과하지 않으면 상기 결합 복조부가 동작하도록 상기 선택 복조부와 상기 결합 복조부를 제어한다.The operation selector measures the power of the received signal, and controls the selective demodulator and the combined demodulator to operate the selective demodulator when a power value of the received signal exceeds a threshold power value. The selective demodulator and the combined demodulator are controlled to operate the combined demodulator when a power value does not exceed a threshold power value.

본 발명의 상기 알에프아이디(RFID) 리더에서의 수신-신호 처리 방법, 및 이 방법을 채용한 알에프아이디(RFID) 리더에 의하면, 수신 신호의 전력 값과 임계 전력의 값의 상호 비교 결과에 따라 선택 복조 또는 결합 복조가 수행된다.According to the received-signal processing method in the RFID reader of the present invention, and the RFID reader employing the method, selection is made based on a result of mutual comparison between the power value of the received signal and the value of the threshold power. Demodulation or joint demodulation is performed.

예를 들어, 수신 신호의 전력 값이 임계 전력의 값을 초과하면, 수신 전력과 수신 정확도가 높지 않아도 되므로, 선택 복조에 의하여 연산 횟수 및 소비 전력이 줄어들 수 있다.For example, when the power value of the received signal exceeds the value of the threshold power, since the received power and the receiving accuracy do not have to be high, the number of operations and power consumption may be reduced by selective demodulation.

또한, 수신 신호의 전력 값이 임계 전력의 값을 초과하지 않으면, 수신 전력과 수신 정확도가 높아야 하므로, 결합 복조에 의하여 수신 전력과 수신 정확도가 향상될 수 있다.In addition, if the power value of the received signal does not exceed the value of the threshold power, the received power and the receiving accuracy should be high, so that the received power and the receiving accuracy may be improved by combined demodulation.

따라서, 디지털 복조 동작을 위한 연산 횟수 및 소비 전력이 적응적으로 줄어들고 수신 전력과 수신 정확도가 적응적으로 향상될 수 있다.Therefore, the number of operations and power consumption for the digital demodulation operation can be adaptively reduced, and the reception power and the reception accuracy can be adaptively improved.

도 1은 일반적인 알에프아이디(RFID) 리더들 각각이 복수의 알에프아이디(RFID) 태그들로부터 태그 정보를 수신하여 서버 장치에 전송하는 알에프아이디(RFID)의 시스템을 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 의한 알에프아이디(RFID) 리더의 내부 구성을 보여주는 블록도이다.
도 3은 도 2의 제어부의 내부 구성을 보여주는 블록도이다.
도 4는 도 3의 디지털 복조기의 내부 구성을 보여주는 블록도이다.
도 5는 도 4의 동작 선택부의 알고리듬을 보여주는 흐름도이다.
도 6은 도 4의 선택 복조부의 내부 구성을 보여주는 블록도이다.
도 7은 도 4의 결합 복조부의 내부 구성을 보여주는 블록도이다.
도 8은 도 4의 동작 선택부에서 임계 전력의 값이 조정되는 알고리듬을 보여주는 흐름도이다.FIG. 1 is a diagram illustrating a system of RFIDs in which typical RFID readers receive tag information from a plurality of RFID tags and transmit the tag information to a server device.
2 is a block diagram illustrating an internal configuration of an RFID reader according to an embodiment of the present invention.
3 is a block diagram illustrating an internal configuration of a controller of FIG. 2.
4 is a block diagram illustrating an internal configuration of the digital demodulator of FIG. 3.
5 is a flowchart illustrating an algorithm of the operation selector of FIG. 4.
6 is a block diagram illustrating an internal configuration of a selective demodulator of FIG. 4.
FIG. 7 is a block diagram illustrating an internal configuration of the coupling demodulator of FIG. 4.
8 is a flowchart illustrating an algorithm in which a threshold power value is adjusted in the operation selector of FIG. 4.

하기의 설명 및 첨부된 도면은 본 발명에 따른 동작을 이해하기 위한 것이며, 본 기술 분야의 통상의 기술자가 용이하게 구현할 수 있는 부분은 생략될 수 있다. The following description and the annexed drawings are for understanding the operation according to the present invention, and a part that can be easily implemented by those skilled in the art may be omitted.

또한 본 명세서 및 도면은 본 발명을 제한하기 위한 목적으로 제공된 것은 아니고, 본 발명의 범위는 청구의 범위에 의하여 정해져야 한다. 본 명세서에서 사용된 용어들은 본 발명을 가장 적절하게 표현할 수 있도록 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다. In addition, the specification and drawings are not provided to limit the invention, the scope of the invention should be defined by the claims. Terms used in the present specification should be interpreted as meanings and concepts corresponding to the technical spirit of the present invention so as to best express the present invention.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다. BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 의한 알에프아이디(RFID) 리더의 내부 구성을 보여준다.Figure 2 shows the internal configuration of the RFID reader (RFID) reader according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 의한 알에프아이디(RFID)의 리더는, 알에프아이디(RFID)의 태그와 통신을 수행하는 것으로서, 송수신 안테나(21), 서큘레이터(circulator, 22), 제어부(24), 송신부(251 내지 256), 수신부(261 내지 264i,264q), 발진부(23), 및 아날로그-디지털 변환기들(265i, 265q)을 포함한다.Referring to FIG. 2, a RFID reader according to an embodiment of the present invention communicates with an RFID tag, and includes a transmit / receive antenna 21 and a circulator 22. , A controller 24, a transmitter 251 to 256, a receiver 261 to 264i and 264q, an oscillator 23, and analog-to-digital converters 265i and 265q.

송신부(251 내지 256)는 제어부(24)로부터의 태그 명령 데이터를 알에프아이디(RFID)의 태그로 전송한다. The transmitters 251 to 256 transmit the tag command data from the controller 24 to the tag of the RFID.

수신부(261 내지 264q)는, 알에프아이디(RFID)의 태그로부터의 수신 신호를 서로 다른 위상의 Q 신호(Sbq)와 I 신호(Sbi)로 변환한다.The receivers 261 to 264q convert the received signal from the RFID tag RFID into Q signals Sbq and I signals Sbi of different phases.

발진부(23)는 제어부(24)로부터의 제어 신호(Scon)에 따라 주파수 호핑(hopping)을 위하여 가변적 주파수의 발진 신호(Mfc)를 발생시킨다. The oscillator 23 generates an oscillation signal Mfc having a variable frequency for frequency hopping according to the control signal Scon from the controller 24.

Q-아날로그-디지털 변환기로서의 제1 아날로그-디지털 변환기(265q)는 수신부(261 내지 264i,264q)로부터의 Q 신호(Saq)를 디지털 Q 신호(Scq)로 변환하여 제어부(24)에 입력한다.The first analog-to-digital converter 265q as a Q-analog-digital converter converts the Q signal Saq from the receivers 261 to 264i and 264q into a digital Q signal Scq and inputs it to the control unit 24.

I-아날로그-디지털 변환기로서의 제2 아날로그-디지털 변환기(265i)는 수신부(261 내지 264i,264q)로부터의 I 신호(Sai)를 디지털 I 신호(Sci)로 변환하여 제어부(24)에 입력한다.The second analog-to-digital converter 265i as an I-analog-to-digital converter converts the I signal Sai from the receivers 261 to 264i and 264q into a digital I signal Sci and inputs it to the control unit 24.

제어부(24)는, 상기 각 부에 제어 신호들(Scon)을 발생시키면서, 태그 명령 데이터(Sdt)와 전력 신호를 알에프아이디(RFID)의 태그에 전송한다. 또한, Q-아날로그-디지털 변환기(265q)와 I-아날로그-디지털 변환기(265i)로부터의 Q 신호의 데이터(Scq)와 I 신호의 데이터(Sci)를 변조 및 디코딩하여 서버 장치에 전송한다.The control unit 24 transmits the tag command data Sdt and the power signal to the tag of the RFID while generating control signals Scon in the respective units. Further, the data Sc of the Q signal and the data Sci of the I signal from the Q-analog-digital converter 265q and the I-analog-digital converter 265i are modulated and decoded and transmitted to the server device.

송신부(251 내지 256)는 디지털-아날로그 변환기(251), 기저 주파수용 필터(252), 기저 주파수용 증폭기(253), 상향 믹서(Up-mixer, 254), 무선 주파수용 증폭기(255) 및 전력 증폭기(256)를 포함한다.Transmitters 251 to 256 are digital-to-analog converter 251, base frequency filter 252, base frequency amplifier 253, up-mixer 254, radio frequency amplifier 255 and power An amplifier 256.

디지털-아날로그 변환기(251)는 제어부(24)로부터의 태그 명령 데이터(Sdt)를 아날로그 신호(Sat)로 변환시킨다. 기저 주파수용 필터(252)는 디지털-아날로그 변환기(251)로부터의 송신 신호(Sat)의 노이즈를 제거하기 위하여 기저 주파수의 신호만을 통과시킨다. The digital-analog converter 251 converts the tag command data Sdt from the control unit 24 into an analog signal Sat. The base frequency filter 252 passes only the signal of the base frequency to remove noise of the transmission signal Sat from the digital-to-analog converter 251.

기저 주파수용 증폭기(253)는 기저 주파수용 필터(252)로부터의 송신 신호(Sbt)를 증폭한다. 상향 믹서(Up-mixer, 254)는, 발진부(23)로부터의 가변적 주파수의 발진 신호(Mfc)에 따라, 기저 주파수용 증폭기(253)로부터의 송신 신호(Sbt)의 주파수가 현재 사용될 무선 주파수가 되도록 조정한다. 즉, 기저 주파수용 증폭기(253)로부터의 송신 신호(Sbt)의 주파수를 fb, 그리고 발진부(23)로부터의 발진 신호(Mfc)의 주파수를 fm이라 하면, 상향 믹서(Up-mixer, 254)로부터의 송신 신호(Sht)의 주파수 ff는 아래의 수학식 1에 의하여 얻어진다.The base frequency amplifier 253 amplifies the transmission signal Sbt from the base frequency filter 252. In the up-mixer 254, according to the oscillation signal Mfc of the variable frequency from the oscillator 23, the radio frequency of the transmission signal Sbt from the base frequency amplifier 253 is currently used. Adjust if possible. That is, if the frequency of the transmission signal Sbt from the base frequency amplifier 253 is fb, and the frequency of the oscillation signal Mfc from the oscillator 23 is fm, it is determined from the up-mixer 254. The frequency ff of the transmission signal Sht is obtained by the following equation (1).

상기 수학식 1에서, 발진부(23)로부터의 발진 신호(Mfc)의 주파수 fm은 아래의 수학식 2 또는 수학식 3에 의하여 얻어진다.In Equation 1, the frequency fm of the oscillation signal Mfc from the oscillator 23 is obtained by Equation 2 or Equation 3 below.

상기 수학식들 2 및 3에서, fmp는 이전 주기에서의 발진 신호(Mfc)의 주파수를 가리킨다. fn은 적응적 주파수 호핑(hopping) 알고리듬에 따라 증가되거나 감소될 간격 주파수를 가리킨다.In Equations 2 and 3, fmp denotes the frequency of the oscillation signal Mfc in the previous period. fn indicates the interval frequency to be increased or decreased in accordance with the adaptive frequency hopping algorithm.

무선 주파수용 증폭기(255)는 상향 믹서(Up-mixer, 254)로부터의 송신 신호(Sht)의 전력을 1차적으로 증폭한다. 전력 증폭기(256)는 무선 주파수용 증폭기(255)로부터의 송신 신호(Sht)의 전력을 최종적으로 증폭한다. 전력 증폭기(256)로부터의 송신 신호(Sht)는 서큘레이터(22) 및 송수신 안테나(21)를 통하여 알에프아이디(RFID)의 태그로 전송된다.The radio frequency amplifier 255 primarily amplifies the power of the transmission signal Sht from the up-mixer 254. The power amplifier 256 finally amplifies the power of the transmission signal Sht from the radio frequency amplifier 255. The transmission signal Sht from the power amplifier 256 is transmitted to the tag of the RFID through the circulator 22 and the transmission / reception antenna 21.

한편, 수신부(261 내지 264i,264q)는 밸룬(BALUN : BALance to UNbalance Transformer, 261), Q 신호용 하향 믹서(Down-Mixer, 262q), I 신호용 하향 믹서(262i), 90^o 위상 천이기(phase shifter, 266), Q 신호용 저역 통과 필터(263q), I 신호용 저역 통과 필터(263i), Q 신호용 차동 증폭기(264q), 및 I 신호용 차동 증폭기(264i)를 포함한다.Meanwhile, the receivers 261 to 264i and 264q include a balun (BALance to UNbalance Transformer, 261), a Q-signal down mixer (Down-Mixer, 262q), an I-signal down mixer (262i), and a 90 ^o phase shifter. shifter 266), low pass filter 263q for Q signals, low pass filter 263i for I signals, differential amplifier 264q for Q signals, and differential amplifier 264i for I signals.

밸룬(BALUN, 261)은 서큘레이터(22)의 수신 신호를 서로 다른 위상(본 실시예의 경우, 서로 180^o(π)의 위상차를 가짐)의 제1 신호(Sh+)와 제2 신호(Sh-)로 변환한다. The balun BALUN 261 receives the signals of the circulator 22 from the first signal Sh + and the second signal Sh− of different phases (in this embodiment, having a phase difference of 180 ^° (π) from each other). To.

90^o 위상 천이기(phase shifter, 266)는 발진부(23)로부터의 발진 신호(Mfc)의 위상을 90^o 천이시킨다. A 90 ^° phase shifter 266 shifts the phase of the oscillation signal Mfc from the oscillator 23 by 90 ^° .

Q 신호용 하향 믹서(Down-Mixer, 262q)는, 밸룬(BALUN, 261)으로부터의 제1 신호(Sh+)와 제2 신호(Sh-)를 90^o 위상 천이기(phase shifter, 266)로부터의 발진 신호에 따라 기저 주파수의 Q+ 신호(Sq+)와 Q- 신호(Sq-)로 변환한다. Down-mixer 262q for the Q signal oscillates the first signal Sh + and the second signal Sh- from the balun BALUN 261 from a 90 ^° phase shifter 266. According to the signal, it is converted into a base frequency Q + signal (Sq +) and Q- signal (Sq-).

I 신호용 하향 믹서(262i)는, 밸룬(BALUN, 261)으로부터의 제1 신호(Sh+)와 제2 신호(Sh-)를 발진부(23)로부터의 발진 신호(Mfc)에 따라 기저 주파수의 I+ 신호(Si+)와 I- 신호(Si-)로 변환한다. The down mixer 262i for the I signal uses the first signal Sh + and the second signal Sh- from the balun BALUN 261 in response to the oscillation signal Mfc from the oscillation unit 23, at the base frequency I + signal. Convert to (Si +) and I- signals (Si-).

즉, 밸룬(BALUN, 261)으로부터의 제1 신호(Sh+)와 제2 신호(Sh-)의 주파수를 ff, 그리고 발진부(23)로부터의 발진 신호(Mfc)의 주파수를 fm이라 하면, Q 신호용 하향 믹서(Down-Mixer, 262q)로부터의 Q 수신 신호들(Sq+, Sq-) 및 I 신호용 하향 믹서(Down-Mixer, 262i)로부터의 I 수신 신호들(Si+, Si-)의 주파수 fb는 아래의 수학식 4에 의하여 얻어진다.That is, if the frequencies of the first signal Sh + and the second signal Sh- from the balun BALUN 261 are ff and the frequency of the oscillation signal Mfc from the oscillator 23 is fm, the Q signal is used. The frequency fb of the Q receive signals Sq + and Sq- from the down-mixer 262q and the I receive signals Si + and Si- from the down-mixer 262i for the I signal are It is obtained by the following equation (4).

상기 수학식 4에서, 발진부(23)로부터의 발진 신호(Mfc)의 주파수 fm은 상기 수학식들 2 및 3에 의하여 얻어진다.In Equation 4, the frequency fm of the oscillation signal Mfc from the oscillator 23 is obtained by Equations 2 and 3 above.

Q 신호용 저역 통과 필터(263q)는 Q 신호용 하향 믹서(Down-Mixer, 262q)로부터의 Q+ 신호(Sq+)와 Q- 신호(Sq-)에서 고주파 노이즈를 제거한다.The low pass filter 263q for the Q signal removes high frequency noise from the Q + signal Sq + and the Q- signal Sq- from the down-mixer 262q for the Q signal.

이와 마찬가지로, I 신호용 저역 통과 필터(263i)는 I 신호용 하향 믹서(262i)로부터의 I+ 신호(Si+)와 I- 신호(Si-)에서 고주파 노이즈를 제거한다.Similarly, the low pass filter 263i for the I signal removes high frequency noise from the I + signal Si + and the I- signal Si- from the down mixer 262i for the I signal.

Q 신호용 차동 증폭기(264q)는 Q 신호용 저역 통과 필터(263q)로부터의 Q+ 신호(Sq+)와 Q- 신호(Sq-)의 차이 신호를 증폭하여 Q 신호(Saq)를 발생시킨다.The Q-signal differential amplifier 264q amplifies the difference signal between the Q + signal Sq + and the Q- signal Sq- from the low pass filter 263q for the Q signal to generate the Q signal Saq.

이와 마찬가지로, I 신호용 차동 증폭기(264i)는 I 신호용 저역 통과 필터(263i)로부터의 I+ 신호(Si+)와 I- 신호(Si-)의 차이 신호를 증폭하여 I 신호(Sai)를 발생시킨다.Similarly, the I-signal differential amplifier 264i amplifies the difference signal between the I + signal Si + and the I- signal Si- from the low pass filter 263i for the I signal to generate the I signal Sai.

도 3은 도 2의 제어부(24)의 내부 구성을 보여준다. 도 3에서 도 2와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 3 illustrates an internal configuration of the controller 24 of FIG. 2. In FIG. 3, the same reference numerals as used in FIG. 2 indicate objects of the same function.

도 2 및 3을 참조하면, 제어부(24)는 디지털 복조기(245), 디코더(246), 통신 제어부(241), 인코더(242) 및 디지털 변조기(243)를 포함한다.2 and 3, the controller 24 includes a digital demodulator 245, a decoder 246, a communication controller 241, an encoder 242, and a digital modulator 243.

디지털 복조기(245)는, Q-아날로그-디지털 변환기(265q)로부터의 디지털 Q 신호(Scq)의 전력 값과 I-아날로그-디지털 변환기(265i)로부터의 디지털 I 신호(Sci)의 전력 값 중에서 큰 값을 수신 신호의 전력으로 선택한다. 또한, 디지털 복조기(245)는, 수신 신호의 전력 값과 임계 전력의 값의 상호 비교 결과에 따라 선택 복조 또는 결합 복조를 수행한다.The digital demodulator 245 is the larger of the power value of the digital Q signal Scq from the Q-analog-digital converter 265q and the power value of the digital I signal Sc from the I-analog-digital converter 265i. Select the value as the power of the received signal. In addition, the digital demodulator 245 performs selective demodulation or combined demodulation according to a result of mutual comparison between the power value of the received signal and the value of the threshold power.

이와 관련된 내용은 도 4 내지 8을 참조하여 상세히 설명될 것이다.Related contents will be described in detail with reference to FIGS. 4 to 8.

디코더(246)는,디지털 복조기(245)로부터 연속적으로 입력되는 디지털 신호(Sde)의 이진 데이터를 판별하면서 디코딩을 수행하여, 태그 정보(Dsen) 또는 오류 신호들(Err)을 통신 제어부(241)에 출력한다.The decoder 246 performs decoding while determining binary data of the digital signal Sde continuously input from the digital demodulator 245, and transmits the tag information Dsen or the error signals Err to the communication control unit 241. Output to.

통신 제어부(241)는, 서버 장치로부터의 신호(Drec)에 따라 서버 장치와 통신하면서, 전체적 제어를 수행하고 디코더(246)로부터의 태그 정보(Dsen)를 서버 장치에 전송한다. The communication control unit 241 communicates with the server device in accordance with the signal Drc from the server device, performs overall control and transmits tag information Dsen from the decoder 246 to the server device.

인코더(242)는 통신 제어부(241)로부터의 태그 명령 데이터(Dct)를 인코딩한다.The encoder 242 encodes the tag command data Dct from the communication control unit 241.

디지털 변조기(243)는 인코더로부터의 태그 명령 데이터(Dit)를 디지털 형식으로 변조하여, 그 결과의 디지털 신호(Sdt)를 상기 송신부(251 내지 256)에 입력시킨다.The digital modulator 243 modulates the tag command data Dit from the encoder in a digital format, and inputs the resulting digital signal Sdt to the transmitters 251 to 256.

도 4는 도 3의 디지털 복조기(245)의 내부 구성을 보여준다. 도 4에서 도 3과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.4 shows an internal configuration of the digital demodulator 245 of FIG. In FIG. 4, the same reference numerals as used in FIG. 3 indicate objects of the same function.

도 4를 참조하면, 디지털 복조기(245)는 선택 복조부(42), 결합 복조부(43) 및 동작 선택부(41)를 포함한다. Referring to FIG. 4, the digital demodulator 245 includes a selection demodulator 42, a combined demodulator 43, and an operation selector 41.

선택 복조부(42)는, I 신호(Sci)와 Q 신호(Scq) 중에서 보다 높은 강도의 신호를 선택한다.The selection demodulation section 42 selects a signal having a higher intensity from the I signal Sc and the Q signal Scq.

결합 복조부(43)는, I 신호(Sci)의 실수부와 I 신호(Sci)의 허수부가 결합된 I 결합 신호를 생성하고, Q 신호(Scq)의 실수부와 Q 신호(Scq)의 허수부가 결합된 Q 결합 신호를 생성하여, I 결합 신호와 Q 결합 신호 중에서 보다 높은 강도의 신호를 선택한다.The combined demodulation unit 43 generates an I-coupled signal in which the real part of the I signal Sci and the imaginary part of the I signal Sci are combined, and the imaginary part of the Q part Scq and the imaginary part of the Q signal Scq. An additionally combined Q combined signal is generated to select a higher strength signal from the I combined signal and the Q combined signal.

동작 선택부(41)는, 수신 신호(Sci, Scq)의 전력을 측정하여, 수신 신호(Sci, Scq)의 전력 값이 임계 전력의 값을 초과하면 선택 복조부(42)가 동작하도록 선택 복조부(42)와 결합 복조부(43)를 제어하고, 수신 신호(Sci, Scq)의 전력 값이 임계 전력의 값을 초과하지 않으면 결합 복조부(43)가 동작하도록 선택 복조부(42)와 결합 복조부(43)를 제어한다.The operation selector 41 measures the power of the received signals Sci and Scq and selects and demodulates the selected demodulator 42 to operate when the power value of the received signals Sci and Scq exceeds the threshold power. The control unit 42 and the combined demodulator 43 control the combined demodulator 42 so that the combined demodulator 43 operates when the power values of the received signals Sci and Scq do not exceed the threshold power. The combined demodulation unit 43 is controlled.

예를 들어, 동작 선택부(41)가 논리 "0"의 제어 신호를 선택 복조부(42)와 결합 복조부(43)에 각각 입력하면, 선택 복조부(42)가 동작하고 결합 복조부(43)가 동작하지 않는다.For example, when the operation selector 41 inputs a control signal of logic " 0 " to the selection demodulator 42 and the combined demodulator 43, the selection demodulator 42 operates and the combined demodulator ( 43) does not work.

또한, 동작 선택부(41)가 논리 "1"의 제어 신호를 선택 복조부(42)와 결합 복조부(43)에 각각 입력하면, 선택 복조부(42)가 동작하지 않고 결합 복조부(43)가 동작한다. Further, when the operation selector 41 inputs the control signal of logic " 1 " into the selection demodulator 42 and the combined demodulator 43, the selected demodulator 42 does not operate but the combined demodulator 43 ) Works.

도 5는 도 4의 동작 선택부(41)의 알고리듬을 보여준다. 도 4 및 5를 참조하여 동작 선택부(41)의 알고리듬을 설명하면 다음과 같다.5 shows an algorithm of the operation selector 41 of FIG. The algorithm of the operation selector 41 will be described with reference to FIGS. 4 and 5 as follows.

먼저, 동작 선택부(41)는, 입력 Q-신호(Scq)의 전력과 입력 I 신호(Sci)의 전력을 각각 계산한다(단계 S51). 여기에서, 잘 알려져 있는 채널 상태 정보(CSI : Channel Status Information)의 계산 알고리듬에 따라 수신 신호의 전력이 계산된다. 또한, 입력 Q-신호(Scq)의 전력 값과 입력 I 신호(Sci)의 전력 값 중에서 큰 값이 수신 신호의 전력으로 선택된다.First, the operation selector 41 calculates the power of the input Q-signal Scq and the power of the input I signal Sci, respectively (step S51). Here, the power of the received signal is calculated according to a well-known algorithm for calculating channel status information (CSI). Further, a larger value between the power value of the input Q-signal Scq and the power value of the input I-signal Sc is selected as the power of the received signal.

다음에, 동작 선택부(41)는, 수신 신호의 전력 값(Whi)이 임계 전력의 값(Wth)을 초과하는지를 판단한다(단계 S52).Next, the operation selector 41 determines whether the power value Whi of the received signal exceeds the value Wth of the threshold power (step S52).

수신 신호의 전력 값(Whi)이 임계 전력의 값(Wth)을 초과하면, 동작 선택부(41)는 선택 복조부(42)가 동작하도록 선택 복조부(42)와 결합 복조부(43)를 제어한다(단계 S53). 예를 들어, 동작 선택부(41)가 논리 "0"의 제어 신호를 선택 복조부(42)와 결합 복조부(43)에 각각 입력하면, 선택 복조부(42)가 동작하고 결합 복조부(43)가 동작하지 않는다.When the power value Whi of the received signal exceeds the threshold power value Wth, the operation selector 41 performs the selection demodulator 42 and the combined demodulator 43 so that the selection demodulator 42 operates. Control (step S53). For example, when the operation selector 41 inputs a control signal of logic " 0 " to the selection demodulator 42 and the combined demodulator 43, the selection demodulator 42 operates and the combined demodulator ( 43) does not work.

수신 신호의 전력 값(Whi)이 임계 전력의 값(Wth)을 초과하지 않으면, 동작 선택부(41)는 결합 복조부(43)가 동작하도록 선택 복조부(42)와 결합 복조부(43)를 제어한다(단계 S54). 예를 들어, 동작 선택부(41)가 논리 "1"의 제어 신호를 선택 복조부(42)와 결합 복조부(43)에 각각 입력하면, 선택 복조부(42)가 동작하지 않고 결합 복조부(43)가 동작한다.If the power value Whi of the received signal does not exceed the threshold power value Wth, the operation selector 41 performs the selection demodulator 42 and the combined demodulator 43 so that the combined demodulator 43 operates. (Step S54). For example, when the operation selector 41 inputs a control signal of logic " 1 " to the selection demodulator 42 and the combined demodulator 43, the selected demodulator 42 does not operate but the combined demodulator. (43) is operated.

상기 단계들 S51 내지 S54는 외부적인 종료 신호가 발생될 때까지 주기적으로 반복된다(단계 S55).The steps S51 to S54 are periodically repeated until an external end signal is generated (step S55).

요약하면, 디지털 복조기(245)는 수신 신호의 전력 값(Whi)과 임계 전력의 값(Wth)의 상호 비교 결과에 따라 선택 복조 또는 결합 복조를 수행한다.In summary, the digital demodulator 245 performs selective demodulation or combined demodulation according to a result of the mutual comparison between the power value Whi of the received signal and the value Wth of the threshold power.

따라서, 수신 신호의 전력 값(Whi)이 임계 전력의 값(Wth)을 초과하면, 수신 전력과 수신 정확도가 높지 않아도 되므로, 선택 복조에 의하여 연산 횟수 및 소비 전력이 줄어들 수 있다.Therefore, when the power value Whi of the received signal exceeds the value Wth of the threshold power, the reception power and the reception accuracy do not have to be high, and thus the number of operations and the power consumption can be reduced by selective demodulation.

또한, 수신 신호의 전력 값(Whi)이 임계 전력의 값(Wth)을 초과하지 않으면, 수신 전력과 수신 정확도가 높아야 하므로, 결합 복조에 의하여 수신 전력과 수신 정확도가 향상될 수 있다.In addition, if the power value Whi of the received signal does not exceed the value Wth of the threshold power, the reception power and the reception accuracy should be high, and thus the reception power and the reception accuracy may be improved by combined demodulation.

도 6은 도 4의 선택 복조부(42)의 내부 구성을 보여준다. 도 6에서 도 4와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.6 shows the internal configuration of the selective demodulation section 42 of FIG. In FIG. 6, the same reference numerals as used in FIG. 4 indicate objects of the same function.

도 2, 4 및 6을 참조하면, 선택 복조부(42)는 Q-곱셈부(601), Q-적산부(602), Q-절대값 생성부(603), I-곱셈부(611), I-적산부(612), I-절대값 생성부(613) 및 선택부(62)를 포함한다.2, 4, and 6, the selection demodulator 42 includes a Q-multiplier 601, a Q-integrator 602, a Q-absolute value generator 603, and an I-multiplier 611. , An I-integrator 612, an I-absolute value generator 613, and a selector 62.

Q-곱셈부(601)는, Q-아날로그-디지털 변환기(265q)로부터의 Q 신호(Scq)의 값과 Q-기준 신호의 값(P1)을 주기적으로 곱하여, 곱셈 결과 값을 주기적으로 출력한다.The Q-multiplier 601 periodically multiplies the value of the Q signal Scq from the Q-analog-digital converter 265q by the value P1 of the Q-reference signal, and periodically outputs a multiplication result value. .

Q-적산부(602)는, Q-곱셈부(601)로부터의 곱셈 결과 값을 적산하여, Q 신호(Scq)의 적산 결과 값을 주기적으로 출력한다.The Q-integrator 602 integrates the multiplication result value from the Q-multiplier 601 and periodically outputs the integration result value of the Q signal Scq.

Q-절대값 생성부(603)는 Q-적산부(602)로부터의 적산 결과 값의 절대값(Ysq)을 생성한다.The Q-absolute value generator 603 generates the absolute value Ysq of the integration result value from the Q-integrator 602.

I-곱셈부(611)는, I-아날로그-디지털 변환기(265i)로부터의 I 신호(Sci)의 값과 I-기준 신호의 값(P2)을 주기적으로 곱하여, 곱셈 결과 값을 주기적으로 출력한다.The I-multiplier 611 periodically multiplies the value of the I signal Sci from the I-analog-digital converter 265i by the value P2 of the I-reference signal, and periodically outputs a multiplication result value. .

I-적산부(612)는, I-곱셈부(611)로부터의 곱셈 결과 값을 적산하여, I 신호(Sci)의 적산 결과 값을 주기적으로 출력한다.The I-integrator 612 integrates the multiplication result value from the I-multiplier 611 and periodically outputs the integration result value of the I signal Sci.

I-절대값 생성부(613)는 I-적산부(612)로부터의 적산 결과 값의 절대값(Ysi)을 생성한다.The I-absolute value generator 613 generates an absolute value Ysi of the integration result value from the I-integrator 612.

선택부(62)는, Q-절대값 생성부(603)로부터의 절대값(Ysq)과 I-절대값 생성부(613)로부터의 절대값(Ysi) 중에서 큰 값의 디지털 신호(Sde)를 디코더(246)에 출력한다.The selector 62 selects the digital signal Sde having a larger value from the absolute value Ysq from the Q-absolute value generator 603 and the absolute value Ysi from the I-absolute value generator 613. Output to decoder 246.

도 7은 도 4의 결합 복조부(43)의 내부 구성을 보여준다. 도 7에서 도 4와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.FIG. 7 shows the internal configuration of the coupling demodulator 43 of FIG. In FIG. 7, the same reference numerals as used in FIG. 4 indicate objects of the same function.

도 2, 4 및 7을 참조하면, 결합 복조부(43)는 Q-결합부(701 내지 714, 72), I-결합부(731 내지 744, 75) 및 선택부(76)를 포함한다.2, 4 and 7, the coupling demodulation unit 43 includes the Q coupling units 701 to 714 and 72, the I coupling units 731 to 744 and 75 and the selection unit 76.

Q-결합부(701 내지 714, 72)는 Q 신호(Scq)의 실수부와 Q 신호(Scq)의 허수부가 결합된 Q 결합 신호(Ycq)를 생성한다.The Q-combining units 701 to 714 and 72 generate the Q combining signal Ycq in which the real part of the Q signal Scq and the imaginary part of the Q signal Scq are combined.

I-결합부(731 내지 744, 75)는 I 신호(Sci)의 실수부와 I 신호(Sci)의 허수부가 결합된 I 결합 신호(Yci)를 생성한다.The I-couplers 731 to 744 and 75 generate an I-coupled signal Yci in which the real part of the I signal Sci and the imaginary part of the I signal Sci are combined.

선택부(76)는 Q-결합부(701 내지 714, 72)로부터의 Q 결합 신호(Ycq)와 I-결합부(731 내지 744, 75)로부터의 I 결합 신호(Yci) 중에서 보다 높은 강도의 신호를 선택한다.The selector 76 has a higher intensity than the Q combining signal Ycq from the Q-combining units 701 to 714 and 72 and the I combining signal Yci from the I-combining units 731 to 744 and 75. Select the signal.

보다 상세하게는, Q-결합부(701 내지 714, 72)는 Q-실수성분 추출부(701), Q-허수성분 추출부(711), Q-실수성분 곱셈부(702), Q-허수성분 곱셈부(712), Q-실수성분 적산부(703), Q-허수성분 적산부(713), Q-실수성분 제곱부(704), Q-허수성분 제곱부(714) 및 Q-가산부(72)를 포함한다.More specifically, the Q-combining units 701 to 714 and 72 may include a Q-real component extraction unit 701, a Q-imaginary component extraction unit 711, a Q-real component multiplication unit 702, and a Q-imaginary number. Component multiplication unit 712, Q-real component integration unit 703, Q-imaginary component integration unit 713, Q-real component square unit 704, Q-imaginary component square unit 714, and Q-addition A portion 72 is included.

Q-실수성분 추출부(701)는 Q-아날로그-디지털 변환기(265q)로부터의 Q 신호(Scq)의 실수 성분의 값을 주기적으로 추출한다.The Q-real component extraction unit 701 periodically extracts the value of the real component of the Q signal Scq from the Q-analog-digital converter 265q.

Q-허수성분 추출부(711)는 Q-아날로그-디지털 변환기(265q)로부터의 Q 신호(Scq)의 허수 성분의 값을 주기적으로 추출한다.The Q-imaginary component extractor 711 periodically extracts the value of the imaginary component of the Q signal Scq from the Q-analog-digital converter 265q.

Q-실수성분 곱셈부(702)는, Q-실수성분 추출부(701)로부터의 Q 실수 성분의 값과 Q-기준 신호의 값(P1)을 곱하여, 곱셈 결과 값을 주기적으로 출력한다.The Q-real component multiplier 702 multiplies the value of the Q real component from the Q-real component extractor 701 by the value P1 of the Q-reference signal and periodically outputs a multiplication result value.

Q-허수성분 곱셈부(712)는, Q-허수성분 추출부(711)로부터의 Q 허수 성분의 값과 Q-기준 신호의 값(P1)을 곱하여, 곱셈 결과 값을 주기적으로 출력한다.The Q-imaginary component multiplier 712 multiplies the value of the Q imaginary component from the Q-imaginary component extractor 711 by the value P1 of the Q-reference signal and periodically outputs a multiplication result.

Q-실수성분 적산부(703)는, Q-실수성분 곱셈부(702)로부터의 곱셈 결과 값을 적산하여, 적산 결과 값을 주기적으로 출력한다.The Q-real component integrator 703 integrates the multiplication result value from the Q-real component multiplier 702 and periodically outputs the integration result value.

Q-허수성분 적산부(713)는, Q-허수성분 곱셈부(712)로부터의 곱셈 결과 값을 적산하여, 적산 결과 값을 주기적으로 출력한다.The Q-imaginary component integrator 713 integrates the multiplication result value from the Q-imaginary component multiplier 712 and periodically outputs the integration result value.

Q-실수성분 제곱부(704)는, Q-실수성분 적산부(703)로부터의 적산 결과 값을 제곱하여, 제곱 결과 값을 주기적으로 출력한다.The Q-real component square unit 704 squares the integration result value from the Q-real component integration unit 703 and periodically outputs the squared result value.

Q-허수성분 제곱부(714)는, Q-허수성분 적산부(713)로부터의 적산 결과 값을 제곱하여, 제곱 결과 값을 주기적으로 출력한다.The Q-imaginary component square unit 714 squares the integration result value from the Q-imaginary component integration unit 713 and periodically outputs the squared result value.

Q-가산부(72)는 Q-실수성분 제곱부(704)로부터의 제곱 결과 값과 Q-허수성분 제곱부(714)로부터의 제곱 결과 값이 더해진 상기 Q 결합 신호(Ycq)를 상기 선택부(76)에 출력한다.The Q-adding unit 72 selects the Q combining signal Ycq, which is obtained by adding the squared result value from the Q-real component square unit 704 and the squared result value from the Q-imaginary component square unit 714. Output to (76).

이와 마찬가지로, I-결합부(731 내지 744, 75)는 I-실수성분 추출부(731), I-허수성분 추출부(741), I-실수성분 곱셈부(732), I-허수성분 곱셈부(742), I-실수성분 적산부(733), I-허수성분 적산부(743), I-실수성분 제곱부(734), I-허수성분 제곱부(744) 및 I-가산부(75)를 포함한다.Similarly, the I-combination units 731 to 744 and 75 may include an I-real component extraction unit 731, an I-imaginary component extraction unit 741, an I-real component multiplication unit 732, and an I-imaginary component multiplication. Section 742, I-real component integration section 733, I-imaginary component integration section 743, I-real component square section 734, I-imaginary component square section 744, and I-adder section ( 75).

I-실수성분 추출부(731)는 I-아날로그-디지털 변환기(265i)로부터의 I 신호(Sci)의 실수 성분의 값을 주기적으로 추출한다.The I-real component extractor 731 periodically extracts the value of the real component of the I signal Sci from the I-analog-digital converter 265i.

I-허수성분 추출부(741)는 I-아날로그-디지털 변환기(265i)로부터의 I 신호(Sci)의 허수 성분의 값을 주기적으로 추출한다.The I-imaginary component extractor 741 periodically extracts the value of the imaginary component of the I signal Sci from the I-analog-digital converter 265i.

I-실수성분 곱셈부(732)는, I-실수성분 추출부(731)로부터의 I 실수 성분의 값과 I-기준 신호의 값(P2)을 곱하여, 곱셈 결과 값을 주기적으로 출력한다.The I-real component multiplier 732 multiplies the value of the I real component from the I-real component extractor 731 by the value P2 of the I-reference signal, and periodically outputs a multiplication result value.

I-허수성분 곱셈부(742)는, I-허수성분 추출부(741)로부터의 I 허수 성분의 값과 I-기준 신호의 값(P2)을 곱하여, 곱셈 결과 값을 주기적으로 출력한다.The I-imaginary component multiplier 742 multiplies the value of the I imaginary component from the I-imaginary component extractor 741 by the value P2 of the I-reference signal, and periodically outputs a multiplication result.

I-실수성분 적산부(733)는, I-실수성분 곱셈부(732)로부터의 곱셈 결과 값을 적산하여, 적산 결과 값을 주기적으로 출력한다.The I-real component integration unit 733 integrates the multiplication result value from the I-real component multiplication unit 732, and periodically outputs the integration result value.

I-허수성분 적산부(743)는, I-허수성분 곱셈부(742)로부터의 곱셈 결과 값을 적산하여, 적산 결과 값을 주기적으로 출력한다.The I-imaginary component integrator 743 integrates the multiplication result value from the I-imaginary component multiplier 742 and periodically outputs the integration result value.

I-실수성분 제곱부(734)는, I-실수성분 적산부(733)로부터의 적산 결과 값을 제곱하여, 제곱 결과 값을 주기적으로 출력한다.The I-real component square unit 734 squares the integration result value from the I-real component integration unit 733 and periodically outputs the squared result value.

I-허수성분 제곱부(744)는, I-허수성분 적산부(743)로부터의 적산 결과 값을 제곱하여, 제곱 결과 값을 주기적으로 출력한다.The I-imaginary component square unit 744 squares the integration result value from the I-imaginary component integration unit 743 and periodically outputs the squared result value.

I-가산부(75)는 I-실수성분 제곱부(734)로부터의 제곱 결과 값과 I-허수성분 제곱부(744)로부터의 제곱 결과 값이 더해진 상기 I 결합 신호(Yci)를 상기 선택부(76)에 출력한다.The I-adder 75 selects the I-combination signal Yci obtained by adding the squared result value from the I-real component square part 734 and the squared result value from the I-imaginary component square part 744. Output to (76).

도 8은 도 4의 동작 선택부(41)에서 임계 전력의 값(Wth)이 자동적으로 조정되는 알고리듬을 보여준다.FIG. 8 illustrates an algorithm in which the threshold power value Wth is automatically adjusted in the operation selector 41 of FIG. 4.

물론, 임계 전력의 값(Wth)은 적절한 값으로 고정될 수도 있고, 사용자의 선택에 의하여 변할 수도 있다. Of course, the value Wth of the threshold power may be fixed to an appropriate value or may be changed by the user's selection.

도 8의 추가적 알고리듬의 핵심은, 수신 신호의 전력 값(Whi)과 임계 전력의 값(Wth)의 비교 결과의 누적 데이터에 따라 임계 전력의 값(Wth)이 조정되는 것이다. 따라서, 도 8의 알고리듬이 추가적으로 적용됨에 의하여, 실시간 통신 환경에 따라 임계 전력의 값(Wth)이 적응적으로 변할 수 있다. 참고로, 도 8에서의 단계 S52는 도 5에서의 단계 S52와 같다. 도 4 및 8을 참조하여, 도 8의 추가적 알고리듬을 설명하면 다음과 같다.The core of the additional algorithm of FIG. 8 is that the threshold power value Wth is adjusted according to the cumulative data of the comparison result of the power value Whi of the received signal and the threshold power value Wth. Therefore, as the algorithm of FIG. 8 is additionally applied, the threshold power value Wth may be adaptively changed according to the real time communication environment. For reference, step S52 in FIG. 8 is the same as step S52 in FIG. 5. Referring to Figures 4 and 8, the additional algorithm of Figure 8 will be described.

먼저 개괄적으로 설명하면 다음과 같다.First, the general description is as follows.

단계들 S52 및 S821에 의하면, 수신 신호의 전력 값(Whi)이 임계 전력의 값(Wth)을 초과할 때마다 입력 전력용 카운터의 값이 "1"만큼 증가된다.According to steps S52 and S821, whenever the power value Whi of the received signal exceeds the value Wth of the threshold power, the value of the input power counter is increased by "1".

단계들 S52, S822 및 S823에 의하면, 임계 전력의 값(Wth)이 수신 신호의 전력 값(Whi)을 초과할 때마다 임계 전력용 카운터의 값이 "1"만큼 증가된다.According to steps S52, S822 and S823, whenever the value Wth of the threshold power exceeds the power value Whi of the received signal, the value of the threshold power counter is increased by " 1 ".

단계들 S831 및 S832에 의하면, 상기 입력 전력용 카운터의 값(Cwhi)이 상기 임계 전력용 카운터의 값(Cwth)을 초과하면 임계 전력의 값(Wth)이 설정 값만큼 증가된다.According to steps S831 and S832, when the value Cwhi of the input power counter exceeds the value Cwth of the threshold power counter, the value Wth of the threshold power is increased by a set value.

단계들 S831, S833 및 S834에 의하면, 상기 임계 전력용 카운터의 값(Cwth)이 상기 입력 전력용 카운터의 값(Cwhi)을 초과하면 임계 전력의 값(Wth)이 설정 값만큼 감소된다.According to steps S831, S833 and S834, when the value Cwth of the threshold power counter exceeds the value Cwhi of the input power counter, the value Wth of the threshold power is decreased by a set value.

도 4 및 8을 참조하여, 도 8의 추가적 알고리듬을 단계적으로 설명하면 다음과 같다.Referring to FIGS. 4 and 8, the additional algorithm of FIG. 8 will be described step by step.

처음에, 동작 선택부(41)는 내부에 있는 입력 전력용 카운터와 임계 전력용 카운터를 각각 초기화한다(단계 S81). Initially, the operation selector 41 initializes the input power counter and the threshold power counter, respectively (step S81).

다음에, 동작 선택부(41)는 수신 신호의 전력 값(Whi)이 임계 전력의 값(Wth)을 초과하는지를 판단한다(단계 S82). Next, the operation selector 41 determines whether the power value Whi of the received signal exceeds the value Wth of the threshold power (step S82).

수신 신호의 전력 값(Whi)이 임계 전력의 값(Wth)을 초과하면, 동작 선택부(41)는 임계 전력용 카운터의 값을 "1"만큼 증가시킨다(단계 S821).If the power value Whi of the received signal exceeds the value Wth of the threshold power, the operation selector 41 increases the value of the threshold power counter by "1" (step S821).

수신 신호의 전력 값(Whi)이 임계 전력의 값(Wth)을 초과하지 않으면, 동작 선택부(41)는 수신 신호의 전력 값(Whi)과 임계 전력의 값(Wth)이 같은지를 판단한다(단계 S822).If the power value Whi of the received signal does not exceed the threshold value Wth, the operation selector 41 determines whether the power value Whi of the received signal and the threshold power value Wth are the same ( Step S822).

상기 단계 S822에서 수신 신호의 전력 값(Whi)과 임계 전력의 값(Wth)이 같지 않으면, 임계 전력의 값(Wth)이 수신 신호의 전력 값(Whi)을 초과한 경우이므로, 동작 선택부(41)는 임계 전력용 카운터의 값을 "1"만큼 증가시킨다(단계 S823).In step S822, if the power value Whi of the received signal and the threshold power value Wth are not equal, the value Wth of the threshold power exceeds the power value Whi of the received signal. 41) increments the value of the threshold power counter by "1" (step S823).

다음에, 동작 선택부(41)는 상기 입력 전력용 카운터의 값(Cwhi)이 상기 임계 전력용 카운터의 값(Cwth)을 초과하는지를 판단한다(단계 S831).Next, the operation selector 41 determines whether the value Cwhi of the input power counter exceeds the value Cwth of the threshold power counter (step S831).

입력 전력용 카운터의 값(Cwhi)이 임계 전력용 카운터의 값(Cwth)을 초과하면, 동작 선택부(41)는 임계 전력의 값(Wth)을 설정 값만큼 증가시킨다(단계 S832).If the value Cwhi of the input power counter exceeds the value Cwth of the threshold power counter, the operation selector 41 increases the value Wth of the threshold power by a set value (step S832).

상기 단계 S831에서 입력 전력용 카운터의 값(Cwhi)이 임계 전력용 카운터의 값(Cwth)을 초과하지 않으면, 동작 선택부(41)는 입력 전력용 카운터의 값(Cwhi)이 임계 전력용 카운터의 값(Cwth)과 같은지를 판단한다(단계 S833). If the value Cwhi of the input power counter does not exceed the value Cwth of the threshold power counter in step S831, the operation selector 41 determines that the value Cwhi of the input power counter is the threshold power counter. It is determined whether it is equal to the value Cwth (step S833).

상기 단계 S833에서 입력 전력용 카운터의 값(Cwhi)이 임계 전력용 카운터의 값(Cwth)과 같지 않으면, 임계 전력용 카운터의 값(Cwth)이 입력 전력용 카운터의 값(Cwhi)을 초과한 경우이므로, 동작 선택부(41)는 임계 전력의 값(Wth)을 설정 값만큼 감소시킨다(단계 S834). If the value Cwhi of the input power counter is not equal to the value Cwth of the threshold power counter in step S833, the value Cwth of the threshold power counter exceeds the value Cwhi of the input power counter. Therefore, the operation selector 41 decreases the threshold power value Wth by a set value (step S834).

상기 단계들 S52 내지 S834는 외부적인 종료 신호가 발생될 때까지 반복적으로 수행된다(단계 S84).Steps S52 to S834 are repeatedly performed until an external end signal is generated (step S84).

따라서, 임계 전력의 값(Wth)은 실시간 통신 환경에 따라 적응적으로 변할 수 있다. Accordingly, the value Wth of the threshold power may be adaptively changed according to the real time communication environment.

이상 설명된 바와 같이, 본 발명에 따른 알에프아이디(RFID) 리더에서의 수신-신호 처리 방법, 및 이 방법을 채용한 알에프아이디(RFID) 리더에 의하면, 수신 신호의 전력 값과 임계 전력의 값의 상호 비교 결과에 따라 선택 복조 또는 결합 복조가 수행된다.As described above, according to the received-signal processing method in an RFID reader according to the present invention, and the RFID reader employing the method, the power value of the received signal and the value of the threshold power are determined. Selective demodulation or combined demodulation is performed according to the result of the mutual comparison.

추가적으로, 상기 수신 신호의 전력 값(Whi)과 임계 전력의 값(Wth)의 비교 결과의 누적 데이터에 따라 임계 전력의 값(Wth)이 자동적으로 조정된다. 따라서, 실시간 통신 환경에 따라 임계 전력의 값(Wth)이 적응적으로 변할 수 있다.Additionally, the threshold power value Wth is automatically adjusted according to the cumulative data of the comparison result of the power value Whi of the received signal and the threshold power value Wth. Therefore, the value Wth of the threshold power may be adaptively changed according to the real time communication environment.

이제까지 본 발명에 대하여 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명을 구현할 수 있음을 이해할 것이다. 그러므로 상기 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 특허청구범위에 의해 청구된 발명 및 청구된 발명과 균등한 발명들은 본 발명에 포함된 것으로 해석되어야 한다.The present invention has been described above with reference to preferred embodiments. Those skilled in the art will understand that the present invention can be embodied in a modified form without departing from the essential characteristics of the present invention. Therefore, the above-described embodiments should be considered in an illustrative rather than a restrictive sense. The scope of the present invention is defined by the appended claims rather than by the foregoing description, and the inventions claimed by the claims and the inventions equivalent to the claimed invention are to be construed as being included in the present invention.

일반 무선 통신의 복조 장치에서 이용될 가능성도 있음.Possible to use in demodulation device of general wireless communication.

21...송수신 안테나, 22...서큘레이터(circulator),
23...발진부, 24...제어부,
251...디지털-아날로그 변환기,
252, 263q, 263i...기저 주파수용 필터들,
253, 264q, 264i...기저 주파수용 증폭기들,
254...상향 믹서(Up-mixer), 255...무선 주파수용 증폭기,
256...전력 증폭기, 261...밸룬(BALUN),
262q, 262i...하향 믹서들(Down-mixers),
265q, 265i...아날로그-디지털 변환기들,
241...통신 제어부, 242...인코더,
243...디지털 변조기, 245...디지털 복조기,
246...디코더, 41...동작 선택부,
42...선택 복조부, 43...결합 복조부.21 transmit and receive antennas, 22 circulators,
23 ... oscillator, 24 ... controller,
251 digital to analog converter,
252, 263q, 263i ... filters for base frequency,
253, 264q, 264i ... base frequency amplifiers,
254 ... up-mixer, 255 ... radio frequency amplifier,
256 ... power amplifier, 261 ... BALUN,
262q, 262i ... down-mixers,
265q, 265i ... analog-to-digital converters,
241 communication control, 242 encoder,
243 digital demodulator, 245 digital demodulator,
246 decoder, 41 motion selector,
42 ... selective demodulator, 43 ... combined demodulator.

Claims

delete

A receive-signal processing method in an RFID reader for processing a received signal from an RFID tag,
(a) generating I and Q signals of different phases from the received signal;
(b) measuring the power of the I signal and the power of the Q signal, respectively, and setting a larger value between the power value of the I signal and the power value of the Q signal as the power value of the received signal;
(c) if the power value of the received signal exceeds a threshold power value, selecting a signal having a higher strength among the I signal and the Q signal; And
(d) if the power value of the received signal does not exceed a threshold power value, generates an I-coupled signal in which the real part of the I signal and the imaginary part of the I signal are combined, and the real part of the Q signal and the Q Generating a Q combined signal in which the imaginary part of the signal is combined to select a higher strength signal from the I combined signal and the Q combined signal.

A receive-signal processing method in an RFID reader for processing a received signal from an RFID tag,
(a) generating I and Q signals of different phases from the received signal;
(b) measuring the power of the received signal;
(c) if the power value of the received signal exceeds a threshold power value, selecting a signal having a higher strength among the I signal and the Q signal; And
(d) if the power value of the received signal does not exceed a threshold power value, generates an I-coupled signal in which the real part of the I signal and the imaginary part of the I signal are combined, and the real part of the Q signal and the Q Generating a Q combined signal in which the imaginary part of the signal is combined to select a higher strength signal from the I combined signal and the Q combined signal; And
(e) adjusting the value of the threshold power according to cumulative data of a result of comparing the power value of the received signal with the value of the threshold power.

The method of claim 3, wherein step (e)
Increasing the value of the input power counter by " 1 " whenever the power value of the received signal exceeds the threshold power;
Increasing the value of the threshold power counter by " 1 " whenever the value of the threshold power exceeds the power value of the received signal;
Increasing the value of the threshold power if the value of the input power counter exceeds the value of the threshold power counter; And
And reducing the value of the threshold power if the value of the threshold power counter exceeds the value of the input power counter.

delete

In an RFID reader that communicates with an RFID tag,
A control unit;
A receiver which receives a received signal from an RFID tag and generates Q and I signals having different phases;
A Q-analog-digital converter for converting the Q signal from the receiver into a digital Q signal; And
An I-analog-digital converter for converting the I signal from the receiver into a digital I signal,
The digital demodulator included in the controller,
A selection demodulator which selects a signal having a higher strength from the I and Q signals;
Generate an I-coupled signal in which the real part of the I signal and the imaginary part of the I signal are combined, and generate a Q-combined signal in which the real part of the Q signal and the imaginary part of the Q signal are combined to generate the I-combined signal and the A combined demodulation unit for selecting a signal having a higher strength among the Q combined signals; And
The power of the I signal and the power of the Q signal are respectively measured, and a larger value between the power value of the I signal and the power value of the Q signal is set as the power value of the received signal, so that the power value of the received signal is increased. The selective demodulator and the combined demodulator control the selected demodulator to operate when the value of the threshold power is exceeded, and the selected demodulator to operate the combined demodulator when the power value of the received signal does not exceed the value of the threshold power. And an RFID selector for controlling the combined demodulator.

In an RFID reader that communicates with an RFID tag,
A control unit;
A receiver which receives a received signal from an RFID tag and generates Q and I signals having different phases;
A Q-analog-digital converter for converting the Q signal from the receiver into a digital Q signal; And
An I-analog-digital converter for converting the I signal from the receiver into a digital I signal,
The digital demodulator included in the controller,
A selection demodulator which selects a signal having a higher strength from the I and Q signals;
Generate an I-coupled signal in which the real part of the I signal and the imaginary part of the I signal are combined, and generate a Q-combined signal in which the real part of the Q signal and the imaginary part of the Q signal are combined to generate the I-combined signal and the A combined demodulation unit for selecting a signal having a higher strength among the Q combined signals; And
The power of the received signal is measured to control the selective demodulator and the combined demodulator to operate the selective demodulator when a power value of the received signal exceeds a threshold power value, and the power value of the received signal is a threshold power. If the value of? Is not exceeded, the selective demodulator and the combined demodulator are controlled so that the combined demodulator is operated. RFID reader with motion selection section to adjust.

The method of claim 7, wherein the control unit,
And a decoder configured to perform decoding while determining binary data of a digital signal (Sde) continuously input from the digital demodulator.

The method of claim 8, wherein the selective demodulation unit,
A Q-multiplier that periodically multiplies the value of the Q signal Scq from the Q-analog-digital converter by the value of the Q-reference signal and periodically outputs a multiplication result value;
A Q-integrator that accumulates the multiplication result value from the Q-multiplier and periodically outputs an integration result value of the Q signal Scq;
A Q-absolute value generator for generating an absolute value Ysq of the integration result value from the Q-integrator;
An I-multiplier which periodically multiplies the value of the I signal Sci from the I-analog-digital converter by the value of the I-reference signal, and periodically outputs a multiplication result value;
An I-integrator that accumulates the multiplication result value from the I-multiplier and periodically outputs an integration result value of the I signal Sci;
An I-absolute value generator for generating an absolute value Ysi of the integration result value from the I-integrator; And
RF ID including a selector for outputting a digital signal Sde having a larger value from the absolute value Ysq from the Q-absolute value generator and the absolute value Ysi from the I-absolute value generator. RFID) reader.

The method of claim 8, wherein the combined demodulation unit,
A Q-combining unit for generating a Q combined signal in which the real part of the Q signal and the imaginary part of the Q signal are combined;
An I-combiner for generating an I-coupled signal in which the real part of the I signal and the imaginary part of the I signal are combined; And
And a selector for selecting a higher strength signal from the Q-coupled signal from the Q-coupled portion and the I-coupled signal from the I-coupled portion.

The method according to claim 10, wherein the Q-bonding portion,
A Q-real component extraction unit for periodically extracting a value of the real component of the Q signal Scq from the Q-analog-digital converter;
A Q-imaginary component extractor which periodically extracts a value of an imaginary component of the Q signal Scq from the Q-analog-digital converter;
A Q-real component multiplier that multiplies the value of the Q real component from the Q-real component extractor by the value of the Q-reference signal and periodically outputs a multiplication result value;
A Q-imaginary component multiplier which multiplies the value of the Q imaginary component from the Q-imaginary component extractor by the value of the Q-reference signal and periodically outputs a multiplication result value;
A Q-real component integrator that accumulates a multiplication result value from the Q-real component multiplier and periodically outputs an integration result value;
A Q-imaginary component integrating unit for integrating a multiplication result value from the Q-imaginary component multiplication unit and periodically outputting an integration result value;
A Q-real component square unit which squares an integration result value from the Q-real component integration unit and periodically outputs a squared result value;
A Q-imaginary component square unit which squares an integration result value from the Q-imaginary component integration unit and periodically outputs a squared result value; And
And an Q-adder for outputting the Q combined signal obtained by adding the squared result value from the Q-real component square part and the squared result value from the Q-imaginary component square part to the selection unit.

The method according to claim 10, wherein the I-linking portion,
An I-real component extraction unit periodically extracting a value of a real component of an I signal Sci from the I-analog-digital converter;
An I-imaginary component extractor for periodically extracting a value of an imaginary component of the I signal Sci from the I-analog-digital converter;
An I-real component multiplier for multiplying the value of the I real component from the I-real component extractor by the value of the I-reference signal and periodically outputting a multiplication result value;
An I-imaginary component multiplier which multiplies the value of the I imaginary component from the I-imaginary component extractor by the value of the I-reference signal and periodically outputs a multiplication result value;
An I-real component integrator that accumulates a multiplication result value from the I-real component multiplier and periodically outputs an integration result value;
An I-imaginary component integrator that accumulates a multiplication result value from the I-imaginary component multiplier and periodically outputs an integration result value;
An I-real component square unit which squares an integration result value from the I-real component integration unit and periodically outputs a squared result value;
An I-imaginary component square unit which squares an integration result value from the I-imaginary component integration unit and periodically outputs a squared result value; And
And an I-adder for outputting the I-combined signal obtained by adding the squared result value from the I-real component square part and the squared result value from the I-imaginary component square part to the selection unit.