KR101130221B1 - 나노입자 형성방법 및 이를 이용한 플래시 메모리 소자 제조방법 - Google Patents

나노입자 형성방법 및 이를 이용한 플래시 메모리 소자 제조방법 Download PDF

Info

Publication number
KR101130221B1
KR101130221B1 KR1020100017770A KR20100017770A KR101130221B1 KR 101130221 B1 KR101130221 B1 KR 101130221B1 KR 1020100017770 A KR1020100017770 A KR 1020100017770A KR 20100017770 A KR20100017770 A KR 20100017770A KR 101130221 B1 KR101130221 B1 KR 101130221B1
Authority
KR
South Korea
Prior art keywords
forming
oxide
nanoparticles
oxide film
polycrystalline
Prior art date
Application number
KR1020100017770A
Other languages
English (en)
Other versions
KR20110098249A (ko
Inventor
김태환
정재훈
육종민
이정용
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020100017770A priority Critical patent/KR101130221B1/ko
Priority to PCT/KR2011/001395 priority patent/WO2011105871A2/ko
Publication of KR20110098249A publication Critical patent/KR20110098249A/ko
Application granted granted Critical
Publication of KR101130221B1 publication Critical patent/KR101130221B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • H01L29/42332Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation

Abstract

본 발명은 스퍼터링을 이용하여 밀도와 크기의 조절이 용이한 나노입자 형성방법과 이를 이용한 플래시 메모리 소자 제조방법에 관한 것이다. 본 발명에 따른 나노입자 형성방법은 기판 상에 M1의 산화물로 이루어진 다결정(polycrystal) 산화막을 형성하는 다결정 산화막 형성단계와, 다결정 산화막 상에 플라즈마에 의해 활성화된 M2 및 M2의 산화물 중 적어도 하나를 공급하여 M1 나노입자가 함유되어 있는 M2의 산화물로 이루어진 산화막을 기판 상에 형성하는 나노입자 형성단계를 갖는다. 그리고 M1과 M2는 실리콘(Si), 저머늄(Ge) 및 금속으로 이루어진 군으로부터 선택된 어느 하나이고, M1과 M2는 서로 다르다.

Description

나노입자 형성방법 및 이를 이용한 플래시 메모리 소자 제조방법{Method of forming nanoparticle and method of manufacturing flash memory device using the same}
본 발명은 나노입자를 형성하는 방법과 이를 이용한 플래시 메모리 소자 제조방법에 관한 것으로, 보다 상세하게는 스퍼터링을 이용하여 밀도와 크기의 조절이 용이한 나노입자 형성방법과 이를 이용한 플래시 메모리 소자 제조방법에 관한 것이다.
반도체 또는 무기물 박막 내에 형성되어 있는 금속 나노입자는 양자 역학적인 광학적 특성 및 전기적 특성에 의해 여러 분야에서 활용하기 위해 많은 연구가 진행되고 있다. 특히 전하 트랩 플래시 메모리 소자(charge trap flash memory device)에서 나노입자를 전하 트랩층에 이용하려는 연구가 많이 진행되고 있다.
금속 나노입자를 형성하기 위해 기존의 반도체 공정에서 사용하는 리소그라피(lithography) 공정을 이용한다면, 리소그라피 공정 자체의 물리적, 기술적인 한계에 의해 수 ~ 수십 나노미터 크기를 가지는 금속 나노입자를 기판 전체에 균일하게 형성하는 것은 매우 어렵다. 따라서 리소그라피 공정이 아닌 다른 방법에 의해 무기물 박막의 표면 또는 내부에 금속 나노입자를 형성하고자 하는 시도가 많이 진행되고 있다.
나노입자를 형성하는 다양한 기술 중 가장 널리 이용되고 있는 방법은 무기물 박막과 나노입자를 이루는 물질 사이의 격자 상수의 차이에 의해 발생하는 스트레인(strain)을 이용한 Stranski-Krastanov(SK) 방법이다. 즉, 무기물 박막과 격자 상수의 차이가 큰 물질을 무기물 박막 표면에 증착하게 되면, 증착되는 물질은 스트레인에 의해 박막 형태가 아닌 나노입자의 형태로 형성된다. 그러나 SK 방법은 기본적으로 무기물 박막 표면에 나노입자를 형성하는 방법이기 때문에 무기물 박막 내부에 나노입자를 형성할 수 없다. 또한, SK 방법은 물질간의 격자 상수의 차이를 이용하는 것이므로, 무기물 박막과 나노입자의 종류에 따라 실제 형성할 수 있는 나노입자의 종류가 제한된다는 단점이 있다.
이외에, 무기물 박막 내에 금속 산화물을 박막 형태로 형성한 다음, 높은 외부 에너지를 가하여 금속 산화물을 금속으로 환원시켜 금속 나노입자를 형성하는 방법이 많이 연구되고 있다. 이때 외부 에너지는 고온의 열, 레이저, 전자빔 등이 사용된다. 이중 국부적으로 강한 에너지를 가할 수 있는 레이저나 전자빔을 사용할 경우, 원하는 위치에 원하는 크기의 나노입자를 형성할 수 있다는 장점을 가지지만, 대면적의 무기물 박막 내부에 많은 양의 나노입자를 형성하기 위해서는 비용과 시간이 매우 많이 소요된다는 단점이 있다. 그리고 고온의 열을 사용하여 나노입자를 형성하는 경우에는 대면적의 무기물 박막 내부에 많은 양의 나노입자를 손쉽게 형성할 수 있다는 장점이 있으나, 나노입자의 크기를 조절하는 것이 매우 어렵고 나노입자의 밀도를 균일하게 하기 어렵다는 단점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 공정이 간단하면서 밀도와 크기의 조절이 용이한 나노입자 형성방법 및 이를 이용한 플래시 메모리 소자 제조방법을 제공하는 데에 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 나노입자 형성방법은 기판 상에 M1의 산화물로 이루어진 다결정(polycrystal) 산화막을 형성하는 다결정 산화막 형성단계; 및 상기 다결정 산화막 상에 플라즈마에 의해 활성화된 M2 및 M2의 산화물 중 적어도 하나를 공급하여, M1 나노입자가 함유되어 있는 M2의 산화물로 이루어진 산화막을 상기 기판 상에 형성하는 나노입자 형성단계;를 포함하며, 상기 M1과 M2는 실리콘(Si), 저머늄(Ge) 및 금속으로 이루어진 군으로부터 선택된 어느 하나이고, 상기 M1과 M2는 서로 다르다.
본 발명에 따른 나노입자 형성방법에 있어서, 상기 M2의 환원력이 상기 M1의 환원력보다 클 수 있고, 상온에서 상기 M2의 산화물의 깁스 자유에너지(Gibbs free energy)보다 상기 M1의 산화물의 깁스 자유에너지보다 작을 수 있다.
본 발명에 따른 나노입자 형성방법에 있어서, 상기 다결정 산화막을 이루는 M1의 산화물의 M1에 대한 산소의 조성비는 화학적으로 안정한 M1의 산화물의 M1에 대한 산소의 조성비보다 작을 수 있고, 상기 플라즈마에 의해 활성된 M2의 산화물의 M2에 대한 산소의 조성비는 화학적으로 안정한 M2의 산화물의 M2에 대한 산소의 조성비보다 작을 수 있다.
본 발명에 따른 나노입자 형성방법에 있어서, 상기 나노입자 형성단계는 스퍼터링(sputtering)에 의해 수행될 수 있다.
본 발명에 따른 나노입자 형성방법에 있어서, 상기 M1은 아연(Zn)이고, 상기 M2는 실리콘(Si)이며, 상기 다결정 산화막은 ZnOx(0<x<1)로 이루어지고, 상기 나노입자 형성단계는 플라즈마에 의해 활성화된 SiO2 -x를 공급하여 수행될 수 있다. 그리고 상기 나노입자 형성단계는 Si 타겟을 이용한 리액티브 스퍼터링(reactive sputtering)에 의해 수행되거나 SiO2 -x 타겟을 이용한 스퍼터링에 의해 수행될 수 있다.
본 발명에 따른 나노입자 형성방법에 있어서, 상기 다결정 산화막 형성단계와 상기 나노입자 형성단계를 순차적으로 복수 회 수행하여, 상기 기판 상에 나노입자가 함유되어 있는 산화막이 복수 개 적층되어 있는 적층구조물을 형성할 수 있다. 그리고 상기 적층구조물을 구성하는 복수 개의 산화막 중 적어도 두 개의 산화막은 상기 산화막을 이루는 물질, 상기 산화막 내에 함유되어 있는 나노입자를 이루는 물질, 상기 나노입자의 크기 및 상기 나노입자의 단위 부피당 개수 중 적어도 하나가 서로 다를 수 있다.
본 발명에 따른 나노입자 형성방법에 있어서, 상기 다결정 산화막 형성단계와 상기 나노입자 형성단계 사이에, 상기 다결정 산화막의 결정 크기(grain size)를 조절하기 위해 열처리하는 단계를 더 포함할 수 있다.
본 발명에 따른 나노입자 형성방법에 있어서, 상기 나노입자 형성 단계 이후에, 상기 M2의 산화물로 이루어진 산화막과 상기 기판을 제거하여 상기 M1 나노입자를 획득하는 단계를 더 포함할 수 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 플래시 메모리 소자 제조방법은 채널 영역이 형성되어 있는 기판 상에 M1의 산화물로 이루어진 다결정(polycrystal) 산화막을 형성하는 다결정 산화막 형성과정과, 상기 다결정 산화막 상에 플라즈마에 의해 활성화된 M2 및 M2의 산화물 중 적어도 하나를 공급하여 M1 나노입자가 함유되어 있는 M2의 산화물로 이루어진 산화막을 상기 채널 영역 상에 형성하는 나노입자 형성과정을 수행하여 채널 영역 상에 메모리층을 형성하는 메모리층 형성단계; 상기 채널 영역의 일측에 소스 영역을 형성하고, 타측에 드레인 영역을 형성하는 단계; 및 상기 소스 영역 상에 소스 전극을 형성하고, 상기 드레인 영역 상에 드레인 전극을 형성하며, 상기 메모리층 상에 게이트 전극을 형성하는 단계;를 포함하며, 상기 M1과 M2는 실리콘(Si), 저머늄(Ge) 및 금속으로 이루어진 군으로부터 선택된 어느 하나이고, 상기 M1과 M2는 서로 다르다.
본 발명에 따른 플래시 메모리 소자 제조방법에 있어서, 상기 M2의 환원력이 상기 M1의 환원력보다 클 수 있고, 상온에서 상기 M2의 산화물의 깁스 자유에너지(Gibbs free energy)보다 상기 M1의 산화물의 깁스 자유에너지보다 작을 수 있다.
본 발명에 따른 플래시 메모리 소자 제조방법에 있어서, 상기 다결정 산화막을 이루는 M1의 산화물의 M1에 대한 산소의 조성비는 화학적으로 안정한 M1의 산화물의 M1에 대한 산소의 조성비보다 작을 수 있고, 상기 플라즈마에 의해 활성된 M2의 산화물의 M2에 대한 산소의 조성비는 화학적으로 안정한 M2의 산화물의 M2에 대한 산소의 조성비보다 작을 수 있다.
본 발명에 따른 플래시 메모리 소자 제조방법에 있어서, 상기 나노입자 형성과정은 스퍼터링(sputtering)에 의해 수행될 수 있다.
본 발명에 따른 플래시 메모리 소자 제조방법에 있어서, 상기 M1은 아연(Zn)이고, 상기 M2는 실리콘(Si)이며, 상기 다결정 산화막은 ZnOx(0<x<1)로 이루어지고, 상기 나노입자 형성과정은 플라즈마에 의해 활성화된 SiO2 -x를 공급하여 수행될 수 있다. 그리고 상기 나노입자 형성과정은 Si 타겟을 이용한 리액티브 스퍼터링(reactive sputtering)에 의해 수행되거나 SiO2 -x 타겟을 이용한 스퍼터링에 의해 수행될 수 있다.
본 발명에 따른 플래시 메모리 소자 제조방법에 있어서, 상기 메모리층 형성단계는, 상기 다결정 산화막 형성과정과 상기 나노입자 형성과정을 순차적으로 복수 회 수행하여, 나노입자가 함유되어 있는 산화막이 복수 개 적층되어 있는 메모리층을 형성할 수 있다. 그리고 상기 메모리층을 구성하는 복수 개의 산화막 중 적어도 두 개의 산화막은 상기 산화막을 이루는 물질, 상기 산화막 내에 함유되어 있는 나노입자를 이루는 물질, 상기 나노입자의 크기 및 상기 나노입자의 단위 부피당 개수 중 적어도 하나가 서로 다를 수 있다.
본 발명에 따른 플래시 메모리 소자 제조방법에 있어서, 상기 다결정 산화막 형성과정과 상기 나노입자 형성과정 사이에, 상기 다결정 산화막의 결정 크기(grain size)를 조절하기 위해 열처리하는 과정을 더 포함할 수 있다.
본 발명에 따른 플래시 메모리 소자 제조방법에 있어서, 상기 메모리층 형성단계 이전에, 상기 채널 영역 상에 터널링 절연막을 형성하는 단계를 더 포함하고, 상기 다결정 산화막은 상기 터널링 절연막 상에 형성할 수 있다.
본 발명에 따르면, 전자빔과 레이저를 사용하지 않으면서도 나노입자의 크기와 밀도를 균일하게 할 수 있을 뿐 아니라, 대면적에서 한꺼번에 나노입자를 형성할 수 있어 시간과 비용이 적게 소요된다. 뿐만 아니라, 다결정 산화막의 두께에 의해 나노입자의 크기가 결정되므로, 형성되는 나노입자의 크기를 손쉽게 조절할 수 있다. 또한, 스퍼터링 방법을 통해 나노입자를 제조하는 것이므로, 기존의 스퍼터링 장비를 사용할 수 있어 추가 장비가 필요치 않고, 공정이 간단하게 된다. 그리고 모든 공정이 상온에서 이루어지고, 스퍼터링 방법에 의해 수행되므로, 형성되는 나노입자의 종류의 제약이 적다. 또한, 본 실시예에 따른 방법으로 제조된 나노입자는 단결정으로 형성되므로, 물성이 아주 우수하다.
이와 같이 본 발명에 따른 나노입자 형성방법을 이용하여 플래시 메모리 소자를 제조하게 되면, 나노입자 상에 절연막이 형성되므로, 별도의 블로킹 절연막을 형성할 필요가 없게 되어 공정이 간단하게 된다. 그리고 절연막 내에 형성되어 있는 나노입자를 손쉽게 다층으로 형성할 수 있어 다중 준위 플래시 메모리 소자를 제작하기에 적합하다.
도 1은 본 발명에 따른 나노입자 형성방법에 대한 바람직한 일 실시예의 수행과정을 설명하기 위한 도면들이다.
도 2는 나노입자가 함유되어 있는 두 개의 산화막이 적층되어 있는 적층구조물을 나타낸 도면이다.
도 3 및 도 4는 본 실시예의 방법으로 형성된 나노입자의 평면 투과전자현미경(plan-view transmission electron microscope) 사진들이다.
도 5 및 도 6은 본 실시예의 방법으로 형성된 나노입자의 단면 투과전자현미경(cross-section transmission electron microscope) 사진들이다.
도 7 및 도 8은 도 6의 투과전자현미경 이미지에서 전자 회절상의 푸리에 변환을 나타내는 도면들이다.
도 9는 본 발명에 따른 플래시 메모리 소자 제조방법에 대한 바람직한 일 실시예의 수행과정을 설명하기 위한 도면들이다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 나노입자 형성방법 및 이를 이용한 플래시 메모리 소자 제조방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 따른 나노입자 형성방법에 대한 바람직한 일 실시예의 수행과정을 설명하기 위한 도면들이다.
도 1을 참조하면, 본 실시예에 따른 나노입자 형성방법은 우선, 도 1(a)에 도시된 바와 같이, 기판(110) 상에 다결정(polycrystal) 산화막(120)을 형성한다.
기판(110)의 종류는 특별히 한정되지 않으며, Si, Ge, AlAs, GaAs, GaSb, GaN, InP, InSb, InAs, CdS, CdSe, CdTe, ZnO, ZnS, ZnTe, PbS, PbTe, Al2O3, CdZnTe 및 이들의 조합으로 이루어질 수 있다. 다결정 산화막(120)은 M1의 산화물로 이루어지며, 여기서 M1은 실리콘(Si), 저머늄(Ge) 및 금속으로 이루어진 군으로부터 선택된 어느 하나이다. 예컨대, 다결정 산화막(120)은 산화아연(ZnO)과 같은 금속 산화물로 이루어질 수 있다.
다결정 산화막(120)의 형성 방법은 특별히 제한되지 않으며, 스퍼터링(sputtering)과 같은 방법에 의해 형성될 수 있다. 다결정 산화막(120)에 형성되어 있는 결정입계(grain boundary)(121)는 도 1(a)에 도시된 바와 같이 기판(110)의 상측 방향으로 형성될 수 있다.
다음으로, 도 1(b)에 도시된 바와 같이, 다결정 산화막(120) 상에 플라즈마에 의해 활성화된 M2(140) 및 M2의 산화물(145) 중 적어도 하나를 공급한다. 여기서 M2는 실리콘(Si), 저머늄(Ge) 및 금속으로 이루어진 군으로부터 선택된 어느 하나이며, M2는 다결정 산화막(120)을 이루는 M1과는 서로 다른 원소이다. 다결정 산화막(120) 상에 플라즈마에 의해 활성화된 M2(140) 및 M2의 산화물(145) 중 적어도 하나를 공급하면, 도 1(b)에 도시된 바와 같이 결정입계(121)에 M1 나노입자(130)가 형성된다. 그리고 다결정 산화막(120)은 M2의 산화물로 변하게 된다. 즉, 플라즈마에 의해 활성화된 M2(140) 또는 M2의 산화물(145)이 에너지적으로 불안정한 결정입계(121)에 주입되고, 결정입계(121)에 주입된 M2(140) 또는 M2의 산화물(145)에 의해 M1이 환원되어 결정입계(121)에 M1 나노입자(130)가 석출되고, 다결정 산화막(120)은 M2의 산화물로 변하게 된다. 이 과정을 종합하면 아래의 화학식 1과 같이 나타낼 수 있다.
[화학식 1]
M1-O + (M2 또는 M2-O) → M1 + M2-O
이때, 화학식 1의 과정이 활발히 일어나기 위해, M2의 환원력이 M1의 환원력보다 큰 것이 바람직하다. 그리고 상온에서 M2의 산화물의 깁스 자유에너지(Gibbs free energy)가 M1의 산화물의 깁스 자유에너지보다 작은 것이 바람직하다. 화학식 1의 과정은 에너지적으로 불안정한 결정입계(121)에서 활발히 발생하여, M1은 결정입계(121)에서 주로 환원되어 석출되므로, M1 나노입자(130)는 결정입계(121)를 중심으로 성장하게 된다.
그리고 화학식 1의 과정이 더욱 활발히 일어나기 위해, 다결정 산화막(120)을 이루는 M1의 산화물과 다결정 산화막(120)에 주입되는 M2의 산화물은 산소(O)가 부족한 형태일 수 있다. 즉, M1의 산화물의 M1에 대한 산소(O)의 조성비는 화학적으로 안정한 M1의 산화물의 M1에 대한 산소(O)의 조성비보다 작을 수 있다. 예컨대, M1이 아연(Zn)인 경우, 산화아연의 화학적으로 안정한 조성비는 Zn:O = 1:1이므로, 다결정 산화막(120)을 이루는 산화아연은 ZnOx(0<x<1)의 형태일 수 있다. 그리고 M2의 산화물의 M2에 대한 산소(O)의 조성비도 화학적으로 안정한 M2의 산화물의 M2에 대한 산소(O)의 조성비보다 작을 수 있다. 예컨대, M2가 실리콘인 경우, 산화실리콘의 화학적으로 안정한 조성비는 Si:O = 1:2이므로, M2의 산화물은 SiO2 -x(0<x<1)의 형태일 수 있다. ZnOx로 이루어진 다결정 산화막(120)에 플라즈마에 의해 활성화된 SiO2-x가 주입되는 경우 발생하는 반응을 아래의 화학식 2에 나타내었다.
[화학식 2]
ZnOx + SiO2 -x → Zn + SiO2
즉, ZnOx로 이루어진 다결정 산화막(120)에 플라즈마에 의해 활성화된 SiO2 -x가 주입되면, 결정입계(121)에 Zn이 환원되어 석출되고, 다결정 산화막(120)은 실리콘 산화막으로 변하게 된다.
도 1(b)에 도시된 바와 같은 플라즈마에 의해 활성화된 M2(140) 및 M2의 산화물(145) 중 적어도 하나가 다결정 산화막(120)에 공급되는 과정은 스퍼터링(sputtering)에 의해 수행될 수 있다. 일 예로, M2로 이루어진 스퍼터링용 타겟이 장착되어 있는 챔버에 다결정 산화막(120)이 형성되어 있는 기판을 로딩(loading)한 후, 플라즈마를 발생시켜 스퍼터링 방법에 의해 M2(140) 또는 M2의 산화물(145)을 다결정 산화막(120)에 공급할 수 있다. 이때, 플라즈마를 발생시키는 기체로 불활성 기체가 사용되면, 플라즈마에 의해 활성화된 M2(140)가 다결정 산화막(120)에 공급된다. 그리고 플라즈마를 발생시키는 기체로 산소를 함유하는 가스가 사용되면, 플라즈마에 의해 활성화된 M2의 산화물(145)가 다결정 산화막(120)에 공급된다. 즉, 리액티브 스퍼터링(reactive sputtering) 방법에 의해 플라즈마에 의해 활성화된 M2의 산화물(145)을 다결정 산화막(120)에 주입시킬 수 있다. 다른 예로, M2의 산화물로 이루어진 스퍼터링용 타겟이 장착되어 있는 챔버에 다결정 산화막(120)이 형성되어 있는 기판을 로딩한 후, 플라즈마를 발생시켜 스퍼터링 방법에 의해 M2의 산화물(145)을 다결정 산화막(120)에 공급할 수 있다. 예컨대, 플라즈마에 의해 활성화된 SiO2 -x를 다결정 산화막(120)에 공급하는 과정은 Si 타겟을 이용한 리액티브 스퍼터링에 의해 수행되거나 SiO2 -x 타겟을 이용한 스퍼터링에 의해 수행될 수 있다.
다결정 산화막(120) 상에 플라즈마에 의해 활성화된 M2(140) 및 M2의 산화물(145) 중 적어도 하나를 계속하여 공급하면, 다결정 산화막(120)에 함유되어 있던 M1은 모두 결정입계(121)에 석출되어, 도 1(c)에 도시된 바와 같이 M1 나노입자(130) 함유되어 있는 M2의 산화물로 이루어진 산화막(150)이 기판(110) 상에 형성된다. 즉, M2의 산화물로 이루어진 산화막(150) 내부에 M1 나노입자(130)를 형성할 수 있게 된다. 이렇게 형성된 M1 나노입자(130)는 단결정(single crystal)으로 물성이 아주 우수하다.
이와 같이 M1 나노입자(130)를 형성하게 되면, M1 나노입자(130)의 크기는 다결정 산화막(120)의 두께에 의해 결정되고, M1 나노입자(130)의 단위 부피당 개수는 다결정 산화막(120)의 결정입계(121)의 개수 즉, 다결정 산화막(120)의 결정(grain)의 크기에 의해 결정된다. 다결정 산화막(120)의 두께는 다결정 산화막(120) 형성시 손쉽게 제어가 가능하므로, M1 나노입자(130)의 크기를 조절하는 것은 용이하다. 그리고 다결정 산화막(120)의 두께가 두꺼워질수록 다결정 산화막(120)의 결정의 크기(grain size)가 증가하므로, M1 나노입자(130)의 단위 부피당 개수 역시 다결정 산화막(120)의 두께를 통해 조절할 수 있다. 그리고 다결정 산화막(120)의 결정의 크기는 열처리를 통해 조절이 가능하므로, 다결정 산화막(120)을 형성하고, 플라즈마에 의해 활성화된 M2(140) 및 M2의 산화물(145) 중 적어도 하나를 공급하기 전에, 다결정 산화막(120)을 열처리하여 다결정 산화막(120)의 결정의 크기를 조절할 수 있다.
일반적으로 다결정 산화막의 결정의 크기는 일정하므로 상술한 방법을 통해 나노입자를 형성하면, 전자빔과 레이저를 사용하지 않아도 나노입자의 크기와 밀도를 균일하게 할 수 있다. 그리고 상술한 방법은 국부적으로 나노입자를 형성하는 것이 아니라, 모든 영역에서 한꺼번에 나노입자를 형성하는 것이므로, 대면적의 산화막 내에 나노입자를 대량으로 형성하고자 하는 경우에도 시간과 비용이 적게 소요된다. 뿐만 아니라, 다결정 산화막의 두께에 의해 나노입자의 크기가 결정되므로, 형성되는 나노입자의 크기를 손쉽게 조절할 수 있고, 나노입자의 밀도를 다결정 산화막의 두께 및 후속 열처리를 통해 손쉽게 조절할 수 있다. 또한, 스퍼터링 방법을 통해 나노입자를 제조하는 것이므로, 기존의 스퍼터링 장비를 사용할 수 있어 추가 장비가 필요치 않고, 공정이 간단하게 된다. 그리고 모든 공정이 상온에서 이루어지고, 스퍼터링 방법에 의해 수행되므로, 형성되는 나노입자의 종류의 제약이 적다.
그리고 상술한 방법을 이용하면, 나노입자가 함유되어 있는 산화막이 복수 개 적층되어 있는 적층 구조물을 형성하는 것이 용이하다. 즉, 도 1(c)에 도시된 산화막(150) 상에 다시 도 1(a) 내지 도 1(c)의 과정을 반복하게 되면, 도 2에 도시된 바와 같은 적층구조물(170)을 형성할 수 있다. 즉, 제1 나노입자(130)가 함유되어 있는 제1 산화막(150)을 형성한 후, 도 1(a) 내지 도 1(c)의 과정을 순차적으로 수행하면, 기판(110) 상에 제1 산화막(150)과 제2 산화막(160)이 순차적으로 적층되어 있는 적층구조물(170)을 형성할 수 있다. 이때 제2 산화막(160)의 내부에는 제2 나노입자(135)가 형성된다. 이때, 제1 산화막(150)과 제2 산화막(160)을 이루는 물질, 제1 나노입자(130)와 제2 나노입자(135)를 이루는 물질, 제1 나노입자(130)와 제2 나노입자(135)의 크기 및 제1 나노입자(130)와 제2 나노입자(135)의 단위 부피당 개수 중 적어도 하나가 서로 다르게 되도록 할 수 있다. 이와 같이 하면, 다중 준위(multi-level)를 구현할 수 있게 된다. 도 2에서는 나노입자를 함유하는 두 개의 산화막이 적층되어 있는 적층구조물에 대해 나타내었지만 이에 한정되지 않음은 물론이다. 필요한 회수만큼 도 1(a) 내지 도 1(c)의 과정을 순차적으로 반복 수행하면, 복수 개의 산화막이 적층되어 있는 적층구조물을 형성할 수 있다.
그리고 도 1(c)에 도시된 바와 같이 M2의 산화물로 이루어진 산화막(150) 내에 M1 나노입자가 형성되는 나노입자 형성단계 이후에, M2의 산화물로 이루어진 산화막(150)과 기판(110)을 제거하여 M1 나노입자(130)만을 획득할 수 있다. 이와 같이 획득된 M1 나노입자(130)는 단결정이므로 물성이 우수하다.
나노입자 제조예
실리콘 기판 표면의 불순물과 자연 산화막(native oxide)를 제거하였다. 이를 위해, TCE(trichloroethylene), 탈이온수(deionized water, DI water), HF와 물의 1:1 혼합 용액을 순차적으로 이용하여 실리콘 기판을 세척하였다.
다음으로, 세척된 실리콘 기판을 RF-magnetron 스퍼터링 챔버 안에 로딩한 후, 스퍼터링을 통해 산화아연(ZnO)을 실리콘 기판 상에 증착하였다. 기저 압력은 8×10-7 Torr가 되도록 하였고, 스퍼터링용 타겟은 순도 99.999%의 다결정 ZnO를 사용하였고, 순도 99.999%의 아르곤 가스를 스퍼터링 가스로 사용하였다. 공정 압력은 5×10-3 Torr가 유지되도록 하였고, 플라즈마 파워는 100 W가 유지되도록 하였으며, 아르곤 가스는 5 sccm으로 유지하였다. 그 결과 분당 1.17 nm의 두께로 ZnO 박막이 실리콘 기판 상에 증착되었으며, 증착된 ZnO 박막은 다결정 박막으로 성장되었다.
다음으로, ZnO 박막 상에 플라즈마에 의해 활성화된 SiO2 -x를 공급하였다. 플라즈마에 의해 활성화된 SiO2 -x는 SiO2 스퍼터링용 타겟을 이용하여 스퍼터링 방법에 의해 공급하였다. 이때 공정 조건은 상기 ZnO 박막 증착시 공정 조건과 동일하게 되도록 하였다. 이 과정에서 실제로 ZnO 박막 상에 SiO2 박막이 증착되지 않았으며, 스퍼터링에 의해 주입되는 SiO2 -x 입자가 ZnO 박막과 반응하면서 ZnO 박막의 결정입계에 Zn이 석출되어 Zn 나노입자가 성장하였다. 그와 동시에 ZnO 박막은 SiO2 박막으로 변화하였다. 계속하여 SiO2 -x를 공급하면, ZnO 박막은 모두 SiO2 박막으로 변화하였으며, SiO2 박막 내부에는 Zn 나노입자가 형성되었다.
이러한 방법으로 형성된 나노입자의 평면 투과전자현미경(plan-view transmission electron microscope) 사진들을 도 3 및 도 4에 나타내었고, 단면 투과전자현미경(cross-section transmission electron microscope) 사진들을 도 5 및 도 6에 나타내었다.
도 3은 반경이 5 nm인 아연 나노입자(310)를 형성한 경우의 평면 투과전자현미경 사진이고, 도 4는 반경이 10 nm인 아연 나노입자(410)를 형성한 경우의 평면 투과전자현미경 사진이다. 도 3 및 도 4를 살펴보면, 아연 나노입자(310, 410)가 균일한 크기와 밀도로 형성됨을 알 수 있다.
도 5는 실리콘 산화막 내에 형성되어 있는 아연 나노입자의 단면 투과전자현미경 사진이다. 도 5를 살펴보면 아연 나노입자(510)가 균일한 크기와 밀도로 형성됨을 알 수 있다.
도 6은 도 5의 고해상도 투과전자현미경(high resolution TEM, HRTEM) 사진이다. 도 6에서 Zn QDs는 아연 나노입자(610)를 나타낸다. 도 6을 살펴보면, 실리콘 산화막과 아연 나노입자(610)는 확실하게 구별됨을 알 수 있다. 이와 같이 형성된 실리콘 산화막과 아연 나노입자의 실제 성분 분석을 위해, 전자 회절상의 푸리에 변환을 한 결과를 도 7 및 도 8에 나타내었다.
도 7은 도 6의 참조번호 620으로 표시된 부분의 전자 회절상의 푸리에 변환 결과를 나타낸 도면이다. 도 7에 도시된 바와 같이, 도 6의 참조번호 620으로 표시된 부분은 실리콘(Si)과 산소(O)의 함량이 높고 아연(Zn)은 거의 함유되어 있지 않음을 알 수 있다. 따라서 도 6에서 SiO2 layer라고 표시된 부분은 아연이 거의 없는 순수한 SiO2로 구성되어 있음을 알 수 있다.
도 8은 도 6의 참조번호 630으로 표시된 부분의 전자 회절상의 푸리에 변환 결과를 나타낸 도면이다. 도 8에 도시된 바와 같이, 도 6의 참조번호 630으로 표시된 부분은 실리콘(Si)과 산소(O)의 함량보다 아연(Zn)의 함량이 월등히 높음을 알 수 있다. 그리고 도 8에서의 실리콘(Si)과 산소(O)의 비율은 도 7에서의 실리콘(Si)과 산소(O)의 비율과 거의 같다는 것을 알 수 있다. 이는 아연 나노입자(610) 사이에 존재하는 SiO2를 의미하며, 아연 나노입자(610)는 순수하게 아연(Zn)으로만 구성되어 있음을 알 수 있다.
도 7 및 도 8의 결과를 종합하면, 상술한 방법을 이용하여 실리콘 산화막 내에 아연 나노입자를 형성할 수 있음을 알 수 있다. 그리고 실리콘 산화막은 SiO2로 이루어지고, 아연 나노입자는 순수한 아연만으로 이루어짐을 알 수 있다.
이상에서 산화막 내에 나노입자를 형성하는 방법에 대해 살펴보았다. 이하에서는 상술한 나노입자를 형성하는 방법을 이용하여 플래시 메모리 소자를 제조하는 방법에 대해 살펴본다.
도 9는 본 발명에 따른 플래시 메모리 소자 제조방법에 대한 바람직한 일 실시예의 수행과정을 설명하기 위한 도면들이다.
도 9를 참조하면, 본 발명에 따른 플래시 메모리 소자 제조방법은 우선 채널 영역(911)이 형성되어 있는 기판(910)을 준비한다. 기판(910)의 종류는 특별히 한정되지 않으며, Si, Ge, AlAs, GaAs, GaSb, GaN, InP, InSb, InAs, CdS, CdSe, CdTe, ZnO, ZnS, ZnTe, PbS, PbTe, Al2O3, CdZnTe 및 이들의 조합으로 이루어질 수 있으며, 실리콘 기판이 이용될 수 있다.
다음으로, 도 9(a)에 도시된 바와 같이, 채널 영역(911) 상에 터널링 절연막(920)을 형성한다. 후술할 메모리층(930)의 하부에 터널링 절연막 역할을 할 수 있는 절연층이 형성되는 경우, 터널링 절연막(920)은 생략될 수 있다. 기판(910)으로 실리콘 기판이 이용될 경우, 터널링 절연막(920)은 산화실리콘으로 이루어질 수 있다.
다음으로, 도 9(b)에 도시된 바와 같이, 터널링 절연막(920) 상에 메모리층(930)을 형성한다. 메모리층(930)은 나노입자(931)를 함유하고 있는 산화막(932)으로 이루어진다. 나노입자(931)를 함유하고 있는 산화막(932)은 도 1에 도시하고 설명한 바와 같은 방법으로 형성할 수 있다. 즉, 터널링 절연막(920) 상에 M1의 산화물로 이루어진 다결정 산화막을 형성한 후, 다결정 산화막 상에 플라즈마에 의해 활성화된 M2 및 M2의 산화물 중 적어도 하나를 공급하여 형성할 수 있다. 여기서, M1과 M2는 실리콘, 저머늄 및 금속으로 이루어진 군으로부터 선택된 어느 하나이고, M1과 M2는 서로 다른 원소이다. 상술한 바와 같이, 플라즈마에 의해 활성화된 M2 및 M2의 산화물에 의해 다결정 산화막에 함유되어 있는 M1이 석출되도록, M2의 환원력이 M1의 환원력보다 클 수 있고, 상온에서 M2의 산화물의 깁스 자유에너지보다 M1의 산화물의 깁스 자유에너지가 작을 수 있다.
그리고 플라즈마에 의해 활성화된 M2 및 M2의 산화물에 의해 다결정 산화막에 함유되어 있는 M1이 석출되는 반응이 더욱 활발히 일어나도록, 다결정 산화막을 이루는 M1의 산화물과 다결정 산화막에 주입되는 M2의 산화물은 산소(O)가 부족한 형태일 수 있다. 즉, 상술한 바와 같이 M1의 산화물의 M1에 대한 산소(O)의 조성비는 화학적으로 안정한 M1의 산화물의 M1에 대한 산소(O)의 조성비보다 작을 수 있고, M2의 산화물의 M2에 대한 산소(O)의 조성비도 화학적으로 안정한 M2의 산화물의 M2에 대한 산소(O)의 조성비보다 작을 수 있다. 예컨대, M1이 아연(Zn)인 경우, 산화아연의 화학적으로 안정한 조성비는 Zn:O = 1:1이므로, 다결정 산화막을 이루는 산화아연은 ZnOx(0<x<1)의 형태일 수 있다. 그리고 M2가 실리콘인 경우, 산화실리콘의 화학적으로 안정한 조성비는 Si:O = 1:2이므로, M2의 산화물은 SiO2 -x(0<x<1)의 형태일 수 있다.
그리고 다결정 산화막에 공급되는 M2 및 M2의 산화물은 스퍼터링에 의해 형성된 것일 수 있다. 즉, M2로 이루어진 스퍼터링용 타겟을 이용하여 스퍼터링 또는 리액티브 스퍼터링에 의해 활성화된 M2 및 M2의 산화물을 다결정 산화막에 공급할 수 있다. 그리고 M2의 산화물로 이루어진 스퍼터링용 타겟을 이용하여 스퍼터링에 의해 활성화된 M2의 산화물을 다결정 산화막에 공급할 수 있다.
그리고 다결정 산화막을 형성한 후, 다결정 산화막의 결정 크기(grain size)를 조절하기 위해, 다결정 산화막을 열처리할 수 있다. 상술한 바와 같이, 나노입자(931)는 다결정 산화막의 결정입계에 형성되므로, 다결정 산화막의 결정 크기를 조절하여 나노입자(931)의 밀도, 즉 단위 부피당 개수를 조절할 수 있다.
도 9에는 나노입자(931)를 함유한 산화막(932)을 하나 구비한 메모리층(930)에 대해 도시하였지만, 이에 한정된 것은 아니고, 도 2에 도시된 바와 같이 메모리층(930)은 나노입자를 함유한 산화막이 복수 개 적층되어 있는 형태일 수 있다. 이를 위해, 도 1(a) 내지 도 1(c)의 과정을 순차적으로 복수 회 수행할 수 있다. 이때, 각 산화막을 이루는 물질, 각 나노입자를 이루는 물질, 각 나노입자의 크기 및 단위 부피당 개수 중 적어도 하나가 서로 다르게 되도록 할 수 있다. 이와 같이 나노입자를 함유한 산화막이 복수 개 적층되어 있는 메모리층(930)을 형성하면 다중 준위(multi level)을 손쉽게 구현할 수 있다. 그리고 도 2에서는 나노입자를 함유하는 두 개의 산화막이 적층되어 있는 적층구조물에 대해 나타내었지만 이에 한정되지 않음은 물론이다. 필요한 회수만큼 도 1(a) 내지 도 1(c)의 과정을 순차적으로 반복 수행하면, 복수 개의 산화막이 적층되어 있는 메모리층(930)을 형성할 수 있다.
다음으로, 도 9(c)에 도시된 바와 같이, 소스 영역(912)과 드레인 영역(913)을 형성하기 위해 메모리층(930)과 터널링 절연막(920)의 일부를 제거한다. 다음으로, 9(d)에 도시된 바와 같이, 이온 주입을 통해 채널 영역(911)의 일측과 타측에 각각 소스 영역(912)과 드레인 영역(913)을 형성한다. 그리고 도 9(e)에 도시된 바와 같이, 소스 영역(912), 드레인 영역(913) 및 메모리층(930) 상에 각각 소스 전극(940), 드레인 전극(945) 및 게이트 전극(950)을 형성한다.
도 1에 도시된 나노입자를 형성하는 방법을 이용하면, 손쉽게 절연막 내에 전하를 트랩하는 역할을 하는 나노입자를 형성할 수 있어, 전하 트랩 플래시 메모리 소자를 손쉽게 제조할 수 있다. 그리고 이와 같이 형성된 나노입자는 대면적에 적용하기 용이하며, 나노입자의 크기와 밀도를 균일하게 할 수 있을 뿐 아니라, 나노입자의 크기와 밀도를 조절하는 것이 용이하다. 그리고 나노입자 제조과정 중에 나노입자의 상부에는 산화막이 형성되므로, 별도의 블로킹 절연막을 형성할 필요가 없다. 또한, 나노입자가 함유되어 있는 산화막을 복수 개 적층시킨 형태의 메모리층을 형성하는 것이 용이하여 다중 준위 플래시 메모리 소자를 구현할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (24)

  1. 기판 상에 M1의 산화물로 이루어진 다결정(polycrystal) 산화막을 형성하는 다결정 산화막 형성단계; 및
    상기 다결정 산화막 상에 플라즈마에 의해 활성화된 M2 및 M2의 산화물 중 적어도 하나를 공급하여, M1 나노입자가 함유되어 있는 M2의 산화물로 이루어진 산화막을 상기 기판 상에 형성하는 나노입자 형성단계;를 포함하며,
    상기 M1과 M2는 실리콘(Si), 저머늄(Ge) 및 금속으로 이루어진 군으로부터 선택된 어느 하나이고, 상기 M1과 M2는 서로 다른 것을 특징으로 하는 나노입자 형성방법.
  2. 제1항에 있어서,
    상기 M2의 환원력이 상기 M1의 환원력보다 큰 것을 특징으로 하는 나노입자 형성방법.
  3. 제1항에 있어서,
    상온에서 상기 M2의 산화물의 깁스 자유에너지(Gibbs free energy)가 상기 M1의 산화물의 깁스 자유에너지보다 작은 것을 특징으로 하는 나노입자 형성방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 다결정 산화막을 이루는 M1의 산화물의 M1에 대한 산소의 조성비는 화학적으로 안정한 M1의 산화물의 M1에 대한 산소의 조성비보다 작은 것을 특징으로 하는 나노입자 형성방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 플라즈마에 의해 활성된 M2의 산화물의 M2에 대한 산소의 조성비는 화학적으로 안정한 M2의 산화물의 M2에 대한 산소의 조성비보다 작은 것을 특징으로 하는 나노입자 형성방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 나노입자 형성단계는 스퍼터링(sputtering)에 의해 수행되는 것을 특징으로 하는 나노입자 형성방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 M1은 아연(Zn)이고, 상기 M2는 실리콘(Si)이며, 상기 다결정 산화막은 ZnOx(0<x<1)로 이루어지고,
    상기 나노입자 형성단계는 플라즈마에 의해 활성화된 SiO2 -x를 공급하여 수행되는 것을 특징으로 하는 나노입자 형성방법.
  8. 제7항에 있어서,
    상기 나노입자 형성단계는 Si 타겟을 이용한 리액티브 스퍼터링(reactive sputtering)에 의해 수행되거나 SiO2 -x 타겟을 이용한 스퍼터링에 의해 수행되는 것을 특징으로 하는 나노입자 형성방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 다결정 산화막 형성단계와 상기 나노입자 형성단계를 순차적으로 복수 회 수행하여, 상기 기판 상에 나노입자가 함유되어 있는 산화막이 복수 개 적층되어 있는 적층구조물을 형성하는 것을 특징으로 하는 나노입자 형성방법.
  10. 제9항에 있어서,
    상기 적층구조물을 구성하는 복수 개의 산화막 중 적어도 두 개의 산화막은 상기 산화막을 이루는 물질, 상기 산화막 내에 함유되어 있는 나노입자를 이루는 물질, 상기 나노입자의 크기 및 상기 나노입자의 단위 부피당 개수 중 적어도 하나가 서로 다른 것을 특징으로 하는 나노입자 형성방법.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 다결정 산화막 형성단계와 상기 나노입자 형성단계 사이에,
    상기 다결정 산화막의 결정 크기(grain size)를 조절하기 위해 열처리하는 단계를 더 포함하는 것을 특징으로 하는 나노입자 형성방법.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 나노입자 형성 단계 이후에,
    상기 M2의 산화물로 이루어진 산화막과 상기 기판을 제거하여 상기 M1 나노입자를 획득하는 단계를 더 포함하는 것을 특징으로 하는 나노입자 형성방법.
  13. 채널 영역이 형성되어 있는 기판 상에 M1의 산화물로 이루어진 다결정(polycrystal) 산화막을 형성하는 다결정 산화막 형성과정과, 상기 다결정 산화막 상에 플라즈마에 의해 활성화된 M2 및 M2의 산화물 중 적어도 하나를 공급하여 M1 나노입자가 함유되어 있는 M2의 산화물로 이루어진 산화막을 상기 채널 영역 상에 형성하는 나노입자 형성과정을 수행하여 채널 영역 상에 메모리층을 형성하는 메모리층 형성단계;
    상기 채널 영역의 일측에 소스 영역을 형성하고, 타측에 드레인 영역을 형성하는 단계; 및
    상기 소스 영역 상에 소스 전극을 형성하고, 상기 드레인 영역 상에 드레인 전극을 형성하며, 상기 메모리층 상에 게이트 전극을 형성하는 단계;를 포함하며,
    상기 M1과 M2는 실리콘(Si), 저머늄(Ge) 및 금속으로 이루어진 군으로부터 선택된 어느 하나이고, 상기 M1과 M2는 서로 다른 것을 특징으로 하는 플래시 메모리 소자 제조방법.
  14. 제13항에 있어서,
    상기 M2의 환원력이 상기 M1의 환원력보다 큰 것을 특징으로 하는 플래시 메모리 소자 제조방법.
  15. 제13항에 있어서,
    상온에서 상기 M2의 산화물의 깁스 자유에너지(Gibbs free energy)가 상기 M1의 산화물의 깁스 자유에너지보다 작은 것을 특징으로 하는 플래시 메모리 소자 제조방법.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 다결정 산화막을 이루는 M1의 산화물의 M1에 대한 산소의 조성비는 화학적으로 안정한 M1의 산화물의 M1에 대한 산소의 조성비보다 작은 것을 특징으로 하는 플래시 메모리 소자 제조방법.
  17. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 플라즈마에 의해 활성된 M2의 산화물의 M2에 대한 산소의 조성비는 화학적으로 안정한 M2의 산화물의 M2에 대한 산소의 조성비보다 작은 것을 특징으로 하는 플래시 메모리 소자 제조방법.
  18. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 나노입자 형성과정은 스퍼터링(sputtering)에 의해 수행되는 것을 특징으로 하는 플래시 메모리 소자 제조방법.
  19. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 M1은 아연(Zn)이고, 상기 M2는 실리콘(Si)이며, 상기 다결정 산화막은 ZnOx(0<x<1)로 이루어지고,
    상기 나노입자 형성과정은 플라즈마에 의해 활성화된 SiO2 -x를 공급하여 수행되는 것을 특징으로 하는 플래시 메모리 소자 제조방법.
  20. 제19항에 있어서,
    상기 나노입자 형성과정은 Si 타겟을 이용한 리액티브 스퍼터링(reactive sputtering)에 의해 수행되거나 SiO2 -x 타겟을 이용한 스퍼터링에 의해 수행되는 것을 특징으로 하는 플래시 메모리 소자 제조방법.
  21. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 메모리층 형성단계는,
    상기 다결정 산화막 형성과정과 상기 나노입자 형성과정을 순차적으로 복수 회 수행하여, 나노입자가 함유되어 있는 산화막이 복수 개 적층되어 있는 메모리층을 형성하는 것을 특징으로 하는 플래시 메모리 소자 제조방법.
  22. 제21항에 있어서,
    상기 메모리층을 구성하는 복수 개의 산화막 중 적어도 두 개의 산화막은 상기 산화막을 이루는 물질, 상기 산화막 내에 함유되어 있는 나노입자를 이루는 물질, 상기 나노입자의 크기 및 상기 나노입자의 단위 부피당 개수 중 적어도 하나가 서로 다른 것을 특징으로 하는 플래시 메모리 소자 제조방법.
  23. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 다결정 산화막 형성과정과 상기 나노입자 형성과정 사이에,
    상기 다결정 산화막의 결정 크기(grain size)를 조절하기 위해 열처리하는 과정을 더 포함하는 것을 특징으로 하는 플래시 메모리 소자 제조방법.
  24. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 메모리층 형성단계 이전에,
    상기 채널 영역 상에 터널링 절연막을 형성하는 단계를 더 포함하고,
    상기 다결정 산화막은 상기 터널링 절연막 상에 형성하는 것을 특징으로 하는 플래시 메모리 소자 제조방법.
KR1020100017770A 2010-02-26 2010-02-26 나노입자 형성방법 및 이를 이용한 플래시 메모리 소자 제조방법 KR101130221B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100017770A KR101130221B1 (ko) 2010-02-26 2010-02-26 나노입자 형성방법 및 이를 이용한 플래시 메모리 소자 제조방법
PCT/KR2011/001395 WO2011105871A2 (ko) 2010-02-26 2011-02-28 나노입자 형성방법 및 이를 이용한 플래시 메모리 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100017770A KR101130221B1 (ko) 2010-02-26 2010-02-26 나노입자 형성방법 및 이를 이용한 플래시 메모리 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20110098249A KR20110098249A (ko) 2011-09-01
KR101130221B1 true KR101130221B1 (ko) 2012-03-26

Family

ID=44507475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100017770A KR101130221B1 (ko) 2010-02-26 2010-02-26 나노입자 형성방법 및 이를 이용한 플래시 메모리 소자 제조방법

Country Status (2)

Country Link
KR (1) KR101130221B1 (ko)
WO (1) WO2011105871A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217205B2 (en) 2015-03-10 2019-02-26 Samsung Electronics Co., Ltd. Grain analyzing method and system using HRTEM image

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283553B1 (ko) * 2011-10-12 2013-07-15 서울시립대학교 산학협력단 열 산화 공정을 이용한 나노결정층과 산화막의 동시 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005213067A (ja) * 2004-01-28 2005-08-11 Hitachi Instruments Service Co Ltd 金属原子をドープした酸化亜鉛ナノ粒子及びその製造方法
KR100765377B1 (ko) 2006-05-11 2007-10-10 한양대학교 산학협력단 SiO₂박막 내 금속 나노 결정체의 형성방법
KR20090011334A (ko) * 2007-07-25 2009-02-02 삼성전자주식회사 금속 나노 입자를 포함하는 플래시 기억 소자 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696965B1 (ko) * 2005-07-20 2007-03-20 한양대학교 산학협력단 금속 나노입자를 갖는 비휘발성 메모리 단위 소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005213067A (ja) * 2004-01-28 2005-08-11 Hitachi Instruments Service Co Ltd 金属原子をドープした酸化亜鉛ナノ粒子及びその製造方法
KR100765377B1 (ko) 2006-05-11 2007-10-10 한양대학교 산학협력단 SiO₂박막 내 금속 나노 결정체의 형성방법
KR20090011334A (ko) * 2007-07-25 2009-02-02 삼성전자주식회사 금속 나노 입자를 포함하는 플래시 기억 소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217205B2 (en) 2015-03-10 2019-02-26 Samsung Electronics Co., Ltd. Grain analyzing method and system using HRTEM image

Also Published As

Publication number Publication date
WO2011105871A3 (ko) 2012-02-02
WO2011105871A2 (ko) 2011-09-01
KR20110098249A (ko) 2011-09-01

Similar Documents

Publication Publication Date Title
Heitmann et al. Silicon nanocrystals: size matters
Avasthi et al. Ion beam for synthesis and modification of nanostructures
Buljan et al. Ge quantum dot lattices in Al 2 O 3 multilayers
US20080290394A1 (en) Gate electrode for a nonvolatile memory cell
TW200830474A (en) Growth of metallic nanodots using specific precursors
Jeon et al. Size-tunable synthesis of monolayer MoS 2 nanoparticles and their applications in non-volatile memory devices
US20140116502A1 (en) Quantum nanodots, two-dimensional quantum nanodot array as well as semiconductor device using the same and production method therefor
Pchelyakov et al. Ge/Si heterostructures with coherent Ge quantum dots in silicon for applications in nanoelectronics
Rahm et al. Pulsed-laser deposition and characterization of ZnO nanowires with regular lateral arrangement
JP2016505476A (ja) パルスレーザー堆積によって成長させたナノメートルサイズ構造体
KR101130221B1 (ko) 나노입자 형성방법 및 이를 이용한 플래시 메모리 소자 제조방법
Das et al. Size effect on electronic transport in nC–Si/SiOx core/shell quantum dots
US9935207B2 (en) Tunneling diode using graphene-silicon quantum dot hybrid structure and method of manufacturing the same
US20110198680A1 (en) Non-Volatile Memory Device Including Quantum Dots Embeded in Oxide Thin Film, and Fabrication Method of the Same
Ostrikov et al. Self-assembled low-dimensional nanomaterials via low-temperature plasma processing
Yuk et al. Formation mechanism of ZnSiO3 nanoparticles embedded in an amorphous interfacial layer between a ZnO thin film and an n-Si (001) substrate due to thermal treatment
Budai et al. Synthesis, optical properties, and microstructure of semiconductor nanocrystals formed by ion implantation
KR102405011B1 (ko) ReS2 박막 형성 방법 및 이를 이용한 광 검출기 형성 방법
Szabó et al. Hierarchical oxide nanostructures fabricated with atomic layer deposition and hydrothermal growth
Maniš et al. Low temperature 2D GaN growth on Si (111) 7× 7 assisted by hyperthermal nitrogen ions
Nakamura et al. Dot-height dependence of photoluminescence from ZnO quantum dots
Bahariqushchi et al. Ge nanocrystals embedded in ultrathin Si3N4 multilayers with SiO2 barriers
Zimin et al. Specific features of vapor–liquid–solid nanostructure growth on the surface of sns films during plasma treatment
Ghosh et al. CdS nanoparticles grown in a polymer matrix by chemical bath deposition
Kim et al. Low-temperature synthesis and room temperature ultraviolet lasing of nanocrystalline ZnO films

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee