KR101128687B1 - Method for manufacturing semiconductor chip - Google Patents

Method for manufacturing semiconductor chip Download PDF

Info

Publication number
KR101128687B1
KR101128687B1 KR1020040110490A KR20040110490A KR101128687B1 KR 101128687 B1 KR101128687 B1 KR 101128687B1 KR 1020040110490 A KR1020040110490 A KR 1020040110490A KR 20040110490 A KR20040110490 A KR 20040110490A KR 101128687 B1 KR101128687 B1 KR 101128687B1
Authority
KR
South Korea
Prior art keywords
tape
semiconductor wafer
deionized water
dicing
wafer
Prior art date
Application number
KR1020040110490A
Other languages
Korean (ko)
Other versions
KR20060071693A (en
Inventor
이준호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040110490A priority Critical patent/KR101128687B1/en
Publication of KR20060071693A publication Critical patent/KR20060071693A/en
Application granted granted Critical
Publication of KR101128687B1 publication Critical patent/KR101128687B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

본 발명은, 본딩 패드가 형성된 반도체 웨이퍼의 앞면에 UV-테이프를 부착시키는 단계와, 프리-얼라인용 관측 장비를 이용하여 상기 반도체 웨이퍼의 앞면에 형성된 스크라이브-레인의 위치 정보를 취득하는 단계와, 취득된 상기 스크라이브-레인의 위치 정보를 기초로 탈이온수를 분사하면서 다이싱 블레이드로 상기 웨이퍼 뒷면부터 앞면까지 절단하는 단계와, 상기 반도체 웨이퍼를 회전 운동시키면서 탈이온수 및 드라이 에어를 이용하여 헹금 및 건조를 수행하는 단계 및 자외선을 조사하여 상기 UV-테이프와 상기 반도체 웨이퍼 사이의 접착력을 약화시켜 상기 UV-테이프를 박리하는 단계를 포함하는 반도체 칩 제조방법에 관한 것이다. The present invention comprises the steps of attaching a UV-tape to the front surface of the semiconductor wafer on which the bonding pad is formed, acquiring the position information of the scribe-lane formed on the front surface of the semiconductor wafer using the pre-aligned observation equipment, Cutting from the back side to the front side of the wafer with a dicing blade while spraying deionized water on the basis of the acquired position information of the scribe-lane; rinsing and drying using deionized water and dry air while rotating the semiconductor wafer. And a step of peeling the UV-tape by weakening the adhesive force between the UV-tape and the semiconductor wafer by irradiating ultraviolet rays.

다이싱(Dicing), 본딩 패드, 탈이온수, UV-테이프Dicing, Bonding Pads, Deionized Water, UV-Tape

Description

반도체 칩 제조방법{Method for manufacturing semiconductor chip} Method for manufacturing semiconductor chip             

도 1a는 다이싱 공정 전의 본딩 패드를 보여주는 도면이고, 도 1b는 다이싱 공정 후의 본딩 패드를 보여주는 도면이다. FIG. 1A illustrates a bonding pad before a dicing process, and FIG. 1B illustrates a bonding pad after a dicing process.

도 2a 내지 도 2d는 탈이온수에 노출되는 시간에 따른 본딩 패드 부식의 모습을 보여주는 도면들이다. 2A to 2D are diagrams showing the appearance of bonding pad corrosion over time exposed to deionized water.

도 3a 내지 도 3c는 다이싱 시간에 따른 본딩 패드 부식의 모습을 보여주는 도면들이다. 도 3d는 도 3c의 'A' 부분을 확대한 도면이다. 3A to 3C are views showing the appearance of bonding pad corrosion with dicing time. FIG. 3D is an enlarged view of a portion 'A' of FIG. 3C.

도 4는 웨이퍼 앞면에 UV-테이브를 부착시킨 모습을 개략적으로 보여주는 도면이다. 4 is a view schematically showing a state in which the UV-tape is attached to the front surface of the wafer.

도 5 및 도 6은 반도체 웨이퍼를 절단하는 다이싱 공정을 설명하기 위하여 개략적으로 도시한 도면이다. 5 and 6 are diagrams schematically illustrating a dicing process for cutting a semiconductor wafer.

도 7은 헹금 및 건조 공정을 설명하기 위하여 개략적으로 도시한 도면이다. 7 is a diagram schematically illustrating the rinsing and drying process.

도 8은 UV-테이프를 박리하기 위한 공정을 설명하기 위하여 개략적으로 도시한 도면이다.
8 is a diagram schematically illustrating a process for peeling a UV-tape.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>                 

100: 반도체 웨이퍼 100a: 반도체 칩100: semiconductor wafer 100a: semiconductor chip

105: 본딩 패드 110: UV-테이프105: bonding pad 110: UV-tape

120: 웨이퍼 프레임 130: 다이싱 블레이드120: wafer frame 130: dicing blade

140: 프리-얼라인용 관측장비
140: observation equipment for pre-alignment

본 발명은 반도체 장치의 제조방법에 관한 것으로, 더욱 상세하게는 다이싱 공정에서 본딩 패드의 부식을 억제하여 신뢰성을 개선할 수 있는 반도체 칩 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to inhibit corrosion of a bonding pad in a dicing process The present invention relates to a semiconductor chip manufacturing method capable of improving reliability.

반도체 집적회로(Integrated Circuit; IC) 제조공정은, 반도체 웨이퍼에 집적회로를 형성하고, 다이싱(Dicing)하여 반도체 집적회로 칩을 형성한 후, 반도체 칩을 패키징하는 공정으로 이루어진다. A semiconductor integrated circuit (IC) manufacturing process includes a process of forming an integrated circuit on a semiconductor wafer, dicing the semiconductor integrated circuit chip, and packaging the semiconductor chip.

반도체 웨이퍼는 대구경화(예컨대, 300mm)되는 반면, 반도체 칩은 소형화되어 1개 웨이퍼로 생산할 수 있는 반도체 칩 수가 증가하고 있다. 웨이퍼당 만들 수 있는 반도체 칩 개수가 증가할수록 다이싱 시간은 증가한다. While semiconductor wafers have a large diameter (for example, 300 mm), semiconductor chips are miniaturized and the number of semiconductor chips that can be produced in one wafer is increasing. As the number of semiconductor chips that can be made per wafer increases, the dicing time increases.

다이싱 공정은 반도체 칩을 만들기 위하여 다이싱 블레이드(Dicing Blade)를 사용하여 웨이퍼를 스크라이브-레인(Scribe Lane)을 따라 절단하는 공정이다. 이와 같은 다이싱 공정에서는 다이싱 블레이드와 웨이퍼 간의 마찰열을 냉각시키고 다이 싱 공정에서 발생하는 불순물들을 제거하기 위하여 이산화탄소로 버블되는 탈이온수(CO2 bubbled DI Water; 이하 '탈이온수'라 함)를 사용하고 있다. 그러나, 다이싱(dicing) 공정 중에 반도체 칩의 본딩 패드와 탈이온수가 직접 접촉함으로써, 본딩 패드 표면에 여러가지 문제를 야기하여 다이싱 공정 후 고장의 원인이 되기도 한다. 다이싱 공정 시간이 증가함에 따라 다이싱 공정에 필수적으로 사용되는 탈이오수에 웨이퍼가 노출되는 시간이 증가하여 본딩 패드 불량 발생의 확률은 점점 증가한다. The dicing process is a process of cutting a wafer along a scribe lane using a dicing blade to make a semiconductor chip. In this dicing process, deionized water bubbled with carbon dioxide (CO2 bubbled DI water) is used to cool the frictional heat between the dicing blade and the wafer and to remove impurities from the dicing process. have. However, direct contact between the bonding pads of the semiconductor chip and the deionized water during the dicing process may cause various problems on the surface of the bonding pads, which may cause a failure after the dicing process. As the dicing process time increases, the exposure time of the wafer to deionized water, which is essential for the dicing process, increases, and thus the probability of occurrence of bonding pad failure increases.

도 1a는 다이싱 공정 전의 본딩 패드를 보여주는 도면이고, 도 1b는 다이싱 공정 후의 본딩 패드를 보여주는 도면이다. 도 2a 내지 도 2d는 탈이온수에 노출되는 시간에 따른 본딩 패드 부식의 모습을 보여주는 도면들이다. 도 3a 내지 도 3c는 다이싱 시간에 따른 본딩 패드 부식의 모습을 보여주는 도면들이다. 도 3d는 도 3c의 'A' 부분을 확대한 도면이다. FIG. 1A illustrates a bonding pad before a dicing process, and FIG. 1B illustrates a bonding pad after a dicing process. 2A to 2D are diagrams showing the appearance of bonding pad corrosion over time exposed to deionized water. 3A to 3C are views showing the appearance of bonding pad corrosion with dicing time. FIG. 3D is an enlarged view of a portion 'A' of FIG. 3C.

도 1a 내지 도 3d에 도시된 바와 같이, 반도체 칩의 본딩패드가 탈이온수에 노출되는 시간이 증가함에 따라 패드 부식이 증가하는 것을 관찰할 수 있다. As shown in FIGS. 1A to 3D, it can be observed that the corrosion of the pad increases as the time that the bonding pad of the semiconductor chip is exposed to deionized water increases.

이러한 현상은 패드의 알루미늄(Al) 성분이 탈이온수에 녹아있는 구리(Cu) 이온 성분과 함께 반응하여 알루미늄(Al)이 이온화됨에 따라 AlCu 패드의 알루미늄(Al) 성분이 소실되고 구리(Cu)가 석출되는 갈바닉 효과(Galvanic Effect) 때문이다. This phenomenon occurs because the aluminum (Al) component of the pad reacts with the copper (Cu) ionic component dissolved in deionized water, and as the aluminum (Al) is ionized, the aluminum (Al) component of the AlCu pad is lost and copper (Cu) is lost. This is due to the galvanic effect that is deposited.

다음은 갈바닉 효과를 나타내는 식이다. The following expression shows the galvanic effect.                         

2Al+3Cu2+→2Al3++3Cu, Ea=1.13Volt2Al + 3Cu 2+ → 2Al 3+ + 3Cu, Ea = 1.13Volt

갈바닉 효과에 가장 큰 영향을 미치는 것은 AlCu 패드와 탈이온수와의 접촉 시간이다. The biggest influence on the galvanic effect is the contact time between the AlCu pad and deionized water.

이러한 패드의 부식 현상은 후속 패키지 공정의 불량을 야기하고, 완성된 패키지의 신뢰성 검사 불량의 주요 원인으로 작용한다.
Corrosion of these pads leads to failure of subsequent package processes and is a major cause of reliability check failure of the finished package.

본 발명이 이루고자 하는 기술적 과제는 다이싱 공정에서 본딩 패드의 부식을 억제하여 본딩 패드의 신뢰성을 개선할 수 있는 반도체 칩 제조방법을 제공함에 있다.
The technical problem to be achieved by the present invention is to suppress the corrosion of the bonding pad in the dicing process It is to provide a semiconductor chip manufacturing method that can improve the reliability of the bonding pad.

본 발명은, 본딩 패드가 형성된 반도체 웨이퍼의 앞면에 UV-테이프를 부착시키는 단계와, 프리-얼라인용 관측 장비를 이용하여 상기 반도체 웨이퍼의 앞면에 형성된 스크라이브-레인의 위치 정보를 취득하는 단계와, 취득된 상기 스크라이브-레인의 위치 정보를 기초로 탈이온수를 분사하면서 다이싱 블레이드로 상기 웨이퍼 뒷면부터 앞면까지 절단하는 단계와, 상기 반도체 웨이퍼를 회전 운동시키면서 탈이온수 및 드라이 에어를 이용하여 헹금 및 건조를 수행하는 단계 및 자외선을 조사하여 상기 UV-테이프와 상기 반도체 웨이퍼 사이의 접착력을 약화시켜 상기 UV- 테이프를 박리하는 단계를 포함하는 반도체 칩 제조방법을 제공한다.
The present invention comprises the steps of attaching a UV-tape to the front surface of the semiconductor wafer on which the bonding pad is formed, acquiring the position information of the scribe-lane formed on the front surface of the semiconductor wafer using the pre-aligned observation equipment, Cutting from the back side to the front side of the wafer with a dicing blade while spraying deionized water on the basis of the acquired position information of the scribe-lane; rinsing and drying using deionized water and dry air while rotating the semiconductor wafer. And a step of peeling the UV-tape by weakening the adhesive force between the UV-tape and the semiconductor wafer by irradiating ultraviolet rays.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the following embodiments are provided to those skilled in the art to fully understand the present invention, and may be modified in various forms, and the scope of the present invention is limited to the embodiments described below. It doesn't happen. Like numbers refer to like elements in the figures.

다이싱 공정은 반도체 칩을 만들기 위하여 다이싱 블레이드(Dicing Blade)를 사용하여 웨이퍼를 스크라이브-레인(Scribe Lane)을 따라 절단하는 공정이다. 이와 같은 다이싱 공정에서는 다이싱 블레이드와 웨이퍼 간의 마찰열을 냉각시키고 다이싱 공정에서 발생하는 불순물들을 제거하기 위하여 탈이온수를 사용하고 있다. 그러나, 종래에는 다이싱(dicing) 공정 중에 반도체 칩의 본딩 패드와 탈이온수가 직접 접촉함으로써, 본딩 패드 표면에 부식이 발생하는 문제가 있었다. The dicing process is a process of cutting a wafer along a scribe lane using a dicing blade to make a semiconductor chip. In such a dicing process, deionized water is used to cool frictional heat between the dicing blade and the wafer and to remove impurities generated in the dicing process. However, conventionally, there is a problem that corrosion occurs on the surface of the bonding pad by directly contacting the bonding pad of the semiconductor chip and deionized water during the dicing process.

본 발명의 바람직한 실시예에서는 다이싱 공정에 사용하는 UV-테이프를 반도체 웨이퍼의 앞면에 부착하고 뒷면에 대하여 다이싱 공정을 수행한다. 다이싱 공정에 사용하는 탈이온수로부터 반도체 칩의 본딩 패드를 보호함으로서 패드가 부식되는 현상을 억제할 수 있고, 따라서 반도체 패키지의 신뢰성을 확보할 수 있다. In a preferred embodiment of the present invention, the UV-tape used in the dicing process is attached to the front side of the semiconductor wafer and the dicing process is performed on the back side. By protecting the bonding pads of the semiconductor chip from deionized water used in the dicing step, the phenomenon of corrosion of the pads can be suppressed, thereby ensuring the reliability of the semiconductor package.

UV-테이프를 반도체 웨이퍼 앞면에 부착함으로서, 집적회로 칩을 단단히 고정해 줄 뿐 아니라, 반도체 집적회로 칩의 본딩 패드를 다이싱 공정 중 사용되어진 탈이온수(이산화탄소로 버블된)로부터 보호하는 역할을 한다. 따라서, 탈이온수와 본딩 패드의 접촉을 원천적으로 막거나 현저히 줄임으로써 다이싱 공정 중 발생하는 패드 부식 현상을 막을 수 있다. By attaching UV-tape to the front surface of the semiconductor wafer, it not only secures the integrated circuit chip but also protects the bonding pad of the semiconductor integrated circuit chip from deionized water (bubble with carbon dioxide) used during the dicing process. . Thus, by preventing or significantly reducing the contact between the deionized water and the bonding pad, it is possible to prevent the pad corrosion phenomenon occurring during the dicing process.

반도체 웨이퍼 앞면에 집적회로를 구현하기 위한 제조 공정이 완료되면, 어셀블리(Assembly) 공정을 진행하기 위하여 웨이퍼 뒷면을 연마하고(backgrinding), 양품 및 불량품을 판정하는 프로브 테스트(Probe Test)를 실시한다. When the manufacturing process for implementing the integrated circuit on the front surface of the semiconductor wafer is completed, the back surface of the wafer is polished to perform an assembly process, and a probe test is performed to determine good or bad products. .

도 4는 웨이퍼 앞면에 UV-테이브를 부착시킨 모습을 개략적으로 보여주는 도면이다. 도 4를 참조하면, 프로브 테스트가 완료되면 다이싱 공정을 진행하기 위하여 반도체 웨이퍼(100)의 본딩 패드(105)가 있는 앞면에 본딩 패드(105)를 보호하기 위하여 UV-테이프(UV-Tape)(110)를 부착시킨다. 즉, 반도체 웨이퍼(100) 앞면을 아래로 향하게 하여 웨이퍼 프레임(120)에 장착된 UV-테이프(UV-Tape)(110)에 접착시킨다. UV-테이프(110)에는 접착제(Adhesive)(110a)가 있어 웨이퍼(110)를 고착시킬 수 있다. 4 is a view schematically showing a state in which the UV-tape is attached to the front surface of the wafer. Referring to FIG. 4, when the probe test is completed, UV-Tape is applied to protect the bonding pad 105 on the front surface of the bonding pad 105 of the semiconductor wafer 100 in order to proceed with the dicing process. Attach (110). That is, the front surface of the semiconductor wafer 100 is faced down and adhered to the UV-Tape 110 mounted on the wafer frame 120. The UV-tape 110 may have an adhesive 110a to secure the wafer 110.

도 5 및 도 6은 반도체 웨이퍼를 절단하는 다이싱 공정을 설명하기 위하여 개략적으로 도시한 도면이다. 도 6은 도 5의 'B' 부분을 확대한 도면이다. 5 and 6 are diagrams schematically illustrating a dicing process for cutting a semiconductor wafer. FIG. 6 is an enlarged view of a portion 'B' of FIG. 5.

도 5 및 도 6을 참조하면, 다이싱 장비에는 반도체 웨이퍼(100)를 절단하기 위한 다이싱 블레이드(dicing blade)(130)와, 프리-얼라인(pre-align)용 관측 장비(vision system)(140)를 포함하고 있다. 프리-얼라인용 관측 장비(140)는 다이싱 블레이드(130)와 반도체 웨이퍼(100)의 스크라이브-레인(scribe-lane)을 정렬하기 위하여 반도체 웨이퍼(100)의 앞면이 향해 있는 다이싱 장비의 아래쪽에 장착되어 있다. 프리-얼라인용 관측 장비(140)를 통해 스크라이브-레인의 위치 정보를 확인( 취득)하고 이에 따라 반도체 웨이퍼(100) 뒷면으로부터 앞면까지 절단하는 다이싱 공정을 진행한다. 상기 다이싱 공정에서 다이싱 블레이드(130)와 반도체 웨이퍼(100) 간의 마찰열을 냉각시키고 다이싱 공정에서 발생하는 불순물들을 제거하기 위하여 탈이온수를 사용한다. 그러나, 반도체 웨이퍼의 본딩 패드(105)는 UV-테이프(110)에 의하여 탈이온수로부터 보호되고 있으므로 본딩 패드(105)가 부식되는 현상이 억제될 수 있다. 5 and 6, the dicing equipment includes a dicing blade 130 for cutting the semiconductor wafer 100 and a vision system for pre-alignment. And 140. The observation equipment 140 for pre-alignment is the lower side of the dicing equipment facing the front side of the semiconductor wafer 100 to align the scribe-lanes of the dicing blade 130 and the semiconductor wafer 100. It is mounted on. The dicing process of confirming (acquiring) the position information of the scribe-lane through the pre-alignment observation equipment 140 and cutting it from the back side to the front side of the semiconductor wafer 100 is performed. In the dicing process, deionized water is used to cool frictional heat between the dicing blade 130 and the semiconductor wafer 100 and to remove impurities generated in the dicing process. However, since the bonding pad 105 of the semiconductor wafer is protected from deionized water by the UV-tape 110, the phenomenon that the bonding pad 105 is corroded can be suppressed.

도 7은 헹금 및 건조 공정을 설명하기 위하여 개략적으로 도시한 도면이다. 7 is a diagram schematically illustrating the rinsing and drying process.

도 7을 참조하면, 다이싱 공정이 완료되면 웨이퍼 프레임(120)을 회전 운동시키면서 탈이온수 및 드라이 에어(dry air)를 이용하여 반도체 칩(100a) 표면, 칩(100a) 사이의 경계에 들어있는 이물질들을 제거하기 위하여 헹금(Rincing) 및 건조(Drying) 공정을 수행한다. Referring to FIG. 7, when the dicing process is completed, the wafer frame 120 is rotated while deionized water and dry air are used to enter the boundary between the surface of the semiconductor chip 100a and the chip 100a. Rinning and drying processes are performed to remove foreign substances.

도 8은 UV-테이프를 박리하기 위한 공정을 설명하기 위하여 개략적으로 도시한 도면이다. 8 is a diagram schematically illustrating a process for peeling a UV-tape.

도 8을 참조하면, 건조가 완료되면 자외선을 조사하여 UV-테이프(110)와 반도체 칩(100a) 사이의 접착력을 약화시켜 UV-테이프(110)를 박리시킨다. UV-테이프(110) 윗면에 취부되어 있는 접착제(110a)는 자외선과 반응하면 접착력이 현저히 떨어진다. Referring to FIG. 8, when the drying is completed, ultraviolet rays are irradiated to weaken the adhesive force between the UV-tape 110 and the semiconductor chip 100a to peel off the UV-tape 110. The adhesive 110a mounted on the upper surface of the UV-tape 110 is significantly inferior in adhesive strength when reacted with ultraviolet rays.

이어서, 양품의 반도체 집적회로 칩만을 선별하여 리드프레임을 부착시킨다. 다음에, 와이어 본딩 공정을 수행하고, 몰딩(Molding) 공정, 솔더링(Soldering) 공정, 트림(Trim) 및 폼(Form) 공정을 진행하여 패키지를 완성한다.
Subsequently, only good semiconductor integrated circuit chips are screened and attached to a lead frame. Next, the wire bonding process is performed, and a molding process, a soldering process, a trim process, and a foam process are performed to complete the package.

본 발명에 의한 반도체 칩 제조방법에 의하면, 다이싱 공정에 사용하는 UV-테이프를 반도체 웨이퍼의 앞면에 부착하여 뒷면에 대하여 다이싱 공정을 수행함으로써 다이싱 공정에 사용하는 탈이온수로부터 반도체 칩의 본딩 패드를 보호하여 패드가 부식되는 현상을 억제할 수 있고, 반도체 패키지의 신뢰성을 확보할 수 있다. According to the method for manufacturing a semiconductor chip according to the present invention, bonding a semiconductor chip from deionized water used in a dicing process by attaching a UV-tape used in the dicing process to the front side of the semiconductor wafer and performing a dicing process on the back side. By protecting the pad, it is possible to prevent the pad from being corroded and to secure the reliability of the semiconductor package.

이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
As mentioned above, although preferred embodiment of this invention was described in detail, this invention is not limited to the said embodiment, A various deformation | transformation by a person of ordinary skill in the art within the scope of the technical idea of this invention is carried out. This is possible.

Claims (1)

본딩 패드가 형성된 반도체 웨이퍼의 앞면에 UV-테이프를 부착시키는 단계;Attaching the UV-tape to the front side of the semiconductor wafer on which the bonding pads are formed; 프리-얼라인용 관측 장비를 이용하여 상기 반도체 웨이퍼의 앞면에 형성된 스크라이브-레인의 위치 정보를 취득하는 단계;Acquiring the position information of the scribe-lane formed on the front surface of the semiconductor wafer by using the pre-alignment observation equipment; 취득된 상기 스크라이브-레인의 위치 정보를 기초로 탈이온수를 분사하면서 다이싱 블레이드로 상기 UV 테이프가 부착되지 않은 웨이퍼 뒷면부터 앞면까지 절단하는 단계;Cutting deionized water from the back side to the front side of the wafer to which the UV tape is not attached with a dicing blade while spraying deionized water based on the acquired position information of the scribe-lane; 상기 반도체 웨이퍼를 회전 운동시키면서 탈이온수 및 드라이 에어를 이용하여 헹굼 및 건조를 수행하는 단계; 및Rinsing and drying using deionized water and dry air while rotating the semiconductor wafer; And 자외선을 조사하여 상기 UV-테이프와 상기 반도체 웨이퍼 사이의 접착력을 약화시켜 상기 UV-테이프를 박리하는 단계를 포함하는 반도체 칩 제조방법.Irradiating ultraviolet light to weaken the adhesion between the UV-tape and the semiconductor wafer to peel the UV-tape.
KR1020040110490A 2004-12-22 2004-12-22 Method for manufacturing semiconductor chip KR101128687B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040110490A KR101128687B1 (en) 2004-12-22 2004-12-22 Method for manufacturing semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040110490A KR101128687B1 (en) 2004-12-22 2004-12-22 Method for manufacturing semiconductor chip

Publications (2)

Publication Number Publication Date
KR20060071693A KR20060071693A (en) 2006-06-27
KR101128687B1 true KR101128687B1 (en) 2012-03-26

Family

ID=37165085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040110490A KR101128687B1 (en) 2004-12-22 2004-12-22 Method for manufacturing semiconductor chip

Country Status (1)

Country Link
KR (1) KR101128687B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039787A (en) * 1999-08-16 2001-05-15 후지야마 겐지 Semiconductor device and a method for assembling the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039787A (en) * 1999-08-16 2001-05-15 후지야마 겐지 Semiconductor device and a method for assembling the same

Also Published As

Publication number Publication date
KR20060071693A (en) 2006-06-27

Similar Documents

Publication Publication Date Title
US10431560B2 (en) Molded semiconductor package having an optical inspection feature
KR0143951B1 (en) Method for recovering bare semiconductor chips from plastic packaged modules by thermal shock
US9269671B2 (en) Semiconductor device manufacturing method and semiconductor device
US20030143819A1 (en) Method of producing semiconductor chips with a chip edge guard, in particular for wafer level packaging chips
JP2003060120A (en) Semiconductor device and method for manufacturing the same
JP2001127206A (en) Manufacturing method of chip-scale package and manufacturing method of ic chip
JP2012114322A (en) Dicing method of semiconductor wafer
JP2004282035A (en) Method of manufacturing semiconductor device
JP2006261299A (en) Semiconductor device and manufacturing method thereof
KR20010096521A (en) Semiconductor device and method of producing the same and semiconductor chip and method of producing the same
JP2000040773A (en) Resin-sealed semiconductor device and manufacture thereof
KR100555559B1 (en) Fabricating method of a semiconductor device which performs a dicing process using a surface protection tape for a back grinding process
JP2013120767A (en) Semiconductor device manufacturing method
US7345368B2 (en) Semiconductor device and the manufacturing method for the same
JP2006245468A (en) Semiconductor device manufacturing method
JP2000040711A (en) Resin sealed semiconductor device and manufacture thereof
JP5016321B2 (en) Support plate processing method
KR101128687B1 (en) Method for manufacturing semiconductor chip
KR20110017728A (en) Method for wafer sawing preventing a bond pad oxidation
US7727812B2 (en) Singulation method of semiconductor device
JP3970849B2 (en) Semiconductor device, semiconductor device manufacturing method, and semiconductor device inspection method
JP3970833B2 (en) Semiconductor device, semiconductor device manufacturing method, and semiconductor device inspection method
WO2007049356A1 (en) Semiconductor device and method for manufacturing same
US20060024944A1 (en) Metal pad of semiconductor device and method for bonding the metal pad
KR100688064B1 (en) Method for manufacturing flip chip package using UV-curable tape

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee