KR101123009B1 - Method for etching group iii nitride semiconducotr - Google Patents

Method for etching group iii nitride semiconducotr Download PDF

Info

Publication number
KR101123009B1
KR101123009B1 KR1020080113570A KR20080113570A KR101123009B1 KR 101123009 B1 KR101123009 B1 KR 101123009B1 KR 1020080113570 A KR1020080113570 A KR 1020080113570A KR 20080113570 A KR20080113570 A KR 20080113570A KR 101123009 B1 KR101123009 B1 KR 101123009B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
etching
group iii
etching solution
gas
Prior art date
Application number
KR1020080113570A
Other languages
Korean (ko)
Other versions
KR20100054592A (en
Inventor
양종인
이진현
송상엽
이상범
이시혁
김태형
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020080113570A priority Critical patent/KR101123009B1/en
Publication of KR20100054592A publication Critical patent/KR20100054592A/en
Application granted granted Critical
Publication of KR101123009B1 publication Critical patent/KR101123009B1/en

Links

Images

Abstract

본 발명은 Ⅲ족 질화물 반도체의 에칭방법에 관한 것으로서, 본 발명의 일 실시 형태는, Ⅲ족 질화물 반도체의 표면을 상기 질화물 반도체의 Ⅲ족 구성 원소와 동일한 Ⅲ족 원소를 포함하는 에칭 용액에 접촉시키는 단계와, 상기 에칭 용액으로 상기 질화물 반도체를 에칭하는 단계와, 상기 에칭 용액을 상기 질화물 반도체의 표면에서 분리하는 단계 및 상기 질화물 반도체의 표면을 수소 원소를 포함하는 가스에 노출시키는 단계를 포함하는 Ⅲ족 질화물 반도체의 에칭방법을 제공한다.The present invention relates to a method of etching a group III nitride semiconductor, and an embodiment of the present invention provides a method for bringing a surface of a group III nitride semiconductor into contact with an etching solution containing the same group III element as the group III constituent elements of the nitride semiconductor. And, etching the nitride semiconductor with the etching solution, separating the etching solution from the surface of the nitride semiconductor, and exposing the surface of the nitride semiconductor to a gas containing a hydrogen element. A method of etching a group nitride semiconductor is provided.

본 발명에 따른 Ⅲ족 질화물 반도체의 에칭방법을 사용할 경우, Ⅲ족 질화물 반도체의 표면 요철 구조를 더욱 미세하고 거칠게 형성할 수 있으며, 이러한 Ⅲ족 질화물 반도체를 발광소자 또는 수광소자에 사용할 경우, 광 추출 효율을 향상시킬 수 있다. When the etching method of the group III nitride semiconductor according to the present invention is used, the surface uneven structure of the group III nitride semiconductor can be formed more finely and roughly, and when the group III nitride semiconductor is used in a light emitting device or a light receiving device, light extraction The efficiency can be improved.

멜트 백 에칭, Ⅲ족 질화물 반도체, 요철 Melt back etching, group III nitride semiconductor, irregularities

Description

Ⅲ족 질화물 반도체의 에칭방법 {METHOD FOR ETCHING GROUP III NITRIDE SEMICONDUCOTR}Etching method of group III nitride semiconductors {METHOD FOR ETCHING GROUP III NITRIDE SEMICONDUCOTR}

본 발명은 Ⅲ족 질화물 반도체의 에칭방법에 관한 것으로서, 특히, Ⅲ족 질화물 반도체의 표면에 거칠기가 매우 높은 요철 구조를 형성할 수 있는 멜트 백 에칭(Melt-back etching)방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of etching a group III nitride semiconductor, and more particularly, to a melt-back etching method capable of forming an uneven structure having a very high roughness on the surface of a group III nitride semiconductor.

질화갈륨(GaN) 등의 Ⅲ족 질화물 반도체는 녹색이나, 청색광 등을 발광하는 반도체 소자의 재료로서 주목 받고 있다. 청색 레이저 다이오드(LD)는 고밀도 광디스크나 디스플레이에 응용되고 또한, 청색 발광 다이오드(LED)는 디스플레이나 조명 등에 응용되고 있다. Group III nitride semiconductors such as gallium nitride (GaN) have attracted attention as materials for semiconductor devices that emit green or blue light. The blue laser diode LD is applied to high density optical disks and displays, and the blue light emitting diode LED is applied to displays and lighting.

LD나 LED용의 Ⅲ족 질화물 반도체 기판은 기상증착법(Vapor Deposition) 등에 의해 제조되는데, 결정성장 직후의 Ⅲ족 질화물 반도체 기판의 표면에는 피트나 요철 등의 표면결함이 발생하고 있다. 따라서, Ⅲ족 질화물 반도체 기판을 이용하여 반도체 소자를 제조하는 경우에는 에피택시 성장전에 미리 에칭 등으로 그 기판의 표면을 처리할 필요가 있다.Group III nitride semiconductor substrates for LD and LED are manufactured by vapor deposition or the like, and surface defects such as pits and irregularities are generated on the surface of the group III nitride semiconductor substrate immediately after crystal growth. Therefore, when manufacturing a semiconductor element using a group III nitride semiconductor substrate, it is necessary to treat the surface of the substrate by etching or the like before epitaxial growth.

그러나, Ⅲ족 질화물 반도체는 화학적으로나 열적으로 매우 안정되어 표면가공 및 에칭이 어려운 형편이다. Ⅲ족 질화물 반도체의 에칭방법으로는 습식방법과 건식방법이 있다. 습식에칭은 KOH나 H3PO4등을 이용하는 것으로, 결함이 있는 부분이 우선적으로 에칭되는 특성으로 인하여 표면 평탄성이 좋지 않다. 건식에칭은 ICP-RIE, CAIBE 등과 같은 방법이 있는데, 플라즈마 충돌에 의한 표면 손상이 크다는 문제점이 있다.However, group III nitride semiconductors are chemically and thermally very stable, which makes surface processing and etching difficult. As the etching method of the group III nitride semiconductor, there are a wet method and a dry method. Wet etching uses KOH, H 3 PO 4, etc., and the surface flatness is not good due to the characteristic that the defective portion is preferentially etched. Dry etching has a method such as ICP-RIE, CAIBE, etc., there is a problem that the surface damage by the plasma collision is large.

한편, Y. Kaneko 등은 고온에서 GaN 기판을 액상 Ga과 접촉시키므로써 GaN를 에칭할 수 있다고 보고한 바 있다[Y. Kaneko 등, Melt-back etching of GaN, Solid-State Electronics Vol.41, No.2, pp.295-298, 1997]. 이 방법은 액상에피택셜성장법(Liquid phase epitaxy : LPE)을 역이용하는 에칭방법으로서 GaN를 불포화된 Ga용액과 접촉시켜 GaN를 에칭하는 방법이다. 이러한 에칭방법을 멜트 백 에칭(Melt-back etching)이라고 한다. On the other hand, Y. Kaneko et al. Reported that GaN can be etched by contacting the GaN substrate with liquid Ga at high temperature [Y. Kaneko et al., Melt-back etching of GaN, Solid-State Electronics Vol. 41, No. 2, pp. 295-298, 1997]. This method is a method of reversely utilizing liquid phase epitaxy (LPE), which is a method of etching GaN by contacting GaN with an unsaturated Ga solution. This etching method is called melt-back etching.

상기 보고에 따른 멜트 백 에칭은 액상 Ga을 일정한 온도로 상승시킨 후에 일정 시간 동안 유지한 다음, 일정 온도에서 GaN 기판의 상면을 액상 Ga과 일정시간 접촉시켜 GaN을 에칭하고 있다. 그러나, 이 방법은 에칭율이 매우 낮다. 또한, 장시간 온도를 일정하게 유지하기 위해서는 반응으로의 온도 안정성이 매우 중요하나, 실제적으로는 반응로의 온도 불균일로 인하여 좋은 표면품질을 이룰 수 없다는 문제점을 가지고 있다.In the melt back etching according to the report, the liquid Ga is raised to a constant temperature and then maintained for a predetermined time, and then the GaN is etched by contacting the upper surface of the GaN substrate with the liquid Ga at a predetermined temperature. However, this method has a very low etching rate. In addition, in order to maintain a constant temperature for a long time, the temperature stability of the reaction is very important, but in practice, there is a problem that can not achieve a good surface quality due to the temperature unevenness of the reactor.

이러한 문제를 해결하기 위해 본 발명자는 한국등록특허 제10-0691625호에서, 에칭 용액의 온도를 증가시키면서 질화물 반도체를 에칭하는 멜트 백 에칭 방법을 제안한 바 있다. 다만, 상기 등록특허의 경우, 우수한 표면 품질을 갖는 질화물 반도체를 얻을 수는 있으나, 발광소자 또는 수광소자에 채용 시에는 매우 거친 표면 요철 구조를 갖는 질화물 반도체가 요구된다. 따라서, 광 소자에 사용되는 질화물 반도체에서는 외부 광 추출 효율 향상을 위하여 거친 표면 요철 구조를 얻을 수 있는 멜트 백 에칭 방법이 요구된다.In order to solve this problem, the present inventor has proposed a melt back etching method for etching a nitride semiconductor while increasing the temperature of the etching solution in Korea Patent No. 10-0691625. However, in the case of the registered patent, a nitride semiconductor having excellent surface quality may be obtained, but when employed in a light emitting device or a light receiving device, a nitride semiconductor having a very rough surface uneven structure is required. Accordingly, in the nitride semiconductor used in the optical device, a melt back etching method capable of obtaining a rough surface uneven structure is required in order to improve external light extraction efficiency.

본 발명의 일 목적은 Ⅲ족 질화물 반도체의 표면 거칠기가 더욱 향상된 요철 구조를 형성할 수 있는 Ⅲ족 질화물 반도체의 에칭방법을 제공하는 것에 있다.An object of the present invention is to provide a method for etching a group III nitride semiconductor capable of forming an uneven structure with an improved surface roughness of the group III nitride semiconductor.

상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,In order to achieve the above object, one embodiment of the present invention,

Ⅲ족 질화물 반도체의 표면을 상기 질화물 반도체의 Ⅲ족 구성 원소와 동일한 Ⅲ족 원소를 포함하는 에칭 용액에 접촉시키는 단계와, 상기 에칭 용액으로 상기 질화물 반도체를 에칭하는 단계와, 상기 에칭 용액을 상기 질화물 반도체의 표면에서 분리하는 단계 및 상기 질화물 반도체의 표면을 수소 원소를 포함하는 가스에 노출시키는 단계를 포함하는 Ⅲ족 질화물 반도체의 에칭방법을 제공한다.Contacting a surface of the group III nitride semiconductor with an etching solution containing a group III element identical to the group III constituent elements of the nitride semiconductor, etching the nitride semiconductor with the etching solution, and etching the nitride solution with the nitride solution It provides a method of etching a group III nitride semiconductor comprising the step of separating at the surface of the semiconductor and the surface of the nitride semiconductor to a gas containing a hydrogen element.

본 발명의 일 실시 예에서, 상기 Ⅲ족 질화물 반도체의 표면을 수소 원소를 포함하는 가스에 노출시키는 단계는 600℃ 이상의 조건에서 실행될 수 있으며, 더욱 바람직하게는, 상기 Ⅲ족 질화물 반도체의 표면을 수소 원소를 포함하는 가스에 노출시키는 단계는 800℃ 이상의 조건에서 실행될 수 있다.In an embodiment of the present disclosure, exposing the surface of the group III nitride semiconductor to a gas containing a hydrogen element may be performed at a condition of 600 ° C. or more, and more preferably, the surface of the group III nitride semiconductor is hydrogenated. The step of exposing to a gas containing an element may be performed at conditions of 800 ° C. or higher.

본 발명의 일 실시 예에서, 상기 질화물 반도체를 에칭하는 단계는 상기 질화물 반도체의 표면에 상기 에칭 용액이 접촉된 상태에서 상기 에칭 용액의 온도를 증가시키면서 실행될 수 있다.In an embodiment of the present disclosure, the etching of the nitride semiconductor may be performed while increasing the temperature of the etching solution while the etching solution is in contact with the surface of the nitride semiconductor.

본 발명의 일 실시 예에서, 상기 수소 원소를 포함하는 가스는 H2 가스 및 HCl 가스 중 적어도 하나일 수 있다.In one embodiment of the present invention, the gas containing a hydrogen element may be at least one of H 2 gas and HCl gas.

본 발명의 일 실시 예에서, 상기 질화물 반도체를 상기 에칭 용액에 접촉하는 단계 전에 상기 질화물 반도체의 표면을 수소 원소를 포함하는 가스에 노출시키는 단계를 더 포함할 수 있다.In an embodiment of the present disclosure, the method may further include exposing the surface of the nitride semiconductor to a gas containing a hydrogen element before contacting the nitride semiconductor to the etching solution.

본 발명의 일 실시 예에서, 상기 질화물 반도체의 표면을 수소 원소를 포함하는 가스에 노출시키는 단계 후에 상기 질화물 반도체가 구비된 반응기 내부의 온도를 감소시키는 단계를 더 포함할 수 있다. 이 경우, 상기 질화물 반도체가 구비된 반응기 내부의 온도를 감소시키는 단계는 상기 반응기 내부의 온도가 600℃ 이하가 되도록 실행되는 것이 바람직하다.In one embodiment of the present invention, after the step of exposing the surface of the nitride semiconductor to a gas containing a hydrogen element may further comprise the step of reducing the temperature inside the reactor equipped with the nitride semiconductor. In this case, the step of reducing the temperature inside the reactor equipped with the nitride semiconductor is preferably carried out so that the temperature inside the reactor is 600 ℃ or less.

본 발명의 일 실시 예에서, 상기 질화물 반도체의 일단에 접촉하는 에칭 용액과 타단에 접촉하는 에칭 용액에 온도 구배를 주는 것이 바람직하다.In one embodiment of the present invention, it is preferable to give a temperature gradient to the etching solution in contact with one end of the nitride semiconductor and the etching solution in contact with the other end.

본 발명의 일 실시 예에서, 상기 질화물 반도체는 GaN이고, 상기 에칭 용액은 Ga 용액일 수 있다.In one embodiment of the present invention, the nitride semiconductor is GaN, the etching solution may be a Ga solution.

본 발명의 일 실시 예에서, 상기 질화물 반도체를 에칭하는 단계에서 상기 에칭 용액의 온도는 900 ~ 1050℃일 수 있다.In one embodiment of the present invention, the temperature of the etching solution in the step of etching the nitride semiconductor may be 900 ~ 1050 ℃.

본 발명의 일 실시 예에서, 상기 Ⅲ족 원소는 Ga, Al 및 In으로 구성된 그룹으로부터 선택된 하나의 원소일 수 있다.In one embodiment of the present invention, the group III element may be one element selected from the group consisting of Ga, Al and In.

한편, 본 발명의 다른 실시 형태의 경우,On the other hand, in the case of another embodiment of the present invention,

Ⅲ족 질화물 반도체의 표면을 상기 질화물 반도체의 Ⅲ족 구성 원소와 동일한 Ⅲ족 원소를 포함하는 에칭 용액에 접촉시키는 단계와, 수소 원소를 포함하는 가스 분위기에서 상기 에칭 용액으로 상기 질화물 반도체를 에칭하는 단계 및 수소 원소를 포함하는 가스 분위기에서 상기 에칭 용액을 상기 질화물 반도체의 표면에서 분리하는 단계를 포함하는 Ⅲ족 질화물 반도체의 에칭방법을 제공한다.Contacting the surface of the group III nitride semiconductor with an etching solution containing the same group III element as the group III constituent elements of the nitride semiconductor, and etching the nitride semiconductor with the etching solution in a gas atmosphere containing hydrogen element And separating the etching solution from the surface of the nitride semiconductor in a gas atmosphere containing a hydrogen element.

본 발명의 일 실시 예에서, 상기 질화물 반도체의 표면을 에칭 용액에 접촉하는 단계는 수소 원소를 포함하는 가스 분위기에서 600℃ 이하의 조건으로 실행되며, 상기 질화물 반도체를 에칭하는 단계는 600℃ 이상의 조건으로 실행될 수 있다.In one embodiment of the present invention, the step of contacting the surface of the nitride semiconductor with the etching solution is carried out under a condition of 600 ℃ or less in a gas atmosphere containing hydrogen element, the step of etching the nitride semiconductor is 600 ℃ or more conditions Can be run as.

본 발명의 일 실시 예에서, 상기 질화물 반도체를 에칭하는 단계는 상기 에칭 용액의 온도를 증가시키면서 실행될 수 있다.In one embodiment of the present invention, etching the nitride semiconductor may be performed while increasing the temperature of the etching solution.

본 발명의 일 실시 예에서, 상기 에칭 용액을 상기 질화물 반도체의 표면에서 분리하는 단계 전에 상기 질화물 반도체가 구비된 반응기 내부의 온도를 감소시키는 단계를 더 포함할 수 있다.In an embodiment of the present disclosure, the method may further include reducing a temperature inside the reactor equipped with the nitride semiconductor before separating the etching solution from the surface of the nitride semiconductor.

본 발명의 일 실시 예에서, 상기 질화물 반도체가 구비된 반응기 내부를 감 온시키는 단계는 상기 반응기 내부의 온도가 600℃ 이하가 되도록 실행될 수 있다.In one embodiment of the present invention, the step of reducing the inside of the reactor equipped with the nitride semiconductor may be performed so that the temperature inside the reactor is 600 ℃ or less.

본 발명의 일 실시 예에서, 상기 수소 원소를 포함하는 가스는 H2 가스 및 HCl 가스 중 적어도 하나일 수 있다.In one embodiment of the present invention, the gas containing a hydrogen element may be at least one of H 2 gas and HCl gas.

본 발명의 일 실시 예에서, 상기 에칭 용액을 상기 질화물 반도체의 표면에서 분리하는 단계 후에 상기 질화물 반도체가 구비된 반응기 내부를 N2 가스 또는 NH3 가스 분위기로 형성하는 단계를 더 포함할 수 있다.In an embodiment of the present disclosure, after the separating of the etching solution from the surface of the nitride semiconductor, the method may further include forming an inside of the reactor equipped with the nitride semiconductor in an N 2 gas or NH 3 gas atmosphere.

본 발명에 따른 Ⅲ족 질화물 반도체의 에칭방법을 사용할 경우, Ⅲ족 질화물 반도체의 표면 요철 구조를 더욱 미세하고 거칠게 형성할 수 있으며, 이러한 Ⅲ족 질화물 반도체를 발광소자 또는 수광소자에 사용할 경우, 광 추출 효율을 향상시킬 수 있다. When the etching method of the group III nitride semiconductor according to the present invention is used, the surface uneven structure of the group III nitride semiconductor can be formed more finely and roughly, and when the group III nitride semiconductor is used in a light emitting device or a light receiving device, light extraction The efficiency can be improved.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크 기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Therefore, the shape and size of the elements in the drawings may be exaggerated for clearer explanation, elements represented by the same reference numerals in the drawings are the same elements.

멜트 백 에칭은 Ⅲ족 질화물 반도체의 표면을 상기 반도체의 Ⅲ족 구성원소와 동일한 Ⅲ족 원소가 포함되는 에칭용액으로 에칭하는 것이다. Ⅲ족 질화물로는 GaN, AlN, InN, GaInN, AlGaN, AlGaInN 등이 있다. 본 발명에 따른 III족 액상용액은 Ga, Al, In 등과 같은 III족 단일 원소로 이루어지거나, GaIn, GaAl, GaAs, AlGaIn 등과 같이 Ⅲ족 원소에 다른 원소가 포함된 액상용액일 수 있다. 특히 Ⅲ족 질화물 반도체의 에칭율을 용이하게 조절하기 위해서는 후자처럼 Ⅲ족 원소에 다른 원소를 첨가한 혼합용액을 사용하면 유리하다. 본 발명의 경우, 이러한 Ⅲ족 질화물 반도체의 멜트 백 에칭방법에 있어서 에칭 전후 또는 에칭 중에 반응기 내부를 수소 원소를 포함하는 가스, 예컨대, H2 가스 또는 HCl 가스 분위기로 조성하여 질화물 반도체의 표면의 요철 구조가 더욱 거칠어지도록 할 수 있다. 이하에서는 Ga 용액을 에칭 용액으로 사용하여 GaN 표면을 에칭하는 것을 기준으로 설명한다.Melt back etching is etching the surface of a group III nitride semiconductor with an etching solution containing the same group III elements as the group III member elements of the semiconductor. Group III nitrides include GaN, AlN, InN, GaInN, AlGaN, AlGaInN, and the like. The Group III liquid solution according to the present invention may be composed of a Group III single element such as Ga, Al, In, or may be a liquid solution containing other elements in Group III elements such as GaIn, GaAl, GaAs, AlGaIn, and the like. In particular, in order to easily control the etching rate of the group III nitride semiconductor, it is advantageous to use a mixed solution in which another element is added to the group III element as in the latter. In the case of the present invention, in the melt back etching method of such a group III nitride semiconductor, the inside of the reactor is formed in a gas containing a hydrogen element, for example, H 2 gas or HCl gas atmosphere, before and after or during the etching to form the uneven surface of the nitride semiconductor. The structure can be made rougher. In the following description, the GaN surface is etched using the Ga solution as the etching solution.

도 1은 본 발명의 일 실시 형태에 따른 Ⅲ족 질화물계 반도체의 에칭방법을 나타내는 공정 순서도이며, 도 2는 도 1의 공정에서 시간 흐름에 따른 에칭 온도의 변화 양상을 나타낸 것이다. 또한, 도 3은 도 1의 에칭방법에서 적용될 수 있는 에칭 장치를 나타내는 개략도이다.FIG. 1 is a process flowchart illustrating a method of etching a group III nitride semiconductor according to an embodiment of the present invention, and FIG. 2 is a view illustrating a change in etching temperature over time in the process of FIG. 1. 3 is a schematic view showing an etching apparatus that can be applied in the etching method of FIG.

우선, 제1 단계(S11)로서, H2 가스를 Ⅲ족 질화물 반도체, 예컨대, GaN의 표면에 노출시키며, H2 가스 대신 HCl 가스를 사용하거나 2종의 가스를 모두 사용할 수도 있다. 종래 멜트 백 에칭의 경우, 질화물 반도체를 에칭 용액에 접촉시키기 전에는 반응기 내부에 N2 또는 NH3 가스를 주입하여 그 표면이 에칭되지 않도록 하였다. 이와 달리, 본 실시 형태에서는 에칭 용액을 적용하기 전에 질화물 반도체의 표면을 H2 가스에 노출시킴으로써, 질화물 반도체의 표면에 홀(hole)과 같은 구조가 형성되도록 하였다. 표면에 형성된 홀은 그 크기가 수백 ㎚ 정도로써 질화물 반도체의 표면의 결함이나 피트들이 H2 가스에 의해 우선적으로 분해되었기 때문으로 볼 수 있다. First, as the first step S11, H 2 gas is exposed on the surface of a group III nitride semiconductor, such as GaN, and HCl gas may be used instead of H 2 gas, or both gases may be used. In the case of the conventional melt back etching, N 2 or NH 3 gas is injected into the reactor before the nitride semiconductor is brought into contact with the etching solution so that the surface thereof is not etched. In contrast, in the present embodiment, the surface of the nitride semiconductor is exposed to H 2 gas before the etching solution is applied, thereby forming a hole-like structure on the surface of the nitride semiconductor. Holes formed on the surface are several hundred nm in size, which may be because defects or pits on the surface of the nitride semiconductor are preferentially decomposed by H 2 gas.

이와 같이, 질화물 반도체의 표면에 홀이 형성되기 위해서는 H2 가스 분위기 외에 적절한 온도 조건, 예컨대, 600℃ 이상의 조건을 유지시킬 필요가 있으며, 더욱 바람직한 조건은 800℃ 이상이다. 이 경우, 도 2를 참조하면, T1은 600℃, T2는 850℃에 해당된다. 도 4는 850℃ H2 가스 분위기에서 1시간 동안 노출된 GaN 표면을 나타내는 전자현미경 사진이다. 도 4에 도시된 바와 같이, 본격적인 멜트 백 에칭 전에 적절한 온도 조건과 H2 가스 분위기를 조성함으로써 질화물 반도체의 표면에 홀이 형성될 수 있다.Thus, in order to form a hole in the surface of the nitride semiconductor, it is necessary to maintain appropriate temperature conditions, for example, 600 ° C. or higher in addition to the H 2 gas atmosphere, and more preferably 800 ° C. or higher. In this case, referring to FIG. 2, T1 corresponds to 600 ° C. and T2 corresponds to 850 ° C. FIG. 4 is an electron micrograph showing a GaN surface exposed for 1 hour in a 850 ℃ H 2 gas atmosphere. As shown in FIG. 4, holes may be formed on the surface of the nitride semiconductor by forming an appropriate temperature condition and an H 2 gas atmosphere before full melt back etching.

다음으로, 제2 단계(S12)로서, 질화물 반도체의 Ⅲ족 원소를 포함하는 용액, 즉, GaN일 경우, Ga 용액을 질화물 반도체의 표면에 접촉시킨다. 이 경우, 고상의 Ga을 사용하더라도 반응기 내부의 승온 과정에서 액상 Ga으로 변화될 수 있다. 이후, 제3 단계(S13)로서, 에칭 용액인 Ga 용액을 이용하여 GaN 표면을 에칭한다. 본 에칭 단계(S13)의 경우, 일반적인 멜트 백 에칭과 같이 일정 온도를 유지시키면서 실행될 수도 있으나, 본 발명자가 제안한 등록특허(제10-0691625호)에서와 같이 에칭 용액의 온도를 증가시킬 경우, 질소(N)의 확산을 촉진시키고 에칭용액의 질소 포화를 억제하는 이유 등으로 에칭율이 개선될 수 있다. Next, as a second step S12, in the case of a solution containing a group III element of the nitride semiconductor, that is, GaN, the Ga solution is brought into contact with the surface of the nitride semiconductor. In this case, even if the solid phase Ga is used, it may be changed to liquid Ga during the temperature increase process inside the reactor. Thereafter, as a third step S13, the GaN surface is etched using a Ga solution which is an etching solution. In the case of the present etching step (S13), it may be carried out while maintaining a constant temperature as in the general melt back etching, but when increasing the temperature of the etching solution as in the patent (10-0691625) proposed by the present inventors, nitrogen The etching rate can be improved due to promoting diffusion of (N) and suppressing nitrogen saturation of the etching solution.

구체적인 공정 조건을 제시하면, 850℃(T2) 상태에서, 1℃/min로 에칭 용액을 승온시키면서 910℃(T3)가 될 때까지 1시간 동안 질화물 반도체의 표면 에칭이 진행된다. GaN기판의 에칭을 위한 Ga에칭용액의 온도는 720℃이상, 보다 바람직하게는 750-1200℃의 범위 내이다. Ga 에칭용액에서 GaN는 720℃에서 분해된다고 알려져 있으나, 에칭율 측면을 고려할 때 750℃이상이 바람직하다. 또한, 에칭용액의 온도가 1200℃초과의 경우에는 GaN 기판의 표면형상이 좋지 않다. 더 바람직하게는, 상기 GaN 기판 에칭 단계에서의 Ga 용액의 온도는 900-1050℃ 범위 내이다.Given the specific process conditions, the surface etching of the nitride semiconductor proceeds for 1 hour until the etching solution is raised to 910 ° C (T3) at a temperature of 850 ° C (T2) at 1 ° C / min. The temperature of the Ga etching solution for etching the GaN substrate is at least 720 占 폚, more preferably in the range of 750-1200 占 폚. In Ga etching solution, GaN is known to decompose at 720 ° C, but considering the etching rate, 750 ° C or more is preferable. In addition, when the temperature of the etching solution exceeds 1200 ° C, the surface shape of the GaN substrate is not good. More preferably, the temperature of the Ga solution in the GaN substrate etching step is in the range of 900-1050 ° C.

한편, 본 에칭 단계에서는 제1 단계(S11)에서와 같이, 반응기 내부를 H2 가스 분위기로 유지할 수 있다. 또한, 상기 질화물 반도체의 일단에 접촉하는 용액과 타단에 접촉하는 용액에 온도구배를 주어 대류현상을 유도하여 에칭율을 더욱 높일 수 있다. On the other hand, in this etching step, as in the first step (S11), it is possible to maintain the inside of the reactor in the H 2 gas atmosphere. In addition, by giving a temperature gradient to the solution in contact with one end of the nitride semiconductor and the solution in contact with the other end can induce convection to further increase the etching rate.

다음으로, 제4 단계(S14)로서, Ga 용액을 질화물 반도체, 즉, GaN으로부터 분리한다. 이후, 제5 단계(S15)로서, GaN 표면을 H2 가스에 다시 한번 노출하여 표면 거칠기를 더욱 향상시킨다. 본 단계(S15)의 경우, 에칭 전의 H2 가스 분위기 조성 단계인 제1 단계(S11)와 동일한 조건으로 실행될 수 있다. 즉, 850℃ H2 가스 분위기에서 1시간 동안 GaN 표면을 H2 가스에 노출시킬 수 있다. 이어서, 반응기 내부의 온도를 상온까지 낮춰 에칭 공정을 종료하였으며, 이에 따라, 도 5의 전자현미경 사진과 같은 표면 구조를 얻을 수 있다.Next, as a fourth step (S14), the Ga solution is separated from the nitride semiconductor, that is, GaN. Thereafter, as a fifth step S15, the GaN surface is exposed to H 2 gas again to further improve surface roughness. In the case of this step S15, the same condition as that of the first step S11, which is a step of forming an H 2 gas atmosphere before etching, may be performed. That is, the GaN surface may be exposed to H 2 gas for 1 hour in an 850 ° C. H 2 gas atmosphere. Subsequently, the etching process was terminated by lowering the temperature inside the reactor to room temperature, thereby obtaining a surface structure as shown in the electron micrograph of FIG. 5.

상술한 공정을 도 3의 에칭장치를 참조하여 보다 구체적으로 설명한다.The above-described process will be described in more detail with reference to the etching apparatus of FIG. 3.

도 3의 에칭장치는, 반응로(40)와 이 반응로(40) 내에 에칭용액저장부(10), 기판수납부(20), 폐액저장부(30)으로 구성된다. 반응로(40)는 일측에 가스 주입구가 형성되고 타측에는 가스 배출구가 형성되며, 가열부재(41)를 구비한다. 가열부재(41)로는 여러 가지 가열수단(히터 등) 등이 채용될 수 있다. 에칭용액 저장부(10)은 상기 반응로(40)내측의 상부에 배치되고, 에칭용액(1)을 저장하도록 구성된다. 기판수납부(20)은 반도체 기판(3)이 수납되고, 상기 반응로(40)내에서 에칭용액저장부(10)의 하부에 배치되도록 구성된다. 폐액저장부(30)는 상기 기판수납 부(20)의 하부에 배치된다. The etching apparatus of FIG. 3 includes a reactor 40, an etching solution storage unit 10, a substrate storage unit 20, and a waste liquid storage unit 30 in the reactor 40. The reactor 40 has a gas inlet formed on one side and a gas outlet formed on the other side, and includes a heating member 41. Various heating means (heater etc.) etc. can be employ | adopted as the heating member 41. FIG. The etching solution storage unit 10 is disposed above the reactor 40 and configured to store the etching solution 1. The substrate storage unit 20 is configured to accommodate the semiconductor substrate 3 and to be disposed below the etching solution storage unit 10 in the reactor 40. The waste liquid storage unit 30 is disposed below the substrate storage unit 20.

상기 에칭장치에서 에칭용액 저장부(10)의 하부면에는 에칭용액배출구가 형성되며, 폐액저장부(30)의 상부면에는 에칭용액유입구가 형성된다. 기판수납부(20)의 회전에 의해 기판수납부(20)의 상부면의 유입구가 에칭용액 저장부의 배출구와 일치하게 되면 에칭용액(1)이 기판수납부(20)로 유입된다. 또한, 기판수납부(20)의 회전에 의해 기판수납부의 하부면의 배출구가 폐액저장부(30)의 유입구가 일치하게 되면 에칭용액이 폐액저장부(30)로 유입된다. 도 3(c)에서 기판수납부(20)의 에칭용액 유입구와 배출구는 도시되어 있다. In the etching apparatus, an etching solution outlet is formed on a lower surface of the etching solution storage unit 10, and an etching solution inlet is formed on an upper surface of the waste solution storage unit 30. When the inlet of the upper surface of the substrate storage unit 20 coincides with the outlet of the etching solution storage unit by the rotation of the substrate storage unit 20, the etching solution 1 flows into the substrate storage unit 20. In addition, when the outlet of the lower surface of the substrate storage unit coincides with the inlet of the waste liquid storage unit 30 by the rotation of the substrate storage unit 20, the etching solution flows into the waste liquid storage unit 30. In FIG. 3C, the etching solution inlet and outlet of the substrate storage unit 20 are illustrated.

상기 에칭장치의 작용을 설명하면, 우선, 도 3(a)와 같이 GaN 기판(3)을 기판수납부(20)에 장착하고, 액상 Ga(10)을 용액저장부(10)에 주입한다. 액상 Ga(10)은 약 20℃이하에서는 고체상태이므로 고상의 Ga을 이용할 수도 있다. 고상의 Ga은 승온과정에서 액상으로 변하게 된다. 이 승온 과정 후에, 약 850℃ 온도에서 반응로 내 가스 분위기를 H2 가스 분위기로 만들어 액상 Ga(10)과 GaN 기판(3)이 서로 접촉하기 전에 상기 GaN 기판(3)에 홀을 형성한다. Referring to the operation of the etching apparatus, first, the GaN substrate 3 is mounted on the substrate storage portion 20 as shown in FIG. 3A, and the liquid Ga 10 is injected into the solution storage portion 10. Since the liquid Ga 10 is in a solid state at about 20 ° C. or less, solid Ga may be used. The solid Ga is converted into a liquid phase at an elevated temperature. After the temperature raising process, the gas atmosphere in the reactor is made into a H 2 gas atmosphere at a temperature of about 850 ° C., so that holes are formed in the GaN substrate 3 before the liquid Ga 10 and the GaN substrate 3 contact each other.

이어서, 도 3(b)와 같이, 용액저장부(10)의 액상 Ga(1)을 기판수납부(20)로 보내어 GaN 기판(30)과 접촉시킨다. 이어 액상Ga의 온도를 증가시키면서 에칭을 진 행한다. 예를 들어, 반응기 내부의 온도를 일정 기울기로 승온하면서 GaN 기판(3)을 에칭할 수 있다. 이 때 GaN 기판의 에칭은 가스 분위기를 H2 가스로 유지한 상태에서 실행될 수 있다. 액상 Ga속에서 N의 확산속도는 에칭온도 범위내에서 온도가 증가할수록 N의 확산속도 또한 증가하게 된다. 액상 Ga과 직면하고 있는 GaN 표면으로부터 분해된 N이 액상 Ga 밖으로 빠져나가면 액상 Ga 밖으로 나온 N은 반응관 내부에 흐르는 가스에 따라 여러 가지 형태로 반응관 밖으로 빠져나가게 된다. Subsequently, as shown in FIG. 3B, the liquid Ga 1 of the solution storage portion 10 is sent to the substrate storage portion 20 and brought into contact with the GaN substrate 30. Subsequently, etching is performed while increasing the temperature of the liquid Ga. For example, the GaN substrate 3 can be etched while the temperature inside the reactor is raised to a constant slope. At this time, etching of the GaN substrate can be performed while maintaining the gas atmosphere with H 2 gas. The diffusion rate of N in the liquid Ga increases as the temperature increases within the etching temperature range. When N decomposed from the surface of GaN facing the liquid Ga escapes from the liquid Ga, the N out of the liquid Ga exits the reaction tube in various forms depending on the gas flowing inside the reaction tube.

이어 도 3(c)와 같이, 에칭이 완료되면 반응기 내부를 H2 가스 분위기를 유지한 상태에서 기판수납부(20)의 액상 Ga(1)을 폐액저장부(30)로 보낸다. 이에 따라, 에칭된 표면을 갖는 상기 GaN 기판(30)의 표면에는 더욱 미세한 요철 구조가 형성될 수 있다.Subsequently, as shown in FIG. 3C, when the etching is completed, the liquid Ga 1 of the substrate storage unit 20 is sent to the waste liquid storage unit 30 while maintaining the H 2 gas atmosphere inside the reactor. Accordingly, a finer uneven structure may be formed on the surface of the GaN substrate 30 having the etched surface.

도 6은 본 발명의 다른 실시 형태에 따른 Ⅲ족 질화물계 반도체의 에칭방법을 나타내는 공정 순서도이며, 도 7은 도 6의 공정에서 시간 흐름에 따른 에칭 온도의 변화 양상을 나타낸 것이다. 이 경우, 이전 실시 형태와 마찬가지로, 도 3의 에칭 장치는 도 6의 에칭방법에서도 적용될 수 있다.FIG. 6 is a flowchart illustrating a method of etching a group III nitride semiconductor according to another embodiment of the present invention, and FIG. 7 illustrates a change in etching temperature over time in the process of FIG. 6. In this case, as in the previous embodiment, the etching apparatus of FIG. 3 can also be applied to the etching method of FIG.

우선, 제1 단계(S21)로서, Ga 용액을 GaN 표면에 접촉한다. 본 실시 형태의 경우, 이전 실시 형태와 달리, Ga 용액의 접촉 전에 GaN 표면이 H2 가스에 노출되지 않으며, 만약, 노출된다고 하더라도 반응기 내부의 온도를 600℃ 이하로 유지함으로써 H2 가스에 의한 홀 형성이 높은 비율로 일어나지 않도록 한다. 이 경우, 고상의 Ga을 이용하더라도 반응기 내부를 600℃(T1)까지 승온함으로써 액상 Ga을 얻을 수 있다.First, as a first step S21, the Ga solution is brought into contact with the GaN surface. In the case of this embodiment, unlike the previous embodiment, the GaN surface is not exposed to H 2 gas before contacting the Ga solution, and even if exposed, the hole by H 2 gas is maintained by maintaining the temperature inside the reactor at 600 ° C. or lower. Avoid formation at high rates. In this case, even if solid Ga is used, liquid Ga can be obtained by raising the temperature inside the reactor to 600 ° C (T1).

다음으로, 제2 단계(S22)로서, 반응기 내부에 H2 가스를 주입하며, 이후, 거친 GaN 표면을 얻기 위해 에칭 용액(Ga 용액)의 온도를 850℃(T2)까지 2℃/min의 속도로 승온시킨다. 승온 후에는 반응기 내부의 온도를 안정화하기 위해 1시간 동안 850℃를 유지한다. N2 가스 분위기에서 GaN과 Ga 용액을 접촉시킬 경우에는 GaN으로부터 나온 N 원자가 외부로 방출되기가 용이하지 않아 에칭이 잘 일어지 않는 문제가 있으므로, H2 가스 분위기를 조성함으로써 GaN 표면의 에칭을 더욱 촉진할 수 있다. Next, as a second step (S22), H 2 gas is injected into the reactor, and then, the temperature of the etching solution (Ga solution) is 2 ° C./min up to 850 ° C. (T 2) to obtain a rough GaN surface. Increase the temperature. After the temperature increase, 850 ° C. is maintained for 1 hour to stabilize the temperature inside the reactor. When brought into contact with GaN and Ga solution in N 2 gas atmosphere, it is a problem that it is not in the etching do not easily be released to the N atom external emitted from GaN well up, by creating a H 2 gas atmosphere further etching of the GaN surface I can promote it.

다음으로, 제3 단계(S23)로서, 에칭 용액인 Ga 용액을 이용하여 GaN 표면을 에칭한다. 본 에칭 단계(S13)의 경우, 일반적인 멜트 백 에칭과 같이 일정 온도를 유지시키면서 실행될 수도 있으나, 본 발명자가 제안한 등록특허(제10-0691625호)에서와 같이 에칭 용액의 온도를 증가시킬 경우, 질소(N)의 확산을 촉진시키고 에칭용액의 질소 포화를 억제하는 이유 등으로 에칭율이 개선될 수 있다. 구체적인 공정 조건은 이전 실시 형태에서 설명한 바와 같다.Next, as a third step (S23), the GaN surface is etched using a Ga solution which is an etching solution. In the case of the present etching step (S13), it may be carried out while maintaining a constant temperature as in the general melt back etching, but when increasing the temperature of the etching solution as in the patent (10-0691625) proposed by the present inventors, nitrogen The etching rate can be improved due to promoting diffusion of (N) and suppressing nitrogen saturation of the etching solution. Specific process conditions are as described in the previous embodiment.

다음으로, 제4 단계(S24)로서, Ga 용액을 GaN으로부터 분리하되, H2 가스 분위기를 유지한 상태로 실행한다. 본 단계(S24)는 멜트 백 에칭 과정에서 승온된 온도(T3)를 약 600℃까지 감온시키며, 예컨대, -2℃/min로 서서히 감온시킬 수 있다. 이러한 감온 과정에서, H2 가스 분위기가 유지되며, 상술한 바와 같이, GaN 표면의 에칭이 더욱 촉진될 수 있다. Ga 용액이 GaN으로부터 분리된 후에는 반응기 내부를 N2 가스 분위기로 전환하여 H2 가스에 GaN 표면이 노출되지 않도록 할 수 있다. 이어서, 반응기 내부의 온도를 상온까지 낮춰 에칭 공정을 종료하였으며, 이에 따라, 도 8의 전자현미경 사진과 같은 표면 구조를 얻을 수 있다. 도 8의 요철 구조를 살펴보면, 일반적인 습식식각 공정으로 형성된 도 9의 요철 구조와 비교하여 훨씬 미세한 패턴을 구비한다. 이 경우, 도 9의 요철 구조는 GaN을 1몰의 KOH 용액에 4시간 동안 에칭한 후의 표면 사진이다. 나아가, 도 8의 요철 구조는 앞서 설명한 도 5의 경우보다 더욱 거친 표면을 갖는 것을 볼 수 있다.Next, as a fourth step (S24), the Ga solution is separated from GaN, while the H 2 gas atmosphere is maintained. The step S24 lowers the temperature T3 raised during the melt back etching process to about 600 ° C., for example, to gradually reduce the temperature to −2 ° C./min. In this temperature reduction process, the H 2 gas atmosphere is maintained, and as described above, etching of the GaN surface can be further promoted. After the Ga solution is separated from GaN, the inside of the reactor can be converted to an N 2 gas atmosphere so that the GaN surface is not exposed to H 2 gas. Subsequently, the etching process was terminated by lowering the temperature inside the reactor to room temperature, thereby obtaining a surface structure as shown in the electron micrograph of FIG. 8. Looking at the concave-convex structure of Figure 8, it has a much finer pattern than the concave-convex structure of Figure 9 formed by a general wet etching process. In this case, the uneven structure of FIG. 9 is a surface photograph after etching GaN in 1 mol of KOH solution for 4 hours. Furthermore, it can be seen that the uneven structure of FIG. 8 has a rougher surface than the case of FIG. 5 described above.

본 발명자는 본 발명에 의해 얻어진 질화물 반도체의 표면 거칠기에 따른 광 특성을 확인하기 위해서 PL(PHotoluminescence) 강도의 측정하였으며, 그 결과는 도 10에 도시된 바와 같다. PL 강도는 표면 거칠기에 따른 광 특성을 대변하는 지수로서 매우 유용하게 사용될 수 있다.The present inventors measured the PL (PHotoluminescence) intensity in order to confirm the optical properties according to the surface roughness of the nitride semiconductor obtained by the present invention, the results are as shown in FIG. The PL intensity can be very usefully used as an index representing the optical properties according to the surface roughness.

비교예1의 경우, LED의 외부 면에 따로 에칭을 하지 않은 구조이며, 비교예2 는 도 9에서 설명한 구조이다. 실시예1은 도 2에서 설명한 실시 형태에 따른 요철 구조(도 5)가 채용된 것이며, 실시예2는 도 6에서 설명한 실시 형태에 따른 요철 구조(도 8)가 채용된 것이다. 도 10에 도시된 바와 같이, 비교예들에 비하여 실시예의 PL 강도가 높게 나타남을 볼 수 있으며, 이는 GaN 표면의 거칠기 때문으로 이해할 수 있다. 특히, 실시예2의 경우, 다른 경우에 비하여 월등히 뛰어난 발광 효율을 보여 발광소자 또는 수광소자에 채용 시 높은 효율을 기대할 수 있다.In Comparative Example 1, the structure was not etched separately on the outer surface of the LED, and Comparative Example 2 was the structure described with reference to FIG. 9. In Example 1, the uneven structure (FIG. 5) which concerns on embodiment described in FIG. 2 is employ | adopted, and Example 2 employ | adopts the uneven structure (FIG. 8) which concerns on embodiment described in FIG. As shown in FIG. 10, it can be seen that the PL strength of the example is higher than that of the comparative examples, which can be understood as the roughness of the GaN surface. In particular, in the case of Example 2, the light emitting efficiency is excellent compared to other cases, and high efficiency can be expected when employing the light emitting device or the light receiving device.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited only by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

도 1은 본 발명의 일 실시 형태에 따른 Ⅲ족 질화물계 반도체의 에칭방법을 나타내는 공정 순서도이며, 도 2는 도 1의 공정에서 시간 흐름에 따른 에칭 온도의 변화 양상을 나타낸 것이다. 또한, 도 3은 도 1의 에칭방법에서 적용될 수 있는 에칭 장치를 나타내는 개략도이다.FIG. 1 is a process flowchart illustrating a method of etching a group III nitride semiconductor according to an embodiment of the present invention, and FIG. 2 is a view illustrating a change in etching temperature over time in the process of FIG. 1. 3 is a schematic view showing an etching apparatus that can be applied in the etching method of FIG.

도 4는 850℃ H2 가스 분위기에서 1시간 동안 노출된 GaN 표면을 나타내는 전자현미경 사진이다.4 is an electron micrograph showing a GaN surface exposed for 1 hour in a 850 ℃ H 2 gas atmosphere.

도 5 및 도 8은 각각 본 발명의 제1 및 제2 실시 형태에 따라 얻어진 GaN 표면의 전자현미경 사진이며, 도 9는 종래 기술에 따라 얻어진 GaN 표면의 전자현미경 사진이다.5 and 8 are electron micrographs of the GaN surfaces obtained according to the first and second embodiments of the present invention, respectively, and Fig. 9 is an electron micrograph of the GaN surfaces obtained according to the prior art.

도 6은 본 발명의 다른 실시 형태에 따른 Ⅲ족 질화물계 반도체의 에칭방법을 나타내는 공정 순서도이며, 도 7은 도 6의 공정에서 시간 흐름에 따른 에칭 온도의 변화 양상을 나타낸 것이다.FIG. 6 is a flowchart illustrating a method of etching a group III nitride semiconductor according to another embodiment of the present invention, and FIG. 7 illustrates a change in etching temperature over time in the process of FIG. 6.

도 10은 본 발명의 실시예 및 비교예에 따라 얻어진 GaN 표면의 거칠기에 따른 광 특성을 확인하기 위한 PL 강도 측정 결과이다.10 is a PL intensity measurement result for confirming the optical characteristics according to the roughness of the GaN surface obtained according to the Examples and Comparative Examples of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1: 에칭용액 3: GaN 기판1: etching solution 3: GaN substrate

10: 에칭용액 저장부 20: 기판수납부10: etching solution storage portion 20: substrate storage portion

30: 폐액저장부 40: 반응로30: waste liquid storage unit 40: reactor

41: 가열부재41: heating member

Claims (19)

Ⅲ족 질화물 반도체의 표면을 상기 질화물 반도체의 Ⅲ족 구성 원소와 동일한 Ⅲ족 원소를 포함하는 에칭 용액에 접촉시키는 단계;Contacting the surface of the group III nitride semiconductor with an etching solution containing the same group III element as the group III constituent elements of the nitride semiconductor; 상기 에칭 용액으로 상기 질화물 반도체를 에칭하는 단계;Etching the nitride semiconductor with the etching solution; 상기 에칭 용액을 상기 질화물 반도체의 표면에서 분리하는 단계; 및Separating the etching solution from the surface of the nitride semiconductor; And 상기 에칭 용액으로부터 분리된 질화물 반도체의 표면을 수소 원소를 포함하는 가스에 노출시켜 에칭하는 단계;Etching the surface of the nitride semiconductor separated from the etching solution by exposing to a gas containing a hydrogen element; 를 포함하는 Ⅲ족 질화물 반도체의 에칭방법.Etching method of a group III nitride semiconductor comprising a. 제1항에 있어서,The method of claim 1, 상기 Ⅲ족 질화물 반도체의 표면을 수소 원소를 포함하는 가스에 노출시키는 단계는 600℃ 이상의 조건에서 실행되는 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법.Exposing the surface of the group III nitride semiconductor to a gas containing a hydrogen element is carried out under a condition of 600 ° C. or higher. 제2항에 있어서,3. The method of claim 2, 상기 Ⅲ족 질화물 반도체의 표면을 수소 원소를 포함하는 가스에 노출시키는 단계는 800℃ 이상의 조건에서 실행되는 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법.And exposing the surface of the group III nitride semiconductor to a gas containing a hydrogen element is carried out under conditions of 800 ° C. or higher. 제1항에 있어서,The method of claim 1, 상기 질화물 반도체를 에칭하는 단계는 상기 질화물 반도체의 표면에 상기 에칭 용액이 접촉된 상태에서 상기 에칭 용액의 온도를 증가시키면서 실행되는 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법.Etching the nitride semiconductor is performed while increasing the temperature of the etching solution while the etching solution is in contact with the surface of the nitride semiconductor. 제1항에 있어서,The method of claim 1, 상기 수소 원소를 포함하는 가스는 H2 가스 및 HCl 가스 중 적어도 하나인 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법.The gas containing the hydrogen element is an etching method of a group III nitride semiconductor, characterized in that at least one of H 2 gas and HCl gas. 제1항에 있어서,The method of claim 1, 상기 질화물 반도체를 상기 에칭 용액에 접촉하는 단계 전에 상기 질화물 반도체의 표면을 수소 원소를 포함하는 가스에 노출시키는 단계를 더 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법.And exposing the surface of the nitride semiconductor to a gas containing a hydrogen element prior to contacting the nitride semiconductor with the etching solution. 제1항에 있어서, The method of claim 1, 상기 질화물 반도체의 표면을 수소 원소를 포함하는 가스에 노출시키는 단계 후에 상기 질화물 반도체가 구비된 반응기 내부의 온도를 감소시키는 단계를 더 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법. And reducing the temperature inside the reactor equipped with the nitride semiconductor after exposing the surface of the nitride semiconductor to a gas comprising a hydrogen element. 제7항에 있어서, The method of claim 7, wherein 상기 질화물 반도체가 구비된 반응기 내부의 온도를 감소시키는 단계는 상기 반응기 내부의 온도가 600℃ 이하가 되도록 실행되는 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법. Reducing the temperature inside the reactor equipped with the nitride semiconductor is carried out so that the temperature in the reactor is 600 ℃ or less, characterized in that the etching method of the group III nitride semiconductor. 제1항에 있어서, The method of claim 1, 상기 질화물 반도체의 일단에 접촉하는 에칭 용액과 타단에 접촉하는 에칭 용액에 온도 구배를 주는 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법. And a temperature gradient is applied to the etching solution in contact with one end of the nitride semiconductor and the etching solution in contact with the other end. 제1항에 있어서, The method of claim 1, 상기 질화물 반도체는 GaN이고, 상기 에칭 용액은 Ga 용액인 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법. Said nitride semiconductor is GaN, and said etching solution is a Ga solution. 제1항에 있어서, The method of claim 1, 상기 질화물 반도체를 에칭하는 단계에서 상기 에칭 용액의 온도는 900 ~ 1050℃임을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법.The etching method of the group III nitride semiconductor, characterized in that the temperature of the etching solution in the step of etching the nitride semiconductor is 900 ~ 1050 ℃. 제1항에 있어서, The method of claim 1, 상기 Ⅲ족 원소는 Ga, Al 및 In으로 구성된 그룹으로부터 선택된 하나의 원소인 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법. The group III element is an etching method of a group III nitride semiconductor, characterized in that one element selected from the group consisting of Ga, Al and In. Ⅲ족 질화물 반도체의 표면을 상기 질화물 반도체의 Ⅲ족 구성 원소와 동일한 Ⅲ족 원소를 포함하는 에칭 용액에 접촉시키는 단계; Contacting the surface of the group III nitride semiconductor with an etching solution containing the same group III element as the group III constituent elements of the nitride semiconductor; 수소 원소를 포함하는 가스 분위기에서 상기 에칭 용액으로 상기 질화물 반도체를 에칭하는 단계; 및Etching the nitride semiconductor with the etching solution in a gas atmosphere containing hydrogen element; And 수소 원소를 포함하는 가스 분위기에서 상기 에칭 용액을 상기 질화물 반도체의 표면에서 분리하여 에칭하는 단계;Separating and etching the etching solution from the surface of the nitride semiconductor in a gas atmosphere containing hydrogen element; 를 포함하는 Ⅲ족 질화물 반도체의 에칭방법.Etching method of a group III nitride semiconductor comprising a. 제13항에 있어서,The method of claim 13, 상기 질화물 반도체의 표면을 에칭 용액에 접촉하는 단계는 수소 원소를 포함하는 가스 분위기에서 600℃ 이하의 조건으로 실행되며, 상기 질화물 반도체를 에칭하는 단계는 600℃ 이상의 조건으로 실행되는 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법.The step of contacting the surface of the nitride semiconductor with the etching solution is carried out under a condition of 600 ° C or less in a gas atmosphere containing hydrogen element, and the step of etching the nitride semiconductor is carried out under the condition of 600 ° C or more Etching method of a group nitride semiconductor. 제13항에 있어서,The method of claim 13, 상기 질화물 반도체를 에칭하는 단계는 상기 에칭 용액의 온도를 증가시키면서 실행되는 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법.Etching the nitride semiconductor is performed while increasing the temperature of the etching solution. 제13항에 있어서,The method of claim 13, 상기 에칭 용액을 상기 질화물 반도체의 표면에서 분리하는 단계 전에 상기 질화물 반도체가 구비된 반응기 내부의 온도를 감소시키는 단계를 더 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법.And reducing the temperature inside the reactor equipped with the nitride semiconductor before separating the etching solution from the surface of the nitride semiconductor. 제16항에 있어서, The method of claim 16, 상기 질화물 반도체가 구비된 반응기 내부를 감온시키는 단계는 상기 반응기 내부의 온도가 600℃ 이하가 되도록 실행되는 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법. The method of etching the inside of the reactor equipped with the nitride semiconductor is performed to etch the group III nitride semiconductor, wherein the temperature inside the reactor is performed to be 600 ° C. or less. 제13항에 있어서,The method of claim 13, 상기 수소 원소를 포함하는 가스는 H2 가스 및 HCl 가스 중 적어도 하나인 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법.The gas containing the hydrogen element is an etching method of a group III nitride semiconductor, characterized in that at least one of H 2 gas and HCl gas. 제13항에 있어서,The method of claim 13, 상기 에칭 용액을 상기 질화물 반도체의 표면에서 분리하는 단계 후에 상기 질화물 반도체가 구비된 반응기 내부를 N2 가스 또는 NH3 가스 분위기로 형성하는 단계를 더 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체의 에칭방법.After the step of separating the etching solution from the surface of the nitride semiconductor, forming the inside of the reactor with the nitride semiconductor in an N 2 gas or NH 3 gas atmosphere further comprising the step of etching a group III nitride semiconductor .
KR1020080113570A 2008-11-14 2008-11-14 Method for etching group iii nitride semiconducotr KR101123009B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080113570A KR101123009B1 (en) 2008-11-14 2008-11-14 Method for etching group iii nitride semiconducotr

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080113570A KR101123009B1 (en) 2008-11-14 2008-11-14 Method for etching group iii nitride semiconducotr

Publications (2)

Publication Number Publication Date
KR20100054592A KR20100054592A (en) 2010-05-25
KR101123009B1 true KR101123009B1 (en) 2012-03-15

Family

ID=42279300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113570A KR101123009B1 (en) 2008-11-14 2008-11-14 Method for etching group iii nitride semiconducotr

Country Status (1)

Country Link
KR (1) KR101123009B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142730B2 (en) 2013-09-25 2015-09-22 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor light emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030017575A (en) * 2000-06-28 2003-03-03 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 METHOD FOR ACHIEVING IMPROVED EPITAXY QUALITY (SURFACE TEXTURE AND DEFECT DENSITY) ON FREE-STANDING (ALUMINUM, INDIUM, GALLIUM) NITRIDE ((Al,In,Ga)N) SUBSTRATES FOR OPTO-ELECTRONIC AND ELECTRONIC DEVICES
US7125801B2 (en) 2003-08-06 2006-10-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
KR100691625B1 (en) * 2006-02-22 2007-03-12 삼성전기주식회사 Method for etching group iii nitride semiconducotr
KR20080064060A (en) * 2007-01-03 2008-07-08 삼성전기주식회사 Nitride semiconductor light emitting device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030017575A (en) * 2000-06-28 2003-03-03 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 METHOD FOR ACHIEVING IMPROVED EPITAXY QUALITY (SURFACE TEXTURE AND DEFECT DENSITY) ON FREE-STANDING (ALUMINUM, INDIUM, GALLIUM) NITRIDE ((Al,In,Ga)N) SUBSTRATES FOR OPTO-ELECTRONIC AND ELECTRONIC DEVICES
US7125801B2 (en) 2003-08-06 2006-10-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
KR100691625B1 (en) * 2006-02-22 2007-03-12 삼성전기주식회사 Method for etching group iii nitride semiconducotr
KR20080064060A (en) * 2007-01-03 2008-07-08 삼성전기주식회사 Nitride semiconductor light emitting device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142730B2 (en) 2013-09-25 2015-09-22 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor light emitting device

Also Published As

Publication number Publication date
KR20100054592A (en) 2010-05-25

Similar Documents

Publication Publication Date Title
JP4416297B2 (en) Nitride semiconductor light emitting element, and light emitting device and optical pickup device using the same
TWI445052B (en) Growth of indium gallium nitride (ingan) on porous gallium nitride (gan) template by metal-organic chemical vapor deposition (mocvd)
US8118934B2 (en) Non-polar III-V nitride material and production method
US8652947B2 (en) Non-polar III-V nitride semiconductor and growth method
JP3639789B2 (en) Nitride semiconductor light emitting device
US8383493B2 (en) Production of semiconductor devices
US8502246B2 (en) Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP4471726B2 (en) Method for producing single crystal sapphire substrate
JP2005286338A (en) 4 h-type polytype gallium nitride-based semiconductor element formed on 4 h-type polytype substrate
JP2006156958A (en) Semiconductor element and its manufacture
WO2021148813A1 (en) Semiconductor structure and method of manufacture
US8816366B2 (en) Nitride semiconductor device
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
CN102280533A (en) Method for preparing gallium nitride substrate material
KR101123009B1 (en) Method for etching group iii nitride semiconducotr
US20120068196A1 (en) Semiconductor light-emitting device and a method of manufacture thereof
JP2006279023A (en) Semiconductor device and fabrication method therefor
JP6048896B2 (en) Nitride semiconductor device substrate and manufacturing method thereof, and red light emitting semiconductor device and manufacturing method thereof
JP2007134741A (en) Nitride semiconductor structure, method of producing the same, and light emitting device
JP2007189028A (en) Manufacturing method of both p-type gallium nitride semiconductor and algainn light emitting device
KR100691625B1 (en) Method for etching group iii nitride semiconducotr
JP2000106348A (en) Substrate containing compound semiconductor layer, its manufacture, and semiconductor device using the same
JP4389888B2 (en) Semiconductor growth method, semiconductor light emitting device manufacturing method, and semiconductor device manufacturing method
JP2002151738A (en) Nitride semiconductor light emitting device, light pickup unit, white light source unit, and display unit
KR101112118B1 (en) Method for preparing freestanding group iii nitride substrate

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 4