KR101122146B1 - Half Buried PCB, Multi-Layer PCB and Fabricating Method of the same - Google Patents

Half Buried PCB, Multi-Layer PCB and Fabricating Method of the same Download PDF

Info

Publication number
KR101122146B1
KR101122146B1 KR1020090114356A KR20090114356A KR101122146B1 KR 101122146 B1 KR101122146 B1 KR 101122146B1 KR 1020090114356 A KR1020090114356 A KR 1020090114356A KR 20090114356 A KR20090114356 A KR 20090114356A KR 101122146 B1 KR101122146 B1 KR 101122146B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
circuit board
insulating layer
layer
printed circuit
Prior art date
Application number
KR1020090114356A
Other languages
Korean (ko)
Other versions
KR20110057799A (en
Inventor
남명화
이상명
안치희
서영욱
김진수
윤성운
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090114356A priority Critical patent/KR101122146B1/en
Publication of KR20110057799A publication Critical patent/KR20110057799A/en
Application granted granted Critical
Publication of KR101122146B1 publication Critical patent/KR101122146B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating

Abstract

본 발명은 매립형 인쇄회로기판 및 그 제조방법에 관한 것으로, 구체적으로는 이형성발포액층이 적층된 절연층을 레이저 가공하여 상기 절연층의 일부가 식각되는 회로패턴영역을 형성하는 1단계와 상기 회로패턴영역에 금속물질을 충진하여 회로패턴을 형성하는 2단계, 상기 이형성발포액층을 분리하는 3단계를 포함하는 것을 특징으로 한다.The present invention relates to a buried printed circuit board and a method of manufacturing the same. Specifically, the first step of forming a circuit pattern region in which a part of the insulating layer is etched by laser processing an insulating layer having a releasable foaming liquid layer laminated thereon and the circuit pattern And filling the metal material into the region to form a circuit pattern, and separating the release foaming layer.

본 발명에 따르면, 매립형 인쇄회로기판의 제조공정에 있어서, 레이저 가공 및 도전 페이스트 충진을 통해 미세회로패턴을 정밀하게 구현할 수 있으며, 회로패턴이 일부 매립되어 있는 구조를 통해 패턴의 신뢰성을 향상시킬 수 있는 장점이 있다.According to the present invention, in the manufacturing process of the buried printed circuit board, it is possible to precisely implement a fine circuit pattern through laser processing and conductive paste filling, and to improve the reliability of the pattern through a structure in which the circuit pattern is partially embedded. There is an advantage.

인쇄회로기판, 매립(Buried) 구조, 이형성발포액층 Printed circuit board, buried structure, release foam layer

Description

매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법{Half Buried PCB, Multi-Layer PCB and Fabricating Method of the same}Embedded Buried PCB, Multilayer Printed Circuit Board and Manufacturing Method thereof {Half Buried PCB, Multi-Layer PCB and Fabricating Method of the same}

본 발명은 매립형 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a buried printed circuit board and a method of manufacturing the same.

최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 따라 회로의 미세화 및 높은 전기특성, 고신뢰성, 고기능성 인쇄회로기판 기술이 요구되고 있으며, 이러한 기술요구에 대응하기 위한 기술로, 도 1a와 같이 회로패턴 절연체 속에 묻혀 있는 매립구조의 인쇄회로 기판이 고려되고 있다.Recently, as semiconductor chips have higher density and higher signal transmission speeds, circuit miniaturization, high electrical characteristics, high reliability, and high functional printed circuit board technology are required. As a technology to cope with such technical requirements, a circuit as shown in FIG. A printed circuit board having a buried structure buried in a pattern insulator is considered.

종래의 매립구조의 인쇄회로기판의 제조방법은, 구체적으로 (a)금속층(20)의 표면과 이를 지지하는 절연층(10)으로 구성된 캐리어 기판을 준비하고, (b) 상기 금속층(20) 상에 감광성 물질(30)을 도포하여 패터닝하고, (c) 금속물질(40)을 충진한 후, (d) 감광물질을 제거하여 회로패턴을 형성한다. (e) 이후, 회로패턴이 형성된 기판을 거꾸로 뒤집어 절연층(50) 상에 어라인한 후, (f) 프레스로 압착하여 회로를 매립하고, (g~h) 캐리어기판인 절연층과 시드층을 제거하는 공정으로 이루어진다.In the conventional method of manufacturing a printed circuit board having a buried structure, specifically, (a) preparing a carrier substrate composed of the surface of the metal layer 20 and the insulating layer 10 supporting it, (b) on the metal layer 20 The photosensitive material 30 is coated on and patterned, (c) the metal material 40 is filled, and (d) the photosensitive material is removed to form a circuit pattern. (e) Then, the substrate on which the circuit pattern is formed is turned upside down and aligned on the insulating layer 50, and then (f) is pressed with a press to bury the circuit, and (g ~ h) the insulating layer and the seed layer, which are carrier substrates, Removal process.

그러나 이러한 종래의 매립형 인쇄회로기판의 제조공정은 공정이 복잡하고, 회로를 절연층에 매립하는데 층간 어라인먼트(alignment)가 어려워 다층 기판으로 제조하는데 한계를 드러내고 있다.However, the conventional manufacturing process of the buried printed circuit board has a complicated process, and the interlayer alignment is difficult to bury the circuit in an insulating layer, thereby revealing a limitation in manufacturing a multilayer board.

또한, 도 1b 및 도 1c에 도시된 것과 같이, 절연층(20)의 상하에 금속박막(22)이 형성된 캐리어 원판(20)을 이용하여 매립형 기판을 제조하는 공정을 진행할 수도 있다.In addition, as illustrated in FIGS. 1B and 1C, a process of manufacturing a buried substrate may be performed using the carrier disc 20 having the metal thin film 22 formed on and under the insulating layer 20.

구체적으로는, (a) 금속박막(22)을 구비한 양면에 베이스 금속층(24)을 형성하고, (b~c) 패턴 윈도우(28)가 구비된 마스크(26)를 매개로 패턴을 형성하며, (d~e) 이후, 범프윈도우(34)가 구비된 제2마스크(32)를 매개로, 범프(36)를 형성한다. (f) 이후, 제1 및 제2 마스크(26, 32)를 제거하고, (g) 절연층(38, 42))을 추가로 형성한 후, (h)캐리어(20)을 제거하고, 나아가 베이스금속층(24)을 제거하고, (i) 이후, 다수의 기판을 어라인하여 압착 등을 통해 다층기판으로 구성할 수 있다.Specifically, (a) the base metal layer 24 is formed on both surfaces with the metal thin film 22, and (b ~ c) a pattern is formed through the mask 26 provided with the pattern window 28. After (d ~ e), the bumps 36 are formed through the second mask 32 provided with the bump windows 34. After (f), the first and second masks 26 and 32 are removed, (g) the insulating layers 38 and 42 are further formed, and (h) the carrier 20 is removed and further The base metal layer 24 may be removed, and after (i), a plurality of substrates may be arranged to form a multilayer substrate by pressing or the like.

그러나 이러한 공정은 매립패턴을 형성하기 전까지의 원재료 베이스층인 Cu 등의 캐리어(20)원판과 회로형성의 시드(seed)가 되는 캐리어상의 금속박막(22)이 결합된 구조를 사용하게 되는데, 이러한 캐리어를 지지해 주는 캐리어 원판(20)의 두께로 인해 공정성은 좋은 반면, 패턴의 매립 후 캐리어 Cu와 원판을 분리하는데 상당한 어려움이 수반되게 되며, 아울러 원재료 수율도 낮은 문제가 있다.However, this process uses a structure in which a carrier 20, such as Cu, which is a raw material base layer, and a metal thin film 22 on a carrier, which is a seed of circuit formation, are combined until a buried pattern is formed. While the fairness is good due to the thickness of the carrier disc 20 supporting the carrier, it is accompanied by a considerable difficulty in separating the carrier Cu and the disc after embedding the pattern, and also has a low raw material yield.

또한, 패턴을 형성하는 마스크를 통한 패턴(노광-현상-패턴도금-박리)형성인 어디티브(additive) 방식으로 진행되는바, 초미세 회로를 형성할 때 도금 레지스트 의 해상력과 밀착력 및 동회로의 밀착력에 영향을 받게 되는바, 기존의 패턴 해상력 이하로는 미세패턴(10um)의 구현에 한계를 드러내고 있다. 특히 미세(fine) 패턴 구현시 고 종횡비로 인하여 도금 레지스트의 패턴 자체의 구현에도 어려움이 존재하게 된다.In addition, it proceeds in an additive manner, in which a pattern (exposure-developing-pattern plating-peeling) is formed through a mask forming a pattern, and when forming an ultrafine circuit, the resolution and adhesion of the plating resist and the Affected by the adhesion, bar pattern below the existing resolution reveals a limit to the implementation of fine patterns (10um). In particular, when the fine pattern is implemented, there is a difficulty in implementing the pattern itself of the plating resist due to the high aspect ratio.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 매립형 인쇄회로기판의 제조공정에 있어서, 레이저 가공 및 도전 페이스트 충진을 통해 미세회로패턴을 정밀하게 구현할 수 있으며, 회로패턴이 일부 매립되어 있는 구조를 통해 패턴의 신뢰성을 향상시킬 수 있는 제조공정을 제공하는 데 있다.The present invention has been made to solve the above-described problem, an object of the present invention is to implement a fine circuit pattern precisely through laser processing and conductive paste filling in the manufacturing process of a buried printed circuit board, the circuit pattern is It is to provide a manufacturing process that can improve the reliability of the pattern through the partially buried structure.

상술한 과제를 해결하기 위한 본 발명의 구성은, 이형성발포액층이 적층된 절연층을 레이저 가공하여 상기 절연층의 일부가 식각되는 회로패턴영역을 형성하는 1단계; 상기 회로패턴영역에 금속물질을 충진하여 회로패턴을 형성하는 2단계; 상기 이형성발포액층을 분리하는 3단계; 를 포함하는 매립형 인쇄회로기판의 제조방법을 제공할 수 있도록 한다.The configuration of the present invention for solving the above problems is a step 1 of forming a circuit pattern region in which a portion of the insulating layer is etched by laser processing the insulating layer on which the release foaming liquid layer is laminated; Forming a circuit pattern by filling a metal material in the circuit pattern region; Separating the release foam layer; To provide a method for manufacturing a buried printed circuit board comprising a.

또한, 상기 1단계의 상기 절연층은 하부에 제1회로패턴이 형성된 내층회로기판상에 적층된 것을 특징으로 한다.In addition, the insulating layer of the first step is characterized in that the laminated on the inner circuit board having a first circuit pattern formed on the bottom.

또한, 본 제조공정상의 상기 1단계의 상기 이형성발포액층은 일정온도에 의해 이형성을 가지는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법을 제공할 수 있다.In addition, the releasable foam liquid layer of the first step in the manufacturing process can provide a method for manufacturing a buried printed circuit board, characterized in that the releasable by a certain temperature.

구체적으로, 상기 이형성발포액층은, 아크릴계 접착제와 폴리머 계열의 발포제를 포함하여 이루어질 수 있다.Specifically, the release foaming layer may include an acrylic adhesive and a polymer-based blowing agent.

또한, 상기 회로패턴영역은 상기 이형성발포액층 및 상기 절연층의 일부 영 역을 레이저 가공하여 형성되는 회로패턴영역 또는 층간도통홀을 더 포함하여 이루어질 수 있다.The circuit pattern region may further include a circuit pattern region or an interlayer through hole formed by laser processing a part of the releasable foam liquid layer and the insulating layer.

특히, 본 발명에 따른 제조공정에 있어서, 상기 2단계는, 상기 회로패턴영역의 내부에 도전성 금속 페이스트를 충진하는 단계이며, 구체적으로 상기 도전성 금속 페이스트는 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 이용할 수 있다.In particular, in the manufacturing process according to the present invention, the second step is to fill the conductive metal paste in the circuit pattern region, specifically, the conductive metal paste is Cu, Ag, Sn, Au, Ni, Pd One or more of the may be used.

또한, 본 제조공정에서는 상기 도전성 금속 페이스트 충진 이후에 경화공정을 더 포함할 수 있다.In addition, the present manufacturing process may further include a curing process after the conductive metal paste filling.

특히, 상기 2단계의 도전성 금속 페이스트의 충진과정은 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진할 수 있다.In particular, the filling process of the conductive metal paste of the second step is any one or combination of electroless plating, electroplating, screen printing, sputtering, evaporation, inkjetting, dispensing Can be filled using conventional methods.

본 발명에 따른 제조공정에 있어서, 상술한 상기 3단계는, 이형성발포액층을 100~200℃로 가열(backing)하여 분리하는 단계로 형성할 수 있다.In the manufacturing process according to the present invention, the above-described three steps may be formed by separating the releasable foam liquid layer by heating (backing) to 100 ~ 200 ℃.

이상과 같은 제조공정에 의해 제조되는 본 발명에 따른 인쇄회로기판의 구조는 다음과 같다.The structure of the printed circuit board according to the present invention manufactured by the above manufacturing process is as follows.

구체적으로는, 제1절연층 상에 제1회로패턴이 형성된 내층회로기판; 상기 제1회로패턴 상에 적층되는 제2절연층; 상기 제1회로패턴과 층간도통홀을 매개로 전기적으로 도통 되는 제2회로패턴; 을 포함하되, 상기 제2회로패턴의 일부가 상기 제2절연층의 표면 내부로 매립된 구조를 구비하는 것을 특징으로 하는 매립형 인쇄 회로기판으로 구현할 수 있다.Specifically, an inner circuit board having a first circuit pattern formed on the first insulating layer; A second insulating layer stacked on the first circuit pattern; A second circuit pattern electrically connected to the first circuit pattern through an interlayer through hole; It may include, but may be implemented as a buried printed circuit board having a structure in which a portion of the second circuit pattern is embedded into the surface of the second insulating layer.

특히, 상술한 구조에서 상기 제1 및 제2회로패턴은, Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하여 이루어질 수 있다.In particular, in the above-described structure, the first and second circuit patterns may include one or more of Cu, Ag, Sn, Au, Ni, and Pd.

또한, 상술한 회로패턴의 일부분이 절연층 내부로 매립되는 구조의 매립형 인쇄회로기판을 2 이상 배치하되, 내층회로기판의 회로패턴 간을 비아홀을 통해 연결시키는 구조로 적층하는 것을 특징으로 하는 다층인쇄회로기판으로 구현하는 것 도 가능하다.In addition, while at least two embedded printed circuit boards having a structure in which a part of the above-described circuit pattern is embedded into the insulating layer are disposed, the multilayer printed circuit layer is laminated in a structure in which circuit patterns of the inner circuit board are connected through via holes. It is also possible to implement a circuit board.

본 발명에 따르면, 매립형 인쇄회로기판의 제조공정에 있어서, 레이저 가공 및 도전 페이스트 충진을 통해 미세회로패턴을 정밀하게 구현할 수 있으며, 회로패턴이 일부 매립되어 있는 구조를 통해 패턴의 신뢰성을 향상시킬 수 있는 장점이 있다.According to the present invention, in the manufacturing process of the buried printed circuit board, it is possible to precisely implement a fine circuit pattern through laser processing and conductive paste filling, and to improve the reliability of the pattern through a structure in which the circuit pattern is partially embedded. There is an advantage.

특히, 도전성 금속 페이스트의 패턴 외 부부에 형성된 이형성 발포액 층을 이용하여 패턴레지스트 기능을 수행하도록 한 후, 일정 온도에서 베이킹하여 쉽게 분리할 수 있게 되는바, 공정시간이 단축되며, 금속캐리어를 이용하는 방식이나 포토레지스트를 이용한 종래의 습식방식의 도금공정에 비해 미세패턴구현에 유리함과 동시에 환경친화적이며 공정비용을 절감할 수 있는 효과가 있다.In particular, after performing a pattern resist function by using a release foam layer formed on the outer portion of the pattern of the conductive metal paste, it can be easily separated by baking at a predetermined temperature, shortening the process time, using a metal carrier Compared to the conventional wet plating method using a method or a photoresist, it is advantageous to implement a fine pattern, and is environmentally friendly and can reduce process cost.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일 한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation according to the present invention. In the description with reference to the accompanying drawings, the same reference numerals are given to the same components regardless of the reference numerals, and duplicate description thereof will be omitted. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 발명은 미세패턴(수 ㎛ 급 파인(fine)패턴)이 요구되는 인쇄회로기판을 형성하되, 최외각에 형성되는 회로패턴이 보다 신뢰성 있는 구조를 구비하게 하며, 이를 위해 일반적인 노광 공정이 아닌, 레이저 가공(laser direct)장치를 이용하여 패턴을 형성하는 공정을 제공하는 것을 그 요지로 한다.The present invention forms a printed circuit board that requires a fine pattern (a few μm grade fine pattern), but the circuit pattern formed at the outermost part has a more reliable structure, and for this purpose it is not a general exposure process, It is an object of the present invention to provide a process for forming a pattern using a laser direct device.

도 2a 내지 도 2c는 본 발명에 따른 인쇄회로기판의 제조공정에 따른 순서도 및 공정도를 도시한 것이다.2a to 2c show a flow chart and a flow chart according to the manufacturing process of the printed circuit board according to the present invention.

본 발명에 따른 매립형 인쇄회로기판의 제조공정은 크게, 이형성발포액층이 적층된 절연층을 레이저 가공하여 상기 절연층의 일부가 식각되는 회로패턴영역을 형성하는 1단계와 상기 회로패턴영역에 금속물질을 충진하여 회로패턴을 형성하는 2단계 상기 이형성발포액층을 분리하는 3단계를 포함하여 이루어진다.The manufacturing process of the buried printed circuit board according to the present invention includes a step 1 of forming a circuit pattern region in which a part of the insulating layer is etched by laser processing an insulating layer having a release foaming liquid layer laminated thereon and a metal material in the circuit pattern region. And filling the circuit pattern to form a circuit pattern.

구체적으로 공정도를 순서도와 공정도를 참조하여 위 공정을 설명하면 다음과 같다.Specifically, the above process will be described with reference to a flowchart and a flowchart.

S 0~S 1단계로, 우선 내층회로가 형성된 내층회로기판 상에 제2절연층(120)을 압착하여 형성된 베이스 기판의 상부에 이형성 발포액층(130)을 형성한다.In step S 0 to S 1, first, the releasable foam liquid layer 130 is formed on the base substrate formed by pressing the second insulating layer 120 on the inner circuit board on which the inner circuit is formed.

상기 이형성 발포액층(130)은 일정온도에서 이형성을 가지는 발포액을 라미네이션하여 형성할 수 있다. 상기 이형성 발포액층(130)은 추후 금속 페이스트를 충진하는 경우 레지스트 역할을 한다. 상기 발포액의 조성은 아크릴 타입의 접착제와 폴리머 계열의 발포제로 구성되어 있으며, 폴리머 계열의 발포제는 내부에 가스가 조성되어 있어서, 일정 온도 이상에서 열에 의해 활성화되어 이형이 이루어지게 되며, 본 발명에 사용되는 발포제는 130~140℃에서 10분간 베이킹(baking)하면 이형 되는 성질이 있는 것을 사용할 수 있다.The release foam layer 130 may be formed by laminating a foam liquid having a release property at a predetermined temperature. The releasable foam layer 130 serves as a resist when the metal paste is later filled. The foam is composed of an acrylic adhesive and a polymer-based foaming agent, the polymer-based foaming agent has a gas composition therein, is activated by heat at a predetermined temperature or more to form a release, in the present invention The blowing agent used may be one having a property of being released by baking for 10 minutes at 130 to 140 ° C.

이후, S 2단계로, 회로의 외각에 회로패턴이 형성될 부분인 회로패턴영역(140)을 레이저 가공 하여 형성한다. 상기 회로패턴영역은 기본적으로 상기 이형성발포액층(130)을 전부 식각하며, 나아가 제2절연층의 일부를 식각하도록 형성할 수 있다. 물론, 필요에 따라, S 3단계의 도시된 바와 같이, 회로패턴영역의 어느 하나 또는 그 이상의 부분은 상기 내층회로(110)의 표면과 도통 될 수 있도록 층간 도통홀(150)을 더 포함하게 구성할 수 있다.Subsequently, in step S 2, the circuit pattern region 140, which is a portion where the circuit pattern is to be formed on the outer surface of the circuit, is formed by laser processing. The circuit pattern region may basically be formed to etch all of the releasable foam liquid layer 130, and further, to partially etch a portion of the second insulating layer. Of course, if necessary, as shown in step S3, any one or more portions of the circuit pattern region further comprises an interlayer conduction hole 150 to be connected to the surface of the inner layer circuit 110. can do.

본 발명에서의 레이저 가공은 레이저 가공장치(excimer KrF(248nm) eximer lasers)를 사용하여 패턴을 형성하므로, 정밀도가 높은 미세패턴을 구현할 수 있게 된다. 즉 10㎛ 이하의 미세패턴의 형성이 가능하게 된다.Laser processing in the present invention forms a pattern using a laser processing apparatus (excimer KrF (248nm) eximer lasers), it is possible to implement a fine pattern with high precision. That is, it is possible to form a fine pattern of 10 μm or less.

이후, S 4단계로 상기 회로패턴영역(140) 내부를 도전성 금속 페이스트로 충진한다. 상기 도전성 페이스트는 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하여 이루어질 수 있으며, 상기 도전성 금속 페이스트는 층간 회로를 전기적으로 접속시킬 수 있다. 물론 상기 충진되는 회로패턴 영역은 상술한 층간 도통 홀(150) 내부를 충진하는 것을 포함한다. 상기 충진방법은 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스 펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다. S 4단계의 도면은 스퀴지를 이용하여 스크린인쇄를 통해 도금 페이스트를 충진하는 공정을 예시한 것이다.Thereafter, in step S4, the inside of the circuit pattern region 140 is filled with a conductive metal paste. The conductive paste may include at least one of Cu, Ag, Sn, Au, Ni, and Pd, and the conductive metal paste may electrically connect the interlayer circuit. Of course, the filled circuit pattern region includes filling the inside of the above-described interlayer conductive hole 150. The filling method may use any one of electroless plating, electroplating, screen printing, sputtering, evaporation, inkjetting, dispensing, or a combination thereof. The drawing of step S4 illustrates a process of filling the plating paste through screen printing using a squeegee.

S 5단계에서는 상기 도전성 금속 페이스트의 충진 이후에 이형성 발포액 층을 제거하여 본 발명에 따른 매립형 인쇄회로기판을 완성할 수 있다. 상기 이형성 발포액층의 제거는 이형성발포액 층을 100~200℃로 가열(baking)하여 분리할 수 있게 된다. 상술한 것처럼, 상기 이형성 발포액층은 기본적으로 회로패턴영역에만 금속패이스트가 충진될 수 있도록 패턴 레지스트 역할을 수행한 후, 간단한 베이킹을 통해 이형 시킬 수 있어 작업의 효율성을 향상시킬 수 있게 된다.In step S5, after filling the conductive metal paste, the releasable foam layer may be removed to complete the buried printed circuit board according to the present invention. Removal of the release foam layer can be separated by baking the release foam layer to 100 ~ 200 ℃. As described above, the releasable foam liquid layer basically serves as a pattern resist so as to fill the metal paste only in the circuit pattern region, and then can be released by simple baking, thereby improving work efficiency.

도시된 본 발명에 따른 매립형 인쇄회로기판의 구조는 제1절연층(111) 상에 제1회로패턴(110)이 형성된 내층회로기판이 구비되며, 상기 내층회로기판의 상기 제1회로패턴(110) 상에 적층되는 제2절연층(120), 상기 제1회로패턴과 층간도통홀(150)을 매개로 전기적으로 도통 되는 제2회로패턴(160)를 포함하여 구성된다. 특히, 상기 제2회로패턴(160)의 일부가 상기 제2절연층의 표면 내부로 매립된 구조, 바꾸어 말하면 상기 제2회로패턴의 일부가 제2절연층의 외부로 돌출된 구조로 형성될 수 있다. 즉, 전체 제2회로패턴의 두께(T)를 고려할 때, 제2절연층의 표면 내부로 매립되는 부분(T2), 제2절연층의 외부로 돌출되는 부분(T1)으로 형성될 수 있다(T=T1+T2). 이러한 구조는 인쇄회로기판의 미세회로를 형성함에 있어서, 절연층과 미세 회로패턴과의 접착의 신뢰성을 향상시킬 수 있게 한다. 상기 제1 및 제2회 로패턴은 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상의 물질로 구현될 수 있음은 상술한 바와 같다.In the structure of the buried printed circuit board according to the present invention, the inner circuit board having the first circuit pattern 110 formed on the first insulating layer 111 is provided, and the first circuit pattern 110 of the inner circuit board 110 is provided. The second insulating layer 120 is stacked on the substrate, and the second circuit pattern 160 is electrically connected through the first circuit pattern and the interlayer conductive hole 150. In particular, a part of the second circuit pattern 160 may be formed in a structure embedded in the surface of the second insulating layer, that is, a part of the second circuit pattern protrudes out of the second insulating layer. have. That is, when the thickness T of the entire second circuit pattern is taken into consideration, it may be formed as a portion T 2 embedded in the surface of the second insulating layer and a portion T 1 protruding out of the second insulating layer. (T = T 1 + T 2 ). This structure makes it possible to improve the reliability of adhesion between the insulating layer and the fine circuit pattern in forming the fine circuit of the printed circuit board. As described above, the first and second circuit patterns may be formed of at least one of Cu, Ag, Sn, Au, Ni, and Pd.

본 발명에 따른 매립형 인쇄회로기판을 2개 이상 결합하여 S 7단계에 도시된 다층 인쇄회로기판을 제작할 수 있다. 즉, 각각의 매립형 인쇄회로기판의 제2회로패턴을 다층인쇄회로기판의 외각회로패턴으로 하여, 제1회로 패턴 간을 별도의 비아홀(170)을 형성하고, 상기 비아홀(170)의 내부를 금속물질로 충진하여 전기적으로 도통 시킴으로써 다층 인쇄회로기판을 형성할 수 있다. 이 경우 각 매립형 인쇄회로기판의 제1절연층부분은 가열 압착에 의해 제3절연층(180)으로 형성되거나, 별도의 절연층을 매개로 하여 압착에 의해 형성될 수 있다.By combining two or more embedded printed circuit boards according to the present invention, the multilayer printed circuit board illustrated in step S7 may be manufactured. That is, by using the second circuit pattern of each buried printed circuit board as the outer circuit pattern of the multilayer printed circuit board, a separate via hole 170 is formed between the first circuit patterns, and the inside of the via hole 170 is made of metal. The multilayer printed circuit board can be formed by filling with a material and electrically conducting the same. In this case, the first insulating layer portion of each buried printed circuit board may be formed by the third insulating layer 180 by heat pressing or may be formed by pressing through a separate insulating layer.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical idea of the present invention should not be limited to the embodiments of the present invention but should be determined by the equivalents of the claims and the claims.

도 1a 및 도 1b는 종래의 기술에 따른 매립형 인쇄회로기판의 제조공정도이다.1A and 1B are manufacturing process diagrams of a buried printed circuit board according to the related art.

도 2a 및 도 2b는 본 발명에 따른 매립형 인쇄회로기판의 제조공정에 대한 순서도 및 공정도이다.2A and 2B are a flowchart and a process diagram of a manufacturing process of a buried printed circuit board according to the present invention.

Claims (13)

절연층 상에 이형성발포액층을 형성하는 1단계;Forming a release foaming liquid layer on the insulating layer; 상기 이형성발포액층이 적층된 절연층을 레이저 가공하여 상기 절연층의 일부가 식각되는 회로패턴영역을 형성하는 2단계;Forming a circuit pattern region in which a part of the insulating layer is etched by laser processing the insulating layer on which the release foaming liquid layer is stacked; 상기 이형발포액층이 형성된 영역을 제외하고 상기 회로패턴영역에 금속물질을 충진하여 회로패턴을 형성하는 3단계;Forming a circuit pattern by filling a metal material in the circuit pattern region except for the region where the release foaming liquid layer is formed; 상기 이형성발포액층을 130 내지 140℃로 10분간 가열(baking)하여 분리하는 4단계;4 steps of separating the releasable foaming solution layer by baking at 130 to 140 ° C. for 10 minutes; 를 포함하는 매립형 인쇄회로기판의 제조방법.Method of manufacturing a buried printed circuit board comprising a. 청구항 1에 있어서, 상기 2단계는,The method of claim 1, wherein the second step, 상기 절연층은 하부에 제1회로패턴이 형성된 내층회로기판상에 적층된 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.The insulating layer is a manufacturing method of a buried printed circuit board, characterized in that laminated on the inner circuit board with a first circuit pattern formed on the bottom. 삭제delete 청구항 1에 있어서,The method according to claim 1, 상기 이형성발포액층은, The release foam layer is, 아크릴계 접착제와 폴리머 계열의 발포제를 포함하여 이루어지는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.A method of manufacturing a buried printed circuit board comprising an acrylic adhesive and a polymer-based blowing agent. 청구항 2에 있어서,The method according to claim 2, 상기 회로패턴영역은 The circuit pattern region is 상기 이형성발포액층 및 상기 절연층의 일부 영역을 레이저 가공하여 형성되는 회로패턴영역 또는 층간도통홀을 포함하는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.And a circuit pattern region or an interlayer through hole formed by laser processing a portion of the releasable foam liquid layer and the insulating layer. 청구항 5에 있어서,The method according to claim 5, 상기 3단계는,The third step, 상기 회로패턴영역의 내부에 도전성 금속 페이스트를 충진하는 단계인 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.A method of manufacturing a buried printed circuit board, the method comprising filling a conductive metal paste into the circuit pattern region. 청구항 6에 있어서,The method according to claim 6, 상기 3단계의 도전성 금속 페이스트는,The conductive metal paste of the three steps, Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.A method of manufacturing a buried printed circuit board comprising at least one of Cu, Ag, Sn, Au, Ni, and Pd. 청구항 6에 있어서,The method according to claim 6, 상기 도전성 금속 페이스트 충진 이후에 경화공정을 더 포함하는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.The method of manufacturing a buried printed circuit board further comprises a curing process after the conductive metal paste is filled. 청구항 7에 있어서,The method of claim 7, 상기 3단계는,The third step, 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계인 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.Characterized in that the filling step using any one or a combination of electroless plating, electroplating, screen printing, sputtering, evaporation, inkjetting, dispensing Method of manufacturing buried printed circuit board. 삭제delete 제1절연층 상에 제1회로패턴이 형성된 내층회로기판;An inner circuit board having a first circuit pattern formed on the first insulating layer; 상기 제1회로패턴 상에 적층되는 제2절연층;A second insulating layer stacked on the first circuit pattern; 상기 제2절연층 상에 형성된 이형성발포액층;A release foaming liquid layer formed on the second insulating layer; 상기 이형발포액층이 형성된 영역을 제외하고 상기 제2절연층 상에 형성된 회로패턴영역에 금속물질을 충진함으로써 형성되며, 상기 제1회로패턴과 층간도통홀을 매개로 전기적으로 도통 되는 제2회로패턴; 을 포함하되,The second circuit pattern is formed by filling a metal material in the circuit pattern region formed on the second insulating layer except for the region where the release foaming liquid layer is formed, and is electrically connected through the first circuit pattern and the interlayer conduction hole. ; ≪ / RTI > 상기 제2회로패턴의 일부가 상기 제2절연층의 표면 내부로 매립된 구조를 구비하며, A portion of the second circuit pattern is embedded in the surface of the second insulating layer, 상기 이형성발포액층은 상기 회로패턴영역에 금속물질이 충진될 때, 상기 금속물질이 상기 회로패턴영역에만 충진되도록 레지스트의 역할을 한 후 130 내지 140℃로 10분간 가열(baking)하여 상기 제2절연층으로부터 분리되는 것을 특징으로 하는 매립형 인쇄회로기판.When the releasable foam liquid layer is filled with the metal material in the circuit pattern region, the second insulating material is heated to 130 to 140 ° C. for 10 minutes after acting as a resist so that the metal material is filled only in the circuit pattern region. An embedded printed circuit board, characterized in that separated from the layer. 청구항 11에 있어서,The method of claim 11, 상기 제1 및 제2회로패턴은,The first and second circuit patterns, Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하여 이루어지는 것을 특징으로 하는 매립형 인쇄회로기판.An embedded printed circuit board comprising at least one of Cu, Ag, Sn, Au, Ni, and Pd. 삭제delete
KR1020090114356A 2009-11-25 2009-11-25 Half Buried PCB, Multi-Layer PCB and Fabricating Method of the same KR101122146B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090114356A KR101122146B1 (en) 2009-11-25 2009-11-25 Half Buried PCB, Multi-Layer PCB and Fabricating Method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090114356A KR101122146B1 (en) 2009-11-25 2009-11-25 Half Buried PCB, Multi-Layer PCB and Fabricating Method of the same

Publications (2)

Publication Number Publication Date
KR20110057799A KR20110057799A (en) 2011-06-01
KR101122146B1 true KR101122146B1 (en) 2012-03-16

Family

ID=44393369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090114356A KR101122146B1 (en) 2009-11-25 2009-11-25 Half Buried PCB, Multi-Layer PCB and Fabricating Method of the same

Country Status (1)

Country Link
KR (1) KR101122146B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101273773B1 (en) 2011-12-07 2013-06-12 삼성전기주식회사 Printed circuit board and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080052432A (en) * 2006-12-06 2008-06-11 히다치 비아 메카닉스 가부시키가이샤 Fabrication method of printed circuit board and printed circuit board machining apparatus
JP2008140852A (en) * 2006-11-30 2008-06-19 Tomoegawa Paper Co Ltd Semiconductor circuit forming film and method of manufacturing semiconductor circuit employing the same
KR20080113709A (en) * 2007-06-25 2008-12-31 (주)해은켐텍 Manufacturing method of fpcb

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140852A (en) * 2006-11-30 2008-06-19 Tomoegawa Paper Co Ltd Semiconductor circuit forming film and method of manufacturing semiconductor circuit employing the same
KR20080052432A (en) * 2006-12-06 2008-06-11 히다치 비아 메카닉스 가부시키가이샤 Fabrication method of printed circuit board and printed circuit board machining apparatus
KR20080113709A (en) * 2007-06-25 2008-12-31 (주)해은켐텍 Manufacturing method of fpcb

Also Published As

Publication number Publication date
KR20110057799A (en) 2011-06-01

Similar Documents

Publication Publication Date Title
KR101086828B1 (en) Half Buried PCB, Multi-Layer PCB and Fabricating Method of the same
KR100867148B1 (en) Printed circuit board and manufacturing method of the same
KR100733253B1 (en) High density printed circuit board and manufacturing method thereof
US7754598B2 (en) Method for manufacturing coreless packaging substrate
TWI621377B (en) The printed circuit board and the method for manufacturing the same
KR101077380B1 (en) A printed circuit board and a fabricating method the same
US20070281464A1 (en) Multi-layer circuit board with fine pitches and fabricating method thereof
TW201206294A (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP2013512562A (en) Printed circuit board and manufacturing method thereof
TWI454191B (en) Flexible circuit board and method for manufacturing same
US20120175162A1 (en) Printed circuit board
KR100704920B1 (en) Pcb and it's manufacturing method used bump board
TWI524441B (en) Circuit board and method of manufacturing the same
KR101122146B1 (en) Half Buried PCB, Multi-Layer PCB and Fabricating Method of the same
KR101039774B1 (en) Method of fabricating a metal bump for printed circuit board
JPH11163525A (en) Manufacture of multilayer wiring board
KR100689018B1 (en) Printed circuit board with embedded coaxial cable and manufacturing method thereof
KR100934107B1 (en) Printed circuit board manufacturing method providing fine pitch metal bumps
US20120043121A1 (en) Printed circuit board and method of manufacturing the same
JP3107535B2 (en) Wiring board, circuit component mounted body, and method of manufacturing wiring board
JP2005026470A (en) Module with built-in component and its manufacturing method
KR20080100111A (en) Method of manufacturing high-density package substrate
KR101081153B1 (en) Method for fabricating printed-circuit-board including embedded fine pattern
CN107666776B (en) Double-sided flexible circuit board and preparation method thereof
JP2009200294A (en) Laminated substrate, and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 8