KR101122039B1 - Stacking method of wafer using filling-metal projected out of the through via hole - Google Patents

Stacking method of wafer using filling-metal projected out of the through via hole Download PDF

Info

Publication number
KR101122039B1
KR101122039B1 KR1020100087845A KR20100087845A KR101122039B1 KR 101122039 B1 KR101122039 B1 KR 101122039B1 KR 1020100087845 A KR1020100087845 A KR 1020100087845A KR 20100087845 A KR20100087845 A KR 20100087845A KR 101122039 B1 KR101122039 B1 KR 101122039B1
Authority
KR
South Korea
Prior art keywords
wafer
via hole
metal
filling
peeling
Prior art date
Application number
KR1020100087845A
Other languages
Korean (ko)
Inventor
유세훈
이창우
김준기
고영기
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020100087845A priority Critical patent/KR101122039B1/en
Application granted granted Critical
Publication of KR101122039B1 publication Critical patent/KR101122039B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: A stacking method of wafer using filling-metal projected through a via hole is provided to improve productivity by forming a wafer protrusion through only filing a filling material into a penetration via hole and simplifying wafer lamination process. CONSTITUTION: A wafer having a through via hole is mounted in a via hole filling apparatus(S10). A filling metal fused inside the through via hole is filled(S20). Chemical mechanical polishing on one side of a wafer is performed(S30). Silicon etching on one side of the wafer is performed(S40). A protrusion is formed in the area corresponding to the through via hole(S50). The protrusion is touched with the filling metal which is filled in the through via hole of the wafer(S60). Under fill is coated between the wafers(S70).

Description

관통 비아홀 외부로 돌출된 필링금속을 이용한 웨이퍼 적층방법{Stacking Method of Wafer using Filling-Metal projected out of the Through Via Hole}Stacking Method of Wafer using Filling-Metal projected out of the Through Via Hole}

본 발명은 웨이퍼의 적층방법에 관한 것으로서, 보다 구체적으로는 웨이퍼의 관통 비아홀에 돌출부가 형성된 필링금속이 필링되고, 상기 돌출부를 타 웨이퍼의 관통 비아홀에 필링된 필링금속에 접촉시키는 웨이퍼 적층방법에 관한 것이다.The present invention relates to a wafer stacking method, and more particularly, to a wafer stacking method in which a peeling metal having protrusions formed in a through via hole of a wafer is filled, and the protrusions are in contact with the peeling metal filled in a through via hole of another wafer. will be.

최근 전자기기들의 소형화에 따라, 전자기기에 사용되는 웨이퍼 패키지의 초소형화가 요구된다. 따라서 웨이퍼들을 3차원적으로 적층하는 3D 패키지(Package) 기술이 일반적으로 사용된다.BACKGROUND With the recent miniaturization of electronic devices, miniaturization of wafer packages used in electronic devices is required. Therefore, a 3D package technology for stacking wafers three-dimensionally is generally used.

그리고, 적층된 웨이퍼들은 와이어 본딩 방식에 의해서 전기적으로 연결될 수 있으나, 전기적 특성을 향상시키고, 미세한 소자를 제조하기 위해 최근에는 웨이퍼를 상, 하 방향으로 관통하는 관통 비아홀(Through via hole)을 형성하고, 적층된 웨이퍼 간의 전기적인 연결을 위해 관통 비아홀의 내부에 필링금속을 충진하고, 각 웨이퍼들의 관통 비아홀에 충진된 필링금속 간의 전기적으로 연결하는 것이 일반적이다.In addition, the stacked wafers may be electrically connected by wire bonding, but in order to improve electrical characteristics and manufacture fine devices, recently, through via holes penetrating the wafers in up and down directions are formed. In order to electrically connect the stacked wafers, filling metals are filled in the through via holes and electrically connected between the filling metals filled in the through via holes of the wafers.

한편, 종래의 경우, 복수 개의 관통 비아홀 간을 전기적으로 연결하기 위하여 연결하고자 하는 각 관통 비아홀에 전도층을 형성하고, 각 전도층 간을 열압착하거나, 별도의 솔더를 이용하여 각 전도층을 전기적으로 연결하였다.Meanwhile, in the related art, in order to electrically connect a plurality of through via holes, a conductive layer is formed in each through via hole to be connected, and each conductive layer is thermally compressed or electrically connected to each other using a separate solder. Connected.

하지만, 상기와 같은 종래의 방법은 각 웨이퍼에 금속 범프를 일일이 형성하여야 하므로, 공정의 시간이 길어진다는 단점이 있었다. 그리고 솔더 등을 이용하여 전도층 간을 연결하는 경우 전체 적층된 웨이퍼의 두께가 두꺼워진다는 문제가 있었다.However, the conventional method as described above has a disadvantage in that the process requires a long time because metal bumps must be formed on each wafer. In addition, there is a problem in that the thickness of the entire stacked wafer becomes thick when connecting between conductive layers using solder or the like.

따라서, 이와 같은 문제를 해결하기 위한 방법이 요구된다.Therefore, a method for solving such a problem is required.

본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 웨이퍼의 관통 비아홀에 돌출부가 형성된 필링금속을 필링시키고, 상기 돌출부를 타 웨이퍼의 필링금속에 접촉시켜 상기 웨이퍼를 적층하는 방법을 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems, and provides a method of stacking the wafer by filling a filling metal having protrusions formed in through via holes of the wafer and contacting the protrusions with the filling metal of another wafer. have.

그리고, 상기 돌출부는 다양한 방법에 의해 더욱 돌출되도록 하는 웨이퍼 적층방법을 제공함에 있다.In addition, the protrusion provides a wafer stacking method to further protrude by various methods.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects that are not mentioned will be clearly understood by those skilled in the art from the following description.

상기한 과정을 해결하기 위한 본 발명의 관통 비아홀에 돌출부가 형성된 필링금속이 필링된 웨이퍼 적층방법은, 용융된 필링금속이 구비된 관통 비아홀 필링장치에 관통 비아홀이 형성된 웨이퍼를 상기 웨이퍼의 타면이 상기 용융된 필링금속에 대향되도록 안착시키는 웨이퍼 안착 단계, 상기 웨이퍼의 일면 방향에서 흡입력을 제공하여 상기 관통 비아홀 내부에 용융된 필링금속을 필링하는 필링 단계, 상기 웨이퍼 일면에 화학기계연마(CMP)를 수행하여 상기 필링 단계에 의해 상기 웨이퍼 일면의 표면에 노출된 필링금속을 식각하며, 상기 관통 비아홀에 대응되는 면적에 돌출부를 형성하는 표면처리 단계 및 상기 돌출부를 타 웨이퍼 타면의 관통 비아홀에 필링된 필링금속에 접촉시켜 적층하는 적층 단계를 포함한다.In the wafer stacking method in which the filling metal having protrusions is formed in the through via hole of the present invention for solving the above process, the wafer having the through via hole formed in the through via hole filling apparatus having molten filling metal is formed on the other side of the wafer. A wafer seating step of seating to face the molten peeling metal, a peeling step of filling the molten peeling metal inside the through via hole by providing a suction force in one surface direction of the wafer, performing a chemical mechanical polishing (CMP) on one side of the wafer By etching the peeling metal exposed on the surface of one surface of the wafer by the filling step, and forming a protrusion in an area corresponding to the through via hole, and a peeling metal filled in the through via hole of the other wafer. Lamination step of contacting and laminating.

그리고, 상기 표면처리 단계 및 상기 적층 단계 사이에는, 상기 웨이퍼의 일면에 실리콘 에칭을 수행하는 실리콘 에칭 단계를 더 포함할 수 있다.In addition, between the surface treatment step and the lamination step, a silicon etching step of performing a silicon etching on one surface of the wafer may be further included.

또한, 상기 표면처리 단계 및 상기 적층 단계 사이에는, 상기 웨이퍼의 일면을 용융된 필링금속에 노출시켜 상기 돌출부를 성장시키는 웨팅 단계를 더 포함할 수 있다.In addition, between the surface treatment step and the lamination step may further include a wetting step of growing the protrusion by exposing one surface of the wafer to the molten peeling metal.

그리고, 상기 적층 단계는, 상기 웨이퍼 및 상기 타 웨이퍼를 열압착하는 것으로 할 수 있다.The laminating step may be performed by thermally compressing the wafer and the other wafer.

또한, 상기 적층 단계 이후에는, 상기 웨이퍼 및 상기 타 웨이퍼 사이에 언더필을 도포하고, 큐어링을 수행하는 언더필 단계를 더 포함할 수 있다.In addition, after the laminating step, an underfill may be further applied between the wafer and the other wafer and an underfill step may be performed for curing.

상기한 과제를 해결하기 위한 본 발명의 관통 비아홀에 돌출부가 형성된 필링금속이 필링된 웨이퍼 적층방법은 다음과 같은 효과가 있다.In order to solve the above problems, the wafer lamination method in which the peeling metal is formed in the through-via hole of the present invention is filled with the following effects.

첫째, 관통 비아홀에 필링금속을 필링시키는 것만으로 웨이퍼 방에 돌출부를 형성 가능하므로, 웨이퍼 적층을 위한 전체 과정이 매우 간소화되어 생산성을 높일 수 있다는 장점이 있다.First, since it is possible to form protrusions in the wafer room by only filling the filling via holes with the filling metal, the entire process for stacking the wafer is greatly simplified, thereby increasing productivity.

둘째, 상기 돌출부는 다양한 방법에 의해 더욱 돌출되도록 형성 가능하므로, 웨이퍼 적층이 더 용이하다는 장점이 있다.Second, since the protrusions can be formed to protrude further by various methods, there is an advantage that the wafer stacking is easier.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the above-mentioned effects, and other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.

도 1은 본 발명의 웨이퍼 적층방법에 따른 일련의 과정을 나타낸 흐름도;
도 2는 본 발명의 웨이퍼 적층방법에 있어서, 웨이퍼의 모습을 나타낸 단면도;
도 3은 본 발명의 웨이퍼 적층방법에 있어서, 관통 비아홀 필링장치의 전체 모습을 나타낸 단면도;
도 4는 본 발명의 웨이퍼 적층방법에 있어서, 웨이퍼의 관통 비아홀에 필링금속을 필링시키는 모습을 나타낸 단면도;
도 5는 본 발명의 웨이퍼 적층방법에 있어서, 관통 비아홀에 필링금속이 필링된 모습을 나타낸 단면도;
도 6은 본 발명의 웨이퍼 적층방법에 있어서, 웨이퍼 일면의 표면에 노출된 필링금속을 식각하는 모습을 나타낸 단면도;
도 7은 본 발명의 웨이퍼 적층방법에 있어서, 돌출부가 형성된 웨이퍼의 모습을 나타낸 단면도;
도 8은 본 발명의 웨이퍼 적층방법에 있어서, 웨이퍼의 일면에 실리콘 에칭을 수행하는 모습을 나타낸 단면도;
도 9는 본 발명의 웨이퍼 적층방법에 있어서, 돌출부가 보다 돌출된 웨이퍼의 모습을 나타낸 단면도;
도 10은 본 발명의 웨이퍼 적층방법에 있어서, 웨이퍼의 돌출부를 용융된 필링금속에 노출시키는 모습을 나타낸 단면도;
도 11은 본 발명의 웨이퍼 적층방법에 있어서, 돌출부가 성장된 웨이퍼의 모습을 나타낸 단면도;
도 12는 본 발명의 웨이퍼 적층방법에 있어서, 웨이퍼 상에 타 웨이퍼를 적층시키는 모습을 나타낸 단면도;
도 13은 본 발명의 웨이퍼 적층방법에 있어서, 웨이퍼 및 타 웨이퍼 사이에 언더필이 도포된 모습을 나타낸 단면도; 및
도 14는 본 발명의 웨이퍼 적층방법에 있어서, 복수 개의 웨이퍼가 적층된 모습을 나타낸 단면도이다.1 is a flow chart showing a series of processes according to the wafer stacking method of the present invention;
2 is a cross-sectional view showing a state of a wafer in the wafer stacking method of the present invention;
Figure 3 is a cross-sectional view showing the overall appearance of the through-via hole filling apparatus in the wafer stacking method of the present invention;
4 is a cross-sectional view illustrating a method of filling a fill metal into a through via hole of a wafer in the wafer stacking method of the present invention;
FIG. 5 is a cross-sectional view illustrating a filling metal filling in a through via hole in the wafer stacking method of the present invention; FIG.
6 is a cross-sectional view showing the etching of the peeling metal exposed on the surface of one surface of the wafer stacking method of the present invention;
7 is a cross-sectional view showing a state in which a protrusion is formed in the wafer stacking method of the present invention;
8 is a cross-sectional view showing a state of performing a silicon etching on one surface of the wafer in the wafer stacking method of the present invention;
9 is a cross-sectional view showing a state in which the protrusion is more protruded in the wafer stacking method of the present invention;
10 is a cross-sectional view showing a state in which the protrusion of the wafer is exposed to the molten peeling metal in the wafer stacking method of the present invention;
11 is a cross-sectional view showing a state in which a protrusion is grown in the wafer stacking method of the present invention;
12 is a cross-sectional view showing the stacking of other wafers on the wafer in the wafer stacking method of the present invention;
13 is a cross-sectional view showing an underfill applied between a wafer and another wafer in the wafer stacking method of the present invention; And
14 is a cross-sectional view showing a state in which a plurality of wafers are stacked in the wafer stacking method of the present invention.

이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In describing the present embodiment, the same designations and the same reference numerals are used for the same components, and further description thereof will be omitted.

도 1에는 본 발명의 웨이퍼 적층방법에 따른 일련의 과정을 나타낸 흐름도가 도시된다. 도면을 참조하면, 본 발명의 웨이퍼 적층방법은 웨이퍼 안착 단계(S10), 필링 단계(S20), 표면처리 단계(S30), 실리콘 에칭 단계(S40), 웨팅 단계(S50), 적층 단계(S60) 및 언더필 단계(S70)의 7단계를 포함한다.1 is a flowchart showing a series of processes according to the wafer stacking method of the present invention. Referring to the drawings, the wafer stacking method of the present invention is a wafer seating step (S10), peeling step (S20), surface treatment step (S30), silicon etching step (S40), wetting step (S50), lamination step (S60) And seven steps of the underfill step (S70).

이하에서는, 본 흐름도에 따라 타 도면을 참조하여 본 발명의 웨이퍼 적층방법을 순서대로 설명한다.Hereinafter, the wafer stacking method of the present invention will be described in order with reference to other drawings according to the present flowchart.

먼저, 도 2에는, 관통 비아홀(12)이 형성된 웨이퍼(10)가 도시된다.First, in FIG. 2, a wafer 10 in which a through via hole 12 is formed is shown.

웨이퍼(10)는 얇게 형성되어 일면(10a) 및 타면(10b)을 가지며, 일면(10a)에서 타면(10b)을 관통하는 관통 비아홀(12)이 형성된다. 여기서, 관통 비아홀(12)은 일반적으로 복수 개 형성될 수 있으며, 도 2에서도 복수의 관통 비아홀(12)을 확인할 수 있다.The wafer 10 is thinly formed to have one surface 10a and the other surface 10b, and a through via hole 12 penetrating the other surface 10b is formed on one surface 10a. Here, a plurality of through via holes 12 may be generally formed, and a plurality of through via holes 12 may be confirmed in FIG. 2.

그리고, 도 3에는, 상기와 같은 웨이퍼(10)의 관통 비아홀(12)에 필링금속(550)을 필링하기 위한 관통 비아홀 필링장치(500)가 도시된다.3 illustrates a through via hole filling apparatus 500 for filling the filling metal 550 in the through via hole 12 of the wafer 10 as described above.

관통 비아홀 필링장치(500)의 하부에는 챔버(540)가 구비되며, 챔버(540) 내에는 용융된 필링금속(550)이 구비된다. 또한, 상기 용융된 필링금속(550)을 챔버(540)의 상부로 상승시키기 위해 챔버(540) 내에는 회전팬(545)이 구비된다.A chamber 540 is provided below the through via hole filling device 500, and a molten filling metal 550 is provided in the chamber 540. In addition, a rotating fan 545 is provided in the chamber 540 to raise the molten peeling metal 550 to the upper portion of the chamber 540.

그리고, 챔버(540) 내에는 회전팬(545)에 의해 용융된 필링금속(550)이 상승되거나 하강할 수 있도록 구획하는 경로를 제공하는 가이드(542)가 구비된다. 이로 인해 챔버(540) 상단에서는 가이드(542) 안쪽을 따라 상승된 용융된 필링금속(550)이 노출되고, 상기 용융된 필링금속(550)은 이후 가이드(542) 바깥쪽으로 이동되어 챔버(540) 하부로 다시 하강하게 된다.In the chamber 540, a guide 542 is provided to provide a path for partitioning the molten filling metal 550 by the rotating fan 545 so that the molten peeling metal 550 may be raised or lowered. As a result, the molten peeling metal 550 raised along the inside of the guide 542 is exposed at the top of the chamber 540, and the molten peeling metal 550 is then moved out of the guide 542 to allow the chamber 540 to be exposed. It will descend to the bottom again.

한편, 상기 챔버(540)의 위쪽에는 웨이퍼(10)가 안치되는 이동 테이블(510)이 구비되고, 상기 웨이퍼(10)는 고정지그(515)에 의해 고정될 수 있다. 이동 테이블(510)의 위쪽에는 웨이퍼(10)를 위쪽에서 가압하여 고정시키는 고정유닛(520)이 위치되며, 웨이퍼(10)의 위쪽에는 흡입유닛(530)에 의해 흡입 분위기가 조성되는 흡입공간(525)이 형성된다.Meanwhile, a moving table 510 in which the wafer 10 is placed may be provided above the chamber 540, and the wafer 10 may be fixed by the fixing jig 515. A fixing unit 520 is positioned above the moving table 510 to press and fix the wafer 10 from above, and a suction space is formed above the wafer 10 by the suction unit 530. 525 is formed.

이는 하나의 실시예에 의해 구현된 관통 비아홀 필링장치(500)로서, 구성요소의 일부 또는 전부는 다른 형태로서 구현될 수 있으며, 이에 따라 그 위치 및 세부 작용은 다를 수 있다.This is a through-via hole filling device 500 implemented by one embodiment, some or all of the components may be implemented in other forms, whereby the position and detailed action may be different.

다만, 웨이퍼(10)의 관통 비아홀(12)에 용융된 필링금속(550)을 필링시킬 수 있도록 하는 것은 상기 관통 비아홀 필링장치(500)가 어떤 실시예로서 구현되어도 동일하다.However, in order to fill the molten filling metal 550 in the through via hole 12 of the wafer 10, the through via hole filling apparatus 500 may be implemented in any embodiment.

이와 같이, 관통 비아홀(12)이 형성된 웨이퍼(10) 및 관통 비아홀 필링장치(500)가 각각 준비된다.As such, the wafer 10 and the through via hole filling apparatus 500 in which the through via holes 12 are formed are prepared, respectively.

그리고, 웨이퍼(10) 적층방법의 첫 번째 단계로서, 용융된 필링금속(550)이 구비된 관통 비아홀 필링장치(500)에 관통 비아홀(12)이 형성된 웨이퍼(10)를 상기 웨이퍼(10)의 타면(10b)이 용융된 필링금속(550)에 대향되도록 안착시키는 웨이퍼 안착 단계(S10)가 수행된다.As a first step of the stacking method of the wafer 10, the wafer 10 having the through via hole 12 formed in the through via hole filling apparatus 500 including the molten peeling metal 550 is formed on the wafer 10. A wafer seating step S10 of mounting the other surface 10b to face the molten peeling metal 550 is performed.

본 단계에 대해 구체적으로 설명하면, 웨이퍼(10)를 이동 테이블(510)에 고정지그(515)로 고정하되, 일면(10a)을 위쪽으로 하여 흡입공간(525)에 노출시키고, 타면(10b)을 아래쪽으로 하여 챔버(540) 내에 구비된 용융된 필링금속(550)에 대향시킨다.Specifically, the wafer 10 is fixed to the moving table 510 by the fixing jig 515, but one surface 10a is upwardly exposed to the suction space 525, and the other surface 10b. Downward to face the molten peeling metal 550 provided in the chamber 540.

이와 같이 웨이퍼(10)를 고정시킨 상태에서, 웨이퍼(10)의 일면(10a) 방향에서 흡입력을 제공하여 관통 비아홀(12) 내부에 용융된 필링금속(550)을 필링하는 필링 단계(S20)가 수행된다.As described above, in a state in which the wafer 10 is fixed, a peeling step (S20) of providing a suction force in the direction of one surface 10a of the wafer 10 to fill the molten filling metal 550 inside the through via hole 12 is performed. Is performed.

도 4를 참조하면, 본 단계에서는 고정유닛(520)을 웨이퍼(10)에 접촉시켜 가압하고, 이동 테이블(510)을 하강시켜 웨이퍼(10)의 타면(10b)을 챔버(540) 상부의 용융된 필링금속(550)에 노출시킨다. 그리고, 흡입유닛(530)으로 흡입공간(525)의 공기를 흡입함에 따라, 용융된 필링금속(550) 역시 웨이퍼(10)의 타면(10b)에서 일면(10a) 방향으로 관통 비아홀(12)을 통해 흡입된다.Referring to FIG. 4, in this step, the fixing unit 520 is brought into contact with the wafer 10 and pressurized, and the moving table 510 is lowered to melt the other surface 10b of the wafer 10 on the chamber 540. Exposed to the peeled metal 550. As the air in the suction space 525 is sucked into the suction unit 530, the molten filling metal 550 also penetrates the through via hole 12 in the direction of one surface 10a from the other surface 10b of the wafer 10. Is sucked through.

결과적으로, 웨이퍼(10)의 각 관통 비아홀(12)에는 용융된 필링금속(550)이 필링되고, 이때, 흡입력에 의해 웨이퍼(10)의 관통 비아홀(12)을 완전히 통과한 용융된 필링금속(550) 중 일부는 웨이퍼(10)의 일면(10a) 표면에 잔류된다.As a result, each of the through via holes 12 of the wafer 10 is filled with molten peeling metal 550, and at this time, the molten filling metal that has completely passed through the through via holes 12 of the wafer 10 by suction force ( Some of the 550 remains on the surface of one surface 10a of the wafer 10.

여기서, 흡입유닛(530)의 흡입력을 적정 수준으로 유지하여, 관통 비아홀(12)을 통과하는 용융된 필링금속(550)의 양을 제어할 수 있으며, 이에 따라 웨이퍼(10) 일면(10a) 표면에 노출되는 잔류 필링금속의 양 역시 제어할 수 있다.Here, by maintaining the suction force of the suction unit 530 to an appropriate level, it is possible to control the amount of molten peeling metal 550 passing through the through via hole 12, and thus the surface of the one surface (10a) of the wafer 10 The amount of residual peeling metal exposed to the can also be controlled.

도 5에는 필링 단계(S20)를 거친 후 용융된 필링금속(550)이 경화된 상태의 웨이퍼(10)에 형성된 관통 비아홀(12) 중 하나를 확대한 모습이 도시된다.5 illustrates an enlarged view of one of the through via holes 12 formed in the wafer 10 in which the molten peeling metal 550 is cured after the peeling step S20.

도시된 바에 따르면, 관통 비아홀(12) 내에는 필링금속(50)이 필링된 상태이며, 여기서 웨이퍼(10)의 일면(10a)을 확인하면 필링금속(50)은 일면(10a) 방향을 향해 관통 비아홀(12) 외측으로 돌출된 상태인 것을 확인할 수 있다.As illustrated, the filling metal 50 is filled in the through via hole 12, and when the one surface 10a of the wafer 10 is checked, the filling metal 50 penetrates toward one surface 10a. It can be seen that the state protrudes to the outside of the via hole 12.

이는 상기한 바와 같이, 흡입유닛(530)에 의해 웨이퍼(10)의 일면(10a) 방향에서 흡입력이 제공되기 때문이며, 또한, 경화 전 용융 상태의 필링금속의 표면장력에 의해 관통 비아홀(12)의 웨이퍼(10) 일면(10a) 방향에서 응집 현상이 일어나기 때문이다.This is because the suction force is provided in the direction of one surface 10a of the wafer 10 by the suction unit 530 as described above, and the surface via of the peeling metal in the molten state before the hardening of the through via hole 12 This is because aggregation phenomenon occurs in the direction of one surface 10a of the wafer 10.

그리고, 상기 필링 단계(S20)에서 관통 비아홀(12)을 완전히 통과한 잔류 필링금속은 웨이퍼(10)의 일면(10a) 표면 상에 분포된다.In addition, the remaining filling metal that has completely passed through the through via hole 12 in the filling step S20 is distributed on the surface 10a of the wafer 10.

이때, 상기 필링 단계(S20)에서 흡입력을 어느 정도로 제어하는가에 따라 관통 비아홀(12)에 필링된 필링금속(50)의 돌출된 높이가 달라질 수 있으며, 관통 비아홀(12)을 통해 일면(10a) 표면에 넘쳐 흐른 잔류 필링금속의 양 역시 달라질 수 있다.At this time, the protruding height of the peeling metal 50 filled in the through via hole 12 may vary according to how much the suction force is controlled in the filling step S20, and the one surface 10a through the through via hole 12. The amount of residual peeling metal overflowing the surface may also vary.

다음으로, 웨이퍼(10) 일면(10a)에 화학기계연마(CMP, Chemical Mechanical Polishing)를 수행하여 상기 필링 단계(S20)에 의해 웨이퍼(10) 일면(10a)이 표면에 노출된 필링금속을 식각하며, 관통 비아홀(12)에 대응되는 면적에 돌출부를 형성하는 표면처리 단계(S30)가 수행된다.Next, chemical mechanical polishing (CMP) is performed on one surface 10a of the wafer 10 to etch the peeling metal in which the one surface 10a of the wafer 10 is exposed on the surface by the peeling step (S20). In addition, a surface treatment step S30 of forming a protrusion in an area corresponding to the through via hole 12 is performed.

본 단계를 구체적으로 설명하면, 웨이퍼(10)의 일면(10a)에 화학기계연마(CMP)를 수행하여, 상기 일면(10a) 상에 노출된 필링금속을 식각하게 된다. 상기 화학기계연마는 화학 및 물리적인 식각을 함께 수행하는 방법이며, 이는 일반적으로 널리 사용되는 기술이므로 자세한 설명은 생략하도록 한다.In detail, the chemical mechanical polishing (CMP) is performed on one surface 10a of the wafer 10 to etch the peeling metal exposed on the surface 10a. The chemical mechanical polishing is a method of performing chemical and physical etching together, which is generally used, and thus, detailed description thereof will be omitted.

본 단계에서, 상기 화학기계연마를 정밀하게 제어하여 상기 노출된 필링금속의 식각 정도를 조절할 수 있다. 구체적으로, 웨이퍼(10)의 일면(10a) 상에 넘쳐 흐른 잔류 필링금속은 전부 식각되도록 하고, 관통 비아홀(12) 상에 필링된 필링금속(50)은 웨이퍼(10)의 일면(10a)보다는 돌출되도록 식각 정도를 조절하여야 한다.In this step, it is possible to precisely control the chemical mechanical polishing to adjust the etching degree of the exposed peeling metal. Specifically, the remaining peeling metal overflowing on one surface 10a of the wafer 10 is etched, and the filling metal 50 filled on the through via hole 12 is more than one surface 10a of the wafer 10. The degree of etching should be adjusted to protrude.

즉, 관통 비아홀(12)에만 웨이퍼(10) 일면(10a)보다 돌출된 부분을 형성하고, 관통 비아홀(12)을 제외한 부분의 잔류 필링금속은 모두 식각한다. 이와 같이 할 수 있는 이유는, 상기 필링 단계(S20)에서 제공된 흡입력에 의해 관통 비아홀(12) 상에 필링된 필링금속(50)이 관통 비아홀(12)을 제외한 부분에 넘쳐 흐른 잔류 필링금속보다 높이 형성되기 때문이다.That is, only a portion of the through via hole 12 protruding from the one surface 10a of the wafer 10 is formed, and all of the remaining peeling metal except for the through via hole 12 is etched. The reason for this may be that the filling metal 50 filled on the through via hole 12 by the suction force provided in the filling step S20 is higher than the remaining peeling metal flowing over the portion except the through via hole 12. Because it is formed.

다시 말해, 상기 화학기계연마는 최소한 잔류 필링금속을 모두 식각할 수 있을 정도 이상으로는 수행되어야 하며, 최대로 수행된다고 하여도 관통 비아홀(12) 상에 필링된 필링금속(50)이 웨이퍼(10)의 일면(10a)보다는 돌출되도록 수행되어야 하는 것이다.In other words, the chemical mechanical polishing should be performed at least enough to etch all of the remaining peeling metal, and the filling metal 50 filled on the through via hole 12 may be wafer 10 even if the maximum amount is performed. It is to be performed so as to protrude rather than one side (10a) of.

도 6에는 이와 같은 화학기계연마에 따라 관통 비아홀(12)상에 필링된 필링금속(50)이 식각되는 모습이 도시되며, 식각되는 부분(52)을 제외하여도 필링금속(50)에는 웨이퍼(10) 일면(10a) 방향의 돌출부가 형성됨을 알 수 있다.FIG. 6 illustrates a state in which the peeling metal 50 etched on the through via hole 12 is etched according to the chemical mechanical polishing. In addition, except for the portion 52 to be etched, the peeling metal 50 may include a wafer ( 10) It can be seen that the protrusion in the direction of one surface 10a is formed.

그리고, 상기 식각되는 부분(52)을 살펴보면 전체적으로 동일한 깊이만큼 식각되었음을 확인할 수 있으며, 이는 웨이퍼(10) 일면(10a) 전체에 걸쳐 동일한 수준의 화학기계연마를 수행하였기 때문이다. 즉, 상기 식각되는 부분(52)의 깊이는 관통 비아홀(12)을 제외한 부분의 잔류 필링금속의 높이와 최소한 동일하거나 그 이상이어야 잔류 필링금속을 모두 제거할 수 있다.In addition, looking at the portion 52 to be etched, it can be confirmed that the etching was performed by the same depth as a whole, because the same level of chemical mechanical polishing was performed on the entire surface 10a of the wafer 10. That is, the depth of the portion 52 to be etched must be at least the same as or higher than the height of the remaining peeling metal of the portion except the through via hole 12 to remove all of the remaining peeling metal.

이와 같은 표면처리 단계(S30)를 거쳐 관통 비아홀(12) 면적에 대응되는 부분에만 돌출부가 형성되고, 도 7에는 상기 표면처리 단계(S30)를 거친 웨이퍼(10)의 모습이 도시된다.A protrusion is formed only at a portion corresponding to the area of the through via hole 12 through the surface treatment step S30, and FIG. 7 shows the wafer 10 having undergone the surface treatment step S30.

도 7을 참조하면, 관통 비아홀(12)에는 필링금속(50)이 구비되며, 각 필링금속(50)에는 웨이퍼(10) 일면(10a) 방향의 돌출부가 형성된다. 또한, 상기와 같이, 돌출부는 관통 비아홀(12) 면적에 대응되는 부분에만 형성된다.Referring to FIG. 7, the through via hole 12 is provided with a peeling metal 50, and each of the filling metals 50 has a protrusion in a direction of one surface 10a of the wafer 10. In addition, as described above, the protrusion is formed only at a portion corresponding to the area of the through via hole 12.

이상 설명한 바와 같이, 상기 웨이퍼 안착 단계(S10)에서 상기 표면처리 단계(S30)를 거쳐, 웨이퍼(10)의 관통 비아홀(12)에는 돌출부가 형성된 필링금속(50)이 구비된다.As described above, the through via hole 12 of the wafer 10 is provided with a peeling metal 50 having protrusions through the surface treatment step S30 in the wafer seating step S10.

여기서, 상기 표면처리 단계(S30) 이후에는, 후술할 적층 단계(S60)가 바로 수행될 수도 있으나, 웨이퍼(10) 적층 시 신뢰성을 더욱 높이기 위해 실리콘 에칭 단계(S40) 또는 웨팅 단계(S50) 중 적어도 어느 하나 이상이 상기 표면처리 단계(S30) 및 적층 단계(S60) 사이에 더 수행될 수 있다. 이하에서는, 적층 단계(S60)를 설명하기 전 실리콘 에칭 단계(S40) 및 웨팅 단계(S50)에 대해 설명하도록 한다.Here, after the surface treatment step (S30), the lamination step (S60) to be described later may be performed immediately, during the silicon etching step (S40) or wetting step (S50) to further increase the reliability when the wafer 10 is stacked At least one or more may be further performed between the surface treatment step S30 and the lamination step S60. Hereinafter, the silicon etching step S40 and the wetting step S50 will be described before describing the lamination step S60.

상기한 바와 같이, 표면처리 단계(S30)에 의해 웨이퍼(10)의 관통 비아홀(12)에는 돌출부가 형성된 필링금속(50)이 구비되나, 이와 같은 돌출부는 관통 비아홀(12)의 면적에 대응되는 부분에만 형성하여야 하므로 화학기계연마를 통한 식각 과정을 거쳐 형성되었다.As described above, the through via hole 12 of the wafer 10 is provided with the filling metal 50 having the protrusion formed by the surface treatment step S30, but the protrusion corresponds to the area of the through via hole 12. It was formed through the etching process through chemical mechanical polishing because it must be formed only in the part.

따라서, 웨이퍼(10)를 타 웨이퍼에 적층할 경우, 상기 돌출부는 식각에 의해 충분한 높이를 가지지 못하여 각 웨이퍼 간의 간극을 충분히 확보하지 못할 가능성이 있다. 이와 같은 문제를 해결하기 위해, 상기 실리콘 에칭 단계(S40) 및 웨팅 단계(S50)를 더 수행할 필요가 있는 것이다.Therefore, when the wafer 10 is stacked on other wafers, the protrusions may not have a sufficient height by etching, and thus there is a possibility that the gap between the wafers may not be sufficiently secured. In order to solve this problem, it is necessary to perform the silicon etching step (S40) and the wetting step (S50) further.

먼저, 웨이퍼(10) 일면(10a)에 실리콘 에칭을 수행하는 실리콘 에칭 단계(S40)를 설명하도록 한다.First, a silicon etching step S40 of performing silicon etching on one surface 10a of the wafer 10 will be described.

본 단계에서는, 웨이퍼(10) 일면(10a)을 소정 높이 식각함으로써 상기 돌출부를 상대적으로 더욱 돌출시키는 효과를 얻을 수 있다. 이때, 상기 웨이퍼(10) 일면(10a)을 식각하는 방법으로는 실리콘 에칭이 수행되며, 이는 습식 식각(Dry Etching) 및 건식 식각(Wet Etching) 중 어느 하나일 수 있다.In this step, the surface 10a of the wafer 10 may be etched by a predetermined height to obtain an effect of relatively further protruding the protrusion. In this case, a method of etching the one surface 10a of the wafer 10 is performed by silicon etching, which may be one of dry etching and wet etching.

이 중 상기 습식 식각은 일반적으로 식각 용액에 웨이퍼(10)를 넣어 액체-고체(liquid-solid) 화학반응에 의해 식각이 이루어지게 하는 것을 말한다. 구체적으로, 실리콘에 반응 가능한 화학물질을 웨이퍼(10) 일면(10a)에 공급하여, 상기 일면(10a)에서 화학반응을 유도하고, 용해된 물질을 웨이퍼(10) 표면으로부터 제거시키는 과정을 거친다.Among these wet etching, the etching is generally performed by placing the wafer 10 in an etching solution by liquid-solid chemical reaction. Specifically, a chemical material capable of reacting with silicon is supplied to one surface 10a of the wafer 10 to induce a chemical reaction on the one surface 10a and remove the dissolved material from the surface of the wafer 10.

또한, 상기 건식 식각은 웨이퍼(10) 일면(10a)에 이온을 충돌시키고, 그 충격에 의한 물리적 식각을 수행하거나, 플라즈마(Plasma) 속에서 발생된 반응 물질들의 화학 작용에 의한 화학적 식각을 수행하는 것으로 이루어질 수 있다. 또는, 상기 물리, 화학적 식각을 동시에 수행할 수도 있다.In addition, the dry etching impinges ions on one surface 10a of the wafer 10, performs physical etching by the impact, or performs chemical etching by chemical reaction of reactants generated in plasma. It may consist of. Alternatively, the physical and chemical etching may be performed at the same time.

결과적으로, 이와 같은 실리콘 에칭 단계(S40)를 통해 웨이퍼(10) 일면(10a)의 실리콘은 소정 깊이 식각되어, 상기 돌출부가 상대적으로 웨이퍼(10)의 일면(10a)에 비해 더욱 돌출된다. 도 8 및 도 9에는 본 단계에 의해 일면(10a)에 식각이 일어난 웨이퍼(10)의 모습이 도시된다.As a result, through the silicon etching step S40, the silicon of the one surface 10a of the wafer 10 is etched to a predetermined depth, so that the protrusion is more protruded than the one surface 10a of the wafer 10. 8 and 9 illustrate a state in which the wafer 10 is etched on one surface 10a by this step.

도 8 및 도 9를 참조하면, 웨이퍼(10)의 일면(10a)에 실리콘 에칭을 수행함으로써, 웨이퍼(10)는 전체적으로 소정 높이(15) 낮아지게 되고, 관통 비아홀(12)의 필링금속(50)은 일면(10a) 외측에 더 노출된다. 도 7을 도 9와 비교하여 볼 때, 도 9의 돌출부가 더욱 돌출된 것을 확인할 수 있다.8 and 9, by performing silicon etching on one surface 10a of the wafer 10, the wafer 10 is lowered by a predetermined height 15 as a whole, and the filling metal 50 of the through via hole 12 is reduced. ) Is further exposed outside the one surface 10a. When comparing FIG. 7 with FIG. 9, it can be seen that the protrusion of FIG. 9 protrudes further.

다음으로, 웨이퍼(10) 일면(10a)을 용융된 필링금속에 노출시켜 돌출부를 성장시키는 웨팅 단계(S50)에 대해 설명하도록 한다.Next, the wetting step S50 of exposing the one surface 10a of the wafer 10 to the molten peeling metal to grow the protrusions will be described.

상기 실리콘 에칭 단계(S40)가 웨이퍼(10) 일면(10a)의 실리콘 부분을 식각하여 상기 돌출부를 상대적으로 돌출시킨 반면, 웨팅 단계(S50)에서는 상기 돌출부의 높이를 직접적으로 성장시키는 과정이 수행된다. 구체적으로, 웨이퍼(10)의 일면(10a)을 용융된 필링금속에 직접 노출시키는 과정을 거쳐, 상기 돌출부가 성장하게 된다.While the silicon etching step S40 etches the silicon portion of the one surface 10a of the wafer 10 to relatively protrude the protrusion, in the wetting step S50, a process of directly growing the height of the protrusion is performed. . Specifically, through the process of directly exposing the one surface (10a) of the wafer 10 to the molten peeling metal, the protrusion is grown.

이와 같이 될 수 있는 이유에 대해 설명하면, 상기 돌출부는 관통 비아홀(12)에 필링된 필링금속(50)의 일부이므로 상기 용융된 필링금속과 동일한 성분을 가진다. 따라서, 상기 돌출부가 젖음층(Wetting Layer) 역할을 하여 상기 용융된 필링금속이 표면 장력에 의해 흡착되고, 상기 돌출부가 성장하는 효과를 얻게 되는 것이다.The reason for this may be described. Since the protrusion is part of the peeling metal 50 filled in the through via hole 12, the protrusion has the same component as the molten peeling metal. Therefore, the protrusion serves as a wetting layer, so that the molten peeling metal is adsorbed by surface tension, and the protrusion grows.

그리고, 이와 같은 과정이 도 10 및 도 11에 도시되며, 본 실시예에서는 상기 실리콘 에칭 단계(S40)를 거친 웨이퍼(10)에 웨팅 단계(S50)를 더 거치는 것으로 설정하였다.And, this process is shown in Figures 10 and 11, in the present embodiment was set to further pass the wetting step (S50) to the wafer 10 passed through the silicon etching step (S40).

도 10을 참조하면, 상기 실리콘 에칭 단계(S40)를 거친 웨이퍼(10)의 일면(10a)을 용융된 필링금속(550)에 노출시키는 모습을 확인할 수 있으며, 이때 상기 필링 단계(S20)에서 사용된 관통 비아홀 필링장치(500)를 사용하였다. 본 실시예에서는 관통 비아홀 필링장치(500)를 재사용한 것으로 하였으나, 이는 하나의 실시예로서 기타의 장치를 이용해도 무방하다.Referring to FIG. 10, the surface 10a of the wafer 10 subjected to the silicon etching step S40 may be exposed to the molten peeling metal 550. In this case, the peeling step S20 may be used. Through via hole filling device 500 was used. In the present embodiment, the through-via hole filling device 500 is reused. However, as an embodiment, other devices may be used.

도 11을 참조하면, 웨팅 단계(S50)를 거친 웨이퍼(10)의 모습이 도시되며, 필링금속(50)의 돌출부가 더욱 성장한 것을 확인할 수 있다. 이와 같이, 실리콘 에칭 단계(S40) 및 웨팅 단계(S50)를 모두 수행할 경우, 상기 돌출부는 웨이퍼(10) 일면(10a)으로부터 최대의 높이를 형성할 수 있게 된다.Referring to FIG. 11, the state of the wafer 10 that has undergone the wetting step S50 is shown, and it can be seen that the protrusion of the filling metal 50 is further grown. As such, when both the silicon etching step S40 and the wetting step S50 are performed, the protrusion may form the maximum height from the one surface 10a of the wafer 10.

이상으로, 상기 모든 과정을 거쳐 돌출부가 형성된 필링금속(50)이 구비된 웨이퍼(10)가 제작되고, 다음 단계로서 돌출부를 타 웨이퍼 타면의 관통 비아홀에 필링된 필링금속에 접촉시켜 적층하는 적층 단계(S60)가 수행된다.As described above, the wafer 10 having the filling metal 50 having the protrusion formed through the above-described process is fabricated, and the laminating step of laminating the protrusion by contacting the peeling metal filled in the through via hole on the other surface of the other wafer is performed. S60 is performed.

도 12를 참조하면, 상기 웨이퍼(10)를 타 웨이퍼(110) 상에 적층시키는 모습이 도시된다. 구체적으로, 각 웨이퍼(10, 110)의 관통 비아홀을 서로 맞추어 위치시키고, 웨이퍼(10)의 돌출부를 타 웨이퍼(110) 타면(110b)의 필링금속(150)에 접촉시키는 과정을 거친다. 이때, 상기 웨이퍼(10) 및 타 웨이퍼(110)를 상호 열압착하여 고정시키는 것이 일반적이다.Referring to FIG. 12, the wafer 10 is stacked on another wafer 110. Specifically, the through via holes of each of the wafers 10 and 110 are aligned with each other, and the protrusion of the wafer 10 is in contact with the peeling metal 150 of the other surface 110b of the other wafer 110. At this time, it is common to fix the wafer 10 and the other wafer 110 by thermocompression bonding.

또한, 같은 방법을 거쳐 다수 층의 웨이퍼를 상, 하 방향으로 적층시켜 웨이퍼 적층 패키지를 얻을 수 있다.In addition, a wafer stack package can be obtained by stacking a plurality of wafers in the vertical direction through the same method.

한편, 적층 단계(S60) 이후에는 웨이퍼(10) 및 타 웨이퍼(110) 사이에 언더필을 도포하고, 큐어링을 수행하는 언더필 단계(S70)가 더 수행될 수 있으며, 이에 관해서는 도 13 및 도 14에 도시된다.Meanwhile, after the lamination step S60, an underfill step S70 for applying an underfill between the wafer 10 and the other wafer 110 and performing curing may be further performed. 14 is shown.

도 13을 참조하면, 웨이퍼(10) 및 타 웨이퍼(110) 사이에는 언더필(60)이 도포되어 더욱 안정적인 고정 상태를 형성한 것을 확인할 수 있다. 마찬가지로, 도 14를 참조하면, 웨이퍼 적층 패키지의 각 웨이퍼(10, 110, 210) 사이에는 각각 언더필(60)이 도포된다.Referring to FIG. 13, it can be seen that the underfill 60 is applied between the wafer 10 and the other wafer 110 to form a more stable fixed state. Similarly, referring to FIG. 14, an underfill 60 is applied between the wafers 10, 110, and 210 of the wafer stack package.

이상으로, 본 발명의 관통 비아홀에 돌출부가 형성된 필링금속이 필링된 웨이퍼 적층방법의 모든 단계를 설명하였다. 본 발명에 따르면, 별도의 전도층 또는 솔더를 형성할 필요가 없으므로, 전체 생산성을 보다 향상시킬 수 있다.
As described above, all the steps of the wafer stacking method in which the peeling metal with protrusions formed in the through via holes of the present invention are filled are described. According to the present invention, it is not necessary to form a separate conductive layer or solder, so that the overall productivity can be further improved.

이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.It will be apparent to those skilled in the art that the present invention can be embodied in other specific forms without departing from the spirit or scope of the invention as defined in the appended claims. It is obvious to them. Therefore, the above-described embodiments should be regarded as illustrative rather than restrictive, and thus, the present invention is not limited to the above description and may be modified within the scope of the appended claims and their equivalents.

10, 110, 210: 웨이퍼
10a, 110a: 일면
10b, 110b: 타면
12: 관통 비아홀
50: 필링금속
60: 언더필
500: 관통 비아홀 필링장치
510: 이동 테이블
515: 고정지그
520: 고정유닛
525: 흡입공간
530: 흡입유닛
540: 챔버
542: 가이드
545: 회전팬
550: 용융 필링금속10, 110, 210: wafer
10a, 110a: one side
10b, 110b: ride
12: through via hole
50: peeling metal
60: Underfill
500: through via hole filling device
510: moving table
515: fixed jig
520: fixed unit
525: suction space
530: suction unit
540: chamber
542: Guide
545: rotating fan
550: molten peeling metal

Claims (5)

용융된 필링금속이 구비된 관통 비아홀 필링장치에 관통 비아홀이 형성된 웨이퍼를 상기 웨이퍼의 타면이 상기 용융된 필링금속에 대향되도록 안착시키는 웨이퍼 안착 단계;
상기 웨이퍼의 일면 방향에서 흡입력을 제공하여 상기 관통 비아홀 내부에 용융된 필링금속을 필링하는 필링 단계;
상기 웨이퍼 일면에 화학기계연마(CMP)를 수행하여 상기 필링 단계에 의해 상기 웨이퍼 일면의 표면에 노출된 필링금속을 식각하며, 상기 관통 비아홀에 대응되는 면적에 돌출부를 형성하는 표면처리 단계; 및
상기 돌출부를 타 웨이퍼 타면의 관통 비아홀에 필링된 필링금속에 접촉시켜 적층하는 적층 단계;
를 포함하는 웨이퍼 적층방법.A wafer seating step of seating a wafer having a through via hole formed in the through via hole filling apparatus provided with molten peeling metal so that the other surface of the wafer faces the molten filling metal;
A peeling step of filling molten peeling metal in the through via hole by providing a suction force in a direction of one surface of the wafer;
A surface treatment step of performing a chemical mechanical polishing (CMP) on one surface of the wafer to etch the peeling metal exposed on the surface of one surface of the wafer by the peeling step, and forming a protrusion in an area corresponding to the through via hole; And
A lamination step of laminating the protrusions by contacting the peeling metal filled in the through via holes of the other wafer surface;
Wafer lamination method comprising a. 제1항에 있어서,
상기 표면처리 단계 및 상기 적층 단계 사이에는,
상기 웨이퍼의 일면에 실리콘 에칭을 수행하는 실리콘 에칭 단계를 더 포함하는 웨이퍼 적층방법.The method of claim 1,
Between the surface treatment step and the lamination step,
Wafer deposition method further comprising a silicon etching step of performing a silicon etching on one surface of the wafer. 제1항에 있어서,
상기 표면처리 단계 및 상기 적층 단계 사이에는,
상기 웨이퍼의 일면을 용융된 필링금속에 노출시켜 상기 돌출부를 성장시키는 웨팅 단계를 더 포함하는 웨이퍼 적층방법.The method of claim 1,
Between the surface treatment step and the lamination step,
And a wetting step of growing the protrusion by exposing one surface of the wafer to a molten peeling metal. 제1항에 있어서,
상기 적층 단계는,
상기 웨이퍼 및 상기 타 웨이퍼를 열압착하는 것으로 하는 웨이퍼 적층방법.The method of claim 1,
The lamination step,
A wafer lamination method, wherein the wafer and the other wafer are thermocompressed. 제1항에 있어서,
상기 적층 단계 이후에는,
상기 웨이퍼 및 상기 타 웨이퍼 사이에 언더필을 도포하고, 큐어링을 수행하는 언더필 단계를 더 포함하는 웨이퍼 적층방법.The method of claim 1,
After the lamination step,
And an underfill step of applying an underfill between the wafer and the other wafer, and performing curing.
KR1020100087845A 2010-09-08 2010-09-08 Stacking method of wafer using filling-metal projected out of the through via hole KR101122039B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100087845A KR101122039B1 (en) 2010-09-08 2010-09-08 Stacking method of wafer using filling-metal projected out of the through via hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100087845A KR101122039B1 (en) 2010-09-08 2010-09-08 Stacking method of wafer using filling-metal projected out of the through via hole

Publications (1)

Publication Number Publication Date
KR101122039B1 true KR101122039B1 (en) 2012-03-12

Family

ID=46141685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100087845A KR101122039B1 (en) 2010-09-08 2010-09-08 Stacking method of wafer using filling-metal projected out of the through via hole

Country Status (1)

Country Link
KR (1) KR101122039B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166819A (en) * 2018-07-27 2019-01-08 北京工业大学 A kind of device for molten solder filling silicon through holes
CN109166818A (en) * 2018-07-27 2019-01-08 北京工业大学 A method of for molten solder filling silicon through holes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040058472A1 (en) 2002-09-25 2004-03-25 Shim Jong Bo Area array semiconductor package and 3-dimensional stack thereof
KR20090069956A (en) * 2007-12-26 2009-07-01 주식회사 에이디피엔지니어링 Appratus for supplying molten solder to template for forming solder bump
KR20100110643A (en) * 2009-04-03 2010-10-13 한국생산기술연구원 Through via hole filling apparatus and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040058472A1 (en) 2002-09-25 2004-03-25 Shim Jong Bo Area array semiconductor package and 3-dimensional stack thereof
KR20090069956A (en) * 2007-12-26 2009-07-01 주식회사 에이디피엔지니어링 Appratus for supplying molten solder to template for forming solder bump
KR20100110643A (en) * 2009-04-03 2010-10-13 한국생산기술연구원 Through via hole filling apparatus and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166819A (en) * 2018-07-27 2019-01-08 北京工业大学 A kind of device for molten solder filling silicon through holes
CN109166818A (en) * 2018-07-27 2019-01-08 北京工业大学 A method of for molten solder filling silicon through holes

Similar Documents

Publication Publication Date Title
US9368474B2 (en) Manufacturing method for semiconductor device
KR101500038B1 (en) Sawing underfill in packaging processes
KR101824342B1 (en) Semiconductor device package assembly and method for forming the same
US8193644B2 (en) Pop precursor with interposer for top package bond pad pitch compensation
KR102011175B1 (en) Methods for flip chip stacking
US9754924B2 (en) Fan-out pop stacking process
TWI614848B (en) Electronic package and method of manufacture thereof
TW201426963A (en) Wafer stacking structure and method of manufacturing the same
KR102600106B1 (en) Method of manufacturing semiconductor packages
TWI600133B (en) Semiconductor device and fabrication method thereof
US20140051212A1 (en) Method of fabricating a package substrate
US20100029047A1 (en) Method of fabricating printed circuit board having semiconductor components embedded therein
KR101122039B1 (en) Stacking method of wafer using filling-metal projected out of the through via hole
CN113892173A (en) Fine-pitch metal bump and reinforcing structure of semiconductor packaging substrate
KR20140023055A (en) Semiconductor device and method for forming using the same
TWI598969B (en) Integrated circuit packaging system with substrate and method of manufacture thereof
US20140127864A1 (en) Method of fabricating a semiconductor package
KR101075645B1 (en) Method for manufacturing embedded circuit board
KR20200026344A (en) Semiconductor package
US20150287671A1 (en) Package structure and method for fabricating the same
JP5377403B2 (en) Semiconductor device and circuit board manufacturing method
JP2006173234A (en) Semiconductor device and its manufacturing method
JP2006286782A (en) Wiring board, semiconductor device, and manufacturing method thereof
KR20130084893A (en) Multi-chip package and method of manufacturing the same
KR101272627B1 (en) Semiconductor package substrate and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 19