KR101118040B1 - Led package and manufacturing method of the same - Google Patents
Led package and manufacturing method of the same Download PDFInfo
- Publication number
- KR101118040B1 KR101118040B1 KR1020100023923A KR20100023923A KR101118040B1 KR 101118040 B1 KR101118040 B1 KR 101118040B1 KR 1020100023923 A KR1020100023923 A KR 1020100023923A KR 20100023923 A KR20100023923 A KR 20100023923A KR 101118040 B1 KR101118040 B1 KR 101118040B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- layer
- led
- insulating layer
- paste
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000059 patterning Methods 0.000 claims abstract description 29
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 16
- 239000010980 sapphire Substances 0.000 claims abstract description 16
- 239000000919 ceramic Substances 0.000 claims abstract description 15
- 239000000945 filler Substances 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 229920005989 resin Polymers 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 14
- 239000002904 solvent Substances 0.000 claims description 9
- 239000002270 dispersing agent Substances 0.000 claims description 7
- 239000000654 additive Substances 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 230000000996 additive effect Effects 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims 2
- 239000000463 material Substances 0.000 abstract description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 6
- 239000012212 insulator Substances 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 230000005611 electricity Effects 0.000 abstract description 2
- 238000005245 sintering Methods 0.000 abstract description 2
- 230000003068 static effect Effects 0.000 abstract description 2
- 238000001723 curing Methods 0.000 description 9
- MTHSVFCYNBDYFN-UHFFFAOYSA-N diethylene glycol Chemical compound OCCOCCO MTHSVFCYNBDYFN-UHFFFAOYSA-N 0.000 description 7
- 239000000843 powder Substances 0.000 description 6
- YEJRWHAVMIAJKC-UHFFFAOYSA-N 4-Butyrolactone Chemical compound O=C1CCCO1 YEJRWHAVMIAJKC-UHFFFAOYSA-N 0.000 description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- ZHNUHDYFZUAESO-UHFFFAOYSA-N Formamide Chemical compound NC=O ZHNUHDYFZUAESO-UHFFFAOYSA-N 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- WUOACPNHFRMFPN-SECBINFHSA-N (S)-(-)-alpha-terpineol Chemical compound CC1=CC[C@@H](C(C)(C)O)CC1 WUOACPNHFRMFPN-SECBINFHSA-N 0.000 description 2
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 2
- OVKDFILSBMEKLT-UHFFFAOYSA-N alpha-Terpineol Natural products CC(=C)C1(O)CCC(C)=CC1 OVKDFILSBMEKLT-UHFFFAOYSA-N 0.000 description 2
- 229940088601 alpha-terpineol Drugs 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000000412 dendrimer Substances 0.000 description 2
- 229920000736 dendritic polymer Polymers 0.000 description 2
- 238000001879 gelation Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000333 poly(propyleneimine) Polymers 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- HRQDDZWMEGEOOO-UHFFFAOYSA-N 2-trimethylsilylpropanoic acid Chemical compound OC(=O)C(C)[Si](C)(C)C HRQDDZWMEGEOOO-UHFFFAOYSA-N 0.000 description 1
- HJJSDJHRTMFJLP-UHFFFAOYSA-N 4-trimethylsilylbut-3-yn-2-ol Chemical compound CC(O)C#C[Si](C)(C)C HJJSDJHRTMFJLP-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910015999 BaAl Inorganic materials 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003945 anionic surfactant Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 239000003093 cationic surfactant Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000004643 cyanate ester Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000013035 low temperature curing Methods 0.000 description 1
- JIHUZDFFYVRXKP-UHFFFAOYSA-N methyl 2-trimethylsilylacetate Chemical compound COC(=O)C[Si](C)(C)C JIHUZDFFYVRXKP-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002736 nonionic surfactant Substances 0.000 description 1
- -1 octyl alcohols Chemical class 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- HYWCXWRMUZYRPH-UHFFFAOYSA-N trimethyl(prop-2-enyl)silane Chemical compound C[Si](C)(C)CC=C HYWCXWRMUZYRPH-UHFFFAOYSA-N 0.000 description 1
- 125000000026 trimethylsilyl group Chemical group [H]C([H])([H])[Si]([*])(C([H])([H])[H])C([H])([H])[H] 0.000 description 1
- NTJPIRDYMVYFNP-UHFFFAOYSA-M trimethylsilylmethanesulfonate Chemical compound C[Si](C)(C)CS([O-])(=O)=O NTJPIRDYMVYFNP-UHFFFAOYSA-M 0.000 description 1
- 229920006305 unsaturated polyester Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은, LED 패터닝층상에 형성된 제 1도전층; 상기 LED 패터닝층상에 상기 제 1도전층을 매립하도록 형성된 절연층; 상기 절연층 외면에 형성된 제 2도전층; 및 상기 제 1도전층과 제 2도전층을 전기적으로 연결하도록 상기 절연층 내부에 형성된 제 3도전층을 포함하되, 상기 절연층은 Si, Al, AIN, Al2O3, LTCC (Low Temperature Cofired Ceramics)중 적어도 하나를 함유하는 필러 (filler)를 포함하는 것을 특징으로 하는 LED 패키지 및 그 제조방법에 관한 것이다. 이에 의해, 사파이어 웨이퍼 위에 형성된 LED PTN 위에 페이스트 혹은 잉크 형태의 절연체(Insulator)와 도체(Conductor)를 사용하여 인쇄(Printing) 또는 코팅(Coating) 방식으로 기판을 형성함으로써, 기판과 LED 사이에 공극이 없어 접착력을 강화시킬 수 있다. 또한, 절연체는 세라믹 성분을 함유하고 있으나 저온 경화 타입이기 때문에 세라믹의 소결시 발생하는 수축 현상에 따른 웨이퍼의 손상을 최소화할 수 있으며, 기존의 웨이퍼 대 웨이퍼 본딩 공정에서 문제시되는 기판의 Co-planarity 문제도 점성을 가진 페이스트 혹은 잉크 인쇄방식이기 때문에 해결 가능하다.
또한, 제조 방법에 있어서도 기존의 기판 제작 공정 및 기판 접착 대신 인쇄 공법을 적용하여 구현하기 때문에 다수의 공정 삭제가 가능하고, 그에 따라 재료 및 공정 비용/제작 기간을 감소할 수 있으며, 절연체에 함유된 형광체 또는 ESD 보호재료에 의해 광효율성 향상 또는 정전기 보호 효과가 있다.The present invention, the first conductive layer formed on the LED patterning layer; An insulating layer formed to bury the first conductive layer on the LED patterning layer; A second conductive layer formed on an outer surface of the insulating layer; And a third conductive layer formed inside the insulating layer to electrically connect the first conductive layer and the second conductive layer, wherein the insulating layer is formed of Si, Al, AIN, Al 2 O 3, or Low Temperature Cofired Ceramics (LTCC). The present invention relates to an LED package and a method for manufacturing the same, comprising a filler containing at least one. As a result, a substrate is formed on the LED PTN formed on the sapphire wafer by printing or coating using an insulator and a conductor in the form of a paste or ink, thereby forming voids between the substrate and the LED. There is no adhesion can be strengthened. In addition, since the insulator contains a ceramic component, but it is a low-temperature hardening type, it is possible to minimize the damage of the wafer due to the shrinkage phenomenon that occurs during the sintering of the ceramic, and the co-planarity problem of the substrate which is a problem in the conventional wafer-to-wafer bonding process. It is also possible to solve the problem because it is a paste or ink printing method having viscosity.
In addition, the manufacturing method is implemented by applying a printing method instead of the existing substrate manufacturing process and substrate bonding, it is possible to eliminate a number of processes, thereby reducing the material and process cost / production period, Phosphor or ESD protection material improves light efficiency or protects against static electricity.
Description
본 발명은 LED 패키지 및 그 제조 방법에 관한 것이다. 더욱 상세하게는, LED 칩과 절연층 사이에 공극이 없어 접착 성능이 향상된 LED 패키지 및 그 제조방법에 관한 것이다.The present invention relates to an LED package and a method of manufacturing the same. More particularly, the present invention relates to an LED package and a method of manufacturing the same, which have no voids between the LED chip and the insulating layer, thereby improving adhesion performance.
발광 다이오드(diode)는 순방향으로 전압을 가했을 때 발광하는 반도체 소자이다. LED (Light Emitting Diode, 엘이디) 라고도 불린다. 발광 원리는 전계 발광 효과를 이용하고 있다. 또한, 수명도 백열전구보다 상당히 길다. 발광색은 사용되는 재료에 따라서 다르며 자외선 영역에서 가시광선, 적외선 영역까지 발광하는 것을 제조할 수 있다. 일리노이 대학의 닉 호로니악이 1962년에 최초로 개발하였다. 또한, 오늘날까지 여러 가지 용도로 사용되었으며 향후 형광등이나 전구를 대체할 광원으로 기대되고 있다.A light emitting diode is a semiconductor device that emits light when a voltage is applied in the forward direction. Also called LED (Light Emitting Diode). The luminous principle utilizes the electroluminescent effect. In addition, the service life is considerably longer than incandescent bulbs. The emission color varies depending on the material used, and it can be produced to emit light from the ultraviolet region to the visible and infrared region. It was first developed in 1962 by Nick Horoniak of the University of Illinois. In addition, it has been used for various purposes to this day and is expected to be a light source to replace a fluorescent lamp or a bulb in the future.
이러한 LED 칩도 일반적인 반도체 칩과 마찬가지로 PCB 기판에 장착하기 위해서는 패키징 되어야 한다. LED PKG가 소형, 박형화됨에 따라 기존의 WL (wafer level)에서 CS (chip scale)로 변경하여 재료비와 공정비/투자비를 절감하려는 움직임이 있다. 이에 따라 기존의 리드 프레임 (Lead Frame)과 LED 칩 (chip)을 W/B (와이어 본딩), D/B (다이 본딩)으로 연결하여 PKG하던 것과 다르게 Si 기판(혹은 AlN기판 혹은 LTCC 기판 등)을 사용하여 웨이퍼 대 웨이퍼 본딩 (wafer to wafer bonding)으로 PKG 형태를 변경하여 공정 단계를 줄이고, 웨이퍼당 PKG 취개수를 증대시키는 방법이 제안되었다.These LED chips must be packaged in order to be mounted on a PCB board like a general semiconductor chip. As LED PKG becomes smaller and thinner, there is a movement to reduce material cost, process cost and investment cost by changing from wafer level (WL) to chip scale (CS). As a result, Si boards (or AlN boards or LTCC boards, etc.) are different from PKG by connecting the lead frame and LED chip with W / B (wire bonding) and D / B (die bonding). A method of reducing the process step by changing the PKG shape to wafer to wafer bonding using the method has been proposed.
도 1은 종래의 웨이퍼 대 웨이퍼 본딩방법에 따른 LED 패키지의 단면도이다. 도 1을 참조하면, 종래의 웨이퍼 대 웨이퍼 본딩방법에 따른 LED 패키지는 사파이어 기판 (100), 사파이어 기판 (100) 상에 성장시켜 형성된 LED 패터닝층 (110), LED 패터닝층상에 형성된 도전체층 (120) (이하 제 1도전층이라 지칭함), 절연층 (130), 절연층 (130) 상에 형성되며, 제 1도전층 (120)과 접촉된 도전체층 (140)(이하 제 2도전층이라 지칭함), 절연층 (130) 내부를 관통하며, 제 1도전층 (120)과 제 2도전층 (140)을 전기적으로 연결하는 도전체층 (150)(이하 제 3도전층이라 지칭함)으로 구성된다. 그러나 이러한 종래의 LED 패키지는 웨이퍼 대 웨이퍼의 본딩시 제 1도전층 (120)과 제 2도전층 (140)이 접촉되므로, LED 칩과 절연층간에 공간이 생기게 된다. 이러한 두 개체 사이의 공간 (공극)은 접착 강도를 약화시키는 단점이 있다.1 is a cross-sectional view of an LED package according to a conventional wafer-to-wafer bonding method. Referring to FIG. 1, an LED package according to a conventional wafer-to-wafer bonding method may include a
도 2는 종래의 웨이퍼 대 웨이퍼 본딩방법에 따른 LED 패키지의 제조 공정을 나타내는 공정도이다. 도 2를 참조하면, 우선 절연기판 (절연층)(130)을 준비한다. 여기서 절연기판 (130)은 Si 또는 AIN 또는 Al2O3 기판일 수도 있다. 이후, 중간에 비아홀 (160)을 형성하고 이 비아홀 (160)을 도금하여 제 3도전층 (150)을 형성한다. 그리고 절연층 (130)과 제 3도전층 (150) 상에 제 2도전층 (140)을 형성한 후, 사파이어 기판상 (100)에 순차로 형성된 LED 패터닝층 (110) 및 제 1도전층 (120)으로 구성된 LED 칩과 웨이퍼 대 웨이퍼 본딩을 실시한다. 그러나 이와 같이 구성된 종래의 LED PKG 및 그 제작 방법에 의하면 Si 기판은 다른 기판들에 비해 평탄도는 우수하지만 기판제작시 공정소요시간이 길고, 재료비율이 늘어나게 된다. 또한, AlN이나 LTCC 등의 세라믹 기판은 Si 기판에 비해 재료비율은 낮지만, 상대적으로 공정비율이 높고, 평탄도가 좋지 않다. 그리고 전술한 바와 같이 두 개체 사이의 공극이 생기는 문제점이 있었다. 따라서, 공정 소요 시간이 짧으면서도, 평탄도를 높이며 접착력이 향상된 LED 패키지 및 그 제조방법이 필요하다.2 is a process diagram illustrating a manufacturing process of an LED package according to a conventional wafer-to-wafer bonding method. Referring to FIG. 2, first, an insulating substrate (insulating layer) 130 is prepared. The
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 공정시간을 단축하고, 평탄도 (또는 본딩 균일성)을 높이며, 절연층 (절연 기판)과 LED 칩간의 접착력이 향상된 LED 패키지 및 그 제조방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to shorten the process time, increase flatness (or bonding uniformity), and improve adhesion between the insulating layer (insulating substrate) and the LED chip. An LED package and a method of manufacturing the same are provided.
본 발명에 따라 상술한 과제를 해결하기 위한 LED 패키지는, LED 패터닝층상에 형성된 제 1도전층; 상기 LED 패터닝층상에 상기 제 1도전층을 매립하도록 형성된 절연층; 상기 절연층 외면에 형성된 제 2도전층; 및 상기 제 1도전층과 제 2도전층을 전기적으로 연결하도록 상기 절연층 내부에 형성된 제 3도전층을 포함하되, 상기 절연층은 Si, Al, AIN, Al2O3, LTCC (Low Temperature Cofired Ceramics)중 적어도 하나를 함유하는 필러 (filler)를 포함하는 것을 특징으로 하여, 평탄도 및 접착력이 향상된 LED 패키지를 제공한다.According to the present invention, an LED package for solving the above-mentioned problems, the first conductive layer formed on the LED patterning layer; An insulating layer formed to bury the first conductive layer on the LED patterning layer; A second conductive layer formed on an outer surface of the insulating layer; And a third conductive layer formed inside the insulating layer to electrically connect the first conductive layer and the second conductive layer, wherein the insulating layer is formed of Si, Al, AIN, Al 2 O 3, or Low Temperature Cofired Ceramics (LTCC). It characterized by including a filler (filler) containing at least one, to provide an LED package with improved flatness and adhesion.
여기서, 상기 절연층은, 수지, 분산제, 및 첨가제를 더 포함할 수 있다.Here, the insulating layer may further include a resin, a dispersant, and an additive.
본 발명에 따라 상술한 과제를 해결하기 위한 LED 패키지 제조 방법은, (a) 사파이어 기판상에 LED 패터닝층을 형성하는 단계; (b) 상기 LED 패터닝층상에 제 1도전층을 형성하는 단계; (c) 상기 LED 패터닝층 및 제 1도전층상에 절연층 또는 제 3도전층을 페이스트 또는 잉크를 이용하는 인쇄기법에 의해 형성하여 제 1도전층을 매립하는 단계; (d) 상기 제 3도전층상에 상기 제 1도전층과 전기적으로 연결되도록 제 2도전층을 형성하는 단계; 및 (e) 상기 사파이어 기판을 제거하는 단계를 포함하되, 상기 절연층은 Si, Al, AIN, Al2O3, LTCC (Low Temperature Cofired Ceramics)중 적어도 하나가 함유된 필러 (filler)를 포함하는 페이스트 또는 잉크를 인쇄하여 형성하는 것을 특징으로 한다.According to the present invention, a method for manufacturing an LED package for solving the above-mentioned problems includes: (a) forming an LED patterning layer on a sapphire substrate; (b) forming a first conductive layer on the LED patterning layer; (c) filling the first conductive layer by forming an insulating layer or a third conductive layer on the LED patterning layer and the first conductive layer by a printing method using a paste or ink; (d) forming a second conductive layer on the third conductive layer to be electrically connected to the first conductive layer; And (e) removing the sapphire substrate, wherein the insulating layer includes a filler containing at least one of Si, Al, AIN, Al 2 O 3, and Low Temperature Cofired Ceramics (LTCC). It characterized in that the printing to form.
여기서, 상기 (c) 단계는, 상기 LED 패터닝층 및 제 1도전층상에 페이스트 또는 잉크 형태의 절연재료 및 도전재료를 순차 또는 교차로 인쇄하고 경화시켜 절연층 및 제 3도전층을 형성함으로써 상기 제 1도전층을 매립하는 단계일 수도 있다.In the step (c), the first insulating layer and the third conductive layer are formed by sequentially printing or curing the insulating material and the conductive material in the form of paste or ink on the LED patterning layer and the first conductive layer, and then curing them. It may be a step of filling the conductive layer.
또한, 상기 (c) 단계는, 상기 LED 패터닝층 및 제 1도전층상에 페이스트 또는 잉크 형태의 절연재료를 인쇄하고 경화시켜 절연층을 형성한 후, 상기 절연층의 내부를 도금하여 제 3도전층을 형성함으로써 상기 제 1도전층을 매립하는 단계일 수도 있다.In addition, in the step (c), after the insulating material in the form of a paste or ink is printed and cured on the LED patterning layer and the first conductive layer to form an insulating layer, the inside of the insulating layer is plated to form a third conductive layer. It may be a step of filling the first conductive layer by forming a.
그리고 상기 (c) 단계는, 상기 제 1도전층상에 제 3도전층을 도금한 후, 상기 LED 패터닝층 및 제 1도전층상에 페이스트 또는 잉크 형태의 절연재료를 인쇄하고 경화시켜 절연층을 형성함으로써 상기 제 1도전층을 매립하는 단계일 수도 있다.In the step (c), after the third conductive layer is plated on the first conductive layer, an insulating layer in the form of a paste or ink is printed and cured on the LED patterning layer and the first conductive layer to form an insulating layer. It may be a step of filling the first conductive layer.
또한, 상기 (d) 단계는, 페이스트 또는 잉크 형태의 도전재료를 인쇄하여 제 2도전층을 형성하는 단계일 수 있으며, 상기 (e) 단계는, 레이저 리프트 오프 (Laser Lift off) 공정에 의해 사파이어 기판을 제거하는 단계일 수 있다.In addition, the step (d) may be a step of forming a second conductive layer by printing a conductive material in the form of a paste or ink, the step (e) may be a sapphire by a laser lift off process It may be a step of removing the substrate.
특히, 상기 절연재료의 페이스트 또는 잉크는, 수지, 용매 (Solvent), 분산제, 및 첨가제를 더 포함하며, 상기 용매는 경화 후 휘발되는 것을 특징으로 한다.
In particular, the paste or ink of the insulating material further includes a resin, a solvent, a dispersant, and an additive, wherein the solvent is volatilized after curing.
본 발명에 의해, 사파이어 웨이퍼 위에 형성된 LED PTN 위에 페이스트 혹은 잉크 형태의 절연체(Insulator)와 도체(Conductor)를 사용하여 인쇄(Printing) 또는 코팅(Coating) 방식으로 기판을 형성함으로써, 기판과 LED 사이에 공극이 없어 접착력을 강화시킬 수 있다.According to the present invention, a substrate is formed on a LED PTN formed on a sapphire wafer by printing or coating by using an insulator and a conductor in the form of a paste or ink, thereby forming a substrate between the LED and the LED. The absence of voids enhances adhesion.
또한, 절연체는 세라믹 성분을 함유하고 있으나 저온 경화 타입이기 때문에 세라믹의 소결시 발생하는 수축 현상에 따른 웨이퍼의 손상을 최소화할 수 있으며, 기존의 웨이퍼 대 웨이퍼 본딩 공정에서 문제시되는 기판의 Co-planarity 문제도 점성을 가진 페이스트 혹은 잉크 인쇄방식이기 때문에 해결 가능하다.In addition, since the insulator contains a ceramic component, but it is a low-temperature hardening type, it is possible to minimize the damage of the wafer due to the shrinkage phenomenon that occurs during the sintering of the ceramic, and the co-planarity problem of the substrate which is a problem in the conventional wafer-to-wafer bonding process. It is also possible to solve the problem because it is a paste or ink printing method having viscosity.
또한, 제조 방법에 있어서도 기존의 기판 제작 공정 및 기판 접착 대신 인쇄 공법을 적용하여 구현하기 때문에 다수의 공정 삭제가 가능하고, 그에 따라 재료 및 공정 비용/제작 기간을 감소할 수 있으며, 절연체에 함유된 형광체 또는 ESD 보호재료에 의해 광효율성 향상 또는 정전기 보호 효과가 있다.In addition, the manufacturing method is implemented by applying a printing method instead of the existing substrate manufacturing process and substrate bonding, it is possible to eliminate a number of processes, thereby reducing the material and process cost / production period, Phosphor or ESD protection material improves light efficiency or protects against static electricity.
도 1은 종래의 웨이퍼 대 웨이퍼 본딩방법에 따른 LED 패키지의 단면도
도 2는 종래의 웨이퍼 대 웨이퍼 본딩방법에 따른 LED 패키지의 제조 공정을 나타내는 공정도
도 3은 본 발명의 일 실시형태에 따른 LED 패키지의 단면도
도 4는 본 발명의 일 실시형태에 따른 LED 패키지의 제조공정을 나타내는 공정도1 is a cross-sectional view of an LED package according to a conventional wafer-to-wafer bonding method
2 is a process chart showing a manufacturing process of the LED package according to the conventional wafer-to-wafer bonding method
3 is a cross-sectional view of an LED package according to an embodiment of the present invention.
4 is a process chart showing a manufacturing process of the LED package according to an embodiment of the present invention.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 LED 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, with reference to the accompanying drawings will be described in detail a LED package and a method of manufacturing the same according to a preferred embodiment. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다. In addition, the size of each component in the drawings may be exaggerated for the sake of explanation and does not mean a size actually applied.
도 3은 본 발명의 일 실시형태에 따른 LED 패키지의 단면도를 나타낸다. 도 3을 참조하면, 본 발명의 일 실시형태에 따른 LED 패키지는 사파이어 기판 (100), LED 패터닝층 (110), 제 1도전층 (120), 절연층 (130), 제 2도전층 (140), 제 3도전층 (150)을 포함한다. 더욱 상세하게는, 사파이어 기판 (100) 아래에 순차로 형성된 LED 패터닝층 (110) 및 제 1도전층 (120)으로 구성된 LED칩이 존재한다. 그리고 LED 패터닝층 (110) 아래에 제 1도전층 (120)을 매립하도록 절연층 (130)이 형성되고, 절연층 (130) 외면에 제 2도전층 (140)이 형성되고, 절연층 (130) 내부에 제 1도전층 (120)과 제 2도전층 (140)을 전기적으로 연결하도록 제 3도전층 (150)이 형성되어 있다. 이와 같이, 제 1도전층 (120)이 절연층 (130) 내부에 매립되어 있기 때문에, 종래의 LED 패키지와 같은 공극이 생기지 않는다. 따라서, LED칩과 절연층 (130)과의 접착력이 향상되어 신뢰성이 개선된다. 이하 이러한 LED 패키지 구조를 제조하는 공정을 상세히 설명한다.3 shows a cross-sectional view of an LED package according to one embodiment of the invention. Referring to FIG. 3, an LED package according to an embodiment of the present invention may include a
도 4는 본 발명의 일 실시형태에 따른 LED 패키지의 제조공정을 나타내는 공정도이다. 본 도면에서는, LED 패키지가 PCB 에 부착될 부분을 아래 방향으로 하여 완성되는 과정을 설명한 것이며, 실질적으로는 LED 칩을 위로하여 인쇄 및 기타 공정이 진행되는 것으로 이해해야 한다. 도 4를 참조하면, 사파이어 기판 (100) 상에 LED 패터닝층 (110) 및 제 1도전층 (120)이 순차로 형성된 LED 칩을 준비한다 (S1). 그 다음, LED 패터닝층 (110) 및 제 1도전층 (120) 상에 절연층 (130) 및/또는 제 3도전층 (150)을 페이스트 또는 잉크 인쇄기법에 의해 형성하여 제 1도전층 (120)을 매립시킨다 (S2 및 S3). 4 is a process chart showing a manufacturing process of the LED package according to the embodiment of the present invention. In this figure, it describes the process of completing the LED package to be attached to the PCB to the downward direction, it should be understood that the printing and other processes proceed substantially to the LED chip up. Referring to FIG. 4, an LED chip in which the
더욱 상세하게는, 본 단계에서의 인쇄 공정 진행 순서는 형성되어야 할 기판의 두께, 크기, 도면에 따라 그 순서나 횟수 등의 인쇄방법이 다양하게 구현 가능하다.More specifically, the printing process proceeding order in this step may be implemented in various ways, such as the thickness and size of the substrate to be formed, the order or number of times according to the drawings.
예를 들어, 페이스트 또는 잉크 형태의 절연재료를 인쇄한 후 페이스트 또는 잉크 형태의 도전재료를 인쇄하여 절연층 (130) 및 제 3도전층 (150)을 형성하거나 (좌측 S2 후 S3), 페이스트 또는 잉크 형태의 도전재료를 인쇄 후 페이스트 또는 잉크 형태의 절연재료를 인쇄하여 제 3도전층 (150) 및 절연층 (130)을 형성 (우측 S2 후 S3) 하는 바와 같이 절연층 (130)과 제 3도전층 (150)을 순차로 인쇄할 수 있다. 또한, 페이스트 또는 잉크 형태의 도전재료 및 절연재료를 교차로 동시에 인쇄하여 절연층 (130)과 제 3도전층 (150)을 형성할 수도 있다 (이 경우, S1 단계에서 직접 S3단계로 진행). For example, the insulating material in the form of a paste or ink is printed and then the conductive material in the form of a paste or ink is printed to form the insulating
또한, 절연층 (130)은 인쇄기법으로 형성하고, 제 3도전층 (150)은 도금 방식을 이용하여 형성할 수도 있다. 예를 들어, 먼저, LED 패터닝층 (110) 및 제 1도전층 (120) 상에 페이스트 또는 잉크 형태의 절연재료를 인쇄하고 경화시켜 절연층 (130)을 형성한 후 (좌측 S2), 절연층 (130)의 내부를 도금하여 제 3도전층 (150)을 형성한다 (S3). 또는, 제 1도전층 (120) 상에 제 3도전층 (150)을 도금한 후 (우측 S2), LED 패터닝층 (110) 및 제 1도전층 (120) 상에 페이스트 또는 잉크 형태의 절연재료를 인쇄하고 경화시켜 절연층 (130)을 형성한다 (S3). In addition, the insulating
여기서, 절연층은 잉크 또는 페이스트 상태에서는 필러 (filler), 수지, 용매 (Solvent), 분산제, 및 첨가제로 구성되며, 경화 이후에는 용매가 휘발되며, 일부 수지에 대해서는 변형이 생길 수 있다.Here, the insulating layer is composed of a filler (filler), a resin, a solvent (Solvent), a dispersant, and an additive in the ink or paste state, the solvent is volatilized after curing, and deformation may occur for some resins.
특히, 필러는 Si, Al, AIN, Al2O3, LTCC (Low Temperature Cofired Ceramics)중 적어도 하나를 함유한다. 또한, 필러는 상기 성분 이외에 BN, Si3N4, SiC(SiC-BeO), BeO, CeO 등의 세라믹 (Ceramic) 계열과 C (다이아몬드, CNT)의 성분, 형광체 성분이 함유된 페이스트 형태의 재질로 구성될 수 있다. 또한, 제 3도전층은 Ag, Cu, Ti, Ni, Au, Pd, Pt, Cr 등의 금속 성분이 함유된 페이스트 혹은 잉크 형태의 재질로 구성될 수 있으며, Ni/Au 또는 Ni/Pd/Au의 도금 공정을 통해 완성되는 것이 바람직하다. In particular, the filler contains at least one of Si, Al, AIN, Al 2 O 3 , Low Temperature Cofired Ceramics (LTCC). In addition, the filler is a paste-type material containing ceramic components such as BN, Si 3 N 4 , SiC (SiC-BeO), BeO, and CeO, components of C (diamonds, CNTs), and phosphors. It can be configured as. In addition, the third conductive layer may be made of a paste or ink material containing a metal component such as Ag, Cu, Ti, Ni, Au, Pd, Pt, Cr, Ni / Au or Ni / Pd / Au It is preferable to complete through the plating process.
여기서, 필러에 형광체 성분이 포함되는 경우, LED 칩을 봉지재를 이용하여 몰드 수지, 이엠씨(EMC; Epoxy Mold Compound)로 패킹처리시 이러한 몰드 수지, EMC 수지에 함유되는 형광체 성분을 감소시킴으로써, 형광체의 함량이 높아 발생하는 기술적인 문제점, 즉 몰드재의 접합성, 형광체의 분산성 등의 문제점을 해결할 수 있다.Here, when the filler contains a phosphor component, the phosphor is reduced by reducing the phosphor components contained in the mold resin and the EMC resin when the LED chip is sealed with an encapsulant with an epoxy resin (EMC). Technical problems caused by the high content of, that is, problems such as adhesion of the mold material, dispersibility of the phosphor, etc. can be solved.
특히, Filler의 경우, 열전도율 증가 및 열팽창계수 차의 조절을 위해 첨가되는데, 잉크의 경우 10nm ~ 500nm, 페이스트의 경우 0.5㎛ ~ 100㎛의 입도 중 충진율을 위하여 각각 단독 입도 및 복수 입도의 선택이 가능하다. 또한, 그 양은 10 ~ 97wt%의 함유량을 갖는 것이 바람직하다. In particular, the filler is added to increase the thermal conductivity and to control the coefficient of thermal expansion, and it is possible to select individual particle sizes and multiple particle sizes, respectively, for the filling rate among the particle sizes of 10 nm to 500 nm for ink and 0.5 μm to 100 μm for paste. Do. Moreover, it is preferable that the quantity has content of 10-97 wt%.
또한, ESD 보호 기능을 칩 사이즈의 패키지에 내장시키기 위해, 필러 및 수지는 각각, 금속 파우더 및 에폭시 수지이거나, 이온전도를 이용하는 세라믹 파우더 및 에폭시 수지를 이용할 수 있다. 여기서, 금속파우더는 Ag, W, Pt, Pd 등의 금속파우더가 바람직하며, 세라믹 파우더는 BaAl2O4, ZnS 등의 이온전도를 이용하는 세라믹 파우더가 바람직하다.In addition, in order to embed the ESD protection function in a chip size package, the filler and the resin may be metal powder and epoxy resin, or ceramic powder and epoxy resin using ion conductivity may be used. Here, the metal powder is preferably a metal powder such as Ag, W, Pt, Pd, and the ceramic powder is preferably a ceramic powder using ion conductivity such as BaAl 2 O 4 , ZnS.
또한, 페이스트 또는 잉크를 경화시키는 경우, 저온 경화(상온 ~ 600도 이하)를 위하여, 고분자 물질이 첨가되는데, 그 함유량은 3 ~ 90wt%인 것이 바람직하다. 그 종류는 polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenilene oxide resin (PPO), polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), 및 Polypropylene-imine, Dendrimers (PPI), 및 PAMAM 내부 구조 및 유기-실리콘 외면을 갖는 데드리머인 PAMAM-OS를 단독 또는 이들의 조합을 포함한 수지로 구성될 수 있다.In the case of curing the paste or ink, a high molecular material is added for low temperature curing (at room temperature to 600 degrees or less), and the content thereof is preferably 3 to 90 wt%. Types include polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenilene oxide resin (PPO), polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido- amine Dendrimers (PAMAM), and Polypropylene-imine, Dendrimers (PPI), and PAMAM-OS, which is a deadmer having a PAMAM internal structure and an organo-silicon outer surface, may be composed of resins alone or in combination thereof.
여기서, 절연층과 고분자 물질을 혼합하기 위해 사용되는 혼합 방식은 볼밀, 유성 볼밀, 임펠라 믹싱, Bead Mill, Basket Mill 을 이용한다. 이 경우 고른 분산을 위하여 용매와 분산제가 사용될 수 있으며, 용매는 점도 조절을 위해 첨가되며, 잉크의 경우 3 ~ 400Cps, 페이스트의 경우 1000 ~ 1백만 Cps 가 바람직하다. 또한, 그 종류는 물, 메탄올(Methanol), 에탄올(ethanol), 이소프로판올(isopropanol), 부틸카비톨(butylcabitol), MEK, 톨루엔(toluene), 자일렌(xylene), 디에틸렌글리콜(DiethyleneGlycol; DEG), 포름아미드(Formamide; FA), α-테르핀네올(α-terpineol; TP), γ-부티로락톤(γ-butylrolactone; BL), 메틸셀루로솔브(Methylcellosolve; MCS), 프로필메틸셀루로솔브(Propylmethylcellosolve; PM) 중 단독 또는 복수의 조합을 포함할 수도 있다.Here, the mixing method used to mix the insulating layer and the polymer material is ball mill, planetary ball mill, impeller mixing, Bead Mill, Basket Mill. In this case, a solvent and a dispersant may be used for even dispersion, and the solvent is added for viscosity control, and 3 to 400 Cps for ink and 1000 to 1 million Cps for paste are preferable. In addition, the type is water, methanol (ethanol), ethanol (isool), isopropanol (isopropanol), butylcabitol (butylcabitol), MEK, toluene (xylene), diethylene glycol (DiethyleneGlycol; DEG) , Formamide (FA), α-terpineol (TP), γ-butyrolactone (BL), methylcellosolve (MCS), propylmethylcellulose solution (Propylmethylcellosolve; PM) may include a single or a plurality of combinations.
또한, 분산제의 경우 비이온 계면활성제, 양이온 계면활성제, 음이온 계면활성제, 옥틸알콜(octyl alcohol) 및 아크릴계 고분자로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다.In addition, the dispersant may include one or more selected from the group consisting of nonionic surfactants, cationic surfactants, anionic surfactants, octyl alcohols and acrylic polymers.
추가적으로 입자간 결합을 증가 시키기 위해, 1-Trimethylsilylbut-1-yne-3-ol, Allytrimethylsilane, Trimethylsilyl methanesulfonate, Trimethylsilyl tricholoracetate, Methyl trimethylsilylacetate, Trimethylsilyl propionic acid 등의 실란 계열의 첨가물이 들어 갈 수 있으나, 이의 경우 겔화 (gelation)의 위험성이 있으므로 첨가의 선택은 신중을 기해야 한다.Additionally, silane-based additives such as 1-Trimethylsilylbut-1-yne-3-ol, Allytrimethylsilane, Trimethylsilyl methanesulfonate, Trimethylsilyl tricholoracetate, Methyl trimethylsilylacetate, and Trimethylsilyl propionic acid may be added to increase interparticle bonding, in this case gelation There is a risk of gelation, so the choice of addition should be carefully.
이러한 재료를 이용하여 인쇄된 절연층 및 제 3도전층은 경화되어야 한다. 이 경우 사용되는 경화는 진공 경화, 즉, 10 ~ 240분 동안 상온 ~ 600℃ 에서 경화시켜 기판을 형성하는 것이 바람직하나 반드시 이에 한정되지는 않는다.The insulating layer and the third conductive layer printed using this material must be cured. In this case, the curing used is preferably vacuum curing, that is, curing at room temperature to 600 ° C. for 10 to 240 minutes to form a substrate, but is not necessarily limited thereto.
그 결과, 경화된 기판의 경우 LED 칩과 기판과의 공극이 없어 후 공정 진행시 크랙 (Crack) 및 신뢰성에 영향이 없는 LED 칩 패키지의 제조가 가능하다.As a result, in the case of the cured substrate, there is no gap between the LED chip and the substrate, and thus it is possible to manufacture the LED chip package without affecting crack and reliability during the subsequent process.
그 후, 제 3도전층 (150) 상에 상기 제 1도전층과 전기적으로 연결되도록 제 2도전층을 형성한다 (S4). 그리고 최종적으로 레이저 리프트 오프 (Laser Lift off) 공정에 의해 사파이어 기판 (100)을 제거하여 LED 칩 패키지를 완성한다.Thereafter, a second conductive layer is formed on the third
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.
100: 사파이어 기판 110: LED 패터닝층
120: 제 1도전층 130: 절연층
140: 제 2도전층 150: 제 3도전층
160: 비아홀 100: sapphire substrate 110: LED patterning layer
120: first conductive layer 130: insulating layer
140: second conductive layer 150: third conductive layer
160: via hole
Claims (9)
상기 LED 패터닝층상에 상기 제 1도전층을 매립하도록 형성된 절연층;
상기 절연층 외면에 형성된 제 2도전층; 및
상기 제 1도전층과 제 2도전층을 전기적으로 연결하도록 상기 절연층 내부에 형성된 제 3도전층을 포함하되,
상기 절연층은 Si, Al, AIN, Al2O3, LTCC (Low Temperature Cofired Ceramics)중 적어도 하나를 함유하는 필러 (filler)를 포함하는 것을 특징으로 하는 LED 패키지.
A first conductive layer formed on the LED patterning layer;
An insulating layer formed to bury the first conductive layer on the LED patterning layer;
A second conductive layer formed on an outer surface of the insulating layer; And
A third conductive layer formed inside the insulating layer to electrically connect the first conductive layer and the second conductive layer,
The insulating layer is an LED package, characterized in that it comprises a filler (filler) containing at least one of Si, Al, AIN, Al 2 O 3 , LTCC (Low Temperature Cofired Ceramics).
상기 절연층은 수지, 분산제, 및 첨가제를 더 포함하는 것을 특징으로 하는 LED 패키지.
The method of claim 1,
The insulation layer further comprises a resin, a dispersant, and an additive.
(b) 상기 LED 패터닝층상에 제 1도전층을 형성하는 단계;
(c) 상기 LED 패터닝층 및 제 1도전층상에 절연층 또는 제 3도전층을 페이스트 또는 잉크를 이용하는 인쇄기법에 의해 형성하여 제 1도전층을 매립하는 단계;
(d) 상기 제 3도전층상에 상기 제 1도전층과 전기적으로 연결되도록 제 2도전층을 형성하는 단계; 및
(e) 상기 사파이어 기판을 제거하는 단계를 포함하되,
상기 절연층은 Si, Al, AIN, Al2O3, LTCC (Low Temperature Cofired Ceramics)중 적어도 하나가 함유된 필러 (filler)를 포함하는 페이스트 또는 잉크를 인쇄하여 형성하는 것을 특징으로 하는 LED 패키지 제조 방법.
(a) forming an LED patterning layer on the sapphire substrate;
(b) forming a first conductive layer on the LED patterning layer;
(c) filling the first conductive layer by forming an insulating layer or a third conductive layer on the LED patterning layer and the first conductive layer by a printing method using a paste or ink;
(d) forming a second conductive layer on the third conductive layer to be electrically connected to the first conductive layer; And
(e) removing the sapphire substrate,
The insulation layer is formed by printing a paste or ink containing a filler (filler) containing at least one of Si, Al, AIN, Al 2 O 3 , LTCC (Low Temperature Cofired Ceramics) Way.
상기 (c) 단계는,
상기 LED 패터닝층 및 제 1도전층상에 페이스트 또는 잉크 형태의 절연재료 및 도전재료를 순차 또는 교차로 인쇄하고 경화시켜 절연층 및 제 3도전층을 형성함으로써 상기 제 1도전층을 매립하는 단계인 것을 특징으로 하는 LED 패키지 제조 방법.
The method of claim 3,
In step (c),
Embedding the first conductive layer by forming an insulating layer and a third conductive layer by sequentially printing or curing an insulating material and a conductive material in the form of paste or ink on the LED patterning layer and the first conductive layer, and then curing them. LED package manufacturing method to use.
상기 (c) 단계는,
상기 LED 패터닝층 및 제 1도전층상에 페이스트 또는 잉크 형태의 절연재료를 인쇄하고 경화시켜 절연층을 형성한 후, 상기 절연층의 내부를 도금하여 제 3도전층을 형성함으로써 상기 제 1도전층을 매립하는 단계인 것을 특징으로 하는 LED 패키지 제조 방법.
The method of claim 3,
In step (c),
After the insulating material in the form of a paste or ink is printed and cured on the LED patterning layer and the first conductive layer to form an insulating layer, the inside of the insulating layer is plated to form a third conductive layer to form the first conductive layer. LED package manufacturing method characterized in that the step of embedding.
상기 (c) 단계는,
상기 제 1도전층상에 제 3도전층을 도금한 후, 상기 LED 패터닝층 및 제 1도전층상에 페이스트 또는 잉크 형태의 절연재료를 인쇄하고 경화시켜 절연층을 형성함으로써 상기 제 1도전층을 매립하는 단계인 것을 특징으로 하는 LED 패키지 제조 방법.
The method of claim 3,
In step (c),
After the third conductive layer is plated on the first conductive layer, the first conductive layer is embedded by printing and curing an insulating material in the form of a paste or ink on the LED patterning layer and the first conductive layer to form an insulating layer. LED package manufacturing method, characterized in that step.
상기 (d) 단계는,
페이스트 또는 잉크 형태의 도전재료를 인쇄하여 제 2도전층을 형성하는 단계인 것을 특징으로 하는 LED 패키지 제조 방법.
The method of claim 3,
In step (d),
The method of manufacturing an LED package, characterized in that the step of printing a conductive material in the form of a paste or ink to form a second conductive layer.
상기 (e) 단계는,
레이저 리프트 오프 (Laser Lift off) 공정에 의해 사파이어 기판을 제거하는 단계인 것을 특징으로 하는 LED 패키지 제조 방법.
The method of claim 3,
In step (e),
The method of manufacturing an LED package, characterized in that the step of removing the sapphire substrate by a laser lift off process.
상기 절연재료의 페이스트 또는 잉크는, 수지, 용매 (Solvent), 분산제, 및 첨가제를 더 포함하며, 상기 용매는 경화 후 휘발되는 것을 특징으로 하는 LED 패키지 제조 방법.The method according to any one of claims 3 to 8,
The paste or ink of the insulating material further comprises a resin, a solvent, a dispersant, and an additive, wherein the solvent is volatilized after curing.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100023923A KR101118040B1 (en) | 2010-03-17 | 2010-03-17 | Led package and manufacturing method of the same |
| JP2012549921A JP5882910B2 (en) | 2010-01-19 | 2010-12-23 | Package and manufacturing method thereof |
| US13/522,902 US9219206B2 (en) | 2010-01-19 | 2010-12-23 | Package and manufacturing method of the same |
| CN201080065566.2A CN102804430B (en) | 2010-01-19 | 2010-12-23 | Encapsulating structure and manufacture method thereof |
| EP10844065.2A EP2526572B1 (en) | 2010-01-19 | 2010-12-23 | Package and manufacturing method of the same |
| PCT/KR2010/009288 WO2011090269A2 (en) | 2010-01-19 | 2010-12-23 | Package and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100023923A KR101118040B1 (en) | 2010-03-17 | 2010-03-17 | Led package and manufacturing method of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110104809A KR20110104809A (en) | 2011-09-23 |
| KR101118040B1 true KR101118040B1 (en) | 2012-02-24 |
Family
ID=44955418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100023923A KR101118040B1 (en) | 2010-01-19 | 2010-03-17 | Led package and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101118040B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652133B1 (en) | 2005-12-20 | 2006-11-30 | 서울옵토디바이스주식회사 | Flip chip light-emitting device |
| WO2009053916A1 (en) | 2007-10-22 | 2009-04-30 | Koninklijke Philips Electronics N.V. | Robust led structure for substrate lift-off |
| KR100990122B1 (en) | 2008-12-02 | 2010-10-29 | 한국광기술원 | Alternating current light emitting diode chip and its processing method |
| KR20110018630A (en) * | 2009-08-18 | 2011-02-24 | 엘지전자 주식회사 | Led device |
-
2010
- 2010-03-17 KR KR1020100023923A patent/KR101118040B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652133B1 (en) | 2005-12-20 | 2006-11-30 | 서울옵토디바이스주식회사 | Flip chip light-emitting device |
| WO2009053916A1 (en) | 2007-10-22 | 2009-04-30 | Koninklijke Philips Electronics N.V. | Robust led structure for substrate lift-off |
| KR100990122B1 (en) | 2008-12-02 | 2010-10-29 | 한국광기술원 | Alternating current light emitting diode chip and its processing method |
| KR20110018630A (en) * | 2009-08-18 | 2011-02-24 | 엘지전자 주식회사 | Led device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110104809A (en) | 2011-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hamidnia et al. | Application of micro/nano technology for thermal management of high power LED packaging–A review | |
| KR100593937B1 (en) | Led package using si substrate and fabricating method thereof | |
| KR100631993B1 (en) | Led package and fabricating method thereof | |
| TWI544662B (en) | Semiconductor device and production method therefor | |
| JP5233087B2 (en) | LIGHT EMITTING DEVICE AND ITS MANUFACTURING METHOD, PACKAGE, LIGHT EMITTING DEVICE MOUNTING BOARD | |
| US20160064630A1 (en) | Flip chip led package | |
| KR101135740B1 (en) | Electroluminescent phosphor-converted light source and method for manufacturing the same | |
| US9219206B2 (en) | Package and manufacturing method of the same | |
| CN101834256A (en) | Light emitting device package | |
| KR101093181B1 (en) | Led package and manufacturing method of the same | |
| KR101118040B1 (en) | Led package and manufacturing method of the same | |
| JP2004172636A (en) | Light emitting diode and its manufacturing method | |
| CN102751420A (en) | Light-emitting diode packaging structure | |
| Kojima et al. | A fully integrated novel Wafer-Level LED package (WL2P) technology for extremely low-cost solid state lighting devices | |
| KR101095531B1 (en) | Substrate for light emitting diode comprising electrostatic discharge protect layer and led package using the same and manufacturing method thereof | |
| KR100834140B1 (en) | Method for fabricating light emitting diode package | |
| KR20110060425A (en) | Manufacturing method for led package | |
| KR101156856B1 (en) | A vertical type led chip package with a good heat sinking performance | |
| KR101507132B1 (en) | Light emitting device | |
| KR101149028B1 (en) | Led package and manufacturing method of the same | |
| KR20150121363A (en) | Semiconductor optical device and method of manufacturing the same | |
| KR20100002475A (en) | Light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150107 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160107 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170105 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180105 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 8 |