KR101115889B1 - Fabricating method of semiconductor device - Google Patents

Fabricating method of semiconductor device Download PDF

Info

Publication number
KR101115889B1
KR101115889B1 KR1020100069624A KR20100069624A KR101115889B1 KR 101115889 B1 KR101115889 B1 KR 101115889B1 KR 1020100069624 A KR1020100069624 A KR 1020100069624A KR 20100069624 A KR20100069624 A KR 20100069624A KR 101115889 B1 KR101115889 B1 KR 101115889B1
Authority
KR
South Korea
Prior art keywords
redistribution layer
encapsulation
semiconductor die
molding
wafer
Prior art date
Application number
KR1020100069624A
Other languages
Korean (ko)
Other versions
KR20120008693A (en
Inventor
정동진
이준엽
김인호
김도형
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100069624A priority Critical patent/KR101115889B1/en
Publication of KR20120008693A publication Critical patent/KR20120008693A/en
Application granted granted Critical
Publication of KR101115889B1 publication Critical patent/KR101115889B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE: A method for manufacturing a semiconductor device is provided to improve the reliability of a semiconductor die by forming a stud bump on the semiconductor die. CONSTITUTION: A plurality of stud bumps are formed on the upper side of a semiconductor die. A first sealing unit seals the semiconductor die and exposes a part of the stud bump. A rewiring layer(130) is formed on the first sealing unit and is electrically connected to the stud bump. A solder ball(140) is electrically connected to the rewiring layer. A second sealing unit(152) seals the rewiring layer and the first sealing unit and exposes a part of the solder ball.

Description

반도체 디바이스의 제조 방법{Fabricating method of semiconductor device}Fabrication method of semiconductor device

본 발명은 반도체 디바이스의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device.

일반적으로, 반도체 기판 전체에 대해서 패키징 공정을 실시한 후, 반도체 기판을 절단하는 웨이퍼 레벨 패키징 공정이 주로 이용되고 있다.Generally, the wafer level packaging process which cuts a semiconductor substrate after performing a packaging process with respect to the whole semiconductor substrate is mainly used.

여기서, 웨이퍼 레벨 패키지(wafer level package)의 제조는 웨이퍼 레벨에서 솔더볼을 실장한 후 개별화 하는 순으로 진행된다. 이때, 반도체 기판과 솔더볼 사이에는 패시베이션층이 형성되며, 상기 패시베이션층은 저온 경화형의 폴리머를 사용한다. 이에 따라 웨이퍼 레벨 패키지의 팬아웃 구역(Fan-out area)과 상기 패시베이션층 간의 휨(warpage) 현상이 발생하게 된다. 또한, 저온 경화형 폴리머를 사용함에 따라 폴리머 크랙(crack) 이슈가 야기된다.
Here, the manufacturing of a wafer level package is performed in the order of individualizing after mounting the solder ball at the wafer level. In this case, a passivation layer is formed between the semiconductor substrate and the solder ball, and the passivation layer uses a low temperature curing polymer. This results in warpage between the fan-out area of the wafer level package and the passivation layer. In addition, the use of low temperature curable polymers causes polymer crack issues.

본 발명은 반도체 다이의 신뢰성을 향상시킬 수 있는 반도체 디바이스 및 그 제조 방법을 제공하는데 있다.
The present invention is to provide a semiconductor device and a method of manufacturing the same that can improve the reliability of the semiconductor die.

본 발명에 의한 반도체 디바이스는 상부에 다수의 스터드 범프가 형성된 반도체 다이; 상기 반도체 다이를 봉지하며, 상기 스터드 범프의 일부를 노출시키는 제 1 봉지부; 상기 제 1 봉지부에 형성되며, 상기 스터드 범프에 전기적으로 연결된 재배선층; 상기 재배선층에 전기적으로 연결된 솔더볼; 및 상기 재배선층 및 상기 제 1 봉지부를 봉지하며, 상기 솔더볼의 일부를 노출시키는 제 2 봉지부를 포함하는 것을 특징으로 한다.A semiconductor device according to the present invention includes a semiconductor die having a plurality of stud bumps formed thereon; A first encapsulation portion encapsulating the semiconductor die and exposing a portion of the stud bumps; A redistribution layer formed on the first encapsulation part and electrically connected to the stud bumps; A solder ball electrically connected to the redistribution layer; And a second encapsulation portion encapsulating the redistribution layer and the first encapsulation portion and exposing a portion of the solder ball.

여기서, 상기 봉지부는 EMC(Epoxy molding compound)로 형성될 수 있다.Here, the encapsulation portion may be formed of an epoxy molding compound (EMC).

그리고, 상기 재배선층은 도전성 잉크로 형성될 수 있다.The redistribution layer may be formed of a conductive ink.

상기 반도체 다이의 하면은 외부로 노출될 수 있다.The lower surface of the semiconductor die may be exposed to the outside.

또한, 본 발명에 의한 반도체 디바이스의 제조 방법은 웨이퍼를 준비하는 웨이퍼 준비 단계; 상기 웨이퍼의 상면에 스터드 범프를 형성하는 스터드 범프 형성 단계; 상기 웨이퍼를 쏘잉하여 다수의 반도체 다이를 형성하는 쏘잉 단계; 상기 반도체 다이를 제 1 봉지부로 몰딩하는 제 1 몰딩 단계; 상기 제 1 봉지부를 백그라인딩하여 상기 스터드 범프의 일부를 노출시키는 백그라인딩 단계; 상기 스터드 범프에 재배선층을 형성하는 재배선층 형성 단계; 상기 재배선층에 솔더볼을 부착하는 솔더볼 부착 단계; 및 상기 재배선층을 제 2 봉지부로 몰딩하는 제 2 몰딩 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a semiconductor device according to the present invention includes a wafer preparation step of preparing a wafer; Stud bump forming step of forming a stud bump on the upper surface of the wafer; A sawing step of sawing the wafer to form a plurality of semiconductor dies; A first molding step of molding the semiconductor die into a first encapsulation part; Backgrinding the first encapsulation to expose a portion of the stud bumps; A redistribution layer forming step of forming a redistribution layer on the stud bumps; A solder ball attaching step of attaching solder balls to the redistribution layer; And a second molding step of molding the redistribution layer into a second encapsulation part.

상기 쏘잉 단계 후에는 상기 반도체 다이를 캐리어로 옮길 수 있다.After the sawing step, the semiconductor die may be transferred to a carrier.

상기 제 1 몰딩 단계는 상기 제 1 봉지부로 상기 반도체 다이를 갱몰딩(gang molding) 시킬 수 있다. 또한, 상기 제 1 몰딩 단계에서 상기 제 1 봉지부는 EMC(Epoxy molding compound)로 이루어질 수 있다.In the first molding step, the semiconductor die may be gang molded with the first encapsulation part. In addition, in the first molding step, the first encapsulation part may be made of an epoxy molding compound (EMC).

상기 재배선층 형성 단계에서 상기 재배선층은 잉크젯 프린터로 형성될 수 있다.In the redistribution layer forming step, the redistribution layer may be formed by an inkjet printer.

상기 제 2 몰딩 단계는 상기 제 2 봉지부로 상기 재배선층을 갱몰딩(gang molding) 시킬 수 있다. 또한, 상기 제 2 몰딩 단계에서 상기 제 2 봉지부는 EMC(Epoxy molding compound)로 이루어질 수 있다. 또한, 상기 제 2 몰딩 단계는 상기 솔더볼의 일부를 몰딩할 수 있다. 또한, 상기 제 2 몰딩 단계 후에는 상기 제 1 봉지부 및 상기 제 2 봉지부를 쏘잉할 수 있다.
In the second molding step, the redistribution layer may be gang molded with the second encapsulation part. In addition, in the second molding step, the second encapsulation part may be made of an epoxy molding compound (EMC). In addition, the second molding step may mold a part of the solder ball. In addition, after the second molding step, the first encapsulation portion and the second encapsulation portion may be sawed.

본 발명의 일 실시예에 따른 반도체 디바이스 및 그 제조 방법은 반도체 다이에 스터드 범프를 형성하여 반도체 다이의 실장 밀도를 높이고 기생 용량의 영향을 줄임으로써, 반도체 다이의 신뢰성을 향상시킬 수 있다.The semiconductor device and the method of manufacturing the same according to the embodiment of the present invention can improve the reliability of the semiconductor die by forming stud bumps on the semiconductor die to increase the mounting density of the semiconductor die and reduce the influence of parasitic capacitance.

또한, 본 발명의 일 실시예에 따른 반도체 디바이스 및 그 제조 방법은 잉크젯 프린팅 기술을 사용하여 재배선층을 형성함으로써, 제조 공정을 줄일 수 있고 이에 따른 비용을 절감할 수 있게 된다.
In addition, the semiconductor device and the method of manufacturing the same according to an embodiment of the present invention can form a redistribution layer using an inkjet printing technique, thereby reducing the manufacturing process and thus the cost.

도 1은 본 발명의 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 2는 본 발명의 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우 챠트이다.
도 3a 내지 도 3i는 본 발명의 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a semiconductor device according to an embodiment of the present invention.
2 is a flowchart for explaining a method for manufacturing a semiconductor device according to the embodiment of the present invention.
3A to 3I are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도 1은 본 발명의 실시예에 따른 반도체 디바이스를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor device according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 반도체 디바이스(100)는 반도체 다이(110), 스터드 범프(120), 재배선층(130), 솔더볼(140) 및 봉지부(150)를 포함한다.Referring to FIG. 1, a semiconductor device 100 according to an embodiment of the present invention includes a semiconductor die 110, a stud bump 120, a redistribution layer 130, a solder ball 140, and an encapsulation portion 150. .

상기 반도체 다이(110)는 대략 평평한 상면(110a) 및 상기 상면(110a)의 반대면으로서 대략 평평한 하면(110b)을 갖는다. 상기 반도체 다이(110)는 기본적으로 실리콘 재질로 구성되며 그 내부에 다수의 반도체 소자들이 형성되어 있다. 또한, 상기 반도체 다이(110)의 상면(110a)에는 다수의 전극(미도시)이 형성되어 있다.The semiconductor die 110 has an approximately flat upper surface 110a and an approximately flat lower surface 110b as an opposite surface of the upper surface 110a. The semiconductor die 110 is basically made of a silicon material, and a plurality of semiconductor elements are formed therein. In addition, a plurality of electrodes (not shown) are formed on the top surface 110a of the semiconductor die 110.

상기 스터드 범프(stud bump, 120)는 상기 반도체 다이(110)의 상면(110a)에 형성된다. 다시 말해, 상기 스터드 범프(120)는 상기 반도체 다이(110)에 형성된 전극에 형성된다. 상기 스터드 범프(120)는 보통 금(Au) 스터드 범프가 주로 사용된다. 상기 스터드 범프(120)는 와이어 본딩과 같은 장치를 이용해서 금(Au) 와이어를 상기 반도체 다이(110)의 전극에 접속시킨 후 금(Au) 와이어를 절단하여 돌기를 형성한다. 상기 스터드 범프(120)는 가느다란 금(Au) 와이어를 사용하기 때문에 일반적인 납땜 범프보다 파인피치화가 가능하며, 일반적으로 그 피치는 80~90㎛이다. The stud bump 120 is formed on the top surface 110a of the semiconductor die 110. In other words, the stud bump 120 is formed on an electrode formed in the semiconductor die 110. The stud bump 120 is usually used in the gold (Au) stud bump. The stud bumps 120 connect gold wires to the electrodes of the semiconductor die 110 by using a device such as wire bonding, and then cut the gold wires to form protrusions. Since the stud bumps 120 use thin gold (Au) wires, they can be fine pitched than general solder bumps, and the pitch is generally 80-90 μm.

이와 같이, 상기 스터드 범프(120)를 사용하면 와이어 접속부가 불필요하기 때문에 파인피치 접속이 용이하며 실장 밀도를 높일 수 있다. 또한, 반도체 다이(110)의 전극에서 기판 전극까지의 접속 거리가 짧기 때문에 기생 용량의 영향이 작아지게 된다.As such, when the stud bump 120 is used, the fine pitch connection is easy because the wire connection part is unnecessary, and the mounting density can be increased. In addition, since the connection distance from the electrode of the semiconductor die 110 to the substrate electrode is short, the influence of the parasitic capacitance is reduced.

상기 재배선층(130)은 상기 스터드 범프(120)와 전기적으로 연결되며, 제 1 봉지부(151)에 형성된다. 상기 재배선층(130)은 잉크젯 프린터로 종이에 인쇄하듯이 상기 제 1 봉지부(151)에 바로 인쇄하는 잉크젯 프린팅 기술을 사용하여 형성된다. 상기 재배선층(130)은 상기 잉크젯 프린터에 장착된 도전성 잉크로 형성된다. 여기서, 도전성 잉크는 도전성 필러를 비히클에 분산한 것으로 인쇄후의 경화막이 도전성을 나타낸다. 즉, 상기 도전성 잉크는 전기가 통하는 잉크이며, 금(Au), 은(Ag), 백금(Pt), 팔라듐(Pd), 구리(Cu) 및 니켈(Ni)과 같은 금속 성분이 포함되어 이루어질 수 있다. 또한, 상기 재배선층(130)은 상기 스터드 범프(120)와 솔더볼(140)을 전기적으로 연결시키는 역할을 한다.The redistribution layer 130 is electrically connected to the stud bumps 120 and is formed in the first encapsulation part 151. The redistribution layer 130 is formed using an inkjet printing technique which directly prints on the first encapsulation unit 151 as if printed on paper by an inkjet printer. The redistribution layer 130 is formed of a conductive ink mounted on the inkjet printer. Here, electroconductive ink is what disperse | distributed the conductive filler to the vehicle, and the cured film after printing shows electroconductivity. That is, the conductive ink is a conductive ink, and may include metal components such as gold (Au), silver (Ag), platinum (Pt), palladium (Pd), copper (Cu), and nickel (Ni). have. In addition, the redistribution layer 130 serves to electrically connect the stud bumps 120 and the solder balls 140.

이와 같이, 잉크젯 프린팅 기술을 사용하여 재배선층(130)을 형성하면, 마스킹 공정을 생략할 수 있게 되므로, 제조 공정이 줄어들게 되고 이에 따른 비용을 절감할 수 있게 된다.As such, when the redistribution layer 130 is formed using the inkjet printing technique, since the masking process can be omitted, the manufacturing process can be reduced and thus the cost can be reduced.

상기 솔더볼(140)은 상기 재배선층(130)에 형성된다. 상기 솔더볼(140)은 상기 재배선층(130)을 통해 상기 스터드 범프(120)와 전기적으로 연결된다. 또한, 상기 솔더볼(140)은 일정한 간격을 유지하며 형성될 수 있다. 상기 솔더볼(140)은 주석/납, 납 없는 주석 및 그 등가물중 선택된 어느 하나로 형성될 수 있으며, 여기서 그 재질을 한정하는 것은 아니다.The solder ball 140 is formed on the redistribution layer 130. The solder ball 140 is electrically connected to the stud bump 120 through the redistribution layer 130. In addition, the solder ball 140 may be formed while maintaining a constant interval. The solder ball 140 may be formed of any one selected from tin / lead, lead-free tin, and equivalents thereof, but is not limited thereto.

상기 봉지부(150)는 제 1 봉지부(151) 및 제 2 봉지부(152)를 포함한다.The encapsulation part 150 includes a first encapsulation part 151 and a second encapsulation part 152.

상기 제 1 봉지부(151)는 상기 반도체 다이(110)를 감싸도록 형성되어 상기 반도체 다이(110)를 봉지한다. 여기서, 상기 반도체 다이(110)의 하면(110b)은 상기 제 1 봉지부(151)에 의해 외부로 노출된다. 또한, 상기 제 1 봉지부(151)는 상기 스터드 범프(120)의 일부를 외부로 노출시킨다. 상기 제 1 봉지부(151)는 상기 반도체 다이(110)를 외부의 충격으로부터 보호한다. 상기 제 1 봉지부(151)는 EMC(Epoxy molding compound)로 형성된다.The first encapsulation part 151 is formed to surround the semiconductor die 110 to encapsulate the semiconductor die 110. Here, the bottom surface 110b of the semiconductor die 110 is exposed to the outside by the first encapsulation portion 151. In addition, the first encapsulation part 151 exposes a part of the stud bump 120 to the outside. The first encapsulation part 151 protects the semiconductor die 110 from an external impact. The first encapsulation part 151 is formed of an epoxy molding compound (EMC).

상기 제 2 봉지부(152)는 상기 재배선층(130) 및 상기 제 1 봉지부(151)를 봉지한다. 상기 제 2 봉지부(152)는 상기 제 1 봉지부(151)의 상면에 형성된다. 또한, 상기 제 2 봉지부(152)는 상기 솔더볼(140)의 일부를 외부로 노출시킨다. 상기 제 2 봉지부(152)는 EMC(Epoxy molding compound)로 형성되어 반도체 다이(110)의 휨(warpage) 현상을 방지할 수 있으므로, 상기 반도체 다이(110)의 신뢰성을 향상시킬 수 있다.
The second encapsulation part 152 encapsulates the redistribution layer 130 and the first encapsulation part 151. The second encapsulation part 152 is formed on an upper surface of the first encapsulation part 151. In addition, the second encapsulation part 152 exposes a part of the solder ball 140 to the outside. The second encapsulation 152 may be formed of an epoxy molding compound (EMC) to prevent warpage of the semiconductor die 110, thereby improving reliability of the semiconductor die 110.

이와 같이, 본 발명의 실시예에 따른 반도체 디바이스(100)는 스터드 범프(120)를 형성함으로써, 반도체 디바이스(110)의 실장 밀도를 높이고 기생 용량의 영향을 줄일 수 있다.As described above, the semiconductor device 100 according to the embodiment of the present invention may form the stud bumps 120, thereby increasing the mounting density of the semiconductor device 110 and reducing the influence of parasitic capacitance.

또한, 본 발명의 실시예에 따른 반도체 디바이스(100)는 잉크젯 프린팅 기술을 사용하여 재배선층(130)을 형성함으로써, 제조 공정을 줄일 수 있고 이에 따른 비용을 절감할 수 있게 된다.
In addition, in the semiconductor device 100 according to the embodiment of the present invention, by forming the redistribution layer 130 using an inkjet printing technique, the manufacturing process may be reduced and thus the cost may be reduced.

다음은 본 발명에 따른 반도체 디바이스의 제조 방법에 대해 살펴보기로 한다.Next, a method of manufacturing a semiconductor device according to the present invention will be described.

도 2는 본 발명의 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우 챠트이다. 도 3a 내지 도 3i는 본 발명의 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.2 is a flowchart for explaining a method for manufacturing a semiconductor device according to the embodiment of the present invention. 3A to 3I are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2를 참조하면, 본 발명의 실시예에 따른 반도체 디바이스(100)의 제조 방법은 웨이퍼 준비 단계(S1), 스터드 범프 형성 단계(S2), 쏘잉 단계(S3), 제 1 몰딩 단계(S4), 백그라인딩 단계(S5), 재배선층 형성 단계(S6), 솔더볼 부착 단계(S7) 및 제 2 몰딩 단계(S8)를 포함한다. 이하에서는 도 2의 각 단계들은 도 3a 내지 도 3i를 참조하여 설명하도록 한다.
2, a method of manufacturing a semiconductor device 100 according to an embodiment of the present invention may include a wafer preparation step S1, a stud bump forming step S2, a sawing step S3, and a first molding step S4. , Backgrinding step S5, redistribution layer forming step S6, solder ball attaching step S7, and a second molding step S8. Hereinafter, each step of FIG. 2 will be described with reference to FIGS. 3A to 3I.

상기 웨이퍼 준비 단계(S1)는 본 발명의 실시예에 따른 반도체 디바이스(100)의 기본이 되는 웨이퍼(110w)를 준비하는 단계이다.The wafer preparation step S1 is a step of preparing a wafer 110w, which is the basis of the semiconductor device 100 according to the embodiment of the present invention.

도 3a를 참조하면, 상기 웨이퍼(110w)는 대략 평평한 상면 및 상기 상면의 반대면으로 대략 평평한 하면을 갖는다. 상기 웨이퍼(110w)는 기본적으로 실리콘 재질로 구성되며 그 내부에는 다수의 반도체 소자들이 형성되어 있다. 또한, 상기 웨이퍼(110w)의 상면에는 다수의 전극(미도시)이 형성되어 있다.
Referring to FIG. 3A, the wafer 110w has an approximately flat upper surface and an approximately flat lower surface as an opposite surface of the upper surface. The wafer 110w is basically made of a silicon material, and a plurality of semiconductor devices are formed therein. In addition, a plurality of electrodes (not shown) are formed on an upper surface of the wafer 110w.

상기 스터드 범프 형성 단계(S2)는 상기 웨이퍼(110w)의 상면에 형성된 전극에 스터드 범프(120)를 형성하는 단계이다.The stud bump forming step (S2) is a step of forming a stud bump 120 on an electrode formed on an upper surface of the wafer 110w.

도 3a를 참조하면, 상기 스터드 범프(120)는 상기 웨이퍼(110w)에 형성된 전극에 형성된다. 상기 스터드 범프(120)는 보통 금(Au) 스터드 범프가 주로 사용된다. 상기 스터드 범프(120)는 와이어 본딩과 같은 장치를 이용해서 금(Au) 와이어를 상기 웨이퍼(110w)의 전극에 접속시킨 후 금(Au) 와이어를 절단하여 돌기를 형성한다. 상기 스터드 범프(120)는 가느다란 금(Au) 와이어를 사용하기 때문에 일반적인 납땜 범프보다 파인피치화가 가능하며, 일반적으로 그 피치는 80~90㎛이다.
Referring to FIG. 3A, the stud bumps 120 are formed on electrodes formed on the wafer 110w. The stud bump 120 is usually used in the gold (Au) stud bump. The stud bump 120 connects the Au wire to the electrode of the wafer 110w using a device such as wire bonding, and then cuts the Au wire to form protrusions. Since the stud bumps 120 use thin gold (Au) wires, they can be fine pitched than general solder bumps, and the pitch is generally 80-90 μm.

상기 쏘잉 단계(S3)는 상기 웨이퍼(110w)를 쏘잉하여 다수의 반도체 다이(110)를 형성하는 단계이다.The sawing step S3 is a step of forming the plurality of semiconductor dies 110 by sawing the wafer 110w.

도 3b를 참조하면, 상기 쏘잉 단계(S3)에서는 스터드 범프(120)가 형성된 웨이퍼(110w)를 마운트 필름(10)에 접착시켜 상기 웨이퍼(110w)를 고정시킨다. 그리고 나서, 다이아몬드 휠 또는 레이저 빔과 같은 쏘잉 툴을 이용하여 웨이퍼(110w)에서 낱개의 반도체 다이(110)로 쏘잉(sawing)한다. 예를 들면, 쏘잉 툴로 상기 웨이퍼(110w)의 일정 영역을 모두 쏘잉함으로써, 웨이퍼(110w)로부터 낱개의 반도체 다이(110)가 분리되도록 한다. 물론, 상기 웨이퍼(110w)를 쏘잉할 때, 상기 마운트 필름(10)은 쏘잉 되지 않으므로, 쏘잉 후에 상기 마운트 필름(10)에서 상기 반도체 다이(110)를 분리할 때 상기 반도체 다이(110)는 낱개로 분리 된다. Referring to FIG. 3B, in the sawing step S3, the wafer 110w on which the stud bumps 120 are formed is adhered to the mount film 10 to fix the wafer 110w. Then, using a sawing tool, such as a diamond wheel or a laser beam, sawing from the wafer 110w to the individual semiconductor die 110 is performed. For example, by sawing a certain area of the wafer 110w with a sawing tool, the individual semiconductor die 110 is separated from the wafer 110w. Of course, since the mount film 10 is not sawed when sawing the wafer 110w, the semiconductor die 110 is individually separated when the semiconductor die 110 is separated from the mount film 10 after sawing. Are separated into.

또한, 상기 쏘잉 단계(S3) 후에는 상기 반도체 다이(110)를 캐리어(30)로 이송한다.In addition, after the sawing step S3, the semiconductor die 110 is transferred to the carrier 30.

도 3c를 참조하면, 상기와 같이 낱개로 분리된 반도체 다이(110)는 캐리어(30)로 옮겨진다. 상기 캐리어(30)의 상부에는 접착 필름(20)이 부착되어 있다. 즉, 상기 반도체 다이(110)와 캐리어(30)는 접착 필름(20)에 접착된다. 상기 반도체 다이(110)는 상기 접착 필름(20)에 의해 상기 캐리어(30)에 고정된다. 상기 다수의 반도체 다이(110)는 일정한 간격을 유지하며 상기 캐리어(30)에 고정된다.
Referring to FIG. 3C, the semiconductor die 110 separated as described above is transferred to the carrier 30. An adhesive film 20 is attached to the upper portion of the carrier 30. That is, the semiconductor die 110 and the carrier 30 are adhered to the adhesive film 20. The semiconductor die 110 is fixed to the carrier 30 by the adhesive film 20. The plurality of semiconductor dies 110 are fixed to the carrier 30 at regular intervals.

상기 제 1 몰딩 단계(S4)는 상기 반도체 다이(110)를 제 1 봉지부(151)로 몰딩하는 단계이다.In the first molding step S4, the semiconductor die 110 is molded into the first encapsulation part 151.

도 3d를 참조하면, 상기 제 1 몰딩 단계(S4)에서는 상기 반도체 다이(110)를 제 1 봉지부(151g)로 갱몰딩(gang molding)시킨다. 이와 같이, 상기 반도체 다이(110)를 제 1 봉지부(151g)로 갱몰딩 시키고 나서, 상기 접착 필름(20) 및 상기 캐리어(30)를 상기 반도체 다이(110)로부터 제거한다. Referring to FIG. 3D, in the first molding step S4, the semiconductor die 110 is gang molded into the first encapsulation part 151g. As such, after the semiconductor die 110 is gang molded with the first encapsulation portion 151g, the adhesive film 20 and the carrier 30 are removed from the semiconductor die 110.

상기 제 1 봉지부(151g)는 상기 반도체 다이(110)를 감싸도록 형성되어 상기 반도체 다이(110)를 몰딩한다. 여기서, 상기 반도체 다이(110)의 하면은 캐리어(30)에 부착되어 있기 때문에 상기 제 1 봉지부(151g)로 몰딩되지 않는다. 상기 제 1 봉지부(151g)는 EMC(Epoxy molding compound)로 형성되며, 상기 반도체 다이(110)를 외부의 충격으로부터 보호한다.
The first encapsulation part 151g is formed to surround the semiconductor die 110 to mold the semiconductor die 110. Here, since the lower surface of the semiconductor die 110 is attached to the carrier 30, it is not molded into the first encapsulation portion 151g. The first encapsulation 151g is formed of an epoxy molding compound (EMC), and protects the semiconductor die 110 from an external impact.

상기 백그라인딩 단계(S5)는 상기 제 1 봉지부(151g)를 백그라인딩(back grinding)하여 상기 스터드 범프(120)의 일부를 외부로 노출시키는 단계이다.The backgrinding step S5 is a step of backgrinding the first encapsulation part 151g to expose a part of the stud bumps 120 to the outside.

도 3e를 참조하면, 상기 백그라인딩 단계(S5)는 상기 반도체 다이(110)를 몰딩하는 제 1 봉지부(151g)의 상면을 백그라인딩하여, 상기 반도체 다이(110)의 상면에 형성된 스터드 범프(120)를 외부로 노출시킨다. 이때, 상기 백그라인딩된 제 1 봉지부(151g')의 표면은 상기 스터드 범프(120)의 표면과 동일한 면을 이루게 된다. 상기 백그라인딩 공정은 예를 들면 다이아몬드 그라인더를 이용하여 수행할 수 있으나, 여기서 이러한 백그라인딩 방법을 한정하는 것은 아니다.
Referring to FIG. 3E, in the backgrinding step S5, the top surface of the first encapsulation part 151g molding the semiconductor die 110 is backgrinded to form a stud bump formed on the top surface of the semiconductor die 110. 120) is exposed to the outside. At this time, the surface of the back-grinded first encapsulation 151g 'forms the same surface as the surface of the stud bump 120. The backgrinding process may be performed using, for example, a diamond grinder, but the backgrinding method is not limited thereto.

상기 재배선층 형성 단계(S6)는 상기 스터드 범프(120)에 재배선층(130)을 형성하는 단계이다.The redistribution layer forming step (S6) is a step of forming the redistribution layer 130 on the stud bumps 120.

도 3f를 참조하면, 상기 재배선층 형성 단계(S6)는 백그라인딩 공정에 의해서 외부로 노출된 스터드 범프(120)에 잉크젯 프린터를 사용하여 재배선층(130)을 형성하는 단계이다. Referring to FIG. 3F, the redistribution layer forming step S6 is a step of forming the redistribution layer 130 using an inkjet printer on the stud bumps 120 exposed to the outside by the backgrinding process.

상기 재배선층(130)은 상기 스터드 범프(120)와 전기적으로 연결되며, 제 1 봉지부(151g')에 형성된다. 상기 재배선층(130)은 잉크젯 프린터로 종이에 인쇄하듯이 상기 제 1 봉지부(151g')에 바로 인쇄하는 잉크젯 프린팅 기술을 사용하여 형성된다. 상기 재배선층(130)은 상기 잉크젯 프린터에 장착된 도전성 잉크로 형성된다. 여기서, 도전성 잉크는 도전성 필러를 비히클에 분산한 것으로 인쇄후의 경화막이 도전성을 나타낸다. 즉, 상기 도전성 잉크는 전기가 통하는 잉크이며, 금(Au), 은(Ag), 백금(Pt), 팔라듐(Pd), 구리(Cu) 및 니켈(Ni)과 같은 금속 성분이 포함되어 이루어질 수 있다.
The redistribution layer 130 is electrically connected to the stud bumps 120 and is formed in the first encapsulation part 151g '. The redistribution layer 130 is formed using an inkjet printing technique which directly prints on the first encapsulation portion 151g 'as if it is printed on paper by an inkjet printer. The redistribution layer 130 is formed of a conductive ink mounted on the inkjet printer. Here, electroconductive ink is what disperse | distributed the conductive filler to the vehicle, and the cured film after printing shows electroconductivity. That is, the conductive ink is a conductive ink, and may include metal components such as gold (Au), silver (Ag), platinum (Pt), palladium (Pd), copper (Cu), and nickel (Ni). have.

상기 솔더볼 부착 단계(S7)는 상기 재배선층(130)에 솔더볼(140)을 부착시키는 단계이다.The solder ball attaching step (S7) is a step of attaching the solder ball 140 to the redistribution layer 130.

도 3g를 참조하면, 상기 솔더볼(140)은 상기 재배선층(130)에 형성된다. 상기 솔더볼(140)은 상기 재배선층(130)을 통해 상기 스터드 범프(120)와 전기적으로 연결된다. 또한, 상기 솔더볼(140)은 일정한 간격을 유지하며 형성될 수 있다. 상기 솔더볼(140)은 주석/납, 납 없는 주석 및 그 등가물중 선택된 어느 하나로 형성될 수 있으며, 여기서 그 재질을 한정하는 것은 아니다.
Referring to FIG. 3G, the solder ball 140 is formed on the redistribution layer 130. The solder ball 140 is electrically connected to the stud bump 120 through the redistribution layer 130. In addition, the solder ball 140 may be formed while maintaining a constant interval. The solder ball 140 may be formed of any one selected from tin / lead, lead-free tin, and equivalents thereof, but is not limited thereto.

상기 제 2 몰딩 단계(S8)는 상기 솔더볼(140)이 부착된 재배선층(130)을 제 2 봉지부(152g)로 몰딩시키는 단계이다.The second molding step S8 is a step of molding the redistribution layer 130 to which the solder ball 140 is attached to the second encapsulation part 152g.

도 3h를 참조하면, 상기 제 2 몰딩 단계(S8)에서는 상기 재배선층(130)을 제 2 봉지부(152g)로 갱몰딩(gang molding)시킨다. Referring to FIG. 3H, in the second molding step S8, the redistribution layer 130 is gang molded into the second encapsulation part 152g.

상기 제 2 봉지부(152g)는 상기 제 1 봉지부(151g')의 상면에 형성되어 상기 재배선층(130) 및 상기 제 1 봉지부(151g')를 몰딩한다. 또한, 상기 제 2 봉지부(152g)는 상기 재배선층(130)에 형성된 상기 솔더볼(140)의 일부를 외부로 노출시킨다. 상기 제 2 봉지부(152g)는 상기 제 1 봉지부(151g')와 동일한 재질인 EMC(Epoxy molding compound)로 형성될 수 있다. The second encapsulation part 152g is formed on an upper surface of the first encapsulation part 151g 'to mold the redistribution layer 130 and the first encapsulation part 151g'. In addition, the second encapsulation part 152g exposes a part of the solder ball 140 formed in the redistribution layer 130 to the outside. The second encapsulation portion 152g may be formed of an epoxy molding compound (EMC) made of the same material as the first encapsulation portion 151g '.

또한, 상기 제 2 몰딩 단계(S8) 후에는 각각의 반도체 다이(110)를 쏘잉하여 하나의 반도체 디바이스(100)를 완성할 수 있다. 이때, 상기 반도체 디바이스(100)는 상기 제 1 봉지부(151g') 및 제 2 봉지부(152g)를 쏘잉하여 형성된다.In addition, after the second molding step S8, one semiconductor device 100 may be completed by sawing each semiconductor die 110. In this case, the semiconductor device 100 is formed by sawing the first encapsulation part 151g 'and the second encapsulation part 152g.

도 3i를 참조하면, 상기와 같은 제조 방법으로 형성된 반도체 디바이스(100)가 도시되어 있다. 상기 반도체 디바이스(100)는 반도체 다이(110), 스터드 범프(120), 재배선층(130), 솔더볼(140), 제 1 봉지부(151) 및 제 2 봉지부(152)를 포함한다.
Referring to FIG. 3I, a semiconductor device 100 formed by the above manufacturing method is shown. The semiconductor device 100 includes a semiconductor die 110, a stud bump 120, a redistribution layer 130, a solder ball 140, a first encapsulation part 151, and a second encapsulation part 152.

이와 같이, 본 발명의 실시예에 따른 반도체 디바이스(100)의 제조 방법은 반도체 다이(110)에 스터드 범프(120)를 형성함으로써, 반도체 다이(110)의 실장 밀도를 높이고 기생 용량의 영향을 줄일 수 있다.As such, in the method of manufacturing the semiconductor device 100 according to the embodiment of the present invention, the stud bumps 120 are formed in the semiconductor die 110, thereby increasing the mounting density of the semiconductor die 110 and reducing the influence of parasitic capacitance. Can be.

또한, 본 발명의 실시예에 따른 반도체 디바이스(100)의 제조 방법은 잉크젯 프린팅 기술을 사용하여 재배선층(130)을 형성함으로써, 제조 공정을 줄일 수 있고 이에 따른 비용을 절감할 수 있게 된다.
In addition, in the method of manufacturing the semiconductor device 100 according to the embodiment of the present invention, by forming the redistribution layer 130 using an inkjet printing technique, the manufacturing process may be reduced and thus the cost may be reduced.

이상에서 설명한 것은 본 발명에 의한 반도체 디바이스 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
What has been described above is just one embodiment for carrying out the semiconductor device and the manufacturing method thereof according to the present invention, and the present invention is not limited to the above-described embodiment, and as claimed in the following claims, the present invention Without departing from the gist of the present invention, those skilled in the art to which the present invention pertains to the technical spirit of the present invention to the extent that various modifications can be made.

100: 반도체 디바이스
110: 반도체 다이
120: 스터드 범프
130: 재배선층
140: 솔더볼
150: 봉지부
151: 제 1 봉지부
152: 제 2 봉지부100: semiconductor device
110: semiconductor die
120: stud bump
130: redistribution layer
140: solder ball
150: encapsulation
151: first encapsulation
152: second encapsulation

Claims (13)

삭제delete 삭제delete 삭제delete 삭제delete 웨이퍼를 준비하는 웨이퍼 준비 단계;
상기 웨이퍼의 상면에 스터드 범프를 형성하는 스터드 범프 형성 단계;
상기 웨이퍼를 쏘잉하여 다수의 반도체 다이를 형성하는 쏘잉 단계;
상기 반도체 다이를 제 1 봉지부로 몰딩하는 제 1 몰딩 단계;
상기 제 1 봉지부를 백그라인딩하여 상기 스터드 범프의 일부를 노출시키는 백그라인딩 단계;
상기 스터드 범프에 재배선층을 형성하는 재배선층 형성 단계;
상기 재배선층에 솔더볼을 부착하는 솔더볼 부착 단계; 및
상기 재배선층을 제 2 봉지부로 몰딩하는 제 2 몰딩 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.A wafer preparation step of preparing a wafer;
Stud bump forming step of forming a stud bump on the upper surface of the wafer;
A sawing step of sawing the wafer to form a plurality of semiconductor dies;
A first molding step of molding the semiconductor die into a first encapsulation part;
Backgrinding the first encapsulation to expose a portion of the stud bumps;
A redistribution layer forming step of forming a redistribution layer on the stud bumps;
A solder ball attaching step of attaching solder balls to the redistribution layer; And
And a second molding step of molding the redistribution layer into a second encapsulation portion. 제 5 항에 있어서,
상기 쏘잉 단계 후에는 상기 반도체 다이를 캐리어로 옮기는 것을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 5, wherein
Transferring the semiconductor die to a carrier after the sawing step. 제 5 항에 있어서,
상기 제 1 몰딩 단계는 상기 제 1 봉지부로 상기 반도체 다이를 갱몰딩(gang molding) 시키는 것을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 5, wherein
And wherein said first molding step gang molding said semiconductor die with said first encapsulation. 제 5 항에 있어서,
상기 제 1 몰딩 단계에서 상기 제 1 봉지부는 EMC(Epoxy molding compound)로 이루어진 것을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 5, wherein
And in the first molding step, the first encapsulation portion is made of an epoxy molding compound (EMC). 제 5 항에 있어서,
상기 재배선층 형성 단계에서 상기 재배선층은 잉크젯 프린터로 형성되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 5, wherein
And in the redistribution layer forming step, the redistribution layer is formed of an inkjet printer. 제 5 항에 있어서,
상기 제 2 몰딩 단계는 상기 제 2 봉지부로 상기 재배선층을 갱몰딩(gang molding) 시키는 것을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 5, wherein
And wherein said second molding step gang molds said redistribution layer with said second encapsulation. 제 5 항에 있어서,
상기 제 2 몰딩 단계에서 상기 제 2 봉지부는 EMC(Epoxy molding compound)로 이루어진 것을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 5, wherein
And the second encapsulation portion is formed of an epoxy molding compound (EMC) in the second molding step. 제 5 항에 있어서,
상기 제 2 몰딩 단계는 상기 솔더볼의 일부를 몰딩하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 5, wherein
And wherein said second molding step molds a portion of said solder ball. 제 5 항에 있어서,
상기 제 2 몰딩 단계 후에는 상기 제 1 봉지부 및 상기 제 2 봉지부를 쏘잉하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 5, wherein
And sawing the first encapsulation portion and the second encapsulation portion after the second molding step.
KR1020100069624A 2010-07-19 2010-07-19 Fabricating method of semiconductor device KR101115889B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100069624A KR101115889B1 (en) 2010-07-19 2010-07-19 Fabricating method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100069624A KR101115889B1 (en) 2010-07-19 2010-07-19 Fabricating method of semiconductor device

Publications (2)

Publication Number Publication Date
KR20120008693A KR20120008693A (en) 2012-02-01
KR101115889B1 true KR101115889B1 (en) 2012-02-13

Family

ID=45840471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100069624A KR101115889B1 (en) 2010-07-19 2010-07-19 Fabricating method of semiconductor device

Country Status (1)

Country Link
KR (1) KR101115889B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102434823B1 (en) * 2014-03-10 2022-08-19 데카 테크놀로지 유에스에이 인코포레이티드 Semiconductor device and method comprising thickened redistribution layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964049A (en) * 1995-08-30 1997-03-07 Oki Electric Ind Co Ltd Chip size package and manufacture thereof
KR20020061813A (en) * 2001-01-18 2002-07-25 삼성전자 주식회사 Semiconductor chip package having dual bump and manufacturing method thereof
JP2007116193A (en) * 2007-01-05 2007-05-10 Seiko Epson Corp Method for manufacturing multilayer wiring substrate, electronic device, and electronic equipment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964049A (en) * 1995-08-30 1997-03-07 Oki Electric Ind Co Ltd Chip size package and manufacture thereof
KR20020061813A (en) * 2001-01-18 2002-07-25 삼성전자 주식회사 Semiconductor chip package having dual bump and manufacturing method thereof
JP2007116193A (en) * 2007-01-05 2007-05-10 Seiko Epson Corp Method for manufacturing multilayer wiring substrate, electronic device, and electronic equipment

Also Published As

Publication number Publication date
KR20120008693A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
US8873244B2 (en) Package structure
US7893547B2 (en) Semiconductor package with a support structure and fabrication method thereof
US8455304B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US9397068B2 (en) Package in package (PiP) electronic device and manufacturing method thereof
CN107134438A (en) Semiconductor devices and the method that insulating barrier is formed around semiconductor element
US11735435B2 (en) Quad flat no lead package and method of making
US20120013006A1 (en) Chip scale package and fabrication method thereof
JP6637769B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
US11721654B2 (en) Ultra-thin multichip power devices
KR101115889B1 (en) Fabricating method of semiconductor device
CN111199924B (en) Semiconductor packaging structure and manufacturing method thereof
CN109003946B (en) Package structure and method for manufacturing the same
US9935030B2 (en) Resin-encapsulated semiconductor device
US8247909B2 (en) Semiconductor package device with cavity structure and the packaging method thereof
US10163819B2 (en) Surface mount package and manufacturing method thereof
JP4979661B2 (en) Manufacturing method of semiconductor device
TW201027699A (en) Wiring member for semiconductor device, composite wiring member for semiconductor device, and resin-sealed semiconductor device
KR102050130B1 (en) Semiconductor package and a method of manufacturing the same
KR102365004B1 (en) Semiconductor package and a method of manufacturing the same
KR102340866B1 (en) Semiconductor package and a method of manufacturing the same
TW201426918A (en) Leadframe area array packaging technology
US9984980B2 (en) Molded lead frame device
JP2022182532A (en) Semiconductor device and manufacturing method for the same
JP2004134573A (en) Semiconductor device and its manufacturing process
TW201324720A (en) Semiconductor device packages/with extended leads and manufacturing methods thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 9