KR101114514B1 - Power semiconductor module - Google Patents

Power semiconductor module Download PDF

Info

Publication number
KR101114514B1
KR101114514B1 KR1020100029246A KR20100029246A KR101114514B1 KR 101114514 B1 KR101114514 B1 KR 101114514B1 KR 1020100029246 A KR1020100029246 A KR 1020100029246A KR 20100029246 A KR20100029246 A KR 20100029246A KR 101114514 B1 KR101114514 B1 KR 101114514B1
Authority
KR
South Korea
Prior art keywords
epoxy
gel
power semiconductor
semiconductor module
case
Prior art date
Application number
KR1020100029246A
Other languages
Korean (ko)
Other versions
KR20110109482A (en
Inventor
임재춘
허준영
Original Assignee
주식회사 다윈전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 다윈전자 filed Critical 주식회사 다윈전자
Priority to KR1020100029246A priority Critical patent/KR101114514B1/en
Publication of KR20110109482A publication Critical patent/KR20110109482A/en
Application granted granted Critical
Publication of KR101114514B1 publication Critical patent/KR101114514B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Abstract

본 발명은 전력용 반도체 모듈에 관한 것으로, 보다 상세하게는 케이스와 커버를 일체형으로 제작하여, 겔 경화 후에 즉시 에폭시를 주입하여 경화시킬 수 있는 구조의 케이스를 구비한 전력용 반도체 모듈에 관한 것이다.
본 발명에 따른 전력용 반도체 모듈은 케이스와, 상기 케이스에 삽입되어질 복수의 출력단자 및, 칩이 장착된 기판으로 구성된 전력용 반도체 모듈로서, 상기 케이스는 상기 출력단자가 삽입될 단자 삽입홀과; 상기 칩을 보호하고, 상기 출력 단자를 고정하기 위한 겔 및 에폭시 주입홀과; 상기 겔이 에폭시보다 열팽창 계수가 클 경우, 고온 경화 후 냉각되면 겔의 수축 팽창분만큼의 발생하는 틈을 방지하기 위한 공기 유입홀과; 상기 겔이 팽창하여, 에폭시가 밀어올려 짐과 동시에 자체 팽창된 에폭시를 처리하기 위한 공간을 형성하는 리브와; 모세관 현상에 의해 밀어 올려질 에폭시 량을 계산하여 그 깊이 및 직경이 결정되는 겔 충진홀 및; 나사가 삽입될 나사 삽입홀로 이루어진 것을 특징으로 한다.
본 발명에 따른 전력용 반도체 모듈은 케이스와 커버를 일체형으로 제작함으로써 제작 비용을 절감시킬 수 있으며, 겔이 경화된 후에, 별도의 기구물을 사용하지 않고도 즉시 에폭시를 주입할 수 있기에, 조립공정이 단순하여 생산성이 향상될 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor module, and more particularly, to a power semiconductor module having a case in which the case and the cover are integrally formed, and having a structure in which an epoxy can be injected and cured immediately after gel curing.
A power semiconductor module according to the present invention includes a power semiconductor module including a case, a plurality of output terminals to be inserted into the case, and a substrate on which a chip is mounted, the case comprising: a terminal insertion hole into which the output terminal is inserted; A gel and epoxy injection hole for protecting the chip and fixing the output terminal; An air inlet hole for preventing gaps generated by shrinkage expansion of the gel when the gel has a larger coefficient of thermal expansion than epoxy, when cooled after high temperature curing; A rib that expands the gel to form a space for processing the self-expanded epoxy while the epoxy is pushed up; A gel filling hole which calculates an amount of epoxy to be pushed up by capillary action and determines its depth and diameter; Characterized in that the screw is made of a screw insertion hole to be inserted.
The power semiconductor module according to the present invention can reduce the manufacturing cost by integrally manufacturing the case and the cover, and since the gel is cured, epoxy can be injected immediately without using a separate apparatus, so the assembly process is simple. The productivity can be improved.

Description

전력용 반도체 모듈{POWER SEMICONDUCTOR MODULE}Power Semiconductor Modules {POWER SEMICONDUCTOR MODULE}

본 발명은 전력용 반도체 모듈에 관한 것으로, 보다 상세하게는 케이스와 커버를 일체형으로 제작하여, 겔 경화 후에 즉시 에폭시를 주입하여 경화시킬 수 있는 구조의 케이스를 구비한 전력용 반도체 모듈에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor module, and more particularly, to a power semiconductor module having a case in which the case and the cover are integrally formed, and having a structure in which an epoxy can be injected and cured immediately after gel curing.

일반적으로, 일반적으로 전력용 반도체 모듈에는 베이스 기판(base substrate) 위에 탑재된 복수개의 전력용 반도체 칩들이 포함된다. 이 전력용 반도체 칩들은 외부 충격 등으로부터 보호되어야 하며, 이를 위하여 케이스를 사용하는 것이 일반적이다. 또한 전력용 반도체 모듈에는, 전력용 반도체 칩으로부터의 신호를 외부에 전송시키기 위한 단자(terminal)도 요구된다.In general, a power semiconductor module generally includes a plurality of power semiconductor chips mounted on a base substrate. These power semiconductor chips must be protected from external shocks and the like, and a case is generally used for this purpose. Further, the power semiconductor module also requires a terminal for transmitting a signal from the power semiconductor chip to the outside.

최근 단자와 케이스가 분리된 기존의 2 패키지 모듈 형식을 개선한 케이스와 단자의 일체형 전력용 반도체 모듈이 제안된 바 있다(일본 특허공개공보 평7-321285 참조). 상기 문헌에 기재된 전력용 반도체 모듈은 타이 바(tie bar)를 연결 수단으로 하여 케이스와 전극 단자를 일체화시킨 구조를 갖는다. 이와 같이 케이스와 전극 단자가 일체화된 전력용 반도체 모듈은, 전극 단자와 케이스가 분리된 기존의 전력용 반도체 모듈에 비교하여 여러 가지 장점들을 갖는다. 일 예로, 케이스 부착을 위한 솔더링(soldering) 공정과 전극 단자 부착을 위한 솔더링 공정을 동시에 수행할 수 있으며, 또한 전극 단자를 와이어를 통하지 않고 직접 솔더링함으로써 DBC(Direct Bonded Copper) 기판에 연결시킬 수 있으므로 표유 인덕턴스(stray inductance)를 감소시킬 수 있다.Recently, an integrated power semiconductor module of a case and a terminal has been proposed that improves the conventional two-package module type in which the terminal and the case are separated (see Japanese Patent Laid-Open No. 7-321285). The power semiconductor module described in this document has a structure in which a case and an electrode terminal are integrated with a tie bar as a connecting means. As described above, the power semiconductor module in which the case and the electrode terminal are integrated has various advantages as compared with the conventional power semiconductor module in which the electrode terminal and the case are separated. For example, a soldering process for attaching a case and a soldering process for attaching an electrode terminal may be performed at the same time, and the electrode terminal may be directly connected to a DBC (Direct Bonded Copper) substrate by soldering directly without a wire. It can reduce stray inductance.

그러나 종래의 전력용 모듈은 에폭시 팽창에 대비한 설계가 없기에, 열경화 중에 상기 겔이 팽창하여, 에폭시가 밀어올려 짐과 동시에 경화 중 열 팽창으로 인하여 부피가 커진 에폭시는 상기 케이스(10)에 변형을 일으키거나 상기 케이스(10) 외부로 유출될 우려가 있다. 또한, 상기 겔이 에폭시보다 열팽창 계수가 클 경우, 고온 경화 후 냉각되면 겔의 수축 팽창분만큼의 틈이 발생하는 문제점이 있었다.However, since the conventional power module has no design for epoxy expansion, the gel expands during thermosetting, and the epoxy is pushed up and the bulky epoxy due to thermal expansion during curing is deformed in the case 10. Or may leak out of the case 10. In addition, when the gel has a larger coefficient of thermal expansion than epoxy, there is a problem in that a gap as much as shrinkage expansion of the gel occurs when cooled after high temperature curing.

이를 해결하기 위해, 도 1 및 도 2에 도시된 바와 같이, 케이스(10)와, 상기 케이스(10)에 삽입되어질 출력단자(11) 및, 칩(17)이 장착된 기판(16)으로 구성되는 종래의 전력용 모듈은 상기 케이스(10)에 단자 삽입홀(12)과, 겔 및 에폭시 주입홀(13)과, 나사 삽입홀(14)이 형성되어 있으나, 그 외에도, 겔 유도관(15)을 구비함으로써, 팽창된 겔을 모세관 현상에 의해 흡수함으로써, 에폭시에 가해지는 부하를 흡수하려고 하였다.To solve this problem, as shown in FIGS. 1 and 2, a case 10, an output terminal 11 to be inserted into the case 10, and a substrate 16 on which a chip 17 is mounted are configured. Conventional power module is a terminal insertion hole 12, the gel and epoxy injection hole 13, the screw insertion hole 14 is formed in the case 10, in addition, the gel guide tube 15 By absorbing the expanded gel by capillary action, thereby absorbing the load applied to the epoxy.

그러나, 이러한 종래의 전력용 모듈은 케이스와 커버를 분리한 상태에서 칩을 보호하기 위해 겔을 주입하고, 주입된 겔이 경화할 때, 상기 겔의 팽창부피를 유도할 수 있는 상기 겔 유도관을 삽입한 후 경화시키고, 이후 에폭시를 주입하여 출력단자를 고정시킨 후에 커버를 부착하기에, 전력용 반도체 모듈을 조립하기 위한 조립공정이 복잡하다는 문제점이 발생하게 된다.
However, such a conventional power module injects a gel to protect the chip in a case where the case and the cover are separated, and the gel induction tube that can induce the expansion volume of the gel when the injected gel is cured. After inserting and curing, and after injecting epoxy to fix the output terminal to attach the cover, a problem arises that the assembly process for assembling the power semiconductor module is complicated.

따라서 본 발명의 목적은 이러한 문제점을 해결하기 위하여 안출된 것으로서, 케이스와 커버를 일체형으로 제작하여, 칩을 보호하기 위해 겔을 주입하고 주입된 겔이 경화 후에, 즉시 에폭시를 주입하여 출력단자를 고정하기 위해, 겔의 부피 팽창분을 내부 통로에서 흡수할 수 있게 제작된 케이스를 구비한 전력용 반도체 모듈을 제공하고자 하는 것이다.
Therefore, the object of the present invention was devised to solve this problem, and the case and the cover is made in one piece, the gel is injected to protect the chip, and after the injected gel is cured, epoxy is immediately injected to fix the output terminal. To this end, it is an object of the present invention to provide a power semiconductor module having a case made to absorb a volume expansion of the gel in the inner passage.

본 발명에 따른 전력용 반도체 모듈은 케이스와, 상기 케이스에 삽입되어질 복수의 출력단자 및, 칩이 장착된 기판으로 구성된 전력용 반도체 모듈로서, 상기 케이스는 상기 출력단자가 삽입될 단자 삽입홀과; 상기 칩을 보호하고, 상기 출력 단자를 고정하기 위한 겔 및 에폭시 주입홀과; 상기 겔이 에폭시보다 열팽창 계수가 클 경우, 고온 경화 후 냉각되면 겔의 수축 팽창분만큼의 발생하는 틈을 방지하기 위한 공기 유입홀과; 상기 겔이 팽창하여, 에폭시가 밀어올려 짐과 동시에 자체 팽창된 에폭시를 처리하기 위한 공간을 형성하는 리브와; 모세관 현상에 의해 밀어 올려질 에폭시 량을 계산하여 그 깊이 및 직경이 결정되는 겔 충진홀 및; 나사가 삽입될 나사 삽입홀로 이루어진 것을 특징으로 한다.A power semiconductor module according to the present invention includes a power semiconductor module including a case, a plurality of output terminals to be inserted into the case, and a substrate on which a chip is mounted, the case comprising: a terminal insertion hole into which the output terminal is inserted; A gel and epoxy injection hole for protecting the chip and fixing the output terminal; An air inlet hole for preventing gaps generated by shrinkage expansion of the gel when the gel has a larger coefficient of thermal expansion than epoxy, when cooled after high temperature curing; A rib that expands the gel to form a space for processing the self-expanded epoxy while the epoxy is pushed up; A gel filling hole which calculates an amount of epoxy to be pushed up by capillary action and determines its depth and diameter; Characterized in that the screw is made of a screw insertion hole to be inserted.

또한, 상기 겔 및 에폭시 주입홀을 통해 주입될 겔의 높이는 3~4 ㎜인 것을 특징으로 한다.In addition, the height of the gel to be injected through the gel and the epoxy injection hole is characterized in that 3 ~ 4 mm.

또한, 상기 겔 및 에폭시 주입홀을 통해 주입될 에폭시의 높이는 5~6 ㎜인 것을 특징으로 한다.In addition, the height of the epoxy to be injected through the gel and the epoxy injection hole is characterized in that 5 ~ 6 mm.

또한, 상기 주입된 겔의 두께는 상기 케이스의 밑단에서 상기 리브까지의 높이와 일치하는 것을 특징으로 한다.In addition, the thickness of the injected gel is characterized in that it corresponds to the height from the bottom of the case to the rib.

또한, 상기 출력단자는 각각 동일한 형상을 가짐으로써, 하나의 금형만으로 그 제작이 가능한 것을 특징으로 한다.In addition, the output terminals have the same shape, respectively, it is characterized in that the production is possible only with one mold.

또한, 상기 출력단자에는 에폭시가 진입되어질 에폭시 진입홀이 형성되어 있는 것을 특징으로 한다.In addition, the output terminal is characterized in that the epoxy entry hole is formed to enter the epoxy.

또한, 상기 리브에 의해, 상기 출력단자에만 에폭시가 유입되는 것을 특징으로 한다.In addition, the ribs, characterized in that the epoxy flows into the output terminal only.

또한, 상기 기판은 DBC 기판인 것을 특징으로 한다.
In addition, the substrate is characterized in that the DBC substrate.

상술한 바와 같이, 본 발명에 따른 전력용 반도체 모듈은 케이스와 커버를 일체형으로 제작함으로써 제작 비용을 절감시킬 수 있으며, 겔이 경화된 후에, 별도의 기구물을 사용하지 않고도 즉시 에폭시를 주입할 수 있기에, 조립공정이 단순하여 생산성이 향상될 수 있다는 이점이 있다.
As described above, the power semiconductor module according to the present invention can reduce the manufacturing cost by integrally manufacturing the case and the cover, and since the gel is cured, epoxy can be injected immediately without using a separate apparatus. As a result, the assembly process is simple and the productivity can be improved.

도 1은 종래의 전력용 반도체 모듈의 분해 사시도.
도 2는 도 1의 요부의 저면 사시도.
도 3은 본 발명에 따른 전력용 반도체 모듈의 분해 사시도.
도 4는 도 3의 요부의 저면 사시도.
도 5는 도 3의 요부를 A-A 선에 따라 절단한 단면도.
도 6은 본 발명에 따른 전력용 반도체 모듈의 조립 사시도.
도 7은 본 발명에 따른 전력용 반도체 모듈의 완성품의 사시도.1 is an exploded perspective view of a conventional power semiconductor module.
Fig. 2 is a bottom perspective view of the main portion of Fig. 1.
3 is an exploded perspective view of a power semiconductor module according to the present invention.
4 is a bottom perspective view of the main portion of FIG. 3;
FIG. 5 is a cross-sectional view of the main portion of FIG. 3 taken along line AA. FIG.
6 is an assembled perspective view of the power semiconductor module according to the present invention.
7 is a perspective view of the finished product of the power semiconductor module according to the present invention.

이하, 도면을 참조하면서 본 발명에 따른 전력용 반도체 모듈을 보다 상세히 기술하기로 한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략될 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 클라이언트나 운용자, 사용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, a power semiconductor module according to the present invention will be described in detail with reference to the drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to a client's or operator's intention or custom. Therefore, the definition should be based on the contents throughout this specification.

도면 전체에 걸쳐 같은 참조번호는 같은 구성 요소를 가리킨다.Like numbers refer to like elements throughout the drawings.

도 3은 본 발명에 따른 전력용 반도체 모듈의 분해 사시도이며, 도 4는 도 3의 요부의 저면 사시도이며, 도 5는 도 3의 요부를 A-A 선에 따라 절단한 단면도이며, 도 6은 본 발명에 따른 전력용 반도체 모듈의 조립 사시도이다.3 is an exploded perspective view of a power semiconductor module according to the present invention, FIG. 4 is a bottom perspective view of the main part of FIG. 3, FIG. 5 is a cross-sectional view of the main part of FIG. 3 taken along line AA, and FIG. Assembled perspective view of a power semiconductor module according to.

도 3 내지 도 6을 참조하면, 본 발명에 따른 전력용 모듈은 케이스(30)와, 상기 케이스(30)에 삽입되어질 출력단자(31) 및, 칩(37)이 장착된 기판(36)으로 구성된다. 3 to 6, the power module according to the present invention includes a case 30, an output terminal 31 to be inserted into the case 30, and a substrate 36 on which the chip 37 is mounted. It is composed.

상기 케이스(30)는 단자 삽입홀(32)과, 겔 및 에폭시 주입홀(33)과, 나사 삽입홀(34)과, 겔 충진홀(35)과, 공기 배출홀(38) 및, 리브(rib, 41)를 구비한다.The case 30 includes a terminal insertion hole 32, a gel and epoxy injection hole 33, a screw insertion hole 34, a gel filling hole 35, an air discharge hole 38, and a rib ( rib, 41).

여기서, 리브(41)는 상기 겔 및 에폭시 주입홀(33)을 통해 주입될 에폭시가 팽창할 공간을 구획하는 기능을 한다. 또한, 상기 출력단자(31)는 에폭시가 삽입될 에폭시 진입홀(31-1)을 구비한다.Here, the rib 41 functions to partition a space in which the epoxy to be injected through the gel and the epoxy injection hole 33 will expand. In addition, the output terminal 31 has an epoxy entry hole 31-1 into which an epoxy is to be inserted.

이제, 본 발명에 따른 전력용 모듈의 제조방법을 살펴보면, 칩(37)이 장착된 기판(36) 상에 출력단자(31)를 장착하고, 케이스(30)의 단자 삽입홀(32)을 통해 상기 출력단자(31)를 관통시킴으로써, 케이스(30)를 기판(36) 상에 장착한 후에, 겔 및 에폭시 주입홀(33)을 통해 겔을 주입하여 3~4 ㎜의 두께의 겔이 상기 실리콘 칩(37)과, 상기 출력단자(31)의 하부 부분을 덮게 한다.Now, looking at the manufacturing method of the power module according to the present invention, the output terminal 31 is mounted on the substrate 36 on which the chip 37 is mounted, and through the terminal insertion hole 32 of the case 30 By passing through the output terminal 31, the case 30 is mounted on the substrate 36, and then the gel is injected through the gel and the epoxy injection hole 33 so that a gel having a thickness of 3 to 4 mm is obtained from the silicon. The chip 37 and the lower portion of the output terminal 31 are covered.

여기서, 상기 겔 및 에폭시 주입홀(33)을 통해 주입된 상기 겔의 두께는 상기 케이스(30)의 밑단에서 상기 리브(41)까지의 높이와 일치한다. 또한, 상기 칩(37)을 덮은 겔은 액체물질이지만, 고온 경화 시에 점성의 물질로 변하는 특성을 가지고 있어, 상기 칩(37)을 보호하고, 절연 기능과 부식방지 기능을 제공한다. 또한, 과부하 등으로 인한 파괴 시, 점성으로 파편반경을 줄여준다.Here, the thickness of the gel injected through the gel and the epoxy injection hole 33 coincides with the height from the bottom of the case 30 to the rib 41. In addition, although the gel covering the chip 37 is a liquid material, it has a property of changing to a viscous material at high temperature curing, thereby protecting the chip 37 and providing an insulation function and an anti-corrosion function. Also, in case of breakdown due to overload, it reduces viscosity of fragments due to viscosity.

이후, 상기 겔이 경화된 후에, 상기 겔 및 에폭시 주입홀(33)을 통해 에폭시를 주입하여 5~6 ㎜의 두께의 에폭시가 상기 겔 상에 형성되게 함으로써, 상기 에폭시가 상기 출력단자(31)의 에폭시 진입홀(31-1)을 통해 진입함과 동시에 상기 겔에 덮인 출력단자(31)의 하부 부분 상에 에폭시가 덧씌워져, 출력단자(31)를 견고히 고정시킨다.Thereafter, after the gel is cured, an epoxy is injected through the gel and the epoxy injection hole 33 to form an epoxy having a thickness of 5 to 6 mm on the gel, whereby the epoxy is output to the output terminal 31. Epoxy is overlaid on the lower portion of the output terminal 31 covered with the gel at the same time as it enters through the epoxy entry hole 31-1, thereby firmly fixing the output terminal 31.

상기 겔 상에 형성된 에폭시는 액체물질이지만, 고온 경화 시에 단단히 굳어지는 특성을 가지고 있어, 상기 출력단자(31)를 고정시킴과 동시에 외부의 충격에 의해 상기 칩(37)에 가해지는 데미지를 줄일 수 있다.The epoxy formed on the gel is a liquid material, but has a property of firmly solidifying at high temperature, thereby fixing the output terminal 31 and reducing damage to the chip 37 by external impact. Can be.

여기서, 상기 겔과 에폭시는 경화 중에 팽창하는 성질이 있는데, 상기 겔이 팽창하여, 에폭시가 밀어올려 짐과 동시에 자체 팽창된 에폭시는 상기 케이스(30)에 형성된 리브(41)에 의해 구획된 공간으로 팽창되기에, 경화 중 열 팽창으로 인하여 부피가 커진 에폭시가 케이스(30)에 변형을 일으키거나 상기 케이스(30) 외부로 유출될 우려가 없다.Here, the gel and the epoxy have a property of expanding during curing, the gel is expanded, the epoxy is pushed up and at the same time the self-expanded epoxy into the space partitioned by the ribs 41 formed in the case 30 As it expands, there is no fear that bulky epoxy will deform or leak out of the case 30 due to thermal expansion during curing.

또한, 상기 겔이 에폭시보다 열팽창 계수가 클 경우, 고온 경화 후 냉각되면 겔의 수축 팽창분만큼의 틈이 발생하는 문제는 상기 케이스(30)에 형성된 공기 유입홀(38)에 의해 유입된 공기에 의해 에폭시에 대기압이 가해져 방지될 수 있다.In addition, when the gel has a larger coefficient of thermal expansion than epoxy, a problem in which a gap as much as the shrinkage expansion of the gel is generated when the gel is cooled after high temperature curing may be caused by the air introduced by the air inlet hole 38 formed in the case 30. This can be prevented by applying atmospheric pressure to the epoxy.

또한, 상기 리브(41)에 의해 구획된 공간으로 팽창되는 에폭시의 일정량은 모세관 현상에 의해 상기 케이스(30)에 형성된 에폭시 충진홀(35)로 밀어 올려져, 상기 에폭시 충진홀(35)은 에폭시로 충진될 수 있다. In addition, a certain amount of epoxy expanded into the space partitioned by the ribs 41 is pushed up to the epoxy filling hole 35 formed in the case 30 by the capillary phenomenon, the epoxy filling hole 35 is epoxy Can be filled.

만약, 상기 에폭시 충진홀(35)의 깊이 및 직경이 너무 작으면, 모세관 현상에 의해 밀어 올려진 에폭시가 케이스(30) 외부로 유출될 수 있기에, 상기 에폭시 충진홀(35)은 다수의 실험에 의해, 상기 리브(41)에 의해 구획된 공간에 의해 처리되어질 에폭시 량과 모세관 현상에 의해 밀어 올려질 에폭시 량을 계산하여 그 깊이 및 직경이 결정되어 진다.If the depth and diameter of the epoxy filling hole 35 is too small, the epoxy pushed up by the capillary phenomenon may flow out of the case 30, so that the epoxy filling hole 35 may be used in many experiments. By this, the amount of epoxy to be treated by the space partitioned by the ribs 41 and the amount of epoxy to be pushed up by the capillary phenomenon are calculated and its depth and diameter are determined.

최종적으로, 도 7에 도시되 바와 같이, 상기 겔 및 에폭시 주입홀(33)을 통해 주입된 상기 겔 및 에폭시가 충분히 경화되면, 상기 나사 삽입홀(34)에 나사를 삽입하고, 상기 케이스(30)의 단자 삽입홀(32)을 관통하여 돌출된 출력단자(31)를 직각으로 절곡시켜, 최종제품을 완성한다.Finally, as shown in FIG. 7, when the gel and epoxy injected through the gel and epoxy injection hole 33 are sufficiently cured, a screw is inserted into the screw insertion hole 34 and the case 30 The output terminal 31 which protrudes through the terminal insertion hole 32 of () is bent at a right angle to complete the final product.

본 발명에 따른 전력용 반도체 모듈은 케이스와 커버를 일체형으로 제작함으로써 제작 비용을 절감시킬 수 있으며, 겔이 경화된 후에, 별도의 기구물을 사용하지 않고도 즉시 에폭시를 주입할 수 있기에, 조립공정이 단순하여 생산성이 향상될 수 있다,The power semiconductor module according to the present invention can reduce the manufacturing cost by integrally manufacturing the case and the cover, and since the gel is cured, epoxy can be injected immediately without using a separate apparatus, so the assembly process is simple. Productivity can be improved,

비록, 본 발명의 실시 예에선, 2개의 에폭시 충진홀 및 공기 유입홀이 각각 형성되어 있지만, 상기 에폭시 충진홀 및 공기 유입홀의 갯수는 이에 제한되지는 않는다.Although, in the embodiment of the present invention, two epoxy filling holes and air inlet holes are formed respectively, the number of the epoxy filling hole and the air inlet hole is not limited thereto.

또한, 주입된 겔 및 에폭시의 두께는 에폭시 충진홀의 깊이 및 직경에 의해 변화될 수도 있기에, 본 발명의 실시 예에선, 두께가 3~4 ㎜가 되게 겔이 주입되고, 두께가 5~6 ㎜가 되게 에폭시가 주입되나, 상기 주입된 겔 및 에폭시의 두께는 변화될 수 있다.In addition, since the thickness of the injected gel and epoxy may be changed by the depth and diameter of the epoxy filling hole, in the embodiment of the present invention, the gel is injected so that the thickness is 3 to 4 mm, and the thickness is 5 to 6 mm The epoxy is injected, but the thickness of the injected gel and epoxy can be changed.

또한, 상기 출력단자에 형성된 에폭시 진입홀의 크기도 주입되는 에폭시의 두께에 따라 달라질 수 있다.In addition, the size of the epoxy entry hole formed in the output terminal may also vary depending on the thickness of the epoxy injected.

또한, 본 발명의 실시 예에선, 전력용 반도체 모듈에 근거하여 설명되었지만, 본 발명이 이에 제한되지 않음은 당연하다.In addition, although the embodiment of the present invention has been described based on the power semiconductor module, the present invention is not limited thereto.

이상과 같이 본 발명은 양호한 실시 예에 근거하여 설명하였지만, 이러한 실시 예는 본 발명을 제한하려는 것이 아니라 예시하려는 것이므로, 본 발명이 속하는 기술분야의 숙련자라면 본 발명의 기술사상을 벗어남이 없이 위 실시 예에 대한 다양한 변화나 변경 또는 조절이 가능할 것이다. 그러므로, 본 발명의 보호 범위는 본 발명의 기술적 사상의 요지에 속하는 변화 예나 변경 예 또는 조절 예를 모두 포함하는 것으로 해석되어야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, Various changes, modifications or adjustments to the example will be possible. Therefore, the scope of protection of the present invention should be construed as including all changes, modifications, and adjustments that fall within the spirit of the technical idea of the present invention.

10, 30: 케이스 11, 31: 출력 단자
12, 32: 단자 삽입홀 13, 33: 겔 및 에폭시 주입홀
14, 34: 나사 삽입홀 15: 겔 유도관
16, 36: 기판 17, 37: 칩
31-1: 에폭시 진입홀 35: 에폭시 충진홀
38: 공기 유입홀 41: 리브10, 30: case 11, 31: output terminal
12, 32: terminal insertion hole 13, 33: gel and epoxy injection hole
14, 34: screw insertion hole 15: gel guide tube
16, 36: substrate 17, 37: chip
31-1: epoxy entry hole 35: epoxy filling hole
38: air inlet hole 41: rib

Claims (8)

케이스(30)와, 상기 케이스(30)에 삽입되어질 복수의 출력단자(31) 및, 칩(37)이 장착된 기판(36)으로 구성된 전력용 반도체 모듈에 있어서,
상기 케이스(30)는 상기 출력단자(31)가 삽입될 단자 삽입홀(32)과;
상기 칩(37)을 보호하고, 상기 출력 단자(31)를 고정하기 위한 겔 및 에폭시 주입홀(33)과;
상기 겔이 에폭시보다 열팽창 계수가 클 경우, 일정한 열에너지에 의한 경화 후 냉각되면 겔의 수축 팽창분만큼의 발생하는 틈을 방지하기 위한 공기 유입홀(38)과;
상기 겔이 팽창하여, 에폭시가 밀어올려 짐과 동시에 자체 팽창된 에폭시를 처리하기 위한 공간을 형성하는 리브(41)와;
모세관 현상에 의해 밀어 올려질 에폭시 량을 계산하여 그 깊이 및 직경이 결정되는 겔 충진홀(35) 및;
나사가 삽입될 나사 삽입홀(34)로 이루어진 것을 특징으로 하는 전력용 반도체 모듈.
In the power semiconductor module comprising a case 30, a plurality of output terminals 31 to be inserted into the case 30, and a substrate 36 on which the chip 37 is mounted,
The case 30 includes a terminal insertion hole 32 into which the output terminal 31 is inserted;
A gel and epoxy injection hole 33 for protecting the chip 37 and fixing the output terminal 31;
When the gel has a larger coefficient of thermal expansion than epoxy, the air inlet hole (38) to prevent the gap generated by the shrinkage expansion of the gel when the gel is cooled after curing by a constant thermal energy;
A rib (41) which expands the gel to form a space for processing the self-expanded epoxy while the epoxy is pushed up;
A gel filling hole 35 having a depth and a diameter determined by calculating an amount of epoxy to be pushed up by a capillary phenomenon;
Power semiconductor module, characterized in that consisting of a screw insertion hole 34 to be inserted into the screw.
제1항에 있어서,
상기 겔 및 에폭시 주입홀(33)을 통해 주입될 겔의 높이는 3~4 ㎜인 것을 특징으로 하는 전력용 반도체 모듈.The method of claim 1,
The power semiconductor module, characterized in that the height of the gel to be injected through the gel and the epoxy injection hole 33 is 3 ~ 4 mm. 제1항에 있어서,
상기 겔 및 에폭시 주입홀(33)을 통해 주입될 에폭시의 높이는 5~6 ㎜인 것을 특징으로 하는 전력용 반도체 모듈.
The method of claim 1,
A power semiconductor module, characterized in that the height of the epoxy to be injected through the gel and the epoxy injection hole 33 is 5 ~ 6 mm.
제2항에 있어서,
상기 주입된 겔의 두께는 상기 케이스(30)의 밑단에서 상기 리브(41)까지의 높이와 일치하는 것을 특징으로 하는 전력용 반도체 모듈.
The method of claim 2,
The thickness of the injected gel is a power semiconductor module, characterized in that the same as the height from the bottom of the case (30) to the rib (41).
제1항에 있어서,
상기 출력단자(31)는 각각 동일한 형상을 가짐으로써, 하나의 금형만으로 그 제작이 가능한 것을 특징으로 하는 전력용 반도체 모듈.
The method of claim 1,
The output terminal 31 has the same shape, respectively, the power semiconductor module, it characterized in that the production is possible with only one mold.
제1항 또는 제5항에 있어서,
상기 출력단자(31)에는 에폭시가 진입되어질 에폭시 진입홀(31-1)이 형성되어 있는 것을 특징으로 하는 전력용 반도체 모듈.
The method according to claim 1 or 5,
The power terminal module, characterized in that the output terminal 31 is formed with an epoxy entry hole (31-1) for the epoxy to enter.
제1항에 있어서,
상기 리브에 의해, 상기 출력단자(31)에만 에폭시가 유입되는 것을 특징으로 하는 전력용 반도체 모듈.
The method of claim 1,
The power semiconductor module, characterized in that by the ribs, the epoxy flows into only the output terminal (31).
제1항에 있어서,
상기 기판은 DBC(Direct Bonded Copper) 기판인 것을 특징으로 하는 전력용 반도체 모듈.The method of claim 1,
The substrate is a power semiconductor module, characterized in that the DBC (Direct Bonded Copper) substrate.
KR1020100029246A 2010-03-31 2010-03-31 Power semiconductor module KR101114514B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100029246A KR101114514B1 (en) 2010-03-31 2010-03-31 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100029246A KR101114514B1 (en) 2010-03-31 2010-03-31 Power semiconductor module

Publications (2)

Publication Number Publication Date
KR20110109482A KR20110109482A (en) 2011-10-06
KR101114514B1 true KR101114514B1 (en) 2012-02-24

Family

ID=45026696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100029246A KR101114514B1 (en) 2010-03-31 2010-03-31 Power semiconductor module

Country Status (1)

Country Link
KR (1) KR101114514B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180037026A (en) * 2015-09-14 2018-04-10 선워드 인텔리전트 이큅먼트 컴퍼니, 리미티드 Pile frame and its installation method
KR20200058217A (en) 2018-11-19 2020-05-27 주식회사 에코세미텍 Dbc guide jig

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001427U (en) * 1999-06-29 2001-01-15 김충환 case structure for electronic semiconductor module

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001427U (en) * 1999-06-29 2001-01-15 김충환 case structure for electronic semiconductor module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180037026A (en) * 2015-09-14 2018-04-10 선워드 인텔리전트 이큅먼트 컴퍼니, 리미티드 Pile frame and its installation method
KR102038877B1 (en) 2015-09-14 2019-10-31 선워드 인텔리전트 이큅먼트 컴퍼니, 리미티드 Pile frame and its installation method
KR20200058217A (en) 2018-11-19 2020-05-27 주식회사 에코세미텍 Dbc guide jig

Also Published As

Publication number Publication date
KR20110109482A (en) 2011-10-06

Similar Documents

Publication Publication Date Title
CN102820288B (en) Power model and its manufacture method
US7449726B2 (en) Power semiconductor apparatus
CN102405523A (en) Encapsulated circuit device for substrates with absorption layer and method for producing the same
US20100117216A1 (en) Chip package structure
US10314178B2 (en) Package module
US20100177483A1 (en) Electrical equipment unit
CN105990258B (en) semiconductor module and resin case
US9640857B2 (en) Communication module
KR20150060036A (en) Power Semi-conductor module and Method of the Manufacturing the same
KR101114514B1 (en) Power semiconductor module
US20180102304A1 (en) Electronic module and method for encapsulation thereof
KR102252362B1 (en) Semiconductor device
KR20190089169A (en) Electrical assembly
KR100591509B1 (en) Semiconductor device
KR20150072898A (en) Semi-Conductor Package and the Method of Manufacturing for the same
CN104392969A (en) Impact-resistant packaging structure of multi-chip integrated circuit
CN104465555A (en) Semiconductor package and manufacturing method thereof
JP6462529B2 (en) Power semiconductor module manufacturing method and power semiconductor module
JP6417758B2 (en) Semiconductor device
CN108885939B (en) Capacitor and method for manufacturing capacitor
KR101412913B1 (en) Semiconductor Package, Manufacturing Method Thereof and Semiconductor Package Manufacturing Mold
US7084003B2 (en) Method for manufacturing semiconductor device packages
JP2005353713A (en) Semiconductor device
JP6011277B2 (en) Manufacturing method of semiconductor device
CN111769090A (en) Plastic packaging power module, plastic packaging mold and plastic packaging method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 9