KR101113325B1

KR101113325B1 - Method for verifying Optical Proximity Correction

Info

Publication number: KR101113325B1
Application number: KR1020090047455A
Authority: KR
Inventors: 이전규; 유균
Original assignee: 주식회사 하이닉스반도체
Priority date: 2009-05-29
Filing date: 2009-05-29
Publication date: 2012-03-14
Also published as: KR20100128825A

Abstract

OPC 검증과정에서 핀치 빛 브리지 위험이 있는 포인트를 추출하는 방법에 있어서 각 피치에 따라 서로 다른 값을 적용함으로써 검출 에러가 포인트를 줄임으로써 인력의 낭비를 줄이고 효율을 높일 수 있는 광근접 보정 검증방법이 제공된다. 광근접 보정 검증 방법은, 광근접 보정(OPC)이 정확히 이루어졌는지를 검증하는 방법에 있어서, 패턴의 피치(pitch)별로 서로 다른 허용치(tolerance)를 적용하여 광근접 보정(OPC) 검증을 수행하는 것을 특징으로 한다.In the method of extracting the point of danger of pinch light bridge in OPC verification process, by applying different values according to each pitch, the optical error correction verification method can reduce the waste of manpower and increase efficiency by reducing the point of detection error. Is provided. The optical proximity correction verification method is a method of verifying that optical proximity correction (OPC) is correctly performed. The optical proximity correction (OPC) verification is performed by applying different tolerances for each pitch of a pattern. It is characterized by.

광근접 효과, 광근접 보정(OPC), OPC 검증, 허용치 Optical proximity effect, optical proximity correction (OPC), OPC verification, tolerance

Description

Method for verifying Optical Proximity Correction

본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 광근접 보정(Optical Proximity effect Correction; OPC)을 진행한 후 OPC의 이상 여부를 확인하는 OPC 검증과정에서 핀치 빛 브리지 위험이 있는 포인트를 추출하는 방법에 있어서 각 피치에 따라 서로 다른 값을 적용함으로써 검출 에러가 발생하는 포인트가 줄어들어 인력의 낭비를 줄이고 효율을 높일 수 있는 반도체소자의 광근접보정 검증 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and in particular, a method for extracting a point with a pinch light bridge risk during an OPC verification process that checks whether an OPC is abnormal after performing Optical Proximity Effect Correction (OPC). The present invention relates to a method for verifying optical proximity correction of a semiconductor device, in which a point at which a detection error occurs is reduced by applying different values for each pitch, thereby reducing the waste of manpower and increasing efficiency.

반도체 장치가 점점 고집적화되고, 반도체 장치의 고집적화에 따라 패턴의 선폭이 점점 미세화되고 있다. 미세 선폭을 갖는 패턴을 포토 리소그래피 공정을 통해 웨이퍼상에 정확하게 구현하는 것이 매우 어려워지고 있다. 이로 인해 마스크상의 회로패턴을 웨이퍼상에 전사할 때, 노광장치에 사용되는 광 파장 이하의 미세 선폭을 갖는 패턴에 대한 해상력이 요구되고 있다.As semiconductor devices are increasingly integrated, the line widths of patterns are becoming smaller as the semiconductor devices become more integrated. It is very difficult to accurately implement patterns with fine line widths on a wafer through a photolithography process. For this reason, when transferring the circuit pattern on a mask on a wafer, the resolution of the pattern which has the fine line width below the optical wavelength used for an exposure apparatus is calculated | required.

반도체 장치의 패턴들은 포토 리소그래피 공정 및 식각공정에 의해 형성된다. 먼저, 웨이퍼상에 형성될 반도체 장치의 패턴에 대한 레이아웃을 설계한다. 레 이아웃된 반도체 장치의 패턴들에 근거하여 마스크를 제작한다. 마스크는 광이 투과되는 투명 기판상에 광차단층이 배열되는 구조를 갖는다. 투명기판은, 예를 들어 석영을 포함하고, 상기 광차단층은 예를 들어 크롬 등을 포함할 수 있다. 마스크를 이용한 포토 리소그래피 공정을 수행하여 웨이퍼상에 패턴을 형성하게 된다. 이때, 마스크상의 회로패턴을 포토 리소그래피공정을 통해 웨이퍼상에 전사시켜 웨이퍼상에 회로 패턴을 형성하는 경우, 웨이퍼상의 전사 회로 패턴과 실제 설계 회로패턴 간에 격차가 생기게 된다. 이러한 격차는 포토 리소그래피 공정에서의 광근접 효과(optical proximity effect) 또는 식각공정에서의 로딩효과 등에 기인한다. 이러한 웨이퍼상으로 전사되는 회로 패턴의 변형은 노광장치에서 사용되는 광 파장 이하의 미세 선폭을 갖는 패턴에서 특히 심각하다.The patterns of the semiconductor device are formed by a photolithography process and an etching process. First, a layout for the pattern of the semiconductor device to be formed on the wafer is designed. A mask is fabricated based on the patterns of the laid out semiconductor device. The mask has a structure in which a light blocking layer is arranged on a transparent substrate through which light is transmitted. The transparent substrate may include, for example, quartz, and the light blocking layer may include, for example, chromium. A photolithography process using a mask is performed to form a pattern on the wafer. At this time, when the circuit pattern on the mask is transferred onto the wafer through a photolithography process to form a circuit pattern on the wafer, a gap occurs between the transfer circuit pattern on the wafer and the actual design circuit pattern. This gap is due to the optical proximity effect in the photolithography process or the loading effect in the etching process. The deformation of the circuit pattern transferred onto the wafer is particularly serious in patterns having a fine line width below the light wavelength used in the exposure apparatus.

광근접 효과에 의해 패턴이 변형되는 문제를 해결하고, 해상력을 증가시키기 위해 광근접 보정(OPC; Optical Proximity Correction) 방법을 이용하고 있다. 광근접 보정(OPC) 공정은, 마스크 패턴 배치에 대응하는 마스크 패턴 보정량을 사전에 룰 테이블화해 두고, 마스크 패턴 배치 정보를 기초로 룰 테이블을 참조하면서 보정하는 룰 베이스 보정(rule based correction) 방법과, 마스크 패턴 정보 및 웨이퍼 프로세스 조건을 기초로 웨이퍼 상에 전사되는 이미지를 예측하고, 원하는 값을 얻을 수 있도록 마스크 패턴에 보정을 하는 모델 베이스 보정(model based correction) 방법으로 구분된다. 이러한 광 근접 효과 보정(OPC) 공정에 의해, 포토 마스크의 미세한 패턴을 웨이퍼 상에 설계대로 충실하게 완성할 수 있다.Optical Proximity Correction (OPC) is used to solve the problem of pattern deformation due to the optical proximity effect and to increase the resolution. The optical proximity correction (OPC) process includes a rule-based correction method of correcting a mask pattern correction amount corresponding to a mask pattern arrangement in advance in a rule table and referring to a rule table based on the mask pattern arrangement information; For example, the image is classified into a model based correction method of predicting an image to be transferred onto a wafer based on mask pattern information and wafer process conditions, and correcting a mask pattern to obtain a desired value. By such an optical proximity effect correction (OPC) process, the fine pattern of a photo mask can be faithfully completed as a design on a wafer.

광근접 보정은 설계 레이아웃에서 추출된 전체 칩의 데이터베이스(full chip database)를 이용하여 전체 칩의 데이터베이스에 설계자가 만든 레시피(recipe)를 적용하여 광근접 보정(OPC)을 실시하고 이를 검증하는 순서로 진행된다. Optical proximity correction is performed by applying a recipe made by a designer to a database of all chips using a full chip database extracted from a design layout, and then performing an optical proximity correction (OPC) and verifying it. Proceed.

반도체 소자의 디자인 룰(design rule)이 점차 줄어들면서 광근접 보정(OPC)의 중요성은 더욱 높아지게 되었고, 동시에 OPC 후 OPC의 이상 여부 및 취약(weak) 포인트를 찾아내어 다시 OPC에 피드백(feedback)함으로써 OPC 신뢰도를 높이는 OPC 검증(OPC verification)의 중요성 또한 커지게 되었다. OPC 검증에 있어서 가장 중요한 부분이라 할 수 있는 것이 핀치(pinch) 또는 브리지(bridge) 위험이 있는 취약 포인트를 찾아내는 것이라 할 수 있다. 현재 사용되고 있는 대부분의 OPC 검증 툴(tool)들은 이러한 핀치, 브리지 위험이 있는 부분을 피치(pitch)에 상관없이 하나의 허용치(tolerance)를 주어 검출하고 있다. 즉, 가장 취약한 부분을 기준으로 그보다 이하로 패터닝될 것으로 예상되는 포인트를 찾아내는 방법을 사용하고 있다. 이 경우 특정 피치(pitch)에서는 취약한 포인트가 아님에도 불구하고 취약 포인트로 검출되어 리뷰(review)하는 데 인력과 시간을 낭비하는 문제를 야기한다.As the design rules of semiconductor devices decrease, the importance of optical proximity correction (OPC) becomes more important, and at the same time, by detecting the abnormality and weak point of OPC after OPC and feeding back to OPC The importance of OPC verification to increase OPC reliability has also grown. The most important part of OPC verification is to find the weak points with pinch or bridge risk. Most OPC verification tools currently in use detect these pinch and bridge risk areas with a single tolerance, regardless of the pitch. In other words, the method is used to find the point that is expected to be patterned below the most vulnerable part. In this case, although it is not a weak point at a certain pitch, it is detected as a weak point and causes a problem of wasting manpower and time to review.

본 발명이 이루고자 하는 기술적 과제는 OPC 검증과정에서 핀치 빛 브리지 위험이 있는 포인트를 추출하는 방법에 있어서 각 피치에 따라 서로 다른 값을 적용함으로써 검출 에러가 포인트를 줄임으로써 인력의 낭비를 줄이고 효율을 높일 수 있는 광근접 효과 보정 검증방법을 제공함에 있다.The technical problem to be achieved in the present invention is to apply a different value for each pitch in the method of extracting the point of risk of pinch light bridge in OPC verification process to reduce the waste of manpower and increase the efficiency by reducing the point of detection error The present invention provides a method for verifying optical proximity correction.

상기 기술적 과제를 달성하기 위하여 본 발명에 따른 광근접 보정 검증방법은, 광근접보정(OPC)가 정확히 이루어졌는지를 검증하는 방법에 있어서, 패턴의 피치(pitch)별로 서로 다른 허용치(tolerance)를 적용하여 광근접보정(OPC) 검증을 수행하는 것을 특징으로 한다.In order to achieve the above technical problem, the optical proximity correction verification method according to the present invention, in the method of verifying that the optical proximity correction (OPC) is made correctly, different tolerances are applied for each pitch of the pattern (pitch) Optical proximity correction (OPC) verification.

노광 단계에서 비대칭 조명계를 사용하는 경우 패턴의 피치 뿐만 아니라 패턴의 배열 방향에 따라 다른 허용치를 적용할 수 있다.When the asymmetric illumination system is used in the exposure step, different tolerances may be applied depending on not only the pitch of the pattern but also the arrangement direction of the pattern.

상기 기술적 과제를 이루기 위하여 본 발명에 따른 광근접 보정 검증방법은, 광근접 보정(OPC)을 수행할 패턴에 대해 듀티 테이블 및 패터닝 한계를 설정하는 단계와 , 광근접 보정(OPC) 모델링 및 룰 테이블을 작성하는 단계와, 작성된 광근접보정 모델 및 룰 테이블에 따라 광근접 보정(OPC)을 실시하는 단계와, 광근접보정(OPC)가 수행된 패턴에 대해, 패턴의 피치(pitch)별로 서로 다른 허용치(tolerance)를 적용하여 검증하는 단계, 및 검증 단계를 통과하면 광근접 보정(OPC)된 결과대로 마스크를 제작하고, 검증 단계를 통과하지 못하면 광근접 보 정(OPC) 모델링 및 룰 테이블을 다시 작성하는 것을 특징으로 한다.In order to achieve the above technical problem, the optical proximity correction verification method according to the present invention includes setting a duty table and a patterning limit for a pattern to perform optical proximity correction (OPC), and optical proximity correction (OPC) modeling and rule table. The step of creating the, and the step of performing the optical proximity correction (OPC) according to the created optical proximity correction model and rule table, and for the pattern on which the optical proximity correction (OPC) is performed, different for each pitch of the pattern Verifying by applying tolerance, and if the verification passes, the mask is fabricated as the result of the optical proximity correction (OPC). If the verification step is not passed, the optical proximity correction (OPC) modeling and rule table is re-created. It is characterized by making.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 1은 광근접 보정(OPC)을 수행하는 과정을 나타낸 공정 흐름도이다.1 is a process flow diagram illustrating a process of performing optical proximity correction (OPC).

도 1을 참조하면, 광근접 보정(OPC)이 시작되면, 먼저 웨이퍼 상에 구현하고자 하는 목표 패턴에 대한 듀티 테이블(duty table)을 작성하고 패터닝 한계를 설정한다(단계 110). 목표 패턴에 대한 듀티 테이블이 작성되면, OPC 모델링을 수행하고 룰 테이블(rule table)을 작성한다(단계 120). OPC 모델링은 여러 공정 조건에 대한 정보, 예컨대 조명 조건이나 마스크의 종류 및 레지스트 특성 등에 대한 정보와, 해당 공정 조건으로 노광한 웨이퍼에서 다양한 패턴에 대한 패턴 선폭(CD)을 측정하고, 이렇게 추출된 데이터로부터 원하는 패턴 크기가 만들어지도록 레이아웃의 변화량을 예측하여 OPC를 진행하기 위한 모델을 생성하는 과정이다. Referring to FIG. 1, when an optical proximity correction (OPC) is started, a duty table for a target pattern to be implemented on a wafer is first created and a patterning limit is set (step 110). Once the duty table for the target pattern is created, OPC modeling is performed and a rule table is created (step 120). OPC modeling measures information on various process conditions, such as information on lighting conditions, mask types and resist characteristics, and pattern line widths (CDs) of various patterns on wafers exposed under the process conditions. It is a process of generating a model for OPC by predicting the amount of change in layout so that a desired pattern size is created from the PPC.

OPC 모델링과 룰 테이블 작성이 완료되면, 작성된 룰 테이블에 따라 OPC를 수행한다(단계 130). OPC를 수행한 다음에는 OPC가 제대로 수행되었는지를 확인하는 OPC 검증을 실시한다(단계 140). OPC 검증은 OPC가 적절히 수행되었는지의 여부 를 패턴의 컨투어 시뮬레이션(simulation contour)을 통해 검증하는 작업을 말한다. 이때, OPC를 통한 시뮬레이션 컨투어가 에러 수용 범위(error tolerance)를 벗어난 경우 모델 캘리브레이션 또는 룰 테이블을 수정하여 모든 마스크 영역에 걸쳐 OPC를 재수행한다(단계 150). 그리고 OPC를 수행한 모델과 OPC가 완료된 이후 검증에 사용된 모델이 동일한 경우, 동일한 모델이 사용되었으므로, 검증 단계에서 OPC 수행 시 지정한 에러 수용 범위 내에 모든 패턴들이 만족해야 하나, 실제로는 OPC 수행 방법과 OPC 검증을 수행하는 방법이 서로 다르므로, 동일한 모델을 사용하는 경우일지라도 서로 다른 결과를 보일 수 있다. 이러한 과정을 반복하여, 결과적인 시뮬레이션 컨투어가 에러 수용 범위 내에 있을 경우, OPC된 레이아웃을 이용하여 실제 마스크를 제작하게 된다.When OPC modeling and rule table creation are completed, OPC is performed according to the created rule table (step 130). After performing the OPC, OPC verification is performed to confirm that the OPC was performed properly (step 140). OPC verification refers to verifying whether or not OPC has been properly performed through a contour contour of a pattern. At this time, if the simulation contour through the OPC is out of the error tolerance (error tolerance), the model calibration or rule table is modified to perform the OPC over all the mask areas (step 150). If the model that performed OPC and the model used for verification after the completion of OPC are the same, the same model is used. Therefore, all patterns must satisfy within the error tolerance specified when performing OPC in the verification step. Because OPC verification is different, different results can be seen even with the same model. By repeating this process, if the resulting simulation contour is within error tolerance, the actual mask is fabricated using the OPC layout.

도 2a 및도 2b는 소정 패턴에 대해 OPC 검증을 수행한 결과를 나타낸 도면이다.2A and 2B illustrate results of performing OPC verification on a predetermined pattern.

도 2a의 경우 시뮬레이션 CD를 30㎚, 핀치 허용치를 45㎚로 설정하여 OPC 검증을 수행한 결과이고, 도 2b는 시뮬레이션 CD를 38㎚, 핀치 허용치를 50㎚로 설정하여 OPC 검증을 수행한 결과이다. 도시된 바와 같이, 설정해준 허용치 이하로 패터닝될 것으로 시뮬레이션한 결과, 예상되는 포인트가 검출되었다.In the case of FIG. 2A, OPC verification is performed by setting the simulation CD to 30 nm and the pinch allowance to 45 nm. FIG. 2B is a result of performing the OPC verification by setting the simulation CD to 38 nm and the pinch allowance to 50 nm. . As shown, the simulation predicted that the pattern would be below the set tolerance. The expected point was detected.

현재 대부분의 OPC 검증 툴은 하나의 허용치로 핀치, 브리지 위험 포인트를 검출하고 있다. 그러나, 실제로는 패턴의 피치(pitch)에 따라서 패터닝되는 최소 선폭의 값이 서로 다르게 나타난다.Currently, most OPC verification tools detect pinch and bridge critical points with one tolerance. However, in practice, the value of the minimum line width to be patterned differs depending on the pitch of the pattern.

도 3a 및 도 4b는 마스크 패턴의 레이아웃 CD를 스플릿하여 패터닝 가능한 최소 선폭(CD)을 보여주는 MEEF 그래프이다.3A and 4B are MEEF graphs showing a minimum line width (CD) that can be patterned by splitting a layout CD of a mask pattern.

먼저, 도 3a는 BISL의 마스크 레이아웃을 도시한 레이아웃도이고, 도 3b는 BISL용 마스크의 CD를 64㎚에서 92㎚까지 변화시키면서 DI CD를 측정한 결과를 나타낸 그래프이다. 도시된 바와 같이, 피치가 작은 BISL의 경우 50㎚까지 DI CD가 측정가능한 것으로 나타났는데, 이는 BISL의 경우 50㎚까지 패터닝에 전혀 문제가 없다는 것을 의미한다.First, FIG. 3A is a layout diagram showing a mask layout of a BISL, and FIG. 3B is a graph showing a result of measuring a DI CD while changing a CD of a BISL mask from 64 nm to 92 nm. As shown, DI CD can be measured up to 50 nm for BISL, which means that there is no problem in patterning up to 50 nm for BISL.

도 4a는 비교적 패턴 피치가 큰 래치 PMOS 패턴의 마스크 레이아웃을 도시한 레이아웃도이고, 도 4b는 래치 PMOS용 마스크의 CD를 66㎚부터 94㎚까지 변화시켜가면서 DI CD를 측정한 결과를 나타낸 그래프이다. 도시된 바와 같이 비교적 피치가 큰 래치 PMOS의 경우 90㎚ 이하에서는 패터닝이 어려워지는 것을 알 수 있다. 그런데, 래치 PMOS를 기준으로 브리지 허용치를 90㎚로 설정하면, BISL에서는 수많은 포인트들이 취약 포인트가 아님에도 불구하고 취약 포인트로 검출되게 된다. 이와 같이 패턴의 종류에 따라 패터닝 가능한 최소 선폭이 다름에도 불구하고 종래에는 동일한 허용치를 적용하였기 때문에 OPC 검증 정확도가 매우 낮았다. 특히, 비대칭 조명계를 사용할 경우에는 패턴이 피치뿐만 아니라 패턴이 배열된 방향에 따라서 패터닝 가능한 최소 선폭이 다르다.4A is a layout diagram showing a mask layout of a latch PMOS pattern having a relatively large pattern pitch. FIG. 4B is a graph showing a result of measuring DI CD while changing a CD of a latch PMOS mask from 66 nm to 94 nm. . As shown, in the case of a latch PMOS having a relatively large pitch, patterning becomes difficult at 90 nm or less. However, if the bridge tolerance is set to 90 nm based on the latch PMOS, many points are detected as weak points in BISL even though they are not weak points. As described above, although the minimum line width that can be patterned varies depending on the type of pattern, the OPC verification accuracy is very low because the same tolerance is conventionally applied. In particular, when an asymmetric illumination system is used, the minimum line width that can be patterned differs not only in pitch but also in the direction in which the patterns are arranged.

따라서, 본 발명에서는 핀치, 브리지 허용치를 패턴의 방향, 패턴의 피치별로 세분화하여 서로 다른 허용치를 설정함으로써 취약 포인트를 정확히 검출할 수 있는 OPC 검증 방법을 제시한다.Accordingly, the present invention proposes an OPC verification method capable of accurately detecting a weak point by dividing the pinch and the bridge tolerance by the direction of the pattern and the pitch of the pattern to set different tolerances.

도 5는 본 발명의 일 실시예에 따른 OPC 검증 방법을 설명하기 위하여 도시 한 도면이다.5 is a diagram illustrating an OPC verification method according to an embodiment of the present invention.

도 5를 참조하면, 먼저 OPC 검증을 수행할 대상을 핀치(pinch)와 브리지(bridge)로 구분하고, 핀치 및 브리지에 대해 각각 수평(horizontal) 및 수직(vertical) 방향으로 방향을 구분한다. 각각의 방향에 대해 패턴의 듀티 비(duty ratio)에 따라 ～1, 1～2, 2～4 및 4～으로 구분한다. 그 후 구분된 각각에 대해 허용치를 설정한다. 결과적으로, 핀치와 브리지에 대해 각각 8가지로 구분하게 된다. 이와 같이 패턴이 배열된 방향 또는 패턴의 피치에 따라 핀치 또는 브리지 위험이 있는 최소 선폭 값을 서로 다르게 적용함으로써, 취약 포인트가 아님에도 취약 포인트로 검출되는 포인트의 수를 줄여 OPC 검증의 효율성을 높일 수 있으며, 좀 더 많은 검출 포인트를 리뷰함으로써 OPC 정확도를 향상시킬 수 있다.Referring to FIG. 5, first, a target to perform OPC verification is divided into a pinch and a bridge, and the directions of the pinch and the bridge are divided into horizontal and vertical directions, respectively. For each direction, depending on the duty ratio of the pattern is divided into ~ 1, 1 ~ 2, 2 ~ 4 and 4 ~. Then set the tolerances for each of the distinctions. As a result, there are eight different types of pinch and bridge. By applying different minimum linewidth values with a pinch or bridge risk according to the direction in which the patterns are arranged or the pitch of the patterns, the number of points detected as weak points can be reduced even if they are not weak points, thereby increasing the efficiency of OPC verification. In addition, OPC accuracy can be improved by reviewing more detection points.

본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.The present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the technical spirit of the present invention.

도 1은 광근접보정(OPC)을 수행하는 과정을 나타낸 공정 흐름도이다.1 is a process flowchart illustrating a process of performing optical proximity correction (OPC).

도 5는 본 발명에 따른 OPC 검증 방법을 설명하기 위하여 도시한 도면이다.5 is a diagram illustrating an OPC verification method according to the present invention.

Claims

In the method of verifying that optical proximity correction (OPC) has been made,

The optical proximity correction verification method of performing an optical proximity correction (OPC) verification by applying different tolerances according to the pitch of the pattern and the arrangement direction of the pattern when the asymmetric illumination system is used in the exposing step.

delete

Setting a duty table and a patterning limit for a pattern on which to perform optical proximity correction (OPC);

Creating an optical proximity correction (OPC) modeling and rule table;

Performing optical proximity correction (OPC) according to the created optical proximity correction model and rule table;

The optical proximity correction (OPC) is verified for the pattern on which the optical proximity correction (OPC) is performed, but when asymmetric illumination system is used in the exposure step, different tolerances are applied according to the pitch of the pattern and the arrangement direction of the pattern. Verifying; And

And if the verification step passes, the mask is fabricated as the result of the optical proximity correction (OPC), and if the verification step is not passed, the optical proximity correction (OPC) modeling and rule table are re-created.

delete