KR101111427B1 - Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same - Google Patents

Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same Download PDF

Info

Publication number
KR101111427B1
KR101111427B1 KR1020100016142A KR20100016142A KR101111427B1 KR 101111427 B1 KR101111427 B1 KR 101111427B1 KR 1020100016142 A KR1020100016142 A KR 1020100016142A KR 20100016142 A KR20100016142 A KR 20100016142A KR 101111427 B1 KR101111427 B1 KR 101111427B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
vertical
sawing line
sawing
Prior art date
Application number
KR1020100016142A
Other languages
Korean (ko)
Other versions
KR20110096733A (en
Inventor
김정태
이재진
정종대
이준수
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100016142A priority Critical patent/KR101111427B1/en
Publication of KR20110096733A publication Critical patent/KR20110096733A/en
Application granted granted Critical
Publication of KR101111427B1 publication Critical patent/KR101111427B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0333—Manufacturing methods by local deposition of the material of the bonding area in solid form
    • H01L2224/03334—Manufacturing methods by local deposition of the material of the bonding area in solid form using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Gyroscopes (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 MEMS 센서의 일종인 가속도 또는 각속도 센서내에 수직 및 수평 실장이 가능한 구조로 제작되어, x축 및 y축 뿐만 아니라 z축에 대한 가속도 내지 각속도 검출이 용이하게 이루어질 수 있도록 한 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법에 관한 것이다.
이를 위해, 본 발명은 다수의 패키지 단위 영역을 가지고, 각 패키지 단위의 경계부에 소잉라인이 형성된 기판과; 상기 기판의 각 패키지 단위 영역내에 구획된 칩부착영역에 실장되는 멤스 칩 및 에이직 칩; 상기 멤스 칩 및 에이직 칩과 기판의 칩부착영역 외주부에 형성된 전도성패턴간에 연결되는 와이어와; 상기 전도성패턴과 연결되며 소잉라인상에 소정의 간격으로 형성된 볼랜드와; 상기 볼랜드에 융착되는 솔더볼과; 상기 멤스 칩 및 에이직 칩, 솔더볼을 포함하는 기판의 상면에 걸쳐 몰딩된 몰딩수지; 로 구성되고, 상기 소잉라인을 따라 소잉 공정이 이루어지는 동시에 솔더볼이 절반으로 소잉되어, 수직 실장을 위한 솔더볼의 측부가 외부로 노출되도록 한 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법을 제공한다.The present invention relates to a semiconductor package for both vertical and horizontal mounting and a method for manufacturing the same. More particularly, the present invention is manufactured in a structure capable of vertical and horizontal mounting in an acceleration or angular velocity sensor, which is a kind of MEMS sensor, and includes an x-axis and a y-axis. In addition, the present invention relates to a semiconductor package for both vertical and horizontal mounting and a method of manufacturing the same, which facilitate the detection of the acceleration to the angular velocity about the z axis.
To this end, the present invention comprises a substrate having a plurality of package unit area, the sawing line is formed at the boundary of each package unit; MEMS chip and AIZ chip mounted in the chip attachment region partitioned in each package unit region of the substrate; A wire connected between the MEMS chip, the AC chip and the conductive pattern formed on the outer peripheral portion of the chip attaching region of the substrate; A ball land connected to the conductive pattern and formed at predetermined intervals on a sawing line; A solder ball fused to the ball land; A molding resin molded over an upper surface of the substrate including the MEMS chip, the AIC chip, and the solder ball; And a solder ball is sawed in half at the same time as the sawing process is performed along the sawing line, so that the side of the solder ball for vertical mounting is exposed to the outside, and a method for manufacturing a semiconductor package for both vertical and horizontal mounting To provide.

Description

수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법{Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same}Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same

본 발명은 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 MEMS 센서의 일종인 가속도 또는 각속도 센서내에 수직 및 수평 실장이 가능한 구조로 제작되어, x축 및 y축 뿐만 아니라 z축에 대한 가속도 내지 각속도 검출이 용이하게 이루어질 수 있도록 한 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법에 관한 것이다.
The present invention relates to a semiconductor package for both vertical and horizontal mounting and a method for manufacturing the same. More particularly, the present invention is manufactured in a structure capable of vertical and horizontal mounting in an acceleration or angular velocity sensor, which is a kind of MEMS sensor, and includes an x-axis and a y-axis. In addition, the present invention relates to a semiconductor package for both vertical and horizontal mounting and a method of manufacturing the same, which facilitate the detection of the acceleration to the angular velocity about the z axis.

통상적으로, 압력, 가속도, 소리 또는 광과 같은 물리적 현상을 전기적 신호로 변환하는 마이크로-전자 기계적 시스템(MEMS: Micro Electro Mechanical System)이 적용된 반도체 디바이스가 공지되어 있으며, 여기에는 MEMS 칩과 ASIC 칩이 포함되어 있다.Typically, semiconductor devices employing a Micro Electro Mechanical System (MEMS) for converting physical phenomena such as pressure, acceleration, sound or light into electrical signals are known, which include MEMS chips and ASIC chips. Included.

현재, 상기 멤스(MEMS) 칩과 멤스 칩에 대한 신호 처리 소자인 에이직(ASIC) 칩을 각종 기판(인쇄회로기판, 리드프레임, LCC 등)에 적층하여 부착하거나, 측방향으로 배치하여 패키징하여 하나의 디바이스로 제공되고 있다.Currently, MEMS chips and ASIC chips, which are signal processing elements for MEMS chips, are laminated on various substrates (printed circuit boards, lead frames, LCCs, etc.), or laterally packaged. It is provided as one device.

마이크로-전자 기계적 시스템(MEMS) 즉, MEMS 센서는 반도체의 미세 가공 기술을 응용하여 만든 센서로서, 대표적인 예로서 차량의 가속도 센서, 게임기의 가속도 센서, 카메라의 손떨림 방지 기능을 위한 각속도 센서(자이로 센서) 등을 들 수 있다.Micro-electro-mechanical system (MEMS), or MEMS sensor, is a sensor made by applying the semiconductor microfabrication technology. Typical examples include an acceleration sensor of a vehicle, an acceleration sensor of a game machine, and an angular velocity sensor (gyro sensor) for preventing camera shake. ), And the like.

상기 가속도센서의 측정 원리를 간략히 살펴보면, y축 또는 x축 방향의 관성력이 인가될 때, 관성력이 작용하는 방향으로 질량체가 이동하면서 가동전극을 이동시키게 되고, 가동전극과 고정전극간의 간격에 의하여 질량체의 변위가 발생하게 되며, 이에 가동전극과 고정전극 사이에서의 정전용량 변화로 인해 가동전극에 유도되는 전류를 증폭하는 등의 과정을 통해 가속도를 측정하게 된다.Briefly looking at the measurement principle of the acceleration sensor, when the inertial force in the y-axis or x-axis direction is applied, the mass moves in the direction in which the inertial force acts to move the movable electrode, the mass by the gap between the movable electrode and the fixed electrode The displacement is generated and the acceleration is measured by amplifying a current induced in the movable electrode due to the change in capacitance between the movable electrode and the fixed electrode.

이러한 MEMS 센서의 일종인 가속도 또는 각속도 센서의 제조에 있어서, 직교 좌표축 x, y 및 z축의 어느 한 방향에 대한 가속도 내지 각속도를 정확하게 검출하는 감도를 갖도록 하는 것이 무엇보다 중요하며, 이에 MEMS 센서에 탑재되는 신호 처리용 반도체 패키지도 수직 또는 수평 실장이 가능한 구조로 요구되고 있다.
In the manufacture of an acceleration or angular velocity sensor, which is a kind of such MEMS sensor, it is most important to have a sensitivity for accurately detecting acceleration or angular velocity in any one direction of the Cartesian coordinate axes x, y, and z axes, which is mounted on the MEMS sensor. The semiconductor package for signal processing is also required to have a structure capable of vertical or horizontal mounting.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, MEMS 센서의 일종인 가속도 또는 각속도 센서 등을 제조하는데 적용되는 반도체 패키지 구조를 기판상에 수평 실장 및 수직 실장이 가능한 구조로 개선시켜서, 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향의 가속도 내지 각속도까지 정확하게 검출하는 감도를 부여할 수 있도록 한 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
The present invention has been made in view of the above, and improves the semiconductor package structure, which is applied to manufacture an acceleration or angular velocity sensor, which is a kind of MEMS sensor, into a structure that can be mounted horizontally and vertically on a substrate, thereby performing Cartesian coordinates. An object of the present invention is to provide a semiconductor package for both vertical and horizontal mounting and a method of manufacturing the same, which can impart not only the x-axis and y-axis, but also the sensitivity to accurately detect acceleration to angular velocity in the z-axis direction.

상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 다수의 패키지 단위 영역을 가지고, 각 패키지 단위의 경계부에 소잉라인이 형성된 기판과; 상기 기판의 각 패키지 단위 영역내에 구획된 칩부착영역에 실장되는 멤스 칩 및 에이직 칩; 상기 멤스 칩 및 에이직 칩과 기판의 칩부착영역 외주부에 형성된 전도성패턴간에 연결되는 와이어와; 상기 전도성패턴과 연결되며 소잉라인상에 소정의 간격으로 형성된 볼랜드와; 상기 볼랜드에 융착되는 솔더볼과; 상기 멤스 칩 및 에이직 칩, 솔더볼을 포함하는 기판의 상면에 걸쳐 몰딩된 몰딩수지; 로 구성되고, 상기 소잉라인을 따라 소잉 공정이 이루어지는 동시에 솔더볼이 절반으로 소잉되어, 수직 실장을 위한 솔더볼의 측부가 외부로 노출되도록 한 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지를 제공한다.One embodiment of the present invention for achieving the above object is a substrate having a plurality of package unit area, the sawing line is formed at the boundary of each package unit; MEMS chip and AIZ chip mounted in the chip attachment region partitioned in each package unit region of the substrate; A wire connected between the MEMS chip, the AC chip and the conductive pattern formed on the outer peripheral portion of the chip attaching region of the substrate; A ball land connected to the conductive pattern and formed at predetermined intervals on a sawing line; A solder ball fused to the ball land; A molding resin molded over an upper surface of the substrate including the MEMS chip, the AIC chip, and the solder ball; And a solder ball is cut in half at the same time as the sawing process is performed along the sawing line, so that the sides of the solder ball for vertical mounting are exposed to the outside.

본 발명의 일 구현예에서, 상기 기판의 저면에 형성된 볼랜드에 수평 실장을 위한 솔더볼이 더 융착되는 것을 특징으로 한다.In one embodiment of the present invention, a solder ball for horizontal mounting is further fused to the ball land formed on the bottom surface of the substrate.

상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 다수의 패키지 단위 영역을 가지고, 각 패키지 단위의 경계부에 소잉라인이 형성된 기판의 제공 단계와; 상기 기판의 각 패키지 단위 영역내에 구획된 칩부착영역에 멤스 칩 및 에이직 칩을 부착하는 단계와; 상기 멤스 칩 및 에이직 칩을 기판상의 전도성패턴에 와이어로 연결하는 단계와; 상기 기판의 소잉라인상에 형성된 볼랜드에 솔더볼을 융착하는 단계와; 상기 기판의 상면에 걸쳐 몰딩수지로 몰딩하여, 멤스 칩 및 에이직 칩, 와이어, 솔더볼을 봉지하는 단계와; 상기 소잉라인을 따라 소잉 공정이 이루어지는 동시에 솔더볼의 측부가 노출되도록 솔더볼이 절반으로 소잉되는 단계; 로 이루어지는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지 제조 방법을 제공한다.Another embodiment of the present invention for achieving the above object comprises the steps of: providing a substrate having a plurality of package unit area, the sawing line is formed at the boundary of each package unit; Attaching a MEMS chip and an AIPS chip to a chip attaching region partitioned in each package unit region of the substrate; Connecting the MEMS chip and AIZ chip to a conductive pattern on a substrate with a wire; Fusing a solder ball to a ball land formed on a sawing line of the substrate; Molding a molding resin over an upper surface of the substrate to encapsulate MEMS chips, AICS chips, wires, and solder balls; Sawing the solder ball in half so that the side of the solder ball is exposed at the same time as the sawing process is performed along the sawing line; It provides a semiconductor package manufacturing method for both vertical and horizontal mounting, characterized in that consisting of.

본 발명의 다른 구현예에서, 수직 실장을 위하여 상기 솔더볼의 측부를 해당 전자기기의 마더보드에 융착시키는 단계를 더 포함하는 것을 특징으로 한다.In another embodiment of the present invention, further comprising fusing the side of the solder ball to the motherboard of the electronic device for vertical mounting.

본 발명의 다른 구현예에서, 수평 실장을 위하여 상기 기판의 저면에 형성된 볼랜드에 솔더볼을 융착시키는 단계를 더 포함하는 것을 특징으로 한다.In another embodiment of the present invention, further comprising fusing the solder ball to the ball land formed on the bottom surface of the substrate for horizontal mounting.

상기한 목적을 달성하기 위한 본 발명의 또 다른 구현예는: 다수의 패키지 단위 영역을 가지고, 각 패키지 단위의 경계부에 소잉라인이 형성된 기판과; 상기 기판의 각 패키지 단위 영역내에 구획된 칩부착영역에 실장되는 멤스 칩 및 에이직 칩; 상기 멤스 칩 및 에이직 칩과 기판의 칩부착영역 외주부에 형성된 전도성패턴간에 연결되는 와이어와; 상기 전도성패턴과 연결되며 소잉라인상에 소정의 간격으로 부착되는 구리 넷과; 상기 멤스 칩 및 에이직 칩, 솔더볼을 포함하는 기판의 상면에 걸쳐 몰딩된 몰딩수지; 로 구성되고, 상기 소잉라인을 따라 소잉 공정이 이루어지는 동시에 구리넷이 양편으로 소잉되어, 수직 실장을 위한 구리 넷의 측부가 외부로 노출되도록 한 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지를 제공한다.Another embodiment of the present invention for achieving the above object is a substrate having a plurality of package unit area, the sawing line is formed at the boundary of each package unit; MEMS chip and AIZ chip mounted in the chip attachment region partitioned in each package unit region of the substrate; A wire connected between the MEMS chip, the AC chip and the conductive pattern formed on the outer peripheral portion of the chip attaching region of the substrate; A copper net connected to the conductive pattern and attached at predetermined intervals on a sawing line; A molding resin molded over an upper surface of the substrate including the MEMS chip, the AIC chip, and the solder ball; And a sawing process along the sawing line and simultaneously sawing the copper net on both sides, so that the side of the copper net for vertical mounting is exposed to the outside, thereby providing a semiconductor package for both vertical and horizontal mounting. do.

본 발명의 또 다른 구현예에서, 상기 구리 넷은 전도성 패턴과 연결되는 사각 블럭 형태로 만들어져 2열 배열을 이루면서 기판의 소잉라인 양편에 배열되는 다수의 전도성 넷과, 이 전도성 넷들을 일체로 연결하면서 소잉라인을 따라 배열되는 연결단으로 구성된 것을 특징으로 한다.In another embodiment of the present invention, the copper net is made in the form of a square block connected to the conductive pattern to form a two-column array and a plurality of conductive nets arranged on both sides of the sawing line of the substrate, It is characterized by consisting of a connection stage arranged along the sawing line.

상기한 목적을 달성하기 위한 본 발명의 또 다른 구현예는: 다수의 패키지 단위 영역을 가지고, 각 패키지 단위의 경계부에 소잉라인이 형성된 기판의 제공 단계와; 상기 기판의 각 패키지 단위 영역내에 구획된 칩부착영역에 멤스 칩 및 에이직 칩을 부착하는 단계와; 상기 멤스 칩 및 에이직 칩을 기판상의 전도성패턴에 와이어로 연결하는 단계와; 상기 기판의 소잉라인 및 그 양편에 걸쳐 구리 넷을 부착하는 단계와; 상기 기판의 상면에 걸쳐 몰딩수지로 몰딩하여, 멤스 칩 및 에이직 칩, 와이어, 구리 넷을 봉지하는 단계와; 상기 소잉라인을 따라 소잉 공정이 이루어지는 동시에 구리 넷의 연결단이 소잉되어, 구리 넷의 전도성 넷이 단독으로 분리되면서 그 측부가 노출되도록 한 단계; 로 이루어지는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지 제조 방법을 제공한다.
Another embodiment of the present invention for achieving the above object comprises the steps of: providing a substrate having a plurality of package unit area, the sawing line is formed at the boundary of each package unit; Attaching a MEMS chip and an AIPS chip to a chip attaching region partitioned in each package unit region of the substrate; Connecting the MEMS chip and AIZ chip to a conductive pattern on a substrate with a wire; Attaching a copper net over the sawing line and both sides of the substrate; Molding a molding resin over an upper surface of the substrate to encapsulate a MEMS chip, an AC chip, a wire and a copper net; A sawing process is performed along the sawing line and at the same time the connecting ends of the copper nets are sawed so that the conductive nets of the copper nets are separated alone to expose the sides thereof; It provides a semiconductor package manufacturing method for both vertical and horizontal mounting, characterized in that consisting of.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.Through the above problem solving means, the present invention provides the following effects.

본 발명에 따르면, 기판상에 멤스 칩을 탑재하고, 기판의 소잉라인에 솔더볼을 융착시켜서, 소잉라인을 따라 개개의 패키지 단위로 소잉할 때, 소잉라인상에 융착된 솔더볼이 절반으로 소잉되어 그 측부가 노출되도록 하거나, 구리넷의 전도성 넷이 노출되도록 하고, 노출된 솔더볼 또는 전도성 넷의 측부를 해당 전자기기의 마더보드에 융착시킴으로써, 반도체 패키지의 수직 실장이 용이하게 이루어질 수 있다.According to the present invention, when a MEMS chip is mounted on a substrate and the solder balls are fused to the sawing line of the substrate, and the sawing is carried out in individual package units along the sawing line, the solder balls fused on the sawing line are sawed in half. Vertical mounting of the semiconductor package can be facilitated by allowing the sides to be exposed, or allowing the conductive nets of the copper net to be exposed, and fusing the exposed solder balls or sides of the conductive nets to the motherboard of the electronic device.

또한, 기판의 저부에 형성된 볼랜드에 솔더볼을 융착시켜, 해당 전자기기에 대한 마더보드에 수평 실장도 용이하게 이루어질 수 있다.In addition, by soldering the solder ball to the ball land formed on the bottom of the substrate, it can be easily mounted horizontally on the motherboard for the electronic device.

이에, 본 발명의 반도체 패키지를 수직 또는 수평 실장시키며 MEMS 센서의 일종인 가속도 또는 각속도 센서내에 탑재하여, 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향의 가속도 내지 각속도까지 정확하게 검출하는 감도를 부여하는데 일조할 수 있다.
Accordingly, the semiconductor package of the present invention is mounted vertically or horizontally and mounted in an acceleration or angular velocity sensor, which is a kind of MEMS sensor, and gives sensitivity to accurately detect not only the x and y axes of the coordinates but also the acceleration to the angular velocity in the z axis direction. Can help.

도 1a 내지 도 1f는 본 발명의 제1실시예에 따른 반도체 패키지 및 그 제조 방법을 순차적으로 나타낸 도면,
도 2는 본 발명의 제1실시예에 따른 반도체 패키지를 나타내는 단면도,
도 3은 본 발명의 제1실시예에 따른 반도체 패키지가 수직 실장되는 것을 설명하는 단면도,
도 4는 본 발명의 제1실시예에 따른 반도체 패키지가 수평 실장되는 것을 설명하는 단면도,
도 5a 내지 도 5e는 본 발명의 제2실시예에 따른 반도체 패키지 및 그 제조 방법을 순차적으로 나타낸 도면,
도 6은 본 발명의 제2실시예에 따른 반도체 패키지에 적용되는 구리 넷 구조를 설명하는 평면도 및 측면도,
도 7은 본 발명의 제2실시예에 따른 반도체 패키지를 나타내는 단면도,
도 8은 본 발명의 제2실시예에 따른 반도체 패키지가 수직 실장되는 것을 설명하는 단면도,
도 9는 본 발명의 제2실시예에 따른 반도체 패키지가 수평 실장되는 것을 설명하는 단면도,1A to 1F are diagrams sequentially illustrating a semiconductor package and a method of manufacturing the same according to the first embodiment of the present invention;
2 is a cross-sectional view showing a semiconductor package according to a first embodiment of the present invention;
3 is a cross-sectional view illustrating that the semiconductor package according to the first embodiment of the present invention is vertically mounted;
4 is a cross-sectional view illustrating that the semiconductor package according to the first embodiment of the present invention is mounted horizontally;
5A to 5E are views sequentially illustrating a semiconductor package and a method of manufacturing the same according to the second embodiment of the present invention;
6 is a plan view and a side view illustrating a copper net structure applied to a semiconductor package according to a second embodiment of the present invention;
7 is a cross-sectional view showing a semiconductor package according to a second embodiment of the present invention;
8 is a cross-sectional view illustrating a vertical mounting of a semiconductor package in accordance with a second embodiment of the present invention;
9 is a cross-sectional view illustrating that a semiconductor package is mounted horizontally in accordance with a second embodiment of the present invention;

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도 1은 본 발명의 제1실시예에 따른 반도체 패키지 및 그 제조 방법을 설명하는 도면이고, 도 2는 본 발명의 제1실시예에 따른 반도체 패키지를 나타내는 단면도이다.1 is a diagram illustrating a semiconductor package and a method of manufacturing the same according to the first embodiment of the present invention, and FIG. 2 is a cross-sectional view illustrating the semiconductor package according to the first embodiment of the present invention.

본 발명은 MEMS 센서의 일종인 가속도 또는 각속도 센서내에 탑재하여, 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향에서 가속도 내지 각속도 신호를 검출할 수 있는 수직 및 수평 실장이 가능한 반도체 패키지를 제공하고자 한 것이다.The present invention is to provide a semiconductor package that can be mounted in an acceleration or angular velocity sensor, which is a kind of MEMS sensor, and capable of vertical and horizontal mounting capable of detecting acceleration or angular velocity signals in the z-axis direction, as well as the x- and y-axis coordinates. It is.

본 발명의 제1실시예에 따른 패키지를 구성하기 위한 기판(10)은 PCB 기판으로서, 가로 및 세로방향을 따라 다수의 패키지 단위 영역(11)이 매트릭스 배열을 이루고, 각 패키지 단위 영역(11)내에 칩부착영역(13)이 구획되어 있으며, 각 패키지 단위 영역(11)간의 경계부에 소잉라인(12)이 형성된 구조로 구비된 것이다.The substrate 10 for constructing a package according to the first embodiment of the present invention is a PCB substrate, in which a plurality of package unit regions 11 form a matrix arrangement along the horizontal and vertical directions, and each package unit region 11 The chip attaching region 13 is partitioned inside, and the sawing line 12 is formed at the boundary between the package unit regions 11.

또한, 상기 기판(10)의 칩부착영역(13)의 외주부에서 전도성패턴(14)이 소정의 배선 배열을 이루며 형성되어 있고, 이 전도성패턴(14)은 소잉라인(12)까지 연장 형성되어 있다.In addition, the conductive pattern 14 is formed in a predetermined wiring arrangement on the outer circumferential portion of the chip attaching region 13 of the substrate 10, and the conductive pattern 14 extends to the sawing line 12. .

특히, 상기 기판(10)의 소잉라인(12)상에는 전도성패턴(14)과 연결되는 볼랜드(16) 즉, 인접하는 각 패키지 단위 영역(11)간에 공유되는 볼랜드(16)가 형성되며, 이 볼랜드(16)에는 패키지의 수직 실장을 위한 솔더볼(18)이 융착되는 자리가 된다.In particular, a ball land 16 connected to the conductive pattern 14, that is, a ball land 16 shared between adjacent package unit regions 11 is formed on the sawing line 12 of the substrate 10. In 16, the solder ball 18 for vertical mounting of the package is fused.

이렇게 구비된 기판(10)의 각 패키지 단위 영역(11)내에 구획된 칩부착영역(13)에 멤스 칩(20) 및 에이직 칩(22)이 부착되는 바, 예를 들어 멤스 칩(20)은 MEMS 센서의 일종인 가속도 또는 각속도 센서용으로 구성된 것을 부착하고, 에이직 칩(22)은 멤스 칩에 대한 신호 처리 소자로서 부착된다.The MEMS chip 20 and the AC chip 22 are attached to the chip attaching region 13 partitioned in each package unit region 11 of the substrate 10 thus provided, for example, the MEMS chip 20. Is configured for an acceleration or angular velocity sensor, which is a kind of MEMS sensor, and AIC chip 22 is attached as a signal processing element for MEMS chip.

이어서, 상기 멤스 칩(20)의 본딩패드와 에이직 칩(22)의 본딩패드간을 전도성 와이어(30)로 연결한다.Subsequently, a bonding wire 30 is connected between the bonding pad of the MEMS chip 20 and the bonding pad of the ACZ chip 22.

이와 동시에, 상기 멤스 칩(20) 및 에이직 칩(22)의 본딩패드와, 기판(10)의 칩부착영역 외주부에 형성된 전도성패턴(14)간을 전도성 와이어(30)로 연결하게 된다.At the same time, the bonding pads of the MEMS chip 20 and the AC chip 22 and the conductive pattern 14 formed on the outer circumferential portion of the chip attaching region of the substrate 10 are connected with the conductive wire 30.

다음으로, 상기 기판(10)의 소잉라인(12)상에 형성된 볼랜드(16)에 솔더볼(18)을 융착하는 단계가 진행된다.Next, the solder ball 18 is fused to the ball land 16 formed on the sawing line 12 of the substrate 10.

즉, 상기 소잉라인(12)상의 볼랜드(16)는 하나의 패키지 단위 영역(11)에 절반, 그리고 인접하는 다른 하나의 패키지 단위 영역(11)에 절반씩 공유되게 형성된 상태로서, 이 볼랜드(16)에 솔더볼(18)이 융착됨에 따라, 솔더볼(18)도 서로 인접하는 패키지 단위 영역(11)에 절반씩 공유되게 융착되어진다.That is, the borland 16 on the sawing line 12 is formed to be shared in half in one package unit region 11 and in half in the other package unit region 11 adjacent thereto. As the solder balls 18 are fused to each other, the solder balls 18 are also fused in half to the package unit regions 11 adjacent to each other.

다음으로, 상기 기판(10)의 상면에 걸쳐 몰딩수지(40)로 몰딩하는 단계가 진행되며, 이에 멤스 칩(20) 및 에이직 칩(22), 와이어(30), 솔더볼(18) 등이 외부로부터 보호되도록 몰딩수지(40)에 의하여 봉지되는 상태가 된다.Next, the step of molding the molding resin 40 over the upper surface of the substrate 10 is progressed, whereby the MEMS chip 20, AIX chip 22, wire 30, solder ball 18, etc. Sealed by the molding resin 40 to be protected from the outside.

이어서, 상기 기판(10)의 소잉라인(12)을 따라 소잉 공정이 이루어지며, 이 소잉 공정시 솔더볼(18)에 대한 소잉이 동시에 이루어지게 된다.Subsequently, a sawing process is performed along the sawing line 12 of the substrate 10, and the sawing of the solder balls 18 is simultaneously performed during the sawing process.

즉, 상기 기판(10)의 소잉라인(12)을 따라 소잉 공정이 이루어지는 동시에 솔더볼(18)이 절반으로 소잉되어, 수직 실장을 위한 솔더볼(18)의 측부가 외부로 노출된다.That is, a sawing process is performed along the sawing line 12 of the substrate 10 and the solder balls 18 are sawed in half, and the side of the solder balls 18 for vertical mounting is exposed to the outside.

보다 상세하게는, 상기 기판(10)의 소잉라인(12)을 따라 블레이드에 의한 소잉이 이루어져, 개개의 패키지 단위로 분리되어지는데, 이때 소잉라인(12)의 볼랜드(16)에 융착된 솔더볼(18)이 절반 가량 함께 소잉됨으로써, 솔더볼(18)의 측부가 외부로 노출되는 상태가 된다.More specifically, sawing by the blade is made along the sawing line 12 of the substrate 10, and separated into individual package units, wherein the solder ball (fused to the ball land 16 of the sawing line 12) As the number 18) is sawed together for about half, the side of the solder ball 18 is exposed to the outside.

이렇게 완성된 본 발명의 패키지(60)를 해당 전자기기의 마더보드 즉, MEMS 센서의 마더보드상에 수직 실장하게 되는데, 측부가 노출된 솔더볼(18)을 마더보드(50)의 접속부에 밀착시킨 다음, 솔더 페이스트 등을 이용하여 서로 융착되게 함으로써, 첨부한 도 3에 도시된 바와 같이 본 발명의 제1실시예에 따른 패키지(60)가 수직으로 세워진 채로 실장되어진다.The package 60 of the present invention is vertically mounted on the motherboard of the electronic device, that is, the motherboard of the MEMS sensor. The solder ball 18 having the exposed side is closely attached to the connection portion of the motherboard 50. Next, by fusion bonding using solder paste or the like, the package 60 according to the first embodiment of the present invention is mounted vertically as shown in FIG. 3.

이와 같이, 본 발명의 제1실시예에 따른 패키지(60)가 MEMS 센서, 예를 들어 가속도 또는 각속도 센서의 마더보드상에 수직 실장됨에 따라, 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향의 가속도 내지 각속도까지 검출하는 기능을 수행하게 된다.As such, as the package 60 according to the first embodiment of the present invention is vertically mounted on a motherboard of a MEMS sensor, for example, an acceleration or angular velocity sensor, the z-axis direction as well as the Cartesian coordinate x-axis and the y-axis To detect the acceleration to the angular velocity.

한편, 본 발명의 제1실시예에 따른 패키지를 수평 실장하는 구조로서, 상기 기판(10)의 저면에 형성된 볼랜드(16)에 수평 실장을 위한 솔더볼(24)을 더 융착시키고, 이 솔더볼(24)을 해당 전자기기의 즉, MEMS 센서의 마더보드의 접속부에 융착시킴으로써, 첨부한 도 4에 도시된 바와 같이 본 발명의 패키지에 대한 수평 실장이 이루어지게 되고, 수직 실장된 패키지와 함께 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향의 가속도 내지 각속도를 검출하는 기능을 수행하게 된다.On the other hand, as a structure for mounting the package according to the first embodiment of the present invention, the solder ball 24 for horizontal mounting is further bonded to the ball land 16 formed on the bottom surface of the substrate 10, the solder ball 24 ) Is fused to the connection of the motherboard of the MEMS sensor, i.e., the MEMS sensor, so that the horizontal mounting of the package of the present invention is made as shown in FIG. Not only the axis and the y axis, but also the function of detecting the acceleration to the angular velocity in the z-axis direction.

첨부한 도 5a 내지 도 5f는 본 발명의 제2실시예에 따른 반도체 패키지 및 그 제조 방법을 순차적으로 나타낸 도면이고, 도 6은 본 발명의 제2실시예에 따른 반도체 패키지에 적용되는 구리 넷 구조를 설명하는 평면도 및 측면도이며, 도 7은 본 발명의 제2실시예에 따른 반도체 패키지를 나타내는 단면도이다.5A through 5F are views sequentially showing a semiconductor package and a method of manufacturing the same according to the second embodiment of the present invention, and FIG. 6 is a copper net structure applied to the semiconductor package according to the second embodiment of the present invention. Is a plan view and a side view illustrating the semiconductor package according to the second embodiment of the present invention.

본 발명의 제2실시예에 따른 반도체 패키지도 MEMS 센서의 일종인 가속도 또는 각속도 센서내에 탑재하여, 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향에서 가속도 내지 각속도 신호를 검출할 수 있는 수직 및 수평 실장이 가능한 구조로 제작되는 점에 특징이 있다.The semiconductor package according to the second embodiment of the present invention is also mounted in an acceleration or angular velocity sensor, which is a kind of MEMS sensor, and is capable of detecting acceleration or angular velocity signals in the z-axis direction, as well as the x- and y-axis coordinates. It is characterized by being manufactured in a structure that can be mounted horizontally.

본 발명의 제2실시예에 따른 패키지를 구성하기 위한 기판(10)도 PCB 기판으로서, 가로 및 세로방향을 따라 다수의 패키지 단위 영역(11)이 매트릭스 배열을 이루고, 각 패키지 단위 영역(11)내에 칩부착영역(13)이 구획되어 있으며, 각 패키지 단위 영역(11)간의 경계부에 소잉라인(12)이 형성된 구조로 구비된 것이다.The substrate 10 for constructing a package according to the second embodiment of the present invention is also a PCB substrate, in which a plurality of package unit regions 11 form a matrix arrangement along the horizontal and vertical directions, and each package unit region 11. The chip attaching region 13 is partitioned inside, and the sawing line 12 is formed at the boundary between the package unit regions 11.

또한, 상기 기판(10)의 칩부착영역(13)의 외주부에서 다수의 전도성패턴(14)이 소정의 배선 배열을 이루며 형성되어 있고, 이 전도성패턴(14)은 소잉라인(12)까지 연장 형성되어 있다.In addition, a plurality of conductive patterns 14 are formed in a predetermined wiring arrangement on the outer circumference of the chip attaching region 13 of the substrate 10, and the conductive patterns 14 extend to the sawing line 12. It is.

특히, 본 발명의 제2실시예에 따르면 상기 기판(10)의 소잉라인(12) 및 그 양쪽 주변에는 전도성패턴(14)과 연결되는 구리 넷(70)이 부착된다.In particular, according to the second embodiment of the present invention, a copper net 70 connected to the conductive pattern 14 is attached to the sawing line 12 and both sides of the substrate 10.

도 6에 도시된 바와 같이, 상기 구리 넷(70, copper net)은 각 전도성 패턴(14)과 연결되는 사각 블럭 형태로 만들어져 2열 배열을 이루는 전도성 넷(72)과, 이 전도성 넷(74)들을 일체로 연결하는 연결단(74)으로 구성된다.As shown in FIG. 6, the copper net 70 is formed in the form of a square block connected to each conductive pattern 14 to form a two-row array of conductive nets 72 and the conductive nets 74. It is composed of a connecting end 74 for connecting them integrally.

이때, 상기 연결단(74)의 저면 부위에 하프 에칭을 실시하여 연결단(74)의 두께를 최소화시키게 되는데, 그 이유는 소잉 공정시 연결단(74)이 쉽게 소잉되도록 함에 있다.At this time, half-etching is performed on the bottom portion of the connection end 74 to minimize the thickness of the connection end 74. The reason is that the connection end 74 is easily sawed during the sawing process.

이렇게 구비된 상기 구리 넷(70)이 기판(10)상에 부착되면, 구리 넷(70)의 연결단(74)은 기판(10)의 소잉라인(12)을 따라 배열되고, 연결단(74)의 양편에 배열된 전도성 넷(72)은 소잉라인(12) 양쪽의 기판(10)상에 위치되는 상태가 된다.When the copper net 70 thus provided is attached onto the substrate 10, the connection ends 74 of the copper nets 70 are arranged along the sawing line 12 of the substrate 10, and the connection ends 74. The conductive nets 72 arranged on both sides of the c) are placed on the substrate 10 on both sides of the sawing line 12.

상기와 같은 기판(10)의 각 패키지 단위 영역(11)내에 구획된 칩부착영역(13)에 멤스 칩(20) 및 에이직 칩(22)이 부착되는 바, 예를 들어 멤스 칩(20)은 MEMS 센서의 일종인 가속도 또는 각속도 센서용으로 구성된 것을 부착하고, 에이직 칩(22)은 멤스 칩에 대한 신호 처리 소자로서 부착된다.The MEMS chip 20 and the AC chip 22 are attached to the chip attaching region 13 partitioned in each package unit region 11 of the substrate 10 as described above, for example, the MEMS chip 20. Is configured for an acceleration or angular velocity sensor, which is a kind of MEMS sensor, and AIC chip 22 is attached as a signal processing element for MEMS chip.

이어서, 상기 멤스 칩(20)의 본딩패드와 에이직 칩(22)의 본딩패드간을 전도성 와이어(30)로 연결하고, 연이어 상기 멤스 칩(20) 및 에이직 칩(22)의 본딩패드와 기판(10)의 칩부착영역 외주부에 형성된 전도성패턴(14)간을 전도성 와이어(30)로 연결하게 된다.Subsequently, the bonding pads of the MEMS chip 20 and the bonding pads of the AC chip 22 are connected with the conductive wires 30, and subsequently, the bonding pads of the MEMS chip 20 and the AC chip 22 are connected to each other. The conductive patterns 14 formed on the outer circumferential portion of the chip attaching region of the substrate 10 are connected with the conductive wires 30.

다음으로, 상기 기판(10)의 상면에 걸쳐 몰딩수지(40)로 몰딩하는 단계가 진행되는 바, 멤스 칩(20) 및 에이직 칩(22), 와이어(30), 구리 넷(70) 등이 외부로부터 보호되도록 몰딩수지(40)에 의하여 봉지되는 상태가 된다.Next, molding of the molding resin 40 over the upper surface of the substrate 10 is performed, such as the MEMS chip 20 and the AC chip 22, the wire 30, the copper net 70, and the like. The state is sealed by the molding resin 40 so as to be protected from the outside.

이어서, 상기 기판(10)의 소잉라인(12)을 따라 소잉 공정이 이루어지며, 이때 구리 넷(70)의 연결단(74)은 소잉라인(12)의 위쪽에 위치된 상태이므로, 소잉라인(12)에 대한 소잉시 함께 소잉되어지며, 상기와 같이 연결단(74)은 하프에칭에 의하여 그 두께가 최소화된 상태이므로 소잉이 용이하게 이루어지게 된다.Subsequently, a sawing process is performed along the sawing line 12 of the substrate 10. In this case, the connection end 74 of the copper net 70 is positioned above the sawing line 12, so that the sawing line 12 When sawing 12) is sawed together, as described above, the connecting end 74 is easily sawed because its thickness is minimized by half etching.

따라서, 상기 기판(10)의 소잉라인(12) 및 구리 넷(70)의 연결단(74)에 대한 소잉 공정이 이루어지면, 구리 넷(70)의 전도성 넷(72)의 측부가 외부로 노출되어진다.Thus, when a sawing process is performed on the sawing line 12 of the substrate 10 and the connecting end 74 of the copper net 70, the side of the conductive net 72 of the copper net 70 is exposed to the outside. It is done.

보다 상세하게는, 상기 기판(10)의 소잉라인(12)을 따라 블레이드에 의한 소잉이 이루어져, 개개의 패키지 단위로 분리되어지는데, 이때 소잉라인(12)과 함께 구리 넷(70)의 연결단(74)이 함께 소잉됨으로써, 연결단(74)의 양편에 배열된 전도성 넷(72)들은 서로 분리되는 동시에 그 측부가 외부로 노출되는 상태가 된다.More specifically, sawing by the blade is made along the sawing line 12 of the substrate 10, and separated into individual package units, wherein the connecting end of the copper net 70 together with the sawing line 12 As the 74 are sawed together, the conductive nets 72 arranged on both sides of the connecting end 74 are separated from each other and their sides are exposed to the outside.

이렇게 완성된 본 발명의 제2실시예에 따른 패키지(60)를 해당 전자기기의 마더보드 즉, MEMS 센서의 마더보드상에 수직 실장하게 되는데, 측부가 노출된 구리 넷(70)의 전도성 넷(72)을 마더보드(50)의 접속부에 밀착시킨 다음, 솔더 페이스트 등을 이용하여 서로 융착되게 함으로써, 첨부한 도 8에 도시된 바와 같이 본 발명의 패키지(60)가 수직으로 세워진 채로 실장되어진다.The package 60 according to the second embodiment of the present invention thus completed is vertically mounted on the motherboard of the corresponding electronic device, that is, the motherboard of the MEMS sensor. 72) is brought into close contact with the connecting portion of the motherboard 50 and then fused to each other using solder paste or the like, so that the package 60 of the present invention is mounted vertically as shown in FIG. .

이와 같이, 본 발명의 제2실시예에 따른 패키지(60)도 MEMS 센서, 예를 들어 가속도 또는 각속도 센서의 마더보드상에 용이하게 수직 실장됨에 따라, 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향의 가속도 내지 각속도까지 검출하는 기능을 수행하게 된다.As such, the package 60 according to the second embodiment of the present invention is also easily mounted vertically on the motherboard of a MEMS sensor, for example an acceleration or angular velocity sensor, so that not only z and y axes, It detects up to axial acceleration to angular velocity.

한편, 본 발명의 제2실시예에 따른 패키지를 수평 실장하는 구조로서, 도 9에 도시된 바와 같이 상기 기판(10)의 저면에 형성된 볼랜드(16)에 수평 실장을 위한 솔더볼(24)을 더 융착시키고, 이 솔더볼(24)을 해당 전자기기의 즉, MEMS 센서의 마더보드의 접속부에 융착시킴으로써, 수평 실장이 용이하게 이루어지게 되고, 수직 실장된 패키지와 함께 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향의 가속도 내지 각속도를 검출하는 기능을 수행하게 된다.
Meanwhile, as a structure for horizontally mounting a package according to the second embodiment of the present invention, as shown in FIG. 9, a solder ball 24 for horizontal mounting is further added to the ball lands 16 formed on the bottom surface of the substrate 10. By fusion welding and welding the solder ball 24 to the connection part of the electronic device, that is, the motherboard of the MEMS sensor, the horizontal mounting is easily performed, and the vertically mounted package with the x and y axes as well as The function of detecting acceleration to angular velocity in the z-axis direction is performed.

10 : 기판 11 : 패키지 단위 영역
12 : 소잉라인 14 : 전도성패턴
16 : 볼랜드 18 : 솔더볼
20 : 멤스 칩 22 : 에이직 칩
24 : 솔더볼 30 : 와이어
40 : 몰딩수지 50 : 마더보드
60 : 패키지 70 : 구리 넷
72 : 전도성 넷
74 : 연결단10 substrate 11 package unit area
12: sawing line 14: conductive pattern
16: Borland 18: Solder Ball
20: MEMS chip 22: AIZ chip
24: solder ball 30: wire
40: molding resin 50: motherboard
60: package 70: copper four
72: conductive net
74: connecting end

Claims (12)

다수의 패키지 단위 영역을 가지고, 각 패키지 단위의 경계부에 소잉라인(12)이 형성된 기판(10)과;
상기 기판(10)의 각 패키지 단위 영역내에 구획된 칩부착영역에 실장되는 가속도 또는 각속도 센서용으로 구성된 멤스 칩(20) 및 이 멤스 칩(20)의 신호 처리 소자인 에이직 칩(22);
상기 멤스 칩(20) 및 에이직 칩(22)과 기판(10)의 칩부착영역 외주부에 형성된 전도성패턴(14)간에 연결되는 와이어(30)와;
상기 전도성패턴(14)과 연결되며 소잉라인(12)상에 소정의 간격으로 형성된 볼랜드(16)와;
상기 볼랜드(16)에 융착되는 솔더볼(18)과;
상기 멤스 칩(20) 및 에이직 칩(22), 솔더볼(18)을 포함하는 기판(10)의 상면에 걸쳐 몰딩된 몰딩수지(40);
로 구성되고,
상기 소잉라인(12)을 따라 소잉 공정이 이루어지는 동시에 솔더볼(18)이 절반으로 소잉되어, 수직 실장을 위한 솔더볼(18)의 측부가 외부로 노출되도록 한 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지.
A substrate 10 having a plurality of package unit regions and having a sawing line 12 formed at a boundary of each package unit;
A MEMS chip 20 configured for an acceleration or angular velocity sensor mounted in a chip attaching area partitioned in each package unit area of the substrate 10 and AIC chip 22 which is a signal processing element of the MEMS chip 20;
A wire 30 connected between the MEMS chip 20 and the AC chip 22 and the conductive pattern 14 formed on the outer peripheral portion of the chip attaching region of the substrate 10;
A ball land 16 connected to the conductive pattern 14 and formed at predetermined intervals on a sawing line 12;
A solder ball 18 fused to the ball land 16;
A molding resin 40 molded over an upper surface of the substrate 10 including the MEMS chip 20, the AC chip 22, and the solder ball 18;
≪ / RTI >
The sawing process is performed along the sawing line 12 and the solder balls 18 are sawed in half so that the sides of the solder balls 18 for vertical mounting are exposed to the outside. package.
청구항 1에 있어서,
상기 기판(10)의 저면에 형성된 볼랜드(16)에 수평 실장을 위한 솔더볼(24)이 더 융착되는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지.
The method according to claim 1,
The vertical and horizontal mounting combined semiconductor package, characterized in that the solder ball 24 for horizontal mounting is further fused to the ball land (16) formed on the bottom surface of the substrate (10).
다수의 패키지 단위 영역을 가지고, 각 패키지 단위의 경계부에 소잉라인(12)이 형성된 기판(10)의 제공 단계와;
상기 기판(10)의 각 패키지 단위 영역내에 구획된 칩부착영역에 가속도 또는 각속도 센서용으로 구성된 멤스 칩(20)과, 이 멤스 칩(20)의 신호 처리 소자인 에이직 칩(22)을 부착하는 단계와;
상기 멤스 칩(20) 및 에이직 칩(22)을 기판(10)상의 전도성패턴(14)에 와이어(30)로 연결하는 단계와;
상기 기판(10)의 소잉라인(12)상에 형성된 볼랜드(16)에 솔더볼(18)을 융착하는 단계와;
상기 기판(10)의 상면에 걸쳐 몰딩수지(40)로 몰딩하여, 멤스 칩(20) 및 에이직 칩(22), 와이어(30), 솔더볼(18)을 봉지하는 단계와;
상기 소잉라인(12)을 따라 소잉 공정이 이루어지는 동시에 솔더볼(18)의 측부가 노출되도록 솔더볼(18)이 절반으로 소잉되는 단계;
로 이루어지는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지 제조 방법.
Providing a substrate 10 having a plurality of package unit regions, and having a sawing line 12 formed at a boundary of each package unit;
A MEMS chip 20 configured for an acceleration or angular velocity sensor and an AC chip 22, which is a signal processing element of the MEMS chip 20, are attached to a chip attaching region partitioned in each package unit region of the substrate 10. Making a step;
Connecting the MEMS chip 20 and AIZ chip 22 to the conductive pattern 14 on the substrate 10 with a wire 30;
Fusing the solder balls 18 to the ball lands 16 formed on the sawing line 12 of the substrate 10;
Molding the molding resin 40 over the upper surface of the substrate 10 to encapsulate the MEMS chip 20 and the AC chip 22, the wire 30, and the solder ball 18;
Sawing the solder ball 18 in half so that the side of the solder ball 18 is exposed at the same time a sawing process is performed along the sawing line 12;
A semiconductor package manufacturing method for both vertical and horizontal mounting, characterized in that consisting of.
청구항 3에 있어서,
수직 실장을 위하여 상기 솔더볼(18)의 측부를 해당 전자기기의 마더보드(50)에 융착시키는 단계를 더 포함하는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지 제조 방법.
The method according to claim 3,
And fusion bonding the side of the solder ball (18) to the motherboard (50) of the electronic device for vertical mounting.
청구항 3에 있어서,
수평 실장을 위하여 상기 기판(10)의 저면에 형성된 볼랜드(16)에 솔더볼(24)을 융착시키는 단계를 더 포함하는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지 제조 방법.
The method according to claim 3,
A method of manufacturing a semiconductor package for both vertical and horizontal mounting, further comprising fusing a solder ball (24) to a ball land (16) formed on a bottom surface of the substrate (10) for horizontal mounting.
다수의 패키지 단위 영역을 가지고, 각 패키지 단위의 경계부에 소잉라인(12)이 형성된 기판(10)과;
상기 기판(10)의 각 패키지 단위 영역내에 구획된 칩부착영역에 실장되는 가속도 또는 각속도 센서용으로 구성된 멤스 칩(20) 및 이 멤스 칩(20)의 신호 처리 소자인 에이직 칩(22);
상기 멤스 칩(20) 및 에이직 칩(22)과 기판(10)의 칩부착영역 외주부에 형성된 전도성패턴(14)간에 연결되는 와이어(30)와;
상기 기판(10)의 저면에 형성된 볼랜드(16)에 부착된 수평 실장을 위한 솔더볼(24);
상기 전도성패턴(14)과 연결되며 소잉라인(12)상에 소정의 간격으로 부착되는 것으로서, 전도성 패턴(14)과 연결되는 사각 블럭 형태로 만들어져 2열 배열을 이루면서 기판(10)의 소잉라인(12) 양편에 배열되는 다수의 전도성 넷(72)과, 이 전도성 넷(74)들을 일체로 연결하면서 소잉라인(12)을 따라 배열되는 연결단(74)으로 구성된 구리 넷(70);
상기 멤스 칩(20) 및 에이직 칩(22), 솔더볼(18)을 포함하는 기판(10)의 상면에 걸쳐 몰딩된 몰딩수지(40);
로 구성되고,
상기 소잉라인(12)을 따라 소잉 공정이 이루어지는 동시에 구리넷(70)의 연결단(74)이 소잉되어, 구리 넷(70)의 전도성 넷(72)이 단독으로 분리되면서 분리된 전도성 넷(72)의 측부가 외부로 노출되도록 한 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지.
A substrate 10 having a plurality of package unit regions and having a sawing line 12 formed at a boundary of each package unit;
A MEMS chip 20 configured for an acceleration or angular velocity sensor mounted in a chip attaching area partitioned in each package unit area of the substrate 10 and AIC chip 22 which is a signal processing element of the MEMS chip 20;
A wire 30 connected between the MEMS chip 20 and the AC chip 22 and the conductive pattern 14 formed on the outer peripheral portion of the chip attaching region of the substrate 10;
Solder balls 24 for horizontal mounting attached to the ball land 16 formed on the bottom surface of the substrate 10;
The sawing line of the substrate 10 is connected to the conductive pattern 14 and attached to the sawing line 12 at predetermined intervals. The sawing line of the substrate 10 is formed in the form of a square block connected to the conductive pattern 14. 12) a copper net 70 consisting of a plurality of conductive nets 72 arranged on both sides and a connection end 74 arranged along the sawing line 12 while integrally connecting the conductive nets 74;
A molding resin 40 molded over an upper surface of the substrate 10 including the MEMS chip 20, the AC chip 22, and the solder ball 18;
≪ / RTI >
A sawing process is performed along the sawing line 12, and at the same time, the connecting end 74 of the copper net 70 is sawed so that the conductive net 72 of the copper net 70 is separated and separated. The semiconductor package for both vertical and horizontal mounting, characterized in that the side of the) is exposed to the outside.
삭제delete 청구항 6에 있어서,
상기 구리 넷(70)의 연결단(74)의 저면은 하프 에칭 처리된 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지.
The method of claim 6,
The bottom surface of the connection end 74 of the copper net 70 is half-etched, characterized in that the semiconductor package for both vertical and horizontal mounting.
삭제delete 다수의 패키지 단위 영역을 가지고, 각 패키지 단위의 경계부에 소잉라인(12)이 형성된 기판(10)의 제공 단계와;
상기 기판(10)의 각 패키지 단위 영역내에 구획된 칩부착영역에 가속도 또는 각속도 센서용으로 구성된 멤스 칩(20)과, 이 멤스 칩(20)의 신호 처리 소자인 에이직 칩(22)을 부착하는 단계와;
상기 멤스 칩(20) 및 에이직 칩(22)을 기판(10)상의 전도성패턴(14)에 와이어(30)로 연결하는 단계와;
전도성 패턴(14)과 연결되는 사각 블럭 형태로 만들어져 2열 배열을 이루면서 기판(10)의 소잉라인(12) 양편에 배열되는 다수의 전도성 넷(72)과, 이 전도성 넷(74)들을 일체로 연결하면서 소잉라인(12)을 따라 배열되는 연결단(74)으로 구성된 구리 넷(70)을 기판(10)의 소잉라인(12) 및 그 양편에 걸쳐 부착하는 단계와;
상기 기판(10)의 상면에 걸쳐 몰딩수지(40)로 몰딩하여, 멤스 칩(20) 및 에이직 칩(22), 와이어(30), 구리 넷(70)을 봉지하는 단계와;
상기 소잉라인(12)을 따라 소잉 공정이 이루어지는 동시에 구리 넷(70)의 연결단(74)이 소잉되어, 구리 넷(70)의 전도성 넷(72)이 단독으로 분리되면서 그 측부가 노출되도록 한 단계;
로 이루어지는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지 제조 방법.
Providing a substrate 10 having a plurality of package unit regions, and having a sawing line 12 formed at a boundary of each package unit;
A MEMS chip 20 configured for an acceleration or angular velocity sensor and an AC chip 22, which is a signal processing element of the MEMS chip 20, are attached to a chip attaching region partitioned in each package unit region of the substrate 10. Making a step;
Connecting the MEMS chip 20 and AIZ chip 22 to the conductive pattern 14 on the substrate 10 with a wire 30;
A plurality of conductive nets 72 formed in a rectangular block shape connected to the conductive pattern 14 and arranged on both sides of the sawing line 12 of the substrate 10 in a two-row arrangement, and the conductive nets 74 are integrally formed. Attaching a copper net 70 composed of connecting ends 74 arranged along the sawing line 12 while connecting, across the sawing line 12 and both sides of the substrate 10;
Molding the molding resin (40) over the upper surface of the substrate (10) to seal the MEMS chip (20) and the AC chip (22), the wire (30), and the copper net (70);
A sawing process is performed along the sawing line 12 and at the same time, the connecting end 74 of the copper net 70 is sawed so that the conductive net 72 of the copper net 70 is separated singly and the side thereof is exposed. step;
A semiconductor package manufacturing method for both vertical and horizontal mounting, characterized in that consisting of.
청구항 10에 있어서,
수직 실장을 위하여 상기 구리 넷(70)의 전도성 넷(72)의 측부를 해당 전자기기의 마더보드(50)에 융착시키는 단계를 더 포함하는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지 제조 방법.
The method according to claim 10,
A method of manufacturing a semiconductor package for both vertical and horizontal mounting, further comprising fusing the side of the conductive net 72 of the copper net 70 to the motherboard 50 of the electronic device for vertical mounting. .
청구항 10에 있어서,
수평 실장을 위하여 상기 기판(10)의 저면에 형성된 볼랜드(16)에 솔더볼(24)을 융착시키는 단계를 더 포함하는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지 제조 방법.
The method according to claim 10,
A method of manufacturing a semiconductor package for both vertical and horizontal mounting, further comprising fusing a solder ball (24) to a ball land (16) formed on a bottom surface of the substrate (10) for horizontal mounting.
KR1020100016142A 2010-02-23 2010-02-23 Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same KR101111427B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100016142A KR101111427B1 (en) 2010-02-23 2010-02-23 Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016142A KR101111427B1 (en) 2010-02-23 2010-02-23 Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20110096733A KR20110096733A (en) 2011-08-31
KR101111427B1 true KR101111427B1 (en) 2012-02-15

Family

ID=44931854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016142A KR101111427B1 (en) 2010-02-23 2010-02-23 Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101111427B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206977B1 (en) 1996-12-18 1999-07-01 구본준 Vertical type ball grid array
KR100645191B1 (en) 2000-11-07 2006-11-10 앰코 테크놀로지 코리아 주식회사 Semiconductor package
JP2007207802A (en) 2006-01-31 2007-08-16 Sharp Corp Electronic circuit module and method of manufacturing same
KR20080022736A (en) * 2006-09-07 2008-03-12 삼성전자주식회사 Semiconductor package and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206977B1 (en) 1996-12-18 1999-07-01 구본준 Vertical type ball grid array
KR100645191B1 (en) 2000-11-07 2006-11-10 앰코 테크놀로지 코리아 주식회사 Semiconductor package
JP2007207802A (en) 2006-01-31 2007-08-16 Sharp Corp Electronic circuit module and method of manufacturing same
KR20080022736A (en) * 2006-09-07 2008-03-12 삼성전자주식회사 Semiconductor package and method for fabricating the same

Also Published As

Publication number Publication date
KR20110096733A (en) 2011-08-31

Similar Documents

Publication Publication Date Title
US8709868B2 (en) Sensor packages and method of packaging dies of differing sizes
KR20060044544A (en) Semiconductor device, magnetic sensor, and magnetic sensor unit
KR20060133496A (en) Module having stacked chip scale semiconductor packages
KR20120023672A (en) Structure having chip mounted thereon and module provided with the structure
CN103253627B (en) semiconductor integrated device assembly technology
JP5130845B2 (en) Sensor package and manufacturing method thereof
US7553164B2 (en) Circuit device and method of manufacturing the same
KR20160088111A (en) Complex sensor, package having the same and manufacturing method thereof
US20120106112A1 (en) Method for Producing an Electrical Circuit and Electrical Circuit
KR101060121B1 (en) Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same
US20150355220A1 (en) Inertial sensor module having hermetic seal formed of metal and multi-axis sensor employing the same
KR100950676B1 (en) Tri-axis geo-magnetic sensor device and the method for fabricating the same
JP2009076588A (en) Sensor package and its manufacturing method
KR101099586B1 (en) Semiconductor package for vertical adhesion
US20100221860A1 (en) Precision micro-electromechanical sensor (mems) mounting in organic packaging
KR101111427B1 (en) Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same
KR101236796B1 (en) Semiconductor package for vertical adhesion
US20170089788A1 (en) Manufacturing catheter sensors
JP6128279B2 (en) Microelectromechanical device and manufacturing method
US9322837B2 (en) Semiconductor device
JP2006337069A (en) Circuit device and its manufacturing method
KR20090090113A (en) Semiconductor package with mr sensor and hall sensor
KR101267435B1 (en) Semiconductor package for vertical adhesion and method for manufacturing the same
JP5999908B2 (en) End-mount sensor
JP2009079948A (en) Semiconductor acceleration sensor and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 9