KR101105911B1 - 보안 보호 전자 시스템 제조 방법, 이에 대응하는 집적 회로 보안 보호 장치, 및 이에 대응하는 전자 시스템 - Google Patents

보안 보호 전자 시스템 제조 방법, 이에 대응하는 집적 회로 보안 보호 장치, 및 이에 대응하는 전자 시스템 Download PDF

Info

Publication number
KR101105911B1
KR101105911B1 KR1020107002029A KR20107002029A KR101105911B1 KR 101105911 B1 KR101105911 B1 KR 101105911B1 KR 1020107002029 A KR1020107002029 A KR 1020107002029A KR 20107002029 A KR20107002029 A KR 20107002029A KR 101105911 B1 KR101105911 B1 KR 101105911B1
Authority
KR
South Korea
Prior art keywords
security protection
integrated circuit
electrical
electrical connection
protection device
Prior art date
Application number
KR1020107002029A
Other languages
English (en)
Other versions
KR20100025587A (ko
Inventor
피에르 그라베즈
미첼 씰
Original Assignee
제말토 에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제말토 에스에이 filed Critical 제말토 에스에이
Publication of KR20100025587A publication Critical patent/KR20100025587A/ko
Application granted granted Critical
Publication of KR101105911B1 publication Critical patent/KR101105911B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/576Protection from inspection, reverse engineering or tampering using active circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86Secure or tamper-resistant housings
    • G06F21/87Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143Clearing memory, e.g. to prevent the data from being stolen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02379Fan-out arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps

Abstract

적어도 제1 집적 회로에 부착된 보안 보호 장치를 이용하여 보안 보호 전자 시스템을 제조하는 방법(30)에 관한 것이다. 본 발명에 따라서, 상기 보안 보호 장치는 적어도 하나의 전기 접속 네트워크(14)를 포함하는 제2 집적 회로(1)를 구성하기 때문에, 상기 방법은, 상기 시스템을 구성하기 위하여 상기 보안 보호 장치와 상기 제1 집적 회로를 조립하는 조립 단계(34); 상기 구성된 시스템의 상기 전기 접속 네트워크에 특정된 기준 전기 영상을 캡쳐하는 캡쳐 단계(38), 및 상기 제1 집적 회로의 동작 중에 캡쳐될 전기 영상을 상기 기준 전기 영상과 비교하기 위하여 상기 구성된 시스템을 재구성하는 재구성 단계(310)를 포함한다. 본 발명은 또한 이 방법에 대응하는 보안 보호 장치(1)와 이 방법에 대응하는 보안 보호 전자 시스템에 관한 것이다.

Description

보안 보호 전자 시스템 제조 방법, 이에 대응하는 집적 회로 보안 보호 장치, 및 이에 대응하는 전자 시스템{METHOD FOR FABRICATING A SECURITY-PROTECTED ELECTRONIC SYSTEM, CORRESPONDING INTEGRATED CIRCUIT SECURITY PROTECTION DEVICE AND CORRESPONDING ELECTRONIC SYSTEM}
본 발명은 적어도 제1 집적 회로에 부착된 보안 보호 장치를 이용하는 보안 보호 전자 시스템 제조 방법에 관한 것이다. 본 발명은 또한 적어도 이 제조 방법에 따라서 제조된, 제1 집적 회로를 보호할 수 있는 보안 보호 장치와 보안 보호 전자 시스템에 관한 것이다.
오늘날 휴대형 전자 시스템들이 많이 보급되어 있다. 보급된 휴대형 전자 시스템의 예로는 칩 카드, 소위 USB("Universal Serial Bus") 키, 토큰 또는 동글(dongle) 등을 들 수 있으며, 이를 소지한 사람은 이를 이용하여 제한 접근 영역에 접근하여 거래를 하고 그리고/또는 기밀 또는 제한 정보를 교환할 수 있다. 그와 같은 휴대형 전자 장치는 하나 또는 그 이상의 집적 회로를 포함하고 있다. 휴대형 전자 장치를 보안 보호하기 위해서는 그 내부에 포함된 집적 회로 또는 회로들이 보안 보호(security-protected)되어야 한다.
집적 회로를 보안처리하는 기술들 중에서는 신호 발생기(signal emitter)를 이에 대응하는 수신기에 연결하는 전기 접속 네트워크의 이용에 기초한 기술이 알려져 있다. 그와 같은 기술에 따르면 전기 접속 네트워크, 이에 의해 연결되는 신호 발생기와 대응 수신기는 보안 보호되어야 하는 집적 회로에 직접 조립된다. 이 네트워크에 의해 연결된 각 신호 발생기와 수신기는 그렇게 보안 보호되는 집적 회로의 끝 부분의 대향 에지들 상에서 서로 마주보면서 위치해 있다. 이 전기 접속 네트워크는 집적 회로의 최대 표면을 커버한다. 그와 같은 네트워크는 집적 회로의 동작 시에 각 접속부에 대해 그 전기적 연속성이 검사되는 전기 접속부들을 갖고 있다. 그와 같은 전기적 연속성 검사에 있어서, 형성된 네트워크에 특정적인 전기 영상(electrical image)이 발생되는데, 네트워크 무결성(integrity)을 체크할 수 있다. 만일 집적 회로가 동작 중에 신호 발생기들 중 적어도 하나와 그 수신기 간의 접속의 전기적 연속성이 더 이상 실효적이지 않다는 것을 감지하면, 외부로부터 침입 시도가 생긴다. 그와 같은 시도된 침입을 검출하면 집적 회로는 자신을 완전히 또는 부분적으로 디스에이블시켜 민감한 데이터에 접근하는 것을 막을 수 있다.
그러나 그와 같은 해결책은 주요한 결점을 갖고 있다. 사실, 그렇게 보안 보호되는 집적 회로의 제조는 보안 보호될 집적 회로의 설계 단계에서부터 기획되어야 한다. 사실, 전기 접속 네트워크를 통합하는 것은 집적 회로 내의 전자 부품의 위치 결정에 관한 제약을 수반한다. 게다가 보안 보호될 각 회로에 대해서는 보안 보호 동작에 특정적인 개발 시간이 필요하다.
본 발명은 특히 보안 보호 전자 시스템을 제조하는 방법을 제공함으로써 그와 같은 종래 기술의 단점을 해소하는 것을 목적으로 한다. 본 발명에 따라서 피보안 보호 집적 회로에 연결될 집적 회로에 의해 전기 접속 네트워크가 생성되고, 이 네트워크의 전기 영상은 그 연결 후에 캡쳐되고, 양 회로로 구성된 시스템은 이 전기 영상을 피보안 보호 집적 회로의 동작 중에 캡쳐될 전기 영상과 비교하도록 재구성된다.
특히 본 발명은 적어도 제1 집적 회로에 부착된 보안 보호 장치를 이용하여 전자 보안 보호 시스템을 제조하는 방법이다.
본 발명에 따라서, 제2 집적 회로를 구성하며 적어도 하나의 전기 접속 네트워크를 포함하는 보안 보호 장치는 상기 시스템을 구성하기 위하여 상기 보안 보호 장치와 조립된다. 그러면, 상기 구성된 회로의 상기 전기 접속 네트워크에 특정된 기준 전기 영상이 캡쳐된다. 그 다음에 상기 구성된 시스템은 상기 제1 집적 회로의 동작 중에 캡쳐될 전기 영상을 상기 캡쳐된 기준 전기 영상과 비교하도록 재구성된다.
따라서 본 발명의 일반적인 원리는 현존(existing) 네트워크의 정적 전기 영상을 캡쳐하고 이에 이어서 상기 시스템의 동작 중에 네트워크의 동적 전기 영상과 비교하기 위해 상기 시스템을 재구성하기 전에, 상기 피보안 보호 집적 회로에 부착된 전기 접속 네트워크와 집적 회로의 활용에 의존한다.
따라서 본 발명의 제조 방법은 종래의 제조 기술에 비해 새로운 방식이다.
사실, 전기 접속 네트워크를 포함하는 독립적인 장치를 이용하면 피보안 보호 집적 회로의 설계를 변경하지 않아도 된다.
피보안 보호 집적 회로의 설계는 유지되며, 그 전자 부품은 전기 접속 네트워크를 통합하기 위해 그 위치를 재설정하지 않아도 되므로, 종래 기술에 비해 설계가 간단해진다.
기준 전기 영상과 캡쳐된 임의의 전기 영상은 피보안 보호 집적 회로의 동작 전 또는 후에 현존 전기 접속 네트워크의 하나 또는 몇 가지 전기적 특성에 대응한다.
영상(image)은 전기 접속 네트워크의 시그너쳐(signature)로 생각할 수 있다. 이 시그너쳐는 네트워크의 상태를 나타내는 값을 나타내며, 그와 같은 값은 회로 내의 또는 회로 상의 네트워크의 범위에 의존하는 것이어서, 네트워크가 집적 회로와 함께 커팅될 때에 그 시그너쳐가 달라질 수 있다. 시그너쳐는 예컨대 전기적 값, 즉 전압, 전류, 저항, 용량, 또는 (커팅되지 않기 때문에) 동작되고 있는 네트워크에서의 상태 맵 또는 접속부들의 수일 수 있다. 상태 검출은 예컨대 반도체 또는 서포트 칩 주변까지 점진적으로 확장하는 회로들 또는 트랙들의 상태를 정의하는 것으로 이루어진다. 예컨대 네트워크는 서포트 칩의 여러 주변에 규칙적으로 위치된 및/또는 이격된 루프들을 포함한다. 이 칩이 커팅되면 일부 트랙들이 커팅되어 더 이상 신호를 전달하지 않는다. 이 경우에 전달된 신호의 조합을 검출하게 되면 네트워크의 범위와, 맵 또는 그 메시(mesh)의 범위를 정할 수 있다. 값 또는 영상의 다른 예는 이것이 커버하는 표면에 직접 비례하는 네트워크에 의해 확산된 에너지일 수 있다.
외부의 침입 시도 검출은 상기 구성된 시스템에 저장된 소위 기준 정적 전기 영상과 다른 동적 전기 영상의 인식에 따라 실시된다. 다른 양상에 따라서 본 발명은 적어도 제1 집적 회로를 보호할 수 있는 보안 보호 방법이다.
본 발명에 따라서, 보안 보호 장치는 제2 집적 회로를 구성하며 적어도 하나의 전기 접속 네크워크, 상기 전기 접속 네트워크에 특정적인 전기 영상을 캡쳐하기 위한 수단, 및 상기 제1 집적 회로의 동작 중에 캡쳐된 전기 영상을 사전에 캡쳐된 기준 전기 영상과 비교하기 위한 수단을 포함한다.
본 발명의 보안 보호 장치는 적어도 하나의 전기 접속 네트워크를 포함하며, 피보안 보호 집적 회로와 독립적인 다른 집적 회로를 구성한다. 상기 장치의 캡쳐 수단에 의해서, 연관될 수 있는 피보안 보호 집적 회로의 동작 전에는 네트워크의 전기 영상을 캡쳐하고 피보안 보호 집적 회로의 동작 중에는 네트워크의 다른 전기 영상을 캡쳐할 수 있다.
"피보안 보호 집적 회로의 동작(operation of the integrated circuit to be security-protected)"은 전기 접속 네트워크를 수반하는 제2 집적 회로없이, 또한 그에 따라 본 발명의 보안 보호 장치를 구성하는 집적 회로의 부착 여부에 관계없이 그 초기에 계획된 기능 또는 기능들을 실행한다는 것을 의미한다.
또 다른 양상에 따라서, 본 발명은 보안 보호 전자 시스템이다. 이 시스템은 피보안 보호 집적 회로와, 상기 집적 회로에 부착된 보안 보호 장치를 포함한다.
본 발명에 따라서, 상기 보안 보호 장치는 제2 집적 회로를 구성하고 적어도 하나의 전기 접속 네트워크를 포함하며, 상기 시스템은 상기 전기 접속 네트워크에 특정적인 전기 영상을 캡쳐하기 위한 수단, 및 상기 제 집적 회로의 동작 중에 캡쳐된 전기 영상을 그 동작 전에 캡쳐된 기준 전기 영상과 비교하기 위한 수단을 포함한다.
그러면, 상기 전자 시스템은 2개의 집적 회로, 즉 피보안 보호 집적 회로의 보안 보호 장치를 구성하는 집적 회로와 피보안 보호 회로를 구성하는 집적 회로를 서로 연관시킨다.
전기 접속 네트워크의 무결성은 상기 구성된 시스템의 무결성을 반영하는 것임에 유의해야 한다. 그러면, 피보안 보호 집적 회로의 동작 후에 캡쳐된 네트워크의 전기 영상이 피보안 보호 회로의 동작 전에 캡쳐된 전기 영상과 다르다면, 그와 같은 차이의 인식을 나타내는 신호가 보안 보호 장치로부터 피보안 보호 집적 회로로 전송된다. 그러면 피보안 보호 집적 회로는 소정의 보호 전략에 따라서 이 회로가 담당하고 민감한 것일 수 있는 데이터를 액세스가능하지 않도록 하기 위해 취해질 행위나 행위들을 결정할 수 있다.
본 발명의 다른 특징과 이점들은 암시적이고 비한정적인 예로서 주어진 본 발명의 바람직한 실시예에 대한 설명과 첨부 도면으로부터 명백하게 드러날 것이다.
도 1은 본 발명에 따른 예시적인 보안 보호 장치의 간략도.
도 2는 본 발명에 따른 전기 접속 네트워크를 가진 예시적인 보안 보호 장치의 상면도.
도 3은 본 발명에 따른 예시적인 방법의 플로우차트.
도 4는 본 발명에 따라 제조되는 예시적인 보안 보호 전자 시스템의 간략도.
도 5는 도 4의 보안 보호 전자 시스템의 제조 후의 간략화된 횡단면도.
일례로서 도 1에 도시된 바와 같이 보안 보호 장치(1)는 보안 보호 회로라고도 부르는 집적 회로 내에 마이크로컨트롤러(10), 전기 신호 발생기(13) 및 수신기(15)를 포함한다.
특히 보안 보호 회로는 피보안 보호 회로라고도 부르는 다른 집적 회로와 협동 작업을 하도록 되어 있다. 보안 보호될 그와 같은 회로는 외부의 악의적인 침입 시도, 또는 사기꾼의 신호 조작 시도에 대해 충분한 보호 수단을 갖고 있지 않다. 그래서 보호 수단을 가진 보안 보호 회로는 피보안 보호 회로의 보안에 필요한 부가적인 보호 기능을 제공한다. 전기적으로 결합된 회로들은 보안 보호 전자 시스템을 구성한다.
마이크로컨트롤러(10)는 보안 보호 회로(1)에 포함된 수단들의 조립체를 관리하고 제어한다. 특히 마이크로컨트롤러(10)는 보안 보호 회로(1)의 보안을 관리하고, 하나 또는 수 개의 메모리(12) 내의 데이터를 접속 버스(16)를 통해 읽고 쓴다.
다른 실시예에 따라서 도어(door)들 및/또는 논리 회로의 조립체는 마이크로컨트롤러(10)와 관련하여 설명된 기능들을 수행한다.
본 발명에 따라서 보안 보호 회로(1)는 발생기(13)와 그 관련 수신기(15)를 연결하는 하나 또는 수 개의 전기 접속 네트워크(14)를 갖고 있다. 수신기(15)는 발생기(13)로부터 마이크로컨트롤러(10)의 제어 하에 발생되고 소정의 특징에 따라 식별가능한 신호를 수신한다. 메모리(12)는 현재 사용되는 전기 접속 네트워크(14로부터의 전기 영상을 저장하는데 이용된다. 각 발생기(13)는 영상을 캡쳐하기 위하여 마이크로컨트롤러(10)에 의해 전달된 정밀한 특징에 따라 정의된 소정 신호를 발생한다. 전기 접속 네트워크에 의해 관련 발생기(13)와 연결된 수신기(15)는 그 전기 접속이 유효하다면 그 소정 신호를 수신한다. 만일 이 전기 접속이 유효하지 않다면, 즉 수신기(15)가 수신한 신호가 발생기(13)가 발생한 신호와 같지 않다면 전기 접속 조립체에 고유한 전기 영상은 변경된다. 기준 전기 영상의 캡쳐 후에 캡쳐된 전기 영상은 기준 전기 영상과 비교될 수 있다. 그와 같은 비교에 따라서 보안 보호 회로는 기준 전기 영상이 변경되었는지 여부를 판단할 수 있다.
발생기(13)는 마이크로컨트롤러의 제어 하에 전기 접속 네트워크(14)를 통해 신호를 송신할 수 있다.
수신기(15)로서는 각종 검출기, 예컨대 전압, 전류, 주파수, 제어된 전기 펄스 및/또는 전자기파 검출기를 들 수 있다.
현재 이용되는 네트워크에 적합한 보안 보호 기능은 보안 보호 회로(1)에 의해 피보안 보호 회로에 적용된다. 피보안 보호 회로의 설계를 변경할 필요는 없는데, 이는 보안 보호 회로에 대한 자신의 설계를 공지의 전술한 기술적 해법에 단순화시킨다. 보안 보호 회로(1)는 피보안 보호 회로의 동작에 영향을 미치지 않도록 설계됨은 명백하다. 즉, 피보안 보호 회로는 이것이 단독으로 제공하는 기능과 동일한 기능 또는 기능들을 제공한다.
선택적으로 마이크로컨트롤러(10)는 피보안 보호 회로 쪽으로 방사하지 않고 전기 접속 네트워크를 통해 외부로 방사하는 전자기 방사의 수단을 제공하도록 재구성된다.
마이크로컨트롤러(10)는 시스템 동작 중에 전기 접속 네트워크(14)의 상태를 주기적으로 영구히 제어한다. 이 제어는 장비의 개입을 통한 조사에 의해 또는 전기 접속 네트워크(14)의 변경으로 더 수정될 수 있는 레지스터의 주기적 질의를 통한 조사에 의해 실시된다.
전기 영상의 기준 영상에 대한 변경이 주목되었다면 마이크로컨트롤러(10)는 경고 메시지를 발생하여 이를 피보안 보호 회로에 전송하여 알리도록 재구성된다.
선택적으로 마이크로컨트롤러(10)는 최근에 캡쳐된 전기 영상이 기준 전기 영상과 같다는 것을 나타내는 메시지를 발생하여 이를 피보안 보호 회로에 전송하도록 재구성될 수도 있다.
그 외에도 보안 보호 회로(1)는 선택적으로 아날로그 회로, 예컨대 온도, 압력, 광 검출기 등과 같은 하나 또는 수 개의 보안 메커니즘(11)을 포함한다. 그와 같은 보안 메커니즘(11)은 보안 보호 장치(1)의 환경에서 여러 가지 비정상적인 변동을 검출하기 위해 제공된다. 보안 메커니즘(11)에 의해 외부로부터 보안 보호 회로(1)로의 시도된 침입 및/또는 악의적 출처의 간섭을 검출할 수 있다. 보안 메커니즘(11)은 여러 전기 접속 패드들을 통해 외부에 연결된다.
이 전기 접속 패드에 의해 회로(1)는 외부와 양방향 통신 버스(19)를 통해 여러 입/출력 신호들을 교환할 수 있다.
메모리 또는 메모리들(12)은 보안 보호 회로(1)에 내장된다. 다른 실시예(도시 안됨)에 따라서 그와 같은 메모리는 예컨대 피보안 보호 회로 내에 구비된다. 메모리 또는 메모리들(12)은 예컨대 데이터를 영구히 저장하여 보안 보호 회로(1)에 전력 공급이 한 번 또는 여러 번 차단되더라도 데이터를 안전하게 유지하는 불휘발성 메모리나 플래시 메모리를 포함한다. 특히 불휘발성 메모리(12)는 현존의 전기 접속 네트워크(14)에 관련된 임의의 전기 영상, 그 중에서도 기준 전기 영상과 피보안 보호 회로의 동작으로 더 캡쳐된 적어도 마지막 전기 영상에 특정적인 데이터를 전기 영상의 캡쳐 동안에 저장하기 위해 구비된다. 메모리(12)는 보안 보호 회로(1)와 피보안 보호 회로 간에 설정될 통신을 초기화하고 재구성하는데 이용되는 하나 또는 수 개의 명령어 프로그램도 포함한다.
이 프로그램의 예로는 초기화(또는 "자동 부팅 로더") 시에, 즉 보안 보호 회로와 피보안 보호 회로로 구성된 시스템의 최초 전원 공급 시부터 로드되는 명령어 프로그램을 들 수 있다. 이것은 마이크로컨트롤러(10)에 의해 실행될 코드와 궁극적으로 피보안 보호 회로의 프로세서에 의해 실행될 코드일 수도 있다. 메모리(12)는 데이터로서 예컨대 피보안 보호 회로의 프로세서가 필요로 하는 키 및/또는 데이터와 같은 보안 데이터를 저장한다.
그러면, 양 집적 회로는 협력하여 전기적으로 결합하여 구성된 시스템을 보호할 수 있다. 메모리(12) 내의 데이터는 보안 보호 회로(1)의 외부로부터 메모리 접근 양방향 버스(18)를 통해, 즉 마이크로컨트롤러(10)를 통해 데이터를 통과시키지 않아도 직접적으로 접근(accessible)될 수 있다. 시스템이 구성된 상태에서 메모리 직접 접근 양방향 버스(18)는 피보안 보호 회로만이 그 메모리에 접근할 수 있기 때문에 보안 보호된다. 그와 같은 메모리에의 접근에 따라서 코드의 보안 보호된 실행이 가능해진다. 그 외에도 양방향 버스(18)와 피보안 보호 회로를 통한 메모리에의 접근에 따라서 보안 보호 회로를 더욱 신속하게 맞춤 제작할 수 있는데, 이는 피보안 보호 회로가 데이터 흐름 속도 증가를 목표로 하는 경우에 보안 보호 장치에 이용되는 명령어 프로그램을 고속으로 다운로드할 수 있다는 것을 의미한다.
다른 해법에 따르면 보안 보호 회로의 메모리는 피보안 보호 회로로부터 직접적으로 접근될 수 있는 것은 아니다. 그와 같은 다른 실시예에 따르면 마이크로컨트롤러를 통해 보안 보호 회로의 메모리에 접근할 필요가 있다. 마이크로컨트롤러는 데이터가 보안 보호 회로의 메모리로부터 읽어지고 그리고/또는 이에 써 넣어지도록 제어한다. 그와 같은 메모리에의 접근은 피보안 보호 회로만과 통신하는 다른 양방향 통신 버스(19)를 통해서만 가능하다.
메모리(12)는 데이터를 일시적으로 저장하는 RAM("Random Access Memory")과 같은 하나 또는 수 개의 휘발성 메모리를 포함할 수도 있다.
도 2에 도시된 바와 같이, 전술한 바와 같이 보안 보호 장치(1)는 전기 접속 네트워크(14)가 구비된 집적 회로이다.
바람직하게는 전기 접속 네트워크(14)는 적어도 하나의 전기 접속부(140)가 유지될 수 있도록 재구성된다. 유의해야 할 점은 그와 같은 전기 접속부(140)의 커팅이 다른 유효한 전기 접속부의 커팅을 수반하는 것은 아니라는 것이다. 전기 접속부의 커팅은 발생기와 그 수신기 간의 전기적 접속을 무효화한다는 것은 분명하다. 전기 영상은 한 번 또는 여러 번의 커팅에도 유효하게 유지되는 전기 접속부로부터 생긴다. 따라서 보안 보호 회로(1)의 치수는 피보안 보호 회로의 치수 또는 피보안 보호 회로의 기밀 영역의 치수에 맞도록 구성될 수 있다. 즉, 보안 보호 회로(1)는 피보안 보호 회로의 함수로서 물리적으로 전기적으로 재구성될 수 있다. 커팅에 의한 그와 같은 재구성은 유효하게 유지되는 전기 접속 네트워크의 구조를 변경한다는 것을 알아야 한다.
이 보안 보호 회로(1)는 그 설계를 변경하지 않아도 어떠한 피보안 보호 집적 회로에 맞도록 구성될 수 있음은 명백하다.
정방형(22)으로 기호적으로 나타낸 부분은 인프라 논리 유닛이라고도 하는, 보안 보호 회로(1)에 포함된 수단의 조립체를 가리고 있다.
이 논리 유닛은 전술한 마이크로컨트롤러(10)(또는 대응하는 유선 논리 도어), 발생기(13), 수신기(15) 및 메모리(12)를 포함한다. 바람직하게는 그와 같은 여러 가지 요소들은 시도된 사기를 막기 위해 논리 유닛 내에 임의로 배치되고 인터리브된다.
정방형(22)은 그 좌측에 4개의 삼각형을 갖고 있다. 각 삼각형은 좌측 수직면을 갖고 있다. 삼각형의 좌측 수직면의 중간은 기호적으로 발생기의 출력을 나타낸다. 삼각형의 좌측의 각 단부는 기호적으로 수신기의 입력을 나타낸다.
다른 전기 접속부(141, 142, 143, 144)는 발생기(131, 132, 133, 134)를 대응하는 수신기(151, 152, 153, 154)에 연결한다.
전기 접속부(141, 142, 143, 144)는 각각 발생기를 관련 수신기에 연결하는 적어도 4개의 직선면을 가진 기하학적 형태를 갖고 있다. 따라서 전기 접속부로 나타낸 기하학적 형태는 여러 가지 가변적인 형태를 가질 수 있다. 일례로서 전기 접속부(145)도 (4보다 훨씬 큰 수의) 다면(일부 면이 접속 패드들(24) 간에 휘어져 구부려져 있음)을 가진 기하학적 형태를 가진다. 일부 전기 접속부는 적어도 부분적으로 구부러진 라인을 가진 형상을 가질 수 있다.
접속 패드(24)는 보안 보호 회로를 피보안 보호 회로상에 구비된 대응 접속 패드에 연결하려는 것이다. 이어서 설명하는 바와 같이, 보안 보호 회로의 접속 패드(24)는 경로 변경(re-routing) 동작에 따라 얻어진 전기 접속부를 가진 접속 인터페이스를 통해 피보안 보호 회로의 대응 패드에 연결된다.
본 발명의 유리한 특징에 따라서 논리 유닛은 보안 보호 집적 회로의 에지에서 떨어진 곳에 위치하는데, 이 경우에 논리 회로는 보안 보호 회로(1)의 전기 접속 네트워크의 중심 부근에 위치한다. 사실, 그러한 보안 보호 회로(1)의 커팅은 네트워크(14)의 전기 접속부(141, 142, 143, 144)에나 전기 접속 네트워크의 전기 영상을 캡쳐하는데 필요한 논리 유닛(22)에 손상을 입히지 않는다. 즉, 네트워크(14)의 일부 전기 접속부만이 한 번 또는 수 번의 커팅에 의해 무효화된다.
공지의 기술적 해법은 전기 접속 네트워크에 의해 피보안 보호 회로의 표면을 최대로 덮기 위해 피보안 보호 회로 상의 맨 끝의 에지에 위치한 발생기와 대응 수신기를 갖고 있음을 상기한다. 그와 같은 전기 접속 네트워크 구조는 전기 접속부의 폭 및/또는 길이에서의 커팅을 금지하는 나란한 표면 라인을 갖고 있다. 사실, 그와 같은 커팅은 네트워크의 전기 접속부 조립체의 작동을 중지시키고, 따라서 전기 접속부 네트워크는 동작하지 않게, 즉 그 기능을 다하지 못하게 된다.
네트워크의 각 전기 접속부는 발생기를 그 수신기에 연결하는 도전성 재료를 적층시켜 만든다. 도전성 재료의 예로는 잉크 및/또는 수지 또는 금속을 들 수 있다. 적층은 예컨대 스크린 프린팅 및/또는 포토리소그래피 기법에 따라 실시된다.
전기 접속부의 수가 많을수록 보안 보호 회로는 발생기와 수신기를 함께 연결하는 층의 수가 많다는 것을 알아야 한다. 따라서 외주에 직사각형으로 기호적으로 도시된 전기 접속부(140)는 하위층(직사각형당 하나) 일부 발생기를 점선으로 나타낸 링크(20)를 통해 관련 수신기에 연결하는 개방 전기 접속부이다.
도 3은 본 발명에 따라 보안 보호 전자 시스템을 만드는 방법의 특정 실시예를 흐름도로 보여준다.
간단하게 하기 위하여 이하에서 설명되는 실시예는 단 하나의 피보안 보호 회로에 부착된 보안 보호 회로를 가지고 설명한다. 더욱이 이어서 설명되는 제조 원리는 보안 보호 회로와 적층된 몇 개의 피보안 보호 회로의 조합에도 적용됨은 명백하다.
본 발명의 유리한 특징에 따라서 보안 보호 회로는 물리적으로 재구성가능한 구조를 가진 네트워크 전기 접속부를 포함한다. 따라서 공지의 기술 해법과는 달리 보안 보호 회로는 피보안 보호 회로에 맞도록 구성될 수 있다.
제1 단계 중에 보안 보호 회로를 물리적으로 재구성하기 위해서 전기 접속 네트워크의 일부가 커팅된다(32). 이 네트워크 커팅 시에 일부 전기 접속부는 명확히 작동 불능으로 되어, 이미 연결되어 있는 하나 또는 수 개의 발생기와 하나 또는 수 개의 수신기 간의 전류 순환을 방지한다.
그와 같은 전기 접속 네트워크의 커팅은 필수적인 것은 아님은 명백하다. 그러나 그와 같은 커팅은 특히 "일반적인" 보안 보호 회로의 치수를 예컨대 피보안 보호 회로의 컨트롤러를 덮는 표면의 기밀 영역의 치수에 대체로 맞추도록 되어 있다. 커팅 단계(32)는 예컨대 보안 보호 회로에 대한 짜르기(sawing)로 (미리정해진 짜르기 경로가 있든 없든 간에 상관없이) 실시된다. 짜르기 경로가 없는 짜르기는 예컨대 후술하는 접속 패드의 경로 변경 단계(33)에서 요구되는 포토리소그래피 작업 중에 결정되는 정렬로 실시된다.
커팅 단계(32)에 더하여 피보안 보호 회로의 접속 패드에 대한 다른 선택적 경로 변경 단계(33)가 실시되어 피보안 보호 회로 내에 존재하는 경로를 변경하는 것을 피할 수 있다. 그와 같은 경로 변경 단계(33)는 양 회로 간에 접속 인터페이스를 제공하는 것으로 이루어진다. 이 인터페이스는 보안 보호 회로상의 적어도 일부 접속 패드가 피보안 보호 회로상의 접속 패드와 대향하는 영역 상에서 시프트되어 전기적으로 연결될 수 있도록 이용된다.
시스템 구성이 완료되면 경로 변경과 관계하는 피보안 보호 회로에 관련된 접속 패드와 보안 보호 회로와 관련된 접속 패드는 이 회로들 간에 배치되며, 이렇게 구성된 시스템의 외부로부터 접근될 수 없다. 그 외에도 경로 변경 단계(33)는 예컨대 피보안 보호 회로상의 다른 일부 접속 패드를 구성된 시스템의 외부로부터 접근될 수 있는 다른 접속 패드에 연결하는 것으로 이루어진다. 시스템 외부로부터 접근가능한 그와 같은 접속 패드는 특히 양 회로를 공급하고 피보안 보호 회로에 접근하는데 이용된다.
경로 변경은, 접속 패드를 원하는 장소에 재배치하여, 특히 구성된 시스템의 외부로부터의 접근을 금지하거나 이와 반대로 구성된 시스템의 외부로부터의 접근을 인가하기 위하여 자유도를 더 추가함을 알아야 한다.
그와 같은 선택적 단계 또는 단계들 후에는 이 2개의 회로는 해당 보안 보호 시스템을 구성하도록 함께 조립된다(34). 이 2개 회로의 조립에 대해서는 도 4를 참조로 더 자세히 후술한다. 양 회로의 조립(34)은 이 2개 회로를 함께 전기적으로 결합시키는 것으로 이루어진다. 보안 보호 회로는 피보안 보호 회로에 부착된다. 보안 보호 회로에 관련된 접속 패드는 피보안 보호 회로 내의 이 목적으로 제공된 접속 패드에 연결된다. 선택적으로 그렇게 구성된 시스템의 저항을 증가시키기 위해 이 2개 회로 사이에 밀봉층이 더 부가된다. 양 회로 조립에 더하여 보안 보호 회로의 전기 접속 네트워크는 피보안 보호 회로의 표면을 적어도 부분적으로 덮는다. 그러면 보안 보호 회로의 접속 패드는 시스템 외부로부터 접근될 수 없다. 피보안 보호 회로만이 보안 보호 회로의 접속 패드를 통해 보안 보호 회로와 데이터를 교환할 수 있다.
조립을 완료하고 나면 2개의 조립된 회로(36)로 구성된 시스템은 재구성된다.
구성된 시스템을 초기화 시에, 즉 최초로 전원이 공급될 때에 재구성하기 위하여 피보안 보호 회로는 메모리 내에, 예컨대 실행될 프로그램을 보안 보호 회로의 불휘발성 메모리로 전송하는 것을 허가하는 로딩 프로그램을 포함한다. 그러면 보안 보호 시스템의 마이크로컨트롤러를 위한 시스템 코드가 시스템 외부로부터 접근할 수 있는 입/출력 포트를 통해 로드된다. 이러한 로딩은 암호화되어 실행될 수 있다. 이러한 로딩의 작동은 예컨대 제어 워드를 전원 공급 시에 초기화된 미리 정해진 로딩 주소와 비교할 수 있게 함으로써 보안 보호된다. 다른 전원 공급 시에는 피보안 보호 회로의 마이크로컨트롤러는 더 이상 상기 미리 정해진 로딩 주소를 지시하지 않고 최근에 로드된 시스템 코드의 주소를 지시한다. 피보안 보호 회로의 마이크로컨트롤러는 예컨대 2개 회로 각각에의 여러 가지 접근 시점을 확인하여 시스템의 양 회로를 초기화시킨다.
보안 보호 회로의 메모리가 2개 회로 간에 연결될 통신을 설정하는 데이터를 저장하는 경우에는 보안 보호 회로는 보안 보호 장치와 피보안 보호 회로 간의 통신 설정을 실시한다. 이 통신은 피보안 보호 회로에 대응하는 접속 경로에 연결된 보안 보호 회로의 접속 경로를 통해 실시된다. 이 2개의 결합된 회로는 통신할 수 있으며, 특히 피보안 보호 회로의 유효한 동작 후에 캡쳐된 전기 영상의 기준 전기 영상과의 비교 결과에 관한 데이터를 교환할 수 있다. 이 네트워크에 특정된 전기 영상을 캡쳐하기 위하여 보안 회로의 마이크로컨트롤러는 발생기에 의해 송신되고 유효 전기 접속 네트워크를 통해 수신기에 의해 수신될 신호의 설정을 실시한다. 그와 같은 신호는 예컨대 보안 보호 회로의 마이크로컨트롤러에 의해 발생된 임의의 프레임이다.
그러면 보안 보호 회로는 유효하게 유지된 전기 접속 네트워크의 기준 전기 영상을 자가 테스트 중에 캡쳐한다(38). 이 접속 네트워크의 기준 전기 영상은 접속 네트워크의 전원 공급 시부터 그대로 있는 전기 접속 네트워크의 기준 전기 영상이다. 이 기준 영상은 이 네트워크의 유용한 표면을 결정하며 시스템 동작 바로 전에 시스템의 전기 접속 네트워크에 특정된 전기 영상을 구성한다. 이어서 캡쳐된 전기 영상은 이 기준 전기 영상과 비교되어야 한다. 그러므로 기준 전기 영상은 구성된 시스템의 메모리 내에 저장된다. 바람직하게는 기준 전기 영상은 보안 보호 회로의 불휘발성 메모리 내에 저장되고, 그러면 보안 보호 회로 외부로부터 로크, 즉 접근될 수 없고 따라서 변경될 수 없다.
그런 다음, 구성된 시스템은 더 재구성된다(310). 그러므로 예컨대 주파수, 온도, 광을 검출하는 보안 검출기(있는 경우)는 상태 레지스터의 언마스킹(unmasking)을 통해 초기화된다. 그러면 각 보안 메커니즘에 특정된 인터럽션 메커니즘 중에서 네트워크에 특정된 전기 영상을 제어하는 메커니즘이 작동된다. 액츄에이터 네트워크에 특정된 전기 영상을 제어하는 메커니즘이 작동되고 있는 상태에서 재구성을 하게 되면 피보안 보호 회로의 유효한 동작 중에 캡쳐된 전기 영상을 비교할 수 있다. 그러면 전기 접속 네트워크의 제어에 관한 보안 메커니즘은 작동된다. 적어도 현재 이용되고 있는 전기 접속 네트워크(14)의 다른 전기 영상이 예컨대 피보안 보호 회로의 유효한 전원 공급 직후에 이어서 캡쳐된다.
선택적인 맞춤 제작 단계 중에는 시스템은 더 재구성된다. 이를 위해 피 보호 회로의 메모리 및/또는 보안 보호 회로의 메모리에 실행될 명령어 및/또는 피보안 보호 회로를 위한 동작에 유용한 데이터를 가진 프로그램이 외부로부터 접근될 수 있는 접속 패드를 통해 구성된 시스템의 외부로부터 로드된다.
선택적으로 보안 보호 회로 내에 위치하는 메모리 내에 인증서 및/또는 데이터 암호키와 같은 보안 데이터를 다운로드하는 추가 단계가 제공된다.
보안 보호 회로는 특히 기준 영상에 대한 전기 영상의 변경을 보안 보호 회로에 대해 표시하는 구성된 시스템을 안전하게 하는 기능을 갖고 있다.
악의적인 침입 시도 또는 신호 조종 시도는 현재 이용되고 있는 네트워크에 특정된 전기 영상의 변경에 의해 전송된다. 그와 같은 시도는 그와 같은 변경을 통해 검출된다.
네트워크의 전기 영상의 변경이 검출되면 보안 보호 회로는 피보안 보호 회로에 대응하는 경고 메시지를 인터럽션 형태로 전송한다. 피보안 보호 회로는 미리 정해진 보안 전략에 따라 취할 행위 또는 행위들을 결정한다. 피보안 보호 회로는 보안 보호 회로 및/또는 피보안 보호 회로 내에 저장된 데이터 및/또는 피보안 보안 회로가 처리하고 있는 데이터를 보호할 대책을 강구할 수 있다. 예컨대 피보안 보호 회로는 진행 중인 처리를 중지하고 기밀 데이터를 적어도 부분적으로 삭제하여 저장된 및/또는 처리된 데이터가 일관성이 없게 만든다. 그러면 사기꾼은 피보안 보호 회로 내의 하나 또는 수 개의 기밀 및/또는 처리된 데이터를 찾을 수가 없다.
피보안 보호 집적 회로는 적어도 하나의 기능, 예컨대 USB("Universal Serial Bus")형, MMC("Multi-Media Card") 형 및/또는 그 등가형의 데이터의 고속 통신을 수행한다.
요약하면, 보호 메커니즘이 구비된 보안 보호 회로의 치수는 피보안 보호 회로의 치수에 맞도록 구성되고, 양 회로를 전기적으로 상호접속하고, 시스템을 재구성하고, 재구성 단계가 끝날 때에 시스템을 맞춤 제작할 수 있도록 구성될 수 있다.
그러면 피보호 보안 회로는 적어도 하나의 실용 기능을 갖게 된다. 보안 보호 회로는 예컨대 초기화 후에 리셋을 실시하는 것과 같이 보안 작업을 실시하여 그 실용 기능이 요구하는 보안 레벨의 기능으로서 맞춤 제작된다.
보안 보호 회로는 바람직하게는 플래시 메모리나 EEPROM("Electrically Erasable Programmable Read Only Memory")과 같은 불휘발성 접근 메모리를 포함한다.
그와 같은 프로세스에 따라서 2개의 결합된 회로로 구성된 시스템은 그 제작 중에 캡쳐된 기준 전기 영상 이외에도 적어도 하나의 다른 전기 영상을 캡쳐할 수 있다는 것에 유의해야 한다. 이것은 시스템에 전원을 공급할 때부터 예컨대 매초 규칙적인 간격으로 캡쳐된 전기 영상일 수 있다.
따라서 동작 중에, 최근 캡쳐된 전기 영상이 보안 보호 회로를 이용하는 기준 전기 영상과 다르면 그렇게 재구성된 시스템은 당초에, 즉 2개 회로의 결합시 부터 이용되고 있는 전기 접속 네트워크에 특정된 전기 영상의 변경을 검출한다.
보안 보호 시스템의 동작 중에 보안 보호 시스템의 전기 접속 네트워크의 상태 또는 무결성의 주기적인 영구 제어 실시될 수 있다. 이를 위해 그 네트워크를 실시하여 따라서 네트워크의 전기 영상의 변경 또는 비변경을 자율적으로 검출할 수 있는 보안 보호 회로는 구성된 시스템의 동작 중에 작동된다.
도 4는 보안 보호 장치(1)를 피보안 보호 회로 상에 조립하기 직전에 형성되는 보안 보호 전자 시스템을 보여준다.
보안 보호 장치(1)는 한편으로는 물리적 침입 방지 스크린 형태로 물리적으로 보호하고, 다른 한편으로는 발생기를 그 수신기에 연결하는 전기 접속 네트워크를 구성하는 보호 격자(42)를 구비한다. 보안 보호 격자(42)는 보안 보호 집적 회로(44)를 덮는다. 피보안 보호 회로(미도시)에 부착된 보안 보호 장치(1)는 피보안 보호 회로를 위한 "보안 보호 후드(hood) 또는 실드(shield)" 역할을 한다. 따라서 보안 보호 장치(1)는 공지 기술 해법에 대해 피보안 보호 회로의 고가의 맞춤 제작을 요하지 않는 물리적 및 전기적 보안 양상을 달성한다. 보안 보호 장치(1)는 다수 형태의 피보안 보호 회로에 맞도록 구성될 수 있으며 "일반적" 또는 "표준" 보안 보호 성분을 구성할 수 있다.
전자 시스템을 구성하는 데는 대면 결합(플립 칩이라고도 함) 기술이 이용된다. 그와 같은 기술은 보호 격자(42)가 접속 인터페이스(412)와 대향하도록 보안 보호 장치(1)를 화살표(422) 방향에서 아래로 뒤집는 것으로 이루어진다. 접속 인터페이스(412)는 이 2개의 회로 사이에 배치된다. 이 접속 인터페이스(412)는 예컨대 회로 결합 전에 피보안 보호 회로 상에 외부로부터 접근할 수 있는 접속 패드를 갖고 있다.
상기 뒤집는 동작에 더하여 보안 보호 회로(44)의 외부로부터 이미 접근할 수 있는 보안 보호 회로의 접속 패드(46)는 접근할 수 없게 되고 피보안 보호 회로의 대응 접속 패드(424)와 대향하게 된다.
도 4에 도시된 예에서는 4개의 접속 패드(424)가 피보안 보호 회로의 4개의 접속 패드(418)에 대한 경로 변경 동작으로부터 생기는 전기 접속부(48)를 통해 연결된다. 이 부가된 전기 접속부(48)에 의해서 보안 보호 장치(1)의 보안 보호 회로(44)를, 특히 피보안 보호 회로의 기밀 데이터의 위치 설정 기능으로서, 소정의 커버링 영역에 위치시킬 수 있다. 피보안 보호 회로 상의 이 4개의 접속 패드(418)에 의해서 보안 보호 회로의 접속 패드(46)를 통해 특히 2개의 집적 회로 간에 데이터를 교환할 수 있다. 인터페이스(412)는 또한 2개의 다른 전기 접속부(410)를 통해 다른 접속 패드(414, 416)에 각각 전기적으로 연결된 2개의 접속 패드(415, 417)를 포함한다. 이 다른 접속 패드(414, 416)는 구성된 시스템의 외부로부터 접근할 수 있으며 예컨대 2개의 단자(D-, D+)를 가진 USB형 고속 통신 인터페이스에 대응한다.
피보안 보호 회로 상에 정렬 라인(40)을 따라 보안 보호 장치(1)를 부착하여 시스템이 구성되면, 피보안 보호 회로의 접속 패드(415, 417, 418, 424)와 보안 보호 회로(44)의 접속 패드(46)는 시스템 외부로부터 더 이상 접근할 수 없다.
접속 인터페이스(412)는 구성된 시스템 외부로부터 접근할 수 있는 5개의 다른 접속 패드(420)를 포함한다. 이 5개의 접속 패드(420)는 예컨대 전원 장치용 의 2개의 접속 핀(접지용 매스 또는 GND와 공급 전압 Vcc), 피보안 보호 회로의 재설정을 위한 접속 핀(Reset), 클록 신호의 전송을 위한 접속 핀(클록에 대한 CLK), 그리고 소프트웨어로 재구성될 수 있는 GPIO("General Purppose Input/Output) 입/출력 접속 핀을 가진 ISO("Internation Organisation for Standardization") 7816 인터페이스에 대응한다.
다른 실시예에 따라서 예컨대 접속 패드들(420) 중 2개 만을 이용하여 ISO 14443형의 소위 무접촉식 통신 인터페이스를 가진 피보안 보호 회로 상에 있는 안테나의 2개 단부와의 링크를 생성한다.
또 다른 실시예에 따라서 예컨대 고유의 접속 패드(420)를 이용하여 SWP("Single Wire Protocol")라 불리는 통신 인터페이스를 가진 피보안 보호 회로 상에 있는 접속부와의 링크를 설정한다.
일반적인 보안 보호 장치(1)는 예컨대 피보안 보호 회로로서 "표준" 컨트롤러를 보호할 수 있다. 이것은 플래시형, USB형 또는 예컨대 입/출력 포트, RAM 메모리, 초기화시(또는 "오토 부팅 로더")에 다운로드되는 프로그램을 저장하는 ROM 메모리 및 확장형 메모리 버스를 가진 다른 형태의 고속 통신 메모리의 컨트롤러일 수 있다.
도 5는 예시적으로 구성된 보안 보호 전자 시스템(50)의 횡단면도이다.
보안 보호 전자 시스템(50)은 피보안 보호 회로(512) 상에 보안 보호 장치(1)를 조립하여 생기는 몇 개의 단을 갖고 있다. 이들에 대해 하기에서 설명한다.
보안 보호 장치(1)는 보안 보호 회로(44)의 활성 부분과 발생기와 수신기를 함께 연결하는 보호 격자(42)를 가진 제1 실리콘 기판(52)을 포함한다. 보호 격자(42)는 보안 보호 회로(44)의 활성 부분을 완전히 덮고 제1 실리콘 기판(52)을 적어도 부분적으로 덮는다. 보안 보호 회로(44)의 "활성 부분"은 특히 기준 전기 영상과 이어서 캡쳐되는 전기 영상의 캡쳐를 관리하고 제어하는 마이크로프로세서 및/또는 논리 유닛을 의미한다. 보안 보호 회로(44)의 활성 부분은 보안 보호 전자 시스템(50) 외부로부터 접근할 수 없는 접속 패드(46)를 덮는다. 보호 격자(42)는 보안 보호 회로(44)의 접속 패드(46)와 동일면에 있다.
보안 보호 장치(1)는 피보안 보호 회로(512) 위에 걸려 있는 밀봉 조인트(56) 위에 걸려 있다. 밀봉 조인트(56)는 경로 변경 동작으로부터 생기는 접속부와 보호 격자(52)의 회로 단락을 방지하기 위하여 전기적으로 절연되어 있다.
도전 재료로 만들어진 스페이서(58) 또는 비아(via)는 보안 보호 회로(44)의 접속 패드(46)를 접속 인터페이스(412)가 갖고 있는 접속 패드(424)에 연결한다. 스페이서(58)는 예컨대 금속 삽입물로 구성된다. 이 스페이서(58)에 의해 보안 보호 회로(44)와 피보안 보호 회로(512) 간에는 데이터를 교환할 수 있다. 데이터 교환은 보안 보호 회로(44)가 피보안 보호 회로(512) 쪽으로 발생한 경고 신호와 이 경고 신호에 응답하여 피보안 보호 회로(512)가 보안 보호 회로(44) 쪽으로 전달하는 신호(있는 경우)에 관련된 데이터를 포함할 수 있다.
접속 인터페이스(412)가 갖고 있는 접속 패드(416, 420)는 보안 보호 시스템(50) 외부로부터 접근할 수 있다. 반면에 접속 패드(417)는 보안 보호 전자 시스템(50) 외부로부터 접근할 수 있는 접속 패드(416)에 경로 변경 동작으로부터 생긴 전기 접속부(410)를 통해 연결된다.
접속 인터페이스(412)는 시스템(50) 외부로부터 접근할 수 있는 접속 패드(420), 피보안 보호 회로(512)의 활성 부분(510)과 전기 접속된 접속 패드(424), 및 시스템 외부로부터 접근할 수 있으며 피보안 보호 회로(512)와 전기 접속된 접속 패드(416)와 동일 평면상에 있다. 접속 인터페이스(412)는 밀봉 조인트(56)와 피보안 보호 회로(512)의 활성 부분(510) 사이에 배치된다.
활성 부분(510)은 피보안 보호 회로(512)를 갖고 있는 제2 실리콘 기판(54) 위에 걸려 있다.
그와 같은 보안 보호 시스템(50)은 예컨대 칩 카드와 같은 휴대형 전자 장치 내에 통합된다.

Claims (19)

  1. 전자 보안 보호 시스템을 제조하는 방법(30)으로서,
    보안 보호 장치는 적어도 하나의 전기 접속 네트워크(14)를 포함하는 제2 집적 회로(1)를 구성하고,
    상기 방법은,
    상기 보안 보호 장치의 전기 접속 네트워크의 일부를 커팅(cutting)하는 단계(32),
    상기 시스템을 구성하기 위하여 상기 보안 보호 장치 및 제1 집적 회로를 조립하는 단계(34),
    상기 구성된 시스템의 전기 접속 네트워크에 특정적인 기준 정적 전기 영상을 캡쳐하는 단계(38), 및
    상기 제1 집적 회로의 동작 중에 캡쳐될 동적 전기 영상을 기준 정적 전기 영상과 비교하기 위하여 상기 구성된 시스템을 재구성하는 단계(310)
    를 포함하는 것을 특징으로 하는 전자 보안 보호 시스템 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 전기 접속 네트워크의 일부를 커팅하는 단계(32)는 상기 전기 접속 네트워크를 상기 제1 집적 회로의 기밀 영역(a sensitive zone)의 치수들에 실질적으로 맞게 커팅하는 단계로 이루어진 전자 보안 보호 시스템 제조 방법.
  4. 제1항 또는 제3항에 있어서,
    상기 제1 집적 회로가 적어도 제1 전기 접속 패드를 갖고, 상기 보안 보호 장치가 상기 제1 전기 접속 패드에 연결되도록 의도된 적어도 제2 전기 접속 패드를 갖고, 상기 재구성 단계는, 상기 구성된 전자 시스템이 상기 보안 보호 장치와 상기 제1 집적 회로 사이에서 적어도 미리 정해진 통신 기능을 실행하도록 하기 위해, 상기 제1 전기 접속 패드와 상기 제2 전기 접속 패드 간에 접속을 설정하기 위한 데이터를 상기 보안 보호 장치 내에 포함된 적어도 메모리 내에 로드하는 단계를 포함하는 전자 보안 보호 시스템 제조 방법.
  5. 제4항에 있어서,
    실행될 적어도 하나의 명령어 및/또는 상기 제1 집적 회로의 동작에 유용한 적어도 하나의 데이터를, 상기 보안 보호 전자 시스템 내에 포함된 적어도 메모리 내에 로드하는 단계를 포함하는 전자 보안 보호 시스템 제조 방법.
  6. 제1항 또는 제3항에 있어서,
    상기 보안 보호 장치의 전기 접속 네트워크는 적어도 하나의 금속 층을 상기 제2 집적 회로 상으로 피착(deposition)시킴으로써 수행되는 전자 보안 보호 시스템 제조 방법.
  7. 적어도 제1 집적 회로를 보안시킬 수 있는 보안 보호 장치(1)로서,
    상기 장치는 제2 집적 회로를 구성하고, 또한,
    적어도 하나의 전기 접속 네트워크(14),
    상기 전기 접속 네트워크에 특정적인 전기 영상들을 캡쳐하기 위한 수단(12, 13, 15), 및
    상기 제1 집적 회로의 동작 중에 캡쳐된 전기 영상을 사전에 캡쳐된 기준 전기 영상과 비교하기 위한 수단(10)
    을 포함하고,
    적어도 하나의 전기 접속부(140)가 기준 전기 영상을 정의하도록 커팅될 수 있는 보안 보호 장치.
  8. 삭제
  9. 제7항에 있어서,
    상기 제1 집적 회로의 동작 중에 캡쳐된 전기 영상과 상기 기준 전기 영상 간의 비교 결과의 함수로서 미리 설정된 메시지 전송 수단을 제공하도록 재구성될 수 있는 정보를 통신하고 처리하기 위한 수단(10)을 포함하는 보안 보호 장치.
  10. 제7항에 있어서,
    상기 전기 영상 캡쳐 수단은 상기 전기 접속 네트워크의 입력에서 전기 신호를 발생(emitting)하기 위한 적어도 하나의 장치와 상기 전기 접속 네트워크의 출력에서 전기 신호를 검출하기 위한 적어도 하나의 장치를 포함하고,
    상기 검출 장치는,
    전압;
    전류;
    주파수;
    전기 펄스; 및/또는
    전자기파를 검출하기 위한 장치들의 하나 또는 몇개의 장치들 중에서 선택되는
    보안 보호 장치.
  11. 제7항에 있어서,
    정보를 통신하고 처리하기 위한 수단(10) 및/또는 상기 장치의 전기 접속 네트워크의 중심 부근에 실질적으로 위치된 적어도 하나의 메모리(12)를 포함하는 보안 보호 장치.
  12. 제11항에 있어서,
    상기 메모리는 불휘발성 메모리(12)인 보안 보호 장치.
  13. 제12항에 있어서,
    상기 불휘발성 메모리는 상기 기준 전기 영상 및/또는 상기 제1 집적 회로의 동작 중에 캡쳐된 적어도 하나의 전기 영상에 특정적인 적어도 하나의 데이터를 저장하는 보안 보호 장치.
  14. 제7항에 있어서,
    상기 전기 접속 네트워크는 상기 제2 집적 회로 상으로 피착된 적어도 하나의 도전 재료 층으로 이루어진 보안 보호 장치.
  15. 제7항에 있어서,
    상기 전기 영상 캡쳐 수단(13, 15, 12)은 상기 장치의 전기 접속 네트워크의 중심 부근에 위치된 보안 보호 장치.
  16. 보안 보호될 제1 집적 회로와, 상기 제1 집적 회로 상으로 부가된 보안 보호 장치를 포함하는 보안 보호 전자 시스템(40)으로서,
    상기 보안 보호 장치는 제2 집적 회로를 구성하고 또한 적어도 하나의 전기 접속 네트워크(14)를 포함하고,
    상기 시스템은,
    상기 전기 접속 네트워크에 특정적인 전기 영상을 캡쳐하기 위한 수단(13, 15, 12), 및
    상기 제1 집적 회로의 동작 중에 캡쳐된 전기 영상을 사전에 캡쳐된 기준 전기 영상과 비교하기 위한 수단(10)
    을 포함하고,
    적어도 하나의 전기 접속부(140)가 기준 전기 영상을 정의하도록 커팅되고,
    상기 시스템은, 상기 제1 집적 회로의 동작 중에 캡처되는 전기 영상과 상기 기준 전기 영상을 비교하기 위해 상기 적어도 하나의 전기 접속부의 커팅 후에 재구성될 수 있는 보안 보호 전자 시스템.
  17. 제16항에 있어서,
    상기 보안 보호 장치는 자신과 상기 제1 집적 회로 간에 적어도 하나의 데이터를 교환하기 위한 수단을 제공하도록 구성될 수 있는 정보를 통신하고 처리하기 위한 수단(10)을 포함하는 보안 보호 전자 시스템.
  18. 제16항 또는 제17항에 있어서,
    상기 보안 보호 장치 및/또는 상기 제1 집적 회로는 상기 기준 전기 영상 및/또는 상기 제1 집적 회로의 동작 중에 캡쳐된 적어도 전기 영상에 특정적인 하나의 데이터를 저장하기 위해 제공된 메모리를 적어도 포함하는 보안 보호 전자 시스템.
  19. 제16항 또는 제17항에 있어서,
    상기 전기 접속 네트워크는 상기 제2 집적 회로 상으로 피착된 적어도 하나의 도전 재료 층으로 이루어진 보안 보호 전자 시스템.
KR1020107002029A 2007-06-29 2008-06-24 보안 보호 전자 시스템 제조 방법, 이에 대응하는 집적 회로 보안 보호 장치, 및 이에 대응하는 전자 시스템 KR101105911B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07301186.8 2007-06-29
EP07301186A EP2009693A1 (fr) 2007-06-29 2007-06-29 Procédé de fabrication d'un système électronique sécurisé, dispositif de sécurisation de circuit intégré et système électronique correspondants
PCT/EP2008/058034 WO2009003879A1 (fr) 2007-06-29 2008-06-24 Procédé de fabrication d'un système électronique sécurisé, dispositif de sécurisation de circuit intégré et système électronique correspondants

Publications (2)

Publication Number Publication Date
KR20100025587A KR20100025587A (ko) 2010-03-09
KR101105911B1 true KR101105911B1 (ko) 2012-01-17

Family

ID=38973063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002029A KR101105911B1 (ko) 2007-06-29 2008-06-24 보안 보호 전자 시스템 제조 방법, 이에 대응하는 집적 회로 보안 보호 장치, 및 이에 대응하는 전자 시스템

Country Status (3)

Country Link
EP (2) EP2009693A1 (ko)
KR (1) KR101105911B1 (ko)
WO (1) WO2009003879A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612083A (en) 1984-07-20 1986-09-16 Nec Corporation Process of fabricating three-dimensional semiconductor device
WO1997022990A1 (en) * 1995-12-20 1997-06-26 Intel Corporation Secure semiconductor device
US20030008432A1 (en) 1999-05-03 2003-01-09 Andreas Kux Method and device for securing a multi-dimensionally constructed chip stack and chip configuration

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2727227B1 (fr) * 1994-11-17 1996-12-20 Schlumberger Ind Sa Dispositif de securite actif a memoire electronique
TW471144B (en) * 1995-03-28 2002-01-01 Intel Corp Method to prevent intrusions into electronic circuitry
DE10133855A1 (de) * 2001-07-12 2003-01-30 Giesecke & Devrient Gmbh Tragbare Datenträgeranordnung mit Sicherheitseinrichtung
US6853093B2 (en) * 2002-12-20 2005-02-08 Lipman Electronic Engineering Ltd. Anti-tampering enclosure for electronic circuitry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612083A (en) 1984-07-20 1986-09-16 Nec Corporation Process of fabricating three-dimensional semiconductor device
WO1997022990A1 (en) * 1995-12-20 1997-06-26 Intel Corporation Secure semiconductor device
US20030008432A1 (en) 1999-05-03 2003-01-09 Andreas Kux Method and device for securing a multi-dimensionally constructed chip stack and chip configuration

Also Published As

Publication number Publication date
EP2162913A1 (fr) 2010-03-17
KR20100025587A (ko) 2010-03-09
WO2009003879A1 (fr) 2009-01-08
EP2009693A1 (fr) 2008-12-31

Similar Documents

Publication Publication Date Title
US7923830B2 (en) Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
JP4278176B2 (ja) 電子メモリを備えたアクティブセキュリティデバイス
US20120185636A1 (en) Tamper-Resistant Memory Device With Variable Data Transmission Rate
US10331911B2 (en) Secure crypto module including security layers
JP3865629B2 (ja) 記憶装置
JP2003519852A (ja) 集積回路の改ざん防止カプセル化
US8581251B2 (en) Device for protecting an electronic integrated circuit housing against physical or chemical ingression
JP4093610B2 (ja) 半導体チップ用セキュリティーデバイス
US7898090B1 (en) General purpose ball grid array security cap
US11080222B2 (en) Secure crypto module including optical glass security layer
US20120278905A1 (en) Configurable integrated tamper dectection circuitry
WO2008027966A2 (en) Detecting radiation-based attacks
US20070271544A1 (en) Security sensing module envelope
CN101558412A (zh) 用于pc安全性的增强封装
JP5041980B2 (ja) データ処理回路及び通信携帯端末装置
CA2381162C (en) Data processing device having protected memory and corresponding method
US10489614B2 (en) Tamper detecting cases
KR101105911B1 (ko) 보안 보호 전자 시스템 제조 방법, 이에 대응하는 집적 회로 보안 보호 장치, 및 이에 대응하는 전자 시스템
EP1298672A2 (en) Flash memory rewrite circuit, semiconductor integrated circuit, memory card having the semiconductor integrated circuit thereof, method of rewriting flash memory and flash memory rewriting program
KR20170102285A (ko) 보안 요소
JP5241065B2 (ja) 外部メモリに貯蔵されたデータの変更の有無をチェックする装置及び方法
JP2003233790A (ja) デジタル回路部品保護方法及び保護構成
KR100311119B1 (ko) 집적 모듈내에서 사용되는 반도체 회로
JP5695037B2 (ja) 時間制限使用の自動開始アプリケーションを含む機器
KR100480204B1 (ko) 이상신호에 대한 스마트 카드 보호방법 및 그 스마트 카드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee