KR101104903B1 - Preparing method of double layered connection structure of probe unit for inspection of flat display panel and double layered connection structure using the same - Google Patents
Preparing method of double layered connection structure of probe unit for inspection of flat display panel and double layered connection structure using the same Download PDFInfo
- Publication number
- KR101104903B1 KR101104903B1 KR1020090078352A KR20090078352A KR101104903B1 KR 101104903 B1 KR101104903 B1 KR 101104903B1 KR 1020090078352 A KR1020090078352 A KR 1020090078352A KR 20090078352 A KR20090078352 A KR 20090078352A KR 101104903 B1 KR101104903 B1 KR 101104903B1
- Authority
- KR
- South Korea
- Prior art keywords
- shorting
- line
- forming
- signal line
- connection structure
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 평판 디스플레이패널의 검사에 사용하는 프로브 유닛의 복층 접속구조을 형성하는 방법 및 이에 따라 형성된 복층 접속구조에 관한 것이다.The present invention relates to a method for forming a multilayer connection structure of a probe unit for use in inspecting a flat panel display panel, and a multilayer connection structure formed thereby.
본 발명의 평판 디스플레이패널 검사용 프로브 유닛의 복층 접속구조 형성방법은, 기판의 위에 다수의 신호선을 형성하는 단계; 상기 신호선이 형성된 기판의 위에 절연포토레지스트층을 도포하고 패턴을 형성하는 단계; 상기 제2포토레지스트층의 패턴 위에 다수의 쇼팅선을 형성하는 단계를 포함하며, 상기 절연포토레지스트층의 패턴이 상기 신호선의 위에 빈공간을 가지고 있어 상기 쇼팅선이 상기 신호선을 쇼팅하는 것을 특징으로 한다. A method for forming a multilayer connection structure of a probe unit for inspecting a flat panel display panel according to the present invention includes: forming a plurality of signal lines on a substrate; Coating an insulating photoresist layer on the substrate on which the signal line is formed and forming a pattern; And forming a plurality of shorting lines on the pattern of the second photoresist layer, wherein the pattern of the insulating photoresist layer has an empty space on the signal line so that the shorting line shorts the signal line. do.
본 발명에 따르면, 포토레지스트 층을 층간 절연체로 사용한 복층구조의 평판 디스플레이패널의 검사에 사용하는 프로브 유닛의 접속구조를 형성함으로써, 간단한 공정으로 효율이 뛰어난 복층의 접속구조를 얻을 수 있다.According to the present invention, by forming a connection structure of a probe unit used for inspecting a flat panel display panel having a multilayer structure using a photoresist layer as an interlayer insulator, a multilayer structure having excellent efficiency can be obtained in a simple process.
또한 절연층을 형성하는 공정을 거치지 않기 때문에, 접속구조를 제조하는 공정의 효율이 향상되는 효과가 있다.Moreover, since the process of forming an insulating layer is not carried out, there exists an effect which the efficiency of the process of manufacturing a connection structure improves.
평판 디스플레이패널, 평판 표시패널, 프로브 유닛, 복층 접속구조 Flat panel display panel, flat panel display panel, probe unit, multilayer connection structure
Description
본 발명은 평판 디스플레이패널의 검사에 사용하는 프로브 유닛의 접속구조를 형성하는 방법 및 이에 따라 형성된 접속구조에 관한 것이며, 더욱 자세하게는 평판 디스플레이패널의 검사에 사용하는 프로브 유닛의 복층 접속구조을 형성하는 방법 및 이에 따라 형성된 복층 접속구조에 관한 것이다.The present invention relates to a method of forming a connection structure of a probe unit for use in inspecting a flat panel display panel, and a connection structure formed thereby, and more particularly, to a method for forming a multilayer connection structure of a probe unit used in inspection of a flat panel display panel. And a multilayer connection structure formed thereby.
일반적으로 평판 디스플레이패널은 서로 대향되도록 배치된 두 개의 기판 사이에 표시부가 구비된 패널을 이용한 디스플레이이다. 평판 디스플레이는 크게 액정표시장치(LCD), 전계 방출 표시장치(FED), 플라즈마 디스플레이 패널(PDP) 및 유기발광다이오드(OLED) 등으로 나뉜다.In general, a flat panel display panel is a display using a panel having a display unit between two substrates disposed to face each other. Flat panel displays are largely classified into liquid crystal display (LCD), field emission display (FED), plasma display panel (PDP), organic light emitting diode (OLED) and the like.
이러한 평판 디스플레이패널은 구동 IC를 설치하기 전에 디스플레이패널의 픽셀상태를 검사하며, 픽셀의 검사를 위해서는 패널에 배치된 픽셀들과 연결된 연결선에 프로브를 접촉시킨 상태에서 전기신호를 보내야 한다. 최근에는 디스플레 이패널의 크기가 대형화 되면서 픽셀을 검사에 사용되는 검사용 블록의 수가 많아지고, 검사에 걸리는 시간이 증가하고 있다.Such a flat panel display panel inspects the pixel state of the display panel before installing the driver IC, and for the inspection of the pixel, an electrical signal must be sent while the probe is in contact with a connection line connected to the pixels arranged in the panel. Recently, as the size of the display panel increases, the number of inspection blocks used for inspecting pixels increases, and the time required for inspection increases.
이를 해결하기 위하여, 디스플레이패널의 픽셀이 적색, 녹색 및 청색 픽셀이 번갈아 위치하는 특징을 이용해 인접하는 동일 색상의 픽셀들에 동일한 신호를 전달하여 픽셀을 검사하는 방법이 개발되었다. 그러나 쇼팅부에 의하여 신호를 분할하면서 신호의 강도가 낮아지고 신호처리가 늦어지는 문제를 해결하지 못하여, 이 문제를 해결하기 위한 노력이 계속되고 있다.In order to solve this problem, a method of inspecting a pixel by transmitting the same signal to adjacent pixels of the same color by using a feature in which the pixels of the display panel are alternately positioned with red, green, and blue pixels has been developed. However, the problem of lowering signal strength and slowing signal processing while dividing the signal by the shorting unit has not been solved, and efforts have been made to solve this problem.
본 발명은 상기 문제점을 해결하기 위하여 발명된 것으로서, 복층 구조를 갖는 평판 디스플레이패널의 검사에 사용하는 프로브 유닛의 접속구조를 형성하는 방법 및 그 접속구조를 제공하는 것이 목적이다.The present invention has been invented to solve the above problems, and an object thereof is to provide a method of forming a connection structure of a probe unit for use in inspecting a flat panel display panel having a multilayer structure, and a connection structure thereof.
상기 목적을 달성하기 위한 본 발명의 평판 디스플레이패널 검사용 프로브 유닛의 복층 접속구조 형성방법은, 기판의 위에 다수의 신호선을 형성하는 단계; 상기 신호선이 형성된 기판의 위에 절연포토레지스트층을 도포하고 패턴을 형성하는 단계; 상기 제2포토레지스트층의 패턴 위에 다수의 쇼팅선을 형성하는 단계를 포함하며, 상기 절연포토레지스트층의 패턴이 상기 신호선의 위에 빈공간을 가지고 있어 상기 쇼팅선이 상기 신호선을 쇼팅하는 것을 특징으로 한다. According to one or more exemplary embodiments, a method for forming a multilayer connection structure of a probe unit for inspecting a flat panel display panel includes: forming a plurality of signal lines on a substrate; Coating an insulating photoresist layer on the substrate on which the signal line is formed and forming a pattern; And forming a plurality of shorting lines on the pattern of the second photoresist layer, wherein the pattern of the insulating photoresist layer has an empty space on the signal line so that the shorting line shorts the signal line. do.
별도의 절연층을 형성하는 공정이 없이 포토레지스트층을 절연층으로 이용하면 공정 수가 적어지므로 공정효율이 향상된다.If the photoresist layer is used as the insulating layer without forming a separate insulating layer, the number of steps decreases, thereby improving the process efficiency.
절연포토레지스트층은 SU-8 포토레지스트로 이루어지는 것이 좋으며, 신호선은 적색신호선, 녹색신호선 및 청색신호선이 교대로 위치하고, 쇼트선은 적색신호선들을 쇼트시키는 적색쇼트선, 녹색신호선들을 쇼트시키는 녹색쇼트선 및 청색신호선들을 쇼트시키는 청색쇼트선으로 이루어지는 것이 바람직하다.The insulating photoresist layer is preferably composed of SU-8 photoresist, and the signal line is alternately positioned with the red signal line, the green signal line and the blue signal line, and the short line is the red short line for shorting the red signal lines and the green short line for shorting the green signal lines. And a blue short line for shorting the blue signal lines.
신호선을 형성하는 단계는, 신호선에 맞는 신호선 포토레지스트 패턴을 형성하는 단계, 및 금속의 증착 및 리프트 오프 공정을 실시하는 단계를 포함하여 이루 어질 수 있다.The forming of the signal line may include forming a signal line photoresist pattern corresponding to the signal line, and performing a deposition and lift-off process of metal.
쇼트선을 형성하는 단계는, 절연포토레지스트층의 위에 금속층을 증착하는 단계, 쇼트선이 형성될 위치에 쇼트선 포토레지스트 패턴을 형성하는 단계, 및 금속층에서 쇼트선 포토레지스트 패턴으로 보호되지 않는 부분을 에칭하여 제거하는 단계를 포함하여 이루어질 수 있다.Forming a short line includes depositing a metal layer over the insulating photoresist layer, forming a short line photoresist pattern at a location where the short line is to be formed, and a portion of the metal layer that is not protected by the short line photoresist pattern. And etching to remove it.
또한 본 발명의 평판 디스플레이패널 검사용 프로브 유닛의 복층 접속구조는, 기판 위에 형성된 다수의 신호선; 상기 신호선들 중 일부 신호선들 사이를 쇼트시키는 쇼트선; 및 상기 신호선과 쇼트선의 사이의 쇼트부분 이외의 부분을 절연하는 절연포토레지스트층을 포함하는 것을 특징으로 한다.In addition, the multilayer connection structure of the probe unit for inspecting a flat panel display panel of the present invention, a plurality of signal lines formed on the substrate; A short line shorting some of the signal lines; And an insulating photoresist layer that insulates portions other than the short portion between the signal line and the short line.
신호선은 적색신호선, 녹색신호선 및 청색신호선이 교대로 위치하고, 쇼트선은 적색신호선들을 쇼트시키는 적색쇼트선, 녹색신호선들을 쇼트시키는 녹색쇼트선 및 청색신호선들을 쇼트시키는 청색쇼트선으로 이루어지는 것이 바람직하다.The signal line is preferably composed of a red signal line, a green signal line and a blue signal line, and the short line is composed of a red short line for shorting the red signal lines, a green short line for shorting the green signal lines, and a blue short line for shorting the blue signal lines.
절연포토레지스트층의 재질은 SU-8 포토레지스트이고, 신호선과 쇼트선의 사이에 위치하는 절연포토레지스트층의 두께는 2~3㎛인 것이 바람직하다.It is preferable that the material of an insulating photoresist layer is SU-8 photoresist, and the thickness of the insulating photoresist layer located between a signal line and a short line is 2-3 micrometers.
절연포토레지스트층의 두께가 2㎛미만인 경우에 절연효과가 떨어지며, 두께가 3㎛를 넘는 경우에 신호선과 쇼트되는 쇼트부의 깊이가 깊어서 쇼트선을 형성하기 어려운 문제가 있다.When the thickness of the insulating photoresist layer is less than 2 μm, the insulation effect is inferior. When the thickness of the insulating photoresist layer is more than 3 μm, there is a problem that it is difficult to form a short line because the depth of the short portion to be shorted with the signal line is deep.
본 발명에 따르면, 포토레지스트 층을 층간 절연체로 사용한 복층구조의 평판 디스플레이패널의 검사에 사용하는 프로브 유닛의 접속구조를 형성함으로써, 간 단한 공정으로 효율이 뛰어난 복층의 접속구조를 얻을 수 있다.According to the present invention, by forming a connection structure of a probe unit used for inspecting a flat panel display panel having a multilayer structure using a photoresist layer as an interlayer insulator, a multilayer structure having excellent efficiency can be obtained in a simple process.
또한 절연층을 형성하는 공정을 거치지 않기 때문에, 접속구조를 제조하는 공정의 효율이 향상되는 효과가 있다.Moreover, since the process of forming an insulating layer is not carried out, there exists an effect which the efficiency of the process of manufacturing a connection structure improves.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.The present invention will now be described in detail with reference to the accompanying drawings.
도 1 내지 도 10은 본 발명의 실시예에 따른 평판 디스플레이패널 검사용 프로브 유닛의 복층 접속구조 형성방법을 나타내는 개략도이다.1 to 10 are schematic views showing a method for forming a multilayer connection structure of a probe unit for inspecting a flat panel display panel according to an exemplary embodiment of the present invention.
도 1은 기판의 위에 신호선 포토레지스트 패턴을 형성한 모습을 나타낸다.1 illustrates a state in which a signal line photoresist pattern is formed on a substrate.
기판(10)은 회로기판에 사용할 수 있는 것이면 재질에 특별히 한정되지 않지만, 본 실시예에서는 유리기판을 사용한다.The
신호선 포토레지스트 패턴(20)은 프로브 유닛의 탐침과 연결되는 신호선의 패턴에 따라서 형성되며, 그 재질은 특별히 한정되지 않고 일반적인 포토레지스트를 사용할 수 있다.The signal
도 2는 기판의 위에 신호선을 형성한 모습을 나타낸다.2 shows a state in which signal lines are formed on a substrate.
기판(10)의 위에 형성된 신호선 포토레지스트 패턴(20)을 이용하여 다수의 신호선(30)을 형성한다. 신호선(30)을 형성하는 방법은 금속의 증착 및 리프트 오프공정으로 이루어진다. 신호선(30)은 서로 분리되며, 적색신호선(31), 녹색신호선(32) 및 청색신호선(33)으로 구별된다. 신호선(30)은 평판 디스플레이패널의 검사를 위한 전기신호를 프로브 유닛의 탐침에 전달하는 부분이며, 그 재질은 특별히 한정되지 않고 일반적으로 전기신호를 전달할 수 있는 재질을 사용할 수 있다.A plurality of
도 3은 기판에 절연포토레지스트층을 도포하고 패턴을 형성한 모습을 나타내며, 도 4는 도 3에 대한 A-A`의 단면을 나타낸다.FIG. 3 illustrates a state in which an insulating photoresist layer is applied to a substrate and a pattern is formed, and FIG. 4 illustrates a cross section of A-A` of FIG. 3.
신호선(30)이 형성된 기판(10)의 표면에 절연포토레지스트층(40)을 도포한다. 절연포토레지스트층(40)은 본 실시예의 복층 접속구조의 층간 절연물질로 사용되므로, 신호선(30)의 주위를 포함한 기판의 전면에 걸쳐 도포된다. 그리고 복층 접속구조에서 적색신호선(31)들을 연결하기 위한 적색쇼팅부(41), 녹색신호선(32)들을 연결하기 위한 녹색쇼팅부(42) 및 청색신호선(33)들을 연결하기 위한 청색쇼팅부(43)가 형성되록 패턴을 형성한다.The insulating
절연포토레지스트층(40)은 일반적으로 사용되는 포토레지스트 재질을 사용할 수 있으나, 본 실시예에서는 특히 SU-8 포토레지스트를 사용한다. 또한 절연효과를 위하여 각 신호선(30)들 위에 위치하는 절연포토레지스트층(40)의 두께가 적어도 2㎛이상의 값을 가져야 하며, 각 신호선(30)들 위에 위치하는 절연포토레지스트층(40)의 두께가 3㎛를 넘는 경우에 상기 쇼팅부들(41,42,43)의 깊이가 너무 깊기때문에 쇼팅선을 형성하기가 매우 어려워지는 문제가 있다.The
도 5는 절연포토레지스트층의 위에 금속층을 증착한 모습을 나타내며, 도 6은 도 5에 대한 B-B`의 단면을 나타낸다.FIG. 5 is a view illustrating a metal layer deposited on an insulating photoresist layer, and FIG. 6 is a cross-sectional view taken along line B-B 'of FIG. 5.
기판(10)에 형성된 절연포토레지스트층(40)의 위에 금속층(50)을 증착한다. 금속층(50)은 절연포토레지스트층(40)의 빈 공간인 적색쇼팅부(41)와 녹색쇼팅부(42) 및 청색쇼팅부(43)를 메우며 형성된다. 따라서 앞서 설명한 것과 같이 각 신호선(30)들 위에 위치하는 절연포토레지스트층(40)의 두께가 3㎛를 넘는 경우에 금속층(50)이 불균일하게 형성되는 문제가 있다.The
도 7은 금속층의 위에 쇼팅선 포토레지스트 패턴을 형성한 모습을 나타내며, 도 8은 도 7에 대한 C-C`의 단면을 나타낸다.FIG. 7 illustrates a state in which a shorting line photoresist pattern is formed on a metal layer, and FIG. 8 illustrates a cross-sectional view of C-C` of FIG. 7.
금속층(50)의 위에 신호선(30)들을 쇼팅하는 쇼팅선의 위치에 맞추어 쇼팅선 포토레지스트 패턴(60)을 형성한다. 쇼팅선 포토레지스트 패턴(60)은 적색쇼팅부(41)들의 위에 위치하는 적색패턴(61)과 녹색쇼팅부(42)들의 위에 위치하는 녹색패턴(62) 및 청색쇼팅부(43)들의 위에 위치하는 청색패턴(63)으로 구성된다.The shorting
도 9는 금속층의 일부를 에칭하여 쇼팅선을 형성한 모습을 나타내며, 도 10은 도 9에 대한 D-D`의 단면을 나타낸다.9 illustrates a state in which a portion of the metal layer is etched to form a shorting line, and FIG. 10 illustrates a cross-sectional view of D-D ′ of FIG. 9.
쇼팅선 포토레지스트 패턴(60)을 마스크로 하여 금속층(50)을 에칭하면, 금속층(50)이 분리된 쇼팅선(70)이 형성된다. 본 실시예에서는 금속층(50)을 에칭하는 방법으로 습식에칭을 사용한다.When the
쇼팅선(70)은 적색쇼팅선(71), 녹색쇼팅선(72) 및 청색 쇼팅선(73)으로 구성된다. 적색쇼팅선(71)은 적색신호선(31)들 사이를 쇼팅하며, 녹색신호선(32) 및 청색신호선(33)과는 절연포토레지스트층(40)에 의하여 절연된다. 녹색쇼팅선(72)은 녹색신호선(32)들 사이를 쇼팅하며, 적색신호선(31) 및 청색신호선(33)과는 절연포토레지스트층(40)에 의하여 절연된다. 청색쇼팅선(73)은 청색신호선(33)들 사이를 쇼팅하며, 적색신호선(31) 및 녹색신호선(32)과는 절연포토레지스트층(40)에 의하여 절연된다.The shorting
이상과 같은 본 실시예의 평판 디스플레이패널 검사용 프로브 유닛의 복층 접속구조 형성방법에 의하여 제조된 복층 접속구조물의 작용을 설명하면 다음과 같다.The operation of the multilayer connection structure manufactured by the method for forming the multilayer connection structure of the probe unit for inspecting the flat panel display panel of the present embodiment as described above is as follows.
신호선(30)들은 길게 연장되어 각각 프로브 유닛의 검사탐침(미도시)들에 전기적으로 연결되며, 쇼팅선(70)들은 검사신호 발생부(미도시)와 전기적으로 연결된다.The
검사신호 발생부는 적색쇼팅선(71)과 녹색쇼팅선(72) 및 청색쇼팅선(73)에 각각 별도의 검사신호를 전달한다.The inspection signal generator transmits separate inspection signals to the
적색쇼팅선(71)에 전달된 검사신호는 적색쇼팅선(71)에 쇼팅된 적색신호선(31)에 전달되고, 적색신호선(31)에 연결된 검사탐침을 통하여 평판 디스플레이패널의 적색픽셀에 신호를 전달하여 적색픽셀의 이상여부를 확인 할 수 있다.The inspection signal transmitted to the
같은 방법으로 녹색쇼팅선(72)과 청색쇼팅선(73)에 각각 전달된 검사신호는 녹색신호선(32)과 청색신호선(33)을 거쳐 평판 디스플레이패널의 녹색픽셀과 청색픽셀의 이상여부를 확인할 수 있다.In the same way, the inspection signals transmitted to the
이상에서는 본 발명을 특정의 바람직한 실시예에 대해서 도시하고 설명하였다. 그러나 본 발명은 상술한 실시예에만 국한되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어남이 없이 얼마든지 다양하게 변경 실시할 수 있을 것이다. 따라서 본 발명의 권리범위는 특정 실시예에 한정되는 것이 아니라, 첨부된 특허청구범위에 의해 정해지는 것으로 해석되어야 할 것이다.In the above, the present invention has been shown and described with respect to certain preferred embodiments. However, the present invention is not limited only to the above-described embodiment, and those skilled in the art to which the present invention pertains can make various changes without departing from the technical spirit of the present invention. Therefore, the scope of the present invention should not be limited to the specific embodiments, but should be construed as defined by the appended claims.
도 1은 기판의 위에 신호선 포토레지스트 패턴을 형성한 모습을 나타낸다.1 illustrates a state in which a signal line photoresist pattern is formed on a substrate.
도 2는 기판의 위에 신호선을 형성한 모습을 나타낸다.2 shows a state in which signal lines are formed on a substrate.
도 3은 기판에 절연포토레지스트층을 도포하고 패턴을 형성한 모습이다.3 is a view in which an insulating photoresist layer is applied to a substrate and a pattern is formed.
도 4는 도 3에 대한 A-A`의 단면을 나타낸다.4 is a cross-sectional view taken along the line A-A 'of FIG.
도 5는 절연포토레지스트층의 위에 금속층을 증착한 모습을 나타낸다.5 shows a state of depositing a metal layer on the insulating photoresist layer.
도 6은 도 5에 대한 B-B`의 단면을 나타낸다.6 is a cross-sectional view taken along line B-B 'of FIG. 5.
도 7은 금속층의 위에 쇼팅선 포토레지스트 패턴을 형성한 모습을 나타낸다.7 shows a state in which a shorting line photoresist pattern is formed on a metal layer.
도 8은 도 7에 대한 C-C`의 단면을 나타낸다.FIG. 8 is a cross-sectional view taken along line C-C` of FIG. 7.
도 9는 금속층의 일부를 에칭하여 쇼팅선을 형성한 모습을 나타낸다.9 shows a state in which a portion of the metal layer is etched to form a shorting line.
도 10은 도 9에 대한 D-D`의 단면을 나타낸다.FIG. 10 is a sectional view taken along the line D-D 'of FIG.
< 도면의 주요부분에 대한 부호의 설명 >Description of the Related Art
10: 기판 20: 신호선 포토레지스트 패턴10: substrate 20: signal line photoresist pattern
30: 신호선 31: 적색신호선30: signal line 31: red signal line
32: 녹색신호선 33: 청색신호선32: green signal line 33: blue signal line
40: 절연포토레지스트층 50: 금속층40: insulating photoresist layer 50: metal layer
60: 쇼팅선 포토레지스트 패턴 70: 쇼팅선60: shorting line photoresist pattern 70: shorting line
71: 적색쇼팅선 72: 녹색쇼팅선71: red shorting line 72: green shorting line
73: 청색쇼팅선73: blue shorting line
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090078352A KR101104903B1 (en) | 2009-08-24 | 2009-08-24 | Preparing method of double layered connection structure of probe unit for inspection of flat display panel and double layered connection structure using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090078352A KR101104903B1 (en) | 2009-08-24 | 2009-08-24 | Preparing method of double layered connection structure of probe unit for inspection of flat display panel and double layered connection structure using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110020632A KR20110020632A (en) | 2011-03-03 |
KR101104903B1 true KR101104903B1 (en) | 2012-01-12 |
Family
ID=43929834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090078352A KR101104903B1 (en) | 2009-08-24 | 2009-08-24 | Preparing method of double layered connection structure of probe unit for inspection of flat display panel and double layered connection structure using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101104903B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005103731A1 (en) | 2004-04-27 | 2005-11-03 | Jsr Corporation | Sheet-shaped probe, manufacturing method thereof and application thereof |
WO2005111632A1 (en) | 2004-05-19 | 2005-11-24 | Jsr Corporation | Sheet-like probe, method of producing the probe, and application of the probe |
JP2006064551A (en) | 2004-08-27 | 2006-03-09 | Oht Inc | Inspection apparatus, inspection method and sensor for inspection apparatus |
KR20090028137A (en) * | 2007-09-14 | 2009-03-18 | 주식회사 코넴 | Probe device and fabricating method thereof |
-
2009
- 2009-08-24 KR KR1020090078352A patent/KR101104903B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005103731A1 (en) | 2004-04-27 | 2005-11-03 | Jsr Corporation | Sheet-shaped probe, manufacturing method thereof and application thereof |
WO2005111632A1 (en) | 2004-05-19 | 2005-11-24 | Jsr Corporation | Sheet-like probe, method of producing the probe, and application of the probe |
JP2006064551A (en) | 2004-08-27 | 2006-03-09 | Oht Inc | Inspection apparatus, inspection method and sensor for inspection apparatus |
KR20090028137A (en) * | 2007-09-14 | 2009-03-18 | 주식회사 코넴 | Probe device and fabricating method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20110020632A (en) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI638589B (en) | Flexible display substrate and preparation method thereof | |
EP2713400B1 (en) | Organic light emitting diode display, touch display device and method for fabricating the same | |
CN109755412B (en) | Flexible substrate, manufacturing method, flexible display device and electronic device | |
CN108010935A (en) | Organic light-emitting display device and its manufacture method | |
CN111352531A (en) | Touch display panel, manufacturing method thereof and touch display device | |
CN100542384C (en) | The processing method of printed substrate | |
EP2827371B1 (en) | Organic light emitting display apparatus and manufacturing method thereof | |
US8956965B2 (en) | Display panel manufacturing method, display panel, and display apparatus | |
CN111106151B (en) | Electronic device with a detachable cover | |
CN109768054B (en) | Array substrate and display screen | |
CN107765926A (en) | Display device, contact panel and its manufacture method | |
CN107678196A (en) | Connector and display screen | |
CN105425492A (en) | Array substrate and fabrication method thereof | |
CN103926773B (en) | A kind of array base palte, display panels and display device | |
EP1554756B1 (en) | A method for manufacturing an electrical device | |
JPWO2014162395A1 (en) | Light emitting device | |
KR101104903B1 (en) | Preparing method of double layered connection structure of probe unit for inspection of flat display panel and double layered connection structure using the same | |
KR102373082B1 (en) | Organic light emitting display device and method of manufacturing the same | |
TW202023091A (en) | Manufacturing method of light-emitting device | |
CN102760750A (en) | Organic light emitting diode (OLED) metal oxide and preparation method thereof | |
CN109659345A (en) | Flexible OLED panel | |
CN210573720U (en) | Display panel and display device | |
KR100786039B1 (en) | Mother board structure for manufacturing flat display panels and its manufacturing method | |
JP2016109927A (en) | Method for manufacturing organic el display panel | |
CN111009565B (en) | Display substrate, manufacturing method of display substrate and display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |