KR101103186B1 - 전자 인터페이스 장치 및 방법, 및 그 제조 시스템 - Google Patents

전자 인터페이스 장치 및 방법, 및 그 제조 시스템 Download PDF

Info

Publication number
KR101103186B1
KR101103186B1 KR1020107012242A KR20107012242A KR101103186B1 KR 101103186 B1 KR101103186 B1 KR 101103186B1 KR 1020107012242 A KR1020107012242 A KR 1020107012242A KR 20107012242 A KR20107012242 A KR 20107012242A KR 101103186 B1 KR101103186 B1 KR 101103186B1
Authority
KR
South Korea
Prior art keywords
electronic interface
chip module
substrate
conductors
interface card
Prior art date
Application number
KR1020107012242A
Other languages
English (en)
Other versions
KR20100080854A (ko
Inventor
오디드 바산
가이 샤프란
Original Assignee
스마트랙 아이피 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/IL2007/001378 external-priority patent/WO2008129526A2/en
Application filed by 스마트랙 아이피 비.브이. filed Critical 스마트랙 아이피 비.브이.
Priority claimed from PCT/IL2008/001397 external-priority patent/WO2009060425A2/en
Publication of KR20100080854A publication Critical patent/KR20100080854A/ko
Application granted granted Critical
Publication of KR101103186B1 publication Critical patent/KR101103186B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

전자 인터페이스 카드 제조 방법은 기판 레이어에 한 쌍의 구멍들을 정의하는 단계, 안테나의 마주보는 단부들이 구멍들에서 종료하도록 안테나를 기판 레이어와 결합시키는 단계, 전도체를 구멍들 각각에 배치하는 단계, 안테나를 전도체에 연결하는 단계, 기판 레이어에 리세스를 형성하는 단계, 연속적인 연결선을 복수의 칩 모듈들에 부착하는 단계, 연속적인 와이어를 대응하는 복수의 기판 레이어들 상의 복수의 전도체들에 부착하는 단계, 각각의 칩 모듈을 대응하는 한 쌍의 전도체들에 연결하는 연속적인 연결선의 부분을 보유하도록 연속적인 연결선을 절단하는 단계, 및 칩 모듈을 리세스 내에 밀봉하는 단계를 포함한다.

Description

전자 인터페이스 장치 및 방법, 및 그 제조 시스템{ELECTRONIC INTERFACE APPARATUS AND METHOD AND SYSTEM FOR MANUFACTURING SAME}
본 발명은 일반적으로 "스마트 카드(smart cards)"로도 알려진 전자 인터페이스 카드에 관한 것으로, 보다 구체적으로, 접촉식 및/또는 비접촉식 기능을 가지는 전자 인터페이스 카드에 관한 것이다.
다음과 같은 미국 특허가 현재의 기술을 나타내는 것으로 믿어진다:
7,278,580; 7,271,039; 7,269,021; 7,243,840; 7,240,847; 7,204,427; 및 6,881,605.
본 발명은 개선된 전자 인터페이스 카드 및 그 제조 방법을 제공하는 것을 목적으로 한다.
따라서, 본 발명의 바람직한 실시예가 제공되며, 이는 전자 인터페이스 카드를 제조하는 방법으로서, 기판에 한 쌍의 구멍들을 정의하는 단계, 안테나의 마주보는 단부들이 상기 구멍들에서 종료하도록 상기 안테나를 상기 기판에 결합시키는 단계, 전도체를 상기 구멍들 각각에 배치하는 단계, 상기 안테나를 상기 전도체에 연결시키는 단계, 상기 기판에 리세스를 형성하는 단계, 연속적인 연결선을 대응하는 복수의 기판들의 복수의 전도체들에 부착하는 단계, 각각의 칩 모듈을 대응하는 한 쌍의 전도체들에 연결시키는 상기 연속적인 연결선의 부분을 유지하기 위해 상기 연속적인 연결선을 절단하는 단계, 및 상기 칩 모듈을 상기 리세스에 밀봉하는 단계를 포함한다.
바람직하게, 상기 방법은 또한 상기 기판을 적어도 상부 층과 함께 라미네이팅하는 단계 및 상기 기판의 상기 리세스에 덧씌워진 상부 층에 리세스를 형성하는 단계를 포함한다. 부가적으로, 상부 층은 제 1 상부 기판 층 및 제 2 상부 기판 층을 포함한다.
본 발명의 바람직한 실시예에 따르면, 상기 밀봉 단계는, 접착제를 상기 칩 모듈의 하부에 위치시키는 단계 및 상기 하부가 상기 리세스가 형성된 표면과 결합하도록 상기 칩 모듈을 상기 리세스에 삽입하는 단계를 포함한다.
바람직하게, 상기 방법은 또한 상기 칩 모듈 아래에서 상기 와이어를 접는 단계를 포함한다.
본 발명의 바람직한 실시예에 따르면, 상기 방법은, 자동화되고 연속적인 연결선을 복수의 전도체에 부착하는 단계 전에, 칩 모듈들 중 인접한 칩 모듈들이 기결정된 간격만큼 연결선을 따라 이격되고 카드들 중 인접한 카드들의 전도체가 기결정된 간격만큼 상호 간에 이격된다. 추가적으로 또는 대안적으로, 연속적인 연결선을 전도체에 부착하는 단계는 레이저 접합을 포함한다. 대안적으로 또는 추가적으로, 연속적인 연결선을 칩 모듈에 부착하는 단계는 납땜을 포함한다.
바람직하게, 와이어는 전자 인터페이스 카드에서 와이어의 각각의 마주보는 단부들 간의 거리보다 실질적으로 더 긴 길이를 가진다.
본 발명의 또 다른 바람직한 실시예에 따르면, 전자 인터페이스 카드 제조 방법은 적어도 하나의 레이어를 가지는 기판을 형성하는 단계, 상기 적어도 하나의 레이어에 안테나를 형성하는 단계, 연속적인 연결선을 복수의 칩 모듈들에 부착하는 단계, 상기 연속적인 연결선을 복수의 안테나에 부착하는 단계 및 각각의 칩 모듈을 대응하는 안테나에 연결하는 연결선의 부분을 유지하기 위해 상기 연속적인 연결선을 절단하는 단계에 의해, 칩 모듈과 상기 안테나 간에 와이어를 연결하는 단계, 및 상기 칩 모듈을 상기 기판에 장착하는 단계를 포함한다.
바람직하게, 상기 연결선을 상기 복수의 안테나들에 부착하기 전에, 칩 모듈들 중 인접한 칩 모듈들은 기결정된 간격만큼 연결선을 따라 이격되고 기판들 중 인접한 안테나들은 상호 간에 기결정된 간격만큼 이격된다.
본 발명의 바람직한 실시예에 따르면, 와이어는 전자 인터페이스 카드에서 와이어의 마주보는 단부들 간의 거리보다 실질적으로 더 긴 길이를 가진다. 부가적으로 또는 대안적으로, 장착 단계는 와이어를 칩 모듈 아래에서 접는 단계를 포함한다.
바람직하게 상기 방법은 자동화되어 수행된다.
본 발명의 또 다른 바람직한 실시예는 전자 인터페이스 어셈블리를 기반으로 전자 인터페이스 카드를 제조하는 시스템을 더 제공하며, 상기 전자 인터페이스 어셈블리는 적어도 하나의 레이어를 가지는 기판, 상기 적어도 하나의 레이어에 위치된 적어도 두 개의 전도체들 및 상기 기판에 결합되고 상기 적어도 두 개의 전도체들과 전기적으로 결합된 와이어 안테나를 포함하며, 상기 시스템은 상기 기판 레이어에 리세스를 형성하도록 구동하는 리세스 형성기, 연속적인 연결선을 복수의 칩 모듈들에 부착하고, 상기 연속적인 연결선을 대응하는 복수의 기판 레이어들 상의 복수의 전도체들에 부착하고 각각의 칩 모듈을 대응하는 한 쌍의 전도체들에 연결하는 연속적인 연결선의 일부를 남기기 위해 연속적인 연결선을 절단하도록 동작하는 와이어 부착 기능, 및 칩 모듈을 리세스에 밀봉하도록 동작하는 밀봉기를 포함한다.
바람직하게, 상기 시스템은 또한 상기 기판 레이어를 상부 레이어 및 하부 레이어와 함께 라미네이팅하도록 동작하는 라미네이터(laminator)를 포함한다.
본 발명의 또 다른 바람직한 실시예에 따라 전자 인터페이스 어셈블리를 제조하는 방법이 더 제공되며, 상기 전자 인터페이스 어셈블리 제조 방법은 적어도 하나의 기판 레이어를 구비하는 기판을 제공하는 단계, 안테나를 상기 적어도 하나의 기판 레이어와 결합시키는 단계, 상기 안테나를 상기 적어도 하나의 기판 레이어와 결합된 전도체들에 연결시키는 단계, 연속적인 연결선을 복수의 칩 모듈들에 부착하는 단계, 상기 연속적인 연결선을 대응하는 복수의 기판 레이어들 상의 복수의 전도체들에 부착하는 단계 및 각각의 칩 모듈을 대응하는 한 쌍의 전도체들에 연결하는 연속적인 연결선의 일부를 남기도록 상기 연속적인 연결선을 절단하는 단계에 의해, 칩 모듈을 상기 전도체들에 부착하는 단계, 및 상기 칩 모듈을 상기 기판에 밀봉하는 단계를 포함한다.
바람직하게, 상기 방법은 또한 상기 안테나의 마주보는 단부들이 구멍에서 종료하도록 한 쌍의 구멍들을 기판 레이어에 정의하는 단계 및 상기 연결 단계 전, 전도체들을 상기 구멍들 각각에 위치시키는 단계를 포함한다. 부가적으로 또는 대안적으로, 상기 방법은 상기 기판 레이어를 상부 레이어 및 하부 레이어와 함께 라미네이팅하는 단계를 포함한다.
본 발명은 첨부된 도면을 참조하여 이어지는 발명의 상세한 설명으로부터 보다 충분히 이해되고 파악될 것이다.
도 1은 본 발명의 바람직한 실시예에 따라 구성되고 동작하는 접촉식 및 비접촉식 기능성을 가지는 전자 인터페이스 카드의 단순화된 사시도 및 단면도이다.
도 2는 도 1의 전자 인터페이스 카드의 제조 중 초기 단계를 도시하는 단순화된 도면이다.
도 3a 및 도 3b는 각각 도 1의 전자 인터페이스 카드의 제조 중 나중 단계를 도시하는 단순화된 사시도 및 단면도이다.
도 4a 및 도 4b는 각각 도 1의 전자 인터페이스 카드의 제조 중 나중 단계를 도시하는 단순화된 사시도 및 단면도이다.
도 5a 및 도 5b는 각각 도 1의 전자 인터페이스 카드의 제조 중 나중 단계를 도시하는 단순화된 사시도 및 단면도이다.
도 6a 및 도 6b는 각각 도 1의 전자 인터페이스 카드의 제조 중 추가적인 단계를 도시하는 단순화된 사시도 및 단면도이다.
도 7a 및 도 7b는 각각 도 1의 전자 인터페이스 카드의 제조 중 추가적인 단계를 도시하는 단순화된 사시도 및 단면도이다.
도 8a 및 도 8b는 각각 도 1의 전자 인터페이스 카드의 제조 중 추가적인 단계를 도시하는 단순화된 사시도 및 단면도이다.
도 9는 도 1의 전자 인터페이스 카드의 제조 중 추가적인 단계를 도시하는 단순화된 사시도이다.
도 10은 도 1의 전자 인터페이스 카드의 제조 중 추가적인 단계를 도시하는 단순화된 사시도이다.
도 11은 도 1의 전자 인터페이스 카드의 제조 중 추가적인 단계를 도시하는 단순화된 사시도이다.
도 12a 및 도 12b는 각각 도 1의 전자 인터페이스 카드의 제조 중 최종 단계를 도시하는 단순화된 사시도 및 단면도이다.
도 1을 참조하면, 본 발명의 바람직한 실시예에 따라 구성되고 동작하는 접촉식 및/또는 비접촉식 기능성을 가지는 전자 인터페이스 카드(100)가 도시된다. 도 1에 도시된 바와 같이, 전자 인터페이스 카드(100)는 바람직하게 상부 및 하부 보호 레이어(102 및 104)를 포함하는 다층 기판을 포함하며, 상기 상부 및 하부 보호 레이어는 일반적으로 PVC(PolyVinylChloride)로 형성되고, 일반적으로 각각 0.05 mm의 두께를 가진다. 대안적으로, 보호 레이어들(102 및 104)은 임의의 다른 적절한 재료, 예컨대 Teslin®, PET-G(PolyEthyleneTerephthalate-Glycol), PET-F(PolyEthyleneTerephthalate-Film), 폴리카보네이트 또는 ABS로 형성될 수 있다.
보호 레이어들(102 및 104) 둘 모두의 내부에 배치된 것은 바람직하게 도판 레이어(artwork layers)(106 및 108)이며, 이는 일반적으로 PVC로 형성되고 각각 0.15 mm의 두께로 구성되고, 일반적으로 각각의 보호 레이어(102 및 104)를 통해 바라볼 수 있는 도판을 가진다. 대안적으로, 도판 레이어(106 및 108)는 임의의 적절한 재료, Teslin®, PET-G(PolyEthyleneTerephthalate-Glycol), PET-F(PolyEthyleneTerephthalate-Film), 폴리카보네이트 또는 ABS로 형성될 수 있다. 대안적으로, 도판 레이어(106 및 108)는 제거될 수 있다.
도판 레이어(106 및 108) 둘 모두의 내부에는 바람직하게 와이어 안테나(112)를 포함한 인레이(inlay)(110)가 제공되며, 바람직하게 와이어의 직경은 0.1 mm이고 제 1 인레이 레이어(114)에 내장되며, 상기 제 1 인레이 레이어는 일반적으로 PVC로 형성되고 바람직하게 0.15 mm의 두께를 가진다. 인레이(110)는 또한 제 2 및 제 3 인레이 레이어(116 및 118)를 포함하며, 이 또한 PVC로 형성되고 각각 0.1 mm 및 0.15 mm의 두께로 형성된다. 대안적으로, 제 1, 제 2 및 제 3 인레이 레이어(114, 116 및 118)는 임의의 적절한 재료, Teslin®, PET-G(PolyEthyleneTerephthalate-Glycol), PET-F(PolyEthyleneTerephthalate-Film), 폴리카보네이트 또는 ABS로 형성될 수 있다.
칩 모듈(120)은 바람직하게 전자 인터페이스 카드(100)에 형성된 리세스(122)에 탑재된다. 칩 모듈은 바람직하게 패드(126) 및 접촉부 어레이(128)를 구비하는 패키지로 구성된 스마트 카드 칩(124)을 포함하며, 스마트 카드 칩의 두께는 바람직하게 0.06 mm이다. 대안적으로, 접촉부(128)는 제거될 수 있고 스마트 카드 칩(124)은 비접촉식 기능성을 제공할 수 있다.
칩 모듈(120)과 내장된 안테나(112) 간의 전기적 연결은 와이어(130)에 의해 제공되며, 바람직하게 와이어의 두께는 0.1 mm이며, 바람직하게 와이어는 와이어의 제 1 단부에서 패드(126)에 납땜되고, 반대쪽 단부에서 와이어 안테나(112)의 각 단부에 결합된 금속 소자(132)에 레이저 접합된다. 적절한 레이저 접합 및 종래의 납땜은 상호교환적으로 사용될 수 있다. 패드(126)와 각각의 금속 소자(132) 간의 와이어(130)의 길이는 실질적으로 조립된 카드 내 패드(126)와 금속 소자(132) 간의 거리보다 더 긴 것이 본 발명의 특징이다. 이 특징은 개선된 신뢰성을 제공한다.
접촉부 어레이(128)의 하부의 주변에 배치된 열 용융형 접착제의 레이어(134)는, 레이어(106)의 대응하는 리세스가 형성된, 주변부를 마주보는 표면(136)과 결합함으로써 칩 모듈(120)을 리세스(122) 내에 보유한다.
도 2를 참조하면, 레이어(114)가 한 쌍의 구멍들(150)을 정의하도록 천공되는 도 1의 전자 인터페이스 카드의 제조 중 초기 단계를 도시하는 단순화된 사시도가 제공된다. 도 3a 및 도 3b에 도시된 바와 같이, 안테나(112)는 잘 알려진 임베딩 기술에 의해 레이어(114)와 결합되며, 이는 일반적으로 PCK 기술로부터 상업적으로 사용가능한 미국 뉴욕에 위치한 Islip 사의 초음파 헤드를 채용한다. 도 3a 및 도 3b에 도시된 바와 같이, 안테나(112)의 양 단부들(152)은 구멍(150)에서 종료한다.
대안적으로, 안테나(112)는 적절한 인쇄 기술에 의해 기판(114) 상에 형성된 인쇄되는 안테나일 수 있거나 또는 임의의 적절한 부착 방법에 의해 기판(114)에 부착되는 안테나일 수 있다.
도 4a 및 도 4b를 참조하면, 접착 패드(154)가 구멍(150)의 대응하는 가장자리(156)에서 레이어(114) 상에 구비된다. 도 5a 및 도 5b에 도시된 바와 같이, 금속 소자(132)는 구멍(150)에 위치되고 접착 패드(154)에 의해 구멍 안의 소정 위치에 보유된다. 바람직하게, 안테나(112)의 단부들(152)은 열 압축 접합 또는 임의의 다른 적절한 기술에 의해 금속 소자(132)에 연결된다. 이러한 연결 단계 후에, 접착 패드(154)는 더 이상 금속 소자(132)를 제 위치에 보유할 필요가 없으며 패드(154)는 제거된다. 대안적으로 접착 패드(154)는 제거될 필요가 없음이 인식된다.
이 단계에서, 도 6a 및 도 6b에 도시된 바와 같이, 레이어(116 및 118)는 레이어(114)의 하부에 제공되고 레이어(102, 104, 106 및 108)는 함게 라미네이팅되며, 그에 의한 라미네이팅된 구조는 도 7a 및 도 7b에 도시된 바와 같다.
도 8a 및 도 8b를 참조하면, 리세스(122)가 레이어(102, 106 및 114)에 형성되고 금속 소자(132) 및 레이어(106)의 리세스가 형성되고 주변부를 향하는 표면(136)이 바람직하게 밀링(milling)에 의해 노출된다. 대안적으로, 리세스는 카드의 반대면에 형성될 수도 있다.
도 9를 참조하면, 여기에서 인접한 카드들의 금속 소자들(132) 간에 "L"로 표기된 정확한 간격으로 컨베이어 벨트(160)를 따라 이격되어 나란히 배치된 배열로 배열되고 보유된 도 8b의 부분적으로 조립된 카드들이 도시된다. 바람직하게 컨베이어 벨트(160)에 형성된 소자들(162)을 직립시킴으로써(upstanding) 정확한 간격이 유지된다. 컨베이어 벨트(160)는 도 8b의 부분적으로 조립된 카드들을 화살표 I에 의해 지시된 방향으로 이동시킨다.
도 10을 참조하면, 칩 모듈들 사이에 인접한 카드들의 금속 소자들(132) 간의 간격 "L"과 일치하는 간격(도 9)인 "L"의 정확한 간격으로 컨베이어 벨트(170)를 따라 이격되어 나란히 배열된 형태로 배열된 칩 모듈들(120)(도 1)이 도시된다. 정확한 간격은 예를 들어, 컨베이어 벨트(170)에 형성된 소자들(171)을 직립시킴으로써 유지된다.
도 10에 도시된 바와 같이, 한 쌍의 연속적인 와이어(172)는 밀대(176) 위에서 각각의 실패(174)로부터 풀려져, 확대부분 A 및 도 10의 단면 A - A에 명확하게 도시된 바와 같이, 패드(126)에 근접하거나 접촉하여 칩 모듈(120)의 각각의 패드(126) 위로 연장된다. 바람직하게, 와이어(172)는 각각의 길이를 따라 장력이 작용되어 유지된다.
와이어(172)는 예를 들어, 각각 와이어(172) 및 패드(126)와 결합하는 한 쌍의 가열된 납땜용 핀(178)에 의해 패드(126)에 납땜된다. 적절한 레이저 접합 및 종래의 납땜은 상호교환적으로 사용될 수 있다. 바람직하게, 이 단계에서, 확대부분 B 및 단면 B - B에 도시된 바와 같이, 와이어(172)는 그 각각의 길이를 따라 그리고 패드(126)에 대하여 아래 방향으로, 장력이 작용되어 유지되고, 확대부분 C 및 단면 C - C에 도시된 바와 같이, 납땜용 핀(178)에 의해 땜납이 용융되어 패드(126)에 적어도 부분적으로 내장되고 납땜용 핀의 결합 후에 내장된 지점에 보유된다. 이 때, 패드(126)에서 땜납이 굳어진 후, 칩 모듈(120)은 와이어(172)에 의해 지지되고 화살표 Ⅱ에 의해 지시되는 방향으로 이동된다.
도 11을 참조하면, 도 9에 도시된 바와 같이 배열된 부분적으로 조립된 카드 상에 도 10에 도시된 바와 같이 마련된 와이어가 장착된 칩 모듈의 어셈블리가 도시된다. 와이어(172)에 의해 지지되는, 도 9의 부분적으로 조립된 카드 및 칩 모듈(120)의 이동 방향 I 및 Ⅱ는 바람직하게 일치한다. 연속적인 동작 도중, 이하 기술되는 바와 같이 부분적으로 조립된 카드(100)를 용접된 와이어(172)와 결합시키는 방향 I로의 컨베이어 벨트(160)의 이동은 와이어(172)에 장력을 가하도록 동작한다.
도 11의 확대부분 A 및 단면 A - A에 도시된 바와 같이, 칩 모듈(120)의 전방에 위치한 와이어(172)는 한 쌍의 가열된 납땜용 핀들(180)에 의해 부분적으로 조립된 카드(100)의 금속 소자(132)에 납땜된다. 적절한 레이저 접합 및 종래의 납땜은 상호교환적으로 사용될 수 있다. 부분적으로 조립된 카드(100)의 금속 소자(132)와 칩 모듈(120)의 각각의 패드(126) 사이에서 연장되는 와이어(172)의 길이는 도 11에서 "F"로 표시된다. 그리고 나서, 와이어(172)는 확대부분 B에 도시된 바와 같이 패드(126)의 바로 뒤쪽에서 그리고 확대부분 C에 도시된 바와 같이 금속 소자(132)의 바로 앞쪽에서 각각의 절단용 헤드(182 및 184)에 의해 절단되고, 따라서 길이 F의 와이어(130)(도 1)를 남기며, 각각의 칩 모듈(120)의 각 패드(126)를 각각의 부분적으로 조립된 카드의 대응하는 금속 소자(132)와 상호연결시킨다. 와이어(172)의 남은 길이 부분은 도면번호 (186)에 표시된 바와 같이 폐기된다. 그리고 나서, 확대부분 D에 도시된 바와 같이, 부분적으로 조립된, 각각 칩 모듈(120)에 연결된 카드는 컨베이어 벨트(160)로부터 하역된다.
도 12a 및 도 12b를 참조하면, 칩 모듈(120)의 대응하는 패드(126)에 와이어(130)를 부착하고 및 어레이(128)의 하부의 주변에 열 용융 접착제(134)를 배치한 후, 칩 모듈(120)은 리세스(122)에 삽입되어 어레이(128)의 주변은 레이어(106)의 리세스가 형성된 주변부를 향하는 표면(136)과 밀봉되도록 결합한다. 삽입 방법은 도 1에 도시된 바와 같이, 와이어(130)가 칩 모듈(120)의 아래에서 접혀지는 방식이다.
도 1 내지 도 12에 대한 전술한 방법론은 바람직하게 고도로 자동화되어 수행된다.
여기에 기술된 실시예가 기판 레이어(102, 104, 106, 108, 114, 116 및 118)을 포함하는 반면, 전자 인터페이스 카드(100)의 다층 기판은 임의의 적절한 두께로 구성된 임의의 적절한 개수의 레이어를 포함할 수 있다.
전자 인터페이스 카드(100)의 다층 기판의 레이어의 일부 또는 전부는 전술한 임의의 재료로 형성될 수 있거나 또는 임의의 다른 적절한 재료, 예컨대 합성물질로 형성될 수 있다. 추가적으로, 전자 인터페이스 카드(100)의 다층 기판의 레이어는 동일한 재료로 형성될 필요는 없으며 각각의 레이어는 서로 다른 재료 또는 서로 다른 재료들로 형성될 수 있다.
통상의 기술자는 본 발명의 범위가 이상에서 구체적으로 도시되고 기술된 바에 의해 제한되지 않음을 인식할 것이다. 오히려, 본 발명은 도면과 함께 전술한 설명을 읽어 통상의 기술자에게 발생하며 종래기술이 아닌, 전술한 다양한 특징들의 변형 및 변경뿐만 아니라 그 결합 및 서브결합 둘 모두를 포함한다.
100: 전자 인터페이스 카드
112: 안테나
114: 기판
120: 칩 모듈
122: 리세스
130: 와이어
132: 금속 소자
150: 구멍

Claims (19)

  1. 전자 인터페이스 카드를 제조하는 방법에 있어서,
    기판 레이어에 한 쌍의 구멍들을 정의하는 단계;
    안테나의 마주보는 단부들이 상기 구멍들에서 종료하도록 상기 안테나를 상기 기판 레이어와 결합시키는 단계;
    상기 구멍들 각각에 전도체를 배치하는 단계;
    상기 안테나를 상기 전도체에 연결시키는 단계;
    상기 기판 레이어에 리세스를 형성하는 단계;
    연속적인 연결선을 복수의 칩 모듈들에 부착하는 단계;
    상기 연속적인 연결선을 대응하는 복수의 상기 기판 레이어들 상의 복수의 전도체들에 부착하는 단계;
    각각의 칩 모듈을 대응하는 한 쌍의 전도체들에 연결하는 상기 연속적인 연결선의 부분을 보유하도록 상기 연속적인 연결선을 절단하는 단계; 및
    상기 칩 모듈을 상기 리세스 내에 밀봉하는 단계;
    를 포함하는 전자 인터페이스 카드 제조 방법.
  2. 제 1항에 있어서,
    상기 기판 레이어를 적어도 상부 레이어와 함께 라미네이팅하는 단계; 및
    상기 기판 레이어의 상기 리세스 위에 덧씌워지도록 상기 상부 레이어에 리세스를 형성하는 단계;
    를 더 포함하는 전자 인터페이스 카드 제조 방법.
  3. 제 2항에 있어서,
    상기 상부 레이어는 제 1 상부 기판 레이어 및 제 2 상부 기판 레이어를 포함하는 전자 인터페이스 카드 제조 방법.
  4. 제 3항에 있어서,
    상기 밀봉 단계는:
    상기 칩 모듈의 하부에 접착제를 배치하는 단계; 및
    상기 하부가 상기 리세스가 형성된 표면과 결합하도록 상기 칩 모듈을 상기 리세스에 삽입하는 단계;
    를 포함하는 전자 인터페이스 카드 제조 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 와이어를 상기 칩 모듈 아래에서 접는 단계를 더 포함하는 전자 인터페이스 카드 제조 방법.
  6. 제 1항에 있어서,
    상기 전자 인터페이스 카드 제조 방법은 자동화 공정으로 구성되고, 상기 연속적인 연결선을 상기 복수의 전도체들에 부착하는 단계 전에, 상기 칩 모듈들 중 인접한 칩 모듈들은 기결정된 간격만큼 상기 연결선을 따라 이격되고 상기 카드들 중 인접한 카드들의 상기 전도체들은 상기 기결정된 간격만큼 상호 간에 이격되는 전자 인터페이스 카드 제조 방법.
  7. 제 1항에 있어서,
    상기 연속적인 연결선을 상기 전도체에 부착하는 단계는 레이저 접합(laser bonding)을 포함하는 전자 인터페이스 카드 제조 방법.
  8. 제 1항에 있어서,
    상기 연속적인 연결선을 칩 모듈에 부착하는 단계는 납땜을 포함하는 전자 인터페이스 카드 제조 방법.
  9. 제 1항에 있어서,
    상기 와이어는 상기 전자 인터페이스 카드 내 상기 와이어의 각각의 마주보는 단부들 사이의 거리보다 실질적으로 더 긴 길이를 가지는 전자 인터페이스 카드 제조 방법.
  10. 전자 인터페이스 카드를 제조하는 방법에 있어서,
    적어도 하나의 레이어를 가지는 기판을 형성하는 단계;
    상기 적어도 하나의 레이어에 안테나를 형성하는 단계;
    연속적인 연결선을 복수의 칩 모듈들에 부착하는 단계;
    상기 연속적인 연결선을 복수의 상기 안테나들에 부착하는 단계; 및
    각각의 칩 모듈을 대응하는 안테나에 연결하는 상기 연속적인 연결선의 부분을 보유하도록 상기 연속적인 연결선을 절단하는 단계에 의해,
    칩 모듈과 상기 안테나 사이에 와이어를 연결하는 단계;
    상기 칩 모듈을 상기 기판에 장착하는 단계;
    를 포함하는 전자 인터페이스 카드 제조 방법.
  11. 제 10항에 있어서,
    상기 연속적인 연결선을 상기 복수의 안테나들에 부착하는 단계 전에, 상기 칩 모듈들 중 인접한 칩 모듈들은 기결정된 간격만큼 상기 연결선을 따라 이격되고 상기 기판들 중 상기 인접한 기판들의 상기 안테나는 상호 간에 상기 기결정된 간격만큼 이격되는 전자 인터페이스 카드 제조 방법.
  12. 제 10항 또는 제 11항에 있어서,
    상기 와이어는 상기 전자 인터페이스 카드 내 상기 와이어의 각각의 마주보는 단부들 간의 거리보다 실질적으로 더 긴 길이를 가지는 전자 인터페이스 카드 제조 방법.
  13. 제 10항에 있어서,
    상기 장착 단계는 상기 와이어를 상기 칩 모듈의 아래에서 접는 단계를 포함하는 전자 인터페이스 카드 제조 방법.
  14. 제 10항에 있어서,
    상기 전자 인터페이스 카드 제조 방법은 자동화 공정으로 구성되는 전자 인터페이스 카드 제조 방법.
  15. 적어도 하나의 레이어를 가지는 기판, 상기 적어도 하나의 레이어에 위치되는 적어도 두 개의 전도체들 및 상기 기판과 결합되고 상기 적어도 두 개의 전도체들과 전기적으로 결합되는 와이어 안테나를 포함하는 전자 인터페이스 어셈블리를 기반으로 하는 전자 인터페이스 카드를 제조하는 시스템에 있어서,
    상기 기판 레이어에 리세스를 형성하도록 동작하는 리세스 형성기;
    연속적인 연결선을 복수의 칩 모듈들에 부착하고,
    상기 연속적인 연결선을 대응하는 복수의 상기 기판 레이어들 상의 복수의 전도체들에 부착하고, 그리고
    각각의 칩 모듈을 대응하는 한 쌍의 전도체들에 연결하는 상기 연속적인 연결선의 부분을 보유하도록 상기 연속적인 연결선을 절단하도록 동작하는 와이어 부착 기능; 및
    상기 칩 모듈을 상기 리세스 내에 밀봉하도록 동작하는 밀봉기;
    를 포함하는 전자 인터페이스 카드 제조 시스템.
  16. 제 15항에 있어서,
    상기 기판 레이어를 상부 레이어 및 하부 레이어와 함께 라미네이팅하도록 동작하는 라미네이터를 더 포함하는 전자 인터페이스 카드 제조 시스템.
  17. 전자 인터페이스 어셈블리를 제조하는 방법에 있어서,
    적어도 하나의 기판 레이어를 가지는 기판을 제공하는 단계;
    안테나를 상기 적어도 하나의 기판 레이어와 결합시키는 단계;
    상기 적어도 하나의 기판 레이어와 결합된 전도체들에 상기 안테나를 연결하는 단계;
    연속적인 연결선을 복수의 칩 모듈들에 부착하는 단계;
    상기 연속적인 연결선을 대응하는 복수의 상기 기판 레이어들 상의 복수의 상기 전도체들에 부착하는 단계; 및
    각각의 칩 모듈을 대응하는 한 쌍의 전도체들에 연결하는 상기 연속적인 연결선의 부분을 보유하도록 상기 연속적인 연결선을 절단하는 단계에 의해,
    칩 모듈을 상기 전도체들에 부착하는 단계; 및
    상기 칩 모듈을 상기 기판에 밀봉하는 단계;
    를 포함하는 전자 인터페이스 어셈블리 제조 방법.
  18. 제 17항에 있어서,
    상기 안테나의 마주보는 단부들이 구멍들에서 종료하도록 기판 레이어에 한 쌍의 구멍들을 정의하는 단계; 및
    상기 연결 단계 전, 상기 전도체들을 상기 구멍들 각각에 배치하는 단계;
    를 더 포함하는 전자 인터페이스 어셈블리 제조 방법.
  19. 제 17항 또는 제 18항에 있어서,
    상기 기판 레이어를 상부 레이어 및 하부 레이어와 함께 라미네이팅하는 단계를 더 포함하는 전자 인터페이스 어셈블리 제조 방법.
KR1020107012242A 2007-11-08 2008-10-23 전자 인터페이스 장치 및 방법, 및 그 제조 시스템 KR101103186B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
ILPCT/IL2007/001378 2007-11-08
PCT/IL2007/001378 WO2008129526A2 (en) 2007-04-24 2007-11-08 Electronic interface apparatus and method and system for manufacturing same
PCT/IL2008/000538 WO2008129547A2 (en) 2007-04-24 2008-04-17 Method and system for manufacture of an electronic interface card and a card manufactured using same
ILPCT/IL2008/000538 2008-04-17
PCT/IL2008/001397 WO2009060425A2 (en) 2007-11-08 2008-10-23 Electronic interface apparatus and method and system for manufacturing same

Publications (2)

Publication Number Publication Date
KR20100080854A KR20100080854A (ko) 2010-07-12
KR101103186B1 true KR101103186B1 (ko) 2012-01-04

Family

ID=42238549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107012242A KR101103186B1 (ko) 2007-11-08 2008-10-23 전자 인터페이스 장치 및 방법, 및 그 제조 시스템

Country Status (3)

Country Link
KR (1) KR101103186B1 (ko)
CA (1) CA2702160C (ko)
MX (1) MX2010004338A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034247A2 (de) 1996-03-14 1997-09-18 Pav Card Gmbh Chipkarte, verbindungsanordnung und verfahren zum herstellen einer chipkarte
US20030000070A1 (en) 2001-01-18 2003-01-02 Lee Chi Keung Method of forming a dual-interface IC card and a card formed of such a method
US6568600B1 (en) 1999-01-19 2003-05-27 Bull Cp8 Chip card equipped with a loop antenna, and associated micromodule
US20040206799A1 (en) 2003-04-17 2004-10-21 Wong Chi Ming Method and apparatus for making smart card solder contacts

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034247A2 (de) 1996-03-14 1997-09-18 Pav Card Gmbh Chipkarte, verbindungsanordnung und verfahren zum herstellen einer chipkarte
US6568600B1 (en) 1999-01-19 2003-05-27 Bull Cp8 Chip card equipped with a loop antenna, and associated micromodule
US20030000070A1 (en) 2001-01-18 2003-01-02 Lee Chi Keung Method of forming a dual-interface IC card and a card formed of such a method
US20040206799A1 (en) 2003-04-17 2004-10-21 Wong Chi Ming Method and apparatus for making smart card solder contacts

Also Published As

Publication number Publication date
MX2010004338A (es) 2010-06-08
CA2702160C (en) 2013-08-13
CA2702160A1 (en) 2009-05-14
KR20100080854A (ko) 2010-07-12

Similar Documents

Publication Publication Date Title
US8689428B2 (en) Method and system for manufacturing an electronic interface apparatus
AU2018278977B2 (en) Chip card manufacturing method, and chip card obtained by said method
US8348171B2 (en) Smartcard interconnect
CN108885709B (zh) 制造芯片卡和芯片卡天线支撑件的方法
US10804226B2 (en) Method for manufacturing chip cards and chip card obtained by said method
KR101103186B1 (ko) 전자 인터페이스 장치 및 방법, 및 그 제조 시스템
JP2010117833A (ja) インレイ及びその製造方法並びに非接触型情報媒体
WO2009060425A2 (en) Electronic interface apparatus and method and system for manufacturing same
JP2008269648A (ja) 接触型非接触型共用ｉｃカード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151222

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 9