KR101101672B1 - Lead pin for semiconductor package and semiconductor package - Google Patents
Lead pin for semiconductor package and semiconductor package Download PDFInfo
- Publication number
- KR101101672B1 KR101101672B1 KR1020090125087A KR20090125087A KR101101672B1 KR 101101672 B1 KR101101672 B1 KR 101101672B1 KR 1020090125087 A KR1020090125087 A KR 1020090125087A KR 20090125087 A KR20090125087 A KR 20090125087A KR 101101672 B1 KR101101672 B1 KR 101101672B1
- Authority
- KR
- South Korea
- Prior art keywords
- protrusion
- flat
- semiconductor package
- fence
- flange
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
본 발명에 따른 패키지 기판용 리드핀은 외부의 기기에 형성되는 홀에 삽입되기 위한 접속핀; 상기 접속핀의 일단부에 형성되는 플랜지부 및 상기 플랜지부 상부에 형성되어 다층 형상의 돌출부를 구비하는 헤드부; 및 상기 헤드부가 패키지 기판에 탑재되었을 때, 솔더 페이스트가 상기 헤드부의 상부로 유동하는 것을 차단하기 위해 상기 플랜지부의 모서리에 패키지 기판을 향해 돌출 형성되는 펜스부;를 포함하고, 상기 플랜지부의 직경이 상기 돌출부의 직경보다 클 수 있다.Lead pin for a package substrate according to the present invention is a connection pin for inserting into a hole formed in the external device; A head portion formed at one end of the connection pin and a head portion formed on the flange portion and having a multi-layered protrusion; And a fence portion protruding toward the package substrate at an edge of the flange portion when the head portion is mounted on the package substrate so as to block solder paste from flowing upwards of the head portion. It may be larger than the diameter of the protrusion.
Description
본 발명은 반도체 패키지용 리드핀 및 반도체 패키지에 관한 것으로서, 더욱 자세하게는 집적회로가 실장된 패키지 기판을 주기판에 연결하기 위한 리드핀 및 이를 포함하는 반도체 패키지에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead package for semiconductor packages and a semiconductor package, and more particularly to a lead package for connecting a package substrate on which an integrated circuit is mounted to a main board and a semiconductor package including the same.
전자산업의 발달에 의해 다양한 형식의 반도체 패키지가 제작되고 있으며, 최근에는 반도체 패키지의 고배선 고밀도화됨에 따라 집적회로(IC)가 실장된 패키지 기판을 주기판(Main Board)에 연결하는 기판으로 다수의 T형 리드핀이 장착된 PGA(Pin Grid Array) 방식의 반도체 패키지 기판이 널리 사용되고 있다. Due to the development of the electronics industry, various types of semiconductor packages have been manufactured. In recent years, as the wiring density of semiconductor packages has increased, a number of T boards are used to connect a package board on which an integrated circuit (IC) is mounted to a main board. PGA (Pin Grid Array) type semiconductor package substrates with type lead pins are widely used.
통상적인 패키지 기판은 통공을 통해 핀이 삽입되는 삽입형 핀의 형태와 납땜에 의해 패키지 기판에 부착되는 T형 리드핀이 주로 사용되고 있으며, 삽입형 핀에 비해 패키지 기판의 회로 구성에 제약이 작다는 장점으로 인하여 점차적으로 T형 리드핀의 사용이 보편화되고 있다.Conventional package substrates are mainly used in the form of insert pins through which holes are inserted and T-type lead pins attached to the package substrate by soldering. Due to this, the use of T-type lead pin is becoming more common.
최근에는 땜납에 의한 환경적인 영향을 고려하여 납의 사용이 제한됨에 따라 납을 사용하지 않는 땜납(Sn-Ag-Cu, Sn-Sb)을 사용함으로써, 땜납의 용융 온도가 높게 형성된다.In recent years, the use of lead (Sn-Ag-Cu, Sn-Sb), which does not use lead, due to the limited use of lead in consideration of environmental effects caused by the solder, results in a high melting temperature of the solder.
이때, 땜납의 용융 온도가 높아짐에 의해서 패키지 기판에 IC 칩을 탑재하기 위한 리플로우 공정 시 리플로우 열에 의해 리드핀을 지지하고 있는 리드핀 접속용 땜납이 용해되어 리드핀의 기울어짐이 발생하게 된다.At this time, when the melting temperature of the solder is increased, during the reflow process for mounting the IC chip on the package substrate, the lead pin connection solder supporting the lead pin is dissolved by the reflow heat, and the lead pin is inclined. .
또한, 리플로우 공정 시 땜납이 리드핀의 상부로 넘쳐 흘러서 접속핀 등으로 번지는 불량 등이 자주 발생하게 된다. 따라서, 이러한 문제점을 해결할 수 있는 기술들이 요구되고 있다.In addition, in the reflow process, the solder overflows to the upper portion of the lead pins, and the defects such as spreading to the connection pins often occur. Therefore, there is a need for techniques that can solve this problem.
본 발명은 상술된 종래 기술의 문제를 해결하기 위한 것으로, 그 목적은 솔더 페이스트로 인한 접속 핀의 오염을 방지하고, 헤드부와 솔더 페이스트의 접촉 면적을 증가시켜 접합 효율이 향상되도록 한 패키지 기판용 리드핀을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems of the prior art, and an object thereof is to prevent contamination of the connection pins due to solder paste, and to increase the contact area between the head and the solder paste, thereby improving the bonding efficiency. To provide a lead pin.
본 발명에 따른 반도체 패키지용 리드핀은 외부의 기기에 형성되는 홀에 삽입되기 위한 접속핀; 상기 접속핀의 일단부에 형성되는 플랜지부, 상기 플랜지부 상부에 형성되어 다층 형상의 돌출부를 구비하는 헤드부; 및 상기 헤드부가 패키지 기판의 탑재 시 솔더 페이스트가 상기 헤드부의 상부를 덮도록 유동하는 것을 방지하기 위해 그 경로를 차단하도록 상기 헤드부의 일면에 형성되는 펜스부;를 포함할 수 있다.The lead pin for a semiconductor package according to the present invention includes a connection pin for inserting into a hole formed in an external device; A flange portion formed at one end of the connection pin and a head portion formed on the flange portion and having a multi-layered protrusion; And a fence part formed on one surface of the head part to block a path thereof in order to prevent the solder paste from flowing to cover the top of the head part when the head part is mounted on the package substrate.
또한, 본 발명에 따른 반도체 패키지용 리드핀의 상기 돌출부는 상기 플랜지부 상에 형성되는 플랫한 형상의 제1 평면부 및 상기 제1 평면부 상에 형성되는 플랫한 형상의 제2 평면부를 구비하는 것을 특징으로 할 수 있다.In addition, the protrusion of the lead pin for a semiconductor package according to the present invention includes a first flat portion having a flat shape formed on the flange portion and a second flat portion having a flat shape formed on the first flat portion. It may be characterized by.
또한, 본 발명에 따른 반도체 패키지용 리드핀의 상기 돌출부는 상기 플랜지부 상에 형성되는 플랫한 형상의 평면부 및 상기 평면부 상에 형성되는 라운드부를 포함하는 것을 특징으로 할 수 있다.In addition, the protrusion of the lead pin for a semiconductor package according to the present invention may be characterized in that it comprises a flat portion having a flat shape formed on the flange portion and a round portion formed on the plane portion.
또한, 본 발명에 따른 반도체 패키지용 리드핀의 평면부 및 상기 펜스부는 그 단부가 서로 접촉되도록 형성되는 것을 특징으로 할 수 있다.In addition, the planar portion and the fence portion of the lead pin for a semiconductor package according to the present invention may be characterized in that the ends thereof are in contact with each other.
또한, 본 발명에 따른 반도체 패키지용 리드핀의 상기 평면부 및 상기 펜스부가 서로 접촉되는 부분이 곡면으로 형성되는 것을 특징으로 할 수 있다.In addition, a portion where the planar portion and the fence portion of the lead pin for a semiconductor package according to the present invention are in contact with each other may be formed in a curved surface.
또한, 본 발명에 따른 반도체 패키지는 일면에 패드부가 형성되는 기판부; 및외부의 기기에 형성되는 홀에 삽입되기 위한 접속핀, 상기 접속핀의 일단부에 형성되는 플랜지부 및 상기 플랜지부 상부에 형성되어 다층 형상의 돌출부를 구비하는 헤드부 및, 상기 헤드부가 패키지 기판의 탑재 시 솔더 페이스트가 상기 헤드부의 상부를 덮도록 유동하는 것을 방지하기 위해 그 경로를 차단하도록 상기 헤드부의 일면에 형성되는 펜스부를 포함하고, 상기 패드부에 전기적으로 연결되는 리드 핀;을 포함할 수 있다.In addition, the semiconductor package according to the present invention includes a substrate portion having a pad portion formed on one surface; And a head portion for inserting into a hole formed in an external device, a flange portion formed at one end of the connection pin, and a head portion formed on the flange portion and having a multi-layered protrusion, and the head portion is a package substrate. A lead pin formed on one surface of the head portion to block the path to prevent solder paste from flowing so as to cover the upper portion of the head portion during mounting of the lead pin; and a lead pin electrically connected to the pad portion. Can be.
또한, 본 발명에 따른 반도체 패키지의 상기 돌출부는 상기 플랜지부 상에 형성되는 플랫한 형상의 제1 평면부 및 상기 제1 평면부 상에 형성되는 플랫한 형상의 제2 평면부를 구비하는 것을 특징으로 할 수 있다.In addition, the protrusion of the semiconductor package according to the present invention may include a first flat portion having a flat shape formed on the flange portion and a second flat portion having a flat shape formed on the first flat portion. can do.
또한, 본 발명에 따른 반도체 패키지의 상기 돌출부는 상기 플랜지부 상에 형성되는 플랫한 형상의 평면부 및 상기 평면부 상에 형성되는 라운드부를 포함하는 것을 특징으로 할 수 있다.In addition, the protrusion of the semiconductor package according to the present invention may include a flat portion having a flat shape formed on the flange portion and a round portion formed on the flat portion.
또한, 본 발명에 따른 반도체 패키지의 돌출부는 상기 플랜지부 상에 형성되는 플랫한 형상의 평면부 및 상기 평면부 상에 형성되는 라운드부를 포함하는 것을 특징으로 할 수 있다.In addition, the protrusion of the semiconductor package according to the present invention may be characterized in that it comprises a flat portion formed on the flange portion and a round portion formed on the plane portion.
또한, 본 발명에 따른 반도체 패키지의 상기 평면부 및 상기 펜스부는 그 단 부가 서로 이격되도록 형성되는 것을 특징으로 할 수 있다.In addition, the planar portion and the fence portion of the semiconductor package according to the present invention may be characterized in that the end portions are formed to be spaced apart from each other.
본 발명에 따른 반도체 패키지용 리드핀 및 반도체 패키지는 헤드부가 패키지 기판의 탑재 시 솔더 페이스트가 상기 헤드부의 상부를 덮도록 유동하는 것을 방지하기 위해 그 경로를 차단하는 펜스부를 포함하므로 펜스부에 의해서 솔더 페이스트가 상기 헤드부의 상부를 덮도록 유동하는 것을 방지하여 접속핀의 오염을 방지할 수 있다.The lead pin and the semiconductor package for a semiconductor package according to the present invention are soldered by the fence portion because the head portion includes a fence portion blocking the path to prevent the solder paste from flowing to cover the top of the head portion when the package substrate is mounted The paste may be prevented from flowing to cover the upper portion of the head, thereby preventing contamination of the connecting pin.
또한, 본 발명은 플랜지부 상부에 형성되어 다층 형상의 돌출부를 구비하므로 헤드부와 솔더 페이스트의 접촉 면적이 증가하며, 이에 따라 접합 효율이 향상되도록 하는 효과가 있다.In addition, the present invention is formed on the flange portion having a multi-layered protrusions, so that the contact area between the head portion and the solder paste is increased, thereby improving the joining efficiency.
본 발명에 따른 반도체 패키지용 리드핀 및 반도체 패키지에 관하여 도 1 내지 도 4를 참조하여 좀 더 구체적으로 설명한다. 이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. A lead pin for a semiconductor package and a semiconductor package according to the present invention will be described in more detail with reference to FIGS. 1 to 4. Hereinafter, with reference to the drawings will be described in detail a specific embodiment of the present invention.
다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다. However, the spirit of the present invention is not limited to the embodiments presented, and those skilled in the art who understand the spirit of the present invention may deteriorate other inventions or the present invention by adding, modifying, or deleting other elements within the scope of the same idea. Other embodiments that fall within the scope of the inventive concept may be readily proposed, but they will also be included within the scope of the inventive concept.
또한, 각 실시예의 도면에 나타나는 동일 또는 유사한 사상의 범위 내의 기능이 동일한 구성요소는 동일 또는 유사한 참조부호를 사용하여 설명한다.In addition, components having the same functions within the same or similar scope shown in the drawings of each embodiment will be described using the same or similar reference numerals.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 측단면도이고, 도 2는 도 1의 리드핀이 기판에 장착된 것을 설명하기 위한 부분 단면도이며, 도 3은 본 발명의 일 실시예에 따른 반도체 패키지에 장착되는 리드핀을 설명하기 위한 측면도이다.1 is a side cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention, FIG. 2 is a partial cross-sectional view illustrating that the lead pin of FIG. 1 is mounted on a substrate, and FIG. 3 is an embodiment of the present invention. A side view for describing a lead pin mounted to a semiconductor package according to an example.
도 1 내지 도 3을 참조하면, 반도체 패키지(10)는 기판부(20) 및 리드핀(100)을 포함할 수 있다. 1 to 3, the semiconductor package 10 may include a
기판부(20)의 표면에는 반도체 칩(30)이 전기적으로 연결되며, 그 재질은 유기 기판이나 LTCC(low temperature co-fired ceramic)와 같은 세라믹 기판 등이 이용될 수 있다.The
또한, 기판부(20)의 저면에는 리드핀(100)과 전기적으로 연결되기 위한 패드부(22)가 형성될 수 있으며, 패드부(22) 주변에는 포토 레지스트층(50)이 마련될 수 있다. 그리고, 기판부(20)는 다수의 층으로 제조될 수 있으며, 내부에는 이러한 다수의 층이 전기적으로 연결하기 위한 회로 패턴들이 형성될 수 있다.In addition, a
따라서, 반도체 패키지는 반도체 칩(30)이 기판부(20)에 전기적으로 연결되도록 실장되므로 그 크기가 소형화될 수 있는 것이다.Therefore, since the
본 실시예에서 리드핀(100)은 접속핀(110), 헤드부(120) 및 펜스부(130)를 포함할 수 있다.In the present embodiment, the
접속핀(110)은 리드핀(100)이 패키지 기판에 실장 시 소켓 등에 삽입되는 부분으로 패키지 기판의 종류에 따라 소정의 길이를 가지는 원통형으로 구성될 수 있으며, 리드핀(100)의 실장 시 패키지 기판의 상부로 돌출되도록 결합된다.The
그리고, 접속핀(110)은 헤드부(120)의 단부에 연결되는 데, 헤드부(120)의 중심과 접속핀(110)의 중심이 일치하도록 형성되는 것이 바람직하다. And, the
이때, 접속핀(110)과 헤드부(120)는 일체로 형성될 수 있으며, 전도성 금속인 동일한 재질로 제조될 수 있는 것이다. 그러나, 접속핀(110)과 헤드부(120)의 재질은 이에 한정되지 않는다.In this case, the connecting
헤드부(120)는 앞서 언급한 바와 같이, 접속핀(110)과 일체로 형성되며, 패키지 기판의 패드부(20)가 노출된 부분에서 솔더 페이스트(40)에 의해서 전기적으로 연결되는 것이다. As described above, the
그리고, 헤드부(120)는 접속핀(110)의 일단부에 형성되는 플랜지부(122) 및 플랜지부(122) 상부에 형성되어 다층 형상의 돌출부(124)를 구비할 수 있다.In addition, the
여기서, 다층 형상이란 여러 층으로 구성되는 것을 의미할 수 있으며, 예를 들어 단차진 형상으로 형성되는 구조등을 의미할 수 있다.Here, the multi-layered shape may mean that it is composed of several layers, and for example, it may mean a structure formed in a stepped shape.
이때, 플랜지부(122)의 직경은 그 하면에 반구형으로 돌출된 돌출부(124)의 직경보다 큰 직경으로 형성될 수 있다. 따라서, 헤드부(120)를 패드부(20)에 접합 시 솔더 페이스트(40)가 플랜지부(122)의 하면과 돌출부(124)의 외주면 사이 공간 으로 유입되며, 플랜지부(122)의 상면으로 유출될 수 있는데, 이러한 직경의 차이로 인해서 상기의 유출을 방지할 수 있는 것이다.At this time, the diameter of the
그리고, 돌출부(124)는 도 3에서 도시된 바와 같이, 단부가 평평한 면으로 형성되는 평면부(124a) 및 상기 평면부(124a) 상에 형성되는 라운드부(124b)를 포함할 수 있다. As illustrated in FIG. 3, the
이때, 평면부(124a)와 라운드부(124b)의 경계면은 서로 동일한 사이즈로 형성될 수 있으나, 이에 한정되지 않는다.At this time, the interface between the
따라서, 리드핀(100)의 돌출부(124)가 전체적으로 솔더 페이스트에 접촉되어 접촉 면적을 보다 증가시키므로 그 접합 강도를 증가시키는 효과가 있다.Accordingly, the
또한, 헤드부(120)를 구성하는 플랜지부(122)와 돌출부(124)는 서로 다른 높이로 형성될 수 있으며, 플랜지부(122)의 높이에 비해 소정 곡률로 형성된 평면부(124)의 중앙부 높이를 더 크게 형성시킬 수 있다.In addition, the
펜스부(130)는 돌출부(124)의 외측에 위치하도록 플랜지부(122)의 저면에 형성되며, 구체적으로 플랜지부(122)의 모서리측에 형성될 수 있다. 이때, 펜스부(130)의 길이 방향의 길이는 플랜지부(122) 및 돌출부(124)의 직경 차이에 따라 결정될 수 있다.The
그리고, 펜스부(130)는 플랜지부(122)의 외측 모서리를 향하여 테이퍼진 형상으로 돌출될 수 있다. 따라서, 펜스부(130)에 의해서 플랜지부(122)의 모서리측의 높이가 높아지는 효과를 가지게 되며, 헤드부(120)의 상면으로 솔더 페이스 트(40)가 유동하는 것을 방지할 수 있다. In addition, the
이때, 펜스부(130)가 기울어진 각도(α)는 0~45도 사이인 것을 특징으로 할 수 있다. 여기서, 펜스부(130)의 각도가 45도 이상인 경우에는 솔더 페이스트(40)가 유동하는 경로를 차단하는 것이 아니라 솔더 페이스트(40)의 내부로 들어가서 오히려 솔더 페이스트(40)가 헤드부(120)의 상으로 이동하도록 하게 된다. 따라서, 상기의 각도 내에서 펜스부(130)가 형성되는 것이 가장 바람직하다.In this case, the angle α in which the
그러나, 본 실시예에서 펜스부(130)는 일정 각도 기울어지도록 형성되는 것에 한정되지 않으며, 설계자의 의도에 따라 단면이 사각형, 반원형 또는 다각형 등으로 형성되는 것도 가능하다.However, in this embodiment, the
여기서, 펜스부(130)를 제조하는 방법은 돌출부(130)에 인접한 부분을 가공하여 홈을 형성시키므로 외측부는 외부로 돌출되도록 형성되는 것이다.Here, the method of manufacturing the
또한, 펜스부(130) 및 돌출부(124)는 서로 단부가 이어지도록 마련될 수 있는 것이다. 이때, 펜스부(130)와 돌출부(124)가 서로 연결되는 부분은 라운드지도록 마련될 수도 있다.In addition, the
따라서, 본 실시예에 따른 반도체 패키지 및 반도체 패키지용 리드핀은 펜스부(130)에 의해서 솔더 페이스트가 헤드부(120)의 상부를 덮도록 유동하는 것을 방지하여 접속핀의 오염을 방지할 수 있다.Therefore, the semiconductor package and the lead pins for the semiconductor package according to the present exemplary embodiment may prevent the solder paste from flowing to cover the upper portion of the
도 4는 본 발명의 다른 실시예에 따른 리드핀에서 평면부와 펜스부를 설명하기 위한 측면도이다.Figure 4 is a side view for explaining the planar portion and the fence portion in the lead pin according to another embodiment of the present invention.
도 4를 참조하면, 리드핀(200)은 접속핀(210), 헤드부(220) 및 펜스부(230)를 포함할 수 있다.Referring to FIG. 4, the lead pin 200 may include a
여기서, 본 실시예의 접속핀(210) 및 펜스부(230)는 실질적으로 앞선 실시예와 그 구성이 동일하므로 그 구체적인 설명은 생략할 수 있다.Here, the
헤드부(220)는 돌출부(224)를 포함하는 데, 돌출부(224)는 도 4에서 도시된 바와 같이, 단부가 평평한 면으로 형성되는 제1 평면부(224a) 및 상기 제1 평면부(224a) 상에 형성되는 제2 평면부(224b)를 포함할 수 있다. The
이때, 플랜지부(222)상에 펜스부(230)가 돌출부(224)와 이격되도록 형성될 수 있다. 여기서, 펜스부(230)와 돌출부(224)가 서로 연결되도록 형성될 수 있으며, 상기 돌출부(224)에 인접한 부분을 가공하여 펜스부(230)와 돌출부(224)가 서로 이격되도록 형성시킬 수 있다.In this case, the
따라서, 리드핀의 돌출부(224)가 전체적으로 솔더 페이스트에 접촉되어 접촉 면적을 보다 증가시키므로 그 접합 강도를 증가시키는 효과가 있다.Therefore, the
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 측단면도이다.1 is a side cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.
도 2는 도 1의 리드핀이 기판에 장착된 것을 설명하기 위한 부분 단면도이다.FIG. 2 is a partial cross-sectional view illustrating that the lead pin of FIG. 1 is mounted on a substrate.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지에 장착되는 리드핀을 설명하기 위한 측면도이다.3 is a side view illustrating a lead pin mounted to a semiconductor package according to an embodiment of the present invention.
도 4는 본 발명의 다른 실시예에 따른 리드핀에서 평면부와 펜스부를 설명하기 위한 측면도이다.Figure 4 is a side view for explaining the planar portion and the fence portion in the lead pin according to another embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
110, 210.... 접속핀 120, 220.... 헤드부110, 210 ....
122, 222.... 플랜지부 124, 224.... 돌출부122, 222 ....
130, 230.... 펜스부 10.... 솔더 레지스트130, 230 .... fence 10 .... solder resist
20.... 패드부20 .... Pad
Claims (10)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090125087A KR101101672B1 (en) | 2009-12-15 | 2009-12-15 | Lead pin for semiconductor package and semiconductor package |
US12/805,559 US8766450B2 (en) | 2009-09-22 | 2010-08-05 | Lead pin for package substrate |
US14/302,045 US9142499B2 (en) | 2009-09-22 | 2014-06-11 | Lead pin for package substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090125087A KR101101672B1 (en) | 2009-12-15 | 2009-12-15 | Lead pin for semiconductor package and semiconductor package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110068227A KR20110068227A (en) | 2011-06-22 |
KR101101672B1 true KR101101672B1 (en) | 2011-12-30 |
Family
ID=44400505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090125087A KR101101672B1 (en) | 2009-09-22 | 2009-12-15 | Lead pin for semiconductor package and semiconductor package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101101672B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217341A (en) * | 2000-02-03 | 2001-08-10 | Ngk Spark Plug Co Ltd | Wiring board with lead pin |
-
2009
- 2009-12-15 KR KR1020090125087A patent/KR101101672B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217341A (en) * | 2000-02-03 | 2001-08-10 | Ngk Spark Plug Co Ltd | Wiring board with lead pin |
Also Published As
Publication number | Publication date |
---|---|
KR20110068227A (en) | 2011-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6734557B2 (en) | Semiconductor device | |
JP2005051240A (en) | Semiconductor package having improved solder ball land structure | |
JP6660687B2 (en) | Semiconductor element and light emitting device | |
KR20070107154A (en) | Flip chip interconnection having narrow interconnection sites on the substrate | |
US8766450B2 (en) | Lead pin for package substrate | |
JP5181261B2 (en) | Contact pad for integrated circuit and method of forming contact pad | |
KR101060924B1 (en) | Lead Pins for Package Board | |
JP2011142185A (en) | Semiconductor device | |
US6441493B1 (en) | Circuit board having interconnection ball lands and ball grid array (BGA) package using the circuit board | |
US20100139970A1 (en) | Wiring board having lead pin, and lead pin | |
JP2006049477A (en) | Method for manufacturing semiconductor device | |
TWI461128B (en) | Enhanced flip chip structure using copper column interconnect | |
JP2006294976A (en) | Semiconductor device and its manufacturing method | |
KR20110058938A (en) | Lead pin for semiconductor package and semiconductor package | |
KR100690999B1 (en) | Method for mounting ball grid array package | |
JP2008060483A (en) | Packaging structure of semiconductor device, and its manufacturing method | |
KR101101672B1 (en) | Lead pin for semiconductor package and semiconductor package | |
KR101101513B1 (en) | Lead pin for semiconductor package and semiconductor package | |
CN111403304B (en) | Method of forming Bump On Trace (BOT) assembly and semiconductor structure | |
KR101060958B1 (en) | Lead Pins for Package Board | |
KR20110017153A (en) | Ball grid array(bga) package board and method for manufacturing the same | |
KR101179406B1 (en) | Lead pin and semiconductor package including the same | |
KR100618700B1 (en) | Method for fabricating wafer level package | |
KR101141386B1 (en) | Lead pin for semiconductor package and semiconductor package | |
US11670574B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 9 |