KR101101504B1 - Amplifying circuit with path switchable structure - Google Patents
Amplifying circuit with path switchable structure Download PDFInfo
- Publication number
- KR101101504B1 KR101101504B1 KR1020090062578A KR20090062578A KR101101504B1 KR 101101504 B1 KR101101504 B1 KR 101101504B1 KR 1020090062578 A KR1020090062578 A KR 1020090062578A KR 20090062578 A KR20090062578 A KR 20090062578A KR 101101504 B1 KR101101504 B1 KR 101101504B1
- Authority
- KR
- South Korea
- Prior art keywords
- path
- amplification
- bypass
- terminal
- switch
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/231—Indexing scheme relating to amplifiers the input of an amplifier can be switched on or off by a switch to amplify or not an input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Abstract
본 발명은 경로 스위처블 증폭 회로에 관한 것으로, 입력단(IN)과 출력단(OUT) 사이에 형성되어, 상기 입력단(IN)을 통한 신호를 증폭하는 증폭부(100); 신호 증폭을 위해 연결되어, 상기 입력단(IN)을 통한 신호를 상기 증폭부(100)에 전달하고, 상기 증폭부(100)로부터의 신호를 상기 출력단(OUT)에 전달하는 증폭경로 회로부(200); 신호 바이패스를 위해 연결되어, 상기 입력단(IN)의 신호를 상기 출력단(OUT)으로 바이패스시키는 바이패스경로 회로부(300); 및 상기 증폭경로 회로부(200) 및 상기 바이패스경로 회로부(300)중 하나의 회로부의 연결을 제어하고, 상기 증폭경로 회로부(200)의 연결시 상기 증폭부(100)에 동작전원(Vcc)을 공급하는 경로 제어부(400)를 포함한다.
증폭, 바이패스, 스위치, 경로, 저잡음, 다이오드
The present invention relates to a path switchable amplifier circuit, which is formed between an input terminal (IN) and an output terminal (OUT), amplifying unit (100) for amplifying a signal through the input terminal (IN); An amplification path circuit unit 200 connected to amplify the signal, transferring the signal through the input terminal IN to the amplifier 100, and transmitting the signal from the amplifier 100 to the output terminal OUT. ; A bypass path circuit unit 300 connected for signal bypass to bypass the signal of the input terminal IN to the output terminal OUT; And controlling the connection of one of the amplification path circuit part 200 and the bypass path circuit part 300, and supplying an operating power supply (Vcc) to the amplification part 100 when the amplification path circuit part 200 is connected. It includes a path control unit 400 for supplying.
Amplify, Bypass, Switch, Path, Low Noise, Diode
Description
본 발명은 RF신호를 수신하는 수신기에 적용될 수 있는 경로 스위처블 증폭 회로에 관한 것으로, 특히 신호를 증폭하는 증폭 경로(amplify)와 신호를 증폭없이 전달하는 전달 경로중 하나의 경로의 선택을 제어하는 회로를 간단하게 구현함으로써, 제작비 및 회로 차지 면적을 줄일 수 있는 경로 스위처블 증폭 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a path switchable amplification circuit that can be applied to a receiver for receiving an RF signal. In particular, the present invention relates to an amplify path for amplifying a signal and to control the selection of one path for transmitting a signal without amplification. By simply implementing a circuit, the present invention relates to a path switchable amplifier circuit capable of reducing manufacturing cost and circuit charge area.
일반적으로, RF(Radio Frequency) 신호를 수신하는 수신기의 경우에, 입력단에 저잡음 증폭기(LNA: Low Noise Amplifier)가 많이 사용된다. In general, in the case of a receiver for receiving a radio frequency (RF) signal, a low noise amplifier (LNA) is frequently used at an input terminal.
이때, 저잡음 증폭기를 항상 온상태로 하면, 충분한 크기의 신호가 입력되는 경우에는, 저잡음 증폭기에 의해서 신호가 왜곡되는 문제점이 있다.At this time, if the low noise amplifier is always turned on, there is a problem that the signal is distorted by the low noise amplifier when a signal having a sufficient magnitude is input.
이에 따라, 저잡음 증폭기의 증폭동작을 신호의 세기에 따라 증폭온 또는 증폭오프시키는 것이 요구됨에 따라, 가격 경쟁력과 회로 차지 면적을 고려해서 증폭동작을 온 또는 오프시키는 회로를 간략하게 구현하려는 연구 및 개발이 진행중에 있다. Accordingly, as the amplification operation of the low noise amplifier is required to be amplified on or off according to the signal strength, a research and development for simply implementing a circuit for turning on or off the amplification operation in consideration of price competitiveness and circuit occupancy area is required. This is in progress.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해서 제안된 것으로써, 그 목적은 신호를 증폭하는 증폭 경로(amplify)와 신호를 증폭없이 전달하는 전달 경로중 하나의 경로의 선택을 제어하는 회로를 간단하게 구현함으로써, 제작비 및 회로 차지 면적을 줄일 수 있는 경로 스위처블 증폭 회로를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a circuit for controlling the selection of one path between an amplify path for amplifying a signal and a transmission path for transmitting a signal without amplification. By providing a simple implementation, the present invention provides a path switchable amplifier circuit which can reduce manufacturing cost and circuit area.
상기한 본 발명의 목적을 달성하기 위한 본 발명의 하나의 기술적인 측면은, 입력단과 출력단 사이에 형성되어, 상기 입력단을 통한 신호를 증폭하는 증폭부; 신호 증폭을 위해 연결되어, 상기 입력단을 통한 신호를 상기 증폭부에 전달하고, 상기 증폭부로부터의 신호를 상기 출력단에 전달하는 증폭경로 회로부; 신호 바이패스를 위해 연결되어, 상기 입력단의 신호를 상기 출력단으로 바이패스시키는 바이패스경로 회로부; 및 상기 증폭경로 회로부 및 상기 바이패스경로 회로부중 하나의 회로부의 연결을 제어하고, 상기 증폭경로 회로부의 연결시 상기 증폭부에 동작전원을 공급하는 경로 제어부를 포함하는 경로 스위처블 증폭 회로를 제안한다.One technical aspect of the present invention for achieving the above object of the present invention, an amplification unit formed between the input terminal and the output terminal, amplifying a signal through the input terminal; An amplification path circuit unit connected to the signal amplification unit, for transmitting a signal through the input terminal to the amplifying unit, and transmitting a signal from the amplifying unit to the output terminal; A bypass path circuit unit connected for signal bypass to bypass the signal of the input terminal to the output terminal; And a path control unit controlling a connection of one of the amplification path circuit unit and the bypass path circuit unit, and supplying an operation power to the amplification unit when the amplification path circuit unit is connected. .
상기 증폭부는, 상기 증폭경로 회로부에 의해 연결된 입력단에 접속된 베이스와 접지에 접속된 에미터와 상기 증폭경로 회로부에 의해 연결된 출력단에 접속된 컬렉터를 갖는 증폭 트랜지스터; 및 상기 증폭 트랜지스터의 베이스, 에미터 및 컬럭터에 접속된 복수의 바이어스 소자들을 포함하는 것을 특징으로 한다.The amplifying unit includes: an amplifying transistor having a base connected to an input terminal connected by the amplifying path circuit unit, an emitter connected to ground, and a collector connected to an output terminal connected to the amplifying path circuit unit; And a plurality of bias elements connected to the base, emitter, and collector of the amplifying transistor.
제2항에 있어서, 상기 증폭경로 회로부는, 상기 입력단과 상기 증폭부의 입력포트 사이에 연결되어, 상기 경로 제어부에 의해 공급되는 동작전압에 의해 온되는 제1 스위치; 및 상기 출력단과 상기 증폭부의 출력포트 사이에 연결되어, 상기 경로 제어부에 의해 공급되는 동작전압에 의해 온되는 제2 스위치를 포함하는 것을 특징으로 한다.3. The amplifier of claim 2, wherein the amplifying path circuit unit comprises: a first switch connected between the input terminal and an input port of the amplifying unit and turned on by an operating voltage supplied by the path controller; And a second switch connected between the output terminal and the output port of the amplifier and turned on by an operation voltage supplied by the path controller.
상기 제1 스위치는, 상기 입력단에 연결된 캐소드와, 상기 증폭부의 입력포트 및 상기 경로 제어부의 증폭 동작전압단에 연결된 애노드를 갖는 제1 다이오드로 이루어지고, 상기 제2 스위치는, 상기 출력단에 연결된 캐소드와, 상기 증폭부의 출력포트 및 상기 경로 제어부의 증폭 동작전압단에 연결된 애노드를 갖는 제2 다이오드로 이루어진 것을 특징으로 한다.The first switch includes a cathode connected to the input terminal, a first diode having an input port of the amplifier and an anode connected to an amplification operation voltage terminal of the path controller, and the second switch includes a cathode connected to the output terminal. And a second diode having an anode connected to an output port of the amplifier and an amplification operation voltage terminal of the path controller.
상기 바이패스경로 회로부는, 상기 증폭부의 우회 경로로써, 상기 입력단과 제1 스위치간의 제1 접속노드와, 상기 출력단과 제2 스위치간의 제2 접속노드 사이에 연결된 바이패스 경로; 및 상기 바이패스 경로상에 접속되어, 상기 경로 제어부에 의해 공급되는 동작전압에 의해 온되는 제3 및 제4 스위치를 포함하는 것을 특징으로 한다.The bypass path circuit unit may include a bypass path connected to a first connection node between the input terminal and the first switch and a second connection node between the output terminal and the second switch as a bypass path of the amplifier; And third and fourth switches connected on the bypass path and turned on by an operating voltage supplied by the path controller.
상기 제3 스위치는, 상기 제1 접속노드에 연결된 캐소드와, 상기 바이패스 동작전압단에 연결된 애노드를 갖는 제3 다이오드로 이루어지고, 상기 제4 스위치는, 상기 제2 접속노드에 연결된 캐소드와, 상기 바이패스 동작전압단에 연결된 애노드를 갖는 제4 다이오드로 이루어진 것을 특징으로 한다.The third switch includes a cathode connected to the first connection node, a third diode having an anode connected to the bypass operation voltage terminal, and the fourth switch includes: a cathode connected to the second connection node; And a fourth diode having an anode connected to the bypass operation voltage terminal.
상기 경로 제어부는, 증폭 동작 및 바이패스 동작을 선택하기 위해 기설정된 선택전압이 기설정된 증폭 레벨을 갖는 전압이면 턴온되어 동작전압을 상기 증폭경로 회로부의 제1 및 제2 스위치에 공급함과 동시에 상기 증폭부에 공급하는 제1 제어 스위치; 및 상기 선택전압이 기설정된 바이패스 레벨을 갖는 전압이면 턴온되어 상기 동작전압을 상기 바이패스경로 회로부의 제3 및 제4 스위치에 공급하는 제2 제어 스위치 를 포함하는 것을 특징으로 한다.The path controller is turned on when a predetermined selection voltage for selecting an amplification operation and a bypass operation is a voltage having a predetermined amplification level, thereby supplying an operating voltage to the first and second switches of the amplification path circuit part and simultaneously amplifying the amplification operation. A first control switch for supplying the unit; And a second control switch which is turned on when the selection voltage is a voltage having a predetermined bypass level, and supplies the operation voltage to third and fourth switches of the bypass path circuit unit.
상기 제1 제어 스위치(Q41)는, 상기 선택전압(SV)단에 연결된 베이스와, 동작전압(Vcc)단과 저항(R21)을 통해 베이스에 연결된 에미터와 상기 증폭 동작전압단(T1)에 연결된 컬렉터를 갖는 PNP 트랜지스터로 이루어지고, 상기 제2 제어 스위치(Q42)는, 상기 선택전압(SV)단에 연결된 베이스와, 동작전압(Vcc)단에 연결된 컬렉터와 상기 바이패스 동작전압단(T1)에 연결된 에미터를 갖는 NPN 트랜지스터로 이루어진 것을 특징으로 한다.The first control switch Q41 is connected to the base connected to the selection voltage SV terminal, the emitter connected to the base through the operating voltage Vcc terminal, and the resistor R21, and the amplification operating voltage terminal T1. A PNP transistor having a collector, and the second control switch Q42 includes a base connected to the selection voltage SV terminal, a collector connected to an operating voltage Vcc terminal, and the bypass operating voltage terminal T1. And an NPN transistor having an emitter connected thereto.
이와 같은 본 발명에 의하면, 신호를 증폭하는 증폭 경로(amplify)와 신호를 증폭없이 전달하는 전달 경로중 하나의 경로의 선택을 제어하는 회로를 간단하게 구현함으로써, 제작비 및 회로 차지 면적을 줄일 수 있는 효과가 있다.According to the present invention, by simply implementing a circuit for controlling the selection of one of the amplify path for amplifying the signal and the transmission path for transmitting the signal without amplification, it is possible to reduce the manufacturing cost and circuit charge area It works.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 설명되는 실시예에 한정되지 않으며, 본 발명의 실시예는 본 발명 의 기술적 사상에 대한 이해를 돕기 위해서 사용된다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.The present invention is not limited to the described embodiments, and the embodiments of the present invention are used to assist in understanding the technical spirit of the present invention. In the drawings referred to in the present invention, components having substantially the same configuration and function will use the same reference numerals.
도 1은 본 발명에 따른 경로 스위처블 증폭 회로의 구성도이다.1 is a block diagram of a path switchable amplifier circuit according to the present invention.
도 1을 참조하면, 본 발명에 따른 경로 스위처블 증폭 회로는, 입력단(IN)과 출력단(OUT) 사이에 형성되어, 상기 입력단(IN)을 통한 신호를 증폭하는 증폭부(100)와, 신호 증폭을 위해 연결되어, 상기 입력단(IN)을 통한 신호를 상기 증폭부(100)에 전달하고, 상기 증폭부(100)로부터의 신호를 상기 출력단(OUT)에 전달하는 증폭경로 회로부(200)와, 신호 바이패스를 위해 연결되어, 상기 입력단(IN)의 신호를 상기 출력단(OUT)으로 바이패스시키는 바이패스경로 회로부(300)와, 상기 증폭경로 회로부(200) 및 상기 바이패스경로 회로부(300)중 하나의 회로부의 연결을 제어하고, 상기 증폭경로 회로부(200)의 연결시 상기 증폭부(100)에 동작전원(Vcc)을 공급하는 경로 제어부(400)를 포함할 수 있다.Referring to FIG. 1, the path switchable amplifier circuit according to the present invention includes an
여기서, Cin은 입력 커플링 커패시터이고, Cout는 출력 커플링 커패시터이다.Where Cin is the input coupling capacitor and Cout is the output coupling capacitor.
상기 증폭부(100)는, 상기 증폭경로 회로부(200)에 의해 연결된 입력단(IN)에 접속된 베이스와 접지에 접속된 에미터와 상기 증폭경로 회로부(200)에 의해 연결된 출력단(OUT)에 접속된 컬렉터를 갖는 증폭 트랜지스터(Q11)와, 상기 증폭 트 랜지스터(Q1)의 베이스, 에미터 및 컬럭터에 접속된 복수의 바이어스 소자들(R11-R14,L11-L12,C11-C12)을 포함할 수 있다.The
상기 증폭경로 회로부(200)는, 상기 입력단(IN)과 상기 증폭부(100)의 입력포트(P1) 사이에 연결되어, 상기 경로 제어부(400)에 의해 공급되는 동작전압(Vcc)에 의해 온되는 제1 스위치(D11)와, 상기 출력단(OUT)과 상기 증폭부(100)의 출력포트(P2) 사이에 연결되어, 상기 경로 제어부(400)에 의해 공급되는 동작전압(Vcc)에 의해 온되는 제2 스위치(D12)를 포함할 수 있다.The amplification
상기 제1 스위치(D11)는, 상기 입력단(IN)에 연결된 캐소드와, 상기 증폭부(100)의 입력포트(P1) 및 상기 경로 제어부(400)의 증폭 동작전압단(T1)에 연결된 애노드를 갖는 제1 다이오드로 이루어질 수 있다.The first switch D11 may include a cathode connected to the input terminal IN, an anode connected to an input port P1 of the
상기 제2 스위치(D12)는, 상기 출력단(OUT)에 연결된 캐소드와, 상기 증폭부(100)의 출력포트(P2)에 연결된 애노드를 갖는 제2 다이오드로 이루어질 수 있다.The second switch D12 may include a second diode having a cathode connected to the output terminal OUT and an anode connected to the output port P2 of the
상기 입력포트(P1)는 증폭 트랜지스터(Q11)의 베이스 및 상기 제1 다이오드의 애노드에 연결되고, 상기 출력포트(P2)는 상기 증폭 트랜지스터(Q11)의 컬렉터에 연결되고, 상기 제2 다이오드의 애노드에 연결된다.The input port P1 is connected to the base of the amplifying transistor Q11 and the anode of the first diode, the output port P2 is connected to the collector of the amplifying transistor Q11, and the anode of the second diode Is connected to.
여기서, 상기 제2 다이오드의 애노드는 저항(R2)을 통해 접지된다.Here, the anode of the second diode is grounded through the resistor R2.
상기 바이패스경로 회로부(300)는, 상기 증폭부(100)의 우회 경로로써, 상기 입력단(IN)과 제1 스위치(D11)간의 제1 접속노드(N1)와, 상기 출력단(OUT)과 제2 스위치(D12)간의 제2 접속노드(N2) 사이에 연결된 바이패스 경로(Pth)와, 상기 바이패스 경로(Pth)상에 접속되어, 상기 경로 제어부(400)에 의해 공급되는 동작전압(Vcc)에 의해 온되는 제3 및 제4 스위치(D21,D22)를 포함할 수 있다.The bypass
상기 제3 스위치(D21)는, 상기 제1 접속노드(N1)에 연결된 캐소드와, 상기 바이패스 동작전압단(T2)에 연결된 애노드를 갖는 제3 다이오드로 이루어질 수 있고, 상기 제4 스위치(D22)는, 상기 제2 접속노드(N2)에 연결된 캐소드와, 상기 바이패스 동작전압단(T2)에 연결된 애노드를 갖는 제4 다이오드로 이루어질 수 있다.The third switch D21 may include a third diode having a cathode connected to the first connection node N1 and an anode connected to the bypass operation voltage terminal T2, and the fourth switch D22. ) May include a fourth diode having a cathode connected to the second connection node N2 and an anode connected to the bypass operation voltage terminal T2.
상기 경로 제어부(400)는, 증폭 동작 및 바이패스 동작을 선택하기 위해 기설정된 선택전압(SV)이 기설정된 증폭 레벨을 갖는 전압이면 턴온되어 동작전압(Vcc)을 상기 증폭경로 회로부(200)의 제1 및 제2 스위치(D1,D2)에 공급함과 동시에 상기 증폭부(100)에 공급하는 제1 제어 스위치(Q41)와, 상기 선택전압(SV)이 기설정된 바이패스 레벨을 갖는 전압이면 턴온되어 상기 동작전압(Vcc)을 상기 바이패스경로 회로부(300)의 제3 및 제4 스위치(D3,D4)에 공급하는 제2 제어 스위치(Q42)를 포함할 수 있다.The
보다 구체적으로, 상기 경로 제어부(400)에서, 상기 제1 제어 스위치(Q41) 는, 상기 선택전압(SV)단에 연결된 베이스와, 동작전압(Vcc)단과 저항(R21)을 통해 베이스에 연결된 에미터와 상기 증폭 동작전압단(T1)에 연결된 컬렉터를 갖는 PNP 트랜지스터로 이루어질 수 있다.More specifically, in the
상기 제2 제어 스위치(Q42)는, 상기 선택전압(SV)단에 연결된 베이스와, 동작전압(Vcc)단에 연결된 컬렉터와 상기 바이패스 동작전압단(T1)에 연결된 에미터를 갖는 NPN 트랜지스터로 이루어질 수 있다.The second control switch Q42 is an NPN transistor having a base connected to the selection voltage SV terminal, a collector connected to the operating voltage Vcc terminal, and an emitter connected to the bypass operating voltage terminal T1. Can be done.
이때, 상기 증폭부(100)에서, 상기 증폭 트랜지스터(Q11)의 베이스는 직렬로 연결된 제1 저항(R11), 제1 커패시터(C11) 및 제1 인덕터(L1)를 통해 상기 증폭 트랜지스터(Q11)의 컬렉터에 연결됨과 동시에 제2 저항(R12)을 통해 접지되고, 상기 증폭 트랜지스터(Q11)의 에미터는 병렬로 연결된 제3 저항 및 제2 커패시터(C12)를 통해 접지되며, 상기 증폭 트랜지스터(Q11)의 컬렉터는 인덕터(L1)를 통해 상기 증폭 동작전압단(T1)에 연결된다.In this case, in the
도 2는 본 발명의 경로 스위처블 증폭 회로의 증폭경로 선택시의 주파수 특성도이다. 도 2에서, G11은 증폭경로 선택시, 증폭부의 통과특성(S21) 그래프이고, G12는 증폭경로 선택시, 증폭부의 입력 반사특성(S11) 그래프이다.2 is a frequency characteristic diagram at the time of selecting an amplification path of the path switchable amplifier circuit of the present invention. In FIG. 2, G11 is a graph of the passage characteristic (S21) of the amplifier when the amplification path is selected, G12 is a graph of the input reflection characteristics (S11) of the amplifier when the amplification path is selected.
도 3은 본 발명의 경로 스위처블 증폭 회로의 바이패스경로 선택시의 주파수 특성도이다. 도 3에서, G21은 바이패스경로 선택시, 바이패스경로의 통과특성(S21) 그래프이고, G22는 바이패스경로 선택시, 바이패스경로의 입력 반사특성(S11) 그래프이다.3 is a frequency characteristic diagram at the time of selecting a bypass path of the path switchable amplifier circuit of the present invention. In FIG. 3, G21 is a graph of the pass characteristic (S21) of the bypass path when the bypass path is selected, and G22 is a graph of the input reflection characteristic (S11) of the bypass path when the bypass path is selected.
이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다. Hereinafter, the operation and effects of the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 3을 참조하여 본 발명의 경로 스위처블 증폭 회로에 대해 설명하면, 먼저 도 1에서, 본 발명에 따른 경로 스위처블 증폭 회로는, 증폭부(100), 증폭경로 회로부(200), 바이패스경로 회로부(300) 및 경로 제어부(400)를 포함할 수 있다.1 to 3, the path switchable amplifier circuit of the present invention will be described. First, in FIG. 1, the path switchable amplifier circuit according to the present invention includes an
이때, 상기 증폭부(100)는, 상기 증폭경로 회로부(200)에 의해 전달받은 신호를 증폭한다.In this case, the amplifying
상기 증폭경로 회로부(200)는, 상기 증폭부(100)의 신호 증폭을 위해 연결되어, 상기 입력단(IN)을 통한 신호를 상기 증폭부(100)에 전달하고, 상기 증폭부(100)로부터의 신호를 상기 출력단(OUT)에 전달한다.The amplification
상기 바이패스경로 회로부(300)는, 신호 바이패스를 위해 연결되어, 상기 입력단(IN)의 신호를 상기 출력단(OUT)으로 바이패스시킨다.The bypass
그리고, 상기 경로 제어부(400)는, 상기 증폭경로 회로부(200) 및 상기 바이패스경로 회로부(300)중 하나의 회로부의 연결을 제어하고, 상기 증폭경로 회로부(200)의 연결시 상기 증폭부(100)에 동작전원(Vcc)을 공급한다.The
이하, 본 발명의 증폭 회로의 증폭동작과 바이패스 동작으로 구분하여 설명한다.Hereinafter, the amplification operation and the bypass operation of the amplifier circuit of the present invention will be described.
먼저, 증폭 동작에 대해 설명하면, 상기 경로 제어부(400)에서, 증폭 동작을 선택하기 위해 기설정된 선택전압(SV)이 기설정된 증폭 레벨을 갖는 전압이면 상기 경로 제어부(400)의 제1 제어 스위치(Q41)가 턴온되어 동작전압(Vcc)을 저항(R1)을 통해 상기 증폭경로 회로부(200)에 공급함과 동시에 인덕터(L1)를 통해 상기 증폭부(100)에 공급한다.First, the amplification operation will be described. In the
보다 구체적으로, 본 발명의 경로 제어부(400)의 제1 제어 스위치(Q41)는, 증폭 동작 및 바이패스 동작을 선택하기 위해 기설정된 선택전압(SV)이 기설정된 증폭 레벨을 갖는 전압이면 턴온되어 동작전압(Vcc)을 저항(R1)을 통해 상기 증폭경로 회로부(200)의 제1 스위치(D1)의 애노드에 공급하고, 또한 인덕터(L1)를 통해 상기 증폭경로 회로부(200)의 제2 스위치(D2)의 애노드 및 상기 증폭부(100)에 공급한다.More specifically, the first control switch Q41 of the
이때, 상기 증폭경로 회로부(200)는, 상기 경로 제어부(400)로부터의 동작전압(Vcc)을 공급받으면, 이 동작전압(Vcc)에 의해서, 상기 입력단(IN)과 상기 증폭부(100)의 입력포트(P1) 사이에 연결된 제1 스위치(D11)와, 상기 출력단(OUT)과 상기 증폭부(100)의 출력포트(P2) 사이에 연결된 제2 스위치(D12)는 모두 턴온된다.At this time, when the amplification
또한, 상기 증폭부(100)는, 인덕터(L1)를 통해 동작전압(Vcc)을 공급받고, 상기 제1 스위치(D11)를 통한 신호를 증폭하여 제2 스위치(D12)를 통해 출력단(OUT)으로 출력한다.In addition, the
물론, 이때, 상기 바이패스경로 회로부(300)의 제1 스위치(D11)와 제2 스위치(D12)는 모두 오프상태가 된다.Of course, at this time, both the first switch D11 and the second switch D12 of the bypass
도 2를 참조하면, 도 2에 도시된 그래프는, 본 발명의 경로 스위처블 증폭 회로의 증폭경로 선택시의 주파수 특성 그래프로써, 증폭경로 선택시, 증폭부의 통과특성(S21) 그래프(G11)와, 증폭경로 선택시, 증폭부의 입력 반사특성(S11) 그래프(G12)를 보면, 본 발명의 증폭부(100)의 통과특성(S21) 및 입력 반사특성(S11)을 알 수 있다. Referring to FIG. 2, the graph shown in FIG. 2 is a frequency characteristic graph at the time of selecting an amplification path of the path switchable amplifier circuit of the present invention. When selecting the amplification path, the input reflection characteristic (S11) graph G12 of the amplifying unit can know the passage characteristic (S21) and the input reflection characteristic (S11) of the amplifying
다음, 바이패스 동작에 대해 설명하면, 상기 경로 제어부(400)는, 상기 선택전압(SV)이 기설정된 바이패스 레벨을 갖는 전압이면 턴온되어 상기 동작전압(Vcc)을 상기 바이패스경로 회로부(300)에 공급한다.Next, the bypass operation will be described. If the selection voltage SV is a voltage having a predetermined bypass level, the
이에 대해 보다 구체적으로 설명하면, 상기 경로 제어부(400)의 제2 제어 스위치(Q42)는, 상기 선택전압(SV)이 기설정된 바이패스 레벨을 갖는 전압이면 턴온되어 상기 동작전압(Vcc)을 저항(R31)을 통해 상기 바이패스경로 회로부(300)의 제3 및 제4 스위치(D3,D4)의 각 애노드에 공급한다.In more detail, the second control switch Q42 of the
이에 따라, 상기 바이패스경로 회로부(300)는, 상기 경로 제어부(400)로부터의 동작전압(Vcc)을 공급받으면, 이 동작전압(Vcc)에 의해서, 상기 증폭부(100)의 우회 경로로써, 상기 입력단(IN)과 제1 스위치(D11)간의 제1 접속노드(N1)와, 상기 출력단(OUT)과 제2 스위치(D12)간의 제2 접속노드(N2) 사이에 연결된 바이패스 경로(Pth)상에 접속되는 제3 및 제4 스위치(D21,D22)가 모두 턴온된다.Accordingly, when the bypass
물론, 이때, 상기 증폭경로 회로부(200)의 제1 스위치(D11)와 제2 스위치(D12)는 모두 오프상태가 된다.Of course, at this time, both the first switch D11 and the second switch D12 of the amplification
도 3을 살펴보면, 도 3에 도시된 그래프는, 본 발명의 경로 스위처블 증폭 회로의 바이패스경로 선택시의 주파수 특성 그래프로서, 바이패스경로 선택시, 바이패스경로의 통과특성 그래프(G21)와, 바이패스경로 선택시, 바이패스경로의 입력 반사특성 그래프(G22)를 살펴보면, 본 발명의 바이패스 경로의 통과특성(S21) 및 입력 반사특성(S22)을 알 수 있다.Referring to FIG. 3, the graph shown in FIG. 3 is a frequency characteristic graph at the time of selecting the bypass path of the path switchable amplifier circuit of the present invention. When selecting the bypass path, looking at the input reflection characteristic graph G22 of the bypass path, it can be seen that the pass characteristic S21 and the input reflection characteristic S22 of the bypass path of the present invention.
전술한 바와에 따르면, 선택전압(SV)의 레벨을 제어하면, 본 발명의 증폭회로를 증폭경로 또는 바이패스 경로로 조절할 수 있다.As described above, by controlling the level of the selection voltage SV, the amplification circuit of the present invention can be adjusted by the amplification path or the bypass path.
도 1은 본 발명에 따른 경로 스위처블 증폭 회로의 구성도. 1 is a block diagram of a path switchable amplifier circuit according to the present invention.
도 2는 본 발명의 경로 스위처블 증폭 회로의 증폭경로 선택시의 주파수 특성도.2 is a frequency characteristic diagram at the time of selecting an amplification path of the path switchable amplifier circuit of the present invention.
도 3은 본 발명의 경로 스위처블 증폭 회로의 바이패스경로 선택시의 주파수 특성도.Figure 3 is a frequency characteristic diagram at the time of bypass path selection of the path switchable amplifier circuit of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 증폭부 200 : 증폭경로 회로부100: amplification unit 200: amplification path circuit unit
300 : 바이패스경로 회로부 400 : 경로 제어부(400)300: bypass path circuit unit 400: path control
IN : 입력단 OUT : 출력단IN: input terminal OUT: output terminal
P1 : 입력포트 P2 : 출력포트P1: Input Port P2: Output Port
T1 : 증폭 동작전압단 T2 : 바이패스 동작전압단T1: Amplification operating voltage terminal T2: Bypass operating voltage terminal
D11 : 제1 스위치 D12 : 제2 스위치(D12)D11: first switch D12: second switch D12
D21 : 제3 스위치 D22 : 제4 스위치D21: third switch D22: fourth switch
Pth : 바이패스 경로 Q11 : 증폭 트랜지스터 Pth: Bypass Path Q11: Amplifying Transistor
Q41 : 제1 제어 스위치 Q42 : 제2 제어 스위치Q41: first control switch Q42: second control switch
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090062578A KR101101504B1 (en) | 2009-07-09 | 2009-07-09 | Amplifying circuit with path switchable structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090062578A KR101101504B1 (en) | 2009-07-09 | 2009-07-09 | Amplifying circuit with path switchable structure |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110005063A KR20110005063A (en) | 2011-01-17 |
KR101101504B1 true KR101101504B1 (en) | 2012-01-03 |
Family
ID=43612359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090062578A KR101101504B1 (en) | 2009-07-09 | 2009-07-09 | Amplifying circuit with path switchable structure |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101101504B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000071386A (en) * | 1999-03-04 | 2000-11-25 | 구자홍 | Low noise high frequency amplifier built-in type receiving device |
KR20010068387A (en) * | 2000-01-05 | 2001-07-23 | 서평원 | Low Noise Amplifier |
KR20040075782A (en) * | 2003-02-22 | 2004-08-30 | 엘지이노텍 주식회사 | Logic Low Noise Amplifier and Amplification Control Method Thereof |
EP1850472A1 (en) | 2006-04-27 | 2007-10-31 | Alps Electric Co., Ltd. | High-frequency circuit |
-
2009
- 2009-07-09 KR KR1020090062578A patent/KR101101504B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000071386A (en) * | 1999-03-04 | 2000-11-25 | 구자홍 | Low noise high frequency amplifier built-in type receiving device |
KR20010068387A (en) * | 2000-01-05 | 2001-07-23 | 서평원 | Low Noise Amplifier |
KR20040075782A (en) * | 2003-02-22 | 2004-08-30 | 엘지이노텍 주식회사 | Logic Low Noise Amplifier and Amplification Control Method Thereof |
EP1850472A1 (en) | 2006-04-27 | 2007-10-31 | Alps Electric Co., Ltd. | High-frequency circuit |
Also Published As
Publication number | Publication date |
---|---|
KR20110005063A (en) | 2011-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6781455B2 (en) | High efficiency power amplifier | |
US8421539B2 (en) | Multi-mode high efficiency linear power amplifier | |
CN106169915B (en) | Multi-gain mode power amplifier, chip and communication terminal | |
US6791407B2 (en) | Switchable power amplifier | |
JP5141389B2 (en) | Power amplifier | |
US7863979B2 (en) | High efficiency power amplifier having embedded switching | |
US7612607B2 (en) | Small size power amplifier with amplifiers switched | |
JP2006303744A (en) | High frequency power amplifier apparatus | |
JP2002508618A (en) | Power amplifier with switchable path | |
JP2018129711A (en) | Power amplifier circuit and high frequency module | |
US20170237400A1 (en) | Power amplifier | |
KR20160055492A (en) | Bias circuit and power amplifier having thereof | |
CN111342784B (en) | Radio frequency power amplifier and application | |
US8704600B2 (en) | Power amplifier | |
KR20110107555A (en) | Multi-function microwave monolithic integrated circuit operating with amplifier switch | |
JP5880980B2 (en) | Power amplification module | |
KR101452063B1 (en) | Front end module | |
JP2006270923A (en) | Power amplifier and polar modulating system | |
JP5313970B2 (en) | High frequency power amplifier | |
US9667202B2 (en) | Power amplifier and method | |
JPWO2015114698A1 (en) | Transistor package, amplifier circuit including the same, and transistor configuration method | |
KR101101504B1 (en) | Amplifying circuit with path switchable structure | |
CN109962683B (en) | Bias circuit and power amplifier circuit | |
US7548732B2 (en) | Power amplifier arrangement having two or more antenna coupling respective amplifiers to a supply potential | |
CN219893298U (en) | Low noise amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151208 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161110 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171106 Year of fee payment: 7 |