KR101098747B1 - 반전 패턴 부합을 사용하는 네트워크 메시지 프로세싱 - Google Patents

Abstract

해싱 및 패턴 부합이 이더넷-기반 네트워크와 같은 네트워크로부터의 입력 메시지들을 프로세싱하기 위한 정보 프로세싱 시스템에서 사용된다. 해싱 및 패턴 부합을 사용하면, 소프트웨어-기반의 프로세서 태스크들을 증가시키지 않으면서, 메시지 수용 및 거부의 효율성을 증가시킨다. 해시 펑션 및 패턴 부합 펑션이 정보 프로세싱 시스템에 의해 수신되는 메시지에 대해 수행되고, 메시지는, 해시 결과 및 패턴 부합 결과 중 하나 이상에 기초하여, 선택적으로 수용된다. 입력 메시지는 패턴들의 존재 및 패턴들의 부재를 위해 검색될 수 있다. 입력 메시지는 다수 패턴들의 존재를 위해 검색될 수 있다. 패턴 부합의 결과들은 메시지들의 수용 및 거부를 위해서 뿐만 아니라, 특정한 패턴 부합들을 가진 메시지들의 식별된 상대적 우선 순위들 또는 절대적 임계도에 따른 입력 메시지들의 선택적 저장과 같은, 다른 수신-후 태스크들(post-receipt tasks)을 위해서도 사용될 수 있다.

해싱, 패턴 부합, 정보 프로세싱 시스템, 메시지 수용, 메시지 거부, 선택적 저장

Description

반전 패턴 부합을 사용하는 네트워크 메시지 프로세싱{NETWORK MESSAGE PROCESSING USING INVERSE PATTERN MATCHING}

본 발명은 네트워크 통신에 관한 것으로서, 보다 구체적으로는, 이더넷 네트워크와 같은 네트워크를 통해 수신되는 메시지들을 프로세싱하는 것에 관한 것이다.

LAN들(local area networks), WAN들(wide area networks) 및 그 밖의 다른 유형의 네트워크들은 통상적으로 다양한 패킷 기반 통신 프로토콜들에 따라 동작하는 접속들을 통해 커플링되어 있는 다수의 정보 프로세싱 시스템들을 포함한다. 예를 들어, 이더넷 IEEE 802.3 프로토콜은 CSMA/CD(carrier-sense multiple access/collision detect) 접근 방법에 기초하여 널리 사용되는 LAN 프로토콜이다. 이더넷과 IEEE 802.3 프로토콜들은 유사하며, 동일한 LAN에 공존할 수 있기 때문에, 때로는 이 모두를 이더넷이라고 한다. 10/100 이더넷은 10에서 100 Mbps(megabits per second)로 증가된 이더넷 속도를 제공하고, 백본 및 서버 접속성(backbone and server connectivity)을 위한 간단하고 비용-효율적인 옵션을 제공한다. 기가비트 이더넷은, 기본적인 이더넷 프로토콜 위에 구축되지만, 속도를 10/100 이더넷에 대한 10배의 1000 Mbps 또는 1 Gbps(gigabits per second)로 증가 시키는 다른 이더넷 프로토콜이다.

네트워크의 장치들은 대개, 그들을 위해 만들어진 메시지들 및 그들을 위해 만들어진 것이 아닌 메시지들을 수신한다. 따라서, 이러한 장치들은, 그들이 메시지를 수용해야 하는지를 판정하기 위해 각각의 입력 메시지를 국지적으로 분석해야 한다. 통상적으로, 각각의 장치는 수신 메시지 각각에서의 소정 형태 어드레스와 비교되어야 하는 어드레스를 가지고 있다. 정확한 어드레스 부합은, 어드레스 길이 및 비교되어야 하는 다수의 어드레스들로 인해 계산 집약적이다. 장치는 다수의 다른 장치들을 위한 메시지들을 수용할 수 있고, 대다수 메시지들이 수신될 수 있으며, 네트워크들의 속도가 증가하고 있기 때문에, 입력 메시지들을 프로세싱하는 (예를 들어, 수용하거나 거부하는) 단계의 문제점은 네트워크의 다양한 장치들에서 병목 현상을 발생시킬 수 있으며 전반적인 성능을 저하시킬 수 있다. 기존의 목적지 어드레스 인식 방법들은, MAC(media access control) 레벨보다 높은 OSI(Open Systems Interconnection) 레벨들에서 수행되는 포스트 필터링(post filtering)을 요구하며 상당한 소프트웨어 및 일반적인 프로세싱 하드웨어 개입을 요구한다. 일부 기술들은 CAM들(content addressable memories)을 이용하지만, 이러한 기술들은 통상적으로 고비용이고, 지나치게 전력 소모적이며, 호환성이 떨어진다. 따라서, 입력 메시지들을 프로세싱하는 단계의 성능을 향상시켜야 할 필요성이 존재한다.

입력 메시지들을 단순히 수용하거나 거부하는 것에 추가하여, 각각의 장치는 통상적으로, 메시지들을 수신하는 것에 응답하여 수행해야 할 다양한 태스크들을 가진다. 따라서, 메시지들에 의해 수신되는 일부 데이터는 짧은 시간내에 저장되고 액세스되어야 한다. 따라서, 이러한 리소스들의 사용을 다른 태스크들을 위해 자유롭게 하기 위해 그리고 결정적이거나 높은 우선 순위 프레임들에 액세스하는 지연을 감소시키기 위해, 수신된 메시지들을 선행 처리하는 것에 의해 (예를 들어, 인바운드 메시지들이 프로세서 또는 소프트웨어 구동형 시스템 리소스들에 의해 조사되기 전에 인바운드 메시지들을 정렬하는 것에 의해) 이러한 메시지들의 프로세싱을 향상시키는 것이 바람직할 것이다.

당업자들은, 첨부 도면들을 참조하는 것에 의해, 본 발명을 좀더 잘 이해할 수 있을 것이고, 본 발명의 다양한 목적들, 사양들, 및 이점들을 분명히 알 수 있을 것이다. 상이한 도면들에서의 동일한 참조 기호들의 사용은 유사하거나 동일한 항목들을 지시한다.

도 1은 본 발명의 실시예에 따른 정보 프로세싱 및 통신 시스템을 도시하는 블록도이다.

도 2는 도 1의 시스템에 대한 패킷 컨트롤러의 수신부를 도시하는 블록도이다.

도 3은 도 1의 시스템에 의해 수신 가능하고 파싱 가능한(parsable) 예시적인 메시지 어드레스 포맷을 도시하는 블록도이다.

도 4는 도 1의 예시적인 버퍼 디스크립터 큐들(buffer descriptor queues)을 도시하는 블록도이다.

도 5는 도 1의 예시적인 패턴 부합 및 패턴 부합 속성 레지스터들을 도시하는 블록도이다.

도 6은 수신된 메시지들을 도 1의 시스템에 의해 프로세싱하기 위한 방법을 도시하는 흐름도이다.

도 7은 도 1의 시스템에 의해 수신된 메시지 어드레스들을 해싱(hashing)하고 패턴 부합하기 위한 방법의 일부분을 도시하는 흐름도이다.

도 8은 도 1의 시스템에 의해 수신된 메시지 어드레스들을 해싱하고 패턴 부합하기 위한 방법의 다른 부분을 도시하는 흐름도이다.

도 9는 도 7의 예시적 흐름내에서 도 1의 시스템에 의해 수신된 메시지 어드레스들을 패턴 부합하기 위한 방법을 도시하는 흐름도이다.

도 10은 도 1의 시스템내에서 수용된 메시지를 프로세싱하기 위한 방법을 도시하는 흐름도이다.

도 11은 도 1의 시스템에 의해 메시지의 일부분들을 추출하고 스태싱(stashing)하기 위한 방법을 도시하는 흐름도이다.

도 12는 해싱 및/또는 패턴 부합을 사용해 프로세싱된 다수 어드레스들을 도시하는 테이블이다.

다음 논의는 본 발명의 적어도 일례에 대한 상세한 설명을 제공하기 위한 것으로서 본 발명 자체를 한정하는 것으로 간주되어서는 안된다. 오히려, 어떠한 변형들도, 이 설명에 수반되는 청구항들에서 적절하게 정의되는 본 발명의 범위내에 해당될 수 있다.

도 1은 본 발명의 실시예에 따른 정보 프로세싱 및 통신 시스템(100)을 도시하는 블록도이다. 시스템(100)은 프로세서(110), 캐시(120), 메모리(130), 시스템 버스(140), 주변 장치들(150) 및 패킷 컨트롤러(160)를 포함한다. 프로세서(110), 캐시(120), 메모리(130), 주변 장치들(150) 및 패킷 컨트롤러(160)는 시스템 버스(140)에 의해 모두 커플링되어 있다. 시스템(100)은 이더넷, Gig-이더넷 및/또는 XGig-이더넷 컨트롤러일 수 있거나 다른 방법으로 그와 호환 가능할 수 있거나, 네트워크 스위치 또는 라우터일 수 있거나, 네트워크내에서 통신하기 위한 다른 유형의 장치일 수 있다.

패킷 컨트롤러(160)는 BIU(bus interface unit;170), 수신부(180), 전송부(185) 및 MAC(media access controller;190)을 포함한다. BIU(170)는 시스템 버스(140)에 커플링되어 있다. BIU(170)는 커넥션(172)을 통해 수신부(180)에 커플링되고 커넥션(174)을 통해 전송부(185)에 커플링된다. MAC(190)은 커넥션(192)을 통해 수신부(180)에 커플링되고 커넥션(194)을 통해 전송부(185)에 커플링된다. MAC(190)은, 다른 장치들로부터 패킷들과 같은 메시지들을 수신하기 위해, PHY(physical) 접속(198)을 통해 물리 계층 하드웨어에 커플링된다.

메시지들은 MAC(190)에서 수신되어 수신부(180)로 전달된다. 메시지들은 (예를 들어, 적어도 도 2 내지 도 9를 참조하여 후술되는 바와 같이) 어드레스 인식, 해싱, 패턴 부합, 또는 해싱과 패턴 부합에 따라 수용될 수도 그렇지 않을 수도 있다. 수용되는 메시지들로부터의 정보는 메모리(130)로 전달된다. 프로세 서(110) 또는 다른 시스템 리소스들에 의한 고속 액세스를 위해 특히 적합할 소정 정보가 패턴 부합에 의해 식별될 수 있는데, 이 경우, 이러한 정보는 (예를 들어, 적어도 도 2 내지 도 6 및 도 10 내지 도 11을 참조하여 설명되는 바와 같이) 메모리(130)로 송신되는 정규 메시지 데이터로부터 추출되고, 추출된 데이터는 캐시(120)에 스태싱된다.

개시된 목적지 어드레스 인식 프로토콜은 포스트 필터링에 대한 필요성을 최소화하고, 더 높은 OSI 레벨들에서 추가적인 소프트웨어 및 하드웨어 개입을 요하는 대신, MAC 레벨에서 수행될 수 있다. 어드레스들의 소정 세트들을 위해, 사용자는 MAC 레벨에서 완벽한 필터링을 산출하는 한 세트의 패턴들을 찾아낼 수 있다. 결정적 알고리즘(deterministic algorithm)이 사용되어, 완벽한 해시-타임 필터링을 보장하기 위해 요구되는 패턴들을 발생시킬 수 있다. 또한, 개시된 프로토콜은, 해시-타임 필터링의 결과들을 정련(refine)하기 위해, 단순히 목적지 어드레스내에서가 아니라, 수용된 프레임 전체에 걸친 패턴 부합 검색을 가능하게 한다.

메모리(130)는 입력 메시지들을 저장하기 위한 프레임 데이터 버퍼들(134) 및, 다음에서 부연되는 바와 같이, 저장된 메시지들을 추적하기 위한 버퍼 디스크립터 큐들(132)을 포함한다. 캐시(120)는, 하나 이상의 버퍼 디스크립터 큐들(122)을 저장할 수 있는 저장 로케이션들 및 추출된 데이터(124)를 프로세서(110)에 의한 후속 사용을 위해 스태싱(즉, 저장)하기 위한 저장 로케이션들을 포함한다. 추출된 데이터는, 여기에서 설명되는 소정의 패턴 부합 프로토콜들에 따라, 캐시(120)에서의 저장을 위해 입력 메시지들의 정규 프레임 데이터로부터 추 출된 데이터이다. 추출된 데이터는, 예를 들어, 결정적 데이터, QOS(quality of service) 레벨 데이터 또는 촉진된 액세스 시간들이 바람직할 수 있는 높은 우선 순위의 다른 데이터일 수 있다. 메모리(130) 및 캐시(120)는 프로세서(110)에 의해 액세스될 수 있으며 심지어 시스템(100)내의 (나타내지 않은) 다른 장치들 또는 프로세서들에 의해서도 액세스될 수 있다.

도 2는 시스템(100)의 패킷 컨트롤러(160)의 수신부(180)를 도시하는 블록도이다. 수신부(180)는 DMA(direct memory access) 컨트롤러(210), 수신 FIFO(220) 및 ADF(address/data filter;230)를 포함한다. ADF(230)는 MAC(190)으로부터 메시지들을 수신하고 이러한 메시지들을 FIFO(220)에 선택적으로 제공하도록 커플링되어 있다. ADF(230)에 의해 수신 가능한 프레임을 가진 예시적 메시지 패킷은 도 3을 참조하여 다음에서 부연된다. DMA(210)는 FIFO 컨트롤러(222)의 제어하에 수신 FIFO(220)로부터 메시지 정보(예를 들어, 어드레스와 데이터 정보, 및 후술되는 패턴 상태 정보와 같은 메시지 필터 결과들)를 수신하도록 커플링되어 있다.

ADF(230)는 임시 큐(234), 패턴 부합 로직(232) 그리고 어드레스 인식 및 해시 로직(238)을 포함한다. 임시 큐(234), 패턴 부합 로직(232) 그리고 어드레스 인식 및 해시 로직(238) 각각은 MAC(190)으로부터 메시지들(예를 들어, 프레임들)을 수신하도록 커플링되어 있다. 임시 큐(234)는 패턴 부합 로직(232)과 어드레스 인식 및 해시 로직(238)으로부터 메시지 필터 결과 정보를 수신하고, 그에 응답하여, 프레임들(또는 그것의 일부분들) 및 메시지 필터 정보를 수신 FIFO(220)에 제공하도록 커플링되어 있다.

패턴 부합 및 해싱 로직이 없다면, 수신된 모든 메시지의 목적지 어드레스와 시스템(100)의 또는, 시스템(100)이 메시지들을 수용하도록 구성되어 있는 다른 시스템들의 어드레스 사이에서 직접적이고 완전한 어드레스 비교가 수행되어야 할 것이다. 비교는 통상적으로 소프트웨어의 제어하에 발생하므로, 이러한 완전 어드레스 비교는 통상적으로 프로세서(110)를 소정 형태로 인터럽트하는 단계를 수반한다.

그러나, 도시된 실시예에서는, 완전 어드레스 비교들의 발생 빈도를 낮추기 위해 패턴 부합 로직(232) 및 해싱 로직(238)이 제공됨으로써, 프로세서(110)가 다른 태스크들을 수행할 수 있게 한다. 패턴 부합 로직(232)은, 패턴 부합 결과에 따른 프레임의 선택적인 수용을 가능하게 하기 위해, 수신된 프레임에 대한 패턴 부합 분석을 수행한다. 패턴 부합은 패턴 부합(PM) 레지스터들(233)에 저장되어 있는 값들(예를 들어, 제어 비트들 또는 필드들)의 제어하에 수행된다. 해싱 로직(238)은, 해시 히트 또는 미스 결과(hash hit or miss result)에 따른 프레임의 선택적인 수용을 가능하게 하여, 높은 수용 가능성을 가진 어드레스들에 대해 완전 어드레스 비교들을 수행할 가능성을 더욱 증가시키기 위해, 수신된 프레임의 어드레스에 대해 해싱 분석을 수행한다.

패턴 부합 로직(232)의 PM 레지스터들(233)은 16개 엔트리들을 포함한다. 각각의 엔트리는 5개의 32-비트 레지스터들을 포함한다. 도 5를 참조하면, 각각의 엔트리는 패턴(PM DATA), 패턴 마스크(PM MASK) 및 패턴 부합 제어(PM CONTROL) 필드를 포함한다. 패턴 부합 제어 필드는 MI(matching index) 필드, CSE(continuous search enable) 필드, IV(invert) 필드, CP(concatenate pattern) 필드, 및 PMAC(pattern match acceptance control) 필드를 포함한다.

PM DATA 필드는 수신된 프레임과의 비교를 위한 비트 패턴을 포함한다. PM DATA 비트 패턴(예를 들어, 4 바이트 패턴)이 프레임에서 발견되면, 패턴 부합이 검출된다. 프레임에서 PM DATA 비트 패턴이 발견되지 않으면, 패턴 부합은 검출되지 않는다. PM DATA 필드는 도시된 실시예에서 32 비트 길이이다. PM MASK 필드는, 비교가 발생 중일 때, 패턴의 소정 비트들이 마스크되게 하는 비트들을 포함한다. 예를 들어, 프레임의 일부분내의 벤더 식별 비트들은, PM MASK가 적절하게 설정되어 있다면, 무시될 수도 있다.

MI(matching index) 필드는, 대응되는 PM DATA를 위해, 수신된 프레임의 어느 정도 깊이에서 패턴 부합이 시작되어야 하는지를 지시한다. 예를 들어, MI 필드는 0-256 비트들에 이르는 검색 시작 범위를 나타내는 6 비트들을 포함할 수도 있다. 일 실시예에서, MI는, 그로부터 패턴 부합을 수행하기 위한 (DA 필드 및 FCS도 포함하는 DA 필드에서 FCS까지의) 수신 프레임의 시작으로부터, 4-바이트의 배수로, 인덱스를 특정한다. MI가 소거되면, 목적지 어드레스의 처음 4-바이트들은 패턴 부합을 위한 시작점을 제공한다. MI를 위해 프로그램된 최대 값이, 현재적으로 논의되고 있는 실시예에서는, 63(252-바이트 오프셋)이다. 각각의 4-바이트 패턴을 위한 MI 값은, 연속 또는 불연속 패턴들을 허용 중인 경우라 하더라도 지켜진다.

CSE(continuous search enable) 필드는, 부합이 발견될 때 취해질 액션 유형 에 영향을 미친다. 구체적으로, CSE 비트는, 패턴 부합시에 즉각적으로 액션이 취해져야하는지의 여부 또는 패턴 부합시에 추가적인 패턴 부합 검색이 발생해야 하는지의 여부를 지시한다. 설정된 CSE 비트는, 부합이 엔트리에서 발생한다면 패턴 부합이 계속되어야 한다는 것을 지시한다. 예를 들어, 패턴 부합이 발견되고 연속 검색이 가능하다면, 패턴 부합 로직(232)은, 256-바이트 최대값에 이를 때까지 PM 레지스터들(233)의 다른 레지스터들로부터 계속해서 PM DATA의 다른 부합들을 검색한다. 다른 부합들이 발견되지 않으면, 마지막 부합 엔트리에 대응되는 속성들이 사용된다. 계속되는 모든 패턴들이 패턴 부합에 기초한 최종적인 수용을 거부하지 않아야 한다. 예를 들어, 프레임을 수용하기 위해서, 제1 패턴 부합은 적어도 조건적으로 수용해야 하고, 모든 후속 패턴들은 수용해야 하거나, 수용하지도 거부하지도 않아야 한다. 후속적인 패턴 부합 거부가 발생하면, CSE의 값은 무시되고, 프레임은 거부되며, 검색은 중단된다. 패턴 부합이 발견되고 연속 검색이 불가능하다면(CSE = 0), 패턴 부합 로직(232)에 의해 다른 모든 패턴들을 위한 검색은 중단되고, 특정한 패턴 부합이 발생했던 사실에 기초하여, 프레임은 수용 또는 거부되거나, 다른 판정이 내려진다.

CP(concatenated pattern) 필드는 PM 레지스터들(233)의 각 엔트리에서 이용 가능한 PM DATA의 32 비트 이상에 대한 비교를 허용한다. CP 비트가 설정되면, 현재의 PM 레지스터를 뒤따르는 직후의 PM 레지스터들(233)은 이 패턴의 계속으로 간주되고, 후속의 PM DATA 엔트리는 현재의 PM DATA 엔트리에 결합된다. 이 경우, 각각의 PM DATA 엔트리는 패턴 부합이 발생할 프레임에서 발견되어야 하지만, 부합 비트들의 2개 세트들은 그들의 개개 MI에 따라 프레임내의 어디에든 존재할 수 있다. CP 비트가 설정되어 있지 않으면, 패턴 결합은 발생하지 않는다. 마지막 PM 레지스터(233)의 CP 필드는, 거기에 저장되어 있는 값에 상관없이, 소거된 것으로 간주된다. CP가 설정된 최저 수치의 PM 레지스터(233)는 결합된 패턴들을 위해 사용되는 (MI를 제외한) 패턴 부합 제어 및 속성 정보를 포함한다. 각각의 결합 패턴을 위해, (MI가 소거된 상태로 남겨진다면) 모든 패턴들이 프레임의 처음 4-바이트들에 대한 부합을 시도하지 않도록, MI 필드는 적절한 4-바이트 배수로 설정되어야 한다.

IV(invert) 필드는 프레임에 대한 참 또는 보수 형태의 패턴 비교를 허용한다. 예를 들어, 반전이 설정되어 있지 않으면(IV=0), 패턴 부합은, 데이터 부합이 발생할 경우에만 발생한다(예를 들어, PM DATA가 수신된 프레임에서 발견된다). 반전이 설정되어 있다면(IV=1), 패턴 부합은, 데이터 부합이 발생하지 않을 경우에만 발생한다(예를 들어, PM DATA가 수신된 프레임에서 발견되지 않는다).

PMAC 필드는 패턴 부합에 기초하여 프레임들의 필터링을 제어한다. PMAC은, (i) 대응되는 패턴에 대한 패턴 부합이 가능한지의 여부 및 (ii) 대응되는 패턴에 대한 패턴 부합이 가능하다면, 패턴 부합의 효과가 완성되었는지의 여부를 나타내는 2개 비트들을 저장한다. 예를 들어, PMAC 필드가 00이면, 특정 엔트리를 위한 패턴 부합은 불가능하고, 대응되는 패턴에 대한 패턴 부합은 발생하지 않으며, 패턴 부합 로직(232)은 후속 PM 레지스터(233)의 후속 패턴으로 자유롭게 이동한다. PMAC 필드가 00이 아니라면, 패턴 부합이 가능하다. PMAC 필드가 11이라면, 프레 임은 패턴 부합시에 거부된다. PMAC 필드가 10인 경우, 프레임은, 연속 검색이 불가능하다면(CSE = 0), 무조건적으로 수용되고, 그렇지않고, 연속 검색이 가능하다면(CSE = 1), 조건적으로 수용된다. PMAC 필드가 01이라면, 프레임은 수용되지도 거부되지도 않는다. 이 경우, 패턴은 프레임을 수용하거나 거부하는데 사용되는 기준들이 아니므로, 부합이 발생하면, 패턴 부합 결과에 관한 후행 처리를 위해 정보가 수집되지만, 수집된 정보에 기초하여, 프레임을 수용하거나 거부하기 위한 판정이 이루어지지는 않는다. 후행 처리는, 선행 패턴에 기초하여 또는 목적지 어드레스 인식에 기초하여, 수용되는 프레임에 대한 데이터를 파일링하거나 추출하는 단계를 포함할 수 있거나, 다른 분류 기능을 포함할 수 있다. 프레임은 해시 프로세스, 다른 패턴 부합 프로세스 등에 의해 나중에 수용될 수도 있다.

다시 도 2를 참조하면, DMA(210)는 수신 버퍼(211), 추출 엔진(212), 패턴 속성 레지스터들(213), BDFP(buffer descriptor and filing processor;214), 상태 레지스터(215), 및 버퍼 디스크립터 어드레스 레지스터들(216)을 포함한다. 여기에서 논의되는 논리 블록들은 예시적이고, 상이한 실시예들은 기능의 상이한 논리 분할들을 가질 수도 있다. 예를 들어, 일 실시예에서, DMA(210)는 추출, 버퍼 디스크립터 프로세싱 및 파일링 프로세싱을 수행하기 위한 메모리 컨트롤러를 포함하는 것으로 생각될 수도 있다.

수신 버퍼(211)는 수신 FIFO(220)로부터 메시지 프레임들을 수신하도록 커플링되어 있다. 상태 레지스터(215)는 수신 FIFO(220)로부터 PS(pattern status) 정보를 수신하도록 커플링되어 있다. 패턴 상태는 패턴 번호(예를 들어, PM 레지스 터 번호) 및 대응되는 패턴 히트 지시를 포함한다. 이러한 정보의 전달을 제어하기 위해, FIFO 컨트롤러(222)가 DMA(210)에 커플링되어 있다. 수신 버퍼(211)는 커넥션(172)을 통해 버스 인터페이스 유닛(170)에 프레임 데이터를 제공하도록 커플링되어 있다.

추출 엔진(212)은, 어떤 프레임 정보가 캐시(120)로의 전달을 위해 추출되어야 하는지를 나타내는 추출 제어 정보를 수신 버퍼(211)에 제공하도록 커플링되어 있다. 추출 엔진(212)은 추출된 정보에 관한 속성들을 커넥션(172)을 통해 버스 인터페이스 유닛(170)에 제공하도록 커플링되어 있다. 예를 들어, 추출 엔진(212)은, 수신 FIFO에 의해 메모리 및/또는 캐시로 송신되는 데이터가 추출형인지 아니면 아니면 정규 상태인지를 그리고 그것이 메모리(130)에 저장되어야 하는지 아니면 메모리(13)에도 저장되고 데이터와 연관된 임의의 우선 순위 정보와 함께 캐시(130)에도 스태싱되어야 하는지를 지시한다. 상태 레지스터(215)는, 어떤 프레임 데이터가 추출되어야 하는지를 나타내는 패턴 상태 정보를 추출 엔진(212)에 제공한다. 또한, 추출 엔진(212)은 패턴 속성 레지스터들(213)로부터 추출 제어 정보를 수신하도록 커플링되어 있다. 예를 들어, 패턴 속성 레지스터들(213)은 (다음에서 논의되는) 추출 엔진(212)에 추출 인덱스 및 추출 길이를 제공한다.

패턴 속성 레지스터들(213)은, 버퍼 디스크립터 어드레스 레지스터들(216)에 프레임 데이터(PMF)를 파일링하기 위한 버퍼 큐를 지시하는 파일링 정보를 제공하도록 커플링되어 있다. 상태 레지스터(215)는, BDFP(214)에 부합되는 실제 패턴의 지시와 같은 패턴 부합 정보를 제공하도록 커플링되어 있다. 버퍼 디스크립터 어 드레스 레지스터들(216)은 각각의 버퍼 디스크립터 큐(BDQ들;410, 420, 430 및 440) 및 각각의 큐 포인터(BDQ_BASE, BDQ_CURRENT 및 BDQ_NEXT)를 위한 베이스 어드레스 및 디폴트 큐를 BDFP(214)에 제공하도록 커플링되어 있다. BDFP(214)는 커넥션(172)을 통해 버스 인터페이스 유닛(170)에 어드레스 및 데이터 정보를 제공하도록 커플링되어 있다.

패턴 속성 레지스터들은 부합 발생시의 액션: 프레임 정보를 파일링할 장소, 프레임 정보를 추출할 때 및 수신된 프레임들 및 그들의 연관된 버퍼 디스크립터들을 저장하는 방법을 특정하기 위해 사용자에 의해 기입된다. 현재적으로 논의되고 있는 실시예들에서는, 총 16개의 레지스터들 또는 엔트리들이 지원된다. 이러한 일 레지스터(또는 다른 레지스터)는 디폴트 레지스터로 지시될 수 있고 패턴 부합이 발생하지 않을 때의 액션을 특정하기 위한 정보를 포함한다. 도 5를 참조하면, 각각의 엔트리는 추출된 캐시(예를 들어, L2 캐시) 기입 유형(ELCWT), 버퍼 디스크립터 캐시 기입 유형(BDLWT), 큐 분류(QC), 패턴 부합 파일(PMF), 패턴 부합 추출(PME), 추출된 인덱스(EI) 및 추출된 길이(EL)를 포함한다. 임의 갯수의 다른 펑션들을 가능하게 하거나 지원하기 위해 다른 비트 필드들이 포함될 수도 있다. 예를 들어, 수신된 프레임들의 메모리에 대한 스누핑(snooping) 또는 수신된 버퍼 데이터 메모리 액세스들의 스누핑을 지원하기 위해 데이터 스누프 비트들이 포함될 수도 있다. 이 경우, 메모리에 대한 액세스가 존재한다면, 캐시는, 캐시가 어드레스를 검출한 다음, 캐시에 저장된 데이터의 사본들을 평가하는 것, 메모리로부터 캐시 데이터를 업데이트하는 것, 또는 메모리에 데이터를 저장하는 것과 실질적 으로 병행하여 캐시에 데이터를 저장하는 것과 같은, 적절한 액션을 취할 수 있도록 하기 위해, 메모리에 대한 판독 또는 기입 액세스를 스누핑할 수 있다. 패턴 속성 레지스터들은 논의된 정보 제공 컨텐츠를 위한 예시적 메모리 로케이션들이다. 다른 실시예들은, 다른 비트 구성들, 분산된 레지스터 로케이션들 등을 포함하여, 이러한 정보 제공 컨텐츠를 저장하기 위한 다른 구성들을 포함할 수도 있다.

ELCWT(extracted cache write type) 필드는 추출된 데이터를 위해 수행할 기입 트랜잭션 유형을 특정한다. 패턴 부합 추출(PME) 필드가 설정되고, 대응되는 패턴 부합이 발생하며, 추출 길이(EL) 필드가 0이 아니라면, 추출 기입 트랜잭션이 발생한다. 일 실시예에서, ELCWT가 00이라면, 할당이 수행되지 않고; ELCWT이 01이라면, 추출이 발생하지 않으며; ELCWT가 10이라면, 캐시 라인이 할당되고; ELCWT가 11이라면, 캐시 라인이 할당되고 로킹된다. 결합된 패턴 구성들의 경우, 사용되는 ELCWT는 최저 수치의 패턴 속성 레지스터로부터 유래한다. 캐시에 대한 기입들은 스누프에 의해 수행된다.

BDLWT(buffer descriptor cache write type) 필드는 수신 프레임을 위한 버퍼 디스크립터를 위해 수행할 기입 트랜잭션 유형을 특정한다. 이것은, 패턴 매치가 발생하면, PMF 또는 PME의 값에 상관없이, 발생한다. 캐시에 대한 기입들은 스누프에 의해 수행된다. 일 실시예에서, BDLWT가 00이면, 할당이 수행되지 않고; BDLWT가 10이면, 캐시 라인이 할당되며; BDLWT가 11이면, 캐시 라인이 할당되고 로킹된다.

PME(pattern match extract) 필드는, 패턴 부합-기반 추출이 가능한지의 여 부를 지시한다. 패턴 부합 추출 비트가 설정되어 있으면(PME=1), 추출이 가능하다. 패턴 부합 추출 비트가 설정되어 있지 않으면(PME=0), 추출은 불가능하다.

QC(queue classification)는, PMF 필드가 설정되어 있고 대응되는 패턴 부합이 발생하면, 입력 프레임을 파일링할 수신 큐 분류를 특정한다. 결합 패턴 구성들의 경우에, 사용되는 QC는 제1의 4-바이트 패턴으로부터 유래한다. QC가 00이면, 큐 #0가 사용되고, BDQO_BASE에 의해 포인팅되는 어드레스에서 시작하는 버퍼 디스크립터들이 사용된다. QC가 01이면, 큐 #1이 사용되고, BDQ1_BASE에 의해 포인팅되는 어드레스에서 시작하는 버퍼 디스크립터들이 사용된다. QC가 10이면, 큐 #2가 사용되고, BDQ2_BASE에 의해 포인팅되는 어드레스에서 시작하는 디스크립터들이 사용된다. QC가 11이면, 큐 #3가 사용되고, BDQ3_BASE에 의해 포인팅되는 어드레스에서 시작하는 버퍼 디스크립터들이 사용된다.

PMF(pattern match file)는, QC 필드가, 프레임이 메모리(130)에 파일링되는 장소를 판정하는데 사용되는지의 여부를 지시한다. 예를 들어, PMF=0이고 부합이 발생하면, 디폴트 속성 레지스터의 QC 필드는, 프레임이 파일링되는 장소를 판정하는데 사용된다. PMF=1이고 부합이 발생하면, 부합된 패턴에 대응되는 레지스터의 QC 필드가 프레임이 파일링되는 장소를 판정하는데 사용된다.

패턴 부합이 발생하고 레지스터들(213)의 PME(pattern match extract) 비트가 설정되어 있으면, 패턴 속성 레지스터들(213)도 사용될 추출 인덱스 및 추출 길이를 특정하도록 사용자에 의해 기입된다. EI(extracted index)는 데이터 추출을 시작할 수신 프레임내의 제1 바이트를 포인팅한다. PME(pattern match extract) 필드가 설정되어 있고(PME=1) 대응되는 패턴 부합이 발생하면, DMA 컨트롤러(210)는 이 필드를 사용해 추출을 수행한다. 결합 패턴 구성들의 경우(CP = 1), 사용되는 EI는 최저 수치의 레지스터(예를 들어, 결합 체인의 제1 레지스터)로부터 유래한다. EL(extracted length) 필드는 수신된 프레임으로부터 추출할 바이트 수를 특정한다. 대응되는 패턴 부합을 위해 PME(pattern match extract) 필드가 설정되어 있으면(PME=1), DMA 컨트롤러(210)는 이 필드를 사용해 추출을 수행한다. 결합된 패턴 구성들의 경우, 최저 수치의 패턴 속성 레지스터로부터의 EL이 사용된다. EL이 0이면, 추출은 발생하지 않는다.

도 4는 다수의 예시적 버퍼 디스크립터 큐들(BDQO, BDQ1, BDQ2 내지 BDQM)을 도시하는 블록도이다. 각각의 버퍼 디스크립터 큐는 BDQO를 위해 도시된 저장 로케이션들: BDO(412), BD1(414), BD2(416) 내지 BDN(418)과 같은 수 개의 버퍼 디스크립터들을 포함한다. 각각의 버퍼 디스크립터 큐는 링 구조를 가지며 3개의 포인터들: BDQ_BASE, BDQ_CURRENT, 및 BDQ_NEXT를 통해 액세스된다. 각각의 버퍼 디스크립터 저장 로케이션은 메모리(130) 및/또는 캐시(120)에 저장되어 있는 수신된 프레임 정보에 관한 정보를 저장한다. 예를 들어, 이러한 정보는 상태 및 제어(452), 데이터 길이(454), 데이터 버퍼 포인터(456), 패턴 부합 상태(458), 상대적 추출 인덱스(460), 추출 길이(462) 및 바이트 카운트(464;byte count)를 포함한다. 각각의 버퍼 디스크립터 큐는 대응되는 프레임을 위한 상이한 우선 순위를 표현할 수 있다. 도 1에 나타낸 바와 같이, 버퍼 디스크립터 큐들은 메모리(130)에 저장되고, BDLWT가 설정하게 설정되어 있다면, 때로는 캐시(120)에도 저장된다. 버퍼 디스크립터 큐들은 발생 중인 프레임 데이터의 대응되는 추출과 함께 또는 대응되는 추출없이 저장될 수도 있다.

도 6은 시스템(100)의 예시적 연산 흐름을 도시하는 흐름도이다. 연산하는 동안 프레임이 수신되면(610), ADF(230)는, 판정 620 동안 프레임이 수용되어야 할 것인지의 여부를 판정한다. 프레임을 수용하기 위한 프로세스는 적어도 도 7 내지 도 9를 참조하여 여기에서 부연된다. 프레임이 판정 620 동안 수용되지 않으면, ADF(230)는 연산 610에서 추가 프레임들을 대기한다. 프레임이 판정 620 동안 수용되면, 프레임 및 패턴 상태는 연산 630 동안 임시 큐(234)로부터 수신 FIFO(220)로 제공된다. 프레임 및 패턴 상태가 수신 FIFO(220)로 전달된 후, 패턴 상태 및 프레임 데이터는 연산 640 동안 DMA(210)에 제공된다. 일단 패턴이 DMA(210)로 전달되고 나면, DMA(210)는 연산 650 동안 프레임 데이터를 메모리에 저장할 수 있다. 또한 연산 650 동안, 패턴 부합 레지스터들(233)의 사용 가능한 패턴과 부합하는 임의의 데이터가 추출되어 캐시(120)에 스태싱된다. 프레임 데이터를 저장하고 추출된 프레임 데이터를 스태싱하기 위한 프로세스는 적어도 도 10 및 도 11을 참조하여 여기에서 부연된다.

도 3은 수신 프레임 연산 610 동안 어드레스/데이터 필터(230)에 의해 수신 가능한 프레임을 갖춘 예시적 메시지 패킷을 도시한다. 도시된 포맷은 이더넷/IEEE 802.3 표준 메시지들과 호환 가능하다. 메시지(300)는 프리앰블, SFD(start frame delimiter) 및 프레임을 포함한다. 프리앰블 및 SFD(start frame delimiter)는, 시스템이 프레임을 수신하고 프로세싱하는 것을 지원하기 위한 설정 정보를 제공한다. 프리앰블은 수신기 타이밍 동기화를 위해 사용되는 1들과 0들이 교대하는 7바이트 필드이다. 예를 들어, 각각의 바이트는 값 0x55를 포함한다. SFD(start frame delimiter)는 프레임의 시작을 지시한다. SFD를 위한 예시적인 값은 OxD5(비트 순서화는 LSB(least significant bit)가 먼저이기 때문에, 10101011 2진수)의 시퀀스이다. 도시된 프레임은 64-1518 바이트들의 길이를 가지며, 6 바이트의 목적지 어드레스(DA), 6 바이트의 소스 어드레스, 2 바이트의 유형/길이 필드, 46-1500 바이트의 LLC(logic link control) 프레임, 및 4 바이트의 프레임 점검 시퀀스를 포함한다.

프레임의 목적지 어드레스는 3 바이트의 벤더 필드 및 3 바이트의 사용자 값을 포함한다. 사용자 값의 제1 비트는 어드레스를 개별 어드레스(0) 또는 그룹 어드레스(1)로서 식별한다. 제2 비트는, 어드레스가 국지-정의형(1)인지 아니면 전역-정의형(0)인지를 지시한다. 도시된 바와 같이, 소스 및 목적지 어드레스들은 48 비트들을 포함한다. 다른 실시예들은 IEEE 802.3 설계 명세서의 초창기 버전들에서의 16 비트 어드레스들과 같은 상이한 어드레스 길이들을 사용할 수도 있다.

유형/길이 필드는 이더넷 유형 필드 및/또는 IEEE 802.3 길이 필드에 대응된다. 유형 필드는 프레임의 나머지에서 사용되는 프로토콜(예를 들어, TCP/IP)을 나타낸다. 길이 필드는 프레임의 데이터 부분 길이를 특정한다. 일반적으로, 길이 필드는 동일한 네트워크에서의 이더넷 및 IEEE 802.3 프레임들 모두의 사용을 용이하게 하기 위해 이더넷에서 사용되는 임의의 유형 필드들에 따라 고유하다. 유형 필드는 1536(0x0600) 이상이며 65535(OxFFFF) 미만인 십진수에 의해 식별된 다. 숫자가 0과 1,500(0x0000 내지 Ox05DC) 사이라면, 이 필드는 MAC 클라이언트 데이터의 길이를 지시한다. 도시된 실시예에서, 1,501에서 1,536(Ox5DD 내지 Ox5ff)까지의 범위는 정의되지 않는다.

LLC(logical link control)는, FDDI, 이더넷, 토큰 링, 및 다른 것들과 같은, 매체 유형에 상관없이 네트워크 계층에 서비스들을 제공하는 것을 책임진다. LLC 계층은 LLC PDU들(protocol data units)을 이용해 MAC 계층과 프로토콜 스택의 상위 계층들 사이에서 통신한다. 3개의 변수들이 LLC-PDU를 통한 상위 계층들로의 액세스를 판정한다. 변수들은 DSAP(destination service access point), SSAP(source service access point), 및 제어 변수를 포함한다. DSAP 어드레스는 상위 계층에 프로토콜 정보를 제공하는 스테이션내에서 고유한 식별자를 특정한다. SSAP는 소스 어드레스에 동일한 정보를 제공한다.

LLC 프레임은 프리앰블 및 정보 필드를 포함한다. 프리앰블은 DSAP 필드, SSAP 필드 및 제어 필드를 포함한다. 정보 필드는 데이터 및 선택적인 패딩을 포함한다. 패딩은 일반적으로, IEEE 802.3 표준에서 특정된 64개 옥텟들의 최소 프레임 사이즈를 보장하기 위해, 데이터가 46 옥텟들/바이트들보다 작을 경우에만 필요하다. 802.3x에서, 데이터 필드의 첫번째 2개 옥텟들은 연산 코드(OP)(pause = 0x0001)로서 사용되고 두번째 2개 옥텟들은 PT(pause time) 파라미터(온을 위해서는 pausetime이 0x0000이고 오프를 위해서는 OxFFFF임)를 전송하는데 사용된다. 또한, 세번째 2-옥텟 필드는 PTE(extended pause control parameter)를 위해 사용될 수 있다. LLC 대신에, 이더넷 프레임들은 유사한 필드들을 가진 상이한 프로토 콜들을 사용할 수 있다. 이러한 필드들의 사용은 사용되는 프로토콜에 의해 달라지기 때문에, 이들을 조사하고 이들의 내용을 보고할 수 있는 능력은 이더넷 프레임 프로세싱을 상당히 가속할 수 있고, 이러한 능력은 패턴 부합을 사용하는 것에 의해 향상될 수 있다.

FCS(frame-check sequence)는 프리앰블, SFD 및 CRC(cyclic redundancy check)를 제외한 모든 필드들에 대해 표준 CCITT-CRC 다항식을 사용해 획득되는 표준 32-비트 CRC를 특정한다.

도 7 및 도 8은 패턴 부합을 사용해 메시지들을 해시 필터링하기 위한 방법을 도시하는 흐름도들이다. 도 7을 참조하면, 연산 610 동안 임시 큐(234)에서 입력 프레임이 수신된 후, 패턴 부합 로직(232)은 PM 레지스터들(233)에 액세스하고, PM 레지스터들(233)에 저장되어 있는 패턴이 임시 큐(234)의 프레임 정보에 포함되어 있는지를 판정하는 것에 후속하여, 다양한 엔트리들을 선택한다.

예를 들어, ADF(230)는, 패턴 부합이 가능한지를 판정하기 위해, PMEN(pattern match enable bit)을 포함하는 ADF 전역 제어 레지스터를 점검한다. 패턴 부합이 불가능하다면(PMEN = 0), 흐름은 그룹 어드레스 판정(715)으로 진행한다. 패턴 부합이 가능하다면(PMEN이 0이 아님), 패턴 부합 프로세스(710)가 개시된다. 패턴 부합 프로세스(710)가 (도 9를 참조하여 다음에서 부연되는 바와 같이) 수용되거나 거부되는 프레임을 초래하면, 흐름은 블록 710으로부터 도시된 "수용" 또는 "거부"의 흐름도 노드들을 통해 도 8의 프레임 수용 연산(860) 또는 프레임 거부 연산(870) 중 각 하나로 진행한다. 패턴 부합 프로세스(710)가 프레임 수 용 또는 거부 판정이 이루어지는 결과를 초래하지 않으면, 흐름은 패턴 부합 프로세스(710)로부터 도시된 "무 판정/검출된 무 패턴 부합" 노드를 통해 상술된 그룹 어드레스 판정(715)으로 진행한다.

그룹 어드레스 판정(715) 동안, 수신부(180)는, 수신된 프레임의 어드레스가 그룹 어드레스인지의 여부를 판정한다. 현재적으로 논의되고 있는 실시예에서, 프레임의 사용자 값 중 제1 비트는 어드레스를 개별 어드레스(0) 또는 그룹 어드레스(1)로서 식별한다. 어드레스가 그룹 어드레스가 아니라면, 흐름은 목적지 어드레스 판정(720)으로 진행한다. 어드레스가 그룹 어드레스라면, 흐름은 브로드캐스트 어드레스 판정(725)으로 진행한다.

스테이션 어드레스 판정(720) 동안, 수신부(180)는, 프레임 데이터와의 정확한 48 비트 비교를 수행하는 것에 의해, 수신된 프레임의 어드레스가 스테이션 어드레스인지의 여부를 판정한다. 어드레스가 스테이션 어드레스인 것으로 판정되면, 흐름은 블록 720으로부터 도시된 "수용" 흐름도 노드를 통해 도 8의 프레임 수용 연산(860)으로 진행하고, 프레임은 프레임 수용 연산(860)에서 수용된다. 어드레스가 스테이션 어드레스가 아닌 것으로 판정되면, 흐름은 해시 히트 판정(740)으로 진행한다.

브로드캐스트 판정(725) 동안, 수신부(180)는, 수신된 프레임의 어드레스가 브로드캐스트 어드레스인지의 여부를 판정한다. 예시적인 브로드캐스트 어드레스는 0xFFFFFF-FFFFFF의 어드레스이다. 어드레스가 브로드캐스트 어드레스인 것으로 판정되면, 흐름은 브로드캐스트 사용 가능 판정(730)으로 진행한다. 어드레스가 브로드캐스트 어드레스가 아닌 것으로 판정되면, 흐름은 상기한 해시 히트 판정(740)으로 진행한다.

브로드캐스트 사용 가능 판정(730) 동안, 수신부(180)는, 브로드캐스트 기능이 가능한지의 여부를 판정한다. 브로드캐스트 기능은, ADF 전역 제어 레지스터 비트(BC_REJ)가 리셋될 때, 가능해진다. 브로드캐스트 기능이 가능해지면, 흐름은 블록 730으로부터 도시된 "수용" 흐름도 노드를 통해 도 8의 프레임 수용 연산(860)으로 진행하고, 프레임은 프레임 수용 연산(860)에서 수용된다. 브로드캐스트 기능이 불가능하다면, 흐름은 무차별 모드 판정(735;promiscuous mode decision)으로 진행한다.

무차별 모드 판정(735) 동안, 수신부(180)는, 무차별 모드가 가능한지의 여부를 판정한다. 무차별 모드는, ADF 전역 제어 레지스터 무차별 비트가 설정되어 있을 때(PROM = 1), 사용 가능하다. 수신부가 무차별 모드일 때, 패턴 부합에 의해 거부되지 않은 모든 프레임들이 수용된다. 일반적으로, 무차별 모드는 테스트를 위해 사용되고 거의 사용되지 않는다. 무차별 모드가 가능하다면, 흐름은 블록 735로부터 도시된 "수용" 흐름도 노드를 통해 도 8의 프레임 수용 연산(860)으로 진행하고, 프레임은 프레임 수용 연산(860)에서 수용된다. 무차별 모드가 불가능하다면, 흐름은 블록 735로부터 도시된 "거부" 흐름도 노드를 통해 도 8의 프레임 거부 연산(870)으로 진행하고, 프레임은 프레임 거부 연산(870)에서 거부된다.

패턴 부합은 무차별 모드 판정(735) 이전에 또는 무차별 모드 판정(735)과 동시에(또는 다른 방법으로 무차별 모드 판정(735) 결과로서의 수용 이전에) 연산 710에서 수행될 수 있기 때문에, 프레임의 거부를 발생시키는 패턴을 포함하는 하나 이상의 특정 프레임들을 제외하고 모든 어드레스들로부터의 프레임들이 수용되는 선택적인 무차별 모드가 사용될 수도 있다. 예를 들어, 패턴 부합을 이용하는 것에 의해, 다른 모든 어드레스들은 수용되면서, 특정 어드레스들은 거부될 수도 있다.

해시 히트 판정(740) 동안, 수신부(180)는, 프레임 목적지 어드레스에서 해시 히트가 발생했는지를 판정한다. 48-비트 목적지 어드레스는, 32-비트 CRC(cyclic redundancy check) 검사 합을 사용하는 것에 의해, 256개 (또는 다른 실시예들에서의 더 많은) 빈들 중 하나로 매핑된다. 예를 들어, 다수의 대응되는 어드레스들(1222)을 위해 발생된 다수의 CRC들(1224)을 도시하는 도 12를 참조한다. 라인들(1201-1210) 각각의 16진수 CRC(1224) 각각은 동일 라인의 6-바이트 16진수 목적지 어드레스에 대응된다.

시스템(100)의 설정 동안, CRC 검사 합들의 비트들은 해시 테이블로의 인덱싱에 사용된다. 일 실시예에서는, 256 빈 테이블을 인덱싱하는데 8개 비트들이 사용된다. 8-비트 필드 중 높은 차수의 3개 비트들은 개별 해시 테이블 및/또는 그룹 해시 테이블의 8개 해시 버킷 레지스터들 중 하나를 선택하는데 사용된다. 낮은 차수의 5-비트 필드는 선택된 32-비트 레지스트내에서 1 비트를 선택한다. 컨트롤러가 프레임을 수신할 경우에도 동일한 검사 합이 사용된다. 입력 어드레스의 CRC 검사 합이 그룹/개별 해시 테이블에서 설정된 비트를 선택한다면, 해시 히트가 발생한 것이다. 그렇지 않다면, 해시 히트는 발생하지 않았다.

도시된 실시예에서, CRC의 처음 8개 비트들은 해시 테이블에서 1 비트를 선택한다. 라인들(1201-1203 및 1206)의 어드레스들은 시스템에 의해 수신될 것이고, 따라서, 해시 테이블을 설정하는데 사용되어 왔다. 라인 1201에서, 16진수 값 0x04는 해시 버킷 빈 4로 매핑된다. 라인 1202에서, 16진수 값 OxOF은 해시 버킷 빈 15로 매핑된다. 라인 1203에서, 16진수 값 0x15는 해시 버킷 빈 21로 매핑된다. 라인 1206에서, 16진수 값 OxCB는 해시 버킷 빈 203으로 매핑된다. 따라서, 버킷 빈들(4, 15, 21 및 203) 중 어느 하나를 선택하는 CRC들을 가진 어드레스들은, 이러한 어드레스들이 수신될 때, 해시 히트일 것이다.

해시 테이블의 효율성은 어드레스들의 수가 증가함에 따라 감소할 수 있다. 예를 들어, 256-빈 테이블에 저장된 어드레스들의 수가 증가함에 따라, 의도하지 않은 프레임들 중 훨씬 더 적은 부분이 메모리에 도달하는 것을 방지하면서, 해시 테이블 비트들의 대부분이 설정된다. 해시 필터링의 일 이점은, 해싱의 속도가 목적지 어드레스 리스트의 어드레스들 수에 의존하지 않는다는 것이다. 또한, 의도하지 않은 어드레스들이, 수신되었어야 하는 프레임들의 거부를 초래하면서 해시 테이블의 동일한 비트로 매핑될 수 있기 때문에, 패턴 부합이 없는, 해싱만의 프로토콜은 한 세트의 선택된 어드레스들과 부합하는 프레임들을 거부하는데 사용될 수 없다는 것에도 주의해야 한다. 따라서, 해시 필터링만으로는, 메모리에 도달하는 프레임들의 포스트-필터링을 필요로 하는 불완전한 필터링을 초래한다. 이것은, 도 12에 도시된 수신된 목적지 어드레스들을 참조하는 다음의 일례로써 설명될 수도 있다.

해시 히트 판정(740) 동안, 수신된 각 어드레스를 위한 CRC는 해시 버킷 빈을 선택하는데 사용된다. 선택된 빈이 히트를 지시하면, 해시 히트가 발생한 것이다. 예를 들어, 어드레스들(1201-1203 및 1206-1210) 중 어느 하나가 수신되면, 빈들(4, 15, 21 및 203) 중 하나가 선택되고, 해시 히트가 발생하였다. 따라서, 어드레스 1204 또는 어드레스 1205가 수신될 때는, 빈들(4, 15, 21 및 203) 중 어떤 것도 선택되지 않으며 해시 히트는 발생하지 않았다. 프레임은 통상적으로, 해시 히트가 발생하지 않았을 때, 거부된다. 이런 식으로, 어드레스들(1204 및 1205)은 거부될 수도 있다. 그러나, 도 12의 어드레스들(1207-1210)은 해시 히트들을 발생시켰지만, 시스템(100)에 의한 수신 및 수용을 위해 의도된 어드레스들이 아니다. 따라서, 필터링의 다른 수단이 이용되어야 한다.

시스템(100)은, 프로세서/소프트웨어-기반 포스트-필터링을 위한 필요성이 최소화되거나 심지어 제거되도록, 패턴 부합을 사용해 입력 어드레스들을 추가적으로 필터링한다. 예를 들어, 패턴은, 호도하는 해시 히트들(misleading hash hits)을 발생시키는 어드레스들이 거부될 수 있도록 하기 위해, PM 레지스터에 저장될 수 있다. 도시된 실시예에서, 어드레스들은, 그들이 특정한 벤더 ID(목적지 어드레스의 처음 24 비트들)를 위한 것이 아니라면, 거부될 수 있다. Ox0050FC04의 패턴은 0xFFFFFFFF의 PM MASK과 함께 PM 레지스터에 PM DATA로서 저장되었다. 이런 식으로, 그것의 처음 24 비트들에 Ox0050FC를 갖고 있지 않은 각각의 어드레스는 패턴 부합에 의해 거부될 수 있다. 이 경우, 어드레스들(1207-1209)은 거부되지만, 1210은, 그것의 벤더 ID가 소정 벤더 ID와 부합하므로, 거부되지 않는다.

프로세스를 향상시키기 위해 추가 패턴이 저장될 수도 있다. 예를 들어, 2개 패턴들을 사용한다면, PM DATA Ox0050FC04 및 OxFFFFFFFF의 PM MASK를 가진 하나와 OxFFFFFFFF-F의 PM MASK를 가진 PM DATA 0X0050FC03-C의 두번째 패턴이 사용될 수도 있다. 이런 식으로, 해시 히트이지만 그것의 처음 32 비트들에 Ox0050FC04를 그리고 그것의 처음 36 비트들에 Ox0050FC03-C를 갖고 있지 않은 어드레스 각각이 패턴 부합 및 해싱을 통해 효과적으로 무시될 수 있다. 이 경우, 어드레스들(1207-1210)은 패턴 부합 및 해싱으로 인해 효과적으로 거부되고, 소정 어드레스들만이 시스템(100)에 의해 수용된다.

따라서, 수신 어드레스들(1201-1210)은 다양하고 상이한 결과들을 초래한다. 어드레스들(1204 및 1205)은 해시 미스를 발생시키므로 수용되지 않는다. 어드레스들(1201-1203 및 1206-1210)은 해시 히트를 발생시킨다. 어드레스들(1201-1203)은 거기에서 발견되는 제1 패턴으로 인해 해시 히트 및 패턴 부합을 발생시킨다. 따라서, 어드레스들(1201-1203)은 수용된다. 어드레스(1206)는 거기에서 발견되는 제2 패턴으로 인해 해시 히트 및 패턴 부합을 발생시킨다. 따라서, 어드레스(1206)는 수용된다. 어드레스들(1207-1210)은, 해시 히트를 발생시키지만, 거기에서 제1 및 제2 패턴들이 발견되지 않기 때문에, 패턴 부합을 초래하지 않는다. 따라서, 어드레스들(1207-1210)은 수용되지 않는다.

일반적으로, 해시 테이블에 32개 그룹 어드레스들이 저장되어 있고 무작위 그룹 어드레스들이 수신된다면, 해시 테이블은 그룹 어드레스 프레임들의 (예를 들어, 일부 경우들에서는 85% 이상의) 큰 비율이 메모리에 도달하는 것을 금지한다. 현재 개시의 패턴 부합이 사용되지 않는다면, 시스템(100)에서 운용 중인 소프트웨어가, 메모리(130)에 도달하는 어드레스들이 정확한 어드레스들을 포함하고 있는지를 판정하기 위해 추가 필터링(즉, 포스트-필터링)해야 할 것이다. 상기 예에서, 어드레스들(1207-1210)은, 트리거되고 있는 패턴 부합 유도형 거부 조건들(pattern matching induced rejection)이 없었다면, 추가적인 포스트 필터링 관련 프로세서(110)를 요구했을 것이다.

도 8을 참조하면, 수신부(180)는, 패턴 부합 가능 판정(845) 동안에, 선택된 레지스터의 선택된 패턴(PM DATA)을 위해 패턴 부합이 가능한지를 판정한다. 패턴 부합이 불가능하다면(PMEN = 0), 흐름은 해시/무차별 판정(855)으로 진행한다. 패턴 부합이 가능하다면(PMEN = 1), 패턴 부합 프로세스(850)가 개시된다. 패턴 부합 프로세스(850)가 (도 9를 참조하여 다음에서 부연되는 바와 같이) 수용되거나 거부되는 프레임을 초래하면, 흐름은 블록 850으로부터 도시된 "수용" 또는 "거부" 흐름도 노드들 중 각 하나를 통해 프레임 수용 연산(860) 또는 프레임 거부 연산(870) 중 각 하나로 진행한다. 패턴 부합 프로세스(850) 동안 프레임 수용 또는 거부 판정이 내려지지 않은 상태에서 패턴 부합이 발생하면, 또는 패턴 부합들이 발생하지 않으면, 흐름은 패턴 부합 프로세스(850)로부터 도시된 "무 판정/검출된 무 패턴 부합" 노드를 통해 검출되지 않은 패턴 부합 판정(852)으로 진행한다.

현재적으로 논의되고 있는 도시된 실시예에서 검출되지 않은 패턴 부합 판정(852)을 참조하여, 16개 패턴들 중 어떤 것도 패턴 부합 검출을 초래하지 않으면, 흐름은 판정(852)으로부터 도시된 "거부" 흐름도 노드를 통해 프레임 거부 연 산(870)으로 진행한다. 다른 실시예들에서, 프레임은 프로세서(110)에 의한 추가 필터링을 위해 보유될 수도 있다. 변형된 실시예에서는, 프레임에, 프로세서(110)가 (해시 히트는 갖추었지만 패턴 부합은 갖추지 않은) 낮은 신뢰 프레임들 전에 (해시 히트 및 패턴 부합을 갖춘) 높은 신뢰 프레임들에 초점을 맞추도록, 패턴이 검출된 프레임들보다 낮은 우선 순위가 주어질 수도 있다. 다른 변형 실시예에서는, 프레임들이 상이한 프로세싱 요소들에 대응되는 상이한 큐들에 저장될 수도 있다. 16개 패턴들 중 하나 이상이 검출되는 패턴 부합을 초래하였다면, 흐름은 판정(852)로부터 도시된 "무 판정" 흐름도 노드를 통해 상기 해시/무차별 판정(855)으로 진행한다. 지금까지 설명된 도 7 및 도 8의 요소들은 MAC 기능에 대응된다.

해시/무차별 판정(855) 동안, 판정이 없는 상태에서 패턴 부합이 존재하였거나(예를 들어, 무 수용 및 무 거부) 패턴 부합이 존재하지 않았을 때, 데이터 링크 기능이 구현된다. 수신부(180)(예를 들어, ADF(230)의 스테이트 머신)는, 완벽한 해시 히트가 발생하였는지의 여부 및/또는 무차별 모드가 가능한지의 여부를 판정한다. 완벽한 해시 히트는, 단 하나의 어드레스에 고유하게 대응되는 해시 히트 및 패턴 부합 모두가 발생할 때, 발생한다. 그에 비해, 높은 신뢰도 해시 히트는, 하나 이상이지만 소수의 어드레스들에 대응되는 해시 히트 및 패턴 부합 모두가 발생할 때, 발생한다. 높은 신뢰도 해시 히트는, 높은 신뢰도 어드레스가 사실상 추구하는 어드레스일 확률을 향상시키는 패턴 부합의 사용으로 인해, 기존의 어드레스 필터링에 비해 향상된 성능을 제공한다. 시스템 및/또는 네트워크 특징들을 사용하는 패턴의 신중한 선택이, 해시 히트가 완벽할 수 있는 더 높은 확률을 발생시 킬 수 있다. 완벽한 해시 히트가 발생하였거나 무차별 모드가 가능하다면, 수신된 프레임은 프레임 수용 연산(860)에서 수용된다. 완벽한 해시 히트가 발생하지도 않았고 무차별 모드도 불가능하다면, 흐름은 완전 어드레스 부합 판정(865;full address match decision)으로 진행한다.

완전 어드레스 부합 판정(855) 동안, 프로세서(110)는, 완전한 어드레스 부합이 발생했는지의 여부를 판정한다. 시스템(100)은, 시스템(100)에 공지된 어드레스들과 어드레스의 직접적인 비교를 수행한다. 시스템(100)은, 더 높은 예측 수용 가능성을 가진 어드레스들(높은 신뢰 프레임들)이 낮은 예측 수용 가능성을 가진 어드레스들(낮은 신뢰 프레임들) 전에 프로세싱되도록, 수신된 어드레스들을 우선 순위 큐 등에 저장할 수도 있다. 이러한 완전하고 직접적인 비교는, 시스템(100)의 프로세싱 리소스들의 관점에서 손실이 크다. 따라서, 여기에서 설명되는 패턴 부합 및 해싱은 이처럼 값비싼 직접 어드레스 비교를 방지하고자 한다. 이런 식으로, 시스템(100)은 패턴 부합을 사용해 직접적인 어드레스 비교없이도 시스템의 성능을 최대한 향상시킬 수 있고, 완전한 어드레스 부합은 마지막 보루이다. 완전한 어드레스 부합이 존재하면, 수신된 프레임은 프레임 수용 연산(860)에서 수용된다. 완전한 어드레스 부합이 존재하지 않으면, 수신된 프레임은 프레임 거부 연산(870)에서 거부된다.

도 9는 시스템(100)에 의해 수신되는 메시지 어드레스들을 패턴 부합하기 위한 방법을 도시하는 흐름도이다. 프레임은, 패턴 부합이 발생하는지의 여부에 따라, 수용되거나 거부될 수 있다. IP 어드레스를 포함하는 메시지 프레임의 임의 부분이 부합을 위해 점검될 수 있다. 도 9의 연산들은, 패턴 부합이 가능할 때(PMEN = 1), 다른 패턴 부합이 시도되기 전에 일 패턴 부합 발생에 의해 최종적인 결정(수용 또는 거부)이 요구되지 않는다면, 대응되는 패턴 부합 수용 지시자가 허용하는(예를 들어, PMAC = 1) 각 패턴에 대해, 실행된다. 패턴 데이터 설정이 가능하면, 메시지 데이터가 패턴 부합을 위해 점검된다. 패턴 부합 데이터 설정이 불가능하거나 패턴 부합이 발견되지 않으면, 후속 패턴이 선택되고 프로세스는 반복된다. 연속 검색이 가능하면, 검색은 부합에 상관없이 후속 패턴에 대해 계속된다.

수신 연산(935)을 참조하면, 입력 프레임의 바이트들은, 입력 프레임을 수용할 것인지 아니면 거부할 것인지에 대한 판정이 내려질 때까지, 임시 저장을 위해 임시 큐(234)로 수신된다. 또한, 입력 프레임의 바이트들은, 바이트들이 임시 큐(234)에 의해 수신되는 동안에도, 이러한 판정이 이루어질 수 있도록 하기 위해, 패턴 부합 로직(232)과 어드레스 인식 및 해시 로직(238)으로도 제공된다. 수신 연산(935) 동안 바이트들이 수신된 후, 흐름은 패턴 부합 판정 연산(905)으로 진행한다.

패턴 부합 판정 연산(905)을 참조하면, 패턴 부합 로직(232)은, PM 레지스터들(233)에 저장되어 있는 패턴 부합 데이터가 수신된 프레임의 데이터와 부합하는지를 판정한다. 예를 들어, 패턴 부합 로직은 PM 레지스터들(233) 중 첫번째의 PM DATA를, 입력 프레임 데이터가 임시 큐(234)에 저장될 때, 입력 프레임 데이터와 비교한다. 임시 큐(234)는, 판정이 내려질 때까지, 프레임을 저장하는데 사용된 다. 패턴 부합은, 예를 들어, PM DATA의 각 비트가 (최대 4 바이트들까지) 메시지 인덱스(MI)에 따라 배치되어 있는 메시지 데이터의 각 비트와 부합한다면, 발생한다. 부합은 최대 252 바이트들의 오프셋을 가진 프레임으로의 최대 256 바이트들의 깊이로 발생할 수도 있다. 확실한 PM DATA는 대응되는 PM MASK에 의해 마스크될 수도 있다. 예를 들어, PM DATA의 각 비트는, 대응되는 PM MASK 비트가 소거되지 않으면, 부합을 위해 점검되지 않을 수도 있다. 선행 패턴의 CPconcatenate pattern) 필드가 설정되면, PM DATA 필드들(현재의 PM DATA 및 선행 PM 레지스터의 PM DATA) 모두가 프레임에서 발견되는 경우에만 부합이 발생한다. PMAC 필드는, 대응되는 PM DATA가 가능한지의 여부를 판정하고, 가능하다면, 부합시에 취해야 할 행동 방침을 판정한다. 연산(905)은 연산(935)과 동시에 수행될 수도 있다.

패턴 부합 판정(905)을 참조하여, 패턴 부합이 불가능하다면(예를 들어, PMAC = 00), 흐름은 EOF(end of frame) 또는 가득찬 큐 판정(930;queue full decision)으로 진행한다. 패턴 부합 판정 연산(905) 동안 패턴 부합이 발견되지 않아도, 흐름은 EOF 또는 가득한 큐 판정(930)으로 진행한다. 판정 910 동안, 패턴 부합이 존재하고 패턴 부합이 불가능하지 않다면(예를 들어, PMAC≠00), 흐름은 프레임들의 수용 판정(915)으로 진행한다.

EOF/가득찬 큐 판정(930)을 참조하여, 임시 큐(234)가 가득차지 않았고 프레임의 끝이 아직 수신되지 않았다면(그리고 프레임이 거부되지 않았다면), 수신 연산(935) 동안, 추가 바이트들이 계속해서 임시 큐(234)로 수신될 것이고, 흐름은 추가적인 수신 프레임 정보에 대한 패턴 부합을 개시하기 위해 패턴 부합 판정 연 산(905)으로 진행한다. 프레임의 끝이 수신되었거나 임시 큐(234)가 채워지면, 흐름은 모든 거부 모드 판정(940)으로 진행한다.

모든 거부 모드 판정(940)을 참조하여, ADF(230)가 모든 모드를 거부하는 상태에 있다고 판정되면, 프레임은 거부되고 연산 흐름은, 대응되는 어떤 흐름이 도 9에 도시된 패턴 부합 흐름을 개시했는지에 따라, 도 7 또는 도 8에 도시된 바와 같이 계속된다. ADF(230)가 모든 모드를 거부하는 상태에 있지 않다면, 프레임에 관한 판정은 이루어지지 않으며, 흐름은, 어떤 흐름이 도 9에 도시된 패턴 부합을 개시했는지에 따라, 도 7 또는 도 8에 도시된 바와 같이 계속된다.

프레임들의 수용 판정(915)을 참조하여, ADF(230)가 패턴을 위한 프레임들을 수용하는 중이라면(예를 들어, 특정한 PM DATA에 대한 PMAC = 10), 프레임은 조건적으로 수용되고, 흐름은 연속 검색 판정(945)으로 진행한다. ADF(230)가 패턴을 위한 프레임들을 수용하고 있지 않다면(예를 들어, 특정한 PM DATA를 위한 PMAC≠10), 흐름은 프레임들의 거부 판정(920)으로 진행한다.

프레임들의 거부 판정(920)을 참조하여, ADF(230)가 패턴에 대한 프레임들을 거부하고 있는 중이라면(예를 들어, 특정한 PM DATA를 위한 PMAC = 11), 입력 프레임은, 그것이 거부 중인 PMAC 값과 연관된 PM DATA를 포함하고 있기 때문에, 거부된다(또는 다른 방법으로, PM MASK, CP 등과 같은 다른 팩터들을 고려하는 부합을 발생시킨다). 그 다음, 흐름은, 어떤 흐름이 도 9에 도시된 패턴 부합을 개시했는지에 따라, 도 7 또는 도 8에 도시된 바와 같이 계속된다. ADF(230)가 패턴을 위한 프레임들을 거부하고 있지 않다면(예를 들어, 특정한 PM DATA를 위한 PMAC ≠ 11이고, 이 경우, PMAC = 01), 흐름은 연속 검색 판정(925)으로 진행한다.

연속 검색 판정(925)을 참조하여, 패턴을 위한 연속 검색이 가능하다면(예를 들어, CSE = 1), 흐름은 EOF 또는 가득찬 큐 판정(930)으로 진행한다. 연속 검색 판정 동안, 연속 검색이 불가능하다면(예를 들어, CSE = 0), 상기 패턴 부합에 대한 판정은 이루어지지 않으며, 흐름은 모든 모드 거부 판정(940)으로 진행한다.

연속 검색 판정(945)을 참조하여, 패턴을 위한 연속 검색이 가능하다면(예를 들어, CSE = 1), 흐름은 EOF 또는 가득찬 큐 판정(950)으로 진행한다. 연속 검색 판정(945) 동안, 연속 검색이 불가능하다면(예를 들어, CSE = 0), 입력 프레임은 수용된다. 프레임은, 그것이 PM DATA를 포함하고(또는 다른 방법으로, PM MASK, CP 등과 같은 다른 팩터들을 고려하는 부합을 발생시키고), 패턴 부합이 가능하며(PMAC = 10), 추가적인 검색이 수행될 필요가 없기(CSE = 0) 때문에, 수용된다. 그 다음, 흐름은, 어떤 흐름이 도 9에 도시된 패턴 부합을 개시했는지에 따라, 도 7 또는 도 8에 도시된 바와 같이 계속된다.

EOF/가득찬 큐 판정(950)을 참조하여, 프레임의 끝이 수신되었거나 임시 큐(234)가 채워지면, 입력 프레임은 수용된다. 프레임은, 패턴 부합이 발생했고, 패턴 부합이 가능하며(PMAC = 10), 프레임의 끝에 도달하였거나 임시 큐가 가득차 추가적인 패턴 부합이 불가능하기 때문에, 수용된다. 그 다음, 흐름은, 어떤 흐름이 도 9에 도시된 패턴 부합을 개시했는지에 따라, 도 7 또는 도 8에 도시된 바와 같이 계속된다.

EOF/가득찬 큐 판정(950) 동안, 임시 큐(234)가 채워지지 않았고 프레임의 끝에 도달되지 않았다면, 수신 연산(955) 동안, 임시 큐(234)로 추가 바이트들이 수신되고, 흐름은 후속 패턴을 위해 수신된 추가 프레임 정보(예를 들어, 후속의 순차적 PM 레지스터(233)에서의 PM DATA)에 대한 패턴 부합을 개시하기 위해 패턴 부합 판정 연산(960)으로 진행한다. 패턴 부합 판정 연산(960)은 그 기능에서 상술된 연산(905)과 유사하다. 연산(955)은 연산(960)과 동시에 수행될 수도 있다. 패턴 부합 연산(960) 후에, 흐름은 패턴 부합 판정(965)으로 진행한다.

패턴 부합 판정(965)을 참조하여, 선택된 현재 패턴(예를 들어, 현재적으로 선택된 PM 레지스터(233)의 PM DATA)에 대한 패턴 부합이 불가능하다면(예를 들어, PMAC = 00), 흐름은 EOF/가득찬 큐 판정(950)으로 진행한다. 패턴 부합 판정 연산(965) 동안, 패턴 부합이 발견되지 않을 경우에도, 흐름은 EOF/가득찬 큐 판정(950)으로 진행한다. 판정(965) 동안, 패턴 부합이 존재하고 패턴 부합이 불가능하지 않다면(예를 들어, PMAC ≠ 00), 흐름은 프레임들을 거부하지 않는 판정(970)으로 진행한다.

프레임들을 거부하지 않는 판정(970)을 참조하여, ADF(230)가 후속 패턴을 위한 프레임들(예를 들어, 대응되는 PM DATA)을 거부하고 있지 않다면(예를 들어, PMAC = 01 또는 PMAC = 10), 흐름은 EOF/가득찬 큐 판정(950)으로 진행한다. 그렇지 않으면, 거부 패턴(PMAC = 11)이 검출되었으므로, 입력 프레임은 거부된다. 흐름은, 어떤 흐름이 도 9에 도시된 패턴 부합을 개시했는지에 따라, 도 7 또는 도 8에 도시된 바와 같이 계속된다.

도 10을 참조하면, 도 1의 시스템내에서 수용된 메시지를 프로세싱하기 위한 방법이 도시되어 있다. 도시된 실시예의 일 이점은, 패킷내의 결정적 데이터로의 시스템 액세스가, 더 높은 레벨의 리소스들에 의지하지 않으면서, 그것이 수신되는 때를 검출하고 그것을 좀더 빠른 후속 액세스를 위해 디스크립터 정보와 함께 캐시에 배치하는 것에 의해, 향상될 수 있다는 것이다.

도시된 흐름은, 패턴 상태 수신 연산(1005) 동안, 패턴 상태가 DMA(210)에 제공되고 상태 레지스터(215)에 배치되었을 때, 개시된다. 일반적으로 그후에는, 프레임 데이터가, 패턴 상태 정보에 따라, 메모리(130)에 파일링되거나 그리고/또는 캐시(120)에 스태싱된다. 파일링하는 것은 패킷 서명에 기초하여 메모리의 패킷들을 분류하는 것을 포함하고, 추출은 (예를 들어, 추출 인덱스 및 길이 값을 사용하는 것에 의해) 패킷의 특정 부분을 위치 지정하는 것을 포함하며, 스태싱하는 것은 추출된 데이터를 프로세서의 캐시 공간으로 복사하는 것을 포함한다. 추출은 프로세서의 캐시 메모리를 할당하고 로킹할 수 있지만, 소프트웨어는, 추출 동안, DMA에 의해 로킹된 캐시의 모든 데이터를 로킹 해제하는 것을 책임진다. 추출된 데이터는 프레임 데이터로부터 제거되지 않으며; 오히려, 모든 프레임 데이터는 메모리에 저장되고, 추출 데이터만이 프로세서 캐시로 복사된다. 이러한 파일링 및 스태싱은 다음에서 부연된다.

선택 버퍼 디스크립터 연산(1010)을 참조하면, DMA(210)의 BDFP(214)는 패턴 부합 속성 레지스터들(213)의 패턴 상태 및 QC(queue classification) 필드에 기초하여 버퍼 디스크립터를 선택한다. QC 필드는, 어떤 버퍼 디스크립터 큐(122/132)를 사용할 것인지 판정한다. 패턴 상태는 적합한 QC 필드로의 포인터를 포함한다. 또한, 패턴 상태는, 존재한다면, 어떤 패턴 부합이 발생했는지를 지시한다. 패턴 부합이 발생하였다면, 부합된 패턴은, 프레임으로부터 데이터가 추출되게 하고 추출된 데이터(124)로서 캐시(120)에 스태싱되게 할 수 있다. 따라서, 버퍼 디스크립터 큐들(132) 이외에, 버퍼 디스크립터 큐들(122)이 선택된다. 패턴 부합이 발생하지 않았다면, 버퍼 디스크립터 큐들(132)만이 사용되게 하면서, 추출은 발생하지 않을 것이다. 선택 버퍼 디스크립터 연산(1010) 이후에, 흐름은 추출 준비 연산(1015)으로 진행한다.

추출 준비 연산(1015) 동안, 패턴 상태가 패턴 부합을 지시한다면, 추출 엔진(121)은 패턴 속성 레지스터들(213)로부터 EI(extract index) 및 EL(extract length)을 획득한다. 추출 준비 연산(1015) 이후에, 흐름은 이용 가능한 BDQ 판정(1020)으로 진행한다.

이용 가능한 BDQ 판정(1020)을 참조하면, BDFP(214)는, 선택된 BDQ(buffer descriptor queue)가 이용 가능한지의 여부를 판정한다. 다시 말해, BDFP(214)는, 선택된 BDQ에 빈 공간이 존재하는지를 판정한다. 선택된 BDQ가 이용 가능하면, 흐름은 흐름도 노드 "A"을 통해 BDQ 포인터 업데이트 연산(1030)으로 진행한다. 선택된 BDQ가 이용 불가능하다면, 흐름은, 프레임 및 상태 프레임 길이가 수신 FIFO(220)로부터 플러시되는 플러시 연산(1025)으로 진행하고, 흐름은 패턴 상태 수신 연산(1005)으로 진행한다.

BDQ 포인터 업데이트 연산(1030)을 참조하면, BDFP(214)는 후속의 버퍼 디스크립터 큐를 포인팅하기 위해(BDQ_CURRENT = BDQ_NEXT) 버퍼 디스크립터 큐의 현재 포인터(BDQ_CURRENT)를 업데이트한다. 현재의 BDQ 포인터가 업데이트되고 나면, 흐름은 BDQ 공백 판정(1035)으로 진행한다.

BDQ 공백 판정(1035)을 참조하면, BDFP(214)는, BDQ_CURRENT에 의해 포인팅되는 엔트리가 공백인지를 판정한다. 현재의 BDQ 엔트리가 공백이 아니라면, 선택된 버퍼 디스크립터 큐는 이용 불가능 마크 연산(1040) 동안 이용 불가능한 것으로 마킹되고, 흐름은 플러시 연산(1025)으로 진행한다. 현재의 BDQ 엔트리가 공백이라면, 흐름은 전달 연산(1045)으로 진행한다.

전달 연산(1045)을 참조하면, BDFP(214)는 수신 FIFO(220)로부터의 프레임 데이터를 수신 버퍼(211)로 전달한다. 전달은, EOF가 수신되거나 수신 버퍼(211)가 채워질 때까지, 진행된다. 프레임 데이터가 전달된 후, 흐름은 EOF 판정(1050)으로 진행한다.

EOF 판정(1050)을 참조하여, 연산(1045) 동안, EOF가 수신되지 않았다면, 흐름은 선택적인 추출 및 스태싱 연산(1060)으로 진행한다. 연산(1045) 동안, EOF가 수신되었다면, 흐름은, 추출 엔진(212)이 상태 레지스터(215)로부터 상태 프레임 길이를 획득하는 동안, 상태 프레임 길이 획득 연산(1055)으로 진행한다. 연산(1055) 후에, 흐름은 추출 및 스태싱 연산(1060)으로 진행한다.

선택적인 추출 및 스태싱 연산(1060) 동안, 수신된 프레임으로부터 캐시(120)에 스태싱하기 위한 데이터가 제어 가능하게 추출된다. 선택적인 추출 및 스태싱 연산(1060)은 도 11을 참조하여 다음에서 부연된다. 선택적인 추출 및 스태싱 연산(1060) 후에, 흐름은 EOF 판정(1065)으로 진행한다.

EOF 판정(1065)을 참조하여, 선택적인 추출 및 스태싱 연산(1060) 동안, EOF가 수신되었다면, 흐름은 EOF 업데이트 연산(1080)으로 진행한다. 선택적인 추출 및 스태싱 연산(1060) 동안 EOF가 수신되지 않았다면, 흐름은 EOB(end of buffer) 판정(1070)으로 진행한다.

EOF 업데이트 연산(1080)을 참조하면, BDFP(214)는 현재의 버퍼 디스크립터 큐에 대한 상태 및 제어 정보를 업데이트한다. 예를 들어, BDFP(214)는, 추출된 데이터(124)가 캐시(120)에 저장되었다는 것을 지시하기 위해, 현재 BDQ(122)에서의 추출 발생 비트를 설정한다. 후속의 BDQ 포인터(BDQ_NEXT)는 선택된 BDQ에서의 후속 로케이션을 포인팅하도록 설정된다. 현재 BDQ의 내용들은 BDLWT에 따라 캐시로 복사된다. 예를 들어, 패턴 부합이 발생하면 그리고 BDLWT가 00이면, 할당은 수행되지 않고; BDLWT가 10이면, 캐시(120) 라인이 할당되며; BDLWT가 11이면, 캐시(120) 라인이 할당되고 로킹된다. EOF 업데이트 연산(1080) 후에, 흐름은, 후속 프레임으로부터 더 많은 데이터가 프로세싱될 수 있도록 하기 위해, 패턴 상태 수신(1005)으로 진행한다.

EOB 판정(1070)을 참조하여, 선택적인 추출 및 스태싱 연산(1060) 동안, 메모리(130)의 데이터 버퍼(134)에 대한 끝을 마주쳤다면, 흐름은 EOB 업데이트 연산(1075)으로 진행한다. 선택적인 추출 및 스태싱 연산(1060) 동안, 데이터 버퍼의 끝을 마주치지 않았다면, 흐름은 상술된 전달 연산(1045)으로 진행한다.

EOB 업데이트 연산(1075)을 참조하면, BDFP(214)는 현재의 버퍼 디스크립터 큐에 대한 상태 및 제어 정보를 업데이트한다. 예를 들어, BDFP(214)는, 추출된 데이터(124)가 캐시(120)에 저장되었다는 것을 지시하기 위해, 현재 BDQ(122)에서의 추출 발생 비트를 설정한다. 후속의 BDQ 포인터(BDQ_NEXT)는 선택된 BDQ에서의 후속 로케이션을 포인팅하도록 설정된다. 현재 BDQ의 내용들은 BDLWT에 따라 캐시로 복사된다. EOB 업데이트 연산(1075) 후에, 흐름은, 동일한 프레임으로부터 더 많은 데이터가 프로세싱될 수 있도록 하기 위해, 노드 A로 진행한다.

도 11은 64 바이트 버퍼를 사용해 도 1의 시스템에 의해 메시지 부분들을 추출하고 스태싱하기 위한 방법을 도시하는 흐름도이다. 도 11에 도시된 방법은 도 10의 선택적인 추출 및 스태싱 연산(1060)에 의해 호출된다.

도 11을 참조하면, 추출 엔진(212)은, 요청된 추출 판정(1105) 동안, 소정 패턴을 위해 추출이 요청되었는지를 판정한다. 또한, 추출 엔진(212)은, EX_ADD(extraction add) 필드 및 EL(extraction length) 필드와 같은 다양한 추출 필드들도 점검한다. EX_ADD 필드는 추출 길이 + 대응되는 추출 인덱스와 동일하다(예를 들어, EX_ADD = EL + EI[11:15]). 추출이 요청되고(PME = 1), 추출 가산 값이 0보다 크며, 추출 길이가 0보다 크면, 흐름은 EI≤64 판정(1125)으로 진행한다. 추출이 요청되지 않았거나, 추출 가산 값이 0이거나, 추출 길이가 0이면, 흐름은 정렬 판정(1110;alignment decision)으로 진행한다.

정렬 판정(1110)을 참조하여, 타깃 어드레스가 64 바이트 정렬형 어드레스가 아니라면, 흐름은, 정규 데이터의 최대 32 바이트가 메모리(130)로 송신되는 송신 MAX(32B) 연산(1120)으로 진행한다. MAX(32B)는 32 바이트를 포함하는 32 바이트까지의 바이트 수이다(예를 들어, x가 바이트들의 수로서, MAX(xB)≤x 바이트임). 타깃 어드레스가 64 바이트 정렬형 어드레스라면, 흐름은, 정규 데이터의 MAX(64B)가 메모리(130)로 송신되는 송신 MAX(64B) 연산(1120)으로 진행한다. 송신 MAX(32B) 연산(1115) 또는 송신 MAX(64B) 연산(1120) 후에는, 추출 흐름에서 벗어나고, 흐름은 도 10의 EOF 판정(1065)으로 진행한다.

EI≤64 판정(1125)을 참조하여, 추출 인덱스가 64보다 크면, 추출될 데이터가 아직 도착하지 않은 것이므로, 흐름은, 정규 데이터의 최대 MAX(64B)가 메모리(130)로 송신되는 송신 MAX(64B) 연산(1130)으로 진행한다. 송신 MAX(64B) 연산(1130) 후에는, 추출 인덱스가 EI 감소 연산(1135) 동안 64만큼 감소되고(예를 들어, EI=EI-64), 추출 흐름에서 벗어나며, 흐름은 도 10의 EOF 판정(1065)으로 진행한다.

다시 EI≤64 판정(1125)을 참조하여, 추출 인덱스가 64 이하이면, 흐름은 상대적 EI 저장 연산(1140)으로 진행한다. 상대적 추출 인덱스는, 추출된 데이터가 시작하는, 메모리(130)의 데이터 버퍼내의 로케이션에 대한 인덱스이다. 상대적 추출 인덱스는, 그것이 나중에 연산(1075 또는 1080;도 10) 동안 메모리(130) 및/또는 캐시(120)의 적절한 BDQ에 기입될 때까지, BDFP(214)에 의해 DMA(210)에 내부적으로 저장된다. 상대적 EI 저장 연산(1140) 후에, 흐름은 EI≤32 판정(1145)으로 진행한다.

EI≤32 판정(1145)을 참조하면, 추출 엔진(212)은 추출 인덱스와의 비교를 수행하고, 예를 들어, 추출 엔진(212)내의 DMA(210)에 내부적으로 저장되어 있는 추출 데이터 플래그를 점검한다. 예를 들어, 추출 인덱스가 32보다 크고 추출 데 이터 플래그가 참이 아니라면, 흐름은, 정규 데이터의 MAX(32B)가 메모리(130)로 송신되는 송신 MAX(32B) 연산(1150)으로 진행한다. 송신 MAX(32B) 연산(1150) 후에는, 추출 데이터 플래그가 참으로 설정되고, 추출 흐름에서 벗어나며, 흐름은 도 10의 EOF 판정(1065)으로 진행한다.

다시 EI≤32 판정(1145)을 참조하여, 추출 인덱스가 32 이하이거나 추출 데이터 플래그가 참이면, 흐름은 32B 미만 판정(1160)으로 진행한다. 수신된 프레임으로부터 추출된 데이터가 32 바이트 이상이라면(예를 들어, EX_ADD≥32B), 흐름은, 추출 데이터의 32 바이트가 메모리(130)로 송신되고 ELCWT에 따라 캐시(120)로 복사되는 송신 32B 연산(1170)으로 진행한다. 예를 들어, ELCWT가 00이면, 할당이 수행되지 않고; ELCWT가 01이면, 추출이 발생하지 않으며; ELCWT가 10이면, 캐시 라인이 할당되고; ELCWT가 11이면, 캐시 라인이 할당되어 로킹된다. 수신된 프레임으로부터 추출할 데이터가 32 바이트 미만이라면(예를 들어, EX_ADD < 32B), 흐름은, EX_ADD가 32의 값으로 올림되는 올림 연산(1165)으로 진행하고, 흐름은 또한 송신 32B 연산(1170)으로 진행한다.

송신 32B 연산(1170) 이후에, 흐름은, 추출 가산 필드가 추출된 32 바이트 세그먼트들의 수만큼 감소되는 감소 연산(1175)으로 진행한다(예를 들어, EX_ADD = EX_ADD - 32). 감소 연산(1175) 후에, EOF(end of frame)에 도달했거나 EX_ADD = 0이라면, 추출 데이터 플래그는 소거 연산(1180) 동안에 소거된다. 소거 연산(1180) 이후에는, 추출 흐름에서 벗어나고, 흐름은 도 10의 EOF 판정(1065)으로 진행한다.

일 실시예에서, 메시지 프레임의 일부는 패킷 컨트롤러(160)의 MAC(190)에서 시스템(100)에 의해 수신된다. (도 1 및 도 2, 연산 610 참고.) 메시지 프레임의 수신부("수신된 프레임")는 도 2의 어드레스/데이터 필터(230)의 임시 큐(234)에 제공된다. 프레임은, 그것이 수용되어야 하는지 아니면 거부되어야 하는지를 판정하기 위해 어드레스/데이터 필터(230)에 의해 프로세싱된다. (도 6, 연산 620 참고.) 어드레스 인식, 해싱, 완벽한 해싱을 위한 패턴 부합에 의한 해싱, 및 패턴 부합(도 7 내지 도 9)이 어드레스 인식 및 해시 로직(238)과 패턴 부합 로직(232)에 의해 수신된 프레임에 대해 수행된다. 어드레스 인식 및 해시 로직(238)은 해싱 및 필요한 임의의 완전한 직접 어드레스 비교들을 수행한다. PM 레지스터들(233)은 부합될 다수 패턴들에 대응되는 다수 레지스터들을 포함한다. 패턴 부합 로직(232)은 (예를 들어, 연속 검색 및/또는 결합 기능들을 가진) PM 레지스터들(233)에 저장된 구성 값들에 기초한 패턴 부합을 수행한다. 패턴 부합과 해싱 또는 다른 실패 안전 조건들 이후에 수용된다면, 수신된 프레임 및 패턴 상태 정보(패턴 부합 결과들)는 수신 FIFO(220)로 전달된다(도 6, 연산 630 참고).

그 다음, 수신된 프레임은 수신 버퍼(211)로 전달되고, 패턴 상태 정보는 DMA(210)의 상태 레지스터(215)로 전달된다. (도 6, 연산 640 참고.) 추출 엔진(212)은, 수신 버퍼(211)의 수신된 프레임으로부터 데이터가 추출되어야 하는지의 여부를 판정하기 위해, 패턴 속성 레지스터들(213) 및 상태 레지스터(215)에 액세스하고, 이러한 데이터의 적용 가능한 추출을 제어한다. (도 10 및 도 11 참고.) BDFP는 상태 레지스터(215) 및 버퍼 디스크립터 어드레스 레지스터들에 액세스 하고 메모리(130) 및/또는 캐시(120)에 기입될 어드레스 및 데이터 정보를 발생시킨다. BDFP(214)로부터의 어드레스 정보는 프레임 데이터를 위한 데이터 버퍼내의 데이터 버퍼 포인터(예를 들어, 데이터 버퍼 포인터(456)) 또는 버퍼 디스크립터 큐의 후속 엔트리들 중 하나로의 포인터(들)(예를 들어, BDQ_BASE, BDQ_CURRENT, BDQ_NEXT)를 포함한다. 데이터 정보는 도 4에 나타낸 상태 및 제어(452), 데이터 길이(454), 데이터 버퍼 포인터(456), 패턴 부합 상태(458), 상대적 추출 인덱스(460), 추출 길이(462) 및 바이트 카운트(464)를 포함한다.

그 다음, 프레임의 모두 또는 일부분들은, 대응되는 버퍼 디스크립터 큐들(132/122)의 대응되는 기술 정보와 함께, 메모리(130)에 파일링되고("정규 데이터") 그리고/또는 캐시(120)에 스태싱된다("추출 데이터"). (도 6, 연산 650, 및 도 10과 도 11 참고.) 좀더 구체적으로, 수신 버퍼(211)는 정규 또는 추출 프레임 데이터를 버스 인터페이스 유닛(BIU;170)에 제공하고, 추출 엔진은, 프레임 데이터를 정규 또는 추출로서 식별하는 속성들을 BIU(170)에 제공하며, BDFP(214)는 버퍼 디스크립터 어드레스 레지스터들(216)로부터의 버퍼 디스크립터 데이터를 BIU(170)에 제공한다. BIU(170)는 캐시(120) 및/또는 메모리(130)에 저장하기 위한 프레임 데이터를 버스(140)에 전달한다. 정규 프레임 데이터는 하나 이상의 데이터 버퍼(134)에 저장되고, 정규 프레임 데이터에 관한 디스크립터 데이터는 버퍼 디스크립터 큐들(132)에 저장된다. 추출이 발생하면, 추출된 데이터 프레임은 캐시부(124)에 저장("스태싱")되고, 추출된 데이터 프레임에 관한 디스크립터 데이터는 버퍼 디스크립터 큐들(122)에 저장된다.

상기 설명은 본 발명에 대한 하나 이상의 실시예를 설명하기 위한 것이다. 상기 설명은 본 발명의 범위를 정의하려는 것이 아니다. 오히려, 본 발명의 범위는 다음의 청구항들에서 정의된다. 따라서, 본 발명의 다른 실시예들은 상기 설명에 대한 다른 변형들, 변경들, 추가들, 및/또는 향상들을 포함한다.

일 실시예는, 사용자로 하여금, 더 긴 패턴을 형성하기 위해 결합될 수 있으며 처음의 256 바이트들내의 프레임 부분을 부합시키는데 사용되는 16개까지의 4 바이트 패턴들을 프로그램할 수 있게 하는 신규한 패턴 부합 형태를 포함한다. 각각의 패턴은, 프레임을 수용/거부하고, 프레임을 메모리의 4개 큐들 중 하나로 파일링하며, 추출된 프레임 데이터를 프로세서의 캐시에 기입하도록 프로그램될 수 있는 한 세트의 속성들과 연관된다. 패턴 부합 기능들은 16개까지의 4-바이트 고유 패턴들, 비트-대-비트 기반의 패턴 부합, 프레임으로의 256개 바이트 깊이의 부합, 252개 바이트들까지의 오프셋들, 4 바이트 증분의 64 바이트들까지의 프로그램 가능한 패턴 사이즈, 부합이 검출되는 경우의 프레임들 수용 또는 거부, 및 정확한 부합들을 위한 8개까지의 유니캐스트 어드레스들을 위한 지원을 포함한다.

이 실시예는 패턴 부합 능력을 해시 필터링의 사용과 조합하여, 포스트 필터링을 필요로 하지 않으며 LLC(logic link controller) 레벨에서의 추가적인 소프트웨어 개입을 요하지 않으면서, MAC 레벨에서 수행될 수 있는 어드레스 인식 방법을 제공한다. 프레임들의 프로세싱을 가속화하기 위한 일 방법은, 해시 테이블에서 히트하게 되는 임의의 목적지 어드레스가 실제로 시스템이 찾고 있는 어드레스들 중 하나일 신뢰도를 증가시키는 것이다. 하나 이상의 어드레스가 동일한 8개의 MSB들(most significant bit)을 가질 것이므로, 패턴 부합에 의한 해시 테이블의 사용은 해시 히트에 대해 수행되어야 하는 (어드레스를 검색하고 그것을 유효한 목적지 어드레스들의 리스트와 비교하는) 추가 프로세싱이 노고의 낭비가 아닐 가능성들을 상당히 증가시키는 방법을 제공한다. 이것은, 그 방법이, 의도하지 않은 해시 테이블 히트들에 의해 초래되는 추가적인 메모리 버스 이용을 감소시키기 때문에, 유용하다. 해싱될 수 있는 어드레스들의 수 또한, 어드레스들의 수가 증가함에 따라 해시 테이블의 효과성이 감소한다는 사실에 의해 한정된다. 사용자는 해시 테이블을 먼저 구축하므로 그리고 해싱될 어드레스들의 수는 대부분 상대적으로 낮으므로(32 내지 64), 사용자의 어드레스들 모두는 아니더라도 대부분을 커버할 수 있는 공통 패턴들을 찾아내는 것은 비교적 용이하다. 소수의 패턴 부합 레지스터들을 사용해, 사용자는, 소정 큐에 파일링되는 것이 히트이고 비교 테이블 없이도 프로세싱될 수 있다는 것을 보장할 수 있다.

일 실시예에서, CRC 검사 합이 그룹/개별 해시 테이블에서 설정된 비트를 선택하면, 프레임은 단순히, 패턴 부합 결과에 따라, 조건적으로 수용된다. 벤더 코드는, 예를 들어, 부합을 위한 패턴으로서 아주 효과적으로 사용될 수 있다. 패턴이 엄선될수록, 높은 신뢰도 해시 히트 큐 방법은 더 많은 효력을 발생한다(더 적은 비트들이 사용된다). 아주 엄선된 패턴의 경우, 해시 테이블에 사용될 수 있는 어드레스들의 수가 증가될 수 있으며 여전히 효과적일 수 있다. 이 실시예의 다른 이점은, 해싱만으로는, 양호한 프레임들을 거부할 리스크없이, 프레임을 거부하는데 사용될 수 없지만, 조합된 패턴 부합과 해시 필터링은, 해시 충돌의 불확실성이 제거되므로, "해싱에 의한 프레임 거부"를 수행하는데 사용될 수 있다. 추가적인 적응성은, 본 방법의 효과성을 추가적으로 평가하기 위해 프레임들이 조사될 수 있도록 하기 위해, 사용자가, 패턴 부합 및 해시가 "무 부합 큐의 높은 확률"로 거부한 프레임들을 파일링할 수 있다는 것이다.

여기에서 설명된 바와 같이, ADF(230)의 다양한 제어 로직은 ADF(230)의 상기 요소들 사이에서 분산되고 별도의 로직 블록으로서 도시되지 않는다. 다른 방법으로, 별도의 제어 로직 블록은, 예를 들어, 패턴 부합 및 해싱 기능을 포함하여, ADF(230)의 전반적인 연산을 제어하기 위한 스테이트 머신을 표현하도록 포함될 수도 있다. 이러한 스테이트 머신은, 여기에서 설명된 기능을 구현하기 위해 다수 상태들을 포함할 수도 있다. 예를 들어, 스테이트 머신은, 데이터가 수신되고 프레임이 수용될 때, 휴지 스테이트에서 패턴 상태 스테이트로 전이할 수도 있다. 패턴 상태 스테이트에서는, 패턴 상태 정보가 수신 FIFO(220)에 이용될 수도 있다. 그 다음, 스테이트 머신은, 수신된 프레임이 임시 큐(234)로부터 전달되는 임시 큐 데이터 단계로 전이할 수 있다. 그 다음, 스테이트 머신은, 목적지 어드레스 필터링과 연관된 프레임 길이 및 상태(예를 들어, 브로드캐스트 어드레스, 그룹/단일 어드레스, 무차별 모드)가 수신 FIFO(220)로 전달되는 프레임 상태 스테이트로 진입한다. 여기에서 설명된 기능에 따라, 다른 스테이트들 및 스테이트 머신들이 구현될 수도 있다.

일 실시예에서, 방법은 메시지를 수신하는 단계 및 수신된 메시지내에서 제1 패턴에 대응되는 제1 패턴 부합이 검출되는지의 여부를 판정하는 단계를 포함하는 데, 여기에서, 제1 패턴은 패턴 부합 데이터에 의해 지시되고 대응되는 반전 패턴 지시자를 가진다. 제1 패턴 부합이 검출될 때, 메시지는 대응되는 패턴 부합 수용 지시자에 기초하여 선택적으로 수용된다. 대응되는 반전 패턴 지시자가 제1 값을 가진다면, 제1 패턴이 수신된 메시지내에서 검출될 때 제1 패턴 부합이 검출되고, 대응되는 반전 패턴 지시자가 제2 값을 가진다면, 수신된 메시지내에서 제1 패턴이 검출되지 않을 때 제1 패턴 부합이 검출된다.

추가 실시예에서, 메시지를 수신하는 단계는 패킷의 적어도 일부를 수신하는 단계를 포함한다. 일 실시예에서, 패킷은 부가적으로, 이더넷 패킷으로서 특징지워진다. 추가 실시예에서, 대응되는 패턴 부합 수용 지시자는 수신된 메시지의 수용, 거부, 및 수용도 거부도 아닌 것 중 하나를 지시한다.

추가 실시예에서, 제1 패턴은 대응되는 연속 검색 가능 지시자를 갖는데, 이 경우, 메시지는 대응되는 패턴 수용 지시자 및 대응되는 검색 가능 지시자에 기초하여 선택적으로 수용된다. 또 다른 추가 실시예에서, 제1 패턴 부합이 검출되고 제1 패턴에 대응되는 패턴 부합 수용 지시자가 수신된 메시지의 수용을 지시하는 경우라면, 수신된 메시지는, 제1 패턴에 대응되는 연속 검색 지시자가 비연속 검색을 지시할 경우에, 수용된다. 또 다른 추가 실시예에서, 제1 패턴 부합이 검출되고 제1 패턴에 대응되는 패턴 부합 수용 지시자가 수신된 메시지의 수용을 지시하는 경우라면, 수신된 메시지는, 제1 패턴에 대응되는 연속 검색 지시자가 연속 검색을 지시하고, 수신된 메시지의 거부를 지시하지 않는 대응되는 패턴 부합 수용 지시자를 가진 제2 패턴에 대응되는 제2 패턴 부합이 검출될 경우에, 수용된다. 일 실시예에서, 제2 패턴은 패턴 부합 데이터에 의해 지시되고 제2 패턴에 대응되는 패턴 부합 수용 지시자는 수신된 메시지의 수용 및 수신된 메시지의 수용도 거부도 아닌 것 중 하나를 지시한다. 일 실시예에서, 제2 패턴에 대응되는 패턴 부합 수용 지시자는 수신된 메시지의 수용 및 수신된 메시지의 수용도 거부도 아닌 것 중 하나를 지시하고, 제2 패턴에 대한 패턴 부합은 사용 불가능하다. 또 다른 추가 실시예에서, 제2 패턴은 대응되는 반전 패턴 지시자를 갖는데, 이 경우, 제2 패턴에 대응되는 반전 패턴 지시자가 제1 값을 갖는다면, 수신된 메시지내에서 제2 패턴이 검출될 때 제2 패턴 부합이 검출되고, 제2 패턴에 대응되는 반전 패턴 지시자가 제2 값을 갖는다면, 수신된 메시지내에서 제2 패턴에 검출되지 않을 때 제2 패턴 부합이 검출된다.

다른 추가 실시예에서, 제1 패턴 부합이 검출되고 제1 패턴에 대응되는 패턴 부합 수용 지시자가 수신된 메시지의 수용을 지시한다면, 제1 패턴에 대응되는 연속 검색 지시자가 연속 검색을 지시하고, 수신된 메시지의 거부를 지시하는 대응되는 패턴 부합 수용 지시자를 가진 제2 패턴에 대응되는 제2 패턴 부합이 검출될 때, 메시지는 수용되지 않는다. 또 다른 추가 실시예에서, 제2 패턴은 대응되는 반전 패턴 지시자를 갖는데, 이 경우, 제2 패턴에 대응되는 반전 패턴 지시자가 제1 값을 갖는다면, 수신된 메시지내에서 제2 패턴에 검출될 때 제2 패턴 부합이 검출되고, 제2 패턴에 대응되는 반전 패턴 지시자가 제2 값을 갖는다면, 수신된 메시지내에서 제2 패턴이 검출되지 않을 때 제2 패턴 부합이 검출된다.

다른 추가 실시예에서, 본 방법은, 제1 패턴이 검출되지 않을 때, 메시지를 거부하는 단계를 더 포함한다. 또 다른 추가 실시예에서, 제1 패턴은, 제1 패턴 부합이 검출되는지의 여부를 판정하기 위한, 수신된 메시지내의 로케이션을 지시하는 대응되는 부합 인덱스를 가진다. 또 다른 추가 실시예에서는, 제1 패턴 부합이 검출될 때, 본 방법은, 수신된 메시지내에서 제2 패턴 부합이 검출되는지의 여부를 판정하는 단계를 더 포함하는데, 제1 패턴 및 제2 패턴 각각은 대응되는 결합 지시자를 가지며, 이 경우, 메시지를 선택적으로 수용하는 단계는 제1 패턴에 대응되는 패턴 부합 수용 지시자 및, 제1 패턴에 대응되는 결합 지시자와 제2 패턴에 대응되는 결합 지시자 중 하나 이상에 기초한다. 이 실시예에서, 제2 패턴 부합이 검출되고 제1 패턴에 대응되는 결합 지시자와 제2 패턴에 대응되는 결합 지시자 중 하나 이상이 제1 및 제2 패턴들의 결합을 지시한다면, 메시지는, 제1 패턴에 대응되는 패턴 부합 수용 지시자가 수신된 메시지의 수용을 지시할 때, 선택적으로 수용된다. 이 실시예에서, 제2 패턴 부합이 검출되지 않고 제1 패턴 및 제2 패턴에 대응되는 결합 지시자들 중 하나 이상이 제1 및 제2 패턴들의 결합을 지시한다면, 제1 패턴 부합은 검출되지 않은 것으로 간주된다.

다른 추가 실시예에서, 제2 패턴은 대응되는 반전 패턴 지시자를 갖는데, 이 경우, 제2 패턴에 대응되는 반전 패턴 지시자가 제1 값을 갖는다면, 수신된 메시지내에서 제2 패턴이 검출될 때 제2 패턴 부합이 검출되고, 제2 패턴에 대응되는 반전 패턴 지시자가 제2 값을 갖는다면, 수신된 메시지내에서 제2 패턴이 검출되지 않을 때 제2 패턴 부합이 검출된다.

또 다른 추가 실시예에서, 본 방법은, 해시 히트가 발생하는지의 여부를 판 정하기 위해 해시 펑션을 수행하는 단계를 더 포함한다. 이 실시예에서는, 해시 히트가 발생하고, 제1 패턴 부합이 검출되며, 제1 패턴 부합에 대응되는 패턴 부합 수용 지시자가 수신된 메시지의 수용을 지시할 때, 메시지가 선택적으로 수용된다.

다른 추가 실시예에서는, 메시지가 수용될 때, 본 방법은 패턴 부합 속성들에 기초하여 BDQ(buffer descriptor queue)를 선택하는 단계, 메시지를 선택된 BDQ에 따라 메모리에 저장하는 단계, 및 수용된 메시지의 적어도 일부를 캐시에 선택적으로 저장하는 단계를 더 포함한다. 이 실시예에서, 수용된 메시지의 일부는 패턴 부합 속성들에 의해 지시된다. 또 다른 추가 실시예에서, 패턴 부합 속성들은 제1 패턴에 대응되는 복수개 BDQ들 중 하나를 지시하는데, 복수개 BDQ들 중 하나는 선택된 BDQ에 대응된다. 또 다른 추가 실시예에서, 패턴 부합 속성들은 제1 패턴에 대응된다. 또 다른 추가 실시예에서는, 메시지가 수용될 때, 본 방법은, 대응되는 제2 패턴에 대응되는 제2 패턴 부합이 존재하는지의 여부를 판정하는 단계를 더 포함하는데, 패턴 부합 속성들은 제2 패턴에 대응된다.

또 다른 추가 실시예에서, 패턴 부합 속성들은 패턴 부합 추출 지시자를 제공한다. 이 실시예에서, 패턴 부합 추출 지시자가 추출이 가능하다고 지시하면, 수용된 메시지 부분은 캐시에 저장되고, 패턴 부합 추출 지시자가 추출이 불가능하다고 지시하면, 수용된 메시지 부분은 캐시에 저장되지 않는다. 또 다른 추가 실시예에서, 패턴 부합 속성들은 캐시에 저장되어 있는 수용된 메시지 부분을 지시하기 위해 추출 인덱스 및 추출 길이를 제공한다.

또 다른 추가 실시예에서, 메시지가 수용될 때, 본 방법은 선택된 BDQ의 적 어도 일부를 캐시에 저장하는 단계를 더 포함한다.

다른 실시예는 입력, 패턴 부합 로직, 및 패턴 부합 로직에 커플링되어 있는 제어 로직을 포함하는 패킷 컨트롤러와 관련이 있다. 이 실시예에서, 입력은 메시지를 수신한다. 패턴 부합 로직은, 제1 패턴에 대응되는 제1 패턴 부합이 수신된 메시지내에서 검출되는지의 여부를 판정한다. 패턴 부합 로직은, 제1 패턴을 지시하는 패턴 부합 데이터를 저장하고 제1 패턴에 대응되는 패턴 부합 수용 지시자 및 제1 패턴에 대응되는 반전 패턴 지시자를 포함하는 패턴 부합 제어를 저장하는 하나 이상의 패턴 부합 레지스터를 포함한다. 제어 로직은, 제1 패턴 부합이 검출되고 제1 패턴에 대응되는 패턴 부합 수용 지시자가 수신된 메시지의 수용을 지시할 때, 수신된 메시지를 선택적으로 수용한다. 대응되는 반전 패턴 지시자가 제1 값을 가진다면, 수신된 메시지내에서 제1 패턴이 검출될 때 제1 패턴 부합이 검출된다. 대응되는 반전 패턴 지시자가 제2 값을 가진다면, 수신된 메시지내에서 제1 패턴에 검출되지 않을 때 제1 패턴 부합이 검출된다.

다른 실시예에서, 패턴 부합 제어는 결합 지시자를 더 포함한다. 이 실시예에서, 패턴 부합 로직은 결합 지시자를 사용해, 제1 패턴 부합이 검출되는지의 여부를 판정한다. 또 다른 추가 실시예에서, 결합 지시자가 제1 값을 갖는다면, 제1 패턴 부합은 제1 패턴 및 제2 패턴에 대응된다. 이 실시예에서, 제2 패턴은 하나 이상의 패턴 부합 레지스터내에 저장되어 있는 제2 패턴 부합 데이터에 의해 지시된다. 또 다른 추가 실시예에서, 결합 지시자가 제2 값을 갖는다면, 제1 패턴 부합은 제1 패턴에 대응되고 제2 패턴에는 대응되지 않는다. 또 다른 추가 실시예 에서, 패턴 부합 제어는 제2 패턴에 대응되는 반전 패턴 지시자를 포함한다.

다른 추가 실시예에서, 패턴 부합 제어는 연속 검색 지시자를 더 포함한다. 이 실시예에서, 제어 로직은, 제1 패턴 부합이 검출되고 제1 패턴에 대응되는 패턴 부합 수용 지시자가 수신된 메시지의 수용을 지시할 때, 연속 검색 지시자에 기초하여, 수신된 메시지를 선택적으로 수용한다.

여기에서 도시된 아키텍처들은 단지 예시일 뿐이며, 실제로, 동일한 기능을 실현하는 다수의 다른 아키텍처들이 구현될 수 있다는 것을 이해할 수 있어야 한다. 추상적이지만 여전히 한정적인 의미에서, 동일한 기능을 실현하기 위한 컴포넌트들의 임의 구성은, 소정 기능이 실현되도록, 효과적으로 "연관된다". 따라서, 특정 기능을 실현하기 위해 여기에서 조합되는 임의의 2개 컴포넌트들은, 아키텍처들 또는 매개 컴포넌트들에 관계없이, 소정 기능이 실현되도록, 서로 "연관되어 있는 것"으로 보여질 수있다. 마찬가지로, 이렇게 연관된 임의의 2개 컴포넌트들은 소정 기능을 실현하기 위해 서로 "실시 가능하게 접속"되거나 "실시 가능하게 커플링"되어 있는 것으로 보여질 수도 있다.

당업자들은, 로직 블록들간의 경계들이 단지 예시적인 것이며 다른 실시예들은 로직 블록들 또는 회로 요소들을 병합하거나 다양한 로직 블록들 또는 회로 요소들에 대해 다른 기능 분해를 부여할 수도 있다는 것을 알 수 있을 것이다. 또한, 다른 실시예들은 특정 컴포넌트의 다수 예들을 조합할 수도 있다.

또한, 당업자들은, 상술된 연산들의 기능간의 경계들이 단지 예시일 뿐이라는 것도 알 수 있을 것이다. 다수 연산들의 기능이 단일 연산으로 조합될 수도 있 고 그리고/또는 단일 연산들의 기능이 추가 연산들에 분산될 수도 있다. 또한, 다른 실시예들은 특정 연산의 다수 인스턴스들을 포함할 수도 있고, 연산들의 순서는 다양한 다른 실시예들에서 변경되거나 심지어 동시에 수행될 수도 있다.

상술된 설명은 예시이기 때문에, "일 실시예"가 설명될 때, 그것은 예시적 실시예이다. 따라서, 이러한 문맥에서 "일"이라는 단어의 사용은, 하나의 그리고 단 하나의 실시예만이 설명된 사양을 가질 수 있다는 것을 지시하기 위한 것이 아니다. 오히려, 다수의 다른 실시예들이 예시적 "일 실시예"의 설명된 사양을 가질 수 있으며, 대개는, 예시적 "일 실시예"의 설명된 사양을 가진다. 따라서, 앞서 사용된 바와 같이, 본 발명이 일 실시예의 맥락에서 설명될 때, 그러한 일 실시예는 본 발명의 가능한 다수 실시예들 중 하나이다.

상세한 설명에서의 "일 실시예"라는 단어의 사용에 관한 상기 주의에도 불구하고, 당업자들은, 다음의 청구항들에서, 소개되는 청구항 요소의 특정 수가 의도된다면, 그러한 의도는 청구항에서 명시적으로 기술될 것이며, 그러한 기술이 없다면, 그러한 제한은 존재하지 않거나 그러한 제한이 의도되지 않는다는 것을 이해할 수 있을 것이다. 예를 들어, 다음의 청구항들에서, 청구항 요소가 "일(one)" 사양을 갖는 것으로 설명된다면, 그것은, 그 요소가 설명된 사양들 중 하나 및 단 하나로 한정된다는 의도이다. 또한, 청구항 요소가 다음의 청구항들에서 "어떤 하나의(a)" 사양을 포함하거나 구비하는 것으로 설명될 때, 이것은, 그 요소가 설명된 사양들 중 하나 및 단 하나로 한정된다는 의도는 아니다. 오히려, 예를 들어, "어떤 하나의" 사양을 포함하는 청구항은, 장치 또는 방법이, 문제의 사양을 하나 이 상 포함하는 것으로 해독한다. 다시 말해, 문제의 장치 또는 방법은 어떤 하나의 사양을 포함하기 때문에, 청구항은, 장치 또는 방법이 이와 유사한 다른 사양을 포함하는지의 여부에 개의치 않고, 그 장치 또는 방법에 대하여 해독한다. 청구항의 사양에 대한 비한정적이며 서론적인 관사로서의 "어떤 하나의(a)"라는 단어의 사용은 출원자들에 의해, 그와 반대되는 이례적이거나 선례적인 판례법이 발견될 수 있기는 하지만, 과거의 많은 판결들에서 채택된 해석과 동일한 것으로 여기에서 채택되고 있다. 마찬가지로, 청구항 요소가 다음의 청구항들에서 상술된 사양(예를 들어, "그(the)" 사양)을 포함하거나 구비하는 것으로 설명될 경우, 그 요소가 단지 정관사의 부수적인 사용에 의해 설명된 사양들 중 하나 및 단 하나로 한정되는 것은 아니다.

또한, 청구항들에서의 "적어도 하나" 및 "하나 이상"과 같은 도입 문구들의 사용이 다음과 같은 것을 의미하는 것으로 해석되어서는 안되는데, 부정 관사들("a" 또는 "an")에 의한 다른 청구항 요소의 도입이, 동일한 청구항이 "하나 이상" 또는 "적어도 하나"의 도입 문구들 및 "어떤 하나(a 또는 an)"와 같은 부정 관사들을 포함하는 경우라 하더라도, 도입된 이러한 청구항 요소를 포함하는 임의의 특정 청구항을 하나의 이런 요소만을 포함하는 발명들로 한정하는 것으로 해석되어서는 안된다는 것이다. 동일한 내용이 정관사들의 사용에도 적용된다.

본 발명의 특정 실시예들이 도시되고 설명되었지만, 당업자들에게는, 여기에서의 내용들에 기초하여, 여기에서 청구된 발명으로부터 벗어나지 않으면서, 다양한 변경들, 다른 구성들, 및 등가물들이 사용될 수 있다는 것이 명백할 것이다. 따라서, 첨부된 청구항들은 청구항들의 범위내에 이러한 모든 변화들, 변경들 등을 포함하는데, 이들은 본 발명의 진정한 정신 및 범위내에 해당되기 때문이다. 또한, 본 발명은 첨부된 청구항들에 의해서만 정의된다는 것을 이해할 수 있어야 한다. 상기 설명이, 본 발명의 실시예들에 대한 총망라적인 리스트를 제시하는 것은 아니다. 명백히 다른 방식으로 기술하지 않는다면, 여기에서 제시되는 각각의 예는, 비한정적이거나, 비배타적이거나, 유사한 용어들이 각각의 예에 의해 동시에 표현되든 그렇지 않든 간에, 비한정적이거나 비배타적인 예이다. 예시적인 일부 실시예들 및 그에 대한 예시적 변형들을 약술하기 위한 시도가 있어 왔지만, 다른 실시예들 및/또는 변형들은 다음의 청구항들에서 정의되는 본 발명의 범위내에 해당된다.

Claims (18)

1. 메시지를 수신하는 단계;

   제1 패턴에 대응하는 제1 패턴 부합(pattern match)이 상기 수신된 메시지 내에서 검출되는지의 여부를 판정하는 단계 ― 상기 제1 패턴은 패턴 부합 데이터에 의해 표시되며 대응하는 반전 패턴 표시자 및 대응하는 패턴 부합 수용 표시자를 가짐 ―; 및

   상기 제1 패턴 부합이 검출될 때, 상기 대응하는 패턴 부합 수용 표시자에 기초하여 상기 메시지를 선택적으로 수용하는 단계

   를 포함하며,

   상기 대응하는 반전 패턴 표시자가 제1 값을 갖는 경우, 상기 제1 패턴이 상기 수신된 메시지 내에서 검출될 때 상기 제1 패턴 부합이 검출되고,

   상기 대응하는 반전 패턴 표시자가 제2 값을 갖는 경우, 상기 제1 패턴이 상기 수신된 메시지 내에서 검출되지 않을 때 상기 제1 패턴 부합이 검출되는 방법.
2. 제1항에 있어서,

   상기 제1 패턴은 대응하는 연속 검색 인에이블 표시자를 갖고,

   상기 대응하는 패턴 수용 표시자에 기초하여 상기 메시지를 선택적으로 수용하는 단계는, 상기 대응하는 패턴 수용 표시자 및 상기 대응하는 연속 검색 인에이블 표시자에 기초하여 상기 메시지를 선택적으로 수용하는 단계를 포함하는 방법.
3. 제1항에 있어서,

   상기 제1 패턴은, 상기 수신된 메시지 내의 하나의 로케이션을 나타내는 대응하는 부합 인덱스를 가지며, 상기 하나의 로케이션에서 상기 제1 패턴 부합이 검출되는지의 여부를 판정하는 방법.
4. 제1항에 있어서,

   상기 제1 패턴 부합이 검출되는 경우,

   상기 방법은,

   제2 패턴 부합이 상기 수신된 메시지 내에서 검출되는지의 여부를 판정하는 단계 ― 상기 제1 패턴 및 상기 제2 패턴의 각각은 대응하는 결합 표시자(concatenate indicator)를 갖고, 상기 메시지를 선택적으로 수용하는 단계는, 상기 제1 패턴에 대응하는 패턴 부합 수용 표시자와 상기 제1 패턴에 대응하는 결합 표시자 및 상기 제2 패턴에 대응하는 결합 표시자 중 적어도 하나에 기초함 ― ;

   상기 제2 패턴 부합이 검출되고, 상기 제1 패턴에 대응하는 결합 표시자 및 상기 제2 패턴에 대응하는 결합 표시자 중 적어도 하나가 상기 제1 패턴 및 제2 패턴의 결합을 나타내는 경우, 상기 제1 패턴에 대응하는 패턴 부합 수용 표시자가 상기 수신된 메시지의 수용을 나타낼 때, 상기 메시지를 선택적으로 수용하는 단계; 및

   상기 제2 패턴 부합이 검출되지 않고, 상기 제1 패턴 및 상기 제2 패턴에 대응하는 결합 표시자 중 적어도 하나가 상기 제1 패턴 및 제2 패턴의 결합을 나타내는 경우, 상기 제1 패턴 부합은 검출되지 않은 것으로 간주되는 단계를 더 포함하는 방법.
5. 제1항에 있어서,

   해시 히트(hash hit)가 발생하는지의 여부를 판정하기 위해 해시 펑션(function)을 수행하는 단계를 더 포함하며,

   해시 히트가 발생하고, 상기 제1 패턴 부합이 검출되며, 상기 제1 패턴에 대응하는 패턴 부합 수용 표시자가 상기 수신된 메시지의 수용을 나타내는 경우, 상기 메시지를 선택적으로 수용하는 방법.
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제

Images