KR101086647B1 - An array substrate for In-Plane switching mode LCD and method of fabricating of the same - Google Patents
An array substrate for In-Plane switching mode LCD and method of fabricating of the same Download PDFInfo
- Publication number
- KR101086647B1 KR101086647B1 KR1020040049010A KR20040049010A KR101086647B1 KR 101086647 B1 KR101086647 B1 KR 101086647B1 KR 1020040049010 A KR1020040049010 A KR 1020040049010A KR 20040049010 A KR20040049010 A KR 20040049010A KR 101086647 B1 KR101086647 B1 KR 101086647B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- electrode
- common
- domain
- horizontal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Spectroscopy & Molecular Physics (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로 특히, 고 개구율과 광 시야각 및 고 휘도를 구현하는 횡전계 방식 액정표시장치용 어레이 기판의 구조와 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a structure of a transverse electric field type liquid crystal display device array substrate and a method of manufacturing the same, which realize high aperture ratio, wide viewing angle, and high brightness.
본 발명은 공통 전극과 화소 전극을 가로 방향으로 구성한 횡전계 방식 액정표시장치용 어레이 기판의 구성에 있어서, 게이트 배선과 이에 연결된 박막트랜지스터를 화소의 중간에 위치시키는 것을 특징으로 한다.The present invention is characterized in that in the configuration of an array substrate for a transverse electric field type liquid crystal display device having a common electrode and a pixel electrode in a horizontal direction, a gate wiring and a thin film transistor connected thereto are positioned in the middle of the pixel.
이와 같은 구성은, 단일 화소를 두개의 도메인으로 나누는 구성에서 개구영역으로 사용할 수 없는 중심영역에 박막트랜지스터 및 게이트 배선 설계함으로써, 박막트랜지스터와 게이트 배선이 위치했던 영역을 개구영역으로 사용할 수 있기 때문에 개구율 개선 및 이에 따른 휘도가 개선되는 장점이 있다.
In this configuration, the thin film transistor and the gate wiring are designed in the center region that cannot be used as the opening region in a structure in which a single pixel is divided into two domains, so that the area where the thin film transistor and the gate wiring are located can be used as the opening region. There is an advantage that the improvement and thus the brightness is improved.
Description
도 1은 일반적인 횡전계 방식 액정표시장치의 일부를 개략적으로 도시한 단면도이고,1 is a cross-sectional view schematically showing a part of a general transverse electric field type liquid crystal display device,
도 2는 종래의 제 1 예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 도시한 확대 평면도이고,2 is an enlarged plan view showing one pixel of an array substrate for a transverse electric field type liquid crystal display device according to a first example of the related art;
도 3은 종래의 제 2 예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 도시한 확대 평면도이고,3 is an enlarged plan view showing one pixel of an array substrate for a transverse electric field type liquid crystal display device according to a second example of the prior art;
도 4는 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 도시한 확대 평면도이고,4 is an enlarged plan view showing one pixel of an array substrate for a transverse electric field type liquid crystal display device according to the present invention;
도 5(a,b) 내지 도 8(a,b)은 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이고, 각 도의 a,b는 도 4의 Ⅳ-Ⅳ와 Ⅴ-Ⅴ를 따라 절단한 단면도이다.
5 (a, b) to 8 (a, b) are cross-sectional views illustrating a manufacturing process of the array substrate for a transverse electric field type liquid crystal display device according to the present invention, in the order of a process. 4 is a cross-sectional view taken along IV-IV and V-V of FIG.
< 도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
110 : 기판 112 : 게이트 배선 110: substrate 112: gate wiring
114 : 게이트 전극 116a,116b,116c,116d : 공통 전극114:
120 : 액티브층 124 : 소스 전극120: active layer 124: source electrode
126 : 드레인 전극 128 : 데이터 배선126: drain electrode 128: data wiring
134a,134b,134c,134d :화소 전극
134a, 134b, 134c, 134d: pixel electrode
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특히, 광 시야각과 고 개구율 및 고휘도 특성을 가지는 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to an array substrate for a transverse electric field type liquid crystal display device having a wide viewing angle, high aperture ratio, and high luminance characteristics, and a manufacturing method thereof.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.Generally, the driving principle of a liquid crystal display device utilizes the optical anisotropy and polarization properties of a liquid crystal. Since the liquid crystal has a long structure, it has a directionality in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.Therefore, when the molecular alignment direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular alignment direction of the liquid crystal by optical anisotropy, so that image information can be expressed.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. Currently, an active matrix liquid crystal display device (AM-LCD: below Active Matrix LCD, abbreviated as liquid crystal display device) in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has the best resolution and video performance. It is attracting attention.
상기 액정표시장치는 공통 전극이 형성된 컬러필터 기판(상부기판)과 화소 전극이 형성된 어레이기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.The liquid crystal display includes a color filter substrate (upper substrate) on which a common electrode is formed, an array substrate (lower substrate) on which a pixel electrode is formed, and a liquid crystal filled between upper and lower substrates. In such a manner that the liquid crystal is driven by an electric field applied up and down, the pixel electrode has excellent characteristics such as transmittance and aperture ratio.
그러나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다.However, the liquid crystal drive by the electric field applied up-down has a disadvantage that the viewing angle characteristics are not excellent. Therefore, new techniques have been proposed to overcome the above disadvantages. The liquid crystal display device to be described below has an advantage of excellent viewing angle characteristics by a liquid crystal driving method using a transverse electric field.
이하, 도 1을 참조하여 일반적인 횡전계 방식 액정표시장치에 관해 상세히 설명한다.Hereinafter, a general transverse electric field type liquid crystal display device will be described in detail with reference to FIG. 1.
도 1은 일반적인 횡전계 방식 액정표시장치의 단면을 도시한 확대 단면도이다.1 is an enlarged cross-sectional view illustrating a cross section of a general transverse electric field type liquid crystal display device.
도시한 바와 같이, 종래에 따른 횡전계 방식 액정표시장치(B)는 컬러필터기판(B1)과 어레이기판(B2)이 대향하여 구성되며, 컬러필터기판 및 어레이기판 (B1,B2)사이에는 액정층(LC)이 개재되어 있다.As shown in the drawing, the conventional transverse electric field type liquid crystal display device B includes a color filter substrate B1 and an array substrate B2 facing each other, and a liquid crystal between the color filter substrate and the array substrates B1 and B2. The layer LC is interposed.
상기 어레이기판(B2)은 투명한 절연 기판(50)에 정의된 다수의 화소(P1,P2)마다 박막트랜지스터(T)와 공통 전극(58)과 화소 전극(72)이 구성된다.The array substrate B2 includes a thin film transistor T, a
상기 박막트랜지스터(T)는 게이트 전극(52)과, 게이트 전극(52) 상부에 절연막(60)을 사이에 두고 구성된 반도체층(62)과, 반도체층(62)의 상부에 서로 이격하 여 구성된 소스 및 드레인 전극(64,66)을 포함한다.The thin film transistor T is formed by separating the
전술한 구성에서, 상기 공통 전극(58)과 화소 전극(72)은 동일 기판 상에 서로 평행하게 이격하여 구성된다.In the above configuration, the
그런데 일반적으로, 상기 공통 전극(58)은 상기 게이트 전극(52)과 동일층 동일물질로 구성되고, 상기 화소 전극(72)은 상기 소스 및 드레인 전극(64,66)과 동일층 동일물질로 구성되나, 개구율을 높이기 위해 도시한 바와 같이, 상기 화소 전극(72)은 투명한 전극으로 형성할 수 있다.In general, the
도시하지는 않았지만, 상기 화소(P1,P2)의 일 측을 따라 연장된 게이트 배선(미도시)과, 이와는 수직한 방향으로 연장된 데이터 배선(미도시)이 구성되고, 상기 공통 전극(58)에 전압을 인가하는 공통 배선(미도시)이 구성된다.Although not shown, a gate wiring (not shown) extending along one side of the pixels P1 and P2 and a data wiring (not shown) extending in a direction perpendicular thereto are formed, and the
상기 컬러필터 기판(B1)은 투명한 절연 기판(30) 상에 상기 게이트 배선(미도시)과 데이터 배선(미도시)과 박막트랜지스터(T)에 대응하는 부분에 블랙매트릭스(32)가 구성되고, 상기 화소(P1,P2)에 대응하여 컬러필터(34a,34b)가 구성된다.The color filter substrate B1 includes a
상기 액정층(90)은 상기 공통 전극(58)과 화소 전극(72)의 수평전계(95)에 의해 동작된다.The
이하, 도 2를 참조하여, 전술한 바와 같은 횡전계 방식 액정표시장치를 구성하는 어레이기판의 구성을 설명한다.(도 2의 어레이기판은 도 1의 구성과는 달리 상기 화소 전극을 불투명한 전극으로 형성한 예를 설명한다.)Hereinafter, referring to FIG. 2, a configuration of an array substrate constituting the transverse electric field type liquid crystal display device as described above will be described. (The array substrate of FIG. 2 is an electrode that is opaque, unlike the configuration of FIG. 1. The example formed by this is demonstrated.)
도 2는 종래에 따른 횡전계 방식 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 평면도이다. 2 is a plan view schematically illustrating a configuration of a conventional array substrate for a transverse electric field type liquid crystal display device.
도시한 바와 같이, 기판(50)상에 일 방향으로 연장된 게이트 배선(54)과, 게이트 배선(54)과는 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(68)이 구성된다.As shown in the drawing, the
또한, 상기 게이트 배선(54)과는 평행하게 이격하여 화소 영역(P)을 가로지르는 공통 배선(56)을 구성한다.In addition, the
상기 게이트 배선(54)과 데이터 배선(68)의 교차지점에는 상기 게이트 배선(54)과 연결된 게이트 전극(52)과, 게이트 전극(52) 상부의 반도체층(62)과, 반도체층(62) 상부의 소스 전극(64)과 드레인 전극(66)을 포함하는 박막트랜지스터(T)가 구성된다.At the intersection of the
상기, 화소 영역(P)에는 상기 공통 배선(56)에 수직하게 연장되고 서로 평행하게 이격된 공통 전극(58)이 구성되고, 상기 공통 전극(58)사이에는 공통 전극(58)과 평행하게 이격된 화소 전극(72)이 구성된다.The pixel region P includes a
그런데, 전술한 바와 같은 구성은 좌.우 시야각에 대한 보상효과는 얻을 수 있으나, 상.하 시야각( 및 대각 시야각)에 대한 보상 효과는 약한 편이다.However, the above-described configuration can obtain a compensation effect for the left and right viewing angles, but a compensation effect for the upper and lower viewing angles (and diagonal viewing angles) is weak.
따라서, 이를 해결하기 위한 방법으로, 아래 도 3과 같은 구성의 횡전계 방식 액정표시장치용 어레이기판의 구성이 제안되었다.Therefore, as a method for solving this problem, a configuration of an array substrate for a transverse electric field type liquid crystal display device having a configuration as shown in FIG. 3 is proposed.
도 3은 종래의 제 2 예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 구성 중 단일 화소를 확대한 확대 평면도이다.3 is an enlarged plan view in which a single pixel is enlarged in the configuration of an array substrate for a transverse electric field type liquid crystal display device according to a second conventional example.
도시한 바와 같이, 기판(80)상에 일 방향으로 연장된 게이트 배선(82)과, 상기 게이트 배선(82)과 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(84)이 구성된다.As shown in the drawing, a
상기 게이트 배선(82)과 데이트 배선(84)의 교차지점에는 상기 게이트 배선(82)과 연결된 게이트 전극(86)과, 게이트 전극(86)의 상부에 위치한 반도체층(92)(액티브층과 오미 콘택층)과, 반도체층(92)의 상부에 위치하고 소정간격 이격된 소스 전극(88)과 드레인 전극(90)을 포함하는 박막트랜지스터(T)가 구성된다.At the intersection of the
상기 화소 영역(P)에는 공통 전극(94a,94b,94c)과, 공통 전극(94a,94b,94c)과 소정간격 이격된 화소 전극(96a,96b,96c)이 구성 된다.The pixel region P includes the
상기 공통 전극(94a,94b,94c)의 구성을 자세히 설명하면, 상기 게이트 배선(82)과 평행하게 구성되고 서로 이격된 다수의 수평부(94a)와, 상기 수평부(94a)를 일측에서 하나로 연결하는 제 1 수직부(94b)와, 타 측에서 하나로 연결하는 제 2 수직부(94c)로 구성된다.The configuration of the
이때, 단일 화소 영역(P)은 상.하로 나뉘어 2개의 도메인(D1,D2)으로 정의되며, 제 1 도메인(D1) 내에 구성된 수평부(94a)는 90< ??<0도의 사잇각을 이루며 구성되고, 제 2 도메인(D2) 내에 구성된 수평부(96b)는 90< ??<180도의 사잇각을 이루어 구성된다.In this case, the single pixel area P is divided into two domains D1 and D2 divided up and down, and the
즉, 각 도메인(D1,D2)의 위치한 수평부(94a)는 소정의 기울기를 가지고 상.하로 서로 대칭되도록 구성된다.That is, the
상기 화소 전극(96a,96b,96c)은 상기 공통 전극의 수평부(94a)와 평행하게 이격된 다수의 수평부(96a)로 구성되는 동시에, 상기 다수의 수평부(96a)를 일 측 에서 하나로 연결하는 제 1 수직부(96b)와, 타 측에서 하나로 연결하는 제 2 수직부(96c)로 구성한다.The
따라서, 상기 화소 전극(96a,96b,96c)의 수평부(96a)의 형상 또한 상기 공통 전극(94a,94b,94c)의 수평부(94a)의 형상과 동일하게 구성되며, 다만 공통 전극(96a,96b,96c)의 수평부(96a)와 일정간격 이격하여 구성된다.Accordingly, the shape of the
상기 화소 전극(96a,96b,96c)은 상기 드레인 전극(90)과 연결하여 구성한다.The
전술한 바와 같이, 하나의 화소 영역(P)에 서로 대칭되는 구성으로 전극이 구성되기 때문에 화소 영역(P)의 중심영역은 남게 되며 이 영역은 상기 공통 전극의 제 2 수직부(94d)에서 연장된 연장부(98)를 제 1 전극으로 하고, 상기 제 1 전극을 평면적으로 덮도록 화소 전극(100)을 구성하여 이를 제 2 전극으로 하는 스토리지 캐패시터(CST)가 구성된다.As described above, since the electrodes are configured to be symmetrical with each other in one pixel region P, the center region of the pixel region P remains, which extends from the second vertical portion 94d of the common electrode. The storage capacitor C ST having the extended
즉, 전술한 화소 전극(96a,96b,96c)과 공통 전극(94a,94b,94c)의 형상에 의해 화소 영역(P)의 중심영역이 남게 되며 이를 개구영역으로 전화하게 되면 화소 전극(96a,96b,96c)과 공통 전극(94a,94b,94c) 간의 전극간격이 다르게 되어 휘도의 불균일성을 가지게 되어 개구영역으로 사용할 수 없게 된다.That is, according to the shapes of the
따라서, 이 영역은 스토리지 영역(S)으로 사용되는 것이다. Therefore, this area is used as the storage area S. FIG.
그러나, 전술한 바와 같은 구성으로 인해 필연적으로 개구영역이 감소하고 이에 따라 휘도가 낮아지는 문제가 발생하게 된다.
However, the configuration as described above inevitably causes a problem that the opening area is reduced and thus the luminance is lowered.
본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 단일 화소 영역에 구성된 공통 전극과 화소 전극이 상.하로 대칭성을 가지는 구조에서, 개구영역으로 사용할 수 없는 중심 영역에 게이트 배선과 박막트랜지스틀 구성하는 것을 특징으로 한다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above-described problem. In a structure in which a common electrode and a pixel electrode configured in a single pixel region have symmetry up and down, a gate wiring and a thin film transistor in a center region that cannot be used as an opening region are provided. It is characterized by the configuration.
이와 같이 구성함으로써, 상기 게이트 배선과 박막트랜지스터가 위치하였던 영역을 개구영역으로 사용하는 것을 가능하게 하여, 개구율 개선 및 휘도를 개선하는 것을 목적으로 한다.
With this configuration, it is possible to use the region where the gate wiring and the thin film transistor are located as the opening region, and to improve the aperture ratio and the luminance.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판은 제 1 도메인과 제 2 도메인이 상.하로 구성된 다수의 화소 영역이 정의된 기판과; 상기 제 1 도메인과 제 2 도메인의 사이 영역에 일 방향으로 연장된 게이트 배선과; 상기 게이트 배선과 수직한 방향으로 교차하는 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와; 상기 제 1 도메인에 기울기를 가지고 구성된 다수의 제 1 수평부와, 상기 제 2 도메인에 구성되고 상기 제 1 수평부와 대칭되게 구성된 다수의 제 2 수평부와, 상기 제 1 및 제 2 수평부의 일 측에서 이를 하나로 연결하는 제 1 수직부와, 상기 제 1 및 제 2 수평부의 타측에서 이를 하나로 연결하는 제 2 수직부로 구성된 공통 전극 과; 상기 박막트랜지스터와 연결되고 상기 공통 전극의 수평부와 평행하게 이격하 여 구성된 제 1 수평부와 제 2 수평부와, 상기 제 1 및 제 2 수평부의 일 측에서 이를 하나로 연결하는 제 1 수직부와, 상기 제 1 및 제 2 수평부의 타 측에서 이를 하나로 연결하는 제 2 수직부를 하나로 연결하는 화소 전극을 포함한다.According to an aspect of the present invention, there is provided an array substrate for a transverse electric field type liquid crystal display device, comprising: a substrate in which a plurality of pixel regions having a first domain and a second domain formed up and down are defined; A gate wiring extending in one direction between a region between the first domain and the second domain; A data line crossing in a direction perpendicular to the gate line; A thin film transistor configured at an intersection point of the gate line and the data line; A plurality of first horizontal parts configured to have a slope in the first domain, a plurality of second horizontal parts configured in the second domain and configured to be symmetrical with the first horizontal part, and one of the first and second horizontal parts A common electrode comprising a first vertical portion connecting the same at one side and a second vertical portion connecting the one at the other side of the first and second horizontal portions; A first horizontal portion and a second horizontal portion connected to the thin film transistor and spaced in parallel with the horizontal portion of the common electrode, and a first vertical portion connecting one of the first and second horizontal portions to one side; And a pixel electrode for connecting the second vertical part connecting the first and the second horizontal parts to the second vertical part as one.
상기 박막트랜지스터는 게이트 전극과 반도체층(액티브층, 오믹 콘택층)과 소스 전극과 드레인 전극으로 구성되며, 상기 소스 전극은 "U"형상으로 구성되고, 상기 드레인 전극은 소스 전극의 내부에서 이와는 평행하게 이격된 막대 형상으로 구성할 수 있다.The thin film transistor includes a gate electrode, a semiconductor layer (active layer, an ohmic contact layer), a source electrode, and a drain electrode. The source electrode is formed in a “U” shape, and the drain electrode is parallel to the inside of the source electrode. It can be configured as a bar shape spaced apart.
상기 화소 전극의 수평부는 상기 게이트 배선의 상부로 연장되어, 이를 제 1 전극으로 하고 그 하부의 게이트 배선을 제 2 전극으로 하는 스토리지 캐패시터를 형성한다.The horizontal portion of the pixel electrode extends above the gate wiring to form a storage capacitor having the first electrode as the first electrode and the lower gate wiring as the second electrode.
상기 게이트 배선과 게이트 배선의 사이 영역에는 제 1 도메인 또는 제 2 도메인 만으로 구성된다.The region between the gate wiring and the gate wiring includes only the first domain or the second domain.
본 발명의 특징에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조방법은 기판 상에 제 1 도메인과 제 2 도메인이 상.하로 구성된 다수의 화소 영역을 정의하는 단계와; 상기 제 1 도메인과 제 2 도메인의 사이 영역에 일 방향으로 연장된 게이트 배선 형성하는 단계와; 상기 게이트 배선과 수직한 방향으로 교차하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터를 형성하는 단계와; 상기 제 1 도메인에 기울기를 가지고 구성된 다수의 제 1 수평부와, 상기 제 2 도메인에 구성되고 상기 제 1 수평부와 대칭되게 구성된 다수의 제 2 수평부와, 상기 제 1 및 제 2 수평부의 일 측에서 이를 하나로 연결하는 제 1 수직부와, 상기 제 1 및 제 2 수평부의 타측에서 이를 하나로 연결하는 제 2 수직부로 구성된 공통 전극을 형성하는 단계와; 상기 박막트랜지스터와 연결되고, 상기 공통 전극의 수평부와 평행하게 이격하여 구성된 제 1 수평부와 제 2 수평부와, 상기 제 1 및 제 2 수평부의 일측에서 이를 하나로 연결하는 제 1 수직부와, 상기 제 1 및 제 2 수평부의 타측에서 이를 하나로 연결하는 제 2 수직부를 하나로 연결하는 화소 전극을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of fabricating an array substrate for a transverse electric field type liquid crystal display device, including: defining a plurality of pixel regions each having a first domain and a second domain configured on the substrate; Forming a gate line extending in one direction between a region between the first domain and the second domain; Forming a data line crossing the gate line in a direction perpendicular to the gate line; Forming a thin film transistor configured at an intersection point of the gate line and the data line; A plurality of first horizontal parts configured to have a slope in the first domain, a plurality of second horizontal parts configured in the second domain and configured to be symmetrical with the first horizontal part, and one of the first and second horizontal parts Forming a common electrode comprising a first vertical portion connecting the same to one side at one side and a second vertical portion connecting the one at the other side of the first and second horizontal portions together; A first vertical portion and a second horizontal portion connected to the thin film transistor and spaced apart from the horizontal portion of the common electrode in parallel, and a first vertical portion connecting one of the first and second horizontal portions to one side; And forming pixel electrodes connecting the second vertical parts connecting the first and second horizontal parts to the second vertical part.
본 발명의 다른 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판 상에 제 1 도메인과 제 2 도메인이 상.하로 구성된 다수의 화소 영역을 정의하는 단계와; 상기 제 1 도메인과 제 2 도메인의 사이 영역에 일 방향으로 연장된 게이트 선과, 상기 게이트 배선과 연결된 게이트 전극과, 상기 제 1 도메인에 기울기를 가지는 다수의 제 1 수평부와, 상기 제 2 도메인에 상기 제 1 수평부와 대칭되게 구성된 다수의 제 2 수평부와, 상기 제 1 및 제 2 수평부의 일 측에서 이를 하나로 연결하는 제 1 수직부와, 상기 제 1 및 제 2 수평부의 타측에서 이를 하나로 연결하는 제 2 수직부로 구성된 공통 전극을 형성하는 단계와; 상기 게이트 전극의 상부에 게이트 절연막을 사이에 두고 순차 적층된 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 오믹 콘택층의 상부에 이격된 소스 전극과 드레인 전극을 형성하고, 상기 소스 전극과 연결되는 동시에 상기 게이트 배선과 수직하게 교차하는 데이터 배선을 형성하는 단계와; 상기 드레인 전극과 접촉하고, 상기 공통 전극의 수평부와 평행하게 이격하여 구성된 제 1 수평부와 제 2 수평부와, 상기 제 1 및 제 2 수평부의 일측에서 이를 하나로 연결하는 제 1 수직부와, 상기 제 1 및 제 2 수평부의 타측에서 이를 하나로 연결하는 제 2 수직부를 하나로 연결하는 화소 전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of fabricating an array substrate for a transverse electric field type liquid crystal display device, including: defining a plurality of pixel regions each having a first domain and a second domain configured on the substrate; A gate line extending in one direction in a region between the first domain and the second domain, a gate electrode connected to the gate wiring, a plurality of first horizontal portions having a slope in the first domain, and a second domain in the second domain A plurality of second horizontal parts configured to be symmetrical with the first horizontal part, a first vertical part connecting the ones at one side of the first and second horizontal parts as one, and one at the other side of the first and second horizontal parts as one; Forming a common electrode consisting of a second vertical portion connecting; Forming an active layer and an ohmic contact layer sequentially stacked on the gate electrode with a gate insulating layer interposed therebetween; Forming a source electrode and a drain electrode spaced apart from each other on the ohmic contact layer, and forming a data line connected to the source electrode and perpendicularly intersecting the gate line; A first horizontal portion and a second horizontal portion contacting the drain electrode and spaced apart in parallel with the horizontal portion of the common electrode, and a first vertical portion connecting one of the first and second horizontal portions to one side; And forming pixel electrodes connecting the second vertical parts connecting the first and second horizontal parts to the second vertical part.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
-- 실시예 --Example
이하, 도면을 참조하여, 본 발명에 따른 어레이 기판의 구성을 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, with reference to drawings, the structure of the array substrate which concerns on this invention is demonstrated.
도 4는 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판의 한 화소를 확대한 확대 평면도이다.4 is an enlarged plan view illustrating an enlarged pixel of an array substrate for a transverse electric field type liquid crystal display device according to an exemplary embodiment of the present invention.
도시한 바와 같이, 투명한 절연 기판(110)상에 다수의 화소 영역(P1,P2)을 정의하고, 각 화소 영역(P1,P2)을 상하로 나누는 제 1 도메인(D1)과 제 2 도메인(D2)을 정의한다.As illustrated, the first domain D1 and the second domain D2 defining a plurality of pixel regions P1 and P2 on the transparent insulating
상기 화소 영역(P1,P2)의 중심영역에 대응하는 즉, 제 1 도메인(D1)과 제 2 도메인(D2)의 사이 영역마다 게이트 배선(112)을 구성한다.The
즉, 게이트 배선(112)과 게이트 배선(112)사이에는 제 1 도메인(D1)만이 위치하거나, 제 2 도메인(D2)만이 위치하게 된다.That is, only the first domain D1 or the second domain D2 is positioned between the
상기 게이트 배선(112)과 수직하게 교차하는 데이터 배선(128)을 구성한다.The
상기 게이트 배선(112)과 데이터 배선(128)의 교차지점에는 상기 게이트 배선(112)과 연결된 게이트 전극(114)과, 게이트 전극(114)의 상부에 위치한 반도체층(120)(액티브층, 오믹 콘택층)과, 반도체층(120)의 상부에 위치하고 상기 데이터 배선(128)과 연결된 소스 전극(124)과 이와 이격된 드레인 전극(126)을 포함하는 박막트랜지스터(T)를 구성한다.
At the intersection of the
상기 화소 영역(P1,P2)에는 서로 평행하게 이격된 화소 전극(134a,134b,134c,134d)과 공통 전극(116a,116b,116c,116d)을 구성한다.
상기 공통 전극(116a,116b,116c,116d)은 서로 소정 간격 이격된 다수의 제 1 및 제 2 공통수평부(116a,116b)와, 상기 제 1 및 제 2 공통수평부(116a,116b)를 일 측에서 하나로 연결하는 제 1 공통수직부(116c)와, 상기 제 1 및 제 2 공통수평부(116a,116b)를 타 측에서 하나로 연결하는 제 2 공통수직부(116d)로 구성한다.The
이때, 상기 제 1 도메인(D1)과 제 2 도메인(D2)에 구성된 제 1 및 제 2 공통수평부(116a,116b) 각각은 서로 소정의 각으로 기울어지게 구성되며, 상기 제 1 도메인(D1)과 제 2 도메인(D2)에 속하는 제 1 및 제 2 공통수평부(116a,116b)는 서로 대칭되는 방향으로 구성된다.In this case, each of the first and second common
상기 화소 전극(134a,134b,134c,134d) 또한 서로 이격된 다수의 제 1 및 제 2 화소수평부(134a,134b)로 구성되며, 상기 다수의 제 1 및 제 2 화소수평부(134a,134b)를 일측에서 연결하는 제 1 화소수직부(134c)와, 타측에서 연결하는 제 2 화소수직부(134d)로 구성한다.The
상기 화소 전극의 제 1 및 제 2 화소수평부(134a,134b)는 상기 공통 전극의 제 1 및 제 2 공통수평부(116a,116b) 각각과 평행하게 이격하여 구성하며, 상기 드레인 전극(126)과 접촉하도록 구성한다.The first and second pixel
이때, 상기 화소 전극의 제 1 및 제 2 화소수평부(134a,134b)와 상기 공통 전극의 제 1 및 제 2 공통수평부(116a,116b) 각각의 사이 전극 간격은 약 10㎛로 하고, 상기 게이트 배선(112)과 화소 전극의 제 1 또는 제 2 화소수평부(134a 또는 134b) 사이의 간격은 약 9㎛가 되도록 설계한다.In this case, an electrode interval between each of the first and second pixel
전술한 구성에서, 상기 게이트 배선(112)을 제 1 전극으로 하고, 상기 제 1 전극의 상부로 연장된 화소전극(134a 또는 134b)을 제 2 전극으로 하는 스토리지 캐패시터(CST)를 형성할 수 있다.In the above-described configuration, the storage capacitor C ST may be formed using the
전술한 구성에서 박막트랜지스터(T)의 소스 전극(124)은 "U"형상으로 구성하고, 상기 드레인 전극(126)은 상기 소스 전극(124)의 내부에 이와는 평행하게 이격된 막대 형상으로 구성할 수 있으며, 이와 같은 구성은 상기 소스 및 드레인 전극(124,126)의 사이로 노출된 액티브층(120)의 채널 길이(소스 및 드레인 전극의 사이 길이)를 짧게 하고 채널의 폭을 넓게 하는 효과가 있다.In the above-described configuration, the
또한, 전술한 구성에서, 상기 박막트랜지스터(T)는 각 단위 화소 마다 좌.우 교번하여 배치하는 구조가 된다. In addition, in the above-described configuration, the thin film transistor T has a structure in which left and right are alternately arranged for each unit pixel.
전술한 바와 같은 구성은, 종래의 구성과 비교하여 상기 게이트 배선(112)과 박막트랜지스터(T)를 화소 영역(P1,P2)의 중심영역에 구성함으로써, 게이트 배선(112)과 박막트랜지스터(T1,T2)가 위치하였던 영역을 개구영역으로 사용할 수 있기 때문에 개구영역을 넓힐 수 있는 장점이 있다.As described above, the
구체적으로, 단위 화소 영역(P1,P2)마다 공통 전극과 화소 전극이 이루는 블록이 16개였으나, 본원 발명과 같은 구조가 되면 17개의 블록으로 늘어나게 된다.In detail, although the common electrode and the pixel electrode constitute 16 blocks in each of the unit pixel regions P1 and P2, the same structure as the present invention increases to 17 blocks.
따라서, 액정패널의 전체로 보면 굉장히 넓은영역을 개구영역으로 확보할 수 있는 결과가 된다.Therefore, when viewed as a whole of the liquid crystal panel, a very wide area can be secured as an opening area.
이하, 공정 단면도를 참조하여 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조방법을 설명한다.Hereinafter, a manufacturing method of an array substrate for a transverse electric field type liquid crystal display device according to the present invention will be described with reference to the process cross section.
도 5a와 도 5b는 제 1 및 제 2 마스크 공정을 나타낸 도면으로, 도 4의 Ⅳ- Ⅳ,Ⅴ-Ⅴ를 따라 절단한 공정 단면도이고, 도 6a와 도 6b는 제 3 마스크 공정을 나타낸 도면으로, 도 4의 Ⅳ-Ⅳ,Ⅴ-Ⅴ를 따라 절단한 공정 단면도이고, 도 7a와 도 7b는 제 4 마스크 공정을 나타낸 도면으로, 도 4의 Ⅳ-Ⅳ,Ⅴ-Ⅴ를 따라 절단한 공정 단면도이고, 도 8a와 도 8b는 제 5 마스크 공정을 나타낸 도면으로 도 4의 Ⅳ-Ⅳ,Ⅴ-Ⅴ를 따라 절단한 공정 단면도이다.5A and 5B are diagrams illustrating first and second mask processes, and are cross-sectional views taken along lines IV-IV and V-V of FIG. 4, and FIGS. 6A and 6B are diagrams illustrating a third mask process. 4 is a cross-sectional view taken along line IV-IV and V-V of FIG. 4, and FIGS. 7A and 7B are views illustrating a fourth mask process, and are cross-sectional views taken along line IV-IV and V-V of FIG. 4. 8A and 8B are cross-sectional views taken along lines IV-IV and V-V of FIG. 4, illustrating a fifth mask process.
도 5a와 도 5b에 도시한 바와 같이, 기판(110)상에 스위칭 영역(S)을 포함하는 화소영역(P1,P2)을 정의 한다. 또한, 상기 화소 영역(P1,P2)은 상.하로 제 1 도메인(D1)과 제 2 도메인(D2)으로 정의한다.As shown in FIGS. 5A and 5B, the pixel areas P1 and P2 including the switching area S are defined on the
상기 스위칭 영역 및 화소 영역(S,P1,P2)이 정의된 기판(110)상에 일 방향으로 연장된 게이트 배선(112)과, 상기 게이트 배선(112)과 연결된 게이트 전극(114)을 형성한다.A
상기 게이트 배선(112)은 제 1 도메인(D1)과 제 2 도메인(D2)의 사이 영역에 형성한다.The
이때, 도시한 바와 같이 상기 게이트 배선(112)의 일부를 게이트 전극(114)으로 사용할 수 도 있다.In this case, as shown in the drawing, a part of the
동시에, 상기 화소 영역(P1,P2)에는 서로 평행하게 이격된 다수의 제 1 및 제 2 공통수평부(도 4의 116a,116b)와, 상기 제 1 및 제 2 공통수평부(도 4의 116a,116b)의 일 측에서 이를 하나로 연결하는 제 1 공통수직부(도 4의 116c)와, 타측에서 상기 제 1 및 제 2 공통수평부(도 4의 116a,116b)를 하나로 연결하는 제 2 공통수직부(도 4의 116d)를 형성한다. At the same time, the pixel areas P1 and P2 include a plurality of first and second common
상기 제 1 및 제 2 공통수평부(도 4의 116a,116b)는 소정의 기울기를 가지고 구성되며 이때, 상기 제 1 도메인(도 4의 D1)에 형성된 제 1 공통수평부(도 4의 116a)와 상기 제 2 도메인(도 4의 D2)에 형성된 제 2 공통수평부(도 4의 116b)는 서로 대칭되는 방향으로 형성한다.The first and second common
다음으로, 상기 게이트 배선(112)과 게이트 전극(114)과 공통전극(116a,116b,116c,116d)이 형성된 기판의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(118)을 형성한다.Next, an inorganic material including silicon nitride (SiN X ) and silicon oxide (SiO 2 ) on the entire surface of the substrate on which the
상기 게이트 절연막(118)이 형성된 기판(110)의 전면에 순수 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 제 2 마스크 공정으로 패턴하여, 상기 게이트 전극(114)에 대응하는 게이트 절연막(118)의 상부에 액티브층(120)과 오믹 콘택층(122)을 형성한다.Pure amorphous silicon (a-Si: H) and amorphous silicon (n + a-Si: H) containing impurities are deposited on the entire surface of the
도 6a와 도 6b에 도시한 바와 같이, 상기 액티브층(120)과 오믹 콘택층(122)이 형성된 기판(110)의 전면에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 몰리텅스텐(MoW)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하고 제 3 마스크 공정으로 패턴하여, 상기 오믹 콘택층(122)의 상부에 이격된 소스 전극(124)과 드레인 전극(126)을 형성한다.6A and 6B, aluminum (Al), aluminum alloy (AlNd), chromium (Cr), and tungsten are formed on the entire surface of the
동시에, 상기 소스 전극(124)과 연결되는 동시에 상기 게이트 배선(112)과 수직하게 교차하는 데이터 배선(도 4의 128)을 형성한다.At the same time, a data line (128 in FIG. 4) which is connected to the
이때, 상기 소스 전극(124)과 드레인 전극(126)의 이격된 사이로 노출된 오믹 콘택층(122)을 제거하여 상기 오믹 콘택층(122)하부의 액티브층(120)을 노출한다.In this case, the
상기 소스 전극(124)은 "U"형상으로 구성하고, 상기 드레인 전극(126)은 상기 소스 전극(124)의 내부에 이와는 평행하게 이격된 막대 형상으로 구성할 수 있으며, 이와 같은 구성은 상기 소스 및 드레인 전극(124,126)의 사이로 노출된 액티브층(120)의 채널 길이(소스 및 드레인 전극의 사이 길이)를 짧게 하고 채널의 폭을 넓게 하는 효과가 있다.The
도 7a와 도 7b에 도시한 바와 같이, 상기 소스 및 드레인 전극(124,126)등이 형성된 기판(110)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하거나 경우에 따라서는, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 도포하여 보호막(130)을 형성한다.As shown in FIGS. 7A and 7B, an inorganic insulating material group including silicon nitride (SiN X ) and silicon oxide (SiO 2 ) on the front surface of the
상기 보호막(130)을 제 4 마스크 공정으로 패턴하여, 상기 드레인 전극(126)의 일부를 노출하는 드레인 콘택홀(132)을 형성한다.The
도 8a와 도 8b에 도시한 바와 같이, 상기 보호막(132)이 형성된 기판(110)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여, 상기 드레인 전극(126)과 접촉하면서 화소 영역(P1,P2)에 위치하는 화소 전극(도 4의 134a,134c,134d,134b)을 형성한다.8A and 8B, a transparent conductive metal group including indium tin oxide (ITO) and indium zinc oxide (IZO) on the entire surface of the
상기 화소 전극(도 4의 134a,134c,134d,134b)은, 서로 평행하게 이격된 다수의 제 1 및 제 2 화소수평부(도 4의 134a,134b)와, 상기 제 1 및 제 2 화소수평부(도 4의 134a,134b)의 일 측에서 이를 하나로 연결하는 제 1 화소수직부(도 4의134c)와, 상기 제 1 및 제 2 화소수평부(134a,134b)의 타측에서 이를 하나로 연결하는 제 2 화소수직부(도 4의 134d)를 형성한다.The
이때, 상기 제 1 도메인(D1)에 구성된 제 1 화소수평부(도 4의 134a)는 상기 공통 전극의 제 1 공통수평부(도 4의 116a)와 평행하게 이격되도록 구성하고, 상기 제 2 도메인(D2)에 구성된 제 2 화소수평부(도 4의 134b)는 상기 공통전극의 제 2 공통수평부(도 4의 116b)와 평행하게 이격되도록 구성한다.In this case, the first pixel horizontal portion (134a of FIG. 4) configured in the first domain D1 is configured to be spaced apart in parallel with the first common horizontal portion (116a of FIG. 4) of the common electrode. The second pixel
전술한 바와 같은 공정을 통해 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판을 제작할 수 있다.
Through the above-described process, an array substrate for a transverse electric field type liquid crystal display device according to the present invention can be manufactured.
전술한 바와 같이, 공통 전극과 화소 전극을 가로 방향으로 구성한 횡전계 방식 액정표시장치용 어레이 기판의 구성에 있어서, 게이트 배선과 이에 연결된 박막트랜지스터를 화소의 중간에 위치시키는 것을 특징으로 한다.As described above, in the configuration of an array substrate for a transverse electric field type liquid crystal display device having a common electrode and a pixel electrode in a horizontal direction, the gate wiring and the thin film transistor connected thereto are positioned in the middle of the pixel.
첫째, 본 발명은 단일 화소를 투 도메인 구조로 구성하였기 때문에 시야각 보상에 의해 액정패널에서 발생하는 컬러쉬프트 현상을 방지하여 시야각을 개선하는 효과가 있다.First, since the single pixel has a two-domain structure, the present invention has an effect of improving the viewing angle by preventing the color shift phenomenon occurring in the liquid crystal panel by the viewing angle compensation.
둘째, 단일 화소를 두개의 도메인으로 나누는 구성에서 개구영역으로 사용할 수 없는 중심영역에 앞서 언급한 바와 같이, 박막트랜지스터 및 게이트 배선을 구 성하고, 대신 박막트랜지스터와 게이트 배선이 위치했던 영역을 개구영역으로 사용할 수 있기 때문에 개구율 개선 및 이에 따른 휘도가 개선되는 효과가 있다.Second, as mentioned above, the thin film transistor and the gate wiring are formed in the center region which cannot be used as the opening region in the configuration of dividing a single pixel into two domains. Instead, the opening region is a region in which the thin film transistor and the gate wiring are located. Since it can be used to improve the aperture ratio and thereby the brightness is improved.
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040049010A KR101086647B1 (en) | 2004-06-28 | 2004-06-28 | An array substrate for In-Plane switching mode LCD and method of fabricating of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040049010A KR101086647B1 (en) | 2004-06-28 | 2004-06-28 | An array substrate for In-Plane switching mode LCD and method of fabricating of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060000278A KR20060000278A (en) | 2006-01-06 |
KR101086647B1 true KR101086647B1 (en) | 2011-11-24 |
Family
ID=37103598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040049010A KR101086647B1 (en) | 2004-06-28 | 2004-06-28 | An array substrate for In-Plane switching mode LCD and method of fabricating of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101086647B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101245119B1 (en) * | 2006-06-01 | 2013-03-25 | 삼성디스플레이 주식회사 | Array plate and display panel having the same |
JP4404072B2 (en) * | 2006-06-21 | 2010-01-27 | エプソンイメージングデバイス株式会社 | LCD panel |
KR101593007B1 (en) * | 2009-12-17 | 2016-02-12 | 엘지디스플레이 주식회사 | Array substrate for fringe field switching mode liquid crystal display device |
KR102025858B1 (en) | 2012-10-17 | 2019-09-27 | 삼성디스플레이 주식회사 | Display device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10301150A (en) | 1997-04-25 | 1998-11-13 | Oobayashi Seiko Kk | Liquid crystal display device and its production |
JPH11125835A (en) * | 1997-10-21 | 1999-05-11 | Obayashi Seiko Kk | Liquid crystal display device |
-
2004
- 2004-06-28 KR KR1020040049010A patent/KR101086647B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10301150A (en) | 1997-04-25 | 1998-11-13 | Oobayashi Seiko Kk | Liquid crystal display device and its production |
JPH11125835A (en) * | 1997-10-21 | 1999-05-11 | Obayashi Seiko Kk | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
KR20060000278A (en) | 2006-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101269002B1 (en) | An array substrate for In-Plane switching mode LCD and method of fabricating of the same | |
KR100978370B1 (en) | An array substrate for In-Plane switching mode LCD and method of fabricating of the same | |
KR100594863B1 (en) | A substrate for In-Plane switching mode LCD and method for fabricating of the same | |
KR100930363B1 (en) | Manufacturing method of array substrate for transverse electric field type liquid crystal display device | |
KR101255782B1 (en) | An array substrate for In-Plane switching mode LCD and method of fabricating of the same | |
KR100801153B1 (en) | An array substrate for In-Plane switching mode LCD and method for fabricating the same | |
KR20070070726A (en) | An array substrate for in-plane switching mode lcd and method of fabricating of the same | |
KR101217661B1 (en) | An array substrate for In-Plane switching mode LCD and method of fabricating of the same | |
KR100961695B1 (en) | An array substrate for In-Plane switching mode LCD and method of the same | |
KR101086647B1 (en) | An array substrate for In-Plane switching mode LCD and method of fabricating of the same | |
KR20060105222A (en) | An array substrate for fringe field switching mode lcd and method of fabricating of the same | |
KR20060095692A (en) | An array substrate for in-plane switching mode lcd and method of fabricating of the same | |
KR100844003B1 (en) | An array substrate for In-Plane switching mode LCD and method for fabricating the same | |
KR101154243B1 (en) | An array substrate for In-Plane Switching mode LCD and method of fabricating of the same | |
KR100672215B1 (en) | In-plane switching mode liquid crystal display device and manufacturing method of the same | |
KR100839835B1 (en) | An array substrate for In-Plane switching mode LCD and the method for fabricating the same | |
KR20080051366A (en) | In-plane switching mode liquid crystal display device and the method for fabricating thereof | |
KR101142886B1 (en) | An array substrate for IPS mode LCD and method of fabricating of the same | |
KR20070063967A (en) | An array substrate for in-plane switching mode lcd and method of fabricating of the same | |
KR100887668B1 (en) | An array substrate for In-Plane switching mode LCD and the method for fabricating the same | |
KR20060112279A (en) | In-plane switching mode lcd and method of fabricating of the same | |
KR101102425B1 (en) | An array substrate for fringe field switching mode LCD and method of fabricating of the same | |
KR101282898B1 (en) | In-Plane Switching Mode Liquid Crystal Display Device and the method for fabricating thereof | |
KR101189138B1 (en) | An array substrate for In-Plane switching mode LCD and method of fabricating of the same | |
KR100872493B1 (en) | A substrate for LCD and methode for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191015 Year of fee payment: 9 |