KR101080853B1 - 발광소자 모듈 및 그 제조방법 - Google Patents

Abstract

본 발명은 발광소자모듈 및 그 제조방법에 관한 것으로서, 와이어 본딩과 다이 본딩 과정을 생략하고 서브마운트(submount)기판에 바로 실장될 수 있는 발광소자 단위모듈을 제공하고, 이러한 발광소자 단위모듈을 이용하여 패키지를 구성함으로써 두께가 얇고, 디자인 변경에 유연한 구조를 갖는 조명기구를 제공하는 데 있다.

보다 더 구체적으로 본 발명은 사파이어 기판; 상기 사파이어 기판상에 상기 기판 상에 n형 반도체층, 활성층, p형 반도체층 순으로 형성되어 이루어지며, 상기 활성층 및 p형 반도체층이 식각되어 n형 반도체층의 일정영역이 소정 폭을 갖는 형태로 노출되는 발광 구조물; 상기 n형 반도체층의 노출된 영역에 형성되는 n형 제1전극 및 p형 반도체층 상에 형성되는 그리드 패턴(grid pattern)의 p형 제1전극; 상기 n형 제1전극이 형성되지 않은 n형 반도체층의 노출된 영역, 상기 식각된 활성층 및 p형 반도체층의 측면영역과 상기 p형 제1전극이 형성되지 않은 p형 반도체층상에 형성되는 제 1패시베이션(passivation)층; 상기 제 1패시베이션층 상에 형성되고, 상기 n형 제 1전극 및 p형 제 1전극과 전기적으로 연결되는 n형 제 2전극 및 p형 제 2전극; 및 상기 제 1패시베이션층, n형 제 2전극 및 p형 제 2전극 상에 형성되는 제 2패시베이션(passivation)층; 을 포함하는 발광소자(Light Emitting Diode) 모듈 및 그 제조방법을 제공한다.

발광소자, 발광소자 모듈, 칩스케일패키지, 발광소자 단위모듈

Description

발광소자 모듈 및 그 제조방법 { Light Emitting Diode and its manufacturing thereof}

본 발명은 발광소자모듈 및 그 제조방법에 관한 것으로서, 와이어 본딩과 다이 본딩과정을 생략하고 서브마운트기판에 바로 실장될 수 있는 발광소자 단위모듈을 제공하고, 이러한 발광소자 단위모듈을 이용하여 패키지를 구성함으로써 두께가 얇고, 디자인 변경에 유연한 구조를 갖는 조명기구를 제공하는 데 있다.

최근 LED(Light Emitting Diode: 발광소자)로 구성된 조명기구 등은 기존의 백열등 또는 형광등에 비해 수명이 길고 상대적으로 저전력을 소비하며 제조공정에서 오염물질을 배출하지 않는 장점 등으로 인하여 수요가 폭발적으로 증가하고 있으며, LED는 발광을 이용한 표시 장치는 물론이고 조명장치나 LCD 표시장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점을 가지고 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.

LED는 전기 에너지를 빛으로 변환시키는 고체 소자의 일종으로서, 일반적으로 2개의 상반된 도핑층 사이에 개재된 반도체 재료의 활성층을 포함한다. 2개의 도핑층 양단에 바이어스가 인가되면, 정공과 전자가 활성층으로 주입된 후 그곳에서 재결합되어 빛이 발생되며, 활성층에서 발생된 빛은 모든 방향으로 방출되어 모든 노출 표면을 통해 반도체 칩밖으로 방출되게 된다.

통상적인 질화물 반도체 발광소자의 구조는 서브스트레이트 기판상에 순차적으로 형성된 버퍼층, n형 질화물 반도체층, 다중양자우물구조인 활성층 및 p형 질화물 반도체층을 포함하며, 상기 p형 질화물 반도체층과 활성층은 그 일부 영역을 식각등의 공정으로 제거하여 n형 질화물 반도체층의 일부 상면이 노출된 구조를 갖는다. 상기 노출된 n형 질화물 반도체층 상에는 n형 전극이 형성되고 p형 질화물 반도체층 상에는 오믹접촉을 형성하기 위하여 투명 전극층이 형성된 후에, p형 본딩전극을 형성한다.

종래의 이러한 발광소자의 제조방법에 따라 형성된 발광소자는 실리콘이나 세라믹으로 제조된 서브마운트 기판에 접합되어 패키지 형태로 사용하거나 다른 패키지에 실장되어 사용하게 되는데, 이때 발광 소자를 이러한 다른 패키지 재료에 실장하기 위한 다이 본딩과 외부에서 전자와 전공을 주입하기 위한 와이어본딩 등의 공정은 필수적이었다.

이러한 종래의 발광소자 제조방법에 따라 제조된 발광소자 모듈의 구조로 인하여 전체 패키지의 두께가 두꺼워지게 되기 때문에 광추출 효율과 성능에 있어서 취약한 문제가 있으며, 다이 본딩 또는 와이어본딩 등의 복잡한 공정을 거침으로 인한 수율 및 생산성에 있어서도 문제점이 있었다.

또한, 패키지 타입 자체를 변경하려면 신규 라인을 설치하는 등 비용의 부담이 있기 때문에 현재의 패키지 타입과 공정에서 보다 개선된 발광소자 모듈 구조와 그 제조방법이 요구되고 있다.

즉, i) 다이 본딩 및 와이어 본딩의 공정을 생략하여 서브마운트기판에 직접 실장할 수 있는 발광소자 모듈이 필요하며, 조명기구의 제작시 ii) 칩스케일 패키지 모듈로도 제작이 가능하고 또한 단위모듈로도 제작이 가능하며, iii) 조명기구의 두께를 감소시키고 디자인변경에 유연성을 제공할 수 있는 발광소자 모듈이 요구되고 있다.

본 발명의 목적은 상기와 같은 종래 발광소자의 문제점을 해결하기 위하여 안출된 것으로서, 와이어 본딩과 다이 본딩과정을 생략하고 서브마운트기판에 직접 실장할 수 발광소자 단위모듈을 제안하여, 발광소자 모듈의 공정단계 및 공정비용을 절감하여 생산성을 향상할 수 있는 발광소자 모듈 및 그 제조방법을 제공하는 데 있다.

본 발명의 다른 목적은 발광소자 단위모듈을 이용한 조명기구 제작에 있어서, 칩스케일 패키지 모듈로도 제작이 가능하고 또한 단위모듈로도 제작이 가능하며, 하나의 방열기판에 발광소자 모듈을 실장함으로써, 조명기구의 두께를 감소시키고 디자인변경에 유연성을 제공할 수 있는 발광소자 모듈 및 그 제조방법을 제공하는 데 있다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

상기 목적을 달성하기 위하여 본 발명은 사파이어 기판; 상기 사파이어 기판상에 상기 기판 상에 n형 반도체층, 활성층, p형 반도체층 순으로 형성되어 이루어지며, 상기 활성층 및 p형 반도체층이 식각되어 n형 반도체층의 일정영역이 소정 폭을 갖는 형태로 노출되는 발광 구조물; 상기 n형 반도체층의 노출된 영역에 형성되는 n형 제1전극 및 p형 반도체층 상에 형성되는 그리드 패턴의 p형 제1전극; 상기 n형 제1전극이 형성되지 않은 n형 반도체층의 노출된 영역, 상기 식각된 활성층 및 p형 반도체층의 측면영역과 상기 p형 제1전극이 형성되지 않은 p형 반도체층상에 형성되는 제 1패시베이션층; 상기 제 1패시베이션층 상에 형성되고, 상기 n형 제 1전극 및 p형 제 1전극과 전기적으로 연결되는 n형 제 2전극 및 p형 제 2전극; 및 상기 제 1패시베이션층, n형 제 2전극 및 p형 제 2전극 상에 형성되는 제 2패시베이션층; 을 포함하는 발광소자 단위모듈을 제공한다.

본 발명은 상기 p형 반도체층과 제 1패시베이션층 사이에 형성되는 금속반사층을 더 포함하는 것을 특징으로 하는 발광소자 단위모듈을 포함한다.

상기 금속반사층은 필요에 따라 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 인듐주석산화물(ITO), 인듐아연산화물(IZO), 인듐 산화물, 주석산화물, 실리콘 옥사이드(SiO₂), 실리콘 나이트라이드(Si₃N₄), 알루미늄 산화물, 티타늄 산화물으로 구성된 그룹 중에서 선택될 수 있다. 또한, 반드시 p형 반도체층의 컨택 부분에만 한정되는 것이 아니라 필요에 따라 적층되는 발광소자 단위모듈의 외부 접촉면에 넓게 구성될 수 있을 것이다.

본 발명에서 상기 n형 반도체층, 활성층, p형 반도체층은 각각 질화물 화합물계 반도체층으로 형성되는 것을 특징으로 하는 발광소자 단위모듈을 포함한다.

본 발명에서 질화갈륨(GaN)계 반도체층을 이용하는 경우, 사파이어 기판 상 에 n형 질화갈륨층(n-GaN)층, 다중양자우물구조로 형성되어 광을 방출하는 활성층과 p형 질화갈륨층(p-GaN)층을 포함하여 구성될 수 있다.

또한, 필요에 따라 사파이어 기판상에 버퍼층을 형성한 후 n-GaN층을 형성할수도 있는데, 이러한 버퍼층은 기판과 반도체층의 격자상수 차이를 줄여주기 위한 것이다. 상기 버퍼층은 AlInN구조, InGaN/GaN초격자구조, InGaN/GaN적층구조, AlInGaN/InGaN/GaN의 적층구조 중에서 선택되어 형성될 수 있다.

사파이어기판 상에 또는 상기 버퍼층 상에는 n형 반도체층이 형성되는데, n형 반도체층은 n형 질화갈륨층(n-GaN)층으로 형성될 수있으며, 실리콘이 도핑될 수 있다.

n형 질화갈륨층이 성장되면 상기 n형 질화갈륨층상에 활성층을 성장시킨다. 상기 활성층은 발광 영역으로서 질화인듐갈륨(InGaN)으로된 발광체 물질을 첨가한 반도체 층일 수 있고 이외에도 AlGaN, AlInGaN 등의 물질도 활성층으로 이용될 수 있다. 이때 활성층은 InGaN/GaN 양자우물(quantum well: QW) 구조를 이룰 수 있으며, 이러한 활성층은 휘도 향상을 위하여 양자우물 구조가 복수로 형성되어 다중 양자우물(multiquantum well: MQW) 구조를 이룰 수 있다. 상기 활성층이 형성된 후, 활성층 상에 p형 질화갈륨(p-GaN)층이 형성될 수 있는데, 마그네슘(Mg)을 도펀트로 사용할 수 있다.

본 발명은 n형 질화갈륨층, 활성층 및 p형 질화갈륨층이 형성된후, n형 제1전극을 형성하기 위해서, n형 질화갈륨층의 상면이 일부 노출되도록 활성층 및 p형 질화갈륨층의 소정영역을 식각하고, 이후 n형 제1전극 및 제1패시베이션층을 형성 할 수 있다.

본 발명에서 제1패시베이션층은 n형 제1전극이 형성되지 않은 n형 반도체층의 노출된 영역, 식각된 활성층 및 p형 반도체층의 측면영역과 p형 제1전극이 형성되지 않은 p형 반도체층상에 형성될 수 있다. 즉, p형 제 1 전극, 금속반사층, n형 제 1 전극 및 반도체층을 포함하는 전체 발광소자의 상면에 제 1 패시베이션층이 적층된다고 할 수 있다.

또한, 본 발명에서 발광소자모듈이 금속반사층을 포함하는 경우에는 n형 제1전극이 형성되지 않은 n형 반도체층의 노출된 영역, 식각된 활성층 및 p형 반도체층의 측면영역과 p형 제1전극이 형성되지 않은 금속반사층상에 형성될 수 있다.

본 발명에서 상기 제 1패시베이션층은 폴리미드, 에폭시 수지 및 SOG로 구성된 그룹에서 선택되는 하나 이상의 물질로 이루어지는 것을 특징으로 하는 발광소자 단위모듈을 포함한다.

상기 발광구조물 상에 p형 전극 및 금속반사층을 형성한 이후 상기 식각된 활성층 및 p형 반도체층의 측면에 제1패시베이션층을 형성하면 발광소자의 측면으로의 전류손실을 감소시킬 수 있고, 또한 상기 발광구조물의 트렌치 영역에 에폭시 수지와 같은 고분자유기화합물층을 충진하면 발광 소자의 깨짐을 방지할 수 있게 된다. 또한 발광구조물을 보호하는 역할을 수행함으로써, 발광소자의 안정성 및 신뢰성을 증진시킨다.

본 발명은 상기 제 1패시베이션층, n형 제 2전극 및 p형 제 2전극 상에 형성되는 제 2패시베이션층을 포함한다.

본 발명에서 상기 제 2패시베이션층은 글래스 또는 세라믹 필름으로 이루어지는 것을 특징으로 하는 발광소자 모듈을 포함한다.

상기 제 2패시베이션층은 n형 제2전극 및 p형 제2전극이 형성되지 않은 제 1패시베이션층상에 형성되고, n형 제2전극 및 p형 제2전극 중 솔더볼과 결합되지 않은 영역에 형성되어 발광소자의 안정성 및 신뢰성을 배가시킬수 있다.

제 2 패시베이션층은 글라스나 열전도율이 우수한 세라믹 필름 등을 부착할 수 있는데, 이는 방열기판으로 열전도 효율을 증진시키기 위함이다. 상기 세라믹 필름으로는 질화붕소(BN), 알루미나(Alumina), 질화알루미늄(AlN), 베릴륨 옥사이드(BeO) 등의 물질이 사용될 수 있다.

본 발명은 상기 n형 제 2전극 및 p 형 제 2전극 상에 형성되어 전기적으로 연결되는 솔더볼 및 상기 솔더볼과 결합되는 서브마운트 기판을 더 포함하는 것을 특징으로 하는 발광소자 패키지를 포함한다.

본 발명에서 상기 서브마운트 기판은 인쇄회로기판(PCB)또는 비아홀(via hole) 방식의 세라믹 기판을 포함하는 것을 특징으로 하는 발광소자 패키지를 포함한다.

본 발명은 여러개의 방열기판을 이용하지 않고, 하나의 서브마운트기판에 발광소자모듈을 구성하게 되므로, 방열효과를 증진시키기 위해 상기 인쇄회로기판 또는 비아홀 방식의 세라믹 기판을 포함할 수 있다.

발광소자를 패키징하기 위하여는 인쇄회로기판 또는 비아홀 방식의 세라믹 기판과 같은 패키지 재료 상에 솔더를 형성하고 소자를 바로 실장하는 방식을 사용 할 수 있으며, 다른 패키지 내에 실장이 가능할 수 있다. 또한, 조명기구 제작시 발광소자의 단위모듈 스케일로도 제작이 가능하고, 칩스케일 패키지 스케일로도 제작이 가능하다.

본 발명은 상기 서브마운트 기판과 발광소자 패키지를 몰딩(molding)한 것을 특징으로 하는 발광소자 모듈을 포함한다.

상기 몰딩공정은 에폭시수지를 이용하여 수행할수 있는데, 이는 발광소자 패키지의 보호와 집광효율의 향상을 위함이다.

본 발명은 상기 발광소자 단위모듈 또는 발광소자 패키지를 이용하여 구성되는 조명기구를 포함한다.

본 발명은 패키지 재료상에 발광소자를 바로 실장하는 구조를 취하고 있으므로, 수개의 방열기판을 필요로 하지 않고, 하나의 방열기판을 이용하여 발광소자 패지키를 구성할 수 있으므로, 조명기구 제작에 있어 공정단계 및 공정비용이 절감되고, 얇은 두께로 제작할 수 있는 바, 다양한 디자인의 조명기구 제작이 가능해진다.상기 발광소자 패키지 이용하여 구성되는 조명기구는 각종 디스플레이 장치, 교통신호등, 전광판, 자동차 전조등, LCD 백라이트 유닛, 가정용 또는 산업용 조명장치에 이용되는 조명기구를 포함할 수 있다.

본 발명은 사파이어 기판위에 n형 반도체층, 활성층, p형 반도체층을 순차적으로 증착하는 단계; 상기 n형 반도체층이 노출될 수 있도록 상기 활성층 및 p형 반도체층의 소정영역을 식각하는 단계; 상기 p형 반도체층 상에 그리드 패턴의 p형 제1전극을 형성하고, 상기 n형 반도체층의 노출된 영역에 n형 제1전극을 형성하는 단계;

상기 n형 제 1전극이 형성되지 않은 n형 반도체층의 노출된 영역, 상기 식각된 활성층 및 p형 반도체층의 측면영역과 상기 p형 제 1전극이 형성되지 않은 p형 반도체층 상부에 제 1패시베이션층을 형성하는 단계; 상기 제 1패시베이션층 상에 형성되고, 상기 n형 제 1전극 및 p형 제 1전극과 전기적으로 연결되는 n형 제 2전극 및 p형 제 2전극을 형성하는 단계; 및 상기 제1 패시베이션층 , 상기 n형 제2전극 및 p형 제2전극상에 제 2패시베이션층을 형성하는 단계; 를 포함하는 발광소자 단위모듈의 제조방법을 포함한다.

본 발명은 상기 p형 반도체층과 제 1패시베이션층 사이에 금속반사층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광소자 단위모듈의 제조방법을 포함한다.

본 발명에서 상기 n형 반도체층, 활성층, p형 반도체층은 각각 질화물 화합물계 반도체층으로 형성되는 것을 특징으로 하는 발광소자 단위모듈의 제조방법을 포함한다.

본 발명에서 상기 제 1패시베이션층은 폴리미드, 에폭시 수지 및 SOG로 구성된 그룹에서 선택되는 하나 이상의 물질로 이루어지는 것을 특징으로 하는 발광소자 단위모듈의 제조방법을 포함한다.

본 발명에서 상기 제 2패시베이션층은 글래스 또는 세라믹 필름으로 이루어지는 것을 특징으로 하는 발광소자 단위모듈의 제조방법을 포함한다.

본 발명은 상기 n형 제 2전극 및 p 형 제 2전극 상에 솔더볼을 형성하는 단계 및 상기 솔더볼과 서브마운트 기판을 결합하는 단계를 더 포함하는 것을 특징으로 하는 발광소자 패키지의 제조방법을 포함한다.

본 발명에서 상기 서브마운트 기판은 인쇄회로기판 또는 비아홀 방식의 세라믹 기판을 포함하는 것을 특징으로 하는 발광소자 패키지의 제조방법을 포함한다.

본 발명은 상기 서브마운트 기판과 발광소자 패키지를 몰딩하는 단계를 더 포함하는 것을 특징으로 하는 발광소자 패키지의 제조방법을 포함한다.

본 발명에 따르면, 발광소자모듈의 제조과정에서 와이어 본딩과 다이 본딩 공정의 생략하고 발광소자모듈은 다른 패키지 및 인쇄회로기판에 곧바로 실장할 수 있으므로 공정단계 및 공정비용을 절감할 수 있으며, 발광소자 단위모듈 또는 발광소자 패키지를 이용한 조명기구 또는 칩스케일 패키지의 두께를 줄일 수 있는 효과가 있어 발광 효율을 극대화할 수 있다.

또한, 본 발명에 의하면 다수의 발광소자 단위모듈을 하나의 기판위에 형성하여 발광소자모듈을 구현할 수 있고, 조명기구 제작시에도 이러한 발광소자모듈을 직접 실장하는 방식으로 조명기구를 제작할 수 있는 효과가 있다.

또한, 본 발명에 의하면, 하나의 방열기판에 발광소자를 직접 실장함으로써, 조명기구의 두께를 얇게 제작하는 것이 가능하여 광추출효율이 향상되고, 디자인 변경에 유연성을 가져올 수 있다. 그리고, 본 발명에 의한 조명기구는 기존의 조명기구에 비하여 부피와 하중이 가벼우며, 단위모듈로 제작이 가능하여 공정단계를 줄일 수 있고, 저비용으로 생산할 수 있는 장점이 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

도 1은 본 발명의 일실시예에 따른 발광소자 단위모듈의 구성을 나타내는 예시도이다.

먼저 투명재질의 사파이어기판(101)상에 n형 반도체층(102)을 형성하는데, 본 발명에서는 필요에 따라 n형 반도체층(102)를 형성하기 전에 사파이어기판(101)상에 버퍼층(미도시)을 형성하여 사파이어기판(101)과 반도체층의 격자상수 차이를 줄여 발광소자 단위모듈의 안정성을 증대시킬 수도 있다.

n형 반도체층(102) 형성 후 활성층(103) 및 p형 반도체층(104)가 순차적으로 형성되며, 이후 활성층(103) 및 p형 반도체층(104)의 소정영역을 식각(Etching)공 정에 의해 식각하여 n형 반도체층(102)의 일부가 노출되도록 한다.

이후, p형 반도체층(104)상에 금속반사층(105)을 형성하고, 그리드 패턴의 p형 제1전극(106)을 형성하게 되는데, 이 때, 금속반사층(105)의 소정영역을 식각공정에 의해 식각하고, 식각된 부분에 p형 제1전극(106)을 형성하게 된다. 이와 더불어 상기 n형 반도체층(102)의 노출된 부분에 n형 제1전극(106)을 형성한다.

상기 제1전극이 형성된 후, 제 1패시베이션층(108)을 형성하게 되는데, n형 반도체층(102)의 노출된 부분 중 n형 제1전극(106)이 형성되지 아니한 부분에 제1패시베이션층(108)이 형성되며, 상기 활성층(103) 및 p형 반도체층(104)이 식각된 부분에도 형성되며, p형 제1전극(106)이 형성되지 아니한 금속반사층(105)상에 형성되게 된다.

이후, 제1패시베이션층(108)상에 제2전극(107)이 형성되게 되는데, 이는 n형 제1전극(106) 및 p형 제1전극(106)과 전기적으로 연결되며, 본딩패드의 역할도 겸할 수 있다.

상기 제2전극(107)이 형성된 후, 제 2전극이 형성되지 아니한 제1패시베이션층(108)상과 제2전극(107)상에 제2패시베이션층(109)이 형성된 후, 제2전극(107)상에 솔더볼(110)을 형성하면, 본 발명에서 제시하는 발광소자의 단위모듈이 완성되게 된다.

발광소자의 단위모듈은 상기 솔더볼(110) 형성이후, 서브마운트기판과 결합하여 칩스케일 패키지 및 조명기구 제작에 이용될 수 있다.

도 2는 본 발명의 일실시예에 따른 서브마운트기판의 구성을 나타내는 측면 도이다.

도 3은 본 발명의 일실시예에 따른 서브마운트기판의 구성을 나타내는 평면도이다.

도 2 및 도 3은 발광소자 단위모듈과 솔더볼을 매개로 전기적으로 연결되는 단자(201,301) 및 서브마운트 기판(202,302)을 나타낸다. 서브마운트 기판(202,302)은 인쇄회로기판 또는 비아홀 방식의 세라믹 기판으로 형성될 수 있다.

도 4는 본 발명의 일실시예에 따른 발광소자 단위모듈과 서브마운트기판이 결합된 발광소자 패키지을 나타내는 예시도이다.

상기의 예시도와 같이 발광소자 단위모듈(401)과 서브마운트기판(402)의 결합시, 발광소자의 단위모듈을 이용하여 패키지를 제작할 수도 있고, 수개의 발광소자 단위모듈을 한꺼번에 서브마운트기판(402)에 실장하여 패키지 등을 제작할 수도 있으므로, 공정단계에 유연성을 제공할 수 있다.

도 5는 본 발명의 일실시예에 따른 발광소자 단위모듈과 서브마운트기판이 결합된 후 몰딩한 모습을 나타내는 예시도이다.

본 발명에서는 에폭시 수지를 이용하여 몰딩(moding)할 수 있는데, 발광소자 단위모듈(501)을 보호하고 동시에 빛을 모아주는 렌즈 역할을 할 수 있다. 발광소자 단위모듈(501)과 서브마운트기판(502)이 솔더볼을 매개로 결합된 후, 에폭시 수지 등을 사용하면 몰딩형상(503)을 형성하여 모듈의 안정성 및 신뢰성이 향상되고, 집광효율이 향상될 수 있다.

도 6은 종래의 기술에 의한 발광소자를 구비한 조명기구의 구조를 나타내는 예시도이다.

종래의 기술에 의하면, 서브마운트기판상에 발광소자 단위모듈을 곧바로 실장할 수 있는 구조를 취한 것이 아니므로, 수개의 방열판(601)이 필요했었다. 따라서, 수개의 방열판(601)이 필요하므로, 제작비용이 상승하고 제작공정단계도 복잡하고 많아지는 문제점이 있었다. 이에 비해 본 발명은 하나의 방열기판에 복수의 발광소자 단위모듈을 실장할 수 있으므로, 제작공정단계 및 제작비용이 절감되고 조명기구의 두께가 얇아질 수 있어 다양한 디자인의 조명기구를 산출할 수 있는 장점이 있다.

도 7은 종래의 기술에 의한 발광소자가 실장된 방열기판을 나타내는 예시도이다.

도 8은 종래의 기술에 의한 발광소자가 실장된 방열기판을 나타내는 예시도이다.

상기와 같이 종래의 기술에 의한 모듈은 기판에 직접 실장하는 구조를 취하고 있지않아, 발광소자의 배열 및 디자인 등에 한계가 있었고, 방열기판을 수개를 사용하는 경우가 많아 발광소자를 이용한 조명기구의 두께가 두꺼운 문제점이 있었다.

도 9는 본 발명의 일실시예에 따른 발광소자 패키지를 이용하여 형성된 조명기구용 발광소자를 나타내는 예시도이다.

종래의 기술에 의한 발광소자는 그 구조적 한계로 인하여 전체 패키지의 두께가 두꺼워지게 되기 때문에 광추출 효율과 성능에 있어서 취약한 문제가 있으며, 다이 본딩 또는 와이어본딩 등의 복잡한 공정을 거침으로 인한 수율 및 생산성에 있어서도 문제점이 있었다.

이에 비해 본 발명에 의하면, 다이 본딩 및 와이어 본딩의 공정을 생략하여 서브마운트기판에 직접 실장할 수 있는 발광소자모듈의 구조를 마련함으로써, 조명기구의 두께를 감소시키고 디자인변경에 유연성을 제공할 수 있게 되었다.

도 10은 본 발명의 일실시예에 따른 발광소자 단위모듈을 이용하여 형성된 LED 칩의 예시도이다.

도 11은 본 발명의 일실시예에 따른 발광소자 패키지용 방열기판을 나타내는 예시도이다.

도 12는 본 발명의 일실시예에 따른 발광소자 단위모듈과 패키지용 방열기판의 결합후 몰딩한 모습을 나타내는 예시도이다.

도 13은 본 발명의 일실시예에 따른 발광소자 패키지을 이용하여 형성되는 조명기구를 나타내는 예시도이다.

전술한 바대로, 본 발명이 제공하는 발광소자의 구조에 의해, 조명기구 제작또는 칩스케일 패키지 제작시, 발광소자의 단위모듈 단위로 제작할 수도 있고, 수개의 발광소자 단위모듈을 이용하여 한꺼번에 제작할 수도 있다. 또한, 도 10 내지 도 12에서 볼 수 있듯이, 발광소자 단위모듈 또는 발광소자 패키지를 서브마운트기판에 직접 실장하는 구조를 취하고 있고, 하나의 방열기판만을 이용하여 모듈을 형성할 수 있으므로, 전체 패키지의 두께가 종래의 패키지 구조보다 현저하게 얇아져서 광추출 효율이 향상되고 조명기구 제작시 여러 가지 디자인형태를 쉽게 구현할 수 있다.

도 14는 본 발명의 일실시예에 따른 발광소자 패키지의 제조방법의 순서도이다.

먼저, 본 발명의 제조공정에 앞서서 반도체층을 질화물계 화합물을 이용하여 성장시킬 경우, 사파이어기판의 세척과정을 거칠 수 있는데, 이는 사파이어 기판을 GaN의 성장 온도인 1100~1200˚C에서 열 세척(Thermal Cleaning)하여 불순물을 제거하는 과정이라 할 수 있다.

이러한 세척과정 이후 사파이어 기판 표면에 암모니아(NH₃)를 주입하여 질화시키는 과정을 거칠 수 있는데, 이는 GaN 질화물계 화합물의 성장을 용이하게 하기 위함이다.

세척과정 이후 사파이어기판상에 n형 반도체층, 활성층 및 p형 반도체층을 순차적으로 증착하는 단계를 거친다.(s141)

n형 반도체층은 n-GaN층으로 형성될 수있으며, 실리콘(Si)을 도펀트(Dopant)로 사용하여 도핑될 수 있다. 고온에서 진행되며 암모니아(NH₃)를 캐리어가스로 Ga, N, Si를 화합물로 결합시킬수 있다.

상기 n형 반도체층이 형성된 후, 활성층을 형성하게 되는데, InGaN으로된 발광체 물질을 첨가한 반도체 층일 수 있고 이외에도 AlGaN, AlInGaN 등의 물질도 활성층으로 이용될 수 있다., 이때 활성층은 InGaN/GaN 양자우물(QW) 구조를 이룰 수 있으며, 이러한 활성층은 휘도 향상을 위하여 상술한 양자우물 구조가 복수로 형성되어 다중 양자우물(MQW) 구조를 이룰 수 있다.

상기 활성층이 형성된 후, 활성층 상에 p형 반도체층이 형성되는데, 이러한 p형 반도체층은 p-GaN층으로 형성될 수 있으며, 마그네슘(Mg)을 도펀트로 사용할 수 있다. 본 공정도 고온에서 진행되며 암모니아(NH₃) 캐리어가스로 Ga, N, Mg를 화합물로 결합시킬 수 있다.

이후 활성층 및 p형 반도체층의 소정영역의 식각단계를 거치게 된다.(s142)

이는 n형 제1전극 형성을 위함인데, n형 반도체층의 상면이 노출되도록 p형 반도체층 및 활성층의 소정영역을 식각하게 되는데, 이때, 습식 식각방법(Wet Etching) 또는 건식식각(Dry Etching) 방법이 이용될 수 있다.

상기의 식각단계를 거쳐, p형 반도체층상에 금속반사층을 형성하는 단계를 거치게 된다.(s143)

상기 금속반사층은 필요에 따라 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 인듐주석산화물(ITO), 인듐아연산화물(IZO), 인듐 산화물, 주석산화물, 실리콘 옥사이드(SiO₂), 실리콘 나이트라이드(Si₃N₄), 알루미늄 산화물, 티타늄 산화물으로 구성된 그룹 중에서 선택될 수 있다. 또한, 반드시 p형 반도체층의 컨택 부분에만 한정되는 것이 아니라 적층되는 발광소자모듈의 외부 접촉면에 넓게 구성될 수도 있다.

이후, p형 제1전극 및 n형 제1전극의 형성단계를 거치게 된다.(s144)

n형 제 1전극은 상기 식각단계를 거쳐 노출된 n형 반도체층의 상면에 형성하면 되는데, 상기 n형 반도체층의 노출된 영역 전부에 걸쳐 형성되는 것이 아니라, 일부영역에만 형성되고, 그 외의 영역은 제 1패시베이션층이 형성되게 된다.

p형 제 1전극을 형성하기 위해서는 먼저 금속반사층을 식각(Etching)공정에 의해 식각하게 되는데, 그리드 패턴의 p형 제1전극이 형성되기 알맞은 간격과 깊이로 식각되어야 한다.

이후, 제 1패시베이션층이 형성되게 되는데,(s145) 상기 n형 반도체층의 노출된 영역 중 n형 제 1전극이 형성되지 않은 영역과, 활성층 및 p형 반도체층이 식각된 측면영역과 더불어 p형 제1전극이 형성되지 않은 금속반사층상에 형성되게 된다.

이후 n형 제2전극 및 p형 제2전극이 형성되게 되는데(s146), n형 제2전극은 n형 제1전극 및 제 1패시베이션층상에 형성되게 되고, p형 제 2전극은 p형 제1전극 및 제 1패시베이션층 상에 형성되게 된다.

이후 제2패시베이션층을 형성하게 되는데(s147), 제 2패시베이션층은 제 1패시베이션층상에 형성되고, n형 제2전극 및 p형 제2전극 상의 일부영역에 형성될 수 있다. 특히 n형 제2전극과 p형 제2전극을 분리하는 역할을 수행한다.

이후, 본딩패드 역할을 겸할 수 있는 n형 제2전극 및 p형 제 2전극상에 솔더볼을 결합하고(s148), 상기 솔더볼을 매개로 하여 서브마운트 기판과 발광소자 단위모듈을 결합하는 단계(s149)를 거치게 된다.

상기의 과정을 마치면, 발광소자 패키지의 보호와 집광효율의 향상을 위해 몰딩단계를 거칠 수 있다.(s150)

이와 같은 과정을 거쳐, 상기 몰딩단계까지 거친 패키지를 이용하여 조명기 구를 용이하게 제작할 수 있게 된다.

이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.

도 1은 본 발명의 일실시예에 따른 발광소자 단위모듈의 구성을 나타내는 예시도.

도 2는 본 발명의 일실시예에 따른 서브마운트기판의 구성을 나타내는 측면도.

도 3은 본 발명의 일실시예에 따른 서브마운트기판의 구성을 나타내는 평면도.

도 4는 본 발명의 일실시예에 따른 발광소자 단위모듈과 서브마운트기판이 결합된 모듈을 나타내는 예시도.

도 5는 본 발명의 일실시예에 따른 발광소자 단위모듈과 서브마운트기판이 결합된 후 몰딩한 모습을 나타내는 예시도.

도 6은 종래의 기술에 의한 발광소자를 구비한 조명기구의 구조를 나타내는 예시도.

도 7은 종래의 기술에 의한 발광소자가 실장된 방열기판을 나타내는 예시도.

도 8은 종래의 기술에 의한 발광소자가 실장된 방열기판을 나타내는 예시도.

도 9는 본 발명의 일실시예에 따른 발광소자 패키지를 이용하여 형성된 조명기구용 발광소자를 나타내는 예시도.

도 10은 본 발명의 일실시예에 따른 발광소자 단위모듈을 이용하여 형성된 LED 칩의 예시도.

도 11은 본 발명의 일실시예에 따른 발광소자 패키지용 방열기판을 나타내는 예시도.

도 12는 본 발명의 일실시예에 따른 발광소자 단위모듈과 방열기판의 결합후 몰딩한 모습을 나타내는 예시도.

도 13은 본 발명의 일실시예에 따른 발광소자 패키지를 이용하여 형성되는 조명기구를 나타내는 예시도.

도 14는 본 발명의 일실시예에 따른 발광소자 패키지의 제조방법의 순서도.

{도면의 주요부호에 대한 설명}

101 : 사파이어 기판

102 : n형 반도체층

103 : 활성층

104 : p형 반도체층

105 : 금속반사층

106 : 제 1전극

107 : 제 2전극

108 : 제 1패시베이션층

109 : 제 2패시베이션층

110 : 솔더볼

201, 301 : 접속단자

202, 302 , 402, 502 : 서브마운트 기판

401, 501 : 발광소자 단위모듈

503 : 몰딩 형상

Claims (17)

1. 사파이어 기판;

   상기 사파이어 기판상에 상기 기판 상에 n형 반도체층, 활성층, p형 반도체층 순으로 형성되어 이루어지며, 상기 활성층 및 p형 반도체층이 식각되어 n형 반도체층의 일정영역이 소정 폭을 갖는 형태로 노출되는 발광 구조물;

   상기 n형 반도체층의 노출된 영역에 형성되는 n형 제1전극 및 p형 반도체층 상에 형성되는 그리드 패턴(grid pattern)의 p형 제1전극;

   상기 n형 제1전극이 형성되지 않은 n형 반도체층의 노출된 영역, 상기 식각된 활성층 및 p형 반도체층의 측면영역과 상기 p형 제1전극이 형성되지 않은 p형 반도체층상에 형성되는 제 1패시베이션(passivation)층;

   상기 제 1패시베이션층 상에 형성되고, 상기 n형 제 1전극 및 p형 제 1전극과 전기적으로 연결되는 n형 제 2전극 및 p형 제 2전극; 및

   상기 제 1패시베이션층, n형 제 2전극 및 p형 제 2전극 상에 형성되는 제 2패시베이션(passivation)층;

   을 포함하는 발광소자(Light Emitting Diode) 단위모듈.
2. 제 1항에 있어서,

   상기 p형 반도체층과 제 1패시베이션층 사이에 형성되는 금속반사층을 더 포함하는 것을 특징으로 하는 발광소자 단위모듈.
3. 제 1항에 있어서,

   상기 n형 반도체층, 활성층, p형 반도체층은 각각 질화물 화합물계 반도체층으로 형성되는 것을 특징으로 하는 발광소자 단위모듈.
4. 제 1항에 있어서,

   상기 제 1패시베이션층은 폴리미드, 에폭시 수지 및 SOG로 구성된 그룹에서 선택되는 하나 이상의 물질로 이루어지는 것을 특징으로 하는 발광소자 단위모듈.
5. 제 1항에 있어서,

   상기 제 2패시베이션층은 글래스(glass) 또는 세라믹(ceramic) 필름으로 이루어지는 것을 특징으로 하는 발광소자 단위모듈.
6. 제 1항의 발광소자 단위모듈;

   상기 n형 제 2전극 및 p 형 제 2전극 상에 형성되어 전기적으로 연결되는 솔더볼; 및

   상기 솔더볼과 결합되는 서브마운트(submount) 기판을 더 포함하는 것을 특징으로 하는 발광소자 패키지.
7. 제 6항에 있어서,

   상기 서브마운트 기판은 인쇄회로기판(PCB) 또는 비아홀(via hole) 방식의 세라믹 기판을 포함하는 것을 특징으로 하는 발광소자 패키지.
8. 제 6항에 있어서,

   상기 서브마운트 기판과 발광소자 단위모듈을 몰딩(molding)한 것을 특징으로 하는 발광소자 패키지.
9. 제 1항 내지 제 5항 중 어느 한 항의 발광소자 단위모듈; 또는

   제 6항 내지 제 8항 중 어느 한 항의 발광소자 패키지;를 이용하여 구성되는 조명기구.
10. 사파이어 기판위에 n형 반도체층, 활성층, p형 반도체층을 순차적으로 증착하는 단계;

    상기 n형 반도체층이 노출될 수 있도록 상기 활성층 및 p형 반도체층의 소정영역을 식각하는 단계;

    상기 p형 반도체층 상에 그리드 패턴의 p형 제1전극을 형성하고, 상기 n형 반도체층의 노출된 영역에 n형 제1전극을 형성하는 단계;

    상기 n형 제 1전극이 형성되지 않은 n형 반도체층의 노출된 영역, 상기 식각된 활성층 및 p형 반도체층의 측면영역과 상기 p형 제 1전극이 형성되지 않은 p형 반도체층 상부에 제 1패시베이션층을 형성하는 단계;

    상기 제 1패시베이션층 상에 형성되고, 상기 n형 제 1전극 및 p형 제 1전극 과 전기적으로 연결되는 n형 제 2전극 및 p형 제 2전극을 형성하는 단계; 및

    상기 제1 패시베이션층 , 상기 n형 제2전극 및 p형 제2전극상에 제 2패시베이션층을 형성하는 단계;

    를 포함하는 발광소자 단위모듈의 제조방법.
11. 제 10항에 있어서,

    상기 p형 반도체층과 제 1패시베이션층 사이에 금속반사층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광소자 단위모듈의 제조방법.
12. 제 10항에 있어서,

    상기 n형 반도체층, 활성층, p형 반도체층은 각각 질화물 화합물계 반도체층으로 형성되는 것을 특징으로 하는 발광소자 단위모듈의 제조방법.
13. 제 10항에 있어서,

    상기 제 1패시베이션층은 폴리미드, 에폭시 수지 및 SOG로 구성된 그룹에서 선택되는 하나 이상의 물질로 이루어지는 것을 특징으로 하는 발광소자 단위모듈의 제조방법.
14. 제 10항에 있어서,

    상기 제 2패시베이션층은 글래스 또는 세라믹 필름으로 이루어지는 것을 특 징으로 하는 발광소자 단위모듈의 제조방법.
15. 제 10항의 발광소자 단위모듈을 제조하는 단계;

    상기 n형 제 2전극 및 p 형 제 2전극 상에 솔더볼을 형성하는 단계; 및

    상기 솔더볼과 서브마운트 기판을 결합하는 단계;

    를 포함하는 발광소자 패키지의 제조방법.
16. 제 15항에 있어서,

    상기 서브마운트 기판은 인쇄회로기판 또는 비아홀 방식의 세라믹 기판을 포함하는 발광소자 패키지의 제조방법.
17. 제 15항에 있어서,

    상기 서브마운트 기판과 발광소자 단위모듈을 몰딩하는 단계를 포함하는 발광소자 패키지의 제조방법.

Images