KR101080813B1 - 저전력, 광대역, 고분해력을 갖춘 스핀 디지털 제어 발진기 - Google Patents

저전력, 광대역, 고분해력을 갖춘 스핀 디지털 제어 발진기 Download PDF

Info

Publication number
KR101080813B1
KR101080813B1 KR1020090093742A KR20090093742A KR101080813B1 KR 101080813 B1 KR101080813 B1 KR 101080813B1 KR 1020090093742 A KR1020090093742 A KR 1020090093742A KR 20090093742 A KR20090093742 A KR 20090093742A KR 101080813 B1 KR101080813 B1 KR 101080813B1
Authority
KR
South Korea
Prior art keywords
control
current
source units
conductor
current source
Prior art date
Application number
KR1020090093742A
Other languages
English (en)
Other versions
KR20110036205A (ko
Inventor
오인열
박철순
민병철
신경호
한석희
Original Assignee
한국과학기술연구원
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원, 한국과학기술원 filed Critical 한국과학기술연구원
Priority to KR1020090093742A priority Critical patent/KR101080813B1/ko
Publication of KR20110036205A publication Critical patent/KR20110036205A/ko
Application granted granted Critical
Publication of KR101080813B1 publication Critical patent/KR101080813B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B15/00—Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B15/00—Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects
    • H03B15/006—Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects using spin transfer effects or giant magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명에 따른 디지털 제어 스핀 발진기는 트랜지스터 어레이와 스핀 발진 구조를 포함한다. 트랜지스터 어레이는 제어 비트에 따라 선택적으로 동작하는 다수의 전류원 유닛들을 포함하고 전류원 유닛들로부터 생성된 제어 전류를 출력한다. 스핀 발진 구조는 나노필러를 포함하고 제어 전류의 크기에 따라 나노필러에서 발생하는 발진 신호의 발진 주파수가 변경되도록 구성된다. 제어 비트는 상기 발진 신호가 원하는 발진 주파수에 록킹(locking)되도록 결정될 수 있다.

Description

저전력, 광대역, 고분해력을 갖춘 스핀 디지털 제어 발진기{SPIN DCO FOR SUPPORTING LOW POWER, WIDE BANDWIDTH AND HIGH RESOLUTION}
본 발명은 디지털 제어 발진기에 관한 것으로, 더욱 상세하게는, 스핀트로닉스(spintronics) 기술을 응용하여 저전력, 광대역, 고분해력을 달성할 수 있는 디지털 제어 발진기에 관한 것이다.
현재 다양한 무선 표준들이 각각의 응용 분야들에서 사용되고 있으며, 이들은 각각의 장단점과 목적 분야에 따라 개별적으로 발전하고 있다. 예를 들어, 이동 음성 통신은 GSM이나 CDMA, 이동 데이터 통신은 WCDMA, 모바일 WiMAX, HSDPA, LTE, 무선 근거리 통신은 WiFi를 위시한 WLAN, 무선 단거리 통신은 블루투스 등으로 대표되는 WPAN, 무선 방송 수신은 DMB, DAB, 그 밖에 GPS, 심지어 전통적인 FM 라디오, TRS 등 대단히 많은 무선 규격들이 각 응용 분야별로 공존한다. 통신 분야가 아니더라도 와이어리스 HD와 같은 무선 송수신 규격도 제안되어 있다.
특히 휴대전화 단말기가 생활의 중심이 되면서, 각종 무선 표준들을 이용한 무선 서비스들을 휴대전화 단말기에 수용하려는 요구가 강해지고 있다. 각각의 무선 표준들은 900MHz 대역, 1.8GHz 대역, 2.1GHz 대역, 2.4GHz 대역, 5GHz 대역, 3.1GHz ~ 10.2GHz 대역, 60GHz 대역 등 매우 다양한 서로 다른 무선 주파수 대역을 사용하기 때문에, 이들을 수용하는 단말기는 다양한 무선 주파수에서 송수신이 가능할 수 있어야 한다. 나아가, 한 대역 내에서도 실제 사용하는 채널의 주파수가 다양하므로 그러한 주파수를 정확하고 신뢰성 있게 생성하는 역할을 맡은 발진기의 중요성이 커진다.
종래의 집적 회로용 주파수 발생기, 또는 발진기는 기본적으로 위상 고정 루프(PLL: phase-locked loop)의 구성에 기반한다. 종래의 아날로그 위상 고정 루프는 기준 발진기, 위상 검출기(phase detector), 전하 펌프(charge pump), 전압 제어 발진기(VCO: voltage controlled oscillator) 블록, 분주기(divider)가 루프를 이루는 형태를 가진다. 분주기에서 분주 비율을 조절함으로써 원하는 주파수를 생성할 수 있다.
디지털 위상 고정 루프는 전하 펌프에서 출력되는 전압을 아날로그-디지털 변환기(ADC)로 변환한 다음에, 디지털 값으로 표현된 전압 값에 따라 커패시터 어레이 내의 커패시터들이 적절하게 선택되고, 선택된 커패시터들의 합성 커패시턴스가 인덕터와 결합되어 LC 발진을 통해 적절한 주파수를 발생시키는 구조이다. 분주기의 분주 비율도 디지털적으로 조절할 수 있으므로, 모든 면에서 디지털 방식인 DCO(digitally controlled oscillator)를 구현할 수 있었다.
그러나, 커패시터 어레이를 이용한 LC 발진기는 기본적으로 협대역 발진을 위한 것이서, 주파수 밴드가 크게 다른 무선 통신 규격을 지원할 수 없고, 따라서, 여러 무선 통신 규격을 지원하려면 다수의 LC 발진기가 필요하다. 나아가, LC 발 진기는 Q 값이 작아, 생성된 발진 주파수의 품질이 떨어지고 이는 통신 성능이 좋지 않음을 의미한다. 또한, 커패시터 어레이 내의 각 커패시터들은 제조 공정의 영향을 많이 받고 작은 단위 용량을 갖도록 만들기 어려워, 이를 이용한 DCO에서 단위 주파수 변화를 충분히 미세하게 하기 어렵고, 결국 종래의 DCO의 분해력을 높이는 데에 한계가 있음을 의미한다.
본 발명이 해결하고자 하는 과제는 디지털적으로 제어할 수 있는 하나의 발진회로로서, 다양한 주파수 대역의 주파수를 생성할 수 있고, 높은 Q 값을 가지며, 주파수를 미세하게 변경시킬 수 있는 높은 분해력의 디지털 제어 발진기를 제공하는 데에 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른
디지털 제어 스핀 발진기는, 제어 비트에 따라 선택적으로 동작하는 다수의 전류원 유닛들을 포함하고 상기 전류원 유닛들로부터 생성된 제어 전류를 출력하는 트랜지스터 어레이; 및
나노필러를 포함하고 상기 제어 전류의 크기에 따라 상기 나노필러에서 발생하는 발진 신호의 발진 주파수가 변경되는 스핀 발진 구조를 포함하며,
상기 제어 비트는 상기 발진 신호가 원하는 발진 주파수에 록킹(locking)되도록 결정될 수 있다.
바람직하게는, 상기 스핀 발진 구조는
제1 도체와 제2 도체 사이에 자유층, 비자성 스페이서 및 고정층을 포함하는 나노필러; 및
상기 트랜지스터 어레이로부터 상기 제어 전류가 제공되도록 연결되고, 상기 제어 전류에 의한 자속이 상기 자유층에 인가될 수 있도록 배치된 제3 도체를 포함 하며,
상기 발진 신호는 상기 제1 도체에서 출력될 수 있다.
바람직하게는, 상기 제어 전류에 의한 자속이 상기 자유층에 집중되도록 상기 제3 도체 주위를 부분적으로 포위하여 배치된 강자성의 마그네틱 클래딩을 더 포함할 수 있다.
바람직하게는, 상기 스핀 발진 구조는
제1 도체와 제2 도체 사이에 자유층, 비자성 스페이서 및 고정층을 포함하는 나노필러를 포함하고,
상기 제어 전류가 상기 제1 도체의 일단에 인가되면, 상기 발진 신호는 상기 제1 도체의 상기 일단 또는 타단에서 출력될 수 있다.
바람직하게는, 상기 전류원 유닛은 캐스코드 연결된 증폭기이고,
상기 제어 비트는 상기 캐스코드 증폭기의 공통 게이트 트랜지스터의 게이트에 인가되고, 상기 제어 전류는 상기 캐스코드 증폭기의 공통 소스 트랜지스터의 소스에서 합산 출력될 수 있다.
바람직하게는, 상기 발진 신호는 상기 캐스코드 증폭기의 공통 소스 트랜지스터의 게이트에 인가되고, 상기 캐스코드 증폭기의 공통 게이트 트랜지스터의 드레인에서 출력 발진 신호가 출력될 수 있다.
바람직하게는, 상기 제어 비트는 이진값이고, 상기 전류원 유닛들은 이진 가중 전류들을 출력하도록 이진 가중 어레이의 형태로 병렬 배열될 수 있다.
바람직하게는, 상기 제어 비트는 이진 온도계 코드이고, 상기 전류원 유닛들 은 실질적으로 동일한 전류들을 출력하도록 병렬 배열되어, 상기 제어 전류의 크기는 상기 전류원 유닛들 중 상기 제어 비트에 의해 선택된 수에 비례할 수 있다.
바람직하게는, 상기 전류원 유닛들은 n x m 매트릭스(n과 m은 1보다 큰 정수)로 배열되며, 상기 제어 비트는 n개 행을 위한 제1 이진 온도계 코드와 m개 열을 위한 제2 이진 온도계 코드로 변환되고, 상기 제1 및 제2 이진 온도계 코드의 논리합 결과에 따라 상기 전류원 유닛들이 선택적으로 동작될 수 있다.
바람직하게는, 상기 디지털 제어 스핀 발진기는,
상기 트랜지스터 어레이 및 스핀 발진 구조와 함께 루프 구조를 이루는 기준 주파수 발진기, 위상 검출기, 전하 펌프, 아날로그 디지털 변환기와 분주기를 더 포함하며, 상기 제어 비트는 상기 아날로그 디지털 변환기의 출력에 기초하여 결정될 수 있다.
본 발명의 다른 측면에 따른 디지털 제어 스핀 발진기는,
제1 제어 비트에 따라 선택적으로 동작하는 다수의 제1 전류원 유닛들을 포함하고 상기 제1 전류원 유닛들로부터 생성된 제1 제어 전류를 출력하는 제1 트랜지스터 어레이;
제2 제어 비트에 따라 선택적으로 동작하는 다수의 제2 전류원 유닛들을 포함하고 상기 제2 전류원 유닛들로부터 생성된 제2 제어 전류를 출력하는 제2 트랜지스터 어레이; 및
제1 도체와 제2 도체 사이에 자유층, 비자성 스페이서 및 고정층을 포함하며 상기 제2 제어 전류가 상기 제1 도체에서 상기 제2 도체로 흐르도록 상기 제2 트랜 지스터 어레이와 연결된 나노필러와, 상기 제1 제어 전류가 흐르도록 상기 제1 트랜지스터 어레이와 연결되며 상기 제1 제어 전류에 의한 자속이 상기 자유층에 인가될 수 있도록 배치된 제3 도체를 포함하며, 상기 제1 및 제2 제어 전류의 크기에 따라 상기 나노필러에서 발생하는 발진 신호의 발진 주파수가 변경되는 스핀 발진 구조를 포함하며,
상기 제1 및 제2 제어 비트는 상기 발진 신호가 원하는 발진 주파수에 록킹(locking)되도록 결정될 수 있다.
바람직하게는, 상기 스핀 발진 구조는 상기 제1 제어 전류에 의한 자속이 상기 자유층에 집중되도록 상기 제3 도체 주위를 부분적으로 포위하여 배치된 강자성의 마그네틱 클래딩을 더 포함할 수 있다.
바람직하게는, 상기 제1 및 제2 전류원 유닛들은 캐스코드 연결된 증폭기이고,
상기 제1 및 제2 제어 비트는 각각 제1 및 제2 트랜지스터 어레이에 속하는 캐스코드 증폭기의 공통 게이트 트랜지스터의 게이트에 인가되고, 상기 제1 및 제2 제어 전류는 각각 제1 및 제2 트랜지스터 어레이에 속하는 캐스코드 증폭기의 공통 소스 트랜지스터의 소스에서 출력될 수 있다.
바람직하게는, 상기 나노필러로부터 생성된 발진 신호는 상기 제2 트랜지스터 어레이에 속하는 캐스코드 증폭기의 공통 소스 트랜지스터의 게이트에 인가되고, 상기 제2 트랜지스터 어레이에 속하는 캐스코드 증폭기의 공통 게이트 트랜지스터의 드레인은 상기 제1 트랜지스터 어레이에 속하는 캐스코드 증폭기의 공통 소 스 트랜지스터의 게이트에 인가되며,
상기 제1 트랜지스터 어레이에 속하는 상기 캐스코드 증폭기의 공통 게이트 트랜지스터의 드레인에서 출력 발진 신호가 출력될 수 있다.
바람직하게는, 상기 제1 및 제2 제어 비트는 이진값이고, 상기 제1 및 제2 전류원 유닛들은 이진 가중 전류들을 출력하도록 이진 가중 어레이의 형태로 병렬 배열될 수 있다.
바람직하게는, 상기 제1 및 제2 제어 비트는 이진 온도계 코드이고, 상기 제1 및 제2 전류원 유닛들은 실질적으로 동일한 전류들을 출력하도록 병렬 배열되며, 상기 제1 및 제2 제어 전류의 크기는 상기 전류원 유닛들 중 상기 제어 비트에 의해 선택된 수에 비례할 수 있다.
바람직하게는, 상기 제1 및 제2 전류원 유닛들은 n x m 매트릭스(n과 m은 1보다 큰 정수)로 각각 배열되며, 상기 제1 제어 비트는 상기 제1 트랜지스터 어레이의 n개 행을 위한 제1 이진 온도계 코드와 m개 열을 위한 제2 이진 온도계 코드로 변환되고, 상기 제2 제어 비트는 상기 제2 트랜지스터 어레이의 n개 행을 위한 제3 이진 온도계 코드와 m개 열을 위한 제4 이진 온도계 코드로 변환되며, 상기 제1 및 제2 이진 온도계 코드의 논리합 결과에 따라 상기 제1 전류원 유닛들이 선택적으로 동작되고, 상기 제3 및 제4 이진 온도계 코드의 논리합 결과에 따라 상기 제2 전류원 유닛들이 선택적으로 동작되도록 구성될 수 있다.
바람직하게는, 상기 제1 제어 비트에 따라 제1 트랜지스터 어레이에서 생성되는 제1 전류에 의해 상기 나노필러에서 원하는 발진 주파수에 대해 대략적 조정 된 발진 신호가 발생하고, 이어서 상기 제2 제어 비트에 따라 제2 트랜지스터 어레이에서 생성되는 제2 전류에 의해 상기 나노필러에서 미세 조정된 발진 신호가 발생할 수 있다.
바람직하게는, 상기 디지털 제어 스핀 발진기는
상기 제1 및 제2 트랜지스터 어레이 및 스핀 발진 구조와 함께 루프 구조를 이루는 기준 주파수 발진기, 위상 검출기, 전하 펌프, 아날로그 디지털 변환기와 분주기를 더 포함할 수 있고, 상기 제1 및 제2 제어 비트는 상기 아날로그 디지털 변환기의 출력에 기초할 수 있다.
본 발명의 다른 측면에 따른 반도체 집적 회로는 앞서 기재된 디지털 제어 스핀 발진기를 포함한다.
본 발명에 따르면, 주파수 발진을 완전히 디지털적으로 제어할 수 있고, 높은 분해력으로 미세한 주파수 대역을 선택할 수 있으며, 생성된 주파수가 높은 Q값을 갖도록 할 수 있다. 나아가, 본 발명에 따르면, 고집적 및 저전력을 달성할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 스핀 발진 구조의 나노필러를 설명하기 위한 단면도이다.
도 1a 및 도 1b를 참조하면, 스핀 발진 구조에서 가장 중요한 부분인 나노필러(nanopillar)와, 그 주변부가 각각 정면에서 본 단면도 및 측면에서 본 단면도로 표현되어 있다. 나노필러는 일반적으로 나노 단위로 형성시킨 막대 형상의 구조물을 가리키지만, 본 발명과 스핀트로닉스 분야의 맥락에서는, 스핀 모멘텀 전달(spin momentum transfer) 현상을 일으킬 수 있도록 자성체들을 쌓아올린 스택 구조물(stack)을 의미한다. 스핀 모멘텀 전달 현상은 1989년 슬론체브스키(Slonczewski)가 처음으로 그 존재를 예견한 이후 다양하게 연구되어 왔으며, 스핀 모멘텀 전달 현상을 이용하여 비휘발성 자기 메모리를 구현한다거나, GHz 단위의 주파수에서 발진이 일어나도록 하는 기술들이 다수 발표되었다.
도 1a 및 도 1b의 스핀 발진 구조(10)는 나노필러(11), 제3 도체(12), 마그네틱 클래딩(magnetic cladding, 13) 및 절연체(14)로 구성된다. 도 1a는 스핀 발진 구조(10)를 정면에서 본 단면이고, 도 1b는 스핀 발진 구조(10)를 측면에서 본 단면이다.
나노필러(11)는 제1 도체(111)와 제2 도체(115) 사이에 자유층(free magnetic layer, 112), 비자성 스페이서(non-magnetic spacer, 113) 및 고정 층(pinned magnetic layer, 114)이 스택 구조를 이루도록 형성된다.
자유층(112)은 층 외부에서 인가되는 자기장에 의해 쉽게 영향을 받는 연자성체(soft magnetic material)로 만들어지며, 자유층(112) 내에 있는 전자의 스핀 방향도 쉽게 영향을 받는다. 비자성 스페이서(113)는 비자성 금속 또는 절연 물질로 만들어지며, 절연 물질로 만들어지는 경우에는 터널링 현상이 강하게 발생하여 터널링 전류가 발생할 수 있는 정도로 두께가 얇다. 고정층(114)은 주변의 자기장으로부터 쉽게 영향을 받지 않는 고정된 자성을 가지며, 전자 스핀의 방향도 영향을 거의 받지 않는다.
이러한 나노필러(11)에서, 만약 자유층(112) 내의 전자 스핀 방향이 고정층(114) 내의 전자 스핀 방향과 일치하게 되면, 나노필러(11)의 자기 저항(magnetic resistance)이 급격히 낮아져 전류가 제1 도체(111)에서 제2 도체(115)로 잘 흐를 수 있게 된다. 반면에, 만약 자유층(112) 내의 전자 스핀 방향이 고정층(114) 내의 전자 스핀 방향과 반대가 되면, 나노 필러(11)의 자기 저항이 높아지고, 제1 도체(111)에서 제2 도체(115) 사이에 전류가 흐르는 것이 어려워진다. 이러한 자기 저항의 변화 현상은 일종의 GMR(Giant magnetoresistance) 또는 TMR(tunnelling magnetoresistance)이라고 볼 수 있다.
그런데, 나노필러(11)에서 자유층(112) 내의 전자 스핀 방향이 고정층(114)의 전자 스핀 방향에 대해 수평인 성분과 수직인 성분을 함께 갖게 되는 경우에, 다시 말해 자유층(112) 내의 전자 스핀의 방향이 고정층(114)의 전자 스핀 방향에 대해 일정 각도를 갖고 기울여진 경우에, 자유층(112)을 통과하는 전자들이 발진을 일으키는 현상이 관측된다. 이러한 현상은, 외부 자기장이 가해진 상태에서 제1 도체(111)의 제1 노드(N1)에 직류 전류가 인가되어 나노필러(11)를 통해 제2 도체(115)로 흐를 경우에 발생할 수 있다. 나노필러(11)의 제1 도체(111)의 제2 노드(N2)에서는 수 GHz 대역에서 높은 Q 값을 가진 스핀 발진 신호가 관측된다. 이때, 바이어스 티(bias tee)를 이용하면 제1 노드(N1)에서 스핀 발진 신호가 관측될 수 있다.
이때, 발진 주파수에 영향을 주는 것은 크게 두 가지로서, 첫 번째는 제2 도체(115)에서 고정층(114)으로 주입되는 전자에 의한 전류 밀도 J의 크기이고, 두 번째는 자유층(112)을 관통하는 자속 밀도 B의 크기이다. 만약, 전류 밀도 J의 크기와 자속 밀도 B의 크기를 적절하게 조절할 수 있다면, 원하는 대역에서 스핀 발진 신호를 얻을 수 있다. 본 발명에서, 전류 밀도 J는 외부의 전류 공급 회로를 이용하여 조절할 수 있고, 자속 밀도 B는 제3 도체(12)에 흐르는 전류를 이용하여 조절할 수 있다.
제3 도체(12)와 마그네틱 클래딩(13)은 나노필러(11)의 제1 도체(111) 상부에 제1 도체(111)와는 절연체(14)로써 충분히 이격되어 있다. 제3 도체(12)는 여기에 흐르는 전류에 의해 발생하는 자기장을 나노필러(11)의 자유층(112)에 인가시킬 수 있는 형상이라면 어떤 형상이라도 무방하나, 바람직하게는 나노필러(11)의 고정층(114)과 이격을 유지하여 길게 연장된 입면체일 수 있으며, 실시예에 따라서 긴 직육면체 형상일 수 있다. 이 경우, 제3 도체(12)의 폭은 나노필러(11)의 폭과 같거나 동등한 수준일 수 있다.
마그네틱 클래딩(13)은 투자율이 매우 높은 자성체로서, 외부의 전류 인가 없이도 자체 마그네틱 성질로 인해 자기장이 나노필러(11)의 자유층(112) 내에 강하게 집중되도록 제3 도체(12) 외곽의 일부를 둘러싼다. 또한 제 3도체(12)에 흐르는 전류가 발생시킨 자기장이 나노필러(11)의 자유층(112) 내에 강하게 집중되도록 한다. 제3 도체(12)에 흐르는 전류가 발생시킨 자기장이 나노필러(11)의 자유층(112) 내에 강하게 집중되도록 제3 도체(12) 외곽의 일부를 둘러싼다. 예를 들어, 마그네틱 클래딩(13)은 제3 도체(12)의 측면 중, 제3 도체(12)와 나노필러(11)가 서로 접한 면을 제외한 세 면을 둘러쌀 수 있다. 제3 도체(12)의 전류 크기의 변화는 나노필러(11)의 자유층(112)에 나타나는 자속 밀도에 충분히 큰 영향을 미칠 수 있다. 따라서 별도의 외부 자기장 발생 장치가 불필요하게 된다.
따라서, 제3 도체(12)에 흘리는 전류의 크기를 조절하면, 자속 밀도 B의 크기와 방향을 조절할 수 있고, 나노필러(11)의 자유층(112)의 전자 스핀이 받는 영향을 조절할 수 있으며, 궁극적으로 나노필러(11)에서 생성되는 스핀 발진 신호의 발진 대역을 조절할 수 있다.
만약, 제3 도체(12)에 흘리는 전류의 크기를 디지털적으로 조절할 수 있다면, 또는 나노필러(11)를 관통하는 전류의 크기를 디지털적으로 조절할 수 있다면, 나노필러(11)에서 생성되는 스핀 발진 신호의 발진 대역을 디지털적으로 선택할 수 있다. 이러한 측면을 이용한 본 발명의 실시예는 도 2 및 도 3에서 설명된다.
위에서 소개된 발진 현상을 더 관찰한 결과, 본 발명의 창안자들은 자속 밀도를 조절할 경우에 스핀 발진 신호의 주파수 특성이 변화하는 정도가 전류 밀도를 조절함으로써 얻을 수 있는 스핀 발진 신호의 주파수 특성이 변화하는 정도보다 더 크다는 것을 발견하였다. 이로부터, 본 발명의 창안자들은, 본 발명의 스핀 발진 구조에서, 자속 밀도의 조절로써 스핀 발진 신호의 대략적 조정(coarse tuning)을 이루고, 전류 밀도의 조절로써 스핀 발진 신호의 미세 조정(fine tuning)을 달성할 수 있음을 발견하였다. 이러한 측면을 이용한 본 발명의 실시예는 도 4에서 설명된다.
도 2는 본 발명의 일 실시예에 따른 스핀 발진 구조를 포함하는 디지털 제어 스핀 발진기를 개략적으로 나타낸 블록도이다.
도 2를 참조하면, 본 발명의 스핀 발진 구조를 포함하는 디지털 제어 스핀 발진기(20)는 기준 발진기(21), 위상 검출기(PD: phase detector, 22), 전하 펌프(23), 아날로그 디지털 변환기(ADC, 24), 트랜지스터 어레이(25), 스핀 발진 구조(10), 증폭기(26) 및 분주기(27)를 포함한다.
도 2의 디지털 제어 스핀 발진기(20)는, 실시예에 따라서, 트랜지스터 어레이(25)가 스핀 발진 구조(10) 중 제3 도체(12)에 연결되어 트랜지스터 어레이(25)에서 스핀 발진 구조(10)의 제3 도체(12)로 공급되는 전류를 디지털적으로 제어함으로써 원하는 주파수의 발진 신호를 얻을 수도 있고, 다른 실시예에서는 트랜지스터 어레이(25)가 스핀 발진 구조(10) 중 제1 도체(111)에 연결되고 트랜지스터 어레이(25)에서 스핀 발진 구조(10)의 나노필러(11)로 공급되는 전류를 디지털적으로 제어함으로써 원하는 주파수의 발진 신호를 얻을 수도 있다.
트랜지스터 어레이(25)와 스핀 발진 구조(10)의 연결 관계를 제외한 공통된 부분들에 대해서는 다음과 같이 설명할 수 있다.
기준 발진기(21)는 통상적으로 수정 발진기 또는 소정의 발진 주파수를 안정적으로 제공할 수 있는 회로로서, 기준 발진 신호를 발생시킨다. 위상 검출기(22)는 기준 발진 신호와 분주기(27)에서 출력된 분주 출력 신호를 비교하여 양 신호의 위상 중 어느 쪽이 빠르고 느린지 판정한다. 전하 펌프(23)는 기준 발진 신호와 분주 출력 신호의 위상 검출 결과에 따라, 다음 단의 커패시터(C)로부터 전하를 흡수하는 풀(pull) 동작으로 발진 제어 전압(Vc)을 낮추거나 또는 이 커패시터(C)에 전하를 공급하는 푸쉬(push) 동작으로 발진 제어 전압(Vc)을 높일 수 있다. 아날로그 디지털 변환기(24)는 발진 제어 전압(Vc)을 인가받고 적절한 디지털 값(x)으로 변환한다. 상기 디지털 값(x)이 트랜지스터 어레이(25)에 인가된다.
트랜지스터 어레이(25)는 다수의 전류원 유닛들이 병렬로 연결되어 있고, 각각의 전류원 유닛들이 상기 디지털 값(x)에 따라 온오프됨으로서 생성되는 제어 전류(I)를 스핀 발진 구조(10)에 공급한다.
도 2에서, 실시예에 따라서는 트랜지스터 어레이(25)를 구성하는 전류원 유닛들은 이진 가중 어레이(binary weighted array) 형식으로 배열된 전류 미러들일 수 있다. 이 경우, 전류 미러들은 단위 전류를 생성하는 단위 전류원에 미러링되고, 각각의 전류 미러들은 단위 전류의 각각 1배, 2배, 4배,... 2n배(n은 디지털 값(x)의 비트 수)인 이진 가중 전류를 출력하며, 출력된 이진 가중 전류들이 합산되어 제어 전류(I)로 나타날 수 있다.
다른 실시예에서, 트랜지스터 어레이(25)를 구성하는 전류원 유닛들은 각각 캐스코드 연결된(cascoded) 증폭기들일 수 있다. 각각의 캐스코드 증폭기들을 구성하는 트랜지스터들은 각 게이트의 종횡비가 1배, 2배, 4배,..., 2n배(n은 디지털 값(x)의 비트 수)로 증가하도록 설계되어, 이진 가중 전류들을 흘릴 수 있다.
캐스코드 증폭기의 공통 소스 트랜지스터는 게이트에 스핀 발진 신호를 피드백 입력받고 소스에는, 실시예에 따라, 스핀 발진 구조(10)의 제3 도체(12)가 연결될 수도 있고, 스핀 발진 구조(10)의 나노필러(11)가 연결될 수도 있다. 또한 캐스코드 증폭기의 공통 게이트 트랜지스터는 게이트에 상기 디지털 값에 따른 제어 전압이 인가되고, 드레인에는 전원 전압 및 증폭기(26)가 연결될 수 있다. 캐스코드 증폭기를 이용할 경우에, 출력 발진 신호는 캐스코드 증폭기의 공통 게이트 트랜지스터의 드레인에서 출력될 수 있다.
이 경우에, 공통 소스 트랜지스터의 소스가 스핀 발진 구조의 제3 도체(12)에 연결될 경우에 제3 도체(12)는 인덕터의 성격을 나타낼 수 있고, 공통 소스 트랜지스터의 소스가 스핀 발진 구조의 나노필러(11)에 연결될 경우에는 상기 나노필러(11)는 저항으로 나타날 수 있다. 공통 소스 트랜지스터에서는 소스 디제네레이션(source degeneration) 효과가 나타나 전력 소비가 줄어들 수 있으며, 캐스코드 증폭기의 광대역 특성을 이용할 수 있다.
도 2에서 제어 전류(I)는, 실시예에 따라, 스핀 발진 구조(10)의 제3 도체(12)에 입력되고, 제어 전류(I)에 따라 결정된 주파수를 가지는 스핀 발진 신호 가 스핀 발진 구조(10)의 제1 도체(111)의 제2 노드에서 출력될 수 있다. 다른 실시예에서는, 제어 전류(I)는 스핀 발진 구조(10)의 제1 도체(111)의 제1 노드에 입력되고, 제어 전류(I)에 따라 결정된 주파수를 가지는 스핀 발진 신호가 스핀 발진 구조(10)의 제1 도체(111)의 제2 노드에서 출력될 수 있다. 또 다른 실시예에서, 바이어스 티를 이용하면 제1 노드에서 스핀 발진 신호가 출력될 수 있다.
통상적으로 나노필러(11)로부터 출력되는 스핀 발진 신호는 그 크기가 외부에 클럭 신호나 반송파 주파수 신호로 제공하기에는 약할 수 있으며, 추가로 증폭기(26)를 거쳐 증폭될 수 있다.
그렇게 증폭된 출력 발진 신호는 외부로 제공될 수 있는데, 또한 궁극적으로 기준 발진 신호와 비교할 수 있도록 분주기(27)에 입력될 수 있다. 분주기(27)에서는 실시예에 따라 정수 분주비(N)로 분주될 수도 있고, 분수(fractional-N) 분주비로 분주될 수 있다. 분수 분주비로 분주되는 경우에는 분주기(27)는 정수 분주기와 델타 시그마 변조기(Delta-Sigma Modulator)를 이용하여 임의의 디지털 값으로 입력된 분주비에 따라 출력 발진 신호를 분주할 수 있다. 분주된 출력 발진 신호는 위상 검출기(21)에 인가된다.
이렇게 위상 검출기(21), 전하 펌프(23), 아날로그 디지털 변환기(24), 트랜지스터 어레이(25), 스핀 발진 구조(10), 증폭기(26) 및 분주기(27)로 형성된 루프를 거쳐, 출력 발진 신호가 원하는 주파수에 록킹(locking)될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 스핀 발진 구조를 포함하는 디지털 제어 스핀 발진기를 개략적으로 나타낸 블록도이다.
도 3를 참조하면, 본 발명의 스핀 발진 구조를 포함하는 디지털 제어 스핀 발진기(30)는 기준 발진기(31), 위상 검출기(32), 전하 펌프(33), 아날로그 디지털 변환기(34), 이진 온도계 코드 변환기(341), 트랜지스터 어레이(35), 스핀 발진 구조(10), 증폭기(36) 및 분주기(37)를 포함한다. 도 3에서 기준 발진기(31), 위상 검출기(32), 전하 펌프(33), 스핀 발진 구조(10), 증폭기(36) 및 분주기(37)는 각각 도 2의 기준 발진기(21), 위상 검출기(22), 전하 펌프(23), 증폭기(26) 및 분주기(27)와 동일하거나 거의 유사하므로 설명을 생략한다.
도 3에서, 이진 온도계 코드 변환기(341)는 아날로그 디지털 변환기(34)의 출력을 이진 온도계 코드(binary-to-themometer code)의 형식으로 변환하여 트랜지스터 어레이(35)에 출력한다.
트랜지스터 어레이(35)는 모두 동일한 크기의 전류를 출력하는 전류원 유닛들로 구성될 수 있다. 이 경우, 온도계 코드(xi)에 따라 트랜지스터 어레이(35) 내의 전류원 유닛들에서 출력된 전류들이 합산되어 제어 전류(I)로 나타날 수 있다. 실시예에 따라서, 제어 전류(I)가 제3 도체(12)로 인가될 수도 있고, 나노필러(11)로 인가될 수도 있다.
실시예에 따라서, 트랜지스터 어레이(35) 내의 전류원 유닛들은 단위 전류원에 연결된 동일한 크기의 전류 미러일 수 있다.
다른 실시예에서, 트랜지스터 어레이(35) 내의 전류원 유닛들은 캐스코드 증폭기일 수 있다. 이 경우에, 캐스코드 증폭기 내 트랜지스터의 종횡비는 모두 동일할 수 있다. 이 실시예에 있어서, 나머지 부분에 관한 설명은 캐스코드 증폭기 로 구성된 트랜지스터 어레이(25)의 설명과 실질적으로 동일하므로 생략한다.
도 4는 본 발명의 다른 실시예에 따른 스핀 발진 구조와, 대략 조정 및 미세 조정이 가능하도록 두 개의 트랜지스터 어레이들을 포함하는 디지털 제어 스핀 발진기를 개략적으로 나타낸 블록도이다.
도 4에서는 비록 트랜지스터 어레이가 캐스코드 증폭기들로 구성되고 또한 디지털 값이 이진 온도계 코드인 경우가 예시되었지만, 이와 다르게 도 2 및 도 3에서 예시되듯이, 트랜지스터 어레이를 전류 미러들로 구성한 실시예들이나, 디지털 값이 이진수인 실시예들도 가능하다는 점은 본 기술 분야의 통상의 지식을 가진 자가 본 발명의 상세한 설명을 통해 용이하게 이해할 수 있을 것이다.
도 4를 참조하면, 본 발명의 스핀 발진 구조(10)를 포함하는 디지털 제어 스핀 발진기(40)는 기준 발진기(41), 위상 검출기(42), 전하 펌프(43), 아날로그 디지털 변환기(44), 제1 및 제2 온도계 코드 변환부들(441, 442), 제1 및 제2 트랜지스터 어레이들(451, 452), 스핀 발진 구조(10), 증폭기(46) 및 분주기(47)를 포함한다. 도 4에서 기준 발진기(41), 위상 검출기(42), 전하 펌프(43), 스핀 발진 구조(10), 증폭기(46) 및 분주기(47)는 각각 도 2의 기준 발진기(21), 위상 검출기(22), 전하 펌프(23), 증폭기(26) 및 분주기(27)와 동일하거나 거의 유사하므로 설명을 생략한다.
디지털 제어 스핀 발진기(40)는 제1 트랜지스터 어레이(451)에서 스핀 발진 구조(10) 내의 제3 도체(12)에 공급하는 제1 제어 전류(I1)로써 대략적 조정을 달성하고, 제2 트랜지스터 어레이(452)에서 스핀 발진 구조(10) 내의 나노필러(11)에 공급하는 제2 제어 전류(I2)로써 미세 조정을 수행할 수 있다.
이를 위해, 아날로그 디지털 변환기(44)는 전하 펌프(43)에서 출력된 제어 전압을 아날로그-디지털 변환한 다음, 대략적 조정을 위한 제1 ADC 비트들(x)과 미세 조정을 위한 제2 ADC 비트들(y)을 순차적으로 출력한다.
이때, 제1 ADC 비트들은 제1 온도계 코드 변환부(441)에서 제1 이진 온도계 코드(xi)로 변환되어 제1 트랜지스터 어레이(451)에 인가될 수 있으며, 제2 ADC 비트들은 제2 온도계 코드 변환부(442)에서 제2 이진 온도계 코드(yi)로 변환되어 제2 트랜지스터 어레이(452)에 인가될 수 있다.
제1 트랜지스터 어레이(451)는 n 개의 병렬 연결된 캐스코드 증폭기들을 포함하며, 각 캐스코드 증폭기들은 제1 이진 온도계 코드(x)의 각 비트(x1 ~ xn)가 공통 게이트 트랜지스터의 게이트에 각각 인가됨으로써 선택적으로 동작되고, 선택된 캐스코드 증폭기들의 공통 소스 트랜지스터의 소스로부터 출력되는 제1 제어 전류(I1)가 스핀 발진 구조(10)의 제3 도체(12)에 제공된다.
제2 트랜지스터 어레이(452)도 또한 m 개의 병렬 연결된 캐스코드 증폭기들을 포함하며, 각 캐스코드 증폭기들은 제2 이진 온도계 코드(y)의 각 비트(y1 ~ ym)가 공통 소스 트랜지스터의 게이트에 각각 인가됨으로써 선택적으로 동작되고, 선택된 캐스코드 증폭기들의 공통 소스 트랜지스터의 소스로부터 출력되는 제2 제어 전류(I2)가 스핀 발진 구조(10)의 나노필러(11)에 제공된다.
제1 트랜지스터 어레이(451)의 캐스코드 증폭기들 내의 공통 게이트 트랜지 스터의 드레인에서 출력된 스핀 발진 신호는 증폭기(46)에 인가된다. 제2 트랜지스터 어레이(452)의 캐스코드 증폭기들 내의 공통 게이트 트랜지스터의 드레인에서 출력된 신호는 제1 트랜지스터 어레이(451)의 공통 소스 트랜지스터의 게이트로 인가된다.
도 5는 본 발명의 실시예들에 따른 전류원 유닛들을 선택하는 선택부를 포함하는 트랜지스터 어레이들을 개략적으로 나타낸 회로도이다.
앞서 도 4의 실시예에서는, 이진 온도계 코드들은 트렌지스터 어레이들(451, 452) 내의 많은 전류원 유닛들, 예를 들어 캐스코드 증폭기들을 선택할 수 있으려면 상대적으로 많은 비트 수가 필요할 수 있고, 나아가 많은 수의 신호 라인들이 필요하게 된다. 도 5에서는 이진 온도계 코드의 비트 수 및 신호 라인들의 수를 줄일 수 있는 방법이 소개된다.
도 5를 참조하면, 제1 및 제2 트랜지스터 어레이들(551, 552), 제1 및 제2 선택부들(553, 554), 제1 내지 제4 온도계 코드 변환부들(541, 542, 543, 544)이 나타나 있다.
도 5를 간단히 설명하면, 주파수 발진은 제1 트랜지스터 어레이(551)에서 대략적 조정을 위한 제1 제어 전류(I1)를 발생시킨 다음, 제2 트랜지스터 어레이(552)에서 미세 조정을 위한 제2 제어 전류(I2)를 발생시킴으로써 이루어질 수 있다.
대략적 조정을 위한 제1 제어 전류(I1)는, ADC(44)에서 제1 ADC 코드(xa, ya)를 각각 제1 및 제2 온도계 코드 변환부(541, 542)로 제공하고, 제1 선택 부(553)가 선택 신호들(a11 ~ anm)을 생성함으로써 제1 트랜지스터 어레이(551)의 공통 소스 트랜지스터의 소스 단자로부터 얻어질 수 있다. 미세 조정을 위한 제2 제어 전류(I2)는, ADC(44)에서 제2 ADC 코드(xb, yb)를 각각 제3 및 제4 온도계 코드 변환부(543, 544)로 제공하고, 제2 선택부(554)가 선택 신호들(b11 ~ bnm)을 생성함으로써 제2 트랜지스터 어레이(552)의 공통 소스 트랜지스터의 소스 단자로부터 얻어질 수 있다.
이때, 제1 트랜지스터 어레이(551)는 고정적으로 제1 제어 전류(I1)를 공급할 필요가 있으며, 이는 제1 선택부(553) 또는 제1 및 제2 온도계 코드 변환부(541, 542) 중 어느 한쪽에 포함된 래치에 온도계 코드 비트들을 저장함으로써, 또는 제1 선택부(553)에 포함된 래치에 선택 신호들을 저장함으로써 달성될 수 있다.
이로써, ADC(44)는 대략적 조정과 미세 조정 각각에 ADC(44)의 분해 성능을 모두 활용할 수 있다. 예를 들어, 통상적으로는 대략적 조정에 ADC 출력 비트들 중 상위 비트를 이용하고 미세 조정에 ADC 출력 비트들 중 하위 비트를 이용하며 따라서 높은 미세 조정 성능을 얻기 위해서는 ADC의 분해 성능이 두 배 정도 높아야 하는 반면, 본 발명의 실시예에서는 ADC 출력 비트들 전부를 대략적 조정과 미세 조정에 순차적으로 이용하므로 ADC 분해 성능을 최대한 활용할 수 있다. 따라서 동일한 분해 성능의 ADC를 이용하는 경우에, 본 발명의 실시예들은 종래의 기술에 비해 두 배의 주파수 분해력을 제공할 수 있다.
도 5를 구체적으로 설명하면, 제1 및 제2 트랜지스터 어레이들(551, 552)은 각각 n x m 매트릭스 형태로 배열된 캐스코드 증폭기들 및 이 증폭기들을 선택하기 위한 제1 및 제2 선택부(553, 554)를 포함한다. n과 m은 다를 수 있지만, 같아도 무방할 수 있다.
제1 선택부(553)는 제1 트랜지스터 어레이(551)의 n개 열과 m개 행 중에서 원하는 캐스코드 증폭기들을 모두 선택할 수 있도록, 세로열을 위한 n개의 이진 온도계 코드 비트들(xa1 ~ xan)과 가로행을 위한 m개의 이진 온도계 코드 비트들(ya1 ~ yam)을 입력받고 AND 게이트에 인가하여, 선택 신호들(a11 ~ anm)을 생성한다.
마찬가지로, 제2 선택부(554)는 제2 트랜지스터 어레이(552)의 n개 열과 m개 행 중에서 원하는 캐스코드 증폭기들을 모두 선택할 수 있도록, 세로열을 위한 n개의 이진 온도계 코드 비트들(xb1 ~ xbn)과 가로행을 위한 m개의 이진 온도계 코드 비트들(yb1 ~ ybm)을 입력받고 AND 게이트에 인가하여, 선택 신호들(b11 ~ bnm)을 생성한다.
선택 신호들(a11 ~ anm, b11 ~ bnm)은 각각 제1 및 제2 트랜지스터 어레이들(551, 552) 내의 캐스코드 증폭기들의 공통 게이트 트랜지스터의 게이트들에 인가된다.
실시예에 따라 제1 및 제2 선택부(553, 554)들은 이진 온도계 코드들을 래치들에 저장하여 유지할 수 있다. 이 경우, 제1 선택부(553)에서 출력되는 선택 신 호들(a11 ~ anm)은 설령 ADC(44)에서 대략적 조정을 위한 제1 ADC 코드(xa, ya)가 제공되지 않는 시구간에도 지속적으로 발생되므로, 제1 트랜지스터 어레이(551)에서 고정적으로 제1 제어 전류(I1)를 제공하도록 할 수 있다.
대략적 조정 구간에는, 제1 ADC 비트들(xa, ya)이 ADC(44)로부터 출력된다. 제1 및 제2 온도계 코드 변환부들(541, 542)은 아날로그 디지털 변환기(44)로부터 제1 ADC 비트들(xa, ya)을 입력받는다. 제1 ADC 비트들 중 일부(xa)는 세로열을 위한 n개의 이진 온도계 코드 비트들(xa1 ~ xan)로 온도계 코드 변환되고, 제1 ADC 비트들의 나머지(ya)는 가로행을 위한 m개의 이진 온도계 코드 비트들(ya1 ~ yam)로 온도계 코드 변환되어, 각각 제1 선택부(553)에 제공된다. 실시예에 따라, 이진 온도계 코드 비트들(xa1 ~ xan, ya1 ~ yam)은 래치에 저장되어, 대략적 조정 구간이 끝난 후에도 지속적으로 제1 선택부(553)에 제공된다.
미세 조정 구간에서, 제3 및 제4 온도계 코드 변환부들(543, 544)은 아날로그 디지털 변환기(44)로부터 제2 ADC 비트들(xb, yb)을 입력받는다. 제2 ADC 비트들 중 일부(xb)는 세로열을 위한 n개의 이진 온도계 코드 비트들(xb1 ~ xbn)로 온도계 코드 변환되고, 제2 ADC 비트들 나머지(yb)는 가로행을 위한 m개의 이진 온도계 코드 비트들(yb1 ~ ybm)로 온도계 코드 변환되며, 각각 제2 선택부(554)에 제공된다.
예를 들어, 6비트 ADC라면, 제1 내지 제4 온도계 코드 변환부들(541 및 542, 543 및 544)은 3-by-8 이진-온도계 코드 변환기이고, 각각 8 비트의 온도계 코드를 생성할 수 있으며, 제1 및 제2 선택부들(553, 554)은 각각 8x8로 배열된 64개의 캐스코드 증폭기들로 구성된 제1 및 제2 트랜지스터 어레이들(551, 552)에서 원하는 개수의 캐스코드 증폭기들을 선택할 수 있다.
실시예에 따라서는, 제1 및 제2 트랜지스터 어레이들(551, 552)이 각각 다른 배열 크기를 가질 수 있다. 이 경우, 제1 및 제2 트랜지스터 어레이들(551, 552)의 배열 크기에 따라 상기 아날로그 디지털 변환기(44)에서 출력되는 제1 및 제2 ADC 비트들의 중 xa와 xb, ya와 yb의 비트 수가 각각 결정될 수 있거나, 또는 그 역의 관계가 성립될 수 있다.
지금까지 설명한 본 발명에 따른 디지털 제어 스핀 발진기는 통신 회로에서 반송파나 발진 신호를 생성하거나, 디지털 전자 회로 내의 클럭 신호 또는 데이터 복원 회로의 발진 신호 등을 생성하는 데에 이용될 수 있으며, 나노 기술과 다양한 반도체 제조 공정을 이용하여 집적 회로 내에 형성될 수 있다.
본 발명의 실시예에 따른 디지털 제어 스핀 발진기는 분주비도 디지털적으로 선택할 수 있고, 트랜지스터 어레이도 디지털적으로 제어할 수 있어, 주파수 발진 과정 전체를 완전히 디지털적으로 제어할 수 있다. 나아가, 트랜지스터 어레이 내의 전류원 유닛이 생성하는 단위 전류의 크기를 어떻게 결정하느냐에 따라 주파수 분해력을 결정할 수 있다. 따라서 높은 분해력으로 미세한 주파수 대역을 선택할 수 있다. 한편, 나노필러의 높은 Q 값 특성 덕분에, 최종적으로 생성된 발진 주파수가 높은 Q값을 갖도록 할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명이 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이와 균등하거나 또는 등가적인 변형 모두는 본 발명 사상의 범주에 속한다 할 것이다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 스핀 발진 구조의 나노필러를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 스핀 발진 구조를 포함하는 디지털 제어 스핀 발진기를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 다른 실시예에 따른 스핀 발진 구조를 포함하는 디지털 제어 스핀 발진기를 개략적으로 나타낸 블록도이다.
도 4는 본 발명의 다른 실시예에 따른 스핀 발진 구조와, 대략 조정 및 미세 조정이 가능하도록 두 개의 트랜지스터 어레이들을 포함하는 디지털 제어 스핀 발진기를 개략적으로 나타낸 블록도이다.
도 5는 본 발명의 실시예들에 따른 전류원 유닛들을 선택하는 선택부를 포함하는 트랜지스터 어레이들을 개략적으로 나타낸 회로도이다.

Claims (20)

  1. 나노필러를 포함하고 제어 전류의 크기에 따라 상기 나노필러에서 발생하는 발진 신호의 발진 주파수가 변경되는 스핀 발진 구조; 및
    상기 발진 신호를 원하는 발진 주파수에 록킹(locking)하기 위해 조절되는 다수의 제어 비트 중 대응하는 제어 비트에 따라 선택적으로 동작하는 다수의 전류원 유닛들을 포함하여, 상기 전류원 유닛들로부터 생성된 제어 전류를 출력하는 트랜지스터 어레이를 포함하고,
    상기 다수의 전류원 유닛은 서로 병렬로 연결되고, 각각 캐스코드 연결된 증폭기이며, 상기 다수의 제어 비트는 상기 다수의 캐스코드 증폭기의 공통 게이트 트랜지스터 중 대응하는 캐스코드 증폭기의 공통 게이트 트랜지스터의 게이트에 인가되고, 상기 제어 전류는 상기 캐스코드 증폭기의 공통 소스 트랜지스터의 소스에서 합산 출력되는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  2. 청구항 1에 있어서, 상기 스핀 발진 구조는
    제1 도체와 제2 도체 사이에 자유층, 비자성 스페이서 및 고정층을 포함하는 나노필러; 및
    상기 트랜지스터 어레이로부터 상기 제어 전류가 제공되도록 연결되고, 상기 제어 전류에 의한 자속이 상기 자유층에 인가될 수 있도록 배치된 제3 도체를 포함하며,
    상기 발진 신호는 상기 제1 도체에서 출력되는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  3. 청구항 2에 있어서, 상기 제어 전류에 의한 자속이 상기 자유층에 집중되도록 상기 제3 도체 주위를 부분적으로 포위하여 배치된 강자성의 마그네틱 클래딩을 더 포함하는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  4. 청구항 1에 있어서, 상기 스핀 발진 구조는
    제1 도체와 제2 도체 사이에 자유층, 비자성 스페이서 및 고정층을 포함하는 나노필러를 포함하고,
    상기 제어 전류가 상기 제1 도체의 일단에 인가되면, 상기 발진 신호는 상기 제1 도체의 일단 또는 타단에서 출력되는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  5. 삭제
  6. 청구항 1에 있어서, 상기 발진 신호는 상기 캐스코드 증폭기의 공통 소스 트랜지스터의 게이트에 인가되고, 상기 캐스코드 증폭기의 공통 게이트 트랜지스터의 드레인에서 출력 발진 신호가 출력되는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  7. 청구항 1에 있어서, 상기 제어 비트는 이진값이고, 상기 전류원 유닛들은 이 진 가중 전류들을 출력하도록 이진 가중 어레이의 형태로 병렬 배열되는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  8. 청구항 1에 있어서, 상기 제어 비트는 이진 온도계 코드이고, 상기 전류원 유닛들은 동일한 전류들을 출력하도록 병렬 배열되어, 상기 제어 전류의 크기는 상기 전류원 유닛들 중 상기 제어 비트에 의해 선택된 수에 비례하는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  9. 청구항 1에 있어서, 상기 전류원 유닛들은 n x m 매트릭스(n과 m은 1보다 큰 정수)로 배열되며, 상기 제어 비트는 n개 행을 위한 제1 이진 온도계 코드와 m개 열을 위한 제2 이진 온도계 코드로 변환되고, 상기 제1 및 제2 이진 온도계 코드의 논리합 결과에 따라 상기 전류원 유닛들이 선택적으로 동작되는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  10. 기준 발진 신호를 생성하는 기준 주파수 발진기;
    상기 기준 발진 신호와 분주된 발진 신호의 위상 차이를 검출하는 위상 검출기;
    상기 검출된 위상 차이에 따라 제어 전압을 생성하는 전하 펌프;
    상기 제어 전압을 디지털 변환한 값에 기초하여 제어 비트를 생성하는 아날로그 디지털 변환기;
    나노필러를 포함하고 제어 전류의 크기에 따라 상기 나노필러에서 발생하는 발진 신호의 발진 주파수가 변경되는 스핀 발진 구조;
    상기 발진 신호를 원하는 발진 주파수에 록킹(locking)하기 위해 조절되는 다수의 제어 비트 중 대응하는 제어 비트에 따라 선택적으로 동작하는 다수의 전류원 유닛들을 포함하여, 상기 전류원 유닛들로부터 생성된 제어 전류를 출력하는 트랜지스터 어레이; 및
    상기 발진 신호를 소정의 분주비에 따라 분주하여 상기 분주된 발진 신호를 생성하는 분주기를 포함하고,
    상기 다수의 전류원 유닛은 서로 병렬로 연결되고, 각각 캐스코드 연결된 증폭기이며, 상기 다수의 제어 비트는 상기 다수의 캐스코드 증폭기의 공통 게이트 트랜지스터 중 대응하는 캐스코드 증폭기의 공통 게이트 트랜지스터의 게이트에 인가되고, 상기 제어 전류는 상기 캐스코드 증폭기의 공통 소스 트랜지스터의 소스에서 합산 출력되는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  11. 발진 신호를 원하는 발진 주파수에 록킹(locking)하기 위해 조절되는 다수의 제1 제어 비트와 다수의 제2 제어 비트 중 대응하는 제1 제어 비트에 따라 선택적으로 동작하는 다수의 제1 전류원 유닛들을 포함하여, 상기 제1 전류원 유닛들로부터 생성된 제1 제어 전류를 출력하는 제1 트랜지스터 어레이;
    상기 다수의 제2 제어 비트 중 대응하는 제2 제어 비트에 따라 선택적으로 동작하는 다수의 제2 전류원 유닛들을 포함하여, 상기 제2 전류원 유닛들로부터 생성된 제2 제어 전류를 출력하는 제2 트랜지스터 어레이; 및
    제1 도체와 제2 도체 사이에 자유층, 비자성 스페이서 및 고정층을 포함하며 상기 제2 제어 전류가 상기 제1 도체에서 상기 제2 도체로 흐르도록 상기 제2 트랜지스터 어레이와 연결된 나노필러와, 상기 제1 제어 전류가 흐르도록 상기 제1 트랜지스터 어레이와 연결되며 상기 제1 제어 전류에 의한 자속이 상기 자유층에 인가될 수 있도록 배치된 제3 도체를 포함하며, 상기 제1 및 제2 제어 전류의 크기에 따라 상기 나노필러에서 발생하는 상기 발진 신호의 상기 발진 주파수가 변경되는 스핀 발진 구조를 포함하고,
    상기 다수의 제 1 전류원 유닛과 상기 다수의 제2 전류원 유닛 각각은 서로 병렬로 연결되고, 상기 다수의 제 1 및 제 2 전류원 유닛은 각각 캐스코드 연결된 증폭기이며, 상기 다수의 제1 및 제2 제어 비트는 상기 다수의 캐스코드 증폭기의 공통 게이트 트랜지스터 중 대응하는 캐스코드 증폭기의 공통 게이트 트랜지스터의 게이트에 인가되고, 상기 제1 및 제2 제어 전류는 각각 제1 및 제2 트랜지스터 어레이에 속하는 캐스코드 증폭기의 공통 소스 트랜지스터의 소스에서 출력되는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  12. 청구항 11에 있어서, 상기 스핀 발진 구조는 상기 제1 제어 전류에 의한 자속이 상기 자유층에 집중되도록 상기 제3 도체 주위를 부분적으로 포위하여 배치된 강자성의 마그네틱 클래딩을 더 포함하는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  13. 삭제
  14. 청구항 11에 있어서, 상기 나노필러로부터 생성된 발진 신호는 상기 제2 트랜지스터 어레이에 속하는 캐스코드 증폭기의 공통 소스 트랜지스터의 게이트에 인가되고, 상기 제2 트랜지스터 어레이에 속하는 캐스코드 증폭기의 공통 게이트 트랜지스터의 드레인은 상기 제1 트랜지스터 어레이에 속하는 캐스코드 증폭기의 공통 소스 트랜지스터의 게이트에 인가되며,
    상기 제1 트랜지스터 어레이에 속하는 상기 캐스코드 증폭기의 공통 게이트 트랜지스터의 드레인에서 출력 발진 신호가 출력되는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  15. 청구항 11에 있어서, 상기 제1 및 제2 제어 비트는 이진값이고, 상기 제1 및 제2 전류원 유닛들은 이진 가중 전류들을 출력하도록 이진 가중 어레이의 형태로 병렬 배열되는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  16. 청구항 11에 있어서, 상기 제1 및 제2 제어 비트는 이진 온도계 코드이고, 상기 제1 및 제2 전류원 유닛들은 실질적으로 동일한 전류들을 출력하도록 병렬 배열되며, 상기 제1 및 제2 제어 전류의 크기는 상기 전류원 유닛들 중 상기 제어 비트에 의해 선택된 수에 비례하는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  17. 청구항 11에 있어서, 상기 제1 및 제2 전류원 유닛들은 n x m 매트릭스(n과 m은 1보다 큰 정수)로 각각 배열되며, 상기 제1 제어 비트는 상기 제1 트랜지스터 어레이의 n개 행을 위한 제1 이진 온도계 코드와 m개 열을 위한 제2 이진 온도계 코드로 변환되고, 상기 제2 제어 비트는 상기 제2 트랜지스터 어레이의 n개 행을 위한 제3 이진 온도계 코드와 m개 열을 위한 제4 이진 온도계 코드로 변환되며, 상기 제1 및 제2 이진 온도계 코드의 논리합 결과에 따라 상기 제1 전류원 유닛들이 선택적으로 동작되고, 상기 제3 및 제4 이진 온도계 코드의 논리합 결과에 따라 상기 제2 전류원 유닛들이 선택적으로 동작되는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  18. 청구항 11에 있어서, 상기 제1 제어 비트에 따라 제1 트랜지스터 어레이에서 생성되는 제1 전류에 의해 상기 나노필러에서 원하는 발진 주파수에 대해 조정된 발진 신호가 발생하고, 이어서 상기 제2 제어 비트에 따라 제2 트랜지스터 어레이에서 생성되는 제2 전류에 의해 상기 나노필러에서 미세 조정된 발진 신호가 발생하는 것을 특징으로 하는 디지털 제어 스핀 발진기.
  19. 삭제
  20. 청구항 1 내지 청구항 4, 청구항 6 내지 청구항 12 및 청구항 14 내지 청구항 18 중 어느 한 항에 기재된 디지털 제어 스핀 발진기를 포함하는 반도체 집적 회로.
KR1020090093742A 2009-10-01 2009-10-01 저전력, 광대역, 고분해력을 갖춘 스핀 디지털 제어 발진기 KR101080813B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090093742A KR101080813B1 (ko) 2009-10-01 2009-10-01 저전력, 광대역, 고분해력을 갖춘 스핀 디지털 제어 발진기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090093742A KR101080813B1 (ko) 2009-10-01 2009-10-01 저전력, 광대역, 고분해력을 갖춘 스핀 디지털 제어 발진기

Publications (2)

Publication Number Publication Date
KR20110036205A KR20110036205A (ko) 2011-04-07
KR101080813B1 true KR101080813B1 (ko) 2011-11-07

Family

ID=44044199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090093742A KR101080813B1 (ko) 2009-10-01 2009-10-01 저전력, 광대역, 고분해력을 갖춘 스핀 디지털 제어 발진기

Country Status (1)

Country Link
KR (1) KR101080813B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101402784B1 (ko) * 2013-03-22 2014-06-11 한국과학기술원 능동형 스핀 rfid 태그

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101382255B1 (ko) * 2012-03-21 2014-04-10 한국과학기술원 스핀 나노소자 어레이를 사용한 변조기
KR101284687B1 (ko) * 2012-04-18 2013-07-16 한국과학기술원 스핀전달토크 나노 발진기에 적합한 피엘엘
KR101359399B1 (ko) * 2012-11-08 2014-02-10 한국과학기술원 스핀토크형 주입고정 발진기 및 그 설계 방법
KR101413527B1 (ko) * 2012-11-27 2014-07-07 한국과학기술원 위상 조정수단을 가진 스핀 발진기와 스핀 변조기, 그를 이용한 변조 방법 및 그 제작 방법
KR101497302B1 (ko) * 2013-05-20 2015-03-03 한국과학기술원 스핀전달토크 나노 발진기를 이용한 프리스케일러 및 그 설계 방법
KR101490999B1 (ko) 2013-08-12 2015-02-09 한국과학기술원 다중대역 주파수와 진폭을 동시에 변조하는 스핀트로닉스 무선통신 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005025831A (ja) 2003-06-30 2005-01-27 Toshiba Corp 高周波発振素子、磁気情報記録用ヘッド及び磁気記憶装置
US20080150640A1 (en) * 2006-10-31 2008-06-26 Seagate Technology Llc Spin oscillator device
JP2009194906A (ja) 2008-02-13 2009-08-27 Commiss Energ Atom ラジオ−周波数オシレータの構成に組み込まれるスピンバルブナノ−コンタクトを形成する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005025831A (ja) 2003-06-30 2005-01-27 Toshiba Corp 高周波発振素子、磁気情報記録用ヘッド及び磁気記憶装置
US20080150640A1 (en) * 2006-10-31 2008-06-26 Seagate Technology Llc Spin oscillator device
JP2009194906A (ja) 2008-02-13 2009-08-27 Commiss Energ Atom ラジオ−周波数オシレータの構成に組み込まれるスピンバルブナノ−コンタクトを形成する方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101402784B1 (ko) * 2013-03-22 2014-06-11 한국과학기술원 능동형 스핀 rfid 태그
WO2014148719A1 (ko) * 2013-03-22 2014-09-25 한국과학기술원 능동형 스핀 rfid 태그

Also Published As

Publication number Publication date
KR20110036205A (ko) 2011-04-07

Similar Documents

Publication Publication Date Title
KR101080813B1 (ko) 저전력, 광대역, 고분해력을 갖춘 스핀 디지털 제어 발진기
Richard et al. A 17.5-to-20.94 GHz and 35-to-41.88 GHz PLL in 65nm CMOS for wireless HD applications
Villard et al. A GHz spintronic-based RF oscillator
US9461586B2 (en) Spintronic oscillator, and use thereof in radiofrequency devices
US20160156311A1 (en) Adjusting the magnitude of a capacitance of a digitally controlled circuit
US8598957B2 (en) Oscillators and methods of manufacturing and operating the same
Liu et al. A fully integrated 0.27-THz injection-locked frequency synthesizer with frequency-tracking loop in 65-nm CMOS
US20090184771A1 (en) Systems and Methods for Reducing Flicker Noise in an Oscillator
JP2010056856A (ja) 半導体集積回路
US20100308923A1 (en) Magnetic voltage controlled oscillator
US20140035684A1 (en) Control circuit and apparatus for digitally controlled oscillator
CN101685901A (zh) 自旋微波振荡器和自旋微波检测器
Huang et al. An 82–107.6-GHz Integer-$ N $ ADPLL Employing a DCO With Split Transformer and Dual-Path Switched-Capacitor Ladder and a Clock-Skew-Sampling Delta–Sigma TDC
US9407202B2 (en) Spin-transfer torque type injection locking oscillator and design method thereof
KR101284687B1 (ko) 스핀전달토크 나노 발진기에 적합한 피엘엘
KR20180101437A (ko) 무선 센서 디바이스들을 위한 전압 제어 발진기 내 스위치드 커패시터 뱅크 제어
Nuzzo et al. A 0.1–5GHz Dual-VCO software-defined∑ Δ frequency synthesizer in 45nm digital CMOS
US7263336B2 (en) Device, system and method to provide different bias voltages and common tuning voltage
US9912320B2 (en) Exponentially scaling switched capacitor
KR20180111957A (ko) 무선 센서 디바이스들을 위한 전압 제어 발진기 내 전압 변환
He et al. A Ka-band dual co-tuning frequency synthesizer with 21.9% locking range and sub-200 fs RMS jitter in CMOS for 5G mm-wave applications
Kreißig et al. Hybrid PLL system for spin torque oscillators utilizing custom ICs in 0.18 μm BiCMOS
Cai et al. Angular Dependent Auto-Oscillations by Spin-Transfer and Spin-Orbit Torques in Three-Terminal Magnetic Tunnel Junctions
Zhang et al. A low power 4-GHz DCO with fine resolution and wide tuning range in 22 nm FDSOI CMOS technology
KR101413527B1 (ko) 위상 조정수단을 가진 스핀 발진기와 스핀 변조기, 그를 이용한 변조 방법 및 그 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141029

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161026

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee