KR101076230B1

KR101076230B1 - 이동통신 시스템에서 데이터 병렬 송수신 장치 및 방법

Info

Publication number: KR101076230B1
Application number: KR1020100075076A
Authority: KR
Inventors: 김장훈
Original assignee: 삼성탈레스 주식회사
Priority date: 2010-08-03
Filing date: 2010-08-03
Publication date: 2011-10-26

Abstract

본 발명은 이동통신 시스템에서 데이터 병렬 송수신 장치 및 방법에 관한 것으로, 특히 송신하고자 하는 프레임을 다수의 데이터 유닛으로 분할하여 송신하고, 분할된 데이터 유닛의 필드들을 병렬로 에러 체크하는 이동통신 시스템에서 데이터 병렬 송수신 장치 및 방법에 관한 것이다. 이를 위해 본 발명은 이동통신 시스템에서 데이터 병렬 송수신 방법에 있어서, 프레임이 FEC 블록 단위로 입력되면, 입력되는 제1 FEC 블록 내에 가변 크기를 갖는 제1 데이터 유닛의 에러를 체크하는 제1 과정과, 상기 제1 데이터 유닛의 에러 체크가 완료되면, 에러를 체크하는 상태를 대기 상태로 천이하고, 상기 제1 데이터 유닛 이후에 입력되는 상기 제1 FEC 블록 내의 제2 데이터 유닛의 에러를 체크하는 제2 과정과, 상기 제2 데이터 유닛의 에러를 체크하는 도중에 상기 제1 FEC 블록이 완료되면, 상기 제2 데이터 유닛의 에러를 체크하는 상태를 대기 상태로 천이하는 제3 과정과, 상기 제1 FEC 블록 이후에 입력되는 제2 FEC 블록이 입력되면, 상기 대기 상태로 천이된 제2 데이터 유닛의 에러를 체크하는 제4 과정을 포함한다.

Description

이동통신 시스템에서 데이터 병렬 송수신 장치 및 방법{APPARATUS AND METHOD FOR TRANSCEIVING DATA IN PARALLEL OVER THE TELECOMMUNICATION SYSTEM}

본 발명은 이동통신 시스템에서 데이터 병렬 송수신 장치 및 방법에 관한 것으로, 특히 송신하고자 하는 프레임을 다수의 데이터 유닛으로 분할하여 송신하고, 분할된 데이터 유닛의 필드들을 병렬로 에러 체크하는 이동통신 시스템에서 데이터 병렬 송수신 장치 및 방법에 관한 것이다.

일반적으로 디지털 통신 시스템은 데이터 전송 중 채널에서 발생한 잡음이나 오류를 수신측에서 제어할 수 있도록 하기 위해 ARQ(Automatic Repeat Request) 방식과 FEC(Forward Error Correction) 방식을 함께 사용한다.

ARQ 방식은 주로 MAC 계층(Media Access Control Layer)에서 이루어지는 것으로서 수신된 데이터 블록에 오류가 존재하는지를 CRC(Cyclic Redundancy Checking) 등을 통해 분석하는 것과 오류를 포함하는 블록의 재전송을 요청하는 것을 포함하는 방식이다. 또한, FEC 방식은 주로 물리 계층(Physical Layer)에서 이루어지는 것으로 채널을 통해 데이터를 전송할 때 부가 데이터를 더 전송함으로써 오류가 발생하더라도 수신측에서 오류를 검출, 복원할 수 있도록 하는 방식이다.

그런데, 이 두 가지 방식은 적용하는 통신 계층이 다른 뿐만 아니라 연산이 이루어 지는 기본 단위에 차이가 있다.

현재 대부분의 표준화된 통신 시스템에서는 가변 크기의 MPDU(MAC Protocol Data Unit)들이 CRC 연산을 거쳐 조합되어 버스트(Burst)를 구성하고 이를 다시 변조(modulation) 타입, FEC 방식, 부호율(Code Rate)에 따라 적절한 크기의 FEC 블럭으로 분할하여 FEC 연산을 수행하게 된다.

도 1은 종래 이동통신 시스템에서 데이터 송수신 장치를 나타낸 블록도이다.

도시된 바와 같이, 종래 이동통신 시스템에서 데이터 송수신 장치는 송신하고자 하는 데이터 또는 프레임이 저장되어 있는 프레임 저장부(110)와, 상기 프레임 저장부에서 MPDU 단위로 저장된 프레임을 리딩하고, 리딩된 MPDU에 헤더 필드를 추가하고 에러를 체크하기 위한 코드를 삽입하는 HCS(header check sequence, 122)와, 프레임 전체의 에러를 체크하기 위한 코드를 삽입하는 CRC(cyclic redundancy check, 124)로 구성되는 MAC 계층에 구성되는 체크부(120)와, 체크된 MPDU를 저장하는 버스트 저장부(130)와, 상기 저장된 MPDU를 FEC(forward error correction) 블록 단위로 부호화하는 PHY 계층의 FEC 부호화부(140)와, 상기 FEC 처리된 프레임을 저장하는 FEC 저장부(150)를 포함한다.

상기 FEC 부호화부(140)는 버스트 저장부(130)에 저장된 버스트를 일정한 FEC 블록 크기로 분할하고, FEC 블록을 적어도 하나 이상의 부호어를 이용하여 부호화한다. 상기 FEC 부호화부(140)는 다수의 MPDU들이 저장되며, 저장된 다수의 MPDU들을 FEC 블록 크기로 분할한다.

이와 같이, 종래 이동통신 시스템에서 데이터 송수신 장치는 MAC 계층의 체크부(120)에서 MPDU에 헤더 필드를 추가하고 HCS를 이용하여 에러를 체크하게 하고, 프레임 전체의 에러를 체크하기 위한 CRC를 삽입한다. 그리고, HCS 및 CRC를 이용하여 에러를 체크하기 위한 코드가 삽입된 MPDU를 저장하고, 저장된 다수의 MPDU를 PHY 계층에서 다시 FEC 블록 단위로 부호화한다. 상술한 바와 같이, 종래 이동통신 시스템에서 데이터 송수신 장치는 MPDU 단위로 리드한 후, 서로 상이한 처리 단위를 가진 CRC와 FEC 연산은 서로 독립적으로 수행되기 때문에 이로 인한 처리 시간의 지연을 감수하여야 한다. 그리고, HCS 및 CRC를 이용하여 에러를 체크하기 위한 코드가 삽입된 MPDU를 저장한 후, 저장된 MPDU들을 다시 FEC 블록 단위로 분할하여 부호화하기 때문에 MPDU들의 조합으로 구성되는 가변 크기의 최대 버스트 크기 만큼의 추가적인 메모리가 필요하고, 상기 버스트를 다시 FEC 블록 단위로 분할하여 연산을 순차적으로 수행하기 때문에 고속 처리에 한계가 존재하는 문제점이 있다. 또한, 하드웨어 환경에서 수신단을 구현할 경우 MPDU 단위의 CRC 검증 결과 에러가 발생되면 FEC 디코딩 결과를 저장하는 메모리가 최종 MAC 과의 인터페이스 부분이 아니기 때문에 에러를 포함한 버스트에 대한 디버깅이 어려운 문제점이 있다.

본 발명은 상술한 종래 문제점을 해결하기 위하여 본 발명은 송신하고자 하는 프레임들을 다수의 FEC 블록 단위로 분할하여 송신하고, 분할된 FEC 블록에서 MPDU의 필드들을 병렬로 에러 체크하는 이동통신 시스템에서 데이터 병렬 송수신 장치 및 방법을 제공한다.

상술한 바를 달성하기 위한 본 발명은 이동통신 시스템에서 데이터 병렬 송신 방법에 있어서, 송신하고자 하는 프레임이 FEC(Forward Error Correction) 블록 단위로 입력되면, 입력되는 제1 FEC 블록 내에 가변 크기를 갖는 제1 데이터 유닛의 에러를 체크하는 제1 과정과, 상기 제1 데이터 유닛의 에러 체크가 완료되면, 에러를 체크하는 상태를 대기 상태로 천이하고, 상기 제1 데이터 유닛 이후에 입력되는 상기 제1 FEC 블록 내의 제2 데이터 유닛의 에러를 체크하는 제2 과정과, 상기 제2 데이터 유닛의 에러를 체크하는 도중에 상기 제1 FEC 블록이 완료되면, 상기 제2 데이터 유닛의 에러를 체크하는 상태를 대기 상태로 천이하는 제3 과정과, 상기 제1 FEC 블록 이후에 입력되는 제2 FEC 블록이 입력되면, 상기 대기 상태로 천이된 제2 데이터 유닛의 에러를 체크하는 제4 과정을 포함하며, 상기 제1 및 제2 데이터 유닛의 HCS(header check sequence)와, CRC(Cyclic Redundancy Checking) 및 상기 FEC는 병렬로 에러 체크된다.

또한, 상술한 바를 달성하기 위한 본 발명은 이동통신 시스템에서 데이터 병렬 송수신 장치에 있어서, 프레임을 저장하는 프레임 저장부와, 상기 저장된 프레임이 FEC 블록 단위로 입력되면, 입력되는 제1 FEC 블록 내에 가변 크기를 갖는 제1 데이터 유닛의 에러를 체크하고, 상기 제1 데이터 유닛의 에러 체크가 완료되면, 에러를 체크하는 상태를 대기 상태로 천이하고, 상기 제1 데이터 유닛 이후에 입력되는 상기 제1 FEC 블록 내의 제2 데이터 유닛의 에러를 체크하고, 상기 제2 데이터 유닛의 에러를 체크하는 도중에 상기 제1 FEC 블록이 완료되면, 상기 제2 데이터 유닛의 에러를 체크하는 상태를 대기 상태로 천이하고, 상기 제1 FEC 블록 이후에 입력되는 제2 FEC 블록이 입력되면, 상기 대기 상태로 천이된 제2 데이터 유닛의 에러를 체크하는 체크부를 포함하며, 상기 제1 및 제2 데이터 유닛의 HCS(header check sequence)와, CRC(Cyclic Redundancy Checking) 및 상기 FEC는 병렬로 에러 체크된다.

상술한 바와 같이, 본 발명에 따른 이동통신 시스템에서 데이터 병렬 송수신 장치 및 방법은 송신 장치는 송신하고자 하는 프레임을 다수의 데이터 유닛으로 분할하여 송신하고, 수신 장치는 분할된 데이터 유닛의 필드들을 병렬로 에러 체크함으로써, 에러 체크를 위한 추가적인 버퍼링이 필요 없고, 고속 데이터 전송을 요구하는 네트워크 및 통신 시스템에 응용할 수 있는 효과가 있다.

도 1은 종래 이동통신 시스템에서 데이터 송수신 장치를 나타낸 블록도.
도 2는 본 발명의 실시 예에 따른 이동통신 시스템에서 데이터 병렬 송수신 장치를 나타낸 구성도.
도 3은 본 발명의 가변 FEC 코딩 블럭 크기에 따른 CRC 연산 과정 중 발생할 수 있는 경우의 수를 나타낸 도면
도 4는 본 발명의 실시 예에 따른 이동통신 시스템에서 데이터 병렬 송수신 방법을 나타낸 예시도.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 사용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도 2는 본 발명의 실시 예에 따른 이동통신 시스템에서 데이터 병렬 송수신 장치를 나타낸 구성도이다.

도시된 바와 같이, 본 발명의 실시 예에 따른 이동통신 시스템에서 데이터 병렬 송수신 장치는 송신하고자 하는 데이터 또는 프레임이 저장되어 있는 프레임 저장부(210)와, 상기 저장된 프레임을 FEC 블록 단위로 리드하고, 리드된 FEC 블록에서 MPDU 단위 별로 헤더 시퀀스를 추가하여 병렬로 부호화하는 체크부(220)와, 부호화된 FEC 블록을 저장하는 FEC 저장부(230)를 포함한다. 송신하고자 하는 프레임은 변조 타입, FEC 방식, 부호율에 따라 가변적인 크기를 갖는 FEC 블록 단위로 분할된다. 그리고, 상기 체크부(220)는 상기 저장된 프레임의 헤더 필드에 에러를 체크하기 위한 헤더 시퀀스를 추가하는 HCS(header check sequence, 222)와, 프레임 전체의 에러를 체크하는 CRC 코드를 추가하는 CRC(cyclic redundancy check, 224)와, 저장된 프레임을 FEC(forward error correction) 처리하는 FEC 부호화부(226)로 구성된다.

이러한 체크부(222)에 구성되는 FEC 부호화부(226)의 부호어로는 simple codes, small block codes, 및 large block codes등이 있다. 상기 simple codes는 매우 낮은 손실 상태에서 패킷 손실을 복구하기 위한 코드이며, 상기 small block codes는 k개의 소스 심볼들이 n(>k)개의 인코딩 심볼들로 인코딩되어 어떠한 k개의 심볼들도 원래의 k개의 소스 심볼을 재구성하는데 사용되는 코드이며, 상기 large block codes는 k개의 소스 심볼을 재구성하기 위해서 n개의 인코딩 심볼 중에서 k개 보다 약간 더 많은 심볼들을 부호화하는데 사용되는 코드이다.

이하, 도 2를 참조하여 본 발명의 실시 예에 따른 이동통신 시스템에서 데이터 병렬 송수신 장치를 상세히 설명하면 다음과 같다.

본 발명의 실시 예에 따른 이동통신 시스템에서 데이터 병렬 송수신 장치는 WiMAX 송신단 MAC계층의 MPDU CRC 연산과 PHY계층의 버스트 FEC 연산을 동시에 처리한다.

보다 상세하게, 프레임 저장부(210)는 송신하고자 하는 데이터 또는 프레임이 저장되어 있다. 이러한 데이터 또는 프레임(이하 프레임이라 칭함)은 다수의 데이터 유닛(또는 MPDU)으로 구성된다. 이와 같이, 송신하고자 하는 프레임은 송신시 MAC 계층과 PHY 계층을 경유하여 송신된다. 상기 프레임 저장부(210)에 저장된 프레임을 송신하고자 할 경우, 본 발명에 따른 체크부(220)는 저장된 프레임을 FEC 블록 단위로 리드하고, 리드된 FEC 블록내의 MPDU에 헤더 시퀀스를 추가한 후, 병렬로 부호화한다. 상기 FEC 블록은 가변적인 크기를 갖거나 또는 고정된 크기를 가질 수 있다. 그리고, 상기 FEC 블록은 하나 이상의 MPDU가 포함되며, 5msec 단위로 체크부(220)에 입력된다. 그리고, 상기 체크부는 송신하고자 하는 FEC 블록이 프레임 저장부(210)로부터 FEC 블록 단위로 입력되면, 입력되는 FEC 블록내에 구성되는 MPDU에 헤더 시퀀스를 추가하여 수신 장치로 전송한다. 수신 장치는 헤더 시퀀스가 추가된 MPDU(예: 제1 MPDU)의 에러를 체크한다. 즉, 상기 제1 MPDU를 구성하고 있는 HCS, 페이로드, CRC는 상기 수신 장치의 해당 블록에서 에러 체크된다. 그리고, 에러 체크가 완료되면, 에러를 체크하는 상태를 대기 상태로 천이하고, 다음에 입력되는 MPDU(예: 제2 MPDU)의 에러를 체크한다. 그리고, MPDU(예: 제2 MPDU)의 에러를 체크하는 도중에 FEC 블록(예: 제1 FEC 블록)의 에러 체크가 완료되면, 에러를 체크하는 상태를 대기 상태로 천이하고, 다음 블록(예: 제1 FEC 블록)이 입력되면, 대기 상태로 천이된 MPDU(예: 제2 MPDU)의 에러를 체크한다. 이와 같이, 상기 체크부(220)는 송신하고자 하는 FEC 블록에 구성되는 다수의 MPDU를 시간적으로 입력되는 순서에 따라 에러를 체크하기 위한 비트를 삽입하고, 수신 장치는 각각의 MPDU에 구성되는 헤더 필드, 페이로드 등은 병렬로 에러 체크한다. 상술한 바와 같이, 병렬로 에러 체크가 가능한 이유는 MPDU의 CRC 연산은 블록 부호의 일종으로서 나눗셈을 한 결과의 나머지를 보낼 데이터의 잉여분으로 덧붙혀 있기 때문이다. 즉, 원래의 데이터에는 변화가 없으며, 단지 여분의 정보(FCS)를 생성하여 덧붙이는 형태인데, 이러한 특징을 이용하면 기본적인 연산 단위가 상이한 MPDU의 HCS, CRC, 및 버스트의 FEC 연산의 병렬처리가 가능하기 때문이다.

따라서, 도시된 바와 같이, 데이터를 FEC 블록 단위로 나누어 HCS(222), CRC(224) 연산과 버스트의 FEC 부호화부(226)에 동시에 입력하여 병렬 처리를 수행하고, 데이터 스트림 중 여분의 정보(FCS)에 대한 FEC 부호화는 선택적으로 HCS나 CRC 결과값을 부호화 입력으로 전달하면 된다. 다시 말하면, 상기 체크부(220)는 자신에 구성되는 HCS(222)는 FPGA(Field Programable Gate Array)에서 추가된 헤더 필드를 부호화하고, CRC(224)는 FEC 블록 전체를 부호화한다. 그리고, FEC 부호화부(226)는 상기 프레임 저장부(210)에 저장된 프레임을 미리 정해진 크기를 갖는 FEC 블록 단위로 분할한 후, 부호화한다.

상기 MPDU는 MAC Management PDU와 User Data PDU로 구분된다. MAC Management PDU의 프레임 구조는 6 bytes길이의 일반 MAC 헤더(Generic MAC Header)로 시작되고, 1byte MAC Management Message Type, MAC Management payload, Generic MAC header에 CRC check에 따라 뒤에 4bytes CRC가 존재할 수 있다. 또한, 이러한 MAC Management PDU는 payload 없이 Generic MAC Header만 존재할 수도 있다.

그리고, User Data PDU는 6bytes 길이의 Generic MAC Header로 시작되고, 하나의 MAC SDU가 분할되거나, 여러 개의 MAC SDU들이 패킹(packing)되어 따르며, Generic MAC Header에 CRC check에 따라 뒤에 4bytes CRC가 존재 할 수 있다.

버스트는 이러한 가변적인 크기의 MPDU들의 조합으로서, 사용 가능한 자원과 단말이나 기지국에서 요구하는 자원을 스케줄링 알고리즘을 이용하여 적절히 할당한 데이터 전송의 단위이다. 또한 할당된 버스트는 변조와 채널 코딩 방식 및 부호율에 따라 다양한 크기의 FEC Block으로 나누어져 인코딩 및 디코딩 된다.

상술한 바와 같이, 본 발명은 송신하고자 하는 프레임의 헤더 필드를 HCS 연산을 수행하는 과정과, 프레임 전체를 CRC 연산을 수행하는 과정과 프레임을 미리 정해진 크기 별로 분할하여 부호화 하는 과정을 병렬로 수행한다.

그리고, 전술한 본 발명은 비록 데이터 송신 장치에 적용될 경우에 대해서만 기술되었으나, 이는 실시 예일 뿐, 상술한 과정을 역으로 수행하는 수신 장치에서도 본 발명이 적용됨은 자명하다.

도 3은 본 발명의 가변 FEC 코딩 블럭 크기에 따른 CRC 연산 과정 중 발생할 수 있는 경우의 수를 나타낸 도면이다.

도시된 바와 같이, 버스트는 9개의 MPDU와 6개의 FEC 블록으로 구성되어 있다. 또한, 버스트는 가변적인 MPDU들의 조합으로서, 변조와 채널 코딩 방식 및 부호율에 따라 다양한 크기의 FEC 블록으로 나누어져 인코딩 및 디코딩 된다. 또한, 하나의 MPDU는 Generic MAC Header(GMH)와, Header Check Sum과, MPDU Payload와, CRC로 구성된다. 상기 GMH는 프레임에 관련된 정보들이 저장되어 있으며, HCS는 헤더의 오류 여부를 체크하기 위한 정보가 저장되어 있으며, CRC는 송수신측간에 송수신되는 프레임에 에러가 있는지 체크하기 위한 부호어가 포함되어 있다.

도 4는 본 발명의 실시 예에 따른 이동통신 시스템에서 데이터 병렬 송신 방법을 나타낸 예시도이다.

이하, 도 3 및 도 4를 참조하여 본 발명의 실시 예에 따른 이동통신 시스템에서 데이터 병렬 송수신 방법을 상세히 설명하면 다음과 같다.

송신되는 프레임은 하위 계층으로 전달되면서 각 계층의 헤더 파일이 추가되는데, 이러한 헤더 파일이 추가된 프레임은 버스트 저장부에 저장된 후 송신된다. 이후, 저장된 프레임이 FEC 블럭 단위로 체크부에 연속적으로 입력되면, 연속적으로 수신되어 입력되면, 연속적으로 입력되는 FEC 블럭들 중에서 가장 먼저 입력되는 제1 FEC 블록내의 제1 MPDU의 에러 여부를 체크한다(S401, S403). 상기 과정(S403)에서 제1 MPDU의 에러 여부를 체크하는 과정은 제1 MPDU에 포함되는 헤더 필드, 페이로드등의 에러 여부를 체크하는 것을 나타내며, 체크 순서는 헤더 필드의 에러 여부를 먼저 체크한 후, 페이로드의 에러 여부를 체크할 수 있고, 그 반대로 페이로드의 에러 여부를 체크 한 후, 헤더 필드의 에러 여부를 먼저 체크할 수 있다. 그리고, 각 MPDU를 구성하고 있는 HCS 필드, 페이로드, CRC는 수신 장치의 해당 블록에서 에러 체크된다.

만일, 제1 FEC 블록의 에러 여부를 체크하고, 페이로드의 에러 여부를 체크하는 도중에 제1 MPUD의 에러 여부를 체크하는 연산이 끝나면, 에러 체크를 대기 상태로 천이하고 연속적으로 입력되는 제2 MPDU의 에러 여부를 체크하기 시작한다(S405, S407). 이와 같이, 하나의 FEC 블록의 크기는 하나의 MPDU의 크기보다 크기 때문에, 하나의 FEC 블록의 에러 체크가 완료되기 전에 다음 MPDU의 에러를 체크하기 시작한다. 상기 과정(S407)에서 상기 제2 MPDU의 에러 여부가 체크되는 도중에 제1 FEC 블록의 에러 체크가 끝나면, 에러 체크를 대기 상태로 천이한다(S409, S411). 대기 상태로 천이하는 이유는 다음 FEC 블록의 입력을 대기하기 위함이다. 이후, 상기 제1 FEC 블록의 다음 블록인 제2 FEC 블록에 대한 입력이 감지되면, 대기 상태로 천이된 제2 MPDU의 에러 여부의 체크를 다시 시작한다(S413, S415). 상기 제1 MPDU, 제2 MPDU 및 이후의 MPDU들은 고정된 크기를 가지거나 가변적인 크기를 가질 수 있다. 또한, 상술한 과정들은 송신되기 위해 버스트 저장부에 저장된 버스트의 송신이 완료될 때까지 계속 수행된다. 그리고, 상기 송신하고자 하는 프레임의 잔여 비트수가 5 bits 이하 일 때까지, 상기 과정들(S403-S415)을 반복 수행한다. 그리고, 입력되는 MPDU들의 에러를 체크하는데 있어서, 헤더 필드와 페이로드 그리고 고정 또는 가변적인 크기를 갖는 MPDU의 에러 체크는 시간적으로 병렬로 수행된다.

Claims

이동통신 시스템에서 데이터 병렬 송수신 방법에 있어서,
프레임이 FEC(Forward Error Correction) 블록 단위로 입력되면, 입력되는 제1 FEC 블록 내에 가변 크기를 갖는 제1 데이터 유닛의 에러를 체크하는 제1 과정과,
상기 제1 데이터 유닛의 에러 체크가 완료되면, 에러를 체크하는 상태를 대기 상태로 천이하고, 상기 제1 데이터 유닛 이후에 입력되는 상기 제1 FEC 블록 내의 제2 데이터 유닛의 에러를 체크하는 제2 과정과,
상기 제2 데이터 유닛의 에러를 체크하는 도중에 상기 제1 FEC 블록의 에러 체크가 완료되면, 상기 제2 데이터 유닛의 에러를 체크하는 상태를 대기 상태로 천이하는 제3 과정과,
상기 제1 FEC 블록 이후에 입력되는 제2 FEC 블록이 입력되면, 상기 대기 상태로 천이된 제2 데이터 유닛의 에러를 체크하는 제4 과정을 포함하며,
상기 제1 및 제2 데이터 유닛의 HCS(header check sequence), CRC(Cyclic Redundancy Checking) 및 페이로드는 수신 장치의 HCS, CRC 및 FEC에서 병렬로 에러 체크되는 데이터 병렬 송수신 방법.
삭제
제1 항에 있어서, 상기 송신하고자 하는 프레임은
변조 타입, FEC 방식, 부호율에 따라 가변적인 크기를 갖는 FEC 블록 단위로 분할되는 데이터 병렬 송수신 방법.
삭제
이동통신 시스템에서 데이터 병렬 송수신 장치에 있어서,
프레임을 저장하는 프레임 저장부와,
상기 저장된 프레임이 FEC 블록 단위로 입력되면, 입력되는 제1 FEC 블록 내에 가변 크기를 갖는 제1 데이터 유닛의 에러를 체크하고, 상기 제1 데이터 유닛의 에러 체크가 완료되면, 에러를 체크하는 상태를 대기 상태로 천이하고, 상기 제1 데이터 유닛 이후에 입력되는 상기 제1 FEC 블록 내의 제2 데이터 유닛의 에러를 체크하고, 상기 제2 데이터 유닛의 에러를 체크하는 도중에 상기 제1 FEC 블록의 에러 체크가 완료되면, 상기 제2 데이터 유닛의 에러를 체크하는 상태를 대기 상태로 천이하고, 상기 제1 FEC 블록 이후에 입력되는 제2 FEC 블록이 입력되면, 상기 대기 상태로 천이된 제2 데이터 유닛의 에러를 체크하는 체크부를 포함하며,
상기 제1 및 제2 데이터 유닛의 HCS(header check sequence)와, CRC(Cyclic Redundancy Checking) 및 페이로드는 수신 장치의 HCS, CRC 및 FEC에서 병렬로 에러 체크되는 데이터 병렬 송수신 장치.
삭제
제5 항에 있어서, 상기 송신하고자 하는 프레임은
변조 타입, FEC 방식, 부호율에 따라 가변적인 크기를 갖는 FEC 블록 단위로 분할되는 데이터 병렬 송수신 장치.