KR101072188B1 - Solar cell and method of fabricating the same - Google Patents

Solar cell and method of fabricating the same Download PDF

Info

Publication number
KR101072188B1
KR101072188B1 KR1020090098333A KR20090098333A KR101072188B1 KR 101072188 B1 KR101072188 B1 KR 101072188B1 KR 1020090098333 A KR1020090098333 A KR 1020090098333A KR 20090098333 A KR20090098333 A KR 20090098333A KR 101072188 B1 KR101072188 B1 KR 101072188B1
Authority
KR
South Korea
Prior art keywords
hole
electrode layer
layer
back electrode
recess groove
Prior art date
Application number
KR1020090098333A
Other languages
Korean (ko)
Other versions
KR20110041248A (en
Inventor
권세한
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090098333A priority Critical patent/KR101072188B1/en
Priority to JP2012534116A priority patent/JP2013508945A/en
Priority to PCT/KR2010/007086 priority patent/WO2011046388A2/en
Priority to EP10823627.4A priority patent/EP2439786A4/en
Priority to CN2010800459370A priority patent/CN102576764A/en
Priority to US13/381,795 priority patent/US8822809B2/en
Publication of KR20110041248A publication Critical patent/KR20110041248A/en
Application granted granted Critical
Publication of KR101072188B1 publication Critical patent/KR101072188B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0463PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0749Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/541CuInSe2 material PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

실시예에 따른 태양전지는, 기판 상에 형성된 후면전극층; 상기 후면전극층을 관통하고 상기 기판을 노출시키는 제1 관통홀; 상기 기판이 단차를 가지도록 상기 제1 관통홀에서 연장된 제1 리세스 홈; 상기 제1 관통홀 및 제1 리세스 홈을 포함하는 후면전극층 상에 형성된 광 흡수층; 및 상기 광 흡수층 상에 형성된 전면전극층을 포함하고, 상기 제1 리세스 홈은 상기 기판의 표면을 기준으로 오목한 형태로 형성되고, 그 바닥면은 곡면을 가지는 것을 포함한다. Solar cell according to the embodiment, the back electrode layer formed on the substrate; A first through hole penetrating the back electrode layer and exposing the substrate; A first recess groove extending from the first through hole so that the substrate has a step; A light absorbing layer formed on the back electrode layer including the first through hole and the first recess groove; And a front electrode layer formed on the light absorbing layer, wherein the first recess groove is formed in a concave shape with respect to the surface of the substrate, and the bottom surface thereof has a curved surface.

태양전지, 후면전극, 광 흡수층 Solar cell, back electrode, light absorbing layer

Description

태양전지 및 이의 제조방법{SOLAR CELL AND METHOD OF FABRICATING THE SAME}SOLAR CELL AND METHOD OF FABRICATING THE SAME

실시예는 태양전지에 관한 것이다. Embodiments relate to solar cells.

최근 에너지 수요가 증가함에 따라서, 태양광 에너지를 전기에너지로 변환시키는 태양전지에 대한 개발이 진행되고 있다. Recently, as energy demand increases, development of a solar cell converting solar energy into electrical energy is in progress.

특히, 유리 기판, 금속 후면 전극층, p형 CIGS 계 광 흡수층, 고저항 버퍼층, n형 창층 등을 포함하는 기판 구조의 pn 헤테로 접합 장치인 CIGS계 태양전지가 널리 사용되고 있다. In particular, CIGS-based solar cells that are pn heterojunction devices having a substrate structure including a glass substrate, a metal back electrode layer, a p-type CIGS-based light absorbing layer, a high resistance buffer layer, an n-type window layer, and the like are widely used.

이러한 태양전지는 복수개의 셀이 상호 연결되어 형성되는 것으로, 각의 셀들의 전기적인 특성을 향상시키기 위한 연구들이 진행되고 있다. Such a solar cell is formed by connecting a plurality of cells to each other, and researches for improving electrical characteristics of each cell are being conducted.

실시예는 태양전지 셀들의 컨택 특성을 향상시킬 수 있는 태양전지 및 이의 제조방법을 제공한다. The embodiment provides a solar cell and a method of manufacturing the same that can improve contact characteristics of solar cells.

실시예에 따른 태양전지는, 기판 상에 형성된 후면전극층; 상기 후면전극층을 관통하고 상기 기판을 노출시키는 제1 관통홀; 상기 기판이 단차를 가지도록 상기 제1 관통홀에서 연장된 제1 리세스 홈; 상기 제1 관통홀 및 제1 리세스 홈을 포함하는 후면전극층 상에 형성된 광 흡수층; 및 상기 광 흡수층 상에 형성된 전면전극층을 포함하고, 상기 제1 리세스 홈은 상기 기판의 표면을 기준으로 오목한 형태로 형성되고, 그 바닥면은 곡면을 가지는 것을 포함한다. Solar cell according to the embodiment, the back electrode layer formed on the substrate; A first through hole penetrating the back electrode layer and exposing the substrate; A first recess groove extending from the first through hole so that the substrate has a step; A light absorbing layer formed on the back electrode layer including the first through hole and the first recess groove; And a front electrode layer formed on the light absorbing layer, wherein the first recess groove is formed in a concave shape with respect to the surface of the substrate, and the bottom surface thereof has a curved surface.

다른 실시예에 따른 태양전지는, 기판 상에 형성된 후면전극층; 상기 후면전극층 상에 형성된 광 흡수층; 상기 광 흡수층을 관통하여 상기 후면전극층을 노출시키는 제2 관통홀; 상기 후면전극층이 단차를 가지도록 상기 제2 관통홀에서 하부로 연장된 제2 관통홀; 상기 제2 관통홀을 포함하는 상기 광 흡수층 상에 형성된 전면전극층을 포함하고, 상기 제2 리세스 홈은 오목한 형태로 형성되고, 그 바닥면은 곡면을 가지는 것을 포함한다. Solar cell according to another embodiment, the back electrode layer formed on a substrate; A light absorbing layer formed on the back electrode layer; A second through hole penetrating the light absorbing layer to expose the back electrode layer; A second through hole extending downward from the second through hole so that the rear electrode layer has a step; And a front electrode layer formed on the light absorbing layer including the second through hole, wherein the second recess groove is formed in a concave shape, and the bottom surface thereof has a curved surface.

또한, 실시예에 따른 태양전지의 제조방법은, 기판 상에 후면전극층을 형성하는 단계; 상기 기판이 선택적으로 노출되도록 등방성 식각 공정을 통해 상기 후면전극층에 제1 관통홀을 형성하는 단계; 상기 제1 관통홀을 포함하는 상기 후면전 극층 상에 광 흡수층을 형성하는 단계; 상기 후면전극층 상에 버퍼층을 형성하는 단계; 상기 후면전극층이 노출되도록 상기 광 흡수층 및 버퍼층을 관통하는 제2 관통홀을 형성하는 단계; 및 상기 버퍼층 상에 전면전극층을 형성하는 단계를 포함하고, 상기 제1 관통홀을 형성할 때 상기 기판이 선택적으로 식각되어 상기 제1 관통홀의 하부에 제1 리세스 홈이 형성되고, 상기 제2 관통홀을 형성할 때 상기 후면전극층이 선택적으로 식각되어 상기 제2 관통홀의 하부에 제2 리세스 홈이 형성되고, 상기 제1 리세스 홈 및 제2 리세스 홈의 바닥면은 곡면을 가지는 것을 포함한다.In addition, the manufacturing method of the solar cell according to the embodiment, forming a back electrode layer on a substrate; Forming a first through hole in the back electrode layer through an isotropic etching process to selectively expose the substrate; Forming a light absorbing layer on the back electrode layer including the first through hole; Forming a buffer layer on the back electrode layer; Forming a second through hole penetrating the light absorbing layer and the buffer layer to expose the back electrode layer; And forming a front electrode layer on the buffer layer, wherein when the first through hole is formed, the substrate is selectively etched so that a first recess groove is formed under the first through hole, and the second through hole is formed. When the through hole is formed, the back electrode layer is selectively etched to form a second recess groove under the second through hole, and bottom surfaces of the first recess groove and the second recess groove have curved surfaces. Include.

실시예에 의하면, 태양전지 셀들의 스크라이빙 공정을 워터-젯을 이용한 등방성 식각 공정을 통해 진행할 수 있다. According to an embodiment, the scribing process of the solar cells may be performed through an isotropic etching process using a water-jet.

즉, 후면전극층을 분리하는 제1 관통홀이 워터젯을 이용한 등방성 식각 공정을 통해 형성될 수 있다. That is, the first through hole separating the back electrode layer may be formed through an isotropic etching process using a water jet.

이에 따라, 상기 후면전극층과 상기 기판의 열팽창계수의 차이로 인한 들뜸현상을 방지하고, 소자의 신뢰성을 향상시킬 수 있다. Accordingly, it is possible to prevent the phenomenon caused by the difference in the thermal expansion coefficient of the back electrode layer and the substrate, and improve the reliability of the device.

또한, 상기 제1 관통홀의 측벽에서 표면조도가 향상될 수 있다. In addition, surface roughness of the sidewall of the first through hole may be improved.

또한, 상기 제1 관통홀 형성시 파티클 발생을 최소화하고 소자의 전기적 특성을 향상시킬 수 있다. In addition, when the first through hole is formed, particle generation may be minimized and electrical characteristics of the device may be improved.

상기 제2 관통홀이 워터젯을 이용한 등방성 식각 공정을 통해 형성될 수 있다. The second through hole may be formed through an isotropic etching process using a water jet.

이에 따라, 상기 제2 관통홀 형성시 하부의 이셀렌화몰리브덴층을 선택적으 로 제거하고, 전면전극과의 컨택 특성을 향상시킬 수 있다. Accordingly, when forming the second through hole, the lower molybdenum selenide layer may be selectively removed, and contact characteristics with the front electrode may be improved.

즉, 상기 전면전극에서 연장된 접속배선을 형성하기 위한 제2 관통홀 형성시 상기 후면전극층 표면의 합금층을 제거하여 상기 후면전극층을 노출시킬 수 있다. That is, when forming the second through hole for forming the connection wiring extending from the front electrode, the back electrode layer may be exposed by removing the alloy layer on the surface of the back electrode layer.

또한, 상기 제2 관통홀의 바닥면은 곡면을 가지도록 형성되고, 상기 전면전극층과의 접촉특성이 개성될 수 있다. In addition, the bottom surface of the second through hole may be formed to have a curved surface, and contact characteristics with the front electrode layer may be individualized.

또한, 상기 제2 관통홀 측벽의 표면 러프네스가 감소되고, 상기 접속배선의 직렬저항 특성을 향상시킬 수 있다. In addition, the surface roughness of the sidewalls of the second through holes may be reduced, and the series resistance characteristics of the connection wirings may be improved.

이에 따라, 태양전지의 전기적 특성을 향상시킬 수 있다. Accordingly, the electrical characteristics of the solar cell can be improved.

실시 예의 설명에 있어서, 각 기판, 층, 막 또는 전극 등이 각 기판, 층, 막, 또는 전극 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In the description of the embodiments, where each substrate, layer, film, or electrode is described as being formed "on" or "under" of each substrate, layer, film, or electrode, etc. , "On" and "under" include both "directly" or "indirectly" formed through other components. In addition, the upper or lower reference of each component is described with reference to the drawings. The size of each component in the drawings may be exaggerated for the sake of explanation and does not mean the size actually applied.

도 1 내지 도 10를 참조하여, 실시예에 따른 태양전지 및 이의 제조방법을 구체적으로 설명한다. 1 to 10, a solar cell and a method for manufacturing the same according to an embodiment will be described in detail.

도 1을 참조하여, 기판(100) 상에 후면전극층(200)이 형성된다. Referring to FIG. 1, a back electrode layer 200 is formed on a substrate 100.

상기 기판(100)은 유리가 사용될 수 있으며, 세라믹 기판, 금속기판 또는 폴 리머 기판 등도 사용될 수 있다. The substrate 100 may be glass, and a ceramic substrate, a metal substrate, or a polymer substrate may also be used.

예를 들어, 유리 기판으로는 소다라임 유리(sodalime galss) 또는 고변형점 소다유리(high strained point soda glass)를 사용할 수 있다. 금속기판으로는 스테인레스 스틸 또는 티타늄을 포함하는 기판을 사용할 수 있다. 폴리머 기판으로는 폴리이미드(polyimide)를 사용할 수 있다. For example, soda lime glass (sodalime galss) or high strained soda glass (high strained point soda glass) may be used as the glass substrate. As the metal substrate, a substrate including stainless steel or titanium may be used. As the polymer substrate, polyimide may be used.

상기 기판(100)은 투명할 수 있다. 상기 기판(100)은 리지드(rigid)하거나 플렉서블(flexible) 할 수 있다. The substrate 100 may be transparent. The substrate 100 may be rigid or flexible.

상기 후면전극층(200)은 금속 등의 도전체로 형성될 수 있다. The back electrode layer 200 may be formed of a conductor such as metal.

예를 들어, 상기 후면전극층(200)은 몰리브덴(Mo)을 타겟(target)으로 사용하여, 스퍼터링(sputtering) 공정에 의해 형성될 수 있다.For example, the back electrode layer 200 may be formed by a sputtering process using molybdenum (Mo) as a target.

이는, 몰리브덴(Mo)이 가진 높은 전기 전도도, 광 흡수층과의 오믹(ohmic) 접합, Se 분위기 하에서의 고온 안정성 때문이다. This is because of the high electrical conductivity of molybdenum (Mo), ohmic bonding with the light absorbing layer, and high temperature stability under Se atmosphere.

상기 후면전극층(200)인 몰리브덴 박막은 전극으로서 비저항이 낮아야하고, 열팽창 계수의 차이로 인하여 박리현상이 일어나지 않도록 기판(100)에의 점착성이 뛰어나야 한다. The molybdenum thin film as the back electrode layer 200 should have a low specific resistance as an electrode, and have excellent adhesion to the substrate 100 so that peeling does not occur due to a difference in thermal expansion coefficient.

한편, 상기 후면전극층(200)을 형성하는 물질은 이에 한정되지 않고, 나트륨(Na) 이온이 도핑된 몰리브덴(Mo)으로 형성될 수도 있다. Meanwhile, the material forming the back electrode layer 200 is not limited thereto, and may be formed of molybdenum (Mo) doped with sodium (Na) ions.

도면에 도시되지는 않았지만, 상기 후면전극층(200)은 적어도 하나 이상의 층으로 형성될 수 있다. 상기 후면전극층(200)이 복수개의 층으로 형성될 때, 상기 후면전극층(200)을 이루는 층들은 서로 다른 물질로 형성될 수 있다. Although not shown in the drawing, the back electrode layer 200 may be formed of at least one layer. When the back electrode layer 200 is formed of a plurality of layers, the layers constituting the back electrode layer 200 may be formed of different materials.

도 2를 참조하여, 상기 후면전극층(200)에 제1 관통홀(P1)이 형성된다. Referring to FIG. 2, a first through hole P1 is formed in the back electrode layer 200.

상기 후면전극층(200)은 상기 제1 관통홀(P1)에 의하여 전기적 물리적으로 상호 분리될 수 있다. The back electrode layer 200 may be electrically and physically separated from each other by the first through hole P1.

상기 제1 관통홀(P1)은 상기 기판(100)의 상면을 선택적으로 노출시킬 수 있다. The first through hole P1 may selectively expose the top surface of the substrate 100.

상기 제1 관통홀(P1)은 상기 기판(100)의 상부영역을 일부 제거하여 상기 기판(100)에 제1 리세스 홈(250)을 형성할 수 있다. 상기 제1 리세스 홈(250)은 상기 제1 관통홀(P1)에서 연장될 수 있다. The first through hole P1 may form a first recess groove 250 in the substrate 100 by partially removing the upper region of the substrate 100. The first recess groove 250 may extend from the first through hole P1.

즉, 상기 제1 관통홀(P1)에 의하여 상기 후면전극층(200)은 상호 분리되고, 상기 제1 리세스 홈(250)에 의하여 상기 기판(100)의 표면은 단차를 가지도록 형성할 수 있다. That is, the back electrode layer 200 may be separated from each other by the first through hole P1, and the surface of the substrate 100 may be formed to have a step by the first recess groove 250. .

상기 제1 리세스 홈(250)은 상기 기판(100)의 표면에 대하여 오목한 형태로 형성되고, 그 바닥면은 곡면을 가질 수 있다. The first recess groove 250 may be formed concave with respect to the surface of the substrate 100, and a bottom surface thereof may have a curved surface.

상기 제1 관통홀(P1)은 등방성 식각(isotropic etch) 공정을 통해 형성될 수 있다. The first through hole P1 may be formed through an isotropic etch process.

예를 들어, 상기 제1 관통홀(P1)은 워터-젯(water-zet)을 이용한 습식식각 공정을 통해 형성될 수 있다. For example, the first through hole P1 may be formed through a wet etching process using a water jet.

즉, 상기 워터-젯에 의하여 상기 후면전극층(200)이 선택적으로 제거되어 상기 제1 관통홀(P1)이 형성될 수 있다. 이때, 상기 제1 관통홀(P1) 하부의 상기 기판(100)도 식각하여 상기 제1 리세스 홈(250)을 형성할 수 있다. That is, the back electrode layer 200 may be selectively removed by the water jet to form the first through hole P1. In this case, the substrate 100 under the first through hole P1 may also be etched to form the first recess groove 250.

특히, 상기 워터-젯 공정에 의하여 상기 기판(100)이 등방성으로 식각되므로 상기 상기 제1 리세스 홈(250)의 바닥면은 곡면을 가질 수 있게 된다. In particular, since the substrate 100 is isotropically etched by the water-jet process, the bottom surface of the first recess groove 250 may have a curved surface.

일반적으로 레이져 공정 또는 팁을 사용한 스크라이빙 공정 시 기판과 후면전극의 열팽창 계수의 차이로 인하여 후면전극이 기판과 분리되는 현상이 발생될 수 있었다.In general, in the scribing process using a laser process or a tip, the rear electrode may be separated from the substrate due to a difference in thermal expansion coefficients of the substrate and the rear electrode.

실시예에서는, 상기 제1 관통홀(P1)이 워터-젯을 이용한 습식식각 공정을 통해 형성되어, 상기 제1 관통홀(P1)에 의하여 분리된 상기 후면전극층(200)의 들뜸현상을 방지할 수 있다. In an embodiment, the first through hole P1 is formed through a wet etching process using a water jet to prevent lifting of the back electrode layer 200 separated by the first through hole P1. Can be.

또한, 상기 제1 관통홀(P1)이 상기 워터-젯을 이용한 습식식각 공정을 통해 형성되어, 상기 제1 관통홀의 측벽은 균일한 형태로 형성될 수 있다. In addition, the first through hole P1 may be formed through a wet etching process using the water jet, so that the sidewall of the first through hole may have a uniform shape.

또한, 도 3을 참조하여, 상기 워터-젯 공정 시간을 연장시키면 식각액이 상기 기판(100)의 측면방향(x,x') 방향으로 침투되면서 상기 기판(100)을 등방성으로 식각하게 된다. In addition, referring to FIG. 3, when the water-jet process time is extended, the etchant is isotropically etched while the etchant penetrates in the lateral direction (x, x ′) of the substrate 100.

이에 따라, 상기 제1 리세스 홈(250)은 상기 제1 관통홀(P1)보다 넓은 폭을 가지게 된다. Accordingly, the first recess groove 250 has a wider width than the first through hole P1.

즉, 상기 제1 관통홀(P1)의 폭은 제1 너비(w1)로 형성되고, 상기 제1 리세스 홈(250)의 폭은 상기 제1 너비(w1) 보다 넓은 제2 너비(w2)로 형성될 수 있다. That is, the width of the first through hole P1 is formed to be the first width w1, and the width of the first recess groove 250 is the second width w2 wider than the first width w1. It can be formed as.

예를 들어, 상기 제1 관통홀(P1)의 폭은 60㎛±20이고, 상기 제1 리세스 홈(250)의 폭은 80㎛±20로 형성될 수 있다. For example, the width of the first through hole P1 may be 60 μm ± 20, and the width of the first recess groove 250 may be 80 μm ± 20.

상기 제1 관통홀(P1)에 의하여 상기 후면전극층(200)은 스트라이프(stripe) 형태 또는 매트릭스(matrix) 형태로 배치될 수 있으며, 각각의 셀에 대응할 수 있다. The back electrode layer 200 may be arranged in a stripe form or a matrix form by the first through hole P1 and may correspond to each cell.

한편, 상기 후면전극층(200)은 상기의 형태에 한정되지 않고, 다양한 형태로 형성될 수 있다. On the other hand, the back electrode layer 200 is not limited to the above form, it may be formed in various forms.

이후, 상기 후면전극층(200) 및 제1 관통홀(P1)에 대한 세정 및 건조공정을 진행할 수 있다. Thereafter, the back electrode layer 200 and the first through hole P1 may be cleaned and dried.

상기 제1 관통홀(P1)이 워터-젯을 이용한 등방성 식각 공정을 통해 형성되므로, 상기 후면전극층(200)의 식각공정시 발생될 수 있는 파티클과 같은 잔여물의 발생을 억제할 수 있다. Since the first through hole P1 is formed through an isotropic etching process using a water jet, it is possible to suppress the generation of residues such as particles that may be generated during the etching process of the back electrode layer 200.

즉, 상기 제1 관통홀(P1)이 워터-젯 공정을 통해 형성되므로, 상기 후면전극층(200)의 잔여물 발생을 최소화시키고, 또한 이러한 잔여물은 워터-젯을 이용하여 제거할 수 있다. That is, since the first through hole P1 is formed through the water-jet process, the residue of the rear electrode layer 200 may be minimized, and the residue may be removed by using the water-jet.

이에 따라, 상호 이웃하는 상기 후면전극층(200)이 단락되는 것을 방지할 수 있다. Accordingly, it is possible to prevent the back electrode layers 200 adjacent to each other from being short-circuited.

도 4를 참조하여, 상기 후면전극층(200) 및 제1 관통홀(P1) 상에 광 흡수층(300)이 형성된다. Referring to FIG. 4, the light absorbing layer 300 is formed on the back electrode layer 200 and the first through hole P1.

상기 광 흡수층(300)은 Ⅰb-Ⅲb-Ⅵb계 화합물을 포함한다.The light absorbing layer 300 includes an Ib-IIIb-VIb-based compound.

더 자세하게, 상기 광 흡수층(300)은 구리-인듐-갈륨-셀레나이드계(Cu(In, Ga)Se2, CIGS계) 화합물을 포함한다.In more detail, the light absorbing layer 300 includes a copper-indium-gallium-selenide-based (Cu (In, Ga) Se 2 , CIGS-based) compound.

이와는 다르게, 상기 광 흡수층(300)은 구리-인듐-셀레나이드계(CuInSe2, CIS계) 화합물 또는 구리-갈륨-셀레나이드계(CuGaSe2, CGS계) 화합물을 포함할 수 있다.Alternatively, the light absorbing layer 300 may include a copper-indium selenide-based (CuInSe 2 , CIS-based) compound or a copper-gallium-selenide-based (CuGaSe 2 , CGS-based) compound.

예를 들어, 상기 광 흡수층(300)을 형성하기 위해서, 구리 타겟, 인듐 타겟 및 갈륨 타겟을 사용하여, 상기 후면전극층(200) 및 제1 관통홀(P1) 상에 CIG계 금속 프리커서(precursor)막이 형성된다. For example, to form the light absorbing layer 300, a CIG-based metal precursor is formed on the back electrode layer 200 and the first through hole P1 by using a copper target, an indium target, and a gallium target. A film is formed.

이후, 상기 금속 프리커서막은 셀레니제이션(selenization) 공정에 의해서, 셀레늄(Se)과 반응하여 CIGS계 광 흡수층(300)이 형성된다.Thereafter, the metal precursor film is reacted with selenium (Se) by a selenization process to form a CIGS-based light absorbing layer 300.

또한, 상기 광 흡수층(300)은 구리,인듐,갈륨,셀레나이드(Cu, In, Ga, Se)를 동시증착법(co-evaporation)에 의해 형성할 수도 있다.In addition, the light absorbing layer 300 may form copper, indium, gallium, selenide (Cu, In, Ga, Se) by co-evaporation.

상기 광 흡수층(300)은 외부의 광을 입사 받아, 전기 에너지로 변환시킨다. 상기 광 흡수층(300)은 광전효과에 의해서 광 기전력을 생성한다.The light absorbing layer 300 receives external light and converts the light into electrical energy. The light absorbing layer 300 generates photo electromotive force by the photoelectric effect.

한편, 상기 광 흡수층(300)의 셀레니제이션 공정을 진행할 때, 상기 후면전극층(200)을 이루는 금속원소와 상기 광 흡수층(300)을 이루는 원소가 상호 반응에 의하여 결합될 수 있다. 이에 따라, 금속간 화합물(intermetallic composite)인 합금층(400)이 상기 후면전극층(200)의 표면에 형성될 수 있다. Meanwhile, when the selenization process of the light absorbing layer 300 is performed, the metal elements constituting the back electrode layer 200 and the elements constituting the light absorbing layer 300 may be coupled by mutual reaction. Accordingly, an alloy layer 400, which is an intermetallic composite, may be formed on the surface of the back electrode layer 200.

예를 들어, 상기 합금층(400)은 몰리브덴(Mo)과 셀레나이드(Se)의 화합물인 이셀렌화몰리브덴(MoSe2)일 수 있다. For example, the alloy layer 400 may be molybdenum selenide (MoSe 2 ), which is a compound of molybdenum (Mo) and selenide (Se).

상기 합금층(400)은 상기 광 흡수층(300)과 상기 후면전극층(200)이 접촉하 는 계면에 형성되고, 상기 후면전극층(200)의 표면을 보호할 수 있다. The alloy layer 400 may be formed at an interface between the light absorbing layer 300 and the back electrode layer 200 to protect the surface of the back electrode layer 200.

상기 합금층(400)은 상기 제1 관통홀(P1)을 통해 노출된 상기 기판(100)의 표면에는 형성되지 않으므로, 상기 제1 관통홀(P1)의 내부에 상기 광 흡수층(300)이 갭필될 수 있다. Since the alloy layer 400 is not formed on the surface of the substrate 100 exposed through the first through hole P1, the light absorption layer 300 is gapfilled in the first through hole P1. Can be.

상기 합금층(400)인 이셀렌화몰리브덴층은 상기 후면전극층(200)인 몰리브덴 박막보다 높은 면저항을 가진다. 따라서, 상기 후면전극층(200)의 컨택저항이 높아지게 되므로 제거가 요구된다. The molybdenum selenide layer as the alloy layer 400 has a higher sheet resistance than the molybdenum thin film as the back electrode layer 200. Therefore, since the contact resistance of the back electrode layer 200 is increased, removal is required.

도 5를 참조하여, 상기 광 흡수층(300) 상에 버퍼층(500) 및 고저항 버퍼층(600)이 형성된다. Referring to FIG. 5, a buffer layer 500 and a high resistance buffer layer 600 are formed on the light absorbing layer 300.

상기 버퍼층(500)은 상기 광 흡수층(300) 상에 적어도 하나 이상의 층으로 형성될 수 있다. 상기 버퍼층(500)은 화학 용액 증착법(chemical bath deposition: CBD)에 의하여 황화 카드뮴(CdS)으로 형성될 수 있다. The buffer layer 500 may be formed of at least one layer on the light absorbing layer 300. The buffer layer 500 may be formed of cadmium sulfide (CdS) by chemical bath deposition (CBD).

이때, 상기 버퍼층(500)은 n형 반도체 층이고, 상기 광 흡수층(300)은 p형 반도체 층이다. 따라서, 상기 광 흡수층(300) 및 버퍼층(500)은 pn 접합을 형성한다. In this case, the buffer layer 500 is an n-type semiconductor layer, the light absorbing layer 300 is a p-type semiconductor layer. Thus, the light absorbing layer 300 and the buffer layer 500 form a pn junction.

상기 고저항 버퍼층(600)은 상기 버퍼층(500) 상에 투명전극층으로 형성될 수 있다. The high resistance buffer layer 600 may be formed as a transparent electrode layer on the buffer layer 500.

예를 들어, 상기 고저항 버퍼층(600)은 ITO, ZnO 및 i-ZnO 중 어느로 형성될 수 있다. For example, the high resistance buffer layer 600 may be formed of any one of ITO, ZnO, and i-ZnO.

상기 고저항 버퍼층(600)은 산화 아연(ZnO)을 타겟으로 한 스퍼터링 공정을 진행하여, 산화 아연층으로 형성될 수 있다. The high resistance buffer layer 600 may be formed of a zinc oxide layer by performing a sputtering process targeting zinc oxide (ZnO).

상기 버퍼층(500) 및 고저항 버퍼층(600)은 상기 광 흡수층(300)과 이후 형성될 전면전극의 사이에 배치된다.The buffer layer 500 and the high resistance buffer layer 600 are disposed between the light absorbing layer 300 and the front electrode to be formed later.

즉, 상기 광 흡수층(300)과 전면전극은 격자상수와 에너지 밴드 갭의 차이가 크기 때문에, 밴드 갭이 두 물질의 중간에 위치하는 상기 버퍼층(500) 및 고저항 버퍼층(600)을 삽입하여 양호한 접합을 형성할 수 있다. That is, since the difference between the lattice constant and the energy band gap between the light absorbing layer 300 and the front electrode is large, the buffer layer 500 and the high resistance buffer layer 600 having a band gap in between the two materials are inserted into a good one. A junction can be formed.

본 실시예에서 두개의 버퍼층(500)을 상기 광 흡수층(300) 상에 형성하였지만, 이에 한정되지 않고, 상기 버퍼층(500)은 단일층으로 형성될 수도 있다. Although two buffer layers 500 are formed on the light absorbing layer 300 in this embodiment, the present invention is not limited thereto, and the buffer layer 500 may be formed as a single layer.

도 6을 참조하여, 상기 고저항 버퍼층(600), 버퍼층(500), 광 흡수층(300) 및 합금층(400)을 관통하는 제2 관통홀(P2)이 형성된다. Referring to FIG. 6, a second through hole P2 penetrating the high resistance buffer layer 600, the buffer layer 500, the light absorbing layer 300, and the alloy layer 400 is formed.

상기 제2 관통홀(P2)은 상기 후면전극층(200)을 노출시킬 수 있다. The second through hole P2 may expose the back electrode layer 200.

상기 제2 관통홀(P2)이 형성될 때 상기 후면전극층(200)의 상부영역을 일부 제거하고 상기 후면전극층(200)에 제2 리세스 홈(650)을 형성할 수 있다. When the second through hole P2 is formed, a portion of the upper region of the back electrode layer 200 may be removed and a second recess groove 650 may be formed in the back electrode layer 200.

즉, 상기 제2 리세스 홈(650)은 상기 후면전극층(200)의 표면에서 리세스(recess)되어 형성될 수 있다. 상기 제2 리세스 홈(650)은 상기 제2 관통홀(P2)에서 연장될 수 있다. That is, the second recess groove 650 may be formed by recessing the surface of the back electrode layer 200. The second recess groove 650 may extend from the second through hole P2.

상기 제1 관통홀(P1)에 의하여 상기 광 흡수층(300) 및 버퍼층(500)은 상호 분리되고, 상기 제2 리세스 홈(650)에 의하여 상기 후면전극층(200)의 표면은 노출되고 단차를 가질 수 있다. The light absorbing layer 300 and the buffer layer 500 are separated from each other by the first through hole P1, and the surface of the back electrode layer 200 is exposed by the second recess groove 650, and a step is removed. Can have

상기 제2 리세스 홈(650)은 상기 후면전극층(200)의 표면에 대하여 오목한 형태로 형성되고 그 바닥면은 곡면을 가질 수 있다. The second recess groove 650 may be formed in a concave shape with respect to the surface of the back electrode layer 200, and a bottom surface thereof may have a curved surface.

상기 제2 리세스 홈(650)에 의하여 노출된 상기 후면전극층(200)의 단면적은 확장될 수 있다.The cross-sectional area of the back electrode layer 200 exposed by the second recess groove 650 may be extended.

상기 제2 관통홀(P2)에 의하여 상기 합금층(400)이 제거되어 상기 후면전극층(200)은 노출될 수 있다. The alloy layer 400 may be removed by the second through hole P2 to expose the back electrode layer 200.

특히, 상기 제2 리세스 홈(650)이 상기 후면전극층(200)의 일부를 제거하므로, 상기 제2 관통홀(P2) 하부의 상기 합금층(400)은 완전히 제거할 수 있다.In particular, since the second recess groove 650 removes a part of the back electrode layer 200, the alloy layer 400 under the second through hole P2 may be completely removed.

상기 제2 관통홀(P2) 및 제2 리세스 홈(650)은 등방성 식각 공정을 통해 형성될 수 있다. 즉, 상기 제2 관통홀(P2) 및 제2 리세스 홈(650)은 워터-젯(water-zet)을 이용한 습식식각 공정을 통해 형성될 수 있다. The second through hole P2 and the second recess groove 650 may be formed through an isotropic etching process. That is, the second through hole P2 and the second recess groove 650 may be formed through a wet etching process using a water jet.

상기 제2 관통홀(P2) 및 제2 리세스 홈(650) 형성을 위한 워터-젯 공정은 상기 제1 관통홀(P1) 및 제1 리세스 홈(250) 형성을 위한 방법과 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.  The water-jet process for forming the second through hole P2 and the second recess groove 650 is the same as the method for forming the first through hole P1 and the first recess groove 250. Detailed description thereof will be omitted.

상기 워터-젯을 이용한 등방성 식각 공정을 통해 상기 후면전극층(200)이 등방성으로 식각되므로 상기 제2 리세스 홈(650)의 바닥면은 곡면을 가질 수 있게 된다. Since the back electrode layer 200 is etched isotropically through an isotropic etching process using the water-jet, the bottom surface of the second recess groove 650 may have a curved surface.

일반적으로 레이져 공정 또는 팁을 사용한 스크라이빙 공정 시 상기 제2 관통홀의 측벽은 불균일한 형태, 즉, 제2 관통홀의 측벽은 러프네스(roughness)가 커지게 되고, 션트 패스(shunt path)를 유발시킬 수 있다.In general, the sidewall of the second through hole is non-uniform, i.e., the sidewall of the second through hole becomes rough in a scribing process using a laser process or a tip, causing roughness and causing a shunt path. You can.

실시예에서는 상기 제2 관통홀(P2)이 워터-젯을 이용한 스크라이빙 공정을 통해 형성되고, 상기 제2 관통홀(P2) 측벽의 러프네스를 감소시킬 수 있다. In an embodiment, the second through hole P2 may be formed through a scribing process using a water jet, and the roughness of the sidewalls of the second through hole P2 may be reduced.

또한, 도 7을 참조하여, 상기 워터-젯 공정 시간을 연장시키면 상기 후면전극층(200)의 측면방향(x-x')으로 식각액이 침투되고 상기 후면전극층(200)은 등방성으로 식각될 수 있다.In addition, referring to FIG. 7, when the water-jet process time is extended, an etchant penetrates in the lateral direction (x−x ′) of the back electrode layer 200 and the back electrode layer 200 may be etched isotropically. .

이에 따라, 상기 제2 리세스 홈(650)은 상기 제2 관통홀(P2)보다 넓은 폭을 가지게 된다. 즉, 상기 제2 관통홀(P2)의 폭은 제3 너비(w3)로 형성되고, 상기 제2 리세스 홈(650)의 폭은 제3 너비(w3) 보다 넓은 제4 너비(w4)로 형성될 수 있다. Accordingly, the second recess groove 650 has a wider width than the second through hole P2. That is, the width of the second through hole P2 is formed as the third width w3, and the width of the second recess groove 650 is the fourth width w4 wider than the third width w3. Can be formed.

예를 들어, 상기 제2 관통홀(P2)의 폭은 60㎛±20㎛이고, 상기 제2 리세스 홈(650)의 폭은 80㎛±20㎛로 형성될 수 있다. For example, the width of the second through hole P2 may be 60 μm ± 20 μm, and the width of the second recess groove 650 may be 80 μm ± 20 μm.

또한, 상기 제2 관통홀(P2)은 상기 제1 관통홀(P1)과 인접하도록 형성될 수 있다. 예를 들어, 상기 제1 관통홀(P1)과 제2 관통홀(P2)의 갭은 60㎛±20㎛ 일 수 있다. In addition, the second through hole P2 may be formed to be adjacent to the first through hole P1. For example, the gap between the first through hole P1 and the second through hole P2 may be 60 μm ± 20 μm.

이후, 상기 제2 관통홀(P2)을 포함하는 상기 기판(100)에 대한 세정 및 건조공정을 진행할 수 있다. Thereafter, a cleaning and drying process may be performed on the substrate 100 including the second through hole P2.

상기 제2 관통홀(P2) 및 제2 리세스 홈(650)에 의하여 상기 합금층(400)이 선택적으로 제거되고 상기 후면전극층(200)을 노출시킬 수 있다. The alloy layer 400 may be selectively removed by the second through hole P2 and the second recess groove 650 to expose the back electrode layer 200.

따라서, 상기 후면전극층(200)의 컨택특성을 개선할 수 있다.Therefore, the contact characteristics of the back electrode layer 200 may be improved.

도 8을 참조하여, 상기 고저항 버퍼층(600) 상에 투명한 도전물질을 적층하고, 전면전극층(800)이 형성된다. Referring to FIG. 8, a transparent conductive material is stacked on the high resistance buffer layer 600, and a front electrode layer 800 is formed.

상기 전면전극층(800)이 형성될 때, 상기 투명한 도전물질이 상기 제2 관통 홀(P2) 및 제2 리세스 홈(650)에도 삽입되어 접속배선(800)을 형성할 수 있다. When the front electrode layer 800 is formed, the transparent conductive material may be inserted into the second through hole P2 and the second recess groove 650 to form a connection wiring 800.

상기 접속배선(800)은 상기 제2 관통홀(P2)을 통해 상기 후면전극층(200)과 직접 연결될 수 있다. 특히, 상기 접속배선(800)은 상기 제2 리세스 홈(650)에 의하여 상기 후면전극층(200)과의 접촉면적을 확장시킬 수 있다. The connection wiring 800 may be directly connected to the back electrode layer 200 through the second through hole P2. In particular, the connection wiring 800 may extend the contact area with the back electrode layer 200 by the second recess groove 650.

이에 따라, 상기 접속배선(800)과 상기 후면전극층(200)의 오믹(ohmic) 컨택이 향상될 수 있다. 특히, 상기 태양전지의 백 컨택(back contact)으로 사용되는 후면전극층(200)의 표면을 따라 흐르는 전류의 이동성 및 전도성이 향상될 수 있다. Accordingly, ohmic contact between the connection wiring 800 and the back electrode layer 200 may be improved. In particular, the mobility and conductivity of the current flowing along the surface of the back electrode layer 200 used as a back contact of the solar cell may be improved.

상기 전면전극층(800)은 스퍼터링 공정을 진행하여 알루미늄(Al) 또는 알루미나(Al2O3)로 도핑된 산화 아연으로 형성된다. The front electrode layer 800 is formed of zinc oxide doped with aluminum (Al) or alumina (Al 2 O 3 ) through a sputtering process.

상기 전면전극층(800)은 상기 광 흡수층(300)과 pn접합을 형성하는 윈도우(window)층으로서, 태양전지 전면의 투명전극의 기능을 하기 때문에 광투과율이 높고 전기 전도성이 좋은 산화 아연(ZnO)으로 형성된다. The front electrode layer 800 is a window layer forming a pn junction with the light absorbing layer 300. Since the front electrode layer 800 functions as a transparent electrode on the front of the solar cell, zinc oxide (ZnO) having high light transmittance and good electrical conductivity is provided. Is formed.

따라서, 상기 산화 아연에 알루미늄 또는 알루미나를 도핑함으로써 낮은 저항값을 갖는 전극을 형성할 수 있다. Therefore, it is possible to form an electrode having a low resistance value by doping aluminum or alumina to the zinc oxide.

상기 전면전극층(800)인 산화 아연 박막은 RF 스퍼터링 방법으로 ZnO 타겟을 사용하여 증착하는 방법과, Zn 타겟을 이용한 반응성 스퍼터링, 그리고 유기금속화학 증착법 등으로 형성될 수 있다. The zinc oxide thin film, which is the front electrode layer 800, may be formed by depositing using a ZnO target by RF sputtering, reactive sputtering using a Zn target, and organometallic chemical vapor deposition.

또한, 전기광학적 특성이 뛰어난 ITO(Indium Tin Oxide) 박막을 산화 아연 박막 상에 증착한 2중 구조를 형성할 수도 있다. In addition, a double structure in which an indium tin oxide (ITO) thin film having excellent electro-optic properties is deposited on a zinc oxide thin film may be formed.

도 9를 참조하여, 상기 전면전극층(800), 고저항 버퍼층(600), 버퍼층(500) 및 광 흡수층(300)을 관통하는 제3 관통홀(P3)이 형성된다. Referring to FIG. 9, a third through hole P3 penetrating the front electrode layer 800, the high resistance buffer layer 600, the buffer layer 500, and the light absorbing layer 300 is formed.

상기 제3 관통홀(P3)은 상기 합금층(400)을 선택적으로 노출시킬 수 있다. 상기 제3 관통홀(P3)은 상기 제2 관통홀(P2)과 인접하도록 형성될 수 있다. The third through hole P3 may selectively expose the alloy layer 400. The third through hole P3 may be formed to be adjacent to the second through hole P2.

예를 들어, 상기 제3 관통홀(P3)의 폭은 60㎛±20이고 상기 제3 관통홀(P3)과 상기 제2 관통홀(P2)의 갭은 60㎛±20일 수 있다.For example, the width of the third through hole P3 may be 60 μm ± 20 and the gap between the third through hole P3 and the second through hole P2 may be 60 μm ± 20.

상기 제3 관통홀(P3)은 레이저(laser)를 조사하거나, 팁(Tip)과 같은 기계적(mechanical) 방법으로 형성될 수 있다. The third through hole P3 may be formed by irradiating a laser or by a mechanical method such as a tip.

상기 제3 관통홀(P3)이 형성될 때 상기 합금층(400)에 의하여 상기 후면전극의 표면이 보호될 수 있다. When the third through hole P3 is formed, the surface of the back electrode may be protected by the alloy layer 400.

즉, 상기 합금층(400)이 상기 후면전극층(200)의 표면에 형성되어 있으므로, 상기 레이저 또는 팁을 사용한 식각 공정시 상기 합금층(400)이 상기 후면전극층(200)의 보호층 역할을 하게 되어 상기 후면전극층(200)이 손상되는 것을 방지할 수 있다. That is, since the alloy layer 400 is formed on the surface of the back electrode layer 200, the alloy layer 400 serves as a protective layer of the back electrode layer 200 during an etching process using the laser or the tip. As a result, the back electrode layer 200 may be prevented from being damaged.

상기 제3 관통홀(P3)에 의하여 상기 광 흡수층(300), 버퍼층(500), 고저항 버퍼층(600) 및 전면전극층(800)은 셀별로 상호 분리될 수 있다. The light absorbing layer 300, the buffer layer 500, the high resistance buffer layer 600, and the front electrode layer 800 may be separated from each other by the third through hole P3.

이때, 상기 접속배선(800)에 의해 각각의 셀은 서로 연결될 수 있다. 즉, 상기 접속배선(800)은 상호 인접하는 셀의 후면전극층(200)과 전면전극층(800)을 물리적, 전기적으로 연결할 수 있다. In this case, each cell may be connected to each other by the connection wiring 800. That is, the connection wiring 800 may physically and electrically connect the back electrode layer 200 and the front electrode layer 800 of adjacent cells.

도 10은 제1 관통홀(P1)의 하부로 연장된 제1 리세스 홈(250)이 제2 너 비(w2)로 형성되고, 상기 제2 관통홀(P2)의 하부로 연장된 제2 리세스 홈(650)이 제4 너비(w4)로 형성된 것을 나타내는 도면이다. FIG. 10 illustrates that a first recess groove 250 extending below the first through hole P1 is formed as a second width w2 and a second extending below the second through hole P2. The recess groove 650 is formed to have a fourth width w4.

실시예에서는 워터-젯을 이용한 등방성 식각 공정을 통해 제1 관통홀 및 제2 관통홀을 형성할 수 있다. In an embodiment, the first through hole and the second through hole may be formed through an isotropic etching process using a water jet.

이에 따라, 상기 제1 관통홀에서 후면전극층과 상기 기판의 들뜸 현상을 방지하고, 소자의 불량을 방지할 수 있다. Accordingly, it is possible to prevent the back electrode layer and the substrate from being lifted in the first through hole, and to prevent a defect of the device.

또한, 상기 제2 관통홀 형성시 하부의 이셀렌화몰리브덴층을 선택적으로 제거하고, 전면전극과의 컨택 특성을 향상시킬 수 있다. In addition, when forming the second through hole, the lower molybdenum selenide layer may be selectively removed to improve contact characteristics with the front electrode.

또한, 상기 이셀렌화몰리브덴층에 의하여 상기 후면전극의 손상을 방지할 수도 있다.In addition, damage to the back electrode may be prevented by the molybdenum iselenide layer.

또한, 상기 제1 관통홀 및 제2 관통홀 형성시 발생되는 잔여물을 제거하고, 누설전류 발생을 방지할 수 있다. In addition, residues generated when the first through hole and the second through hole are formed may be removed, and leakage current may be prevented.

이에 따라, 태양전지의 전기적 특성을 향상시킬 수 있다. Accordingly, the electrical characteristics of the solar cell can be improved.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description has been made based on the embodiments, these are merely examples and are not intended to limit the present invention. Those skilled in the art to which the present invention pertains may not have been exemplified above without departing from the essential characteristics of the present embodiments. It will be appreciated that many variations and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

도 1 내지 도 10은 실시예에 따른 태양전지의 제조공정을 나타내는 단면도이다. 1 to 10 are cross-sectional views showing a manufacturing process of a solar cell according to the embodiment.

Claims (12)

기판 상에 형성된 후면전극층;A back electrode layer formed on the substrate; 상기 후면전극층을 관통하고 상기 기판을 노출시키는 제1 관통홀;A first through hole penetrating the back electrode layer and exposing the substrate; 상기 기판이 단차를 가지도록 상기 제1 관통홀에서 연장되고, 상기 기판과 접하는 제1 리세스 홈;A first recess groove extending from the first through hole so that the substrate has a step, and in contact with the substrate; 상기 제1 관통홀 및 제1 리세스 홈을 포함하는 후면전극층 상에 형성된 광 흡수층; 및A light absorbing layer formed on the back electrode layer including the first through hole and the first recess groove; And 상기 광 흡수층 상에 형성된 전면전극층을 포함하고, A front electrode layer formed on the light absorbing layer; 상기 제1 리세스 홈은 상기 기판의 표면을 기준으로 오목한 형태로 형성되고, 그 바닥면은 곡면을 가지는 것을 포함하는 태양전지.The first recess groove is formed in a concave shape with respect to the surface of the substrate, the bottom surface of the solar cell comprising a curved surface. 제1항에 있어서,The method of claim 1, 상기 제1 관통홀의 폭은 제1 너비로 형성되고, 상기 제1 리세스 홈의 폭은 제1 너비보다 넓은 제2 너비로 형성된 태양전지. The width of the first through hole is formed in a first width, the width of the first recess groove is formed in a second width wider than the first width. 삭제delete 기판 상에 형성된 후면전극층;A back electrode layer formed on the substrate; 상기 후면전극층 상에 형성된 광 흡수층; A light absorbing layer formed on the back electrode layer; 상기 광 흡수층을 관통하여 상기 후면전극층을 노출시키는 제2 관통홀;A second through hole penetrating the light absorbing layer to expose the back electrode layer; 상기 후면전극층이 단차를 가지도록 상기 제2 관통홀에서 하부로 연장되고, 상기 후면전극층과 접하는 제2 리세스 홈;A second recess groove extending downward from the second through hole so that the back electrode layer has a step, and in contact with the back electrode layer; 상기 제2 관통홀을 포함하는 상기 광 흡수층 상에 형성된 전면전극층을 포함하고, A front electrode layer formed on the light absorbing layer including the second through hole, 상기 제2 리세스 홈은 오목한 형태로 형성되고, 그 바닥면은 곡면을 가지는 것을 포함하는 태양전지.The second recess groove is formed in a concave shape, the bottom surface of the solar cell comprising a curved surface. 제4항에 있어서,5. The method of claim 4, 상기 후면전극층과 상기 광 흡수층의 계면에 형성된 합금층을 더 포함하고,Further comprising an alloy layer formed at the interface between the back electrode layer and the light absorbing layer, 상기 합금층은 이셀렌화몰리브덴(MoSe2)층인 것을 특징으로 하는 태양전지. The alloy layer is a molybdenum selenide (MoSe 2 ) layer, characterized in that the solar cell. 제5항에 있어서,The method of claim 5, 상기 제2 관통홀의 폭은 제3 너비로 형성되고, 상기 제2 리세스 홈의 폭은 제3 너비보다 넓은 제4 너비로 형성된 태양전지. The width of the second through hole is formed in a third width, the width of the second recess groove is formed in a fourth width wider than the third width. 제4항에 있어서,5. The method of claim 4, 상기 전면전극층에서 연장되고 상기 제2 관통홀 통해 상기 후면전극층과 직접 접촉하는 접속배선을 포함하는 태양전지. And a connection wiring extending from the front electrode layer and directly contacting the rear electrode layer through the second through hole. 기판 상에 후면전극층을 형성하는 단계;Forming a back electrode layer on the substrate; 상기 기판이 선택적으로 노출되도록 등방성 식각 공정을 통해 상기 후면전극층에 제1 관통홀을 형성하는 단계;Forming a first through hole in the back electrode layer through an isotropic etching process to selectively expose the substrate; 상기 제1 관통홀을 포함하는 상기 후면전극층 상에 광 흡수층을 형성하는 단계;Forming a light absorbing layer on the back electrode layer including the first through hole; 상기 후면전극층 상에 버퍼층을 형성하는 단계;Forming a buffer layer on the back electrode layer; 상기 후면전극층이 노출되도록 상기 광 흡수층 및 버퍼층을 관통하는 제2 관통홀을 형성하는 단계; 및Forming a second through hole penetrating the light absorbing layer and the buffer layer to expose the back electrode layer; And 상기 버퍼층 상에 전면전극층을 형성하는 단계를 포함하고,Forming a front electrode layer on the buffer layer; 상기 제1 관통홀을 형성할 때 상기 기판이 선택적으로 식각되어 상기 제1 관통홀의 하부에 상기 기판과 접하는 제1 리세스 홈이 형성되고,When the first through hole is formed, the substrate is selectively etched to form a first recess groove in contact with the substrate under the first through hole. 상기 제2 관통홀을 형성할 때 상기 후면전극층이 선택적으로 식각되어 상기 제2 관통홀의 하부에 상기 후면전극층과 접하는 제2 리세스 홈이 형성되고, When forming the second through hole, the back electrode layer is selectively etched to form a second recess groove in contact with the back electrode layer under the second through hole. 상기 제1 리세스 홈 및 제2 리세스 홈의 바닥면은 곡면을 가지는 것을 포함하는 태양전지의 제조방법.The bottom surface of the first recess groove and the second recess groove is a manufacturing method of a solar cell comprising a curved surface. 제8항에 있어서,The method of claim 8, 상기 제1 리세스 홈을 포함하는 제1 관통홀 및 상기 제2 리세스 홈을 포함하는 제2 관통홀은 워터-젯(water zet) 공정으로 형성되는 태양전지의 제조방법. The first through hole including the first recessed groove and the second through hole including the second recessed groove are formed in a water-jet process. 제8항에 있어서,The method of claim 8, 상기 제1 관통홀 및 제2 관통홀의 폭은 제1 너비로 형성되고, 상기 제1 리세스 홈 및 제2 리세스 홈의 폭은 상기 제1 너비 보다 넓은 제2 너비로 형성되는 태양전지의 제조방법.A width of the first through hole and the second through hole is formed to a first width, the width of the first recess groove and the second recess groove is formed in a second width wider than the first width Way. 제8항에 있어서,The method of claim 8, 상기 제1 관통홀 및 제2 관통홀에 대한 등방성 식각 공정의 시간이 연장될수록, 상기 제1 리세스 홈 및 제2 리세스 홈의 폭이 상기 제1 관통홀의 폭보다 넓어지는 태양전지의 제조방법. As the time of the isotropic etching process for the first through hole and the second through hole is extended, the width of the first recess groove and the second recess groove becomes wider than the width of the first through hole. . 제8항에 있어서,The method of claim 8, 상기 광 흡수층을 형성할 때, 상기 광 흡수층과 상기 후면전극층의 계면에 금속간 화합물층인 합금층이 형성되고, When the light absorbing layer is formed, an alloy layer, which is an intermetallic compound layer, is formed at an interface between the light absorbing layer and the back electrode layer, 상기 제2 관통홀 및 제2 리세스 홈에 의하여 상기 합금층이 선택적으로 제거되는 태양전지의 제조방법. And the alloy layer is selectively removed by the second through hole and the second recess groove.
KR1020090098333A 2009-10-15 2009-10-15 Solar cell and method of fabricating the same KR101072188B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020090098333A KR101072188B1 (en) 2009-10-15 2009-10-15 Solar cell and method of fabricating the same
JP2012534116A JP2013508945A (en) 2009-10-15 2010-10-15 Photovoltaic power generation apparatus and manufacturing method thereof
PCT/KR2010/007086 WO2011046388A2 (en) 2009-10-15 2010-10-15 Solar photovoltaic device and a production method for the same
EP10823627.4A EP2439786A4 (en) 2009-10-15 2010-10-15 Solar photovoltaic device and a production method for the same
CN2010800459370A CN102576764A (en) 2009-10-15 2010-10-15 Solar photovoltaic device and a production method for the same
US13/381,795 US8822809B2 (en) 2009-10-15 2010-10-15 Solar cell apparatus and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090098333A KR101072188B1 (en) 2009-10-15 2009-10-15 Solar cell and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20110041248A KR20110041248A (en) 2011-04-21
KR101072188B1 true KR101072188B1 (en) 2011-10-10

Family

ID=44047258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090098333A KR101072188B1 (en) 2009-10-15 2009-10-15 Solar cell and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101072188B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101382995B1 (en) 2012-03-27 2014-04-09 엘지이노텍 주식회사 Solar cell and method of fabricating the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101272997B1 (en) 2011-10-18 2013-06-10 엘지이노텍 주식회사 Solar cell apparatus and method of fabricating the same
KR101299584B1 (en) * 2011-11-28 2013-08-26 금호전기주식회사 Thin-film solar cell and its manufacturing method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
'실리콘 박막 태양전지 기술', 이헌민, 물리학과 첨단기술, 2008.8.
'화합물 박막 태양전지', 윤재호, 물리학과 첨단기술, 2008.8.*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101382995B1 (en) 2012-03-27 2014-04-09 엘지이노텍 주식회사 Solar cell and method of fabricating the same

Also Published As

Publication number Publication date
KR20110041248A (en) 2011-04-21

Similar Documents

Publication Publication Date Title
KR101081294B1 (en) Solar cell and method of fabricating the same
JP2013508945A (en) Photovoltaic power generation apparatus and manufacturing method thereof
JP6055787B2 (en) Solar cell and manufacturing method thereof
KR101144570B1 (en) Solar cell and method of fabircating the same
KR101072089B1 (en) Solar cell and method of fabircating the same
KR101172132B1 (en) Solar cell and method of fabricating the same
KR101091475B1 (en) Solar cell and method of fabircating the same
KR101081075B1 (en) Solar cell and method of fabricating the same
KR101114018B1 (en) Solar cell and method of fabricating the same
KR101091357B1 (en) Solar cell and method of fabricating the same
KR101072188B1 (en) Solar cell and method of fabricating the same
KR101072106B1 (en) Solar cell and method of fabircating the same
KR101592582B1 (en) Solar cell and method of fabircating the same
KR101091359B1 (en) Solar cell and mehtod of fabricating the same
KR20110035733A (en) Solar cell and method of fabircating the same
KR101028310B1 (en) Solar cell and method of fabricating the same
KR101072170B1 (en) Solar cell and method of fabricating the same
KR101103960B1 (en) Tip, the solar cell and methdo of fabricating the solar cell using the tip
KR101063721B1 (en) Solar cell and manufacturing method thereof
KR101034146B1 (en) Solar cell and method of fabricating the same
KR101144447B1 (en) Solar cell apparatus and method of fabricating the same
KR20120022231A (en) Solar cell apparatus and method of fabricating the same
KR101091499B1 (en) Tip, the solar cell and method of fabricating the solar cell using the tip
KR20110036376A (en) Solar cell and method of fabricating the same
KR101063641B1 (en) Solar cell and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 9