KR101072170B1 - Solar cell and method of fabricating the same - Google Patents

Solar cell and method of fabricating the same Download PDF

Info

Publication number
KR101072170B1
KR101072170B1 KR1020090106763A KR20090106763A KR101072170B1 KR 101072170 B1 KR101072170 B1 KR 101072170B1 KR 1020090106763 A KR1020090106763 A KR 1020090106763A KR 20090106763 A KR20090106763 A KR 20090106763A KR 101072170 B1 KR101072170 B1 KR 101072170B1
Authority
KR
South Korea
Prior art keywords
back electrode
hole
light absorbing
layer
absorbing layer
Prior art date
Application number
KR1020090106763A
Other languages
Korean (ko)
Other versions
KR20110049971A (en
Inventor
백정식
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090106763A priority Critical patent/KR101072170B1/en
Priority to JP2012534116A priority patent/JP2013508945A/en
Priority to EP10823627.4A priority patent/EP2439786A4/en
Priority to US13/381,795 priority patent/US8822809B2/en
Priority to CN2010800459370A priority patent/CN102576764A/en
Priority to PCT/KR2010/007086 priority patent/WO2011046388A2/en
Publication of KR20110049971A publication Critical patent/KR20110049971A/en
Application granted granted Critical
Publication of KR101072170B1 publication Critical patent/KR101072170B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0463PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0749Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/541CuInSe2 material PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

실시예에 따른 태양전지는, 기판 상에 형성된 후면전극; 상기 후면전극 상에 형성된 광 흡수층; 상기 후면전극과 상기 광 흡수층 사이에 배치되며, 상기 후면전극의 표면상에 형성된 합금막; 상기 광 흡수층 상에 형성된 버퍼층; 상기 광 흡수층, 버퍼층 및 합금막을 관통하여 상기 후면전극을 노출시키는 관통홀; 상기 후면전극이 단차를 가지도록 상기 관통홀 아래에 형성된 리세스 홈; 및 상기 버퍼층 상에 형성된 전면전극을 포함한다. 따라서, 상기 관통홀을 통해 상기 전면전극과 상기 후면전극이 직접 접촉하여 전기적 특성을 향상시킬 수 있다. Solar cell according to the embodiment, the back electrode formed on the substrate; A light absorbing layer formed on the back electrode; An alloy film disposed between the back electrode and the light absorbing layer and formed on a surface of the back electrode; A buffer layer formed on the light absorbing layer; A through hole exposing the back electrode through the light absorbing layer, the buffer layer and the alloy film; A recess groove formed under the through hole so that the rear electrode has a step; And a front electrode formed on the buffer layer. Therefore, the front electrode and the rear electrode directly contact with each other through the through hole, thereby improving electrical characteristics.

태양전지, CIGS 광 흡수층 Solar cell, CIGS light absorption layer

Description

태양전지 및 이의 제조방법{SOLAR CELL AND METHOD OF FABRICATING THE SAME}SOLAR CELL AND METHOD OF FABRICATING THE SAME

실시예는 태양전지에 관한 것이다. Embodiments relate to solar cells.

최근 에너지 수요가 증가함에 따라서, 태양광 에너지를 전기에너지로 변환시키는 태양전지에 대한 개발이 진행되고 있다. Recently, as energy demand increases, development of a solar cell converting solar energy into electrical energy is in progress.

특히, 유리 기판, 금속 후면 전극층, p형 CIGS 계 광 흡수층, 고저항 버퍼층, n형 창층 등을 포함하는 기판 구조의 pn 헤테로 접합 장치인 CIGS계 태양전지가 널리 사용되고 있다. In particular, CIGS-based solar cells that are pn heterojunction devices having a substrate structure including a glass substrate, a metal back electrode layer, a p-type CIGS-based light absorbing layer, a high resistance buffer layer, an n-type window layer, and the like are widely used.

이러한 태양전지는 복수개의 셀이 상호 연결되어 형성되는 것으로, 각의 셀들의 전기적인 특성을 향상시키기 위한 연구들이 진행되고 있다. Such a solar cell is formed by connecting a plurality of cells to each other, and researches for improving electrical characteristics of each cell are being conducted.

실시예는 태양전지 셀들의 컨택 특성을 향상시킬 수 있는 태양전지 및 이의 제조방법을 제공한다. The embodiment provides a solar cell and a method of manufacturing the same that can improve contact characteristics of solar cells.

실시예에 따른 태양전지는, 기판 상에 형성된 후면전극; 상기 후면전극 상에 형성된 광 흡수층; 상기 후면전극과 상기 광 흡수층 사이에 배치되며, 상기 후면전극의 표면상에 형성된 합금막; 상기 광 흡수층 상에 형성된 버퍼층; 상기 광 흡수층, 버퍼층 및 합금막을 관통하여 상기 후면전극을 노출시키는 관통홀; 상기 후면전극이 단차를 가지도록 상기 관통홀 아래에 형성된 리세스 홈; 및 상기 버퍼층 상에 형성된 전면전극을 포함한다. Solar cell according to the embodiment, the back electrode formed on the substrate; A light absorbing layer formed on the back electrode; An alloy film disposed between the back electrode and the light absorbing layer and formed on a surface of the back electrode; A buffer layer formed on the light absorbing layer; A through hole exposing the back electrode through the light absorbing layer, the buffer layer and the alloy film; A recess groove formed under the through hole so that the rear electrode has a step; And a front electrode formed on the buffer layer.

실시에에 따른 태양전지의 제조방법은, 기판 상에 후면전극을 형성하는 단계; 상기 후면전극 상에 광 흡수층을 형성하고, 상기 후면전극과 상기 광 흡수층의 상호 반응에 의하여 상기 후면전극의 표면에 합금막이 형성되는 단계; 상기 광 흡수층 상에 버퍼층을 형성하는 단계; 상기 후면전극이 노출되도록 상기 광 흡수층, 버퍼층 및 합금막을 관통하는 관통홀을 형성하는 단계; 상기 관통홀 바닥면의 상기 후면전극의 일부를 제거하여 리세스 홈을 형성하는 단계; 및 상기 버퍼층 상에 전면전극을 형성하고, 상기 전면전극 물질이 상기 관통홀 및 리세스 홈에 갭필되어 접속배선을 형성하는 단계를 포함한다. According to one or more exemplary embodiments, a method of manufacturing a solar cell includes: forming a back electrode on a substrate; Forming a light absorbing layer on the back electrode, and forming an alloy film on the surface of the back electrode by mutual reaction between the back electrode and the light absorbing layer; Forming a buffer layer on the light absorbing layer; Forming a through hole penetrating the light absorbing layer, the buffer layer, and the alloy film to expose the back electrode; Removing a portion of the back electrode on the bottom surface of the through hole to form a recess groove; And forming a front electrode on the buffer layer, wherein the front electrode material is gap-filled in the through hole and the recess groove to form a connection wiring.

실시예에 의하면, CIGS 광 흡수층의 백 컨택으로 사용되는 후면전극의 표면에 형성된 합금막을 선택적으로 제거하여, 전면전극과의 오믹컨택 특성을 향상시킬 수 있다. According to the embodiment, it is possible to selectively remove the alloy film formed on the surface of the back electrode used as the back contact of the CIGS light absorbing layer, it is possible to improve the ohmic contact characteristics with the front electrode.

즉, 상기 전면전극에서 연장된 접속배선을 형성하기 위한 관통홀 형성시 상기 후면전극 표면의 합금막을 제거하여 상기 후면전극을 노출시킬 수 있다. That is, when forming a through hole for forming a connection wiring extending from the front electrode, the back electrode may be exposed by removing the alloy film on the back electrode surface.

상기 관통홀 형성시 상기 후면전극의 일부가 제거되어 상기 관통홀의 하부에 리세스 홈이 형성될 수 있다. When the through hole is formed, a portion of the rear electrode may be removed to form a recess groove under the through hole.

상기 리세스 홈에 의하여 상기 후면전극과 상기 접속배선의 접촉면적이 확장되어, 전기적 특성을 향상시킬 수 있다. The recess groove extends the contact area between the back electrode and the connection wiring, thereby improving electrical characteristics.

또한, 상기 관통홀과 상기 리세스 홈이 동시에 형성되므로, 공정을 단순화시킬 수 있다. In addition, since the through hole and the recess groove are formed at the same time, the process can be simplified.

또한, 상기 CIGS 광 흡수층을 관통하여 셀들을 분리하는 분리패턴 형성시 상기 합금막에 상기 후면전극의 표면손상을 방지할 수 있다. In addition, when forming a separation pattern for separating the cells through the CIGS light absorbing layer it can prevent the surface damage of the back electrode on the alloy film.

실시 예의 설명에 있어서, 각 기판, 층, 막 또는 전극 등이 각 기판, 층, 막, 또는 전극 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In the description of the embodiments, where each substrate, layer, film, or electrode is described as being formed "on" or "under" of each substrate, layer, film, or electrode, etc. , "On" and "under" include both "directly" or "indirectly" formed through other components. In addition, the upper or lower reference of each component is described with reference to the drawings. The size of each component in the drawings may be exaggerated for description, and does not mean a size that is actually applied.

도 1 내지 도 9을 참조하여, 실시예에 태양전지 및 이의 제조방법을 구체적으로 설명한다. 1 to 9, a solar cell and a method of manufacturing the same will be described in detail with reference to Examples.

도 1을 참조하여, 기판(100) 상에 후면전극층(201)이 형성된다. Referring to FIG. 1, a back electrode layer 201 is formed on a substrate 100.

상기 기판(100)은 유리가 사용될 수 있으며, 세라믹 기판, 금속기판 또는 폴리머 기판 등도 사용될 수 있다. The substrate 100 may be glass, and a ceramic substrate, a metal substrate, or a polymer substrate may also be used.

예를 들어, 유리 기판으로는 소다라임 유리(sodalime galss) 또는 고변형점 소다유리(high strained point soda glass)를 사용할 수 있다. 금속기판으로는 스테인레스 스틸 또는 티타늄을 포함하는 기판을 사용할 수 있다. 폴리머 기판으로는 폴리이미드(polyimide)를 사용할 수 있다. For example, soda lime glass (sodalime galss) or high strained soda glass (high strained point soda glass) may be used as the glass substrate. As the metal substrate, a substrate including stainless steel or titanium may be used. As the polymer substrate, polyimide may be used.

상기 기판(100)은 투명할 수 있다. 상기 기판(100)은 리지드(rigid)하거나 플렉서블(flexible) 할 수 있다. The substrate 100 may be transparent. The substrate 100 may be rigid or flexible.

상기 후면전극층(201)은 금속 등의 도전체로 형성될 수 있다. The back electrode layer 201 may be formed of a conductor such as metal.

예를 들어, 상기 후면전극층(201)은 몰리브덴(Mo)을 타겟(target)으로 사용하여, 스퍼터링(sputtering) 공정에 의해 형성될 수 있다.For example, the back electrode layer 201 may be formed by a sputtering process using molybdenum (Mo) as a target.

이는, 몰리브덴(Mo)이 가진 높은 전기 전도도, 광 흡수층과의 오믹(ohmic) 접합, Se 분위기 하에서의 고온 안정성 때문이다. This is because of the high electrical conductivity of molybdenum (Mo), ohmic bonding with the light absorbing layer, and high temperature stability under Se atmosphere.

상기 후면전극층(201)인 몰리브덴 박막은 전극으로서 비저항이 낮아야하고, 열팽창 계수의 차이로 인하여 박리현상이 일어나지 않도록 기판(100)에의 점착성이 뛰어나야 한다. The molybdenum thin film as the back electrode layer 201 should have a low specific resistance as an electrode and have excellent adhesion to the substrate 100 so that peeling does not occur due to a difference in thermal expansion coefficient.

예를 들어, 상기 후면전극층(201)은 1000nm±100nm의 두께로 형성될 수 있고, 약 0.3Ω/□의 면저항을 가질 수 있다. For example, the back electrode layer 201 may be formed to a thickness of 1000 nm ± 100 nm, and may have a sheet resistance of about 0.3 Ω / □.

한편, 상기 후면전극층(201)을 형성하는 물질은 이에 한정되지 않고, 나트륨(Na) 이온이 도핑된 몰리브덴(Mo)으로 형성될 수도 있다. The material forming the back electrode layer 201 is not limited thereto, and may be formed of molybdenum (Mo) doped with sodium (Na) ions.

도면에 도시되지는 않았지만, 상기 후면전극층(201)은 적어도 하나 이상의 층으로 형성될 수 있다. 상기 후면전극층(201)이 복수개의 층으로 형성될 때, 상기 후면전극층(201)을 이루는 층들은 서로 다른 물질로 형성될 수 있다. Although not shown, the back electrode layer 201 may be formed of at least one layer. When the back electrode layer 201 is formed of a plurality of layers, the layers constituting the back electrode layer 201 may be formed of different materials.

도 2를 참조하여, 상기 후면전극층(201)에 제1 관통홀(P1)이 형성되고, 다수개의 후면전극(200)이 패터닝된다. Referring to FIG. 2, a first through hole P1 is formed in the back electrode layer 201, and a plurality of back electrodes 200 is patterned.

상기 제1 관통홀(P1)은 상기 기판(100)의 상면을 선택적으로 노출시킬 수 있다. The first through hole P1 may selectively expose the top surface of the substrate 100.

예를 들어, 상기 제1 관통홀(P1)은 기계적 장치 또는 레이저 장치에 의하여 패터닝 될 수 있다. 상기 제1 관통홀의 폭은 80㎛±20 일 수 있다. For example, the first through hole P1 may be patterned by a mechanical device or a laser device. The width of the first through hole may be 80 μm ± 20.

상기 제1 관통홀(P1)에 의하여 상기 후면전극(200)은 스트라이프(stripe) 형태 또는 매트릭스(matrix) 형태로 배치될 수 있으며, 각각의 셀에 대응할 수 있다. The back electrode 200 may be arranged in the form of a stripe or a matrix by the first through hole P1, and may correspond to each cell.

한편, 상기 후면전극(200)은 상기의 형태에 한정되지 않고, 다양한 형태로 형성될 수 있다. On the other hand, the back electrode 200 is not limited to the above form, it may be formed in various forms.

도 3을 참조하여, 상기 후면전극(200) 및 제1 관통홀(P1) 상에 광 흡수층(301)이 형성된다. Referring to FIG. 3, a light absorbing layer 301 is formed on the back electrode 200 and the first through hole P1.

상기 광 흡수층(301)은 Ⅰb-Ⅲb-Ⅵb계 화합물을 포함한다.The light absorbing layer 301 includes an Ib-IIIb-VIb-based compound.

더 자세하게, 상기 광 흡수층(301)은 구리-인듐-갈륨-셀레나이드계(Cu(In, Ga)Se2, CIGS계) 화합물을 포함한다.In more detail, the light absorbing layer 301 includes a copper-indium-gallium-selenide-based (Cu (In, Ga) Se 2 , CIGS-based) compound.

이와는 다르게, 상기 광 흡수층(301)은 구리-인듐-셀레나이드계(CuInSe2, CIS계) 화합물 또는 구리-갈륨-셀레나이드계(CuGaSe2, CIS계) 화합물을 포함할 수 있다.Alternatively, the light absorbing layer 301 may include a copper-indium selenide-based (CuInSe 2 , CIS-based) compound or a copper-gallium-selenide-based (CuGaSe 2 , CIS-based) compound.

예를 들어, 상기 광 흡수층(301)을 형성하기 위해서, 구리 타겟, 인듐 타겟 및 갈륨 타겟을 사용하여, 상기 후면전극(200) 및 제1 관통홀(P1) 상에 CIG계 금속 프리커서(precursor)막이 형성된다. For example, to form the light absorbing layer 301, a CIG-based metal precursor is formed on the back electrode 200 and the first through hole P1 by using a copper target, an indium target, and a gallium target. A film is formed.

이후, 상기 금속 프리커서막은 셀레니제이션(selenization) 공정에 의해서, 셀레늄(Se)과 반응하여 CIGS계 광 흡수층(301)이 형성된다.Thereafter, the metal precursor film is reacted with selenium (Se) by a selenization process to form a CIGS-based light absorbing layer 301.

또한, 상기 광 흡수층(301)은 구리,인듐,갈륨,셀레나이드(Cu, In, Ga, Se)를 동시증착법(co-evaporation)에 의해 형성할 수도 있다.In addition, the light absorbing layer 301 may form copper, indium, gallium, selenide (Cu, In, Ga, Se) by co-evaporation.

예를 들어, 상기 광 흡수층(301)은 약 2000±500nm 일 수 있다.For example, the light absorbing layer 301 may be about 2000 ± 500 nm.

상기 광 흡수층(301)은 외부의 광을 입사 받아, 전기 에너지로 변환시킨다. 상기 광 흡수층(301)은 광전효과에 의해서 광 기전력을 생성한다.The light absorbing layer 301 receives external light and converts the light into electrical energy. The light absorbing layer 301 generates photo electromotive force by the photoelectric effect.

한편, 상기 광 흡수층(301)의 셀레니제이션 공정을 진행할 때, 상기 후면전극(200)을 이루는 금속원소와 상기 광 흡수층(301)을 이루는 원소가 상호 반응에 의하여 결합될 수 있다. 이에 따라, 금속간 화합물인 합금막(250)이 상기 후면전극(200)의 표면에 형성될 수 있다. Meanwhile, when the selenization process of the light absorbing layer 301 is performed, the metal elements constituting the back electrode 200 and the elements constituting the light absorbing layer 301 may be coupled by mutual reaction. Accordingly, the alloy film 250, which is an intermetallic compound, may be formed on the surface of the back electrode 200.

예를 들어, 상기 합금막(250)은 몰리브덴(Mo)과 셀레나이드(Se)의 화합물인 이셀렌화몰리브덴(MoSe2)일 수 있다. For example, the alloy layer 250 may be molybdenum selenide (MoSe 2 ), which is a compound of molybdenum (Mo) and selenide (Se).

상기 합금막(250)은 상기 광 흡수층과 상기 후면전극(200)이 접촉하는 계면에 형성되고, 상기 후면전극(200)의 표면을 보호할 수 있다. The alloy film 250 may be formed at an interface between the light absorbing layer and the back electrode 200 to protect the surface of the back electrode 200.

상기 합금막(250)은 상기 제1 관통홀(P1)을 통해 노출된 상기 기판(100)의 표면에는 형성되지 않으므로, 상기 제1 관통홀(P1)의 내부에 상기 광 흡수층(301)이 갭필될 수 있다. Since the alloy layer 250 is not formed on the surface of the substrate 100 exposed through the first through hole P1, the light absorbing layer 301 is gapfilled in the first through hole P1. Can be.

상기 합금막(250)으로 사용되는 이셀렌화몰리브덴은 상기 후면전극(200)인 몰리브덴 박막보다 높은 면저항을 가진다. 따라서, 전면전극과의 오믹컨택 특성을 향상시키기 위하여 상기 전면전극과 접하는 상기 후면전극(200) 상부의 합금막(250)의 제거가 요구된다. Molybdenum selenide used as the alloy film 250 has a higher sheet resistance than the molybdenum thin film which is the back electrode 200. Therefore, in order to improve ohmic contact characteristics with the front electrode, it is required to remove the alloy film 250 on the back electrode 200 in contact with the front electrode.

도 4를 참조하여, 상기 광 흡수층(301) 상에 버퍼층(401) 및 고저항 버퍼층(501)이 형성된다. Referring to FIG. 4, a buffer layer 401 and a high resistance buffer layer 501 are formed on the light absorbing layer 301.

상기 버퍼층(401)은 상기 광 흡수층(301) 상에 적어도 하나 이상의 층으로 형성될 수 있으며, 화학 용액 증착법(chemical bath deposition: CBD)에 의하여 황화 카드뮴(CdS)으로 형성될 수 있다. The buffer layer 401 may be formed of at least one layer on the light absorbing layer 301, and may be formed of cadmium sulfide (CdS) by chemical bath deposition (CBD).

이때, 상기 버퍼층(401)은 n형 반도체 층이고, 상기 광 흡수층(301)은 p형 반도체 층이다. 따라서, 상기 광 흡수층(301) 및 버퍼층(401)은 pn 접합을 형성한다. In this case, the buffer layer 401 is an n-type semiconductor layer, and the light absorbing layer 301 is a p-type semiconductor layer. Thus, the light absorbing layer 301 and the buffer layer 401 form a pn junction.

상기 고저항 버퍼층(501)은 상기 버퍼층(401) 상에 투명전극층으로 형성될 수 있다. The high resistance buffer layer 501 may be formed as a transparent electrode layer on the buffer layer 401.

예를 들어, 상기 고저항 버퍼층(501)은 ITO, ZnO 및 i-ZnO 중 어느로 형성될 수 있다. For example, the high resistance buffer layer 501 may be formed of any one of ITO, ZnO, and i-ZnO.

상기 고저항 버퍼층(501)은 산화 아연(ZnO)을 타겟으로 한 스퍼터링 공정을 진행하여, 산화 아연층으로 형성될 수 있다. The high resistance buffer layer 501 may be formed of a zinc oxide layer by performing a sputtering process targeting zinc oxide (ZnO).

상기 버퍼층(401) 및 고저항 버퍼층(501)은 상기 광 흡수층(301)과 이후 형성될 전면전극의 사이에 배치된다.The buffer layer 401 and the high resistance buffer layer 501 are disposed between the light absorbing layer 301 and the front electrode to be formed later.

즉, 상기 광 흡수층(301)과 전면전극은 격자상수와 에너지 밴드 갭의 차이가 크기 때문에, 밴드 갭이 두 물질의 중간에 위치하는 상기 버퍼층(401) 및 고저항 버퍼층(501)을 삽입하여 양호한 접합을 형성할 수 있다. That is, since the difference between the lattice constant and the energy band gap is large between the light absorbing layer 301 and the front electrode, the buffer layer 401 and the high resistance buffer layer 501 having a band gap in between the two materials are inserted. A junction can be formed.

본 실시예에서 두개의 버퍼층(401)을 상기 광 흡수층(301) 상에 형성하였지만, 이에 한정되지 않고, 상기 버퍼층(401)은 단일층으로 형성될 수도 있다. Although two buffer layers 401 are formed on the light absorbing layer 301 in this embodiment, the present invention is not limited thereto, and the buffer layer 401 may be formed as a single layer.

도 5를 참조하여, 상기 고저항 버퍼층(501), 버퍼층(401), 광 흡수층(301) 및 합금막(250)을 관통하는 제2 관통홀(P2)이 형성된다. 상기 제2 관통홀(P2)은 상기 후면전극(200)을 노출시킬 수 있다. Referring to FIG. 5, a second through hole P2 penetrating the high resistance buffer layer 501, the buffer layer 401, the light absorbing layer 301, and the alloy film 250 is formed. The second through hole P2 may expose the back electrode 200.

특히, 상기 제2 관통홀(P2)이 형성될 때 상기 후면전극(200)의 일부가 리세스(recess)되어 리세스 홈(210)이 형성될 수 있다. In particular, when the second through hole P2 is formed, a portion of the back electrode 200 may be recessed to form a recess groove 210.

상기 제2 관통홀(P2) 및 리세스 홈(210)은 상기 제1 관통홀(P1)에 인접하여 형성될 수 있다. 예를 들어, 상기 제2 관통홀(P2)의 폭은 80㎛±20이고 상기 제2 관통홀(P2)과 상기 제1 관통홀(P1)의 갭은 80㎛±20일 수 있다. The second through hole P2 and the recess groove 210 may be formed adjacent to the first through hole P1. For example, the width of the second through hole P2 may be 80 μm ± 20 and the gap between the second through hole P2 and the first through hole P1 may be 80 μm ± 20.

상기 리세스 홈(210)이 상기 후면전극(200)의 일부를 식각하여 형성되므로, 상기 제2 관통홀(P2) 하부의 상기 후면전극(200)의 표면은 단차를 가지게 된다. 즉, 상기 리세스 홈(210)에 의하여 노출된 상기 후면전극(200)의 단면적은 확장될 수 있다.Since the recess groove 210 is formed by etching a portion of the back electrode 200, the surface of the back electrode 200 under the second through hole P2 has a step. That is, the cross-sectional area of the back electrode 200 exposed by the recess groove 210 may be extended.

상기 제2 관통홀(P2)에 의하여 상기 합금막(250)이 제거되어 상기 후면전극(200)은 노출될 수 있다. 특히, 상기 리세스 홈(210)이 상기 후면전극(200)의 일부 제거하므로, 상기 제2 관통홀(P2) 하부의 상기 합금막(250)은 완전히 제거할 수 있다. The alloy layer 250 may be removed by the second through hole P2 to expose the back electrode 200. In particular, since the recess groove 210 partially removes the rear electrode 200, the alloy layer 250 under the second through hole P2 may be completely removed.

상기 제2 관통홀(P2) 및 상기 리세스 홈(210)은 레이저 공정을 통해 형성될 수 있다. The second through hole P2 and the recess groove 210 may be formed through a laser process.

도 6을 참조하여, 상기 고저항 버퍼층(501) 상에 투명한 도전물질을 적층하고, 전면전극층(601)이 형성된다. Referring to FIG. 6, a transparent conductive material is stacked on the high resistance buffer layer 501, and a front electrode layer 601 is formed.

상기 전면전극층(601)이 형성될 때, 상기 투명한 도전물질이 상기 제2 관통홀(P2) 및 리세스 홈(210)에도 삽입되어 접속배선(700)을 형성할 수 있다. When the front electrode layer 601 is formed, the transparent conductive material may be inserted into the second through hole P2 and the recess groove 210 to form a connection wiring 700.

상기 접속배선(700)은 상기 제2 관통홀(P2)을 통해 상기 후면전극(200)과 직접 연결될 수 있다. 특히, 상기 접속배선(700)은 상기 리세스 홈(210)에 의하여 상기 후면전극(200)과의 접촉면적을 확장시킬 수 있다. The connection wiring 700 may be directly connected to the rear electrode 200 through the second through hole P2. In particular, the connection wiring 700 may extend the contact area with the back electrode 200 by the recess groove 210.

이에 따라, 상기 접속배선(700)과 상기 후면전극(200)의 오믹(ohmic) 컨택이 향상될 수 있다. 특히, 상기 태양전지의 백 컨택(back contact)으로 사용되는 후면전극(200)의 표면을 따라 흐르는 전류의 이동성 및 전도성이 향상될 수 있다. Accordingly, ohmic contact between the connection line 700 and the back electrode 200 may be improved. In particular, the mobility and conductivity of the current flowing along the surface of the back electrode 200 used as a back contact of the solar cell may be improved.

상기 전면전극층(601)은 스퍼터링 공정을 진행하여 알루미늄(Al) 또는 알루미나(Al2O3)로 도핑된 산화 아연으로 형성된다. The front electrode layer 601 is formed of zinc oxide doped with aluminum (Al) or alumina (Al 2 O 3 ) by a sputtering process.

상기 전면전극층(601)은 상기 광 흡수층(301)과 pn접합을 형성하는 윈도우(window)층으로서, 태양전지 전면의 투명전극의 기능을 하기 때문에 광투과율이 높고 전기 전도성이 좋은 산화 아연(ZnO)으로 형성된다. The front electrode layer 601 is a window layer forming a pn junction with the light absorbing layer 301. Since the front electrode layer 601 functions as a transparent electrode on the front of the solar cell, zinc oxide (ZnO) having high light transmittance and good electrical conductivity is provided. Is formed.

따라서, 상기 산화 아연에 알루미늄 또는 알루미나를 도핑함으로써 낮은 저항값을 갖는 전극을 형성할 수 있다. Therefore, it is possible to form an electrode having a low resistance value by doping aluminum or alumina to the zinc oxide.

상기 전면전극층(601)인 산화 아연 박막은 RF 스퍼터링 방법으로 ZnO 타겟을 사용하여 증착하는 방법과, Zn 타겟을 이용한 반응성 스퍼터링, 그리고 유기금속화학 증착법 등으로 형성될 수 있다. The zinc oxide thin film, which is the front electrode layer 601, may be formed by depositing using a ZnO target using RF sputtering, reactive sputtering using a Zn target, and organometallic chemical vapor deposition.

또한, 전기광학적 특성이 뛰어난 ITO(Indium Tin Oxide) 박막을 산화 아연 박막 상에 증착한 2중 구조를 형성할 수도 있다. In addition, a double structure in which an indium tin oxide (ITO) thin film having excellent electro-optic properties is deposited on a zinc oxide thin film may be formed.

도 7을 참조하여, 상기 전면전극층(601), 고저항 버퍼층(501), 버퍼층(401) 및 광 흡수층(301)을 관통하는 제3 관통홀(P3)이 형성된다. Referring to FIG. 7, a third through hole P3 penetrating the front electrode layer 601, the high resistance buffer layer 501, the buffer layer 401, and the light absorbing layer 301 is formed.

상기 제3 관통홀(P3)은 상기 합금막(250)을 선택적으로 노출시킬 수 있다. 상기 제3 관통홀(P3)은 상기 제2 관통홀(P2)과 인접하도록 형성될 수 있다. The third through hole P3 may selectively expose the alloy layer 250. The third through hole P3 may be formed to be adjacent to the second through hole P2.

예를 들어, 상기 제3 관통홀(P3)의 폭은 80㎛±20이고 상기 제3 관통홀(P3)과 상기 제2 관통홀(P2)의 갭은 80㎛±20일 수 있다.For example, the width of the third through hole P3 may be 80 μm ± 20, and the gap between the third through hole P3 and the second through hole P2 may be 80 μm ± 20.

상기 제3 관통홀(P3)은 레이저(laser)를 조사하거나, 팁(Tip)과 같은 기계적(mechanical) 방법으로 형성될 수 있다. The third through hole P3 may be formed by irradiating a laser or by a mechanical method such as a tip.

상기 제3 관통홀(P3)이 형성될 때 상기 합금막(250)에 의하여 상기 후면전극의 표면이 보호될 수 있다. When the third through hole P3 is formed, the surface of the back electrode may be protected by the alloy film 250.

즉, 상기 합금막(250)이 상기 후면전극(200)의 표면에 형성되어 있으므로, 상기 레이저 또는 팁을 사용한 식각 공정시 상기 합금막(250)이 상기 후면전극(200)의 보호층 역할을 하게 되어 상기 후면전극(200)이 손상되는 것을 방지할 수 있다. That is, since the alloy film 250 is formed on the surface of the back electrode 200, the alloy film 250 serves as a protective layer of the back electrode 200 during an etching process using the laser or the tip. As a result, the back electrode 200 may be prevented from being damaged.

상기 제3 관통홀(P3)에 의하여 상호 분리된 광 흡수패턴(300), 버퍼 패턴(400), 고저항 버퍼 패턴(500) 및 전면전극(600)이 형성된다. 즉, 상기 제3 관통홀(P3)에 의하여 셀들은 상호 분리될 수 있다. The light absorption pattern 300, the buffer pattern 400, the high resistance buffer pattern 500, and the front electrode 600, which are separated from each other by the third through hole P3, are formed. That is, the cells may be separated from each other by the third through hole P3.

이때, 상기 접속배선(700)에 의해 각각의 셀은 서로 연결될 수 있다. 즉, 상기 접속배선(700)은 상호 인접하는 셀의 후면전극(200)과 전면전극(600)을 물리적, 전기적으로 연결할 수 있다. In this case, each cell may be connected to each other by the connection wiring 700. That is, the connection wiring 700 may physically and electrically connect the rear electrode 200 and the front electrode 600 of adjacent cells.

상기와 같이 후면전극 표면에 형성된 이셀렌화몰리브덴층을 선택적으로 제거함으로써, 상기 전면전극과의 오믹컨택 특성을 향상시킬 수 있다. By selectively removing the molybdenum selenide layer formed on the back electrode surface as described above, the ohmic contact property with the front electrode can be improved.

또한, 상기 이셀렌화몰리브덴층에 의하여 상기 후면전극의 손상을 방지할 수도 있다. In addition, damage to the back electrode may be prevented by the molybdenum iselenide layer.

이에 따라, 태양전지의 전기적 특성을 향상시킬 수 있다. Accordingly, the electrical characteristics of the solar cell can be improved.

도 8 및 도 9는 레이저 공정을 통해 형성된 제2 관통홀(P2) 및 리세스 홈(220)의 표면이 곡면 형태로 형성된 것을 도시한 단면도이다. 8 and 9 are cross-sectional views illustrating surfaces of the second through hole P2 and the recess groove 220 formed through the laser process in a curved shape.

도 8에 도시된 바와 같이, 상기 제2 관통홀(P2)은 레이저 공정을 통해 형성 되므로 상기 제2 관통홀(P2)의 측벽 중 적어도 어느 하나의 영역에는 곡면 형태의 홈(230)이 형성될 수 있다. As shown in FIG. 8, since the second through hole P2 is formed through a laser process, a curved groove 230 may be formed in at least one of the sidewalls of the second through hole P2. Can be.

즉, 상기 제2 관통홀(P2)의 측벽에 의하여 노출된 상기 고저항 버퍼층(501), 버퍼층(401), 광 흡수층(301) 및 합금막(250)의 측면에 곡면 형태의 상기 홈(230)이 형성될 수 있다. That is, the groove 230 having a curved shape on the side surfaces of the high resistance buffer layer 501, the buffer layer 401, the light absorbing layer 301, and the alloy film 250 exposed by the sidewall of the second through hole P2. ) May be formed.

상기 홈(120)에 의하여 상기 제2 관통홀(P2) 측벽의 표면적은 확장되고, 이후 전면전극(600)과의 컨택특성이 향상될 수 있다. The surface area of the sidewall of the second through hole P2 may be extended by the groove 120, and then contact characteristics with the front electrode 600 may be improved.

또한, 상기 제2 관통홀(P2)에서 연장된 리세스 홈(220)의 바닥면도 오목한 곡면 형태로 형성될 수 있다.In addition, the bottom surface of the recess groove 220 extending from the second through hole P2 may be formed in a concave curved shape.

상기 리세스 홈(220)의 바닥면의 곡면 형태에 의하여 이후 상기 접속배선(700)과 상기 후면전극(200)의 컨택특성이 향상될 수 있다. By the curved surface of the bottom surface of the recess groove 220, the contact characteristics of the connection wiring 700 and the back electrode 200 may be improved.

상기 제2 관통홀(P2) 측벽에 형성된 반구 형태의 홈(230) 및 상기 리세스 홈(220)의 바닥의 구면 형태는 상기 레이저 공정의 에너지 및 파장에 의하여 형성된 것이다. The hemispherical groove 230 formed on the sidewall of the second through hole P2 and the spherical shape of the bottom of the recess groove 220 are formed by energy and wavelength of the laser process.

즉, 상기 레이저 공정을 통해 상기 합금막(250)을 제거하면서 동시에 상기 제2 관통홀(P2)의 측벽과 리세스 홈(220) 바닥면을 곡면형태로 형성할 수 있다. 특히, 상기 레이저 공정의 에너지 및 파워를 제어함으로써 상기 홈(230) 및 리세스 홈(220)의 깊이를 조절할 수 있다. That is, the sidewall of the second through hole P2 and the bottom surface of the recess groove 220 may be formed in a curved shape while removing the alloy layer 250 through the laser process. In particular, the depth of the groove 230 and the recess groove 220 may be adjusted by controlling the energy and power of the laser process.

도 9를 참조하여, 상기 고저항 버퍼층(501) 상에 투명한 도전물질을 적층하고, 전면전극층(601)이 형성된다. Referring to FIG. 9, a transparent conductive material is stacked on the high resistance buffer layer 501, and a front electrode layer 601 is formed.

상기 전면전극층(601)이 형성될 때, 상기 투명한 도전물질이 상기 제2 관통홀(P2) 및 리세스 홈(220)에도 삽입되어 접속배선(700)을 형성할 수 있다. When the front electrode layer 601 is formed, the transparent conductive material may be inserted into the second through hole P2 and the recess groove 220 to form a connection wiring 700.

상기 전면전극층(601) 및 접속배선(700)을 형성하는 방법은 도 6과 동일하므로 이에 대한 상세한 설명은 생략하도록 한다. Since the method of forming the front electrode layer 601 and the connection wiring 700 is the same as that of FIG. 6, a detailed description thereof will be omitted.

상기 접속배선(700)은 상기 제2 관통홀(P2)을 통해 상기 후면전극(200)과 직접 연결될 수 있다. The connection wiring 700 may be directly connected to the rear electrode 200 through the second through hole P2.

특히, 상기 접속배선(700)은 상기 홈(230)에 의하여 상기 제2 관통홀(P2)과의 접촉력을 향상시킬 수 있다. 이는 상기 홈(230)에 의하여 상기 제2 관통홀(P2) 내부의 표면적을 증가되었기 때문이다. In particular, the connection wiring 700 may improve the contact force with the second through hole P2 by the groove 230. This is because the surface area inside the second through hole P2 is increased by the groove 230.

또한, 상기 접속배선(700)은 상기 리세스 홈에 의하여 상기 후면전극과의 컨택특성이 향상될 수 있다. 이는 상기 리세스 홈 바닥면의 곡면 형태로 인하여 표면적이 향상되었기 때문이다. In addition, the connection wiring 700 may have improved contact characteristics with the back electrode by the recess groove. This is because the surface area of the recess groove bottom surface is improved.

이에 따라, 상기 접속배선(700)과 상기 후면전극(200)의 오믹(ohmic) 컨택이 향상될 수 있다. 특히, 상기 태양전지의 백 컨택(back contact)으로 사용되는 후면전극(200)의 표면을 따라 흐르는 전류의 이동성 및 전도성이 향상될 수 있다. Accordingly, ohmic contact between the connection line 700 and the back electrode 200 may be improved. In particular, the mobility and conductivity of the current flowing along the surface of the back electrode 200 used as a back contact of the solar cell may be improved.

이후, 상기 도 7에 도시된 제3 관통홀(P3) 형성공정이 진행될 수 있다. Thereafter, the process of forming the third through hole P3 illustrated in FIG. 7 may be performed.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description has been made based on the embodiments, these are merely examples and are not intended to limit the present invention. Those skilled in the art to which the present invention pertains may not have been exemplified above without departing from the essential characteristics of the present embodiments. It will be appreciated that many variations and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

도 1 내지 도 9는 실시예에 따른 태양전지의 제조공정을 나타내는 단면도이다. 1 to 9 are cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment.

Claims (10)

기판 상에 형성된 후면전극;A back electrode formed on the substrate; 상기 후면전극 상에 형성된 광 흡수층;A light absorbing layer formed on the back electrode; 상기 후면전극과 상기 광 흡수층 사이에 배치되며, 상기 후면전극의 표면상에 형성된 합금막;An alloy film disposed between the back electrode and the light absorbing layer and formed on a surface of the back electrode; 상기 광 흡수층 상에 형성된 버퍼층;A buffer layer formed on the light absorbing layer; 상기 광 흡수층, 버퍼층 및 합금막을 관통하여 상기 후면전극을 노출시키는 관통홀;A through hole exposing the back electrode through the light absorbing layer, the buffer layer and the alloy film; 상기 후면전극이 단차를 가지도록 상기 관통홀 아래에 형성된 리세스 홈; 및A recess groove formed under the through hole so that the rear electrode has a step; And 상기 버퍼층 상에 형성된 전면전극을 포함하고,A front electrode formed on the buffer layer, 상기 관통홀 측벽 중 적어도 어느 하나의 영역에는 곡면형태의 홈이 형성된 것을 포함하는 태양전지. A solar cell comprising a curved groove formed in at least one of the sidewalls of the through hole. 제1항에 있어서,The method of claim 1, 상기 전면전극으로부터 연장되며 상기 관통홀 및 리세스 홈 내측에 형성된 접속배선을 포함하는 태양전지. And a connection wiring extending from the front electrode and formed inside the through hole and the recess groove. 제1항에 있어서,The method of claim 1, 상기 합금막은 이셀렌화몰리브덴(MoSe2)층인 것을 특징으로 하는 태양전지. The alloy film is a molybdenum selenide (MoSe 2 ) layer, characterized in that the solar cell. 제1항에 있어서,The method of claim 1, 상기 리세스 홈에 의하여 노출된 상기 후면전극의 저항은 상기 합금막의 저항보다 낮은 태양전지. The resistance of the back electrode exposed by the recess groove is lower than the resistance of the alloy film. 삭제delete 제1항에 있어서,The method of claim 1, 상기 리세스 홈의 바닥면은 곡면 형태로 형성된 것을 포함하는 태양전지. The bottom surface of the recess groove is a solar cell comprising a curved surface. 기판 상에 후면전극을 형성하는 단계;Forming a back electrode on the substrate; 상기 후면전극 상에 광 흡수층을 형성하고, 상기 후면전극과 상기 광 흡수층의 상호 반응에 의하여 상기 후면전극의 표면에 합금막이 형성되는 단계;Forming a light absorbing layer on the back electrode, and forming an alloy film on the surface of the back electrode by mutual reaction between the back electrode and the light absorbing layer; 상기 광 흡수층 상에 버퍼층을 형성하는 단계; Forming a buffer layer on the light absorbing layer; 상기 후면전극이 일부 노출되도록 상기 광 흡수층, 버퍼층 및 합금막을 관통하는 관통홀을 형성하는 단계;Forming a through hole penetrating the light absorbing layer, the buffer layer, and the alloy film to partially expose the back electrode; 상기 관통홀 바닥면의 상기 후면전극의 일부를 제거하여 리세스 홈을 형성하는 단계; 및Removing a portion of the back electrode on the bottom surface of the through hole to form a recess groove; And 상기 버퍼층 상에 전면전극을 형성하고, 상기 전면전극 물질이 상기 관통홀 및 리세스 홈에 갭필되어 접속배선을 형성하는 단계를 포함하고,Forming a front electrode on the buffer layer, wherein the front electrode material is gap-filled in the through hole and the recess groove to form a connection wiring; 상기 관통홀 및 리세스 홈은 동시에 형성되고, 레이저 공정에 의하여 스크라이빙되며, 상기 관통홀의 측벽 중 적어도 어느 하나의 영역에는 곡면 형태의 홈이 형성되고, The through hole and the recess groove are simultaneously formed and scribed by a laser process, and curved grooves are formed in at least one of the sidewalls of the through hole. 상기 리세스 홈의 바닥면은 곡면 형태로 형성되는 것을 포함하는 태양전지의 제조방법.The bottom surface of the recess groove is a method of manufacturing a solar cell comprising a curved surface. 제7항에 있어서,The method of claim 7, wherein 상기 후면전극은 몰리브덴(Mo)으로 형성되고, 상기 광 흡수층은 구리-인듐-셀레나이드계 또는 구리-갈륨-셀레나이드계 화합물로 형성되며, The back electrode is formed of molybdenum (Mo), the light absorbing layer is formed of a copper-indium-selenide-based or copper-gallium-selenide-based compound, 상기 광 흡수층에 대한 셀레니제이션 공정을 통해 상기 합금막은 이셀렌화몰리브덴(MoSe2)층으로 형성되는 태양전지의 제조방법. The method of manufacturing a solar cell of the alloy film is formed of a molybdenum selenide (MoSe 2 ) layer through the selenization process for the light absorbing layer. 삭제delete 삭제delete
KR1020090106763A 2009-10-15 2009-11-06 Solar cell and method of fabricating the same KR101072170B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020090106763A KR101072170B1 (en) 2009-11-06 2009-11-06 Solar cell and method of fabricating the same
JP2012534116A JP2013508945A (en) 2009-10-15 2010-10-15 Photovoltaic power generation apparatus and manufacturing method thereof
EP10823627.4A EP2439786A4 (en) 2009-10-15 2010-10-15 Solar photovoltaic device and a production method for the same
US13/381,795 US8822809B2 (en) 2009-10-15 2010-10-15 Solar cell apparatus and method for manufacturing the same
CN2010800459370A CN102576764A (en) 2009-10-15 2010-10-15 Solar photovoltaic device and a production method for the same
PCT/KR2010/007086 WO2011046388A2 (en) 2009-10-15 2010-10-15 Solar photovoltaic device and a production method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090106763A KR101072170B1 (en) 2009-11-06 2009-11-06 Solar cell and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20110049971A KR20110049971A (en) 2011-05-13
KR101072170B1 true KR101072170B1 (en) 2011-10-10

Family

ID=44360846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090106763A KR101072170B1 (en) 2009-10-15 2009-11-06 Solar cell and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101072170B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101272997B1 (en) 2011-10-18 2013-06-10 엘지이노텍 주식회사 Solar cell apparatus and method of fabricating the same
KR101219972B1 (en) * 2011-11-02 2013-01-21 엘지이노텍 주식회사 Solar cell and preparing method of the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319686A (en) * 2001-04-23 2002-10-31 Matsushita Electric Ind Co Ltd Method of manufacturing integrated thin film solar battery
WO2009072592A1 (en) 2007-12-05 2009-06-11 Kaneka Corporation Multilayer thin-film photoelectric converter and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319686A (en) * 2001-04-23 2002-10-31 Matsushita Electric Ind Co Ltd Method of manufacturing integrated thin film solar battery
WO2009072592A1 (en) 2007-12-05 2009-06-11 Kaneka Corporation Multilayer thin-film photoelectric converter and its manufacturing method

Also Published As

Publication number Publication date
KR20110049971A (en) 2011-05-13

Similar Documents

Publication Publication Date Title
KR101173344B1 (en) Solar cell and mehtod of fabricating the same
KR101081294B1 (en) Solar cell and method of fabricating the same
JP2013508945A (en) Photovoltaic power generation apparatus and manufacturing method thereof
KR101172132B1 (en) Solar cell and method of fabricating the same
KR101072089B1 (en) Solar cell and method of fabircating the same
KR101091475B1 (en) Solar cell and method of fabircating the same
KR101081075B1 (en) Solar cell and method of fabricating the same
KR101114018B1 (en) Solar cell and method of fabricating the same
KR101091357B1 (en) Solar cell and method of fabricating the same
KR101592582B1 (en) Solar cell and method of fabircating the same
JP5602234B2 (en) Photovoltaic power generation apparatus and manufacturing method thereof
KR101550927B1 (en) Solar cell and method of fabircating the same
KR101072188B1 (en) Solar cell and method of fabricating the same
KR101072170B1 (en) Solar cell and method of fabricating the same
KR101091359B1 (en) Solar cell and mehtod of fabricating the same
KR20110035733A (en) Solar cell and method of fabircating the same
KR101028310B1 (en) Solar cell and method of fabricating the same
KR101034146B1 (en) Solar cell and method of fabricating the same
KR101063721B1 (en) Solar cell and manufacturing method thereof
KR101103960B1 (en) Tip, the solar cell and methdo of fabricating the solar cell using the tip
KR101081175B1 (en) Solar cell and method of fabricating the same
KR101063641B1 (en) Solar cell and manufacturing method thereof
KR101072067B1 (en) Tip, solar cell and method of fabricating the solar cell using the tip
KR101091499B1 (en) Tip, the solar cell and method of fabricating the solar cell using the tip
KR101543034B1 (en) Tip and method of fabricating the solar cell using the tip

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 9