KR101068047B1 - Producing method for Multi-Layer Deposition Capacitor - Google Patents
Producing method for Multi-Layer Deposition Capacitor Download PDFInfo
- Publication number
- KR101068047B1 KR101068047B1 KR1020090064744A KR20090064744A KR101068047B1 KR 101068047 B1 KR101068047 B1 KR 101068047B1 KR 1020090064744 A KR1020090064744 A KR 1020090064744A KR 20090064744 A KR20090064744 A KR 20090064744A KR 101068047 B1 KR101068047 B1 KR 101068047B1
- Authority
- KR
- South Korea
- Prior art keywords
- deposition
- dielectric layer
- chamber
- electrode pattern
- layer deposition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 230000008021 deposition Effects 0.000 title claims abstract description 58
- 239000003990 capacitor Substances 0.000 title claims abstract description 33
- 238000000151 deposition Methods 0.000 claims abstract description 70
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 31
- 239000010949 copper Substances 0.000 claims abstract description 16
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052802 copper Inorganic materials 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000005520 cutting process Methods 0.000 claims abstract description 6
- 238000003475 lamination Methods 0.000 claims abstract description 6
- 238000007639 printing Methods 0.000 claims abstract description 6
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052718 tin Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000007800 oxidant agent Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 57
- 238000005245 sintering Methods 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 7
- 239000010409 thin film Substances 0.000 abstract description 6
- 239000011229 interlayer Substances 0.000 abstract description 5
- 229910052709 silver Inorganic materials 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 16
- 239000010408 film Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000002243 precursor Substances 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001354 calcination Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000005467 ceramic manufacturing process Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- 238000000469 dry deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010345 tape casting Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 고용량 MLDC(적층증착콘덴서, Multi-Layer Deposition Capacitor)의 제조방법에 관한 것이다. 개시된 본 발명은 웨이퍼 상에 전극패턴을 형성하는 전극패턴 인쇄단계, 전극패턴 상에 원자층 증착 방식에 의해 절연을 위한 유전층을 증착하는 단계, 유전층을 열처리하는 어닐링 단계, 전극패턴과 유전층의 증착 및 열처리를 반복적으로 수행하는 적층단계, 전극패턴과 유전층이 형성된 시트를 절단하는 단계; 및 절단된 시트의 외면에 외부전극을 형성하는 단계를 포함한다. 이와 같이 구성된 본 발명은 건식 방법만으로만 금속 전극층과 유전층을 증착하는 방식이므로 습식공정에서 반드시 필요로 하는 소결공정 생략에 따라 층간 계면의 불량을 최소화할 수 있으며, 내부 전극으로 고가인 Ag, Ag-Pd 금속을 저가인 구리(Cu)로 대체가능하며,순수 건식 방식으로만 정밀한 두께의 층간 박막의 형성이 가능한 효과를 얻을 수 있다.The present invention relates to a method of manufacturing a high capacity MLDC (Multi-Layer Deposition Capacitor). The present invention discloses an electrode pattern printing step of forming an electrode pattern on a wafer, depositing a dielectric layer for insulation by atomic layer deposition on the electrode pattern, annealing to heat the dielectric layer, deposition of the electrode pattern and the dielectric layer and Laminating the heat treatment repeatedly, cutting the sheet on which the electrode pattern and the dielectric layer are formed; And forming an external electrode on an outer surface of the cut sheet. Since the present invention configured as described above is a method of depositing a metal electrode layer and a dielectric layer only by a dry method, it is possible to minimize defects at the interface between layers by omitting the sintering process, which is absolutely necessary in the wet process, and the expensive Ag, Ag- as internal electrodes. It is possible to replace Pd metal with inexpensive copper (Cu), and it is possible to form an interlayer thin film of precise thickness only by a pure dry method.
증착, 알루미나, 스퍼터, 어닐링, 적층 Evaporation, alumina, sputtering, annealing, lamination
Description
본 발명은 적층증착 콘덴서 제조방법에 관한 것으로서, 보다 상세하게는 전극패턴이 형성된 금속 전극과 유전(절연)층을 다수의 건식 증착과정을 통해 적층시키는 적층증착 콘덴서 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer deposition capacitor, and more particularly, to a method for manufacturing a multilayer deposition capacitor, in which a metal electrode and a dielectric (insulation) layer on which an electrode pattern is formed are laminated through a plurality of dry deposition processes.
일반적으로, MLCC(적층세라믹콘덴서, Multi-Layer Ceramic Capacitor)는 닥터 블레이드(Doctor Blade)방식의 습식 방식을 통하여 생성된 유전체시트와 그 상단에 스크린 프린팅 방식을 통한 내부전극 패턴이 인쇄된 박막을 적층 압착하여 고온에서 소결과정을 통하며 제조된다. 여기서, 닥터 블레이드는 평평한 두께로 슬러리를 도포하는 방식으로서, 블레이드라는 날을 사용하여 치밀하게 낮은 두께로 액상의 물질을 묻혀주는 방식이다.In general, MLCC (Multi-Layer Ceramic Capacitor) laminates a dielectric sheet produced through a doctor blade wet method and a thin film printed with an internal electrode pattern through screen printing on top thereof. Compressed and manufactured by sintering at high temperature. Here, the doctor blade is a method of applying the slurry to a flat thickness, a method of buried a liquid material in a dense low thickness using a blade called a blade.
MLCC란 다층의 전도금속 막으로 제작되는 커패시터로서, 전기를 일시적으로 비축할 수 있는 부품이다. 즉, 교류는 통과하고 직류는 통과하지 못하는 특성을 이용하여 이동통신기기, 디지털 AV기기, 컴퓨터 등의 전자기기에서 DC-blocking, By-passing, 커플링 등의 다양한 용도로 사용되는 전자부품이다.MLCC is a capacitor made of a multilayer conductive metal film and is a component capable of temporarily storing electricity. In other words, it is an electronic component that is used for various purposes such as DC-blocking, by-passing, and coupling in electronic devices such as mobile communication devices, digital AV devices, computers, etc. by using an alternating current that does not pass.
종래의 제조방식을 통한 MLCC는 전극패턴이 인쇄된 세라믹 재질의 그린시트인 유전체시트를 여러 겹으로 적층함으로써 여러 개의 콘덴서가 병렬로 연결된 구성과 같다. 이때, 닥터 블레이드 방식에 의해 유전체시트가 다층구조로 적층되는 소결과정은 많은 결함을 발생시킬 수 있으며, 또한 일정한 두께의 유전 층을 얻기가 힘들다는 단점이 있다.The MLCC through the conventional manufacturing method is the same as the configuration in which several capacitors are connected in parallel by stacking a plurality of dielectric sheets, which are green sheets of ceramic material, on which electrode patterns are printed. In this case, the sintering process in which the dielectric sheet is laminated in a multilayer structure by the doctor blade method may cause many defects, and it is difficult to obtain a dielectric layer having a constant thickness.
일반적인 MLCC의 제조공정은 일반적 세라믹 제조공정을 따라 만든 파우더(Powder)를 제조하는 것부터 시작된다. 이때, 파우더는 일정 기본조성을 가진 출발 원료 물질을 증류수와 함께 혼합시킨 다음, 특정 온도에서 일정시간 동안 하소(calcination)시키는 과정에 의해 제조된다.The general MLCC manufacturing process begins with the manufacture of powder made by the general ceramic manufacturing process. In this case, the powder is prepared by mixing a starting raw material having a predetermined basic composition with distilled water and then calcining (calcination) for a predetermined time at a specific temperature.
또한, 파우더(powder)에는 성형성 증대를 위해 PVA등의 binder가 첨가되고, 슬러리(slurry)상태로 만들어진 후, 닥터 블레이드(doctor blade casting) 방법으로 세라믹 그린 시트(ceramic green sheet)로 캐스팅된다. 이후, Ag, Pd, Pt등의 알맞은 내부 전극(internal electrode)이 시트 위에 스크린 페인팅(screen-painting)된다. 또한, 그린시트(green sheet)는 적층되고 칩(chip)형태로 절단된다.In addition, a powder such as PVA is added to the powder to increase moldability, and is made into a slurry, and then cast into a ceramic green sheet by a doctor blade casting method. Then, suitable internal electrodes such as Ag, Pd, Pt, etc. are screen-painted on the sheet. In addition, the green sheets are stacked and cut into chips.
이후, 칩이 일정온도(약 400∼500℃)로 승온되어 바인더(binder)가 소손(burn out)되고, 다시 고온의 일정온도로 소결된 후 양쪽 면에 최종외부전극이 부착되어 MLCC가 제조된다.After that, the chip is heated to a constant temperature (about 400 to 500 ° C.) to burn out the binder, and then sintered to a constant temperature of a high temperature, and then the final external electrode is attached to both sides to prepare an MLCC. .
이러한 방식으로 제작된 MLCC는 현재 전자기기가 소형경량화, 대용량화됨에 따라 적층 세라믹 콘덴서의 용량이 증가되는 추세이다. 이때, 적층 세라믹 콘덴서 의 소형화는 적층되는 적층시트의 더욱 세밀한 박막화와 다층화가 불가피하다. 고용량 MLCC의 제조에 따른 유전체시트의 박막화 및 다층화및 적층화 과정에서는 다음과 같은 문제가 발생한다.As MLCCs manufactured in this way, the capacity of multilayer ceramic capacitors is increasing as electronic devices become smaller and lighter. At this time, the miniaturization of the multilayer ceramic capacitor is inevitably required for more detailed thinning and multilayering of the laminated sheets to be laminated. In the process of thinning, multilayering and stacking a dielectric sheet according to the manufacture of a high capacity MLCC, the following problems occur.
먼저, 내부전극이 인쇄된 유전체 시트를 적층 압착하여 MLCC를 형성하는 경우, 유전체 시트에 내부전극이 인쇄된 부분과 내부전극이 인쇄되지 않은 곳에는 두께 단차가 형성된다. 이와 같은 두께 단차는 유전체 시트를 여러 장 적층시키는 경우에 두드러지게 나타난다.First, when the MLCC is formed by stacking and compressing a dielectric sheet printed with internal electrodes, a thickness step is formed in a portion where the internal electrodes are printed on the dielectric sheet and where the internal electrodes are not printed. Such thickness step is remarkable when several sheets of dielectric sheets are laminated.
여기서, 적층된 유전체시트의 압착은 일정한 두께로 압착시키는 압착장치에 의해서 이루어진다. 이때, 내부전극이 인쇄되어 있는 부분은 내부전극의 두께로 인해 내부전극이 인쇄되어 있지 않은 곳보다 그 두께가 두껍게 형성된다.Here, the pressing of the laminated dielectric sheets is performed by a pressing device that presses a predetermined thickness. At this time, the portion where the inner electrode is printed is formed thicker than where the inner electrode is not printed due to the thickness of the inner electrode.
따라서, 적층된 유전체시트를 압착시키더라도 내부전극이 인쇄되어 있는 부분은 내부전극의 두께로 인해 볼록한 형태를 이루게 된다. MLCC의 형상에서 볼록한 형태는 MLCC를 전자기기 등에 실장 시키는 경우, 픽업불량을 발생시키는 주요원인이 된다.Therefore, even when the laminated dielectric sheet is pressed, the portion on which the internal electrode is printed is convex due to the thickness of the internal electrode. The convex shape of the MLCC is a major cause of pickup failure when the MLCC is mounted on an electronic device or the like.
또한, 닥터 블레이드(Doctor Blade) 방식에 의한 테입 캐스팅(Tape casting)의 경우 그 두께의 편차가 심하며, 적층 이후 소결의 과정에서도 크랙이 발생하여 내부 전극에 결함을 갖는 문제점이 있었다.In addition, in the case of tape casting by a doctor blade method, the thickness variation is severe, and there is a problem in that a crack occurs in the sintering process after lamination and a defect occurs in the internal electrode.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 내부전극의 막에 대한 두께 단차를 제거하여, 적층면을 고르게 개선할 수 있는 적층증착 콘덴서 제조방법을 제공하는 것이다.The present invention has been made to solve the above problems of the prior art, to provide a method for manufacturing a multilayer deposition capacitor that can evenly improve the laminated surface by removing the thickness step for the film of the internal electrode.
또한, 본 발명은 높은 온도의 소결을 필요로 하지 않으며, 작업 이후에 압축 소성의 공정에서 발생하는 세라믹 판재의 결함을 최소화할 수 있는 적층증착 콘덴서 제조방법을 제공하는 것이다.In addition, the present invention does not require a high temperature sintering, and provides a method for manufacturing a multilayer deposition capacitor capable of minimizing a defect of a ceramic plate generated in a process of compression firing after the operation.
또한, 본 발명은 원 장소(In-Situ) 공정 및 건식 공정이 가능하고, 진공을 통한 에피성장으로 세라믹 판재 상에 나타나는 기공의 생성이 거의 없는 적층증착 콘덴서 제조방법을 제공하는 것이다.In addition, the present invention provides an in-situ process and a dry process, and provides a method for manufacturing a multilayer deposition capacitor with little generation of pores appearing on the ceramic plate by epitaxial growth through vacuum.
또한, 본 발명은 원자층 증착 방식을 통하여 시간에 의존하는 증착속도의 조절이 용이하며, 기존의 유전체층 두께의 편자를 획기적으로 줄일 수 있는 적층증착 콘덴서 제조방법을 제공하는 것이다.In addition, the present invention is easy to control the deposition rate depending on the time through the atomic layer deposition method, to provide a method for manufacturing a multilayer deposition capacitor that can significantly reduce the thickness of the existing dielectric layer thickness.
본 발명에 따른 적층증착 콘덴서 제조방법의 구성은 웨이퍼 상에 전극패턴을 형성하는 전극패턴 인쇄단계과, 상기 전극패턴 상에 원자층 증착 방식에 의해 절연을 위한 유전층을 증착하는 단계와, 상기 유전층을 열처리하는 어닐링 단계와, 상기 전극패턴과 상기 유전층의 증착 및 열처리를 반복적으로 수행하는 적층단계와,상기 전극패턴과 상기 유전층이 형성된 시트를 절단하는 단계; 및 상기 절단된 시 트의 외면에 외부전극을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of fabricating a multilayer deposition capacitor, including forming an electrode pattern on a wafer, depositing a dielectric layer for insulation by an atomic layer deposition method on the electrode pattern, and heat treating the dielectric layer. An annealing step, a lamination step of repeatedly performing deposition and heat treatment of the electrode pattern and the dielectric layer, and cutting a sheet on which the electrode pattern and the dielectric layer are formed; And forming an external electrode on an outer surface of the cut sheet.
여기서, 상기 전극패턴은 스퍼터링되는 구리(Cu)에 의해 800 ~ 1000 Å 두께로 증착될 수 있다.Here, the electrode pattern may be deposited to a thickness of 800 ~ 1000 Å by sputtered copper (Cu).
그리고, 상기 유전층은 알루미나가 증착됨으로써 구성될 수 있다.In addition, the dielectric layer may be configured by depositing alumina.
또한, 상기 알루미나의 증착에는 반응기체의 매체로 TMA(Tri-Methyl-Aluminium)과 IPA(Iso-prothyle-alchole)이 사용됨이 바람직하다.In addition, it is preferable that TMA (Tri-Methyl-Aluminium) and Iso-prothyle-alchole (IPA) are used as a medium of the reactor for deposition of the alumina.
또한, 상기 알루미나의 증착에는 반응기체의 매체로 TMA(Tri-Methyl-Aluminium)과 H2O가 사용될 수 있다.In addition, TMA (Tri-Methyl-Aluminium) and H 2 O may be used as a medium of the reactor for the deposition of the alumina.
또한, 상기 어닐링 단계는 Ar 또는 N2의 분위기에서 400 ~ 600℃로 열처리하는 것이 바람직하다.In addition, the annealing step is preferably heat-treated at 400 ~ 600 ℃ in the atmosphere of Ar or N 2 .
한편, 상기 외부전극은 Ni, Sn 또는 Sn/Pb 도금층 중 어느 하나를 형성될 수 있다.On the other hand, the external electrode may be formed of any one of Ni, Sn or Sn / Pb plating layer.
또한, 본 발명에 따른 적층증착 콘덴서 제조방법에는 전극패턴을 증착하는 스퍼터(Sputter) 챔버; 상기 유전층의 증착을 위해 온도 조절이 가능한 원자층 증착챔버; 상기 열처리(Annealing)를 위한 히터Heater)챔버; 및 상기 챔버들 사이에서 이송을 담당하는 트랜스퍼(Transfer) 챔버가 사용될 수 있다.In addition, the laminated deposition capacitor manufacturing method according to the present invention includes a sputter chamber for depositing an electrode pattern; An atomic layer deposition chamber capable of temperature control for the deposition of the dielectric layer; A heater chamber for the annealing; And a transfer chamber in charge of the transfer between the chambers.
상기와 같은 본 발명에 따른 적층증착 콘덴서 제조방법은 습식공정에서 반드시 필요로 하는 소결공정 생략에 따라 층간 계면의 불량을 최소화하여 세라믹 적층 에 있어 습식방식이 아닌 원자층 증착(ALD; Atomic Layer Deposition) 방식을 통한 건식 방법을 사용하고, 모재의 경우에도 실리콘 웨이퍼를 사용함으로써 알루미나를 이용한 절연층 및 구리를 증착시켜 얻어낸 내부 전극의 막에 대한 두께 단차를 제거하여, 적층면을 고르게 개선할 수 있다.As described above, the method of manufacturing the multilayer deposition capacitor according to the present invention minimizes the defects between the interlayer interfaces by omitting the sintering process, which is absolutely necessary in the wet process, thereby atomic layer deposition (ALD) instead of the wet method in ceramic lamination. By using a dry method through the method, and also using a silicon wafer in the case of the base material, it is possible to evenly improve the laminated surface by removing the thickness step on the insulating layer using alumina and the film of the internal electrode obtained by depositing copper.
그리고, 본 발명에 따른 적층증착 콘덴서 제조방법은 내부 전극으로 고가인 Ag, Ag-Pd 금속을 저가인 구리(Cu)로 대체가능한 효과를 얻을 수 있다.In addition, the multilayer deposition capacitor manufacturing method according to the present invention can obtain an effect that can replace expensive Ag, Ag-Pd metal with low-cost copper (Cu) as an internal electrode.
그리고, 본 발명에 따른 적층증착 콘덴서 제조방법은 순수 건식 방식으로만 정밀한 두께의 층간 박막의 형성이 가능하여 사이클 횟수를 조절함으로써 서로 용량이 다른 콘덴서를 용이하게 제공할 수 있다.In addition, in the method of manufacturing a multilayer deposition capacitor according to the present invention, it is possible to form an interlayer thin film of precise thickness only by a pure dry method, thereby easily providing capacitors having different capacities by adjusting the number of cycles.
이하, 본 발명에 따른 적층증착 콘덴서 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, with reference to the accompanying drawings a preferred embodiment of a method for manufacturing a multilayer deposition capacitor according to the present invention. In this process, the thickness of the lines or the size of the components shown in the drawings may be exaggerated for clarity and convenience of description. In addition, the terms described below are defined in consideration of the functions of the present invention, which may vary depending on the intention or custom of the user, the operator. Therefore, definitions of these terms should be made based on the contents throughout the specification.
또한, 하기 실시예는 본 발명의 권리범위를 한정하는 것이 아니라 본 발명의 청구범위에 제시된 구성요소의 예시적인 사항에 불과하며, 본 발명의 명세서 전반에 걸친 기술사상에 포함되고 청구범위의 구성요소에서 균등물로서 치환 가능한 구성요소를 포함하는 실시예는 본 발명의 권리범위에 포함될 수 있다.In addition, the following examples are not intended to limit the scope of the invention, but merely illustrative of the components set forth in the claims of the present invention, which are included in the technical spirit throughout the specification of the present invention and components of the claims Embodiments including substitutable components as equivalents in may be included in the scope of the present invention.
본 발명의 일 실시예로 기재되는 MLDC는 MLCC와 그 특성은 같으나 제조하는 방법상 원자층 증착(Atomic Layer Depositon)방식과 스퍼터(Sputter) 방식 그리고 열처리를 통한 건식 방법만을 통한 MLCC 제작방법이라고 볼 수 있다.The MLDC described as an embodiment of the present invention has the same characteristics as that of MLCC, but the manufacturing method may be regarded as an MLCC manufacturing method using only an Atomic Layer Depositon method, a Sputter method, and a dry method through heat treatment. have.
실시예Example
도 1은 본 발명의 일 실시예에 따른 적층증착 콘덴서 제조방법의 순서도이고, 도 2는 도 1의 순서를 수행하는 원자층 챔버, 스퍼터 챔버 및 트랜스퍼 챔버의 평면도이며, 도 3은 도 1의 원자층 증착단계에 대한 사이클 그래프이다.1 is a flow chart of a method for manufacturing a multilayer deposition capacitor according to an embodiment of the present invention, Figure 2 is a plan view of an atomic layer chamber, a sputter chamber and a transfer chamber performing the procedure of Figure 1, Figure 3 is an atom of Figure 1 Cycle graph for the layer deposition step.
도 1을 참조하면, 본 발명의 일 실시예에 따른 적층증착 콘덴서 제조방법은 웨이퍼 상에서 건식방법을 이용한 다층 증착을 통하여 고용량의 MLDC(Multi-Layer Deposition Capacitor)를 제조하는 방법으로서, 웨이퍼가 세척되는 단계(S1), 내부 전극패턴 및 유전층의 적층수를 조절하기 위한 적층횟수 지정단계(S2), 세척된 웨이퍼 상에 전극패턴을 형성하는 전극패턴 인쇄단계(S3), 전극패턴 상에 원자층 증착(ALD; Atomic Layer Deposition) 방식에 의해 절연을 위한 유전층을 증착하는 단계(S4), 유전층을 열처리하는 어닐링 단계(S5), 전극패턴과 유전층의 증착 및 열처리를 반복적으로 수행하는 적층단계(S6), 적층된 시트에 외부전극을 증착하는 단계(S7), 전극패턴과 유전층이 형성된 시트를 절단하는 단계(S8), 및 절단된 시트를 테스트하는 단계(S9)를 포함한다.Referring to FIG. 1, a method of manufacturing a multilayer deposition capacitor according to an embodiment of the present invention is a method of manufacturing a high capacity multi-layer deposition capacitor (MLDC) through multilayer deposition using a dry method on a wafer. Step (S1), stacking number setting step (S2) for adjusting the number of stacking of the internal electrode pattern and the dielectric layer, electrode pattern printing step (S3) to form the electrode pattern on the cleaned wafer, atomic layer deposition on the electrode pattern (S4) depositing a dielectric layer for insulation by an Atomic Layer Deposition (ALD) method, annealing step S5 of heat treating the dielectric layer, and stacking step S6 of repeatedly depositing and heat treating the electrode pattern and the dielectric layer. And depositing an external electrode on the laminated sheet (S7), cutting the sheet on which the electrode pattern and the dielectric layer are formed (S8), and testing the cut sheet (S9).
여기서, 원자층 증착(ALD; Atomic Layer Deposition)은 반도체 제조 공정 중 화학적으로 달라붙는 단원자층의 현상을 이용한 나노 박막 증착 기술로서, 웨이퍼 표면에서 분자의 흡착과 치환을 번갈아 진행함으로 원자층 두께의 초미세 층 간(layer-by-layer) 증착이 가능하고, 산화물과 금속 박막을 최대한 얇게 쌓을 수 있으며, 가스의 화학반응으로 형성된 입자들을 웨이퍼 표면에 증착시키는 화학 기상 증착(CVD)보다 낮은 온도(500도 이하)에서 막질을 형성할 수 있는 기술이다.Here, atomic layer deposition (ALD) is a nano thin film deposition technique using a phenomenon of monoatomic layer that is chemically attached during the semiconductor manufacturing process, and the adsorption and substitution of molecules on the wafer surface alternately to increase the atomic layer thickness. Lower temperatures (500) than chemical vapor deposition (CVD) enable fine layer-by-layer deposition, stack thin films of oxides and metals as thin as possible, and deposit particles on the wafer surface formed by chemical reactions of gases It is a technique which can form a film quality in FIG.
이와 같은 구성된 본 발명의 일 실시예에 의하면 건식 방법만으로만 금속 전극층과 유전층이 증착됨으로써 습식공정에서 반드시 필요로 하는 소결공정 생략에 따라 층간 계면의 불량을 최소화되어 정밀한 두께의 층간 박막의 형성이 가능하다.According to one embodiment of the present invention configured as described above, the metal electrode layer and the dielectric layer are deposited only by the dry method, thereby minimizing the defect of the interlayer interface by omitting the sintering process, which is necessary in the wet process, and thus forming the interlayer thin film with precise thickness. Do.
여기서, 전극패턴은 웨이퍼 또는 유전층 상에 스퍼터링 방식에 의해 구리(Cu)에 의해 800 ~ 1000 Å 두께로 증착되어 형성된다. 이때, 종래의 내부전극으로 사용되는 Ag, Ag-Pd 금속이 구리(Cu)로 대체됨으로써 적층 콘덴서의 생산원가가 절감되어 최종 제품인 적층 콘덴서의 가격 경쟁력을 높일 수 있다.Here, the electrode pattern is formed by depositing a thickness of 800 to 1000 Å by copper (Cu) by sputtering on a wafer or a dielectric layer. At this time, since the Ag, Ag-Pd metal used as a conventional internal electrode is replaced with copper (Cu), the production cost of the multilayer capacitor can be reduced, thereby increasing the price competitiveness of the multilayer capacitor as a final product.
그리고, 상기와 같이 적층 후 마스크를 통하여 외부 전극의 패턴이 형성됨으로써 유전체 시트의 양단에 외부전극 형성될 수 있고, 열처리에 의해 전극패턴에 대한 통전성 및 결합성을 확보할 수 있다. 한편, 시트의 외부전극은 Ni, Sn 또는 Sn/Pb 도금층 중 어느 하나로 형성이 가능하다.Then, as described above, the external electrode pattern is formed through the mask after lamination, and thus external electrodes may be formed at both ends of the dielectric sheet, and heat conduction and bonding to the electrode pattern may be secured by heat treatment. On the other hand, the external electrode of the sheet can be formed of any one of Ni, Sn or Sn / Pb plating layer.
또한, 도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 적층증착 콘덴서 제조방법에는 전극패턴을 증착하는 스퍼터(Sputter) 챔버(100); 상기 유전층의 증착을 위해 온도 조절이 가능한 원자층 증착챔버(200); 상기 열처리(Annealing)를 위한 히터Heater)챔버(300); 및 상기 스퍼터 챔버(100), 원자층 증착챔버(200), 히터챔버(300) 사이에서 웨이퍼의 이송을 담당하는 트랜스퍼(Transfer) 챔버(400)가 사용된다. 이때, 트랜스퍼 챔버(400)는 로드/언로드락 (Load/Unload Lock)챔 버(410/420)로 구성되어 있다.Also, referring to FIGS. 1 and 2, a method of manufacturing a multilayer capacitor according to an embodiment of the present invention includes a
구체적으로, 본 발명의 일 실시예에 따른 적층증착 콘덴서 제조방법은 실리콘 웨이퍼 상에 메탈(Metal) 마스트 내지 포토리소그래피(Photolithography) 공정을 통하여 얻어진 내부전극(금속 도전막)을 형성한(S3) 후, 상기 내부전극 시트의 상면에 유전(절연)층을 원자층 증착 방식으로 증착한다(S4).Specifically, in the method of manufacturing a multilayer deposition capacitor according to an embodiment of the present invention, after forming an internal electrode (metal conductive film) obtained through a metal mast to a photolithography process (S3) on a silicon wafer, A dielectric (insulation) layer is deposited on the upper surface of the inner electrode sheet by atomic layer deposition (S4).
이때, 포토리소그래피 공정은 어떤 특정한 화학약품(PR; Photo resist)이 빛을 받으면 화학반응을 일으켜서 성질이 변화하는 원리를 이용한다. 즉, 얻고자 하는 패턴의 마스크를 사용하여 빛을 선택적으로 포토 레지스트(PR)에 조사함으로써 마스크(mask)의 패턴(pattern)과 동일한 패턴을 형성시키는 공정이다. 포토리소그래피 공정은 일반사진의 필름(film)에 해당하는 포토 레지스트(photo resist)를 도포하는 PR 도포공정, 마스크를 이용하여 선택적으로 빛을 조사하는 노광공정, 다음에 현상액을 이용하여 빛을 받은 부분의 PR을 제거하여 패턴을 형성시키는 현상공정으로 구성된다.In this case, the photolithography process uses a principle in which a specific chemical (PR; photo resist) causes a chemical reaction to change when the light is received. That is, a process of forming the same pattern as the pattern of the mask by selectively irradiating light to the photoresist PR using the mask of the pattern to be obtained. The photolithography process is a PR coating process for applying a photoresist corresponding to a film of a general photograph, an exposure process for selectively irradiating light with a mask, and then a portion that receives light with a developer. It is composed of a developing step of forming a pattern by removing PR.
또한, 원자층 증착 방식(S4)은 화학 기상 증착(CVD)와 유사하게 화학적인 반응을 통하여 박막을 형성하는 것이다. 즉, 원자층 증착 방식을 통한 알루미나 성장은 알루미늄 전구체(Precursor)인 반응기체가 챔버에 공급된 후, 표면에서 원자층의 반응성을 통한 증착에 의해 이루어진다. 일반적으로, 화학 기상 증착(CVD)은 고온(500~700℃)을 필요로 하는 반면에, 원자층 증착 방식은 고온을 필요로 하지 않는다는(<350℃) 차이가 있다.In addition, the atomic layer deposition method (S4) is to form a thin film through a chemical reaction similar to chemical vapor deposition (CVD). That is, alumina growth through the atomic layer deposition method is performed by deposition through the reactivity of the atomic layer on the surface after the reactor precursor, which is an aluminum precursor (Precursor) is supplied to the chamber. In general, chemical vapor deposition (CVD) requires high temperatures (500-700 ° C.), while atomic layer deposition does not require high temperatures (<350 ° C.).
이때, Ar 또는 N2 가스가 원자층 증착챔버(200)에 공급됨으로써 단원자층 이상의 원자층은 배기된다. 이후, 산화제 전구체인 가스가 원자 증착챔버(200)에 공급되고, 이전 생성된 전구체와 화학반응을 통하여 알루미나의 증착이 이루어진다. 다시, Ar 또는 N2 가스가 원자층 증착챔버에 공급됨으로써 증착이 반복적으로 가능하다.At this time, the Ar or N2 gas is supplied to the atomic
여기서, 본 발명의 일 실시예에 따른 알루미늄 전구체로는 TMA(Tri-Methyl-Aluminium)이 사용되며, 산화제 전구체로써는 H2O가 사용된다. 이러한 원자층 증착 방식을 통한 유전(절연)층은 그 두께 생성의 속도가 낮아서 성막의 두께가 낮다는 단점이 있다. 그러나, 본 발명의 일 실시예에서는 원자층 증착챔버(200) 내에서 다층의 유전층을 형성시키기 위해 진행되는 사이클(Cycle)의 횟수를 도 3과 같이 반복적으로 실시하여 유전(절연)층을 형성한다. 이와 같은 원자층 증착 방식을 통한 증착은 단점에 비하여 그 두께 제어에 있어서는 기존의 증착 방식보다 더욱 정밀하게 두께를 제어할 수 있다는 장점이 있다.Here, TMA (Tri-Methyl-Aluminium) is used as the aluminum precursor according to an embodiment of the present invention, and H 2 O is used as the oxidant precursor. The dielectric (insulation) layer through such an atomic layer deposition method has a disadvantage that the thickness of the film is low due to the low rate of thickness generation. However, in an embodiment of the present invention, a dielectric (insulation) layer is formed by repeatedly performing the number of cycles performed in order to form a multilayer dielectric layer in the atomic
이러한 원자층 증착 과정(S4)을 통하여 얻어진 유전층에 해당하는 알루미나 층은 그 전기적인 특성 향상을 위하여 도 2에 도시된 트랜스퍼(Transfer) 챔버(400)를 통하여 히터(Heater) 챔버(300)로 이송되며, 적층된 유전층은 히터챔버(300)에서 열처리(Annealing)과정(S5)을 거치게 된다. 이때, 히터챔버(300)의 온도상승 조건은 25℃/sec 이며, 400~600 ℃ 온도까지 상승한 후 처리시간은 N2 분위기로 6분간 열처리를 가한다.The alumina layer corresponding to the dielectric layer obtained through the atomic layer deposition process S4 is transferred to the
상기와 같은, 원자층 증착 방식을 통해 유전층이 증착된 후, 트랜스퍼 챔버(400)를 통하여 웨이퍼는 다시 스퍼터 챔버(100)로 이송되어 진다. 그리고, 스퍼 터 챔버(100)로 이송된 웨이퍼는 일정 두께에 해당하는 구리의 증착에 의해 내부전극이 형성되며(S3), 웨이퍼는 다시 원자층 증착 챔버(200)로 이송되어 알루미나가 증착되는 과정(S4)을 거치게 된다.After the dielectric layer is deposited through the atomic layer deposition method as described above, the wafer is transferred back to the
이와 같은, 스퍼터 방식을 통한 내부전극과 원자층 증착 방식을 통한 유전층이 반복적으로 형성됨으로써(S3, S4, S5) 웨이퍼 상에 적층 콘덴서가 형성된다.As such, the internal electrode through the sputtering method and the dielectric layer through the atomic layer deposition method are repeatedly formed (S3, S4, S5) to form a multilayer capacitor on the wafer.
이때, 원자층 증착를 통한 증착(S4)은 통상적인 스퍼터(Sputter) 방식과 달리 원자단위로 층의 증착이 이루어지므로, 단 한번의 증착이 아닌 도 3에 도시된 여러 번의 반복적인 사이클이 필수적이다. 즉, 유전층은 일정 두께이상이 되어야만 유전층으로서 역할이 가능하므로, 원자층 증착은 100회 이상의 사이클이 필요하다.In this case, since the deposition (S4) through atomic layer deposition is performed by atomic deposition, unlike the conventional sputtering method, several repetitive cycles shown in FIG. 3 are essential instead of a single deposition. That is, since the dielectric layer must be at least a certain thickness to function as the dielectric layer, atomic layer deposition requires more than 100 cycles.
또한, 원자층 증착에서 사용되는 가스는 TMA(tetra metyl aluminium)과 IPA(Iso Prophyl alchole)을 내부의 원자층 증착챔버(200)에 공급하고 300 ~ 380 ℃ 의 분위기에서 CVD공정과 유사한 원자층 증착이 이루어지게 함으로써 내부 전극 상에 절연층을 생성한다.In addition, the gas used in atomic layer deposition supplies TMA (tetra metyl aluminum) and IPA (Iso Prophyl alchole) to the inner atomic
그리고, 원자층 증착 방식을 통한 증착은 1 사이클(Cycle)당 평균 0.8 ~ 3.2 Å/cycle의 증착 속도를 가지도록 설정이 가능하다. 이때, 본 발명의 일 실시예에 사용된 원자층 증착챔버(200)는 웨이퍼가 장입된 후, 100 ~ 200 회의 사이클로 반복적인 수행이 가능하므로, 유전층의 박막두께에 대한 조절이 가능하다.In addition, the deposition through the atomic layer deposition method can be set to have an average deposition rate of 0.8 ~ 3.2 Å / cycle per cycle (Cycle). At this time, the atomic
또한, 원자층 증착챔버(200)에서 사이클의 순서는 웨이퍼 기판가열 후, 도 3과 같이 알루미늄 소스(Source) (TMA)가스 공급, Ar/N2 퍼지(Purge), 산화제 소 스(Source)(IPA/H2O)유입, Ar/N2퍼지(Purge)의 순서를 가지며, 일련의 과정이 도 3과 같이 하나의 사이클(Cycle)을 구성하게 된다. 이때, 적층되는 유전층의 적층수를 증가시킴으로써 MLDC의 용량이 증가될 수 있다.In addition, the cycle sequence in the atomic
상기의 과정을 거친 웨이퍼는 다시 구리(Cu) 증착을 통하여 내부전극이 형성되고, 원자층 증착챔버(200)에서 알루미나(AL2O3 )의 증착이 이루어지는 도 3의 과정이 100회 반복되어진다. 따라서, 본 발명의 일 실시예에 따르면 내부전극과 유전(절연)층의 교차 적층을 하되 그 사이클 횟수를 조절함으로써 MLDC의 용량을 조절, 형성할 수 있다.After the above process, the internal electrode is formed again through copper (Cu) deposition, and the process of FIG. 3 in which the alumina (AL 2 O 3 ) is deposited in the atomic
이후, 웨이퍼는 절단(Dicing) 공정(S8)을 거치게 되며, Sn, Ti 금속막이 외측면에 도금층으로 형성되어 외부전극이 형성되고, MLDC의 제조는 완료된다.Subsequently, the wafer is subjected to a dicing step (S8), and a Sn and Ti metal film is formed as a plating layer on an outer surface to form an external electrode, and the manufacture of MLDC is completed.
이러한 건식 방법을 통한 방식은 습식 타입에 의한 MLCC의 제작에 필요한 높은 온도의 소결을 필요로 하지 않으며, 작업 이후에 압축 소성의 공정에서 발생하는 세라믹 판재의 결함을 최소화할 수 있다는 장점이 있다.This dry method does not require the high temperature sintering required for the production of the MLCC by the wet type, and has the advantage of minimizing the defects of the ceramic plate generated in the compression firing process after the operation.
본 발명의 일 실시예에 따른 공정진행은 원 장소(In-Situ) 공정 및 건식 공정이며, 별도로 높은 온도에서의 소결과정이 필요하지 않고, 진공을 통한 에피성장으로 세라믹 판재 상에 나타나는 기공의 생성이 거의 없다는 장점이 있다.Process progress according to an embodiment of the present invention is an in-situ process and a dry process, and does not require a sintering process at a high temperature separately, the generation of pores appearing on the ceramic plate by epitaxial growth through vacuum There is little advantage to this.
또한, 원자층 증착 방식을 통하여 시간에 의존하는 증착속도의 조절이 용이하며, 기존의 유전체층 두께의 편자를 획기적으로 줄일 수 있다는 장점이 있다.In addition, it is easy to control the deposition rate depending on time through the atomic layer deposition method, there is an advantage that can significantly reduce the thickness of the existing dielectric layer thickness.
도 1은 본 발명의 일 실시예에 따른 적층증착 콘덴서 제조방법의 순서도.1 is a flow chart of a multilayer deposition capacitor manufacturing method according to an embodiment of the present invention.
도 2는 도 1의 순서를 수행하는 원자층 챔버, 스퍼터 챔버 및 트랜스퍼 챔버의 평면도.2 is a plan view of an atomic layer chamber, a sputter chamber and a transfer chamber performing the sequence of FIG.
도 3은 도 1의 원자층 증착단계에 대한 사이클 그래프.3 is a cycle graph of the atomic layer deposition step of FIG.
<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>
100: 스퍼터 챔버 200: 원자층 증착챔버100: sputter chamber 200: atomic layer deposition chamber
300: 히터챔버 400: 트랜스퍼 챔버300: heater chamber 400: transfer chamber
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090064744A KR101068047B1 (en) | 2009-07-16 | 2009-07-16 | Producing method for Multi-Layer Deposition Capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090064744A KR101068047B1 (en) | 2009-07-16 | 2009-07-16 | Producing method for Multi-Layer Deposition Capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110007294A KR20110007294A (en) | 2011-01-24 |
| KR101068047B1 true KR101068047B1 (en) | 2011-09-28 |
Family
ID=43613759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090064744A KR101068047B1 (en) | 2009-07-16 | 2009-07-16 | Producing method for Multi-Layer Deposition Capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101068047B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020014565A (en) * | 2000-08-18 | 2002-02-25 | 준 신 이 | Method of producing a multilayer ceramic capacitor |
| KR20050077687A (en) * | 2004-01-30 | 2005-08-03 | 세향산업 주식회사 | Manufacturing method multi layer chip capacitor and its manufacture device |
| KR20050096375A (en) * | 2004-03-30 | 2005-10-06 | 주식회사 하이닉스반도체 | Method for forming capacitor of semiconductor device |
-
2009
- 2009-07-16 KR KR1020090064744A patent/KR101068047B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020014565A (en) * | 2000-08-18 | 2002-02-25 | 준 신 이 | Method of producing a multilayer ceramic capacitor |
| KR20050077687A (en) * | 2004-01-30 | 2005-08-03 | 세향산업 주식회사 | Manufacturing method multi layer chip capacitor and its manufacture device |
| KR20050096375A (en) * | 2004-03-30 | 2005-10-06 | 주식회사 하이닉스반도체 | Method for forming capacitor of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110007294A (en) | 2011-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459635A (en) | Laminated thin film capacitor and method for producing the same | |
| JP5659592B2 (en) | Method for manufacturing printed circuit board | |
| CN1725396B (en) | Thin film multi-layered ceramic capacitor and method of manufacturing the same | |
| Maria et al. | Lead zirconate titanate thin films on base‐metal foils: an approach for embedded high‐permittivity passive components | |
| TW529047B (en) | Multilayer ceramic capacitor and method for the manufacture thereof | |
| JP7522585B2 (en) | Electronic component, circuit board, and method for manufacturing electronic component | |
| CN109234679B (en) | Double-layer PNZST perovskite antiferroelectric film and preparation method thereof | |
| KR20190118957A (en) | Multilayer ceramic capacitor and manufacturing method of the same | |
| KR101266002B1 (en) | Fabrication method of multi-layer ceramics capacitor using dry process | |
| CN111662082B (en) | Piezoelectric ceramic, method for producing same, and piezoelectric element | |
| US20130314842A1 (en) | Thin film condenser for high-density packaging, method for manufacturing the same, and high-density package substrate including the same | |
| JP3767543B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
| KR101068047B1 (en) | Producing method for Multi-Layer Deposition Capacitor | |
| US20010013388A1 (en) | Laminated ceramic electronic part and method for manufacturing thesame | |
| JP5407792B2 (en) | Thin film capacitor and method for manufacturing thin film capacitor | |
| CN100521002C (en) | Laminated electronic component and mfg method thereof | |
| JP4213978B2 (en) | Multilayer electronic component and manufacturing method thereof | |
| JP3934983B2 (en) | Multilayer electronic component and manufacturing method thereof | |
| KR101038697B1 (en) | Producing Device for Multi-Layer Deposition Capacitor | |
| JPH07169648A (en) | Multilayer thin-film capacitor and manufacture thereof | |
| CN103489642A (en) | Method for manufacturing dry type multi-layer ceramics capacitor | |
| CN110676052A (en) | Multilayer ceramic electronic component and method of manufacturing multilayer ceramic electronic component | |
| JP7151048B2 (en) | Capacitor, method for producing solid electrolyte particles for capacitor, and method for producing capacitor | |
| TWI234792B (en) | Capacitor composite circuit element and IC card multilayer capacitor | |
| CN101510556A (en) | Double-layer gate dielectric membrane with high dielectric coefficient and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140829 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150910 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160920 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180918 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190916 Year of fee payment: 9 |