KR101067496B1 - Voltage variable portion and a Surface Mounting Device having the same - Google Patents

Voltage variable portion and a Surface Mounting Device having the same Download PDF

Info

Publication number
KR101067496B1
KR101067496B1 KR1020090030455A KR20090030455A KR101067496B1 KR 101067496 B1 KR101067496 B1 KR 101067496B1 KR 1020090030455 A KR1020090030455 A KR 1020090030455A KR 20090030455 A KR20090030455 A KR 20090030455A KR 101067496 B1 KR101067496 B1 KR 101067496B1
Authority
KR
South Korea
Prior art keywords
substrate
ground terminal
external terminal
voltage variable
terminal
Prior art date
Application number
KR1020090030455A
Other languages
Korean (ko)
Other versions
KR20100111955A (en
Inventor
정동진
최윤권
최요셉
최새봄
Original Assignee
주식회사 에스세라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스세라 filed Critical 주식회사 에스세라
Priority to KR1020090030455A priority Critical patent/KR101067496B1/en
Publication of KR20100111955A publication Critical patent/KR20100111955A/en
Application granted granted Critical
Publication of KR101067496B1 publication Critical patent/KR101067496B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)

Abstract

본 발명은 기판; 상기 기판 상에 형성되고, 갭에 의하여 분리되는 외부단자 및 접지단자; 상기 외부단자 및 상기 접지단자에 의해 형성된 갭 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부를 포함하고, 상기 전압 가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어지는 것을 특징으로 하는 표면 실장 소자에 관한 것이다.The present invention relates to a substrate; An external terminal and a ground terminal formed on the substrate and separated by a gap; A voltage variable part formed in a gap formed by the external terminal and the ground terminal and contacting the external terminal and the ground terminal, wherein the voltage variable part includes a conductive material, a semiconductive material, and an insulating material. It is related with the surface mounting element made into.

따라서, 본 발명은 극단적으로 낮은 캐패시턴스(Capacitance)를 구현할 수 있으며, 이와 동시에 매우 우수한 ESD(electrostatic discharge) 클램핑 특성을 구현할 수 있는 표면 실장 소자를 제공할 수 있는 효과가 있다.Accordingly, the present invention can realize an extremely low capacitance, and at the same time, it is possible to provide a surface mount device capable of implementing very excellent electrostatic discharge (ESD) clamping characteristics.

정전기 클램핑, 캐피시턴스, 반도성, 도전성 Electrostatic Clamping, Capacitance, Semiconductor, Conductive

Description

전압 가변부 및 이를 구비하는 표면 실장 소자{Voltage variable portion and a Surface Mounting Device having the same}Voltage variable portion and a surface mounting device having the same {Voltage variable portion and a Surface Mounting Device having the same}

본 발명은 전기 회로의 보호를 위한 표면 실장 소자에 관한 것으로, 보다 상세하게는 전기 회로 내에서 정전기 손상 보호용 표면 실장 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to surface mount elements for protection of electrical circuits, and more particularly to surface mount elements for electrostatic damage protection in electrical circuits.

인쇄회로기판은 각종 전기, 전자 장치에서 그 이용이 증가되고 있다. 보다 큰 규모의 통상적인 전기회로 같은 인쇄회로기판 위에 형성된 전기 회로는 전기 과부하로부터의 보호가 요구된다.Printed circuit boards are increasingly used in various electrical and electronic devices. Electrical circuits formed on printed circuit boards, such as larger scale conventional electrical circuits, require protection from electrical overload.

즉, 전기제품이나 전기장치들은 의도하지 않게 생성되는 서지 또는 전기적 과부하에 의하여 전자 부품들 또는 다른 민감한 전기 장치들이 교란되거나 손상될 수도 있고, 따라서, 양호한 서지 흡수 능력을 갖는 서지 흡수기(또는 바리스터(varistor)라 함)는 전자 부품들, 전자 회로 또는 전자 장치의 전기적 과부하 또는 서지에 대한 보호를 제공하는 구성 요소로서 널리 사용되고 있다.That is, electrical appliances or devices may disturb or damage electronic components or other sensitive electrical devices due to unintentionally generated surges or electrical overloads, and thus surge absorbers (or varistors) with good surge absorption capabilities. Is widely used as a component that provides protection against electrical overload or surge of electronic components, electronic circuits or electronic devices.

상기 바리스터(varistor)는 인가전압에 따라 저항이 변하기 때문에 과전압(서지 전압) 및 정전기로부터 중요 전자 부품과 회로를 보호하는 소자로, 평소 회로 내에 배치된 바리스터에는 전류가 흐르지 않다가, 특정한 전압 이상의 과전압이 바리스터의 양단에 걸리면 바리스터의 저항이 급격히 감소하여 거의 모든 전류가 바리스터에 흐르게 되고, 다른 소자에는 전류가 흐르지 않게 되어 바리스터가 배치된 회로는 과전압으로부터 보호되는 것이다.The varistor is a device that protects important electronic components and circuits from overvoltage (surge voltage) and static electricity because the resistance changes according to an applied voltage. The varistor does not have current flowing through a varistor disposed in a circuit, but overvoltage above a specific voltage If the varistor is applied across the varistor, the resistance of the varistor decreases rapidly, so that almost all current flows through the varistor, and no current flows to other elements, so that the circuit in which the varistor is disposed is protected from overvoltage.

하지만, 이러한 보호소자는 회로에 실장 시 기본 회로에 영향을 주지 않기 위해서 극단적으로 낮은 캐패시턴스(Capacitance)가 요구되나 기존의 회로 보호용 소자의 경우 이러한 캐패시턴스(Capacitance) 구현 자체가 어려웠으며, 구현이 된다고 하더라도, ESD(electrostatic discharge) 클램핑 특성이 극도로 저하되고 정상적으로 동작하지 않아 사용이 어려운 문제점이 있다.However, these protection devices require extremely low capacitance in order not to affect the basic circuits when they are mounted in the circuit. However, in the case of conventional circuit protection devices, such capacitance is difficult to implement itself. Electrostatic discharge (ESD) clamping characteristics are extremely degraded and do not operate normally, making it difficult to use.

따라서, 본 발명은 낮은 캐패시턴스(Capacitance)를 갖으며, 이와 동시에 ESD(electrostatic discharge) 클램핑 특성이 우수한 보호소자를 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a protection device having low capacitance and at the same time excellent in electrostatic discharge (ESD) clamping characteristics.

본 발명은 기판; 상기 기판 상에 형성되고, 갭에 의하여 분리되는 외부단자 및 접지단자; 상기 외부단자 및 상기 접지단자에 의해 형성된 갭 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부를 포함하고, 상기 전압 가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어지는 것을 특징으로 하는 표면 실장 소자를 제공한다.The present invention relates to a substrate; An external terminal and a ground terminal formed on the substrate and separated by a gap; A voltage variable part formed in a gap formed by the external terminal and the ground terminal and contacting the external terminal and the ground terminal, wherein the voltage variable part includes a conductive material, a semiconductive material, and an insulating material. A surface mounting element is provided.

또한, 본 발명은 표면 실장 소자에 사용되는 전압 가변부에 있어서, 상기 전압 가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어지는 것을 특징으로 하는 전압 가변부를 제공한다.In addition, the present invention provides a voltage varying portion, characterized in that the voltage varying portion used in the surface mount element, the voltage varying portion comprises a conductive material, a semiconductive material and an insulating material.

또한, 본 발명은 상기 도전성 재료의 함량은 전압가변부 전체 100 질량% 대비 40 질량% 내지 80 질량%이고, 상기 반도성 재료의 함량은 전압가변부 전체 100질량% 대비 15 질량% 내지 40 질량%인 것을 특징으로 하는 전압 가변부 및 표면 실장 소자를 제공한다.In addition, in the present invention, the content of the conductive material is 40% by mass to 80% by mass relative to the total 100% by mass of the voltage variable portion, the content of the semiconducting material is 15% by mass to 40% by mass relative to 100% by mass of the total voltage variable portion Provided are a voltage varying part and a surface mount element.

또한, 본 발명은 상기 도전성 재료는 유기실란(organosilane)과 같은 무기물질로 코팅되는 것을 특징으로 하는 전압 가변부 및 표면 실장 소자를 제공한다.In addition, the present invention provides a voltage variable portion and a surface mount device, characterized in that the conductive material is coated with an inorganic material such as organosilane.

또한, 본 발명은 상기 코팅두께는 평균 10nm 내지 2㎛의 두께인 것을 특징으로 하는 전압 가변부 및 표면 실장 소자를 제공한다.In addition, the present invention provides a voltage variable portion and a surface-mounting device, characterized in that the coating thickness is an average of 10nm to 2㎛ thickness.

또한, 본 발명은 상기 도전성 재료는 Al, Si, Pt, Pd, W, Au, Ag, Ni, Cu, Fe 및 이들의 합금으로 이루어지는 군에서 선택되는 어느 하나의 물질로 이루어지는 것을 특징으로 하는 전압 가변부 및 표면 실장 소자를 제공한다.In addition, the present invention is a variable voltage, characterized in that the conductive material is made of any one material selected from the group consisting of Al, Si, Pt, Pd, W, Au, Ag, Ni, Cu, Fe and their alloys. Provided are negative and surface mount elements.

또한, 본 발명은 상기 반도성 재료는 WO3, WC, SiC, ZnO, ZnS, TiO2, SnO2, Si, Ge, Si-Ge 합금, InSb, GaAs, InP, GaP, ZnSe, ZnTe, SrTiO3 및 BaTiO3 로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질로 이루어지는 것을 특징으로 하는 전압 가변부 및 표면 실장 소자를 제공한다.In addition, the present invention, the semiconducting material is WO 3 , WC, SiC, ZnO, ZnS, TiO 2 , SnO 2 , Si, Ge, Si-Ge alloy, InSb, GaAs, InP, GaP, ZnSe, ZnTe, SrTiO 3 and Provided are a voltage varying part and a surface mounting element, which are made of at least one material selected from the group consisting of BaTiO 3 .

또한, 본 발명은 상기 절연물질은 SiO2 또는 TiO2인 것을 특징으로 하는 전압 가변부 및 표면 실장 소자를 제공한다.In addition, the present invention provides a voltage variable portion and a surface mount device, characterized in that the insulating material is SiO 2 or TiO 2 .

또한, 본 발명은 상기 외부단자 및 상기 접지단자는 각각 제1도전층, 제2도전층 및 제3도전층의 적층구조로 이루어지는 것을 특징으로 하는 표면 실장 소자를 제공한다.In addition, the present invention provides a surface mount device, characterized in that the external terminal and the ground terminal is formed of a laminated structure of the first conductive layer, the second conductive layer and the third conductive layer, respectively.

따라서, 본 발명은 극단적으로 낮은 캐패시턴스(Capacitance)를 구현할 수 있으며, 이와 동시에 매우 우수한 ESD(electrostatic discharge) 클램핑 특성을 구현할 수 있는 표면 실장 소자를 제공할 수 있는 효과가 있다.Accordingly, the present invention can realize an extremely low capacitance, and at the same time, it is possible to provide a surface mount device capable of implementing very excellent electrostatic discharge (ESD) clamping characteristics.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 또한 도면들에 있어서, 층 및 영역의 길이, 두께등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention. In addition, in the drawings, the length, thickness, etc. of layers and regions may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1a는 본 발명의 제1실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 사시도, 도 1b는 도 1a의 I-I선에 따른 단면도, 도 1c는 도 1b의 A영역을 확대한 단면도이다.1A is a perspective view illustrating a surface mounting element for protecting an electric circuit according to a first embodiment of the present invention, FIG. 1B is a cross-sectional view taken along line II of FIG. 1A, and FIG. 1C is an enlarged cross-sectional view of region A of FIG. 1B. .

먼저, 도 1a 및 도 1b를 참조하면, 본 발명의 제1실시예에 따른 전기 회로 보호를 위한 표면 실장 소자(100)는 고 저항을 갖는 기판(110), 상기 기판 상에 형성되는 외부단자(120) 및 상기 기판 상에 형성되는 접지단자(130)를 포함하여 이루어져 있으며, 또한, 외부단자 및 접지단자는 갭(G)에 의하여 분리되어 있다.First, referring to FIGS. 1A and 1B, a surface mounting device 100 for protecting an electric circuit according to a first embodiment of the present invention may include a substrate 110 having a high resistance and an external terminal formed on the substrate ( 120 and a ground terminal 130 formed on the substrate, and the external terminal and the ground terminal are separated by a gap G.

즉, 본 발명의 제1실시예에 따른 전기 회로 보호를 위한 표면 실장 소자는 외부단자가 1개, 접지단자가 1개이며, 따라서, 2단자 1채널의 형태로 구성되어 있다. That is, the surface mounting element for protecting the electric circuit according to the first embodiment of the present invention has one external terminal and one ground terminal, and thus is configured in the form of a two-terminal one channel.

이때, 기판 상에 외부단자 및 접지단자가 형성된다함은 도 1a를 기준으로 기판의 상부면, 기판의 양측면, 기판의 하부면에 외부단자 및 접지단자가 형성되는 것을 포함하는 의미이며, 상기 외부단자 및 상기 접지단자는 기판의 상부면에서 도 1a의 X방향(즉, 기판의 길이 방향)으로 길게 형성되어, 기판의 양측면을 감싸도록 형성된 후, 기판의 하부면까지 연장되어 형성되어 있다. At this time, the external terminal and the ground terminal is formed on the substrate means that the external terminal and the ground terminal is formed on the upper surface of the substrate, both sides of the substrate, the lower surface of the substrate with reference to Figure 1a, the external terminal And the ground terminal is formed to extend in the X direction (ie, the longitudinal direction of the substrate) of FIG.

상기 기판(110)은 표면 실장 소자의 기계적 강도를 위한 부분으로, 일반적인 캐패시턴스 특성을 가진 알루미나 세라믹 기판을 사용할 수 있으며, 또한, 규산염 유리, 알루미노 규산염 유리, 붕산염 유리 및 인산염 유리로 선택되는 어느 하나로 이루어지는 기판을 사용할 수 있다.The substrate 110 is a part for the mechanical strength of the surface-mount device, and may use an alumina ceramic substrate having general capacitance characteristics, and may be any one selected from silicate glass, alumino silicate glass, borate glass, and phosphate glass. The board | substrate which consists of can be used.

또한, 상기 표면 실장 소자는 상기 외부단자 및 상기 접지단자에 의해 형성된 갭(G) 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부(140)를 포함하고 있다.In addition, the surface mount element includes a voltage varying part 140 formed in a gap G formed by the external terminal and the ground terminal and in contact with the external terminal and the ground terminal.

이때, 상기 갭은 상기 외부단자 및 상기 접지단자 간의 절연과 양호한 ESD 클램핑 특성을 구현하기 위하여 4 내지 40㎛인 것이 바람직하다.In this case, the gap is preferably 4 to 40㎛ in order to implement insulation between the external terminal and the ground terminal and good ESD clamping characteristics.

상기 전압 가변부(410)은 과전압 펄스 또는 ESD로부터 전기 회로를 보호하기 위해 제공하는 것으로, 특정한 전압 이상의 과전압이 외부단자 및 접지단자의 양단에 걸리면, 상기 전압 가변부(140)의 저항이 급격히 감소하여 외부단자, 전압 가변부(140) 및 접지단자는 상호 통전되며, 상기 외부단자에 흐르는 전류는 상기 전압 가변부(140)를 거쳐 접지 단자를 통해 방전된다.The voltage variable part 410 is provided to protect an electric circuit from an overvoltage pulse or an ESD. When an overvoltage of a specific voltage is applied to both ends of the external terminal and the ground terminal, the resistance of the voltage variable part 140 is rapidly reduced. Therefore, the external terminal, the voltage variable unit 140 and the ground terminal are energized with each other, and the current flowing through the external terminal is discharged through the ground terminal via the voltage variable unit 140.

이때, 상기 외부단자 및 상기 접지단자는 Ag, Ni, Ag-Pd, Ni-Cr, Cu 및 Au로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질로 이루어질 수 있다.In this case, the external terminal and the ground terminal may be made of at least one material selected from the group consisting of Ag, Ni, Ag-Pd, Ni-Cr, Cu and Au.

또한, 상기 전압가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어지며, 이를 더욱 상술하면 다음과 같다.In addition, the voltage variable part is made of a conductive material, a semiconductive material and an insulating material, which will be described in more detail as follows.

즉, 본 발명의 제1실시예에 따른 상기 전압가변부는 도전성 재료, 반도성 재 료 및 절연물질이 혼합되어 제조된다.That is, the voltage variable part according to the first embodiment of the present invention is manufactured by mixing a conductive material, a semiconductive material, and an insulating material.

이때, 상기 도전성 재료는 Al, Si, Pt, Pd, W, Au, Ag, Ni, Cu, Fe 및 이들의 합금으로 이루어지는 군에서 선택되는 어느 하나의 물질로 이루어지고, 상기 반도성 재료는 WO3, WC, SiC, ZnO, ZnS, TiO2, SnO2, Si, Ge, Si-Ge 합금, InSb, GaAs, InP, GaP, ZnSe, ZnTe, SrTiO3 및 BaTiO3 로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질로 이루어지며, 상호 간의 절연을 위한 절연물질은 SiO2 또는 TiO2를 사용할 수 있다.At this time, the conductive material is made of any one material selected from the group consisting of Al, Si, Pt, Pd, W, Au, Ag, Ni, Cu, Fe and alloys thereof, the semiconductive material is WO 3 , WC, SiC, ZnO, ZnS, TiO 2 , SnO 2 , Si, Ge, Si-Ge alloy, InSb, GaAs, InP, GaP, ZnSe, ZnTe, SrTiO 3 and BaTiO 3 It is made of a material, the insulating material for the mutual insulation may be used SiO 2 or TiO 2 .

전기 회로 보호를 위한 표면 실장 소자에 있어서, ESD 클램핑 특성을 개선하기 위해 도전성 성분의 함량을 증가시키는 경우, 재료 내에서 내성이 저하하거나 초기 전기적인 단락이 발생하여 실질적으로 제품화하기 어려운 문제점이 있으며, 이와는 반대로 전기적 단락을 조절하기 위해 도전성 물질의 함량을 감소시키는 경우, 낮은 레벨의 ESD 성분에 정상적으로 동작하지 않는 경우가 발생하게 된다.In the surface mount device for electric circuit protection, when the content of the conductive component is increased in order to improve the ESD clamping characteristics, there is a problem that it is difficult to practically commercialize due to a decrease in resistance in the material or an initial electrical short occurs. On the contrary, when the content of the conductive material is reduced to control the electrical short, it may happen that the low level ESD component does not operate normally.

이러한 점을 고려하여, 도전성 성분의 함량은 늘이면서도 전기적 단락을 예방하고, 또한, 터널링 효과를 통한 안정적이며 우수한 특성을 나타내는 것이 중요하며, 따라서, 도전성 재료의 함량을 적절하게 조절하는 것이 중요하다.In view of this, it is important to increase the content of the conductive component while preventing electrical short circuits, and to exhibit stable and excellent characteristics through the tunneling effect, and therefore, it is important to appropriately control the content of the conductive material.

또한, 상기 반도성 재료를 통하여 저 전압(Low voltage)에서는 절연성을 보유하여 도전성 물질 간의 단락을 방지하고, 특정 전압(voltage) 이상에서는 상기 반도성 재료의 성질이 도체로 작용하여 ESD 클램핑 특성을 개선하는 것으로, 따라서, 반도성 재료의 함량을 적절하게 조절하는 것도 중요하다.In addition, the semiconducting material maintains insulation at low voltage to prevent short circuit between conductive materials, and improves ESD clamping characteristics by acting as a conductor of the semiconducting material above a certain voltage. Therefore, it is also important to properly adjust the content of the semiconducting material.

따라서, 본 발명에서 상기 도전성 재료의 기능 및 상기 반도성 재료의 기능을 고려하여, 상기 도전성 재료의 함량은 전압가변부 전체 100 질량% 대비 40 질량% 내지 80질량%인 것이 바람직하며, 상기 반도성 재료의 함량은 전압가변부 전체 100 질량% 대비 15질량% 내지 40질량%인 것이 바람직하다.Therefore, in consideration of the function of the conductive material and the function of the semiconductive material in the present invention, the content of the conductive material is preferably 40% by mass to 80% by mass relative to 100% by mass of the entire voltage variable portion. The content of the material is preferably 15% by mass to 40% by mass relative to the total 100% by mass of the voltage variable portion.

이 때 도전성 재료의 함량이 반도성 재료의 함량에 비해 상대적으로 많은 함량비를 차지할 경우, 즉 80질량%를 초과할 경우 ESD 클램핑 특성은 양호하나, 제품에서 초기 단락 발생 및 반복되는 ESD 인가 시 내성이 저하하는 문제를 갖게 된다. 이와는 달리 반도성 재료의 성분비가 40질량%를 초과하는 경우 초기 단락에 대한 안정성 측면은 확보되나, ESD 인가 시 클램핑 특성이 저하하며 ESD Level 중 낮은 부분에 대해선 정상적으로 동작하지 않는 문제점이 있다.In this case, if the content of the conductive material is relatively high compared to the content of the semiconducting material, that is, if the content exceeds 80% by mass, the ESD clamping characteristics are good, but the product is resistant to initial short circuit and repeated application of ESD. This has a problem of deterioration. On the other hand, if the component ratio of the semiconducting material exceeds 40% by mass, the stability of the initial short circuit is secured, but there is a problem in that the clamping characteristics are deteriorated when the ESD is applied, and the lower portion of the ESD level does not operate normally.

또한, 본 발명의 제1실시예에 따른 상기 전압가변부는 도전성 재료는 유기실란(organosilane)과 같은 무기물질로 코팅되는 것을 특징으로 한다. 보다 구체적으로는 TMOS (Tetramethoxysilane), TEOS (Tetraethoxysilane), Tetra-n-propoxysilane, Tetra-n-butoxysilane, Tetrakis(2-methoxyethoxy)silane 등이 있다.In addition, the voltage variable according to the first embodiment of the present invention is characterized in that the conductive material is coated with an inorganic material such as organosilane. More specifically, there are TMOS (Tetramethoxysilane), TEOS (Tetraethoxysilane), Tetra-n-propoxysilane, Tetra-n-butoxysilane, and Tetrakis (2-methoxyethoxy) silane.

이때, 상기 코팅두께는 평균 10 nm 내지 2um의 두께인 것이 바람직하다. 상기 코팅두께가 2um를 초과하는 경우 코팅 물질의 절연 특성으로 인하여 ESD 클램핑 특성이 저하하는 문제를 가질 수 있고, 또한, 가급적 코팅의 두께는 낮을수록 좋으나, 코팅두께가 10nm 미만인 경우는 정상적인 절연성 확보가 되지않아 초기 단락 등의 문제점을 가질 수 있다.At this time, the coating thickness is preferably a thickness of 10 nm to 2um on average. If the coating thickness is more than 2um may have a problem that the ESD clamping characteristics are deteriorated due to the insulating properties of the coating material, and if the thickness of the coating is preferably lower, but the coating thickness is less than 10nm to ensure normal insulation It may not have a problem such as an initial short circuit.

즉, 상기 도전성 재료에 코팅되는 무기물질의 두께 제어를 통하여, ESD 클램핑 특성을 저하하지 않으면서도 절연성이 우수한 도전성 재료를 제공할 수 있다.That is, by controlling the thickness of the inorganic material coated on the conductive material, it is possible to provide a conductive material excellent in insulation without degrading the ESD clamping characteristics.

상기 무기물질로 도전성 재료를 코팅하는 것은 졸-겔 공정(sol-gel process)를 통해 코팅할 수 있으며, 졸-겔 공정에 의한 코팅은 수nm 내지 1㎛ 크기의 고체 알갱이를 액체에 흩어뿌려 졸을 형성하고, 이후 겔을 형성하기 위해서 용액을 응축시킨 후, 응축된 겔을 가열하여 코팅층을 형성하는 것으로, 이는 당업계에서 자명한 사항이므로, 이하 구체적인 설명은 생략하기로 한다.Coating the conductive material with the inorganic material may be coated through a sol-gel process, and the coating by the sol-gel process may sol by spraying solid particles having a size of several nm to 1 μm in a liquid. After the condensation of the solution to form a gel, and then heating the condensed gel to form a coating layer, which is obvious in the art, detailed description thereof will be omitted below.

상술한 바와 같은 도전성 재료, 반도성 재료 및 절연물질은 최종적으로 절연성이 우수한 고분자 레진을 통해 페이스트화하여 전압가변부로 사용될 수 있으며, 이때, 페이스트화를 위해 사용될 수 있는 고분자 레진으로는 내열성, 내산성, 절연파괴 강도 및 접합강도가 우수한 에폭시(Epoxy) 수지, 실리콘 수지, 아크릴계 수지, 폴리아미드 수지 및 폴리이미드 수지로 부터 이루어지는 군에서 선택되는 적어도 어느 하나의 물질을 사용할 수 있다.The conductive material, semiconducting material, and insulating material as described above may be pasted through a polymer resin having excellent insulating properties to be used as a voltage varying part. In this case, as the polymer resin that may be used for paste forming, heat resistance, acid resistance, At least one material selected from the group consisting of epoxy resins, silicone resins, acrylic resins, polyamide resins, and polyimide resins having excellent dielectric breakdown strength and bonding strength can be used.

이때, 도면에는 도시하지 않았으나, 상기 외부단자, 접지단자 및 전압 가변부를 포함하는 표면 실장 소자의 상부면에 보호시트를 더 포함할 수 있으며, 또한, 상기 외부단자 및 접지단자를 포함하는 표면 실장 소자의 하부면에 보호시트를 더 포함할 수 있다.In this case, although not shown in the drawings, a protective sheet may be further included on an upper surface of the surface mount device including the external terminal, the ground terminal, and the voltage variable part, and the surface mount device including the external terminal and the ground terminal. The lower surface of the may further include a protective sheet.

이 경우, 기판의 상부면 및 기판의 하부면에는 보호시트를 형성하게 되므로, 상부면과 하부면의 외부단자 및 접지단자는 내부전극이 되고, 기판의 측면에 형성되는 외부단자 및 접지단자는 외부전극이 될 수 있다.In this case, since the protective sheet is formed on the upper surface of the substrate and the lower surface of the substrate, external terminals and ground terminals of the upper and lower surfaces become internal electrodes, and external terminals and ground terminals formed on the side of the substrate are external. It can be an electrode.

상기 보호시트는 표면 실장 소자 상에 형성된 외부단자, 접지단자 및 전압 가변부를 보호하기 위한 것으로, 폴리머 재질, 플라스틱 재질 및 에폭시 재질 등의 절연물질을 사용하여 형성할 수 있다.The protective sheet is for protecting the external terminal, the ground terminal, and the voltage variable part formed on the surface mount device, and may be formed using an insulating material such as a polymer material, a plastic material, and an epoxy material.

다음으로, 도 1c를 참조하면, 도 1c는 도 1b의 A영역을 확대한 단면도로, 상기 외부단자 및 상기 접지단자의 다른 구조를 나타낸다.Next, referring to FIG. 1C, FIG. 1C is an enlarged cross-sectional view of region A of FIG. 1B and illustrates another structure of the external terminal and the ground terminal.

즉, 도 1b에서는 외부단자 및 접지단자가 Ag, Ni, Ag-Pd, Ni-Cr, Cu 및 Au로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질로 이루어지는 단일층으로 형성되었으나, 본 발명에서는 상기 외부단자 및 상기 접지단자는 각각 제1도전층(120a, 130a), 제2도전층(120b, 130b) 및 제3도전층(120c, 130c)으로 이루어지는 적층구조 일 수 있다.That is, in FIG. 1B, the external terminal and the ground terminal are formed of a single layer made of at least one material selected from the group consisting of Ag, Ni, Ag-Pd, Ni-Cr, Cu, and Au. The terminal and the ground terminal may have a stacked structure including first conductive layers 120a and 130a, second conductive layers 120b and 130b, and third conductive layers 120c and 130c, respectively.

이때, 상기 제1도전층, 제2도전층 및 제3도전층은 각각 Ag, Ni, Ag-Pd, Ni-Cr, Cu 및 Au로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질로 이루어 질 수 있다.In this case, the first conductive layer, the second conductive layer and the third conductive layer may be made of at least one material selected from the group consisting of Ag, Ni, Ag-Pd, Ni-Cr, Cu, and Au, respectively. .

상술한 바와 같이, 상기 외부단자 및 상기 접지단자 간의 절연과 양호한 ESD 클램핑 특성을 구현하기 위하여, 상기 외부단자 및 상기 접지단자 간에 4㎛ 내지 40㎛의 갭이 형성되게 되는데, 이러한 미세한 갭을 형성하는 경우 상호 대향하는 전극부, 즉, 외부단자 및 접지단자는 과도전압에 취약하게 된다.As described above, in order to implement insulation and good ESD clamping characteristics between the external terminal and the ground terminal, a gap of 4 μm to 40 μm is formed between the external terminal and the ground terminal. In this case, the opposite electrode portions, that is, the external terminal and the ground terminal, are vulnerable to a transient voltage.

따라서, 상기 외부단자 및 상기 접지단자를 3개의 적층구조로 형성함으로써, 전극의 내성을 향상시켜 장기적으로 안정적인 구동이 가능한 신뢰성을 갖출 수 있다.Accordingly, by forming the external terminal and the ground terminal in three stacked structures, the resistance of the electrode may be improved, and thus reliability may be obtained for long-term stable driving.

이때, 상기 제1도전층(120a, 130a)은 미세한 갭을 형성하기 위하여, 반도체 공정에서 사용되는 Direct Method, Lift-off, Semi-Additive, Screen Printing 등의 방법을 사용하여 형성하는 것이 바람직하며, 상기 제2도전층(120b, 130b) 및 상기 제3도전층(120c, 130c)은 Sputter, Evaporation, Screen Printing, Electroplating 등의 방법을 사용하여 형성하는 것이 바람직하다.In this case, the first conductive layers 120a and 130a may be formed using a method such as Direct Method, Lift-off, Semi-Additive, Screen Printing, etc. used in a semiconductor process to form a fine gap. The second conductive layers 120b and 130b and the third conductive layers 120c and 130c may be formed using a method such as sputtering, evaporation, screen printing, or electroplating.

도 2는 본 발명의 제2실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 도면으로, 본 발명의 제2실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자는 후술한 것을 제외하고는 제1실시예와 동일할 수 있다.FIG. 2 is a diagram illustrating a surface mount device for protecting an electric circuit according to a second embodiment of the present invention, except that the surface mount device for protecting an electric circuit according to a second embodiment of the present invention is described below. May be the same as the first embodiment.

도 2a는 본 발명의 제2실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 평면도, 도 2b는 본 발명의 제2실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 저면도, 도 2c는 도 2a의 I-I선에 따른 단면도이다.2A is a plan view showing a surface mount device for protecting an electric circuit according to a second embodiment of the present invention, and FIG. 2B is a bottom view showing a surface mount device for protection of an electric circuit according to a second embodiment of the present invention. 2C is a cross-sectional view taken along line II of FIG. 2A.

도 2a 내지 도 2c를 참조하면, 본 발명의 제2실시예에 따른 전기 회로 보호를 위한 표면 실장 소자(200)는 고 저항을 갖는 기판(210), 상기 기판 상에 형성되는 외부단자(220) 및 상기 기판 상에 형성되는 접지단자(230)를 포함하여 이루어져 있으며, 또한, 외부단자 및 접지단자는 갭(G)에 의하여 분리되어 있다.2A to 2C, a surface mount device 200 for protecting an electric circuit according to a second embodiment of the present invention includes a substrate 210 having a high resistance and an external terminal 220 formed on the substrate. And a ground terminal 230 formed on the substrate, and the external terminal and the ground terminal are separated by a gap G.

이때, 기판 상에 외부단자 및 접지단자가 형성된다함은 도 2a에 도시된 바와 같이 기판의 상부면에 형성되는 것, 도 2b에 도시된 바와 같이 기판의 하부면에 형성되는 것 및 도 2c에 도시된 바와 같이 기판의 양측면에 외부단자 및 접지단자가 형성되는 것을 포함하는 의미이며, 상기 외부단자 및 상기 접지단자는 기판의 상부면에서 도 2a의 Y방향(즉, 기판의 폭 방향)으로 길게 형성되어, 기판의 양측면을 감싸도록 형성된 후, 기판의 하부면까지 연장되어 형성되어 있다.At this time, the external terminal and the ground terminal is formed on the substrate is formed on the upper surface of the substrate as shown in Figure 2a, formed on the lower surface of the substrate as shown in Figure 2b and shown in Figure 2c As described above, the external terminals and the ground terminals are formed on both sides of the substrate, and the external terminals and the ground terminals are formed to extend in the Y direction (ie, the width direction of the substrate) of FIG. 2A from the upper surface of the substrate. And formed to surround both side surfaces of the substrate, and then extend to the lower surface of the substrate.

본 발명의 제2실시예에 따른 전기 회로 보호를 위한 표면 실장 소자는 외부단자가 4개, 접지단자가 4개이며, 따라서, 8단자 4채널의 형태로 구성되어 있다. The surface mount element for protecting an electric circuit according to the second embodiment of the present invention has four external terminals and four ground terminals. Thus, the surface mounting element is configured in the form of eight terminals and four channels.

또한, 본 발명의 제2실시예에서도 제1실시예와 동일하게, 상기 표면 실장 소자는 상기 외부단자 및 상기 접지단자에 의해 형성된 갭(G) 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부(240)를 포함하고 있으며, 이때, 상기 갭은 상기 외부단자 및 상기 접지단자 간의 절연과 양호한 ESD 클램핑 특성을 구현하기 위하여 4 내지 40㎛인 것이 바람직하다.In addition, in the second embodiment of the present invention, as in the first embodiment, the surface mount element is formed in a gap G formed by the external terminal and the ground terminal, and contacts the external terminal and the ground terminal. It includes a voltage variable unit 240, wherein the gap is preferably 4 to 40㎛ in order to implement the insulation between the external terminal and the ground terminal and good ESD clamping characteristics.

본 발명의 제2실시예에서도 상기 전압 가변부(240)은 과전압 펄스 또는 ESD로부터 전기 회로를 보호하기 위해 제공하는 것으로, 특정한 전압 이상의 과전압이 외부단자 및 접지단자의 양단에 걸리면, 상기 전압 가변부(240)의 저항이 급격히 감소하여 외부단자, 전압 가변부(240) 및 접지단자는 상호 통전되며, 상기 외부단자에 흐르는 전류는 상기 전압 가변부(240)를 거쳐 접지 단자를 통해 방전된다.In the second embodiment of the present invention, the voltage variable unit 240 is provided to protect the electric circuit from an overvoltage pulse or ESD. When the overvoltage of a specific voltage is applied to both ends of the external terminal and the ground terminal, the voltage variable unit As the resistance of the 240 decreases rapidly, the external terminal, the voltage variable unit 240 and the ground terminal are energized with each other, and the current flowing through the external terminal is discharged through the ground terminal through the voltage variable unit 240.

또한, 본 발명의 제2실시예에서도 제1실시예와 동일하게 본 발명에서는 상기 외부단자 및 상기 접지단자는 각각 제1도전층, 제2도전층 및 제3도전층으로 이루어지는 적층구조 일 수 있다.In addition, in the second embodiment of the present invention, as in the first embodiment, the external terminal and the ground terminal may have a laminated structure including a first conductive layer, a second conductive layer, and a third conductive layer, respectively. .

그 외 다른 구성에 관하여는 제1실시예와 동일하므로, 이하 구체적인 설명은 생략하기로 한다.Since other configurations are the same as those of the first embodiment, detailed descriptions thereof will be omitted below.

도 3은 본 발명의 제3실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 도면으로, 본 발명의 제3실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자는 후술한 것을 제외하고는 제1실시예와 동일할 수 있다.3 is a view illustrating a surface mount device for protecting an electric circuit according to a third embodiment of the present invention, except that the surface mount device for protecting an electric circuit according to a third embodiment of the present invention is described below. May be the same as the first embodiment.

도 3a는 본 발명의 제3실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 평면도, 도 3b는 본 발명의 제3실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 저면도, 도 3c는 도 3a의 I-I선에 따른 단면도, 도 3d는 도 3a의 II-II선에 따른 단면도이다.3A is a plan view showing a surface mount device for protecting an electric circuit according to a third embodiment of the present invention, and FIG. 3B is a bottom view showing a surface mount device for protection of an electric circuit according to a third embodiment of the present invention. 3C is a cross-sectional view taken along the line II of FIG. 3A, and FIG. 3D is a cross-sectional view taken along the line II-II of FIG. 3A.

도 3a 내지 도 3d를 참조하면, 본 발명의 제3실시예에 따른 전기 회로 보호를 위한 표면 실장 소자(300)는 고 저항을 갖는 기판(310), 상기 기판 상에 형성되는 외부단자(320) 및 상기 기판 상에 형성되는 접지단자(330)를 포함하여 이루어져 있으며, 또한, 외부단자 및 접지단자는 갭(G)에 의하여 분리되어 있다.3A to 3D, a surface mount device 300 for protecting an electric circuit according to a third embodiment of the present invention includes a substrate 310 having a high resistance and an external terminal 320 formed on the substrate. And a ground terminal 330 formed on the substrate, and the external terminal and the ground terminal are separated by a gap G.

이때, 기판 상에 외부단자 및 접지단자가 형성된다함은 도 3a에 도시된 바와 같이 기판의 상부면에 형성되는 것, 도 3b에 도시된 바와 같이 기판의 하부면에 형성되는 것, 도 3c 및 도 3d에 도시된 바와 같이 기판의 측면에 외부단자 및 접지단자가 형성되는 것을 포함하는 의미이다.At this time, the external terminal and the ground terminal is formed on the substrate is formed on the upper surface of the substrate as shown in Figure 3a, is formed on the lower surface of the substrate as shown in Figure 3b, Figure 3c and Figure As shown in 3d, an external terminal and a ground terminal are formed on the side of the substrate.

상기 외부단자는 기판의 상부면에서 도 3a의 Y방향(즉, 기판의 폭 방향)으로 길게 형성되어, 기판의 양측면을 감싸도록 형성된 후, 기판의 하부면까지 연장되어 형성되어 있고, 상기 접지단자는 기판의 상부면에서 도 3a의 X방향(즉, 기판의 길이 방향)으로 길게 형성되어, 기판의 양측면을 감싸도록 형성된 후, 기판의 하부면 까지 연장되어 형성되어 있다.The outer terminal is formed long in the Y direction (ie, the width direction of the substrate) of Figure 3a on the upper surface of the substrate, is formed to surround both sides of the substrate, is formed to extend to the lower surface of the substrate, the ground terminal Is formed long in the X direction (ie, the longitudinal direction of the substrate) of FIG. 3A on the upper surface of the substrate, and is formed to surround both sides of the substrate, and then extends to the lower surface of the substrate.

본 발명의 제3실시예에 따른 전기 회로 보호를 위한 표면 실장 소자는 외부단자가 8개, 접지단자가 2개이며, 따라서, 10단자 8채널의 형태로 구성되어 있다. The surface mount element for protecting the electric circuit according to the third embodiment of the present invention has eight external terminals and two ground terminals, and thus is configured in the form of ten terminals and eight channels.

또한, 본 발명의 제3실시예에서도 제1실시예와 동일하게, 상기 표면 실장 소자는 상기 외부단자 및 상기 접지단자에 의해 형성된 갭(G) 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부(340)를 포함하고 있으며, 이때, 상기 갭은 상기 외부단자 및 상기 접지단자 간의 절연과 양호한 ESD 클램핑 특성을 구현하기 위하여 4 내지 40㎛인 것이 바람직하다.In the third embodiment of the present invention, the surface mount element is formed in the gap G formed by the external terminal and the ground terminal, and contacts the external terminal and the ground terminal. The voltage variable part 340 is included. In this case, the gap is preferably 4 to 40 μm in order to implement insulation and good ESD clamping characteristics between the external terminal and the ground terminal.

본 발명의 제3실시예에서도 상기 전압 가변부(340)은 과전압 펄스 또는 ESD로부터 전기 회로를 보호하기 위해 제공하는 것으로, 특정한 전압 이상의 과전압이 외부단자 및 접지단자의 양단에 걸리면, 상기 전압 가변부(340)의 저항이 급격히 감소하여 외부단자, 전압 가변부(340) 및 접지단자는 상호 통전되며, 상기 외부단자에 흐르는 전류는 상기 전압 가변부(340)를 거쳐 접지 단자를 통해 방전된다.In the third embodiment of the present invention, the voltage variable unit 340 is provided to protect the electric circuit from an overvoltage pulse or an ESD. When the overvoltage of a specific voltage is applied to both ends of the external terminal and the ground terminal, the voltage variable unit As the resistance of 340 decreases rapidly, the external terminal, the voltage variable unit 340 and the ground terminal are energized with each other, and the current flowing through the external terminal is discharged through the ground terminal through the voltage variable unit 340.

또한, 본 발명의 제3실시예에서도 제1실시예와 동일하게 본 발명에서는 상기 외부단자 및 상기 접지단자는 각각 제1도전층, 제2도전층 및 제3도전층으로 이루어지는 적층구조 일 수 있다.In addition, in the third embodiment of the present invention, as in the first embodiment, the external terminal and the ground terminal may have a laminated structure including a first conductive layer, a second conductive layer, and a third conductive layer, respectively. .

그 외 다른 구성에 관하여는 제1실시예와 동일하므로, 이하 구체적인 설명은 생략하기로 한다.Since other configurations are the same as those of the first embodiment, detailed descriptions thereof will be omitted below.

도 4는 본 발명의 제4실시예에 따른 전기 회로의 보호를 위한 표면 실장 소 자를 나타내는 도면으로, 본 발명의 제4실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자는 후술한 것을 제외하고는 제1실시예와 동일할 수 있다.4 is a view illustrating a surface mount element for protecting an electric circuit according to a fourth embodiment of the present invention, except that the surface mount element for protecting the electric circuit according to the fourth embodiment of the present invention is described below. May be the same as the first embodiment.

도 4a는 본 발명의 제4실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 평면도, 도 4b는 본 발명의 제4실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 저면도, 도 4c는 도 4a의 I-I선에 따른 단면도, 도 4d는 도 4a의 II-II선에 따른 단면도, 도 4e는 도 4a의 III-III선에 따른 단면도이다.4A is a plan view showing a surface mount device for protection of an electric circuit according to a fourth embodiment of the present invention, and FIG. 4B is a bottom view showing a surface mount device for protection of an electric circuit according to a fourth embodiment of the present invention. 4C is a cross-sectional view taken along line II of FIG. 4A, FIG. 4D is a cross-sectional view taken along line II-II of FIG. 4A, and FIG. 4E is a cross-sectional view taken along line III-III of FIG. 4A.

도 4a 내지 도 4e를 참조하면, 본 발명의 제4실시예에 따른 전기 회로 보호를 위한 표면 실장 소자(400)는 고 저항을 갖는 기판(410), 상기 기판 상에 형성되는 외부단자(420) 및 상기 기판 상에 형성되는 접지단자(430)를 포함하여 이루어져 있으며, 또한, 외부단자 및 접지단자는 갭(G)에 의하여 분리되어 있다.4A to 4E, a surface mount device 400 for protecting an electric circuit according to a fourth embodiment of the present invention includes a substrate 410 having a high resistance and an external terminal 420 formed on the substrate. And a ground terminal 430 formed on the substrate, and the external terminal and the ground terminal are separated by a gap G.

이때, 기판 상에 외부단자 및 접지단자가 형성된다함은 도 4a에 도시된 바와 같이 기판의 상부면에 형성되는 것, 도 4b에 도시된 바와 같이 기판의 하부면에 형성되는 것, 도 4c 내지 도 4e에 도시된 바와 같이 기판의 측면에 외부단자 및 접지단자가 형성되는 것을 포함하는 의미이다.At this time, the external terminal and the ground terminal is formed on the substrate is formed on the upper surface of the substrate as shown in Figure 4a, is formed on the lower surface of the substrate as shown in Figure 4b, Figure 4c to Figure As shown in 4e, it means that the external terminal and the ground terminal are formed on the side of the substrate.

상기 외부단자는 기판의 상부면에서 도 4a의 Y방향(즉, 기판의 폭 방향)으로 길게 형성되어, 기판의 양측면을 감싸도록 형성된 후, 기판의 하부면까지 연장되어 형성되어 있고, 상기 접지단자는 상기 외부단자와의 갭(G)을 제공하기 위하여, 도 4a의 X방향(즉, 기판의 길이 방향)으로는 기판의 상부면에서만 길게 형성되어 있고, 또한, 상기 접지단자는 기판의 상부면에서 도 4a의 Y방향(즉, 기판의 폭 방향) 으로 길게 형성되어, 기판의 양측면을 감싸도록 형성된 후, 기판의 하부면까지 연장되어 형성되어 있다.The outer terminal is formed to extend in the Y direction (ie, the width direction of the substrate) of Figure 4a on the upper surface of the substrate, formed to surround both sides of the substrate, is formed to extend to the lower surface of the substrate, the ground terminal In order to provide a gap G with the external terminal, the length is formed only in the upper surface of the substrate in the X direction (ie, the longitudinal direction of the substrate) of Figure 4a, the ground terminal is also the upper surface of the substrate Is formed long in the Y direction (that is, the width direction of the substrate) of Figure 4a, so as to surround both sides of the substrate, it is formed extending to the lower surface of the substrate.

본 발명의 제4실시예에 따른 전기 회로 보호를 위한 표면 실장 소자는 외부단자가 8개, 접지단자가 2개이며, 따라서, 10단자 8채널의 형태로 구성되어 있다.The surface mount element for protecting an electric circuit according to the fourth embodiment of the present invention has eight external terminals and two ground terminals, and thus is configured in the form of ten terminals and eight channels.

이때, 상술한 바와 같이, 접지단자 중 도 4a의 X방향(즉, 기판의 길이 방향)으로 기판의 상부면에서만 길게 형성된 접지단자(제1접지단자)는 상기 외부단자와의 갭(G)을 제공하기 위하여 형성된 것으로, 실질적으로 접지단자의 역할을 하는 것은 기판의 상부면에서 도 4a의 Y방향(즉, 기판의 폭 방향)으로 길게 형성되어, 기판의 양측면을 감싸도록 형성된 후, 기판의 하부면까지 연장되어 형성된 접지단자(제2접지단자)에 해당하며, 따라서, 본 발명의 제4실시예에서도 접지단지는 2개에 해당한다.At this time, as described above, the ground terminal (first ground terminal) formed only in the upper surface of the substrate in the X direction (ie, the longitudinal direction of the substrate) of Figure 4a of the ground terminal (G) the gap (G) with the external terminal It is formed to provide, substantially serving as a ground terminal is formed long in the Y direction (ie, the width direction of the substrate) of Figure 4a on the upper surface of the substrate, formed to surround both sides of the substrate, then the lower portion of the substrate Corresponding to the ground terminal (second ground terminal) formed to extend to the surface, and thus, in the fourth embodiment of the present invention corresponds to two ground terminals.

또한, 본 발명의 제4실시예에서도 제1실시예와 동일하게, 상기 표면 실장 소자는 상기 외부단자 및 상기 접지단자(제1접지단자)에 의해 형성된 갭(G) 내에 형성되고, 상기 외부단자 및 상기 접지단자(제1접지단자)에 접촉되는 전압 가변부(440)를 포함하고 있으며, 이때, 상기 갭은 상기 외부단자 및 상기 접지단자(제1접지단자) 간의 절연과 양호한 ESD 클램핑 특성을 구현하기 위하여 4 내지 40㎛인 것이 바람직하다.Also in the fourth embodiment of the present invention, the same as the first embodiment, the surface mount element is formed in the gap G formed by the external terminal and the ground terminal (first ground terminal), and the external terminal. And a voltage variable part 440 in contact with the ground terminal (first ground terminal), wherein the gap provides insulation between the external terminal and the ground terminal (first ground terminal) and good ESD clamping characteristics. In order to implement, it is preferable that it is 4-40 micrometers.

본 발명의 제4실시예에서도 상기 전압 가변부(440)은 과전압 펄스 또는 ESD로부터 전기 회로를 보호하기 위해 제공하는 것으로, 특정한 전압 이상의 과전압이 외부단자 및 접지단자의 양단에 걸리면, 상기 전압 가변부(440)의 저항이 급격히 감소하여 외부단자, 전압 가변부(440) 및 접지단자는 상호 통전되며, 상기 외부단자에 흐르는 전류는 상기 전압 가변부(440)를 거쳐 접지단자(제2접지단자)를 통해 방전된다.In the fourth embodiment of the present invention, the voltage variable unit 440 is provided to protect the electric circuit from an overvoltage pulse or an ESD. When the overvoltage of a specific voltage is applied to both ends of the external terminal and the ground terminal, the voltage variable unit As the resistance of 440 decreases rapidly, the external terminal, the voltage variable unit 440, and the ground terminal are energized with each other, and the current flowing through the external terminal passes through the voltage variable unit 440 to the ground terminal (second ground terminal). Discharged through.

또한, 본 발명의 제4실시예에서도 제1실시예와 동일하게 본 발명에서는 상기 외부단자 및 상기 접지단자는 각각 제1도전층, 제2도전층 및 제3도전층으로 이루어지는 적층구조 일 수 있다.Also, in the fourth embodiment of the present invention, as in the first embodiment, the external terminal and the ground terminal may have a laminated structure including a first conductive layer, a second conductive layer, and a third conductive layer, respectively. .

그 외 다른 구성에 관하여는 제1실시예와 동일하므로, 이하 구체적인 설명은 생략하기로 한다.Since other configurations are the same as those of the first embodiment, detailed descriptions thereof will be omitted below.

다음에서는 본 발명에 따른 전기 회로의 보호를 위한 표면 실장 소자의 소자특성을 살펴보기로 한다.Next, the device characteristics of the surface mounted device for protecting the electric circuit according to the present invention will be described.

도 5는 본 발명에 따른 전기 회로의 보호를 위한 표면 실장 소자의 동작특성을 나타내는 파형도이다.5 is a waveform diagram showing an operating characteristic of a surface mount device for protecting an electric circuit according to the present invention.

도 5에서 "A"는 정전기 발생기에서 ESD 8KV를 방사하였을 경우, 방사된 시점에서의 전압을 오실로스코프로 측정하였을 때의 파형에 해당하며, "B"는 ESD 8KV가 인가되었을 경우의 본 발명에 따른 표면 실장 소자의 동작 파형이다. In FIG. 5, when "A" radiates ESD 8KV in the electrostatic generator, the waveform corresponds to a waveform when the voltage at the time of radiating is measured with an oscilloscope, and "B" corresponds to the case where ESD 8KV is applied. The operation waveform of the surface mount element.

정전기 발생기에서 ESD 8KV를 방사하였을 경우, 방사된 시점에서의 전압을 측정장비(예컨대, 오실로스코프)로 측정하게 되면 대략 1600V 정도의 피크 전압(Vp)이 측정된다.When the ESD generator emits 8KV of ESD, the peak voltage Vp of about 1600V is measured when the voltage at the time of the discharge is measured by a measuring device (eg, an oscilloscope).

하지만, ESD 8KV가 본 발명에 따른 표면 실장 소자에 인가되었을 경우 피크 전압(Vp)은 대략 400 내지 450V 정도가 되고 클램핑 전압(Vc)은 대략 20 내지 50V 정도가 된다.However, when ESD 8KV is applied to the surface mount device according to the present invention, the peak voltage Vp is about 400 to 450V and the clamping voltage Vc is about 20 to 50V.

또한, 본 발명에 따른 표면 실장 소자의 경우, 대략 1 내지 5ns이후 부터 ESD 감쇄특성이 우수하다.In addition, the surface mount device according to the present invention has excellent ESD attenuation characteristics after approximately 1 to 5 ns.

즉, 본 발명에 따른 표면 실장 소자는 피크 전압(Vp)이 매우 낮으며, IEC 61000-4-2에서 규정하는 모든 ESD 전압레벨에서 감쇄 성능을 보이며, 또한, 클램핑 전압(Vc)이 매우 낮을 뿐만 아니라, 대략 1 내지 5ns 이후부터 우수한 ESD 감쇄특성을 보여, 고속 신호 라인에도 적합하게 사용될 수 있다.That is, the surface mount device according to the present invention has a very low peak voltage (Vp), exhibits attenuation performance at all ESD voltage levels specified in IEC 61000-4-2, and also has a very low clamping voltage (Vc). In addition, it exhibits excellent ESD attenuation characteristics after approximately 1 to 5 ns, and can be suitably used for high-speed signal lines.

도 6은 본 발명에 따른 전기 회로의 보호를 위한 표면 실장 소자의 손실특성을 나타내는 파형도이다.6 is a waveform diagram illustrating loss characteristics of a surface mount device for protecting an electric circuit according to the present invention.

먼저, 본 발명에 따른 전기 회로의 보호를 위한 표면 실장 소자의 캐패시턴스(Capacitance)는 최대가 0.5pF 미만이며, 약 0.1~0.2pF에 해당하였고, 이러한 캐패시턴스 특성을 갖으면서도 IEC 61000-4-2의 Level 1~4를 만족하는 특성을 나타내었다.First, the capacitance of the surface-mount device for the protection of the electric circuit according to the present invention has a maximum of less than 0.5 pF, which corresponds to about 0.1 to 0.2 pF, while having such a capacitance characteristic, the IEC 61000-4-2 The characteristics satisfying Level 1 ~ 4 are shown.

이러한 낮은 캐패시턴스에 기인한 고주파수에서의 손실 특성을 살펴보면, 도 6에서 알 수 있는 바와 같이 프리컨시(Frequency) 1000 MHz 대역, 즉, GHz 대역에서도 신호 손실(Insertion Loss)이 거의 없음을 알 수 있고, 전기 회로의 고속 전송이 가능하게 된다.Looking at the loss characteristics at high frequencies due to such low capacitance, it can be seen that there is almost no signal loss (Insertion Loss) in the frequency 1000 MHz band, that is, GHz band as shown in FIG. The high speed transmission of the electric circuit becomes possible.

따라서, 본 발명에 따른 전기 회로의 보호를 위한 표면 실장 소자는 극단적으로 낮은 캐패시턴스(Capacitance)를 구현할 수 있으며, 이와 동시에 매우 우수한 ESD(electrostatic discharge) 클램핑 특성을 구현할 수 있다.Accordingly, the surface mount device for protecting the electric circuit according to the present invention can realize extremely low capacitance, and at the same time, a very good electrostatic discharge (ESD) clamping characteristic.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.The present invention has been shown and described with reference to the preferred embodiments as described above, but is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.

도 1a는 본 발명의 제1실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 사시도,1A is a perspective view illustrating a surface mount device for protecting an electric circuit according to a first embodiment of the present invention;

도 1b는 도 1a의 I-I선에 따른 단면도,1B is a cross-sectional view taken along the line I-I of FIG. 1A;

도 1c는 도 1b의 A영역을 확대한 단면도,1C is an enlarged cross-sectional view of region A of FIG. 1B;

도 2a는 본 발명의 제2실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 평면도,2A is a plan view showing a surface mount device for protecting an electric circuit according to a second embodiment of the present invention;

도 2b는 본 발명의 제2실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 저면도,2B is a bottom view showing a surface mount device for protecting an electric circuit according to a second embodiment of the present invention;

도 2c는 도 2a의 I-I선에 따른 단면도,2C is a cross-sectional view taken along line II of FIG. 2A;

도 3a는 본 발명의 제3실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 평면도,3A is a plan view showing a surface mount device for protecting an electric circuit according to a third embodiment of the present invention;

도 3b는 본 발명의 제3실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 저면도,3B is a bottom view showing a surface mount device for protecting an electric circuit according to a third embodiment of the present invention;

도 3c는 도 3a의 I-I선에 따른 단면도,3C is a cross-sectional view taken along the line I-I of FIG. 3A;

도 3d는 도 3a의 II-II선에 따른 단면도,3D is a cross-sectional view taken along the line II-II of FIG. 3A;

도 4a는 본 발명의 제4실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 평면도,4A is a plan view showing a surface mount device for protecting an electric circuit according to a fourth embodiment of the present invention;

도 4b는 본 발명의 제4실시예에 따른 전기 회로의 보호를 위한 표면 실장 소자를 나타내는 저면도,4B is a bottom view showing a surface mount device for protecting an electric circuit according to a fourth embodiment of the present invention;

도 4c는 도 4a의 I-I선에 따른 단면도, 4C is a cross-sectional view taken along the line I-I of FIG. 4A;

도 4d는 도 4a의 II-II선에 따른 단면도,4D is a cross-sectional view taken along the line II-II of FIG. 4A;

도 4e는 도 4a의 III-III선에 따른 단면도,4E is a cross-sectional view taken along the line III-III of FIG. 4A;

도 5는 본 발명에 따른 전기 회로의 보호를 위한 표면 실장 소자의 동작특성을 나타내는 파형도,5 is a waveform diagram showing an operating characteristic of a surface mount device for protection of an electric circuit according to the present invention;

도 6은 본 발명에 따른 전기 회로의 보호를 위한 표면 실장 소자의 손실특성을 나타내는 파형도이다.6 is a waveform diagram illustrating loss characteristics of a surface mount device for protecting an electric circuit according to the present invention.

Claims (25)

삭제delete 기판;Board; 상기 기판 상에 형성되고, 갭에 의하여 분리되는 외부단자 및 접지단자;An external terminal and a ground terminal formed on the substrate and separated by a gap; 상기 외부단자 및 상기 접지단자에 의해 형성된 갭 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부를 포함하고,A voltage variable part formed in a gap formed by the external terminal and the ground terminal and in contact with the external terminal and the ground terminal, 상기 전압 가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어지며,The voltage variable part is made of a conductive material, a semiconductive material and an insulating material, 상기 도전성 재료의 함량은 전압 가변부 전체 100 질량% 대비 40 질량% 내지 80 질량%이고, 상기 반도성 재료의 함량은 전압 가변부 전체 100 질량% 대비 15 질량% 내지 40 질량%인 것을 특징으로 하는 표면 실장 소자.The content of the conductive material is 40% by mass to 80% by mass relative to 100% by mass of the total voltage variable part, and the content of the semiconducting material is 15% by mass to 40% by mass relative to 100% by mass of the total voltage variable part. Surface Mount Device. 삭제delete 기판;Board; 상기 기판 상에 형성되고, 갭에 의하여 분리되는 외부단자 및 접지단자;An external terminal and a ground terminal formed on the substrate and separated by a gap; 상기 외부단자 및 상기 접지단자에 의해 형성된 갭 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부를 포함하고,A voltage variable part formed in a gap formed by the external terminal and the ground terminal and in contact with the external terminal and the ground terminal, 상기 전압 가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어지며,The voltage variable part is made of a conductive material, a semiconductive material and an insulating material, 상기 도전성 재료는 무기물질로 코팅되며, 상기 코팅의 두께는 10 nm 내지 2 ㎛인 것을 특징으로 하는 표면 실장 소자. The conductive material is coated with an inorganic material, the thickness of the coating is 10 nm to 2 ㎛ surface-mounting device, characterized in that. 기판;Board; 상기 기판 상에 형성되고, 갭에 의하여 분리되는 외부단자 및 접지단자;An external terminal and a ground terminal formed on the substrate and separated by a gap; 상기 외부단자 및 상기 접지단자에 의해 형성된 갭 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부를 포함하고,A voltage variable part formed in a gap formed by the external terminal and the ground terminal and in contact with the external terminal and the ground terminal, 상기 전압 가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어지며,The voltage variable part is made of a conductive material, a semiconductive material and an insulating material, 상기 갭은 4 내지 40㎛인 것을 특징으로 하는 표면 실장 소자.The gap is a surface mounting device, characterized in that 4 to 40㎛. 삭제delete 삭제delete 기판;Board; 상기 기판 상에 형성되고, 갭에 의하여 분리되는 외부단자 및 접지단자;An external terminal and a ground terminal formed on the substrate and separated by a gap; 상기 외부단자 및 상기 접지단자에 의해 형성된 갭 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부를 포함하고,A voltage variable part formed in a gap formed by the external terminal and the ground terminal and in contact with the external terminal and the ground terminal, 상기 전압 가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어지며,The voltage variable part is made of a conductive material, a semiconductive material and an insulating material, 상기 외부단자 및 상기 접지단자는 각각 제1 도전층, 제2 도전층 및 제3 도전층의 적층구조로 이루어지며, 상기 제1 도전층은 Direct Method, Lift-off, Semi-Additive 및 Screen Printing의 방법 중 어느 하나를 사용하여 형성하는 것을 특징으로 하는 표면 실장 소자.The external terminal and the ground terminal have a laminated structure of a first conductive layer, a second conductive layer, and a third conductive layer, respectively, and the first conductive layer includes a direct method, a lift-off, a semi-additive, and a screen printing. A surface mount element, characterized in that formed using any one of the methods. 기판;Board; 상기 기판 상에 형성되고, 갭에 의하여 분리되는 외부단자 및 접지단자;An external terminal and a ground terminal formed on the substrate and separated by a gap; 상기 외부단자 및 상기 접지단자에 의해 형성된 갭 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부를 포함하고,A voltage variable part formed in a gap formed by the external terminal and the ground terminal and in contact with the external terminal and the ground terminal, 상기 전압 가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어지며,The voltage variable part is made of a conductive material, a semiconductive material and an insulating material, 상기 외부단자 및 상기 접지단자는 각각 제1 도전층, 제2 도전층 및 제3 도전층의 적층구조로 이루어지며, 상기 제2 도전층 및 상기 제3 도전층은 Sputter, Evaporation, Screen Printing 및 Electroplating의 방법 중 어느 하나를 사용하여 형성하는 것을 특징으로 하는 표면 실장 소자.The external terminal and the ground terminal each have a stacked structure of a first conductive layer, a second conductive layer, and a third conductive layer, wherein the second conductive layer and the third conductive layer are formed by sputtering, evaporation, screen printing, and electroplating. It is formed using any one of the methods of the surface mounting element. 삭제delete 삭제delete 삭제delete 기판;Board; 상기 기판 상에 형성되고, 갭에 의하여 분리되는 외부단자 및 접지단자;An external terminal and a ground terminal formed on the substrate and separated by a gap; 상기 외부단자 및 상기 접지단자에 의해 형성된 갭 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부를 포함하고,A voltage variable part formed in a gap formed by the external terminal and the ground terminal and in contact with the external terminal and the ground terminal, 상기 전압 가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어지며,The voltage variable part is made of a conductive material, a semiconductive material and an insulating material, 상기 외부단자 및 상기 접지단자는 상기 기판의 상부면에서 기판의 길이 방향으로 길게 형성되어, 상기 기판의 양측면을 감싸도록 형성된 후, 기판의 하부면까지 연장되어 형성되는 것을 특징으로 하는 표면 실장 소자.The external terminal and the ground terminal is formed in the longitudinal direction of the substrate from the upper surface of the substrate, is formed to surround both sides of the substrate, and then extending to the lower surface of the substrate, characterized in that formed on the surface mounting element. 기판;Board; 상기 기판 상에 형성되고, 갭에 의하여 분리되는 외부단자 및 접지단자;An external terminal and a ground terminal formed on the substrate and separated by a gap; 상기 외부단자 및 상기 접지단자에 의해 형성된 갭 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부를 포함하고,A voltage variable part formed in a gap formed by the external terminal and the ground terminal and in contact with the external terminal and the ground terminal, 상기 전압 가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어지며,The voltage variable part is made of a conductive material, a semiconductive material and an insulating material, 상기 외부단자 및 상기 접지단자는 상기 기판의 상부면에서 기판의 폭 방향으로 길게 형성되어, 기판의 양측면을 감싸도록 형성된 후, 기판의 하부면까지 연장되어 형성되는 것을 특징으로 하는 표면 실장 소자.And the external terminal and the ground terminal are formed to extend in the width direction of the substrate from the upper surface of the substrate, and are formed to surround both side surfaces of the substrate, and then extend to the lower surface of the substrate. 기판;Board; 상기 기판 상에 형성되고, 갭에 의하여 분리되는 외부단자 및 접지단자;An external terminal and a ground terminal formed on the substrate and separated by a gap; 상기 외부단자 및 상기 접지단자에 의해 형성된 갭 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부를 포함하고,A voltage variable part formed in a gap formed by the external terminal and the ground terminal and in contact with the external terminal and the ground terminal, 상기 전압 가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어지며,The voltage variable part is made of a conductive material, a semiconductive material and an insulating material, 상기 외부단자는 상기 기판의 상부면에서 기판의 폭 방향으로 길게 형성되어, 기판의 양측면을 감싸도록 형성된 후, 기판의 하부면까지 연장되어 형성되고,The outer terminal is formed to extend in the width direction of the substrate from the upper surface of the substrate, is formed to surround both sides of the substrate, and extends to the lower surface of the substrate, 상기 접지단자는 상기 기판의 상부면에서 기판의 길이 방향으로 길게 형성되어, 기판의 양측면을 감싸도록 형성된 후, 기판의 하부면까지 연장되어 형성되는 것을 특징으로 하는 표면 실장 소자.The ground terminal is formed in the longitudinal direction of the substrate from the upper surface of the substrate, is formed to surround both sides of the substrate, and then extending to the lower surface of the substrate, characterized in that formed on the surface mounting element. 기판;Board; 상기 기판 상에 형성되고, 갭에 의하여 분리되는 외부단자 및 접지단자;An external terminal and a ground terminal formed on the substrate and separated by a gap; 상기 외부단자 및 상기 접지단자에 의해 형성된 갭 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부를 포함하고,A voltage variable part formed in a gap formed by the external terminal and the ground terminal and in contact with the external terminal and the ground terminal, 상기 전압 가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어지며,The voltage variable part is made of a conductive material, a semiconductive material and an insulating material, 상기 외부단자는 상기 기판의 상부면에서 기판의 폭 방향으로 길게 형성되어, 기판의 양측면을 감싸도록 형성된 후, 기판의 하부면까지 연장되어 형성되고,The outer terminal is formed to extend in the width direction of the substrate from the upper surface of the substrate, is formed to surround both sides of the substrate, and extends to the lower surface of the substrate, 상기 접지단자는 상기 기판의 길이 방향으로 기판의 상부면에만 길게 형성된 제1접지단자부 및 상기 기판의 상부면에서 기판의 폭 방향으로 길게 형성되어, 기판의 양측면을 감싸도록 형성된 후, 기판의 하부면까지 연장되어 형성되는 제2접지단자부를 포함하는 것을 특징으로 하는 표면 실장 소자.The ground terminal is formed to extend in the width direction of the substrate from the first ground terminal portion and the upper surface of the substrate formed only in the upper surface of the substrate in the longitudinal direction of the substrate, and formed to surround both sides of the substrate, then the lower surface of the substrate Surface mounting device comprising a second ground terminal portion extending to be formed. 기판;Board; 상기 기판 상에 형성되고, 갭에 의하여 분리되는 외부단자 및 접지단자;An external terminal and a ground terminal formed on the substrate and separated by a gap; 상기 외부단자 및 상기 접지단자에 의해 형성된 갭 내에 형성되고, 상기 외부단자 및 상기 접지단자에 접촉되는 전압 가변부를 포함하고,A voltage variable part formed in a gap formed by the external terminal and the ground terminal and in contact with the external terminal and the ground terminal, 상기 전압 가변부는 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어진 표면 실장 소자에 있어서, In the voltage varying portion, a surface mounting element including a conductive material, a semiconductive material, and an insulating material, 상기 표면 실장 소자의 상부면 및 하부면에 각각 보호시트를 더 포함하는 것을 특징으로 하는 표면 실장 소자.Surface mounting device further comprises a protective sheet on the upper surface and the lower surface of the surface mounting device, respectively. 삭제delete 표면 실장 소자에 사용되는, 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어진 전압 가변부에 있어서,In the voltage variable part which comprises a conductive material, a semiconductive material, and an insulating material used for a surface mounting element, 상기 도전성 재료의 함량은 전압가변부 전체 100 질량% 대비 40 질량% 내지 80 질량%이고, 상기 반도성 재료의 함량은 전압가변부 전체 100질량% 대비 15 질량% 내지 40 질량%인 것을 특징으로 하는 전압 가변부.The content of the conductive material is 40% by mass to 80% by mass based on 100% by mass of the voltage variable portion, the content of the semiconducting material is 15% by mass to 40% by mass relative to 100% by mass of the total voltage variable portion Voltage variable part. 삭제delete 표면 실장 소자에 사용되는, 도전성 재료, 반도성 재료 및 절연물질을 포함하여 이루어진 전압 가변부에 있어서,In the voltage variable part which comprises a conductive material, a semiconductive material, and an insulating material used for a surface mounting element, 상기 도전성 재료는 무기물질로 코팅되어 있으며, 상기 코팅의 두께는 10 nm 내지 2 ㎛인 것을 특징으로 하는 전압 가변부.The conductive material is coated with an inorganic material, the thickness of the coating is a voltage varying portion, characterized in that 10 nm to 2 ㎛. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020090030455A 2009-04-08 2009-04-08 Voltage variable portion and a Surface Mounting Device having the same KR101067496B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090030455A KR101067496B1 (en) 2009-04-08 2009-04-08 Voltage variable portion and a Surface Mounting Device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090030455A KR101067496B1 (en) 2009-04-08 2009-04-08 Voltage variable portion and a Surface Mounting Device having the same

Publications (2)

Publication Number Publication Date
KR20100111955A KR20100111955A (en) 2010-10-18
KR101067496B1 true KR101067496B1 (en) 2011-09-27

Family

ID=43132054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090030455A KR101067496B1 (en) 2009-04-08 2009-04-08 Voltage variable portion and a Surface Mounting Device having the same

Country Status (1)

Country Link
KR (1) KR101067496B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0134980B1 (en) * 1991-10-15 1998-05-15 다니엘 케이. 니콜스 Voltage variable capacitor
KR100369680B1 (en) * 1994-07-14 2003-04-18 서직스 코퍼레이션 Single and multi layer variable voltage protection devices and method of making same
KR100468826B1 (en) * 1998-03-10 2005-04-14 삼성전기주식회사 Capacitor for high frequency and method for tunning the capa citance of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0134980B1 (en) * 1991-10-15 1998-05-15 다니엘 케이. 니콜스 Voltage variable capacitor
KR100369680B1 (en) * 1994-07-14 2003-04-18 서직스 코퍼레이션 Single and multi layer variable voltage protection devices and method of making same
KR100468826B1 (en) * 1998-03-10 2005-04-14 삼성전기주식회사 Capacitor for high frequency and method for tunning the capa citance of the same

Also Published As

Publication number Publication date
KR20100111955A (en) 2010-10-18

Similar Documents

Publication Publication Date Title
JP4902944B2 (en) Voltage variable material for direct application and device using voltage variable material
US6937454B2 (en) Integrated device providing overcurrent and overvoltage protection and common-mode filtering to data bus interface
US7034652B2 (en) Electrostatic discharge multifunction resistor
US6570765B2 (en) Over-voltage protection for electronic circuits
KR101153769B1 (en) Esd protection device and composite electronic component of the same
US7180719B2 (en) Integrated overvoltage and overcurrent device
US20020024791A1 (en) Integrated electrostatic discharge and overcurrent device
US8422188B2 (en) ESD protection device
KR101229557B1 (en) Electrical multilayer component with reduced parasitic capacitance
CN101258562B (en) Static electricity countermeasure component
US20090045907A1 (en) Microvaristor-Based Overvoltage Protection
US7035072B2 (en) Electrostatic discharge apparatus for network devices
WO2008069190A1 (en) Static electricity control part and process for manufacturing the same
KR101067496B1 (en) Voltage variable portion and a Surface Mounting Device having the same
CN109300690B (en) Composite electronic component and board having the same
JPH056805A (en) Chip-type varistor
US6859999B2 (en) Method for manufacturing a power chip resistor
KR20170141039A (en) Board and manufacturing method thereof
EP0875067A1 (en) Multifunctional protective component
TWI808822B (en) Anti-surge resistor and fabrication method thereof
KR20160026943A (en) Flat typed capacitor
KR100967696B1 (en) Device for prevention electrostatic discharge on rapid transmission data communication line
US20190378891A1 (en) High Frequency and High Power Thin-Film Component
JPH0139064Y2 (en)
KR20170010723A (en) Electrical overstress protection device and mobile electronic device with the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee