KR101066454B1 - Side channel attack countermeasure device resistant to fault injection attack on the chip internal circuit and semiconductor chip including the same - Google Patents

Side channel attack countermeasure device resistant to fault injection attack on the chip internal circuit and semiconductor chip including the same Download PDF

Info

Publication number
KR101066454B1
KR101066454B1 KR1020100128064A KR20100128064A KR101066454B1 KR 101066454 B1 KR101066454 B1 KR 101066454B1 KR 1020100128064 A KR1020100128064 A KR 1020100128064A KR 20100128064 A KR20100128064 A KR 20100128064A KR 101066454 B1 KR101066454 B1 KR 101066454B1
Authority
KR
South Korea
Prior art keywords
attack
response device
attack response
chip die
decapping
Prior art date
Application number
KR1020100128064A
Other languages
Korean (ko)
Inventor
강태헌
김철수
Original Assignee
창신정보통신(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 창신정보통신(주) filed Critical 창신정보통신(주)
Priority to KR1020100128064A priority Critical patent/KR101066454B1/en
Application granted granted Critical
Publication of KR101066454B1 publication Critical patent/KR101066454B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

본 발명은 오류 주입 공격을 위한 칩 디캡핑 시도시 내부 회로를 디캡핑 용액에 대해 화학반응을 일으켜 내부회로를 파괴함으로써 회로 및 칩 주요 부위의 노출을 방지하여 오류 주입 공격을 진행하지 못하게 함으로써 오류 주입 공격을 차단할 수 있도록 한 부채널 공격 대응 장치 및 이를 구비하는 반도체소자에 관한 것이다.
본 발명에 따른 공격대응장치를 구비한 반도체 소자는 기판; 상기 기판 상에 접합되는 칩다이; 상기 기판 상에 형성되는 리드프레임; 상기 칩다이와 상기 리드프레임을 전기적으로 연결하는 와이어; 상기 칩다이, 상기 리드프레임 및 상기 와이어를 포함하는 소자구성을 밀봉하는 몰드; 및 상기 몰드 내부에 수용되고, 상기 소자구성 중 하나 이상을 덮도록 상기 소자구성과 인접한 위치에 배치되고, 상기 몰드를 용융시키는 디캡핑 용액에 반응하여 상기 소자구성 중 어느 하나 이상을 용융시키는 반응물질을 가지는 공격대응장치;를 포함하여 구성된다.The present invention prevents the exposure of the circuit and the main part of the chip by performing a chemical reaction to the decapping solution by destroying the internal circuit when attempting chip decapping for the error injection attack, thereby preventing the error injection attack from proceeding. The present invention relates to a subchannel attack response device and a semiconductor device having the same.
A semiconductor device having an attack response device according to the present invention includes a substrate; A chip die bonded on the substrate; A lead frame formed on the substrate; A wire electrically connecting the chip die and the lead frame; A mold for sealing an element configuration including the chip die, the lead frame and the wire; And a reaction material contained in the mold and disposed at a position adjacent to the device configuration to cover one or more of the device configurations, and reacting the decapping solution for melting the mold to melt any one or more of the device configurations. It is configured to include; attack response device having a.

Description

칩 내부 회로에 대한 오류 주입 공격에 강화된 부채널 공격 대응 장치 및 이를 구비하는 반도체소자{Side Channel attack countermeasure device resistant to fault injection attack on the chip internal circuit and Semiconductor chip including the same}Side channel attack countermeasure device resistant to fault injection attack on the chip internal circuit and Semiconductor chip including the same}

본 발명은 부채널 오류 주입공격을 방지하는 공격대응장치 및 반도체 소자에 관한 것으로 특히, 오류 주입 공격을 위한 칩 디캡핑 시도시 디캡핑 용액에 대해 화학반응을 일으켜 내부회로를 파괴함으로써 회로 및 칩 주요 부위의 노출을 방지하여 오류 주입 공격을 진행하지 못하게 함으로써 오류 주입 공격을 차단할 수 있도록 한 부채널 공격 대응 장치 및 이를 구비하는 반도체소자에 관한 것이다.The present invention relates to an attack response device and a semiconductor device to prevent the sub-channel error injection attack, in particular, when attempting to chip decapsulation for the error injection attack by causing a chemical reaction to the decapping solution to destroy the internal circuits The present invention relates to a sub-channel attack countermeasure and a semiconductor device having the same to prevent an error injection attack by preventing the exposure of the site and preventing the error injection attack from proceeding.

유비쿼터스(Ubiquitous) 센서 네트워크 등의 네트워크 환경에서 다양한 센서 노드들 및 장치들은 서로 연결될 뿐만 아니라 게이트웨이, 스위치, 라우터, 액세스포인트 등의 장치들을 통해 외부 네트워크와 연결되어, 양방향 실시간 정보 교환을 위해 동작하기도 한다. 때문에 다양한 네트워킹 환경에서 안전하게 실시간 처리를 하도록 하기 위한 보안 기술에 대한 연구가 중요하다. 이러한 제반 보안 기술로서 해쉬 함수(SHA-3)나대칭키 암호 알고리즘(AES)이 필요하다. 또한, 각 노드들 간의 인증을 위해서는 개별 디바이스의 유일성 정보 제공, 서명 및 검증, 인증 암호화 등에 있어서 필수 요소인 키 값을 안전하고 효율적으로 관리 및 분배하기 위한 공개키 암호 알고리즘(RSA, ECC)이 필요하다.In a network environment such as a ubiquitous sensor network, various sensor nodes and devices are not only connected to each other but also connected to an external network through devices such as gateways, switches, routers, and access points, and operate for bidirectional real-time information exchange. . Therefore, it is important to research security technology for safe real-time processing in various networking environments. As such security technology, a hash function (SHA-3) or a symmetric key cryptographic algorithm (AES) is required. In addition, for authentication between nodes, public key cryptographic algorithms (RSA, ECC) are required to securely and efficiently manage and distribute key values, which are essential for providing unique information, signature and verification, and encryption of authentication for individual devices. Do.

그러나, 네트워크 장치들에 사용되고 있는 암호 알고리즘들은 오류 주입 공격에 취약한 단점을 가진다.However, cryptographic algorithms used in network devices have the disadvantage of being vulnerable to error injection attacks.

일례로 AES(Advanced Encryption Standard) 암호 알고리즘의 경우 키 스케쥴링이나 암호화가 수행되는 동안 데이터를 저장하는 레지스터나 메모리에 오류가 주입 되어 정상 암호문과 오류 암호문의 차이 값을 이용한 차분 오류 분석(Differential Fault Analysis)에 의해 비밀키 값이 누출되는 문제가 있다.For example, in the case of AES (Advanced Encryption Standard) cryptographic algorithm, an error is injected into a register or memory that stores data while key scheduling or encryption is performed. Therefore, differential fault analysis using a difference value between a normal cipher text and an error cipher text is performed. There is a problem of leaking a secret key value.

RSA-CRT(Rivest Shamir Adleman-Chinese Remainder Theorem) 암호 알고리즘은 중국인의 나머지 정리를 이용하기 때문에 일반적인 RSA 암호 알고리즘에 비해서 연산의 효율성이 높고 전력 분석 공격과 같은 부채널 공격에 강인하다는 장점을 지니고 있지만 RSA-CRT 연산 과정에서 특정 연산 부분에 공격자가 임의의 오류를 주입하는 경우 오동작이 발생되고 이때 출력된 연산의 결과를 이용하여 공격하려는 장치의 저장된 비밀 값 p 또는 q가 추출 가능하기 때문에 이 또한 오류 주입 공격에 취약하다는 단점이 있다.Although the RSA-CRT (Rivest Shamir Adleman-Chinese Remainder Theorem) cryptographic algorithm uses the rest of the Chinese theorem, RSA-CRT has the advantages of higher computational efficiency and robustness to side-channel attacks, such as power analysis attacks, compared to conventional RSA cryptographic algorithms. If an attacker injects an arbitrary error into a specific operation part during a CRT operation, a malfunction occurs. This error injection is also possible because the stored secret value p or q of the device to be attacked can be extracted using the result of the output operation. The disadvantage is that it is vulnerable to attack.

이러한 물리적 공격 중에서도 준침입성 공격에 해당하는 오류 주입 공격(Fault injection attack)은 침입성 공격과 같이 장치를 분해(Depackaging)한 후 오류를 주입해야 하는 공격이다. 구체적으로 칩의 패시베이션 층을 그대로 둔 채 직접적인 전기 접촉을 하지 않고 공격을 가하여 오류를 주입하는 것으로 X-ray나 전자기장, 혹은 레이저와 같은 빛을 이용하여 고의적인 오동작(Fault)을 일으키는 능동적인 공격이다. 특히, 이 공격의 경우 칩셋의 표면에서 정확한 위치를 찾아서 공격해야 하는 어려움이 있긴 하지만 비교적 용이하게 원하는 정보를 추출하는 하는 것이 가능하다.Among these physical attacks, fault injection attack, which is a quasi-invasive attack, is an attack that needs to be injected after depackaging a device, such as an invasive attack. Specifically, it injects an error by applying an attack without direct electrical contact while leaving the passivation layer of the chip intact. It is an active attack that uses a light such as an X-ray, an electromagnetic field, or a laser to cause a deliberate malfunction. . In particular, in the case of this attack, it is difficult to find and locate the exact position on the surface of the chipset, but it is possible to extract the desired information relatively easily.

이와 같은 오류 주입 공격에서도 레이저와 같은 광학적 오류를 주입하는 경우에는 공격하려는 칩의 내부 회로 중에서도 오류를 주입해야할 정확한 부분을 찾아서 디캡핑(decapping)하는 절차가 필요하다. 디캡핑을 하기 위한 일반적인 과정은 먼저 연마기를 이용하여 디캡핑하고자 하는 부위의 몰드를 어느 정도 제거한다. 그리고 연마기로 몰드를 제거한 부위의 잔여 몰드를 제거하기 위해 발연질산, 황산과 같은 화학약품을 적당한 비율로 혼합하고, 혼합한 용액을 디캡핑하려는 부위에 살포한다. 그리고, 어느 정도 열이 유지되어야 반응이 빨리 일어남으로 온열기 위해 칩을 올려 둔 채 디캡핑을 수행한다. 화학반응으로 몰드가 용해되면서 반응물질이 발생하면 탈이온수(DIW, deionized water)를 이용해서 디캡핑 부위를 세척하고 다시 가열하면서 원하는 부위가 노출될 때까지 몰드를 제거하는 과정을 반복하게 된다. 그리고 최종적으로 몰드가 필요한만큼 제거되고 원하는 부위의 회로가 드러나게 되어 디캡핑 과정이 끝나면, 칩을 정상동작 시키면서 해당하는 위치에 오류를 주입하여 공격함으로써 칩 내부의 비밀키와 같은 주요 정보를 추출할 수 있게 된다. In case of injecting an optical error such as a laser even in this error injection attack, a procedure of finding and decapping the exact portion of the internal circuit of the chip to be attacked needs to be injected. A general procedure for decapping is to first remove some of the mold to be decapped using a polishing machine. Then, chemicals such as fuming nitric acid and sulfuric acid are mixed in an appropriate ratio in order to remove the remaining mold from the mold removed portion, and the mixed solution is sprayed onto the portion to be decapped. Then, the reaction occurs quickly when the heat is maintained to some extent, so that the decapping is performed while the chip is placed to warm up. If the reactant is generated by dissolving the mold by chemical reaction, the decapsulation site is washed with deionized water (DIW) and heated again to remove the mold until the desired part is exposed. Finally, the mold is removed as necessary and the circuit of the desired part is revealed, and after the decapping process, the main information can be extracted by attacking by injecting an error in the corresponding position while operating the chip. Will be.

이러한 오류 주입 공격에 의해 칩 내부의 비밀키와 같은 주요 정보가 노출되는 경우 해당 칩 및 이를 이용한 동종의 회로를 가지는 보안장치는 쉽게 보안이 해제되어 보호하고자 하는 대상을 보호할 수 없게 되는 문제점이 있다. 때문에, 이러한 물리적인 오류 주입 공격에 대해 칩 내부의 주요 정보를 보호할 수 있는 수단의 도출이 절실한 실정이다.
When a main information such as a secret key inside a chip is exposed by such an error injection attack, a security device having a corresponding circuit and the same type of circuit using the same cannot easily protect the target to be protected. . Therefore, there is an urgent need to derive means to protect key information inside the chip against such physical error injection attacks.

따라서 본 발명의 목적은 오류 주입 공격을 위한 칩 디캡핑 시도시 디캡핑 용액에 대해 화학반응을 일으켜 내부회로를 파괴함으로써 회로 및 칩 주요 부위의 노출을 방지하여 오류 주입 공격을 진행하지 못하게 함으로써 오류 주입 공격을 차단할 수 있도록 한 부채널 공격 대응 장치 및 이를 구비하는 반도체소자를 제공하는 것이다.Therefore, an object of the present invention is to prevent the exposure of the circuit and the main part of the chip by causing a chemical reaction to the decapping solution when attempting chip decapping for the error injection attack to prevent the exposure of the circuit and the main part of the error injection attack The present invention provides a subchannel attack countermeasure and a semiconductor device having the same.

또한, 본 발명의 다른 목적은 특정 위치 또는 특정 디캡핑 용액이 주입되었을 때 화학반응을 일으키는 여러 종류의 대응용액을 마이크로 캡슐화하여 구성하고, 대응용액들의 위치를 순환 배치하여 임의 부위를 선택하여 디캡핑하는 경우에도 내부 회로의 파괴가 가능하도록 하여 주요정보의 노출을 방지하도록 한 부채널 공격 대응 장치 및 이를 구비하는 반도체소자를 제공하는 것이다.In addition, another object of the present invention is configured by micro-encapsulating various types of corresponding solutions that cause a chemical reaction when a specific location or a specific decapping solution is injected, and by circulating the locations of the corresponding solutions to select any site decapping In this case, it is to provide a subchannel attack countermeasure and a semiconductor device having the same to enable the destruction of the internal circuit to prevent the exposure of the main information.

상기 목적을 달성하기 위하여 본 발명에 따른 부채널 공격 대응 장치는 반도체 소자의 몰딩을 제거하는 디캡핑에 대해 몰딩 내부의 구성물을 용융시키기 위한 공격대응장치에 있어서, 상기 디캡핑에 이용되는 디캡핑 용액과 반응하는 반응물질을 마이크로 캡슐화하고, 상기 마이크로 캡슐을 응집하여 형성되는 캡슐집합체;와 상기 복수의 캡슐집합체를 서로 이격시켜 고정하기 위한 구조체;를 포함하여 구성된다.In order to achieve the above object, the subchannel attack response device according to the present invention is a decapping solution used for decapping in an attack response device for melting a component inside a molding against decapping for removing molding of a semiconductor device. And a capsule assembly formed by agglomerating the microcapsules and reacting the reactant with the microcapsules, and a structure for fixing the plurality of capsule assemblies apart from each other.

상기 캡슐집합체는 상기 복수의 화학물질 중 동일한 화학물질을 응집하여 형성된다.The capsule aggregate is formed by aggregation of the same chemicals of the plurality of chemicals.

상기 디캡핑 용액은 황산(H2SO4) 또는 발연질산(HNO3) 또는 황산(H2SO4)과 발연질산(HNO3)의 혼합물이며, 상기 반응물질은 플루오린수소산(HF), 아세트산(CH3COOH), 과산화수소(H2O2) 및 염산(HCl) 중 어느 하나 이상을 포함하여 구성된다.The decapping solution is sulfuric acid (H 2 SO 4 ) or fuming nitric acid (HNO 3 ) or a mixture of sulfuric acid (H 2 SO 4 ) and fuming nitric acid (HNO 3 ), the reactants are hydrofluoric acid (HF), acetic acid (CH 3 COOH), hydrogen peroxide (H 2 O 2 ), and hydrochloric acid (HCl).

또한, 본 발명에 따른 공격대응장치를 구비한 반도체 소자는 기판; 상기 기판 상에 접합되는 칩다이; 상기 기판 상에 형성되는 리드프레임; 상기 칩다이와 상기 리드프레임을 전기적으로 연결하는 와이어; 상기 칩다이, 상기 리드프레임 및 상기 와이어를 포함하는 소자구성을 밀봉하는 몰드; 및 상기 몰드 내부에 수용되고, 상기 소자구성 중 하나 이상을 덮도록 상기 소자구성과 인접한 위치에 배치되고, 상기 몰드를 용융시키는 디캡핑 용액에 반응하여 상기 소자구성 중 어느 하나 이상을 용융시키는 반응물질을 가지는 공격대응장치;를 포함하여 구성된다.In addition, a semiconductor device having an attack response device according to the present invention includes a substrate; A chip die bonded on the substrate; A lead frame formed on the substrate; A wire electrically connecting the chip die and the lead frame; A mold for sealing an element configuration including the chip die, the lead frame and the wire; And a reaction material contained in the mold and disposed at a position adjacent to the device configuration to cover one or more of the device configurations, and reacting the decapping solution for melting the mold to melt any one or more of the device configurations. It is configured to include; attack response device having a.

상기 공격대응장치는 상기 디캡핑에 이용되는 디캡핑 용액과 반응하는 반응물질을 마이크로 캡슐화하고, 상기 마이크로 캡슐을 응집하여 형성되는 캡슐집합체;와 상기 복수의 캡슐집합체를 서로 이격시켜 고정하기 위한 구조체;를 포함하여 구성된다.The attack response device includes a microcapsule reactant reacting with the decapping solution used for the decapping, the capsule assembly formed by agglomerating the microcapsules; and a structure for fixing the capsule assembly apart from each other; It is configured to include.

상기 캡슐집합체는 상기 복수의 화학물질 중 동일한 화학물질을 응집하여 형성된다.The capsule aggregate is formed by aggregation of the same chemicals of the plurality of chemicals.

상기 디캡핑 용액은 황산(H2SO4) 또는 발연질산(HNO3) 또는 황산(H2SO4)과 발연질산(HNO3)의 혼합물이며, 상기 반응물질은 플루오린수소산(HF), 아세트산(CH3COOH), 과산화수소(H2O2) 및 염산(HCl) 중 어느 하나 이상을 포함하여 구성된다.The decapping solution is sulfuric acid (H 2 SO 4 ) or fuming nitric acid (HNO 3 ) or a mixture of sulfuric acid (H 2 SO 4 ) and fuming nitric acid (HNO 3 ), the reactants are hydrofluoric acid (HF), acetic acid (CH 3 COOH), hydrogen peroxide (H 2 O 2 ), and hydrochloric acid (HCl).

상기 공격대응장치는 판형으로 형성되고, 상기 기판의 면과 수평하게 상기 칩다이 및 상기 와이어를 덮도록 배치된다.The attack response device is formed in a plate shape and is disposed to cover the chip die and the wire parallel to the surface of the substrate.

상기 공격대응장치는 판형으로 형성되고, 상기 칩다이와 상기 기판이 접합된 면과 대면하는 상기 칩다의 면에 접합되며, 상기 칩다이와 상기 공격대응장치 사이에는 패시베이션 층이 더 포함되어 구성된다.The attack response device is formed in a plate shape, is bonded to the surface of the chip face facing the surface where the chip die and the substrate is bonded, the passivation layer is further included between the chip die and the attack response device.

상기 공격대응장치는 상기 칩다이에 대응되는 위치와 상기 와이어에 대응되는 위치에 서로 다른 반응물질의 캡슐집합체가 배치된다.
In the attack response device, a capsule assembly of different reactants is disposed at a position corresponding to the chip die and a position corresponding to the wire.

본 발명에 따른 부채널 공격 대응 장치 및 이를 구비하는 반도체 소자는 오류 주입 공격을 위한 칩 디캡핑 시도시 디캡핑 용액에 대해 화학반응을 일으켜 내부회로를 파괴함으로써 회로 및 칩 주요 부위의 노출을 방지하여 오류 주입 공격을 진행하지 못하게 함으로써 오류 주입 공격을 차단하는 것이 가능하다.The subchannel attack response device and the semiconductor device having the same according to the present invention prevents the exposure of the circuit and the main part of the chip by destroying the internal circuit by causing a chemical reaction to the decapping solution when attempting chip decapping for the error injection attack. It is possible to block an error injection attack by disabling the error injection attack.

또한, 본 발명에 따른 부채널 공격 대응 장치 및 이를 구비하는 반도체소자는 특정 위치 또는 특정 디캡핑 용액이 주입되었을 때 화학반응을 일으키므로 여러 종류의 대응용액을 마이크로 캡슐화하여 구성하고, 대응용액들의 위치를 순환 배치하여 임의 부위를 선택하여 디캡핑하는 경우 내부회로의 파괴가 가능하도록 하여 주요정보의 노출을 방지하는 것이 가능하다.In addition, the subchannel attack-response apparatus and the semiconductor device having the same according to the present invention is a chemical reaction when a specific location or a specific decapping solution is injected, so that the micro-encapsulation of the various types of the corresponding solution, the position of the corresponding solution It is possible to prevent the exposure of the main information by enabling the destruction of the internal circuit in the case of decapping by selecting a random part by circulating arranged.

도 1은 본 발명에 따른 공격대응장치의 예를 도시한 사시도.
도 2는 본 발명에 따른 공격대응장치를 가지는 반도체 소자를 도시한 사시도.
도 3은 본 발명의 반도체 소자를 설명하기 위한 측면 예시도.
도 4는 공격대응장치를 좀더 상세히 설명하기 위한 예시도.1 is a perspective view showing an example of the attack response device according to the present invention.
Figure 2 is a perspective view showing a semiconductor device having an attack response device according to the present invention.
Figure 3 is an exemplary side view for explaining the semiconductor device of the present invention.
Figure 4 is an illustration for explaining the attack response device in more detail.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 당해 분야의 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 설명하기로 한다. 첨부된 도면들에서 구성에 표기된 참조번호는 다른 도면에서도 동일한 구성을 표기할 때에 가능한 한 동일한 도면번호를 사용하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어 관련된 공지의 기능 또는 공지의 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고 도면에 제시된 어떤 특징들은 설명의 용이함을 위해 확대 또는 축소 또는 단순화된 것이고, 도면 및 그 구성요소들이 반드시 적절한 비율로 도시되어 있지는 않다. 또한, 장치 또는 요소의 방향에 있어서, 전후좌우, 상하, 종횡은 본 발명의 설명을 용이하게 하기 위한 것으로 관련된 장치 또는 요소가 특정 방향을 가져야 함을 의미하지 않는다. 아울러, "제1", "제2"와 같은 용어는 설명의 편의를 위해 사용되는 것으로 상세한 설명 및 청구항들에서 상대적인 주요성 또는 취지 또는 순서를 의미하는 것은 아니다. 이러한 사항은 당업자라면 이에 대한 상세 사항들을 쉽게 이해할 것이다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. In the accompanying drawings, it should be noted that the same reference numerals are used in the drawings to designate the same configuration in other drawings as much as possible. In addition, in describing the present invention, when it is determined that a detailed description of a related known function or known configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. And certain features shown in the drawings are enlarged or reduced or simplified for ease of description, the drawings and their components are not necessarily drawn to scale. In addition, in the direction of the device or element, front and rear, right and left, up and down, vertical and horizontal do not mean that the associated device or element should have a specific direction to facilitate the description of the present invention. In addition, terms such as “first” and “second” are used for convenience of description and do not mean a relative majority or spirit or order in the detailed description and the claims. Such matters will be readily understood by those skilled in the art.

도 1은 본 발명에 따른 공격대응장치의 예를 도시한 사시도이다.1 is a perspective view showing an example of the attack response device according to the present invention.

도 1을 참조하면, 본 발명에 따른 공격 대응장치(100)는 구조체(105)와 캡슐 집합체(110)를 포함하여 구성된다.Referring to FIG. 1, the attack response device 100 according to the present invention includes a structure 105 and a capsule assembly 110.

본 발명에 따른 공격 대응장치(100)는 반도체 소자의 디캡핑을 위한 티캡핑 용액에 반응하여 반도체 소자를 구성하는 칩다이, 와이어, 리드 프레임을 선택적으로 파괴함으로써 반도체 소자의 회로가 노출을 방지하고, 오류주입에 의한 주요 정보 노출을 차단하는 역할을 한다. 이러한 본 발명의 공격 대응장치(100)는 반도체 다이, 와이어 또는 리드프레임 중 보호하고자 하는 대상을 덮도록 배치되며, 이때 디캡핑 예상 방향을 고려하여 배치된다.The attack response device 100 according to the present invention prevents the circuit of the semiconductor device from being exposed by selectively destroying the chip die, the wire, and the lead frame constituting the semiconductor device in response to the teecapping solution for decapping the semiconductor device. In addition, it plays a role of blocking the exposure of key information by error injection. The attack response device 100 of the present invention is disposed to cover an object to be protected among semiconductor dies, wires, or lead frames, and is disposed in consideration of the anti-capping direction.

이러한 공격 대응장치(100)는 구조체(105)와 캡슐집합체(110)를 포함하여 구성된다.The attack response device 100 is configured to include a structure 105 and the capsule assembly 110.

캡슐집합체(110)는 디캡핑 용액과 반응하여 반도체 다이, 와이어 또는 리드 프레임(이하, 반도체 다이, 와이어, 리드프레임을 '소자 구성'이라 함)을 화학반응에 의해 용융시켜 파괴한다. 이러한 캡슐집합체(110)는 디캡핑 용액과 반응하여 소자구성을 용융시키는 물질을 생성하기 위한 반응물질을 마이크로 캡슐화하여 캡슐 군집을 이루도록 응집한 집합체를 포함하여 구성된다. 이러한 캡슐집합체(110)는 한 종류의 반응물질이 하나의 캡슐집합체(110)로 구성된다. 여기서, 보호대상인 소자 구성에 따라 둘 이상의 화합물질을 반응물질로 사용해야 하는 경우가 있다. 이러한 경우 필요한 둘 이상의 화합물질 각각이 응집된 캡슐집합체를 서로 인접한 거리에 위치하게 구성하여 반응물질들에 의한 화학반응을 발생시킬 수 있다. 이러한 캡슐집합체(110)는 구조체(105)에 의해 배치 위치를 유지하도록 구조체(105)에 고정된다. 아울러, 캡슐집합체(110)를 구성하는 마이크로 캡슐들은 방출조건, 속도 등을 고려하여 형성될 수 있으며, 본 발명에 사용되는 마이크로 캡슐들은 발연질산(HNO3), 황산(H2SO4)과 같이 반도체 소자의 몰드를 디캡핑하기 위한 용액과 접촉시 내용물이 즉시 방출되도록 방출조건이 결정된다.The capsule assembly 110 reacts with the decapping solution to melt and destroy a semiconductor die, a wire, or a lead frame (hereinafter, referred to as a device configuration). The capsule aggregate 110 includes agglomerated aggregates to form capsule clusters by microencapsulating a reactant to produce a substance that melts the device configuration by reacting with a decapping solution. The capsule assembly 110 is composed of one kind of reactant one capsule assembly (110). Here, depending on the device configuration to be protected, at least two compounds may be used as reactants. In this case, each of the two or more required compounds may be formed in a condensed agglomerate at a distance adjacent to each other to generate a chemical reaction by the reactants. This capsule assembly 110 is secured to the structure 105 to maintain the placement position by the structure 105. In addition, the microcapsules constituting the capsule assembly 110 may be formed in consideration of the release conditions, speed, etc., the microcapsules used in the present invention, such as fuming nitric acid (HNO 3 ), sulfuric acid (H 2 SO 4 ) Emission conditions are determined such that the contents are released immediately upon contact with a solution for decapping the mold of the semiconductor device.

구조체(105)는 복수의 캡슐집합체(110)가 지정된 위치에 배치하도록 고정하는 틀의 역할을 한다. 이러한 구조체(105)는 반도체 소자의 제조시 공격 대응장치(100)의 설치를 용이하게 함과 아울러 캡슐집합체(110)가 효과적으로 대응되는 소자구성을 제거할 수 있는 위치에 배치되도록 하는 역할을 한다. 이러한 구조체(105)는 디캡핑을 시도하는 자에 의한 구분이 어렵도록 반도체 몰딩에 사용하는 에폭시와 같은 고분자 수지로 형성될 수 있다. 또는 구조체(105)는 반응물질을 이용하여 형성될 수도 있으며, 반응물질을 이용하여 형성하는 경우 반응물질을 캡슐화한 캡슐집합체 형태로 이용하거나 반응물질 가루를 압축한 컴파운드 압축물의 형태로 형성이 가능하다. 한편 구조체(105)에 실장되는 캡슐집합체(110)가 일정한 순서로 배치되는 경우 공격자가 이를 회피하여 디캡핑할 위험이 있다. 때문에 구조체(105)에 실장되는 캡슐집합체(110)는 성분이 다른 반응물질로 구성된 캡슐집합체(110)의 위치를 행단위 또는 열단위로 변경하거나, 랜덤하게 배치하여 순환배치하는 것이 바람직하다.
The structure 105 serves as a frame for fixing the plurality of capsule assemblies 110 to be disposed at a designated position. The structure 105 serves to facilitate the installation of the attack response device 100 during the manufacture of the semiconductor device, and to place the capsule assembly 110 in a position where the corresponding device configuration can be effectively removed. The structure 105 may be formed of a polymer resin such as epoxy used for semiconductor molding so that it is difficult to distinguish by a person who attempts to decap. Alternatively, the structure 105 may be formed using a reactant, and when formed using the reactant, the structure 105 may be used in the form of an encapsulated capsule encapsulating the reactant or in the form of a compound compact compressed the reactant powder. . On the other hand, if the capsule assembly 110 mounted on the structure 105 is arranged in a certain order there is a risk that the attacker to avoid it and decap. Therefore, the capsule assembly 110 mounted on the structure 105 is preferably circulated by changing the position of the capsule assembly 110 composed of reactants with different components or by arranging them randomly.

도 2는 본 발명에 따른 공격대응장치를 가지는 반도체 소자를 도시한 사시도이고, 도 3은 본 발명의 반도체 소자를 설명하기 위한 측면 예시도이다.2 is a perspective view showing a semiconductor device having an attack response device according to the present invention, Figure 3 is a side view illustrating the semiconductor device of the present invention.

도 2 및 도 3을 참조하면, 본 발명에 따른 반도체 소자는 기판(200), 칩다이(210), 리드프레임(220), 와이어(230), 패시베이션층(240) 및 몰드(250)를 포함하여 구성된다. 여기서, 공격대응장치를 가지는 반도체 소자를 설명함에 있어서, 설명을 위해 반드시 필요한 구성 이외의 구성에 대해서는 상세한 설명 및 도면의 표시를 생략하기로 한다. 이러한 생략된 구성은 불필요한 구성이 아니며 일반적으로 통용되는 기술을 토대로 당업자가 용이하게 유추 가능하여 설명의 편의를 위해 생략되는 것이다.2 and 3, the semiconductor device according to the present invention includes a substrate 200, a chip die 210, a lead frame 220, a wire 230, a passivation layer 240, and a mold 250. It is configured by. Here, in the description of the semiconductor device having the attack response device, the description of the detailed description and the drawings will be omitted for the configuration other than the configuration necessary for the description. Such a omitted configuration is not an unnecessary configuration and can be easily inferred by those skilled in the art based on commonly used techniques, and thus will be omitted for convenience of description.

공격대응장치(100)는 도 1 및 도 2에 도시된 바와 같이 칩다이(210) 및 기판(200)과 평행하게 칩다이(210), 와이어(230) 및 리드프레임(220) 중 어느 하나 이상을 덮도록 반도체소자의 몰드(250) 내부에 배치된다. 이러한 공격대응장치(100)는 도 1을 통해 전술한 바와 같이 디캡핑에 의한 디캡핑 용액이 접촉되면, 디캡핑 용액과 반응하는 반응물질이 담겨진 캡슐집합체(110)로 구성되며, 디캡핑 용액과의 반응에 의해 칩다이(210), 리드프레임(220) 및 와이어(230) 중 어느 하나 이상을 화학반응에 의해 제거 또는 파괴한다. 이를 위해 공격대응장치(100)는 칩다이(210), 와이어(230) 및 리드프레임(220) 중 디캡핑 공격으로 방어하고 하는 대상의 상부에 배치된다. 일반적으로 디캡핑 시에는 도 3에 도시된 바와 같이 기판(200) 면 또는 칩다이(210) 면(와이어 본딩이 이루어지는 면)과 수직인 방향(A)의 몰드(250) 면에서 디캡핑이 이루어진다. 때문에, 공격대응장치(100)는 이러한 디캡핑 방향을 고려하여 칩아이(210) 또는 기판(220)의 면과 평행하게 소자구성을 덮도록 몰드(250) 내부에 배치된다. 특히, 공격대응장치(100)의 캡슐집합체(110)는 제거하고자 하는 소자 구성의 상부에 위치하도록 배치된다. 이에 대해서는 다른 도면을 참조하여 좀 더 상세히 설명하기로 한다.The attack response device 100 may be any one or more of the chip die 210, the wire 230, and the lead frame 220 in parallel with the chip die 210 and the substrate 200, as shown in FIGS. 1 and 2. It is disposed inside the mold 250 of the semiconductor device to cover the. When the attack response device 100 is in contact with the decapping solution by decapping, as described above with reference to Figure 1, consists of a capsule assembly 110 containing a reactant reacting with the decapping solution, and the decapping solution and By the reaction of any one or more of the chip die 210, the lead frame 220 and the wire 230 is removed or destroyed by a chemical reaction. To this end, the attack response device 100 is disposed on an upper portion of the target to be defended by a decapping attack among the chip die 210, the wire 230, and the lead frame 220. In general, when decapping, as shown in FIG. 3, decapping is performed on the surface of the mold 250 in a direction A perpendicular to the surface of the substrate 200 or the chip die 210 (the surface of which wire bonding is made). . Therefore, the attack response device 100 is disposed in the mold 250 to cover the device configuration in parallel with the surface of the chip eye 210 or the substrate 220 in consideration of the decapping direction. In particular, the capsule assembly 110 of the attack response device 100 is arranged to be located on top of the device configuration to be removed. This will be described in more detail with reference to other drawings.

기판(200)은 칩다이(210)가 실장되며, 칩다이(210)와 외부회로의 연결을 위한 리드프레임(220) 및 볼 마운트 어레이(미도시)가 형성된다.In the substrate 200, a chip die 210 is mounted, and a lead frame 220 and a ball mount array (not shown) are formed to connect the chip die 210 to an external circuit.

칩다이(210)는 웨이퍼 상에 회로를 구현한 것으로, 기판(200) 상에 부착되며, 와이어(230)에 의해 리드프레임(220)과 연결된다.The chip die 210 implements a circuit on the wafer and is attached to the substrate 200 and connected to the lead frame 220 by the wire 230.

리드프레임(220)은 기판(200)에 실장되는 칩다이(200)와 와이어(230)에 의해 연결되고, 기판(200)의 타면에 형성되는 볼 마운트 어레이와 칩다이(200)를 연결하게 된다.The lead frame 220 is connected by the chip die 200 and the wire 230 mounted on the substrate 200, and connects the ball mount array and the chip die 200 formed on the other surface of the substrate 200. .

와이어(230)는 와이어 본딩에 의해 칩다이(210)와 리드프레임(220)을 연결한다.The wire 230 connects the chip die 210 and the lead frame 220 by wire bonding.

패시베이션층(240)은 기판(200), 리드프레임(220), 칩다이(210)의 표면을 덮도록 이들 구성의 표면에 층을 이루어 형성된다.The passivation layer 240 is formed by layering the surfaces of these components so as to cover the surfaces of the substrate 200, the lead frame 220, and the chip die 210.

몰드(250)는 내부에 칩다이(210), 리드프레임(220), 와이어(230), 패시베이션층(240) 및 공격대응장치(100)를 수납하도록 기판(200)을 덮도록 형성된다. 이러한 몰드(250)는 칩다이(210)에서 발생한 열을 방열함과 아울러 외부의 물리력등으로부터 내부의 칩다이(210), 리드프레임(220), 와이어(230), 패시베이션층(240)이 손상되는 것을 방지하는 역할을 한다.
The mold 250 is formed to cover the substrate 200 to accommodate the chip die 210, the lead frame 220, the wire 230, the passivation layer 240, and the attack response device 100 therein. The mold 250 dissipates heat generated from the chip die 210 and damages the chip die 210, the lead frame 220, the wire 230, and the passivation layer 240 from the inside due to external physical forces. It prevents it from becoming.

도 4는 공격대응장치를 좀더 상세히 설명하기 위한 예시도이다.4 is an exemplary view for explaining the attack response device in more detail.

도 4를 참조하면, 도 4에 도시된 공격대응장치는 와이어(230)와 칩다이(210)를 덮도록 칩다이 상부에 배치된다. 이때, 와이어(230)의 가장 높은 위치가 되는 곳이 칩다이(210)의 면보다 높기 때문에 공격대응장치(100)는 와이어(230)의 가장 높은 곳 바로 위에 배치된다. 하지만, 칩다이(210)만을 보호 대상으로 하는 경우 공격대응장치(100)는 칩다이(210)에 형성되는 패시베이션층(240) 바로 위에 접합될 수 있으며, 이로써 본 발명을 한정하는 것은 아니다. 다만, 공격대응장치(100)는 디캡핑 용액과 접촉될 경우 반응물질이 디캡핑 용액과 화학반응을 일으켜 생성되는 물질이 보호대상과 가장 빠른 시간 안에 접촉할 수 있는 위치에 배치되면 어떠한 위치에 배치되어도 무방하다.Referring to FIG. 4, the attack response device illustrated in FIG. 4 is disposed above the chip die to cover the wire 230 and the chip die 210. At this time, since the place where the highest position of the wire 230 is higher than the surface of the chip die 210, the attack response device 100 is disposed directly above the highest point of the wire 230. However, when only the chip die 210 is to be protected, the attack response device 100 may be bonded directly on the passivation layer 240 formed on the chip die 210, and thus, the present invention is not limited thereto. However, when the attack response device 100 is in contact with the decapping solution, the reactant is placed in a position where a substance generated by chemical reaction with the decapping solution is disposed in a position where the protective object can be contacted with the protection object in the shortest time. It may be.

우선, 반응물질의 경우 제거하려는 대상에 따라 여러 종류의 물질로 구성이 가능하다. 특히, 몰드(250)를 제거하기 위해서는 디캡핑 용액으로 황산(H2SO4)나 발연질산(HNO3)이사용되기 때문에 반응물질은 이러한 디캡핑 용액과 반응하여 대상물질을 용해시키는 물질로 한정된다.First, in the case of a reactant, various kinds of materials may be formed depending on the object to be removed. In particular, since sulfuric acid (H 2 SO 4 ) or fuming nitric acid (HNO 3 ) is used as the decapping solution to remove the mold 250, the reactant is limited to a material that reacts with the decapping solution to dissolve the target material. do.

일례로, 실리콘(Si) 즉, 칩다이(210)를 제거하는 경우 발연질산과 반응하는 플로오린화수소산(HF)의 캡슐집합체(113)를 공격대응장치에 구성할 수 있다. 또한, 다결정실리콘(Poly-Si)의 경우는 플루오린수소산(HF)와 함께 아세트산(CH3COOH)이 필요하며, 플루오린수소산(HF)와 아세트산(CH3COOH)이 반응하면 폴리실리콘을 용해시킬 수 있는 물질을 생성할 수 있다. 때문에, 칩다이(210)가 다결정실리콘(Poly-Si)로 형성된 경우 플루오린수소산(HF)과 아세트산(CH3COOH) 각각의 캡슐집합체(113, 112)를 인접하게 두어 칩다이(210)를 용해시키도록 할 수 있다. 이외에도 폴리이미드나 알루미늄을 제거하는 경우 황산과 반응하는 과산화수소(H2O2) 캡슐조립체(114)를 구성하여 사용할 수 있다. 또한, 텅스텐(W), 티타늄(Ti)을 제거하는 경우 발연질산(HNO3)과 반응하는 플루오린수소산(HF), 황산(H2SO4)과 반응하는 과산화수소(H2O2)를 이용할 수 있으며, 질화규소(Si3N4)의 경우 플루오린수소산(HF)과 발연질산(HNO3)에 의해 용해가 가능하다. 아울러, 본딩 와이어(230)로 사용되는 금(Au) 선의 경우 염산(HCl)이 발연질산(HNO3)과 반응하는 경우 용해가 되므로 이를 고려하여 캡슐집합체(110)의 배치를 결정함으로써 효과적으로 디캡핑에 대응할 수 있다.For example, when the silicon (Si), that is, the chip die 210 is removed, the capsule assembly 113 of hydrofluoric acid (HF) reacting with fuming nitric acid may be configured in the attack response device. In the case of poly-silicon (Poly-Si), acetic acid (CH 3 COOH) is required together with hydrofluoric acid (HF), and polysilicon is dissolved when hydrofluoric acid (HF) and acetic acid (CH 3 COOH) react. It can produce a substance that can be made. Therefore, when the chip die 210 is formed of polycrystalline silicon (Poly-Si), the chip die 210 is placed by placing the capsule assemblies 113 and 112 of the hydrofluoric acid (HF) and the acetic acid (CH 3 COOH) adjacent to each other. Can be dissolved. In addition, when the polyimide or aluminum is removed, hydrogen peroxide (H 2 O 2 ) capsule assembly 114 reacting with sulfuric acid may be configured and used. In addition, when removing tungsten (W) and titanium (Ti), hydrofluoric acid (HF) reacting with fuming nitric acid (HNO 3 ) and hydrogen peroxide (H 2 O 2 ) reacting with sulfuric acid (H 2 SO 4 ) may be used. In the case of silicon nitride (Si 3 N 4 ) it can be dissolved by hydrofluoric acid (HF) and fuming nitric acid (HNO 3 ). In addition, in the case of the gold (Au) line used as the bonding wire 230, since hydrochloric acid (HCl) reacts with fuming nitric acid (HNO 3 ), it is dissolved, and thus decapping is effectively performed by determining the arrangement of the capsule assembly 110 in consideration of this. It can correspond to.

이를 구체적으로 설명하면, 도 4에서와 같이 영역을 구분하고, 순환배치를 통해 캡슐집합체(110)를 배치하는 것이 가능하다. 도 4에서와 같이 공격대응장치(100)가 와이어(230)와 칩다이(210)를 보호 대상으로 하는 경우, 공격대응장치(100)는 와이어(230)와 칩다이(210)를 덮도록 배치된다.Specifically, it is possible to dispose the region as shown in FIG. 4 and to arrange the capsule assembly 110 through circulation arrangement. As shown in FIG. 4, when the attack response device 100 protects the wire 230 and the chip die 210, the attack response device 100 is disposed to cover the wire 230 and the chip die 210. do.

이러한 공격대응장치(100)는 위치에 따라 임의의 영역인 제1영역(410)과 제2영역(420)으로 구분될 수 있다. 제1영역(410)은 와이어(230)에 대응되는 영역이며, 제2영역(420)은 칩다이(210)에 대응되는 영역이다.The attack response device 100 may be divided into a first region 410 and a second region 420, which are arbitrary regions, according to positions. The first region 410 is an area corresponding to the wire 230, and the second region 420 is an area corresponding to the chip die 210.

이때 와이어(230)에 대응되는 영역에는 와이어(230)로 사용되는 금(Au)을 용융시킬 수 있도록 염산(HCl) 캡슐조립체(111)를 배치하고, 제2영역(420)에는 칩다이를 용해시킬 수 있도록 아세트산(CH3COOH), 플루오린수소산(HF) 및 과산화수소(H2O2)로 구성된 캡슐조립체(112, 113, 114)를 배치하여 디캡핑에 대응할 수 있다.At this time, the hydrochloric acid (HCl) capsule assembly 111 is disposed in the region corresponding to the wire 230 to melt the gold (Au) used as the wire 230, and the chip die is dissolved in the second region 420. The capsule assemblies 112, 113, and 114 composed of acetic acid (CH 3 COOH), hydrofluoric acid (HF), and hydrogen peroxide (H 2 O 2 ) may be disposed to correspond to decapping.

특히, 제2영역(420)과 같이 2 이상의 반응물질로 구성되는 캡슐조립체(112, 113, 114)가 배치되는 경우 도면에 도시된 바와 같이 행에 따라 캡슐조립체(112, 113, 114)의 위치를 바꾸어, 이를 회피하여 디캡핑하는 것을 방지하는 것이 가능해진다.
In particular, when the capsule assemblies 112, 113, and 114 consisting of two or more reactants, such as the second region 420, are disposed, the positions of the capsule assemblies 112, 113, and 114 along the rows as shown in the drawing. It is possible to avoid this and avoid decapping by avoiding this.

이상에서 본 발명의 기술적 사상을 예시하기 위해 구체적인 실시예로 도시하고 설명하였으나, 본 발명은 상기와 같이 구체적인 실시예와 동일한 구성 및 작용에만 국한되지 않고, 여러 가지 변형이 본 발명의 범위를 벗어나지 않는 한도 내에서 실시될 수 있다. 따라서, 그와 같은 변형도 본 발명의 범위에 속하는 것으로 간주해야 하며, 본 발명의 범위는 후술하는 특허청구범위에 의해 결정되어야 한다.Although illustrated and described in the specific embodiments to illustrate the technical spirit of the present invention, the present invention is not limited to the same configuration and operation as the specific embodiment as described above, various modifications do not depart from the scope of the present invention It may be practiced within limits. Therefore, such modifications should also be regarded as belonging to the scope of the present invention, and the scope of the present invention should be determined by the claims below.

100 : 공격대응장치 105 : 구조체
110 : 캡슐집합체 200 : 기판
210 : 칩다이 220 : 리드프레임
230 : 와이어 240 : 패시베이션층
250 : 몰드100: attack response device 105: structure
110: capsule assembly 200: substrate
210: chip die 220: lead frame
230: wire 240: passivation layer
250 mold

Claims (10)

반도체 소자의 몰딩을 제거하기 위한 디캡핑용액과 반응하여 상기 몰딩 내부에 수용되는 칩다이, 리드프레임 및 와이어 중 어느 하나 이상을 포함하는 구성물을 용융시키기 위한 공격대응장치에 있어서,
상기 디캡핑 용액과 반응하는 반응물질을 마이크로 캡슐화하고, 상기 마이크로 캡슐을 응집하여 형성되는 캡슐집합체;와
상기 복수의 캡슐집합체를 서로 이격시켜 고정하기 위한 구조체;를 포함하여 구성되는 공격대응장치.In the attack response device for melting a component containing any one or more of the chip die, lead frame and wire contained in the molding in response to the decapping solution for removing the molding of the semiconductor device,
A capsule assembly formed by microencapsulating a reactant reacting with the decapping solution and agglomerating the microcapsules; and
And a structure for fixing the plurality of capsule assemblies spaced apart from each other. 제 1 항에 있어서,
상기 캡슐집합체는 상기 복수의 화학물질 중 동일한 화학물질을 응집하여 형성되는 것을 특징으로 하는 공격대응장치.The method of claim 1,
The capsule assembly is attack response device, characterized in that formed by agglomerating the same chemicals of the plurality of chemicals. 제 2 항에 있어서,
상기 디캡핑 용액은 황산(H2SO4) 또는 발연질산(HNO3) 또는 황산(H2SO4)과 발연질산(HNO3)의 혼합물이며,
상기 반응물질은
플루오린수소산(HF), 아세트산(CH3COOH), 과산화수소(H2O2) 및 염산(HCl) 중 어느 하나 이상을 포함하여 구성되는 것을 특징으로 하는 공격대응장치.The method of claim 2,
The decapping solution is sulfuric acid (H 2 SO 4 ) or fuming nitric acid (HNO 3 ) or a mixture of sulfuric acid (H 2 SO 4 ) and fuming nitric acid (HNO 3 ),
The reactant is
Fluorohydrogen acid (HF), acetic acid (CH 3 COOH), hydrogen peroxide (H 2 O 2 ) and hydrochloric acid (HCl) comprising any one or more of the attack response device. 기판;
상기 기판 상에 접합되는 칩다이;
상기 기판 상에 형성되는 리드프레임;
상기 칩다이와 상기 리드프레임을 전기적으로 연결하는 와이어;
상기 칩다이, 상기 리드프레임 및 상기 와이어를 포함하는 소자구성을 밀봉하는 몰드; 및
상기 몰드 내부에 수용되고, 상기 소자구성 중 하나 이상을 덮도록 배치되고, 상기 몰드를 용융시키는 디캡핑 용액에 반응하여 상기 소자구성 중 어느 하나 이상을 용융시키는 반응물질을 가지는 공격대응장치;를 포함하여 구성되는 공격대응장치를 구비한 반도체 소자.Board;
A chip die bonded on the substrate;
A lead frame formed on the substrate;
A wire electrically connecting the chip die and the lead frame;
A mold for sealing an element configuration including the chip die, the lead frame and the wire; And
An attack response device accommodated in the mold and disposed to cover one or more of the device components and having a reactant material for melting any one or more of the device components in response to a decapping solution for melting the mold; A semiconductor device having an attack response device configured to. 제 4 항에 있어서,
상기 공격대응장치는
상기 디캡핑에 이용되는 디캡핑 용액과 반응하는 반응물질을 마이크로 캡슐화하고, 상기 마이크로 캡슐을 응집하여 형성되는 캡슐집합체;와
상기 복수의 캡슐집합체를 서로 이격시켜 고정하기 위한 구조체;를 포함하여 구성되는 것을 특징으로 하는 공격대응장치를 구비한 반도체 소자.The method of claim 4, wherein
The attack response device
A capsule assembly formed by microencapsulating a reactant reacting with the decapping solution used for decapping and agglomerating the microcapsules; and
And a structure for holding the plurality of capsule assemblies spaced apart from each other to fix the plurality of capsule assemblies. 제 5 항에 있어서,
상기 캡슐집합체는 상기 복수의 화학물질 중 동일한 화학물질을 응집하여 형성되는 것을 특징으로 하는 공격대응장치를 구비한 반도체 소자.The method of claim 5, wherein
The capsule assembly is a semiconductor device having an attack response device, characterized in that formed by agglomerating the same chemicals of the plurality of chemicals. 제 5 항에 있어서,
상기 디캡핑 용액은 황산(H2SO4) 또는 발연질산(HNO3) 또는 황산(H2SO4)과 발연질산(HNO3)의 혼합물이며,
상기 반응물질은
플루오린수소산(HF), 아세트산(CH3COOH), 과산화수소(H2O2) 및 염산(HCl) 중 어느 하나 이상을 포함하여 구성되는 것을 특징으로 하는 공격대응장치를 구비한 반도체 소자.The method of claim 5, wherein
The decapping solution is sulfuric acid (H 2 SO 4 ) or fuming nitric acid (HNO 3 ) or a mixture of sulfuric acid (H 2 SO 4 ) and fuming nitric acid (HNO 3 ),
The reactant is
A semiconductor device having an attack response device comprising any one or more of hydrofluoric acid (HF), acetic acid (CH 3 COOH), hydrogen peroxide (H 2 O 2 ), and hydrochloric acid (HCl). 제 7 항에 있어서,
상기 공격대응장치는
판형으로 형성되고, 상기 기판의 면과 수평하게 상기 칩다이 및 상기 와이어를 덮도록 배치되는 것을 특징으로 하는 공격대응장치를 구비한 반도체 소자.The method of claim 7, wherein
The attack response device
It is formed in a plate shape, the semiconductor device having an attack response device, characterized in that disposed to cover the chip die and the wire parallel to the surface of the substrate. 제 7 항에 있어서,
상기 공격대응장치는
판형으로 형성되고, 상기 칩다이와 상기 기판이 접합된 면과 대면하는 상기 칩다의 면에 접합되며,
상기 칩다이와 상기 공격대응장치 사이에는 패시베이션 층이 더 포함되어 구성되는 것을 특징으로 하는 공격대응장치를 구비한 반도체 소자.The method of claim 7, wherein
The attack response device
It is formed in a plate shape and bonded to the surface of the chip facing the surface where the chip die and the substrate are bonded,
And a passivation layer between the chip die and the attack response device. 제 9 항에 있어서,
상기 공격대응장치는
상기 칩다이에 대응되는 위치와 상기 와이어에 대응되는 위치에 서로 다른 반응물질의 캡슐집합체가 배치되는 것을 특징으로 하는 공격대응장치를 구비한 반도체 소자.The method of claim 9,
The attack response device
And a capsule assembly of different reactants at a position corresponding to the chip die and a position corresponding to the wire.
KR1020100128064A 2010-12-15 2010-12-15 Side channel attack countermeasure device resistant to fault injection attack on the chip internal circuit and semiconductor chip including the same KR101066454B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100128064A KR101066454B1 (en) 2010-12-15 2010-12-15 Side channel attack countermeasure device resistant to fault injection attack on the chip internal circuit and semiconductor chip including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100128064A KR101066454B1 (en) 2010-12-15 2010-12-15 Side channel attack countermeasure device resistant to fault injection attack on the chip internal circuit and semiconductor chip including the same

Publications (1)

Publication Number Publication Date
KR101066454B1 true KR101066454B1 (en) 2011-09-23

Family

ID=44957663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100128064A KR101066454B1 (en) 2010-12-15 2010-12-15 Side channel attack countermeasure device resistant to fault injection attack on the chip internal circuit and semiconductor chip including the same

Country Status (1)

Country Link
KR (1) KR101066454B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105227296A (en) * 2015-10-29 2016-01-06 深圳先进技术研究院 A kind of error resilience misses manufacture method and the device of the 3D crypto chip of injection attacks

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007076022A2 (en) 2005-12-22 2007-07-05 Atmel Corporation Method and system for providing an integral radio frequency shield in a molded array package
KR100806324B1 (en) 2007-01-05 2008-02-27 (주)엠아이반도체 System and method of etching wafer for analyzing inferiority of semi-conductor
KR20090077413A (en) * 2008-01-11 2009-07-15 (주)아이앤씨테크놀로지 Method and apparatus for copy protection for electronic products with semiconductor chipset

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007076022A2 (en) 2005-12-22 2007-07-05 Atmel Corporation Method and system for providing an integral radio frequency shield in a molded array package
KR100806324B1 (en) 2007-01-05 2008-02-27 (주)엠아이반도체 System and method of etching wafer for analyzing inferiority of semi-conductor
KR20090077413A (en) * 2008-01-11 2009-07-15 (주)아이앤씨테크놀로지 Method and apparatus for copy protection for electronic products with semiconductor chipset

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105227296A (en) * 2015-10-29 2016-01-06 深圳先进技术研究院 A kind of error resilience misses manufacture method and the device of the 3D crypto chip of injection attacks
CN105227296B (en) * 2015-10-29 2019-01-25 深圳先进技术研究院 A kind of manufacturing method and device of the 3D crypto chip of error resilience mistake injection attacks

Similar Documents

Publication Publication Date Title
US11385278B2 (en) Security circuitry for bonded structures
ES2208984T3 (en) INTEGRATED INTEGRATED CIRCUIT.
TW202312358A (en) Protective semiconductor elements for bonded structures
US10169967B1 (en) Multi-layer stack with embedded tamper-detect protection
Shahrjerdi et al. Shielding and securing integrated circuits with sensors
US8860197B2 (en) Integrated circuits secure from invasion and methods of manufacturing the same
EP0510433A2 (en) Secure circuit structure
CN1433576A (en) Anti-tamper encapsulation for integrated circuit
US20110260162A1 (en) Device for Protecting an Electronic Integrated Circuit Housing Against Physical or Chemical Ingression
US7812428B2 (en) Secure connector grid array package
JP2007535736A (en) Device with integrated circuit
KR20120006427A (en) Encryption flash disk
JP6373690B2 (en) Semiconductor device
EP1465252B1 (en) Apparatus and method for direct convective cooling of an exposed surface of an integrated circuit die
KR101066454B1 (en) Side channel attack countermeasure device resistant to fault injection attack on the chip internal circuit and semiconductor chip including the same
CN105474390A (en) Electronic hardware assembly
US9935042B2 (en) Semiconductor package, smart card and method for producing a semiconductor package
US10325121B2 (en) Shape actuation encapsulant of a cryptographic module
CN114342074A (en) Integrated circuit arrangement with a capacitor
JP4566412B2 (en) A device having an integrated circuit protected against attacks made by controlled destruction of additional thin films.
JP2023533547A (en) Integrated circuit device with protection against malicious attacks
JP2022092598A (en) Tamper-respondent assembly and method of manufacturing tamper-respondent assembly (tamper-respondent assembly with structural material within sealed inner compartment)
US7436072B2 (en) Protected chip stack
Ramkumar NIS05-3: On the Feasibility of Very Low Complexity Trust Modules Using PKPS Synergies
JP2004127179A (en) Semiconductor chip and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140911

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150915

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee