KR101065132B1 - Method For Manufacturing Gallium Nitride Substrate Using Metal Silicide - Google Patents
Method For Manufacturing Gallium Nitride Substrate Using Metal Silicide Download PDFInfo
- Publication number
- KR101065132B1 KR101065132B1 KR1020090070061A KR20090070061A KR101065132B1 KR 101065132 B1 KR101065132 B1 KR 101065132B1 KR 1020090070061 A KR1020090070061 A KR 1020090070061A KR 20090070061 A KR20090070061 A KR 20090070061A KR 101065132 B1 KR101065132 B1 KR 101065132B1
- Authority
- KR
- South Korea
- Prior art keywords
- gallium nitride
- layer
- metal silicide
- substrate
- buffer layer
- Prior art date
Links
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 159
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 158
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 88
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 82
- 239000002184 metal Substances 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims description 62
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 17
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 7
- 229910019001 CoSi Inorganic materials 0.000 claims description 5
- 229910021140 PdSi Inorganic materials 0.000 claims description 5
- 229910008484 TiSi Inorganic materials 0.000 claims description 4
- 229910005883 NiSi Inorganic materials 0.000 claims 1
- 238000000407 epitaxy Methods 0.000 abstract description 9
- -1 epitaxy Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 31
- 230000008569 process Effects 0.000 description 19
- 229910017052 cobalt Inorganic materials 0.000 description 14
- 239000010941 cobalt Substances 0.000 description 14
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 9
- 229910021334 nickel silicide Inorganic materials 0.000 description 9
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910021642 ultra pure water Inorganic materials 0.000 description 2
- 239000012498 ultrapure water Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical class N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
질화갈륨 기판의 제조방법이 개시된다. 본 발명은, 금속 실리사이드(metal silicide)를 이용한 질화갈륨 기판(100)의 제조방법으로서, (a) 기재(110) 상에 금속 실리사이드층(120)을 형성하는 단계; 및 (b) 금속 실리사이드층(120) 상에 질화갈륨층(130)을 형성하는 단계를 포함하는 것을 특징으로 한다.Disclosed is a method for producing a gallium nitride substrate. The present invention provides a method of manufacturing a gallium nitride substrate 100 using a metal silicide, comprising: (a) forming a metal silicide layer 120 on a substrate 110; And (b) forming a gallium nitride layer 130 on the metal silicide layer 120.
질화갈륨, 금속 실리사이드, 실리콘, 에피택시(epitaxy), 버퍼층, LED Gallium nitride, metal silicide, silicon, epitaxy, buffer layer, LED
Description
본 발명은 금속 실리사이드(silicide)를 이용한 질화갈륨 기판의 제조방법에 관한 것이다. 보다 상세하게는, 버퍼층으로 금속 실리사이드층을 채용하여 양질의 에피택시 구조의 질화갈륨층을 얻을 수 있는 금속 실리사이드를 이용한 질화갈륨 기판의 제조방법에 관한 것이다.The present invention relates to a method for producing a gallium nitride substrate using a metal silicide. More specifically, the present invention relates to a method for producing a gallium nitride substrate using a metal silicide capable of obtaining a gallium nitride layer having a good epitaxy structure by employing a metal silicide layer as a buffer layer.
발광소자(LED: light emitting diode)는 전기 자극에 의해 빛을 내는 III-V족 화합물을 구성물질로 하는 소자로써 최근 질화갈륨(GaN) 기반의 발광소자가 많이 사용되고 있다. 질화갈륨 기반의 발광소자는 광 손실을 최소화하기 위하여 질화갈륨층을 단결정 HCP(조밀육방격자) 구조로 형성시키는 것이 바람직하다.A light emitting diode (LED) is a device having a III-V group compound that emits light by electrical stimulation. Recently, gallium nitride (GaN) based light emitting devices are used. In the gallium nitride-based light emitting device, it is preferable to form a gallium nitride layer in a single crystal HCP (dense hexagonal lattice) structure in order to minimize light loss.
단결정 질화갈륨층은 질화갈륨 기재 상에서 형성하는 것이 가장 이상적이나 이는 매우 고가의 공정이어서 실제 생산 과정에 적용하기는 쉽지 않다. 따라서, 최근에는 차선책으로 사파이어 기재 상에서 단결정 질화갈륨층을 형성하는 공정이 주목을 받고 있다. 그러나, 상기 공정에서 사파이어 기재 상에 별도의 버퍼층 없이 질화갈륨층을 성장시키면, 상당한 밀도의 전위 결함이 존재하게 되고, 질화갈륨 층 내에 한계 이상의 응력이 발생되어 크랙(crack)이 유발되는 것으로 알려져 있다. 그렇기 때문에, 사파이어 기재 상에 결정격자 크기와 열 이력에 따른 스트레스 차이를 줄여줄 수 있는 버퍼층인 질화알루미늄(AlN)층을 형성시킨 후에 질화갈륨층을 형성하는 방법이 개발되었다.The single crystal gallium nitride layer is ideally formed on a gallium nitride substrate, but this is a very expensive process and is not easy to apply to the actual production process. Therefore, the process of forming a single crystal gallium nitride layer on a sapphire base material is attracting attention in recent years. However, it is known that when the gallium nitride layer is grown on the sapphire substrate without a separate buffer layer in the above process, there is a significant density of dislocation defects, and stresses beyond the limit are generated in the gallium nitride layer, causing cracks. . Therefore, a method of forming a gallium nitride layer after forming an aluminum nitride (AlN) layer, which is a buffer layer capable of reducing stress differences due to crystal lattice size and thermal history, has been developed on a sapphire substrate.
그러나, 상술한 바와 같이 버퍼층으로 질화알루미늄층을 사용하는 방법은 질화알루미늄이 절연체인 관계로 최종 질화갈륨 기판을 얻기 위해서는 레이저 또는 화학 식각법을 통하여 기재 및 버퍼층을 제거하는 공정이 요구되었다.However, as described above, the method of using the aluminum nitride layer as the buffer layer required a process of removing the substrate and the buffer layer by laser or chemical etching in order to obtain a final gallium nitride substrate since aluminum nitride is an insulator.
더욱이, 최근 각광받고 있는 수직형 발광소자의 제조를 위해서는 기판 및 버퍼층을 제거하는 공정뿐 만 아니라 이후에 다시 전극층을 형성하는 공정이 추가적으로 요구되기 때문에, 시간이 많이 소요되고 비용이 많이 드는 등의 문제점이 있었다.In addition, in order to manufacture a vertical light emitting device, which is in the spotlight recently, not only a process of removing the substrate and the buffer layer but also an additional process of forming the electrode layer later, it is time-consuming and expensive. There was this.
또한, 사파이어 기판은 대형 사이즈로 제작하는 것이 어려워서 발광소자의 생산성을 저하시키면서 제조단가를 상승시키는 문제점이 제기되어 왔다.In addition, the sapphire substrate is difficult to manufacture in a large size, there has been a problem that raises the manufacturing cost while lowering the productivity of the light emitting device.
이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 실리콘 기판과 버퍼층으로 금속 실리사이드층을 채용하여 양질의 에피택시 구조의 질화갈륨층을 얻을 수 있는 금속 실리사이드를 이용한 질화갈륨 기판의 제조방법을 제공하는 것을 목적으로 한다.Accordingly, the present invention has been made to solve the above problems, a method of manufacturing a gallium nitride substrate using a metal silicide that can obtain a gallium nitride layer of a good epitaxy structure by employing a metal silicide layer as a silicon substrate and a buffer layer. The purpose is to provide.
또한, 본 발명은 버퍼층으로 금속 실리사이드층을 채용하여 제조 과정이 간단하면서 제조 단가가 저렴한 금속 실리사이드를 이용한 질화갈륨 기판의 제조방법을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a method for producing a gallium nitride substrate using a metal silicide using a metal silicide layer as a buffer layer, the manufacturing process is simple and the manufacturing cost is low.
또한, 본 발명은 전극을 형성하기 위하여 버퍼층을 제거하는 등의 공정을 생략할 수 있는 금속 실리사이드를 이용한 질화갈륨 기판의 제조방법을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a method for producing a gallium nitride substrate using a metal silicide which can omit a process such as removing a buffer layer to form an electrode.
또한, 본 발명은 대형 사이즈로 제작이 가능한 실리콘 기재를 이용할 수 있는 금속 실리사이드를 이용한 질화갈륨 기판의 제조방법을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a method for producing a gallium nitride substrate using a metal silicide that can use a silicon substrate that can be produced in a large size.
상기의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 금속 실리사이드를 이용한 질화갈륨 기판의 제조방법은, (a) 기재 상에 금속 실리사이드층을 형성하는 단계; 및 (b) 상기 금속 실리사이드층 상에 질화갈륨층을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a gallium nitride substrate using a metal silicide according to an embodiment of the present invention, (a) forming a metal silicide layer on the substrate; And (b) forming a gallium nitride layer on the metal silicide layer.
그리고, 본 발명의 다른 일 실시예에 따른 금속 실리사이드를 이용한 질화갈륨 기판의 제조방법은, (a) 기재 상에 금속 실리사이드층을 형성하는 단계; (b) 상기 금속 실리사이드층 상에 질화갈륨층을 형성하는 단계; 및 (c) 상기 기재를 제거하는 단계를 포함하는 것을 특징으로 한다.In addition, a method of manufacturing a gallium nitride substrate using a metal silicide according to another embodiment of the present invention may include: (a) forming a metal silicide layer on a substrate; (b) forming a gallium nitride layer on the metal silicide layer; And (c) removing the substrate.
상기 기재는 실리콘 단결정 웨이퍼일 수 있다.The substrate may be a silicon single crystal wafer.
상기 금속 실리사이드층은 WSix, TiSix, CoSix, NiSix, PdSix, ErSix 중에서 적어도 어느 하나를 포함할 수 있다.The metal silicide layer may include at least one of WSi x , TiSi x , CoSi x , NiSi x , PdSi x , and ErSi x .
상기 (b) 단계는 상기 금속 실리사이드층 상에 버퍼층을 형성하는 단계를 더 포함할 수 있다.Step (b) may further include forming a buffer layer on the metal silicide layer.
상기 버퍼층은 상기 금속 실리사이드층 상에 형성되는 제1 질화갈륨 버퍼층을 포함할 수 있다.The buffer layer may include a first gallium nitride buffer layer formed on the metal silicide layer.
상기 버퍼층은 상기 금속 실리사이드층 상에 형성되는 제1 질화갈륨 버퍼층, 제1 질화갈륨 버퍼층 상에 형성되는 제2 질화갈륨 버퍼층을 포함할 수 있다.The buffer layer may include a first gallium nitride buffer layer formed on the metal silicide layer and a second gallium nitride buffer layer formed on the first gallium nitride buffer layer.
상기 제1 질화갈륨 버퍼층은 상기 질화갈륨층보다 낮은 온도에서 형성될 수 있다.The first gallium nitride buffer layer may be formed at a lower temperature than the gallium nitride layer.
상기 제1 질화갈륨 버퍼층은 상기 제2 질화갈륨 버퍼층보다 낮은 온도에서 형성되고, 상기 제2 질화갈륨 버퍼층은 상기 질화갈륨층보다 낮은 온도에서 형성될 수 있다.The first gallium nitride buffer layer may be formed at a lower temperature than the second gallium nitride buffer layer, and the second gallium nitride buffer layer may be formed at a lower temperature than the gallium nitride layer.
상기 질화갈륨층은 MBE(molecular beam epitaxy)법 또는 HVPE(hydride vapor phase epitaxy)법으로 형성될 수 있다.The gallium nitride layer may be formed by a molecular beam epitaxy (MBE) method or a hydride vapor phase epitaxy (HVPE) method.
상기 질화갈륨 버퍼층은 MBE(molecular beam epitaxy)법 또는 HVPE(hydride vapor phase epitaxy)법으로 형성될 수 있다.The gallium nitride buffer layer may be formed by a molecular beam epitaxy (MBE) method or a hydride vapor phase epitaxy (HVPE) method.
상기 (c) 단계에서 상기 금속 실리사이드층과 상기 질화갈륨층의 열팽창계수의 차이에 의하여 상기 금속 실리사이드층과 상기 질화갈륨층이 분리됨에 따라 상기 기재가 제거될 수 있다.In the step (c), the substrate may be removed as the metal silicide layer and the gallium nitride layer are separated by a difference in thermal expansion coefficient between the metal silicide layer and the gallium nitride layer.
본 발명에 따르면, 버퍼층으로 금속 실리사이드층을 채용하여 양질의 에피택시 구조의 질화갈륨층을 얻을 수 있는 효과가 있다.According to the present invention, by employing a metal silicide layer as a buffer layer, there is an effect that a gallium nitride layer having a good epitaxy structure can be obtained.
또한, 본 발명에 따르면, 버퍼층으로 금속 실리사이드층을 채용하여 질화갈륨 기판의 제조 과정이 간단하면서 제조 단가가 저렴한 효과가 있다.In addition, according to the present invention, by employing a metal silicide layer as a buffer layer, the manufacturing process of the gallium nitride substrate is simple and the manufacturing cost is low.
또한, 본 발명에 따르면, 전극을 형성하기 위하여 버퍼층을 제거하는 등의 공정을 생략할 수 있어서 특히 수직형 발광소자의 생산성을 향상시키는 효과가 있다.In addition, according to the present invention, it is possible to omit a process such as removing the buffer layer to form an electrode, there is an effect of improving the productivity of the vertical light emitting device in particular.
또한, 본 발명에 따르면, 대형 사이즈로 제작이 가능한 실리콘 기재를 이용할 수 있어서 질화갈륨 기판 및 발광소자의 생산성을 향상시키는 효과가 있다.In addition, according to the present invention, it is possible to use a silicon substrate that can be produced in a large size has the effect of improving the productivity of the gallium nitride substrate and the light emitting device.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조하여 설명한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.DETAILED DESCRIPTION OF THE INVENTION The following detailed description of the invention is described with reference to the accompanying drawings, which show by way of illustration specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with an embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention.
따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다.The following detailed description, therefore, is not to be taken in a limiting sense, and the scope of the present invention, if properly described, is defined only by the appended claims, along with the full range of equivalents to which such claims are entitled.
이하 첨부된 도면을 참조하여 본 발명의 구성을 상세하게 설명하도록 한다.Hereinafter, the configuration of the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 금속 실리사이드를 이용한 질화갈륨 기판(100)의 제조방법의 구성을 나타내는 도면이다.1 to 5 are views showing the configuration of a method for manufacturing a
먼저, 도 1을 참조하면, 기재(110)를 준비한다. 기재(110)는 단결정 구조를 갖는 실리콘 기재(즉, 실리콘 웨이퍼)인 것이 바람직하다. 실리콘 기재는 사파이어 기재와 비교하여 단가가 저렴하고 용이하게 대형 사이즈로 제작할 수 있는 이점이 있다. 기재로 실리콘 웨이퍼를 사용하는 경우 실리콘 웨이퍼의 면 방위는 {100}, {110}, {111} 중에 어느 하나인 것이 바람직하다.First, referring to FIG. 1, the
다음으로, 도 2를 참조하면, 기재(110) 상에 에피택시 구조를 갖는 질화갈륨층(130)이 용이하게 성장할 수 있도록 하는, 즉 버퍼층의 역할을 하는 금속 실리사이드층(120)을 형성한다. 금속 실리사이드층(120)은 WSix, TiSix, CoSix, NiSix, PdSix, PdSix, ErSix 중에서 적어도 어느 하나일 수 있다. 금속 실리사이드층(120)은 우선 실리콘 웨이퍼(110) 상에 금속층(미도시)을 형성한 후 이를 열처리하는 방법으로 형성하는 것이 바람직하다. 금속층은 스퍼터링법 (sputtering), 전자빔 증착법(e-beam evaporation), 열 증착법(thermal evaporation), 레이저 분자빔 에피택시법(laser molecular beam epitaxy; L-MBE), 펄스 레이저 증착법 (pulsed laser deposition; PLD) 또는 유기금속 화학기상 증착법(metal organic chemical vapor deposition; MOCVD) 등과 같이 다양한 방법으로 형성될 수 있다. 열처리는 급속 열처리법(rapid thermal annealing; RTA)을 사용하는 것이 바람직하다. 열처리 과정에서 금속층의 금속과 실리콘 웨이퍼(110)의 실리콘이 반응하여 금속 실리사이드층(120)이 형성된다.Next, referring to FIG. 2, a
다음으로, 도 3을 참조하면, 금속 실리사이드층(120) 상에 질화갈륨층(130)을 형성한다. 질화갈륨층(130)은 MBE(molecular beam epitaxy) 방법 또는 HVPE(hydride vapor beam epitaxy) 방법으로 형성하는 것이 바람직하다. MBE 방법은 소스물질을 가열하고 이를 증발시켜 이온 상태에서 막을 성장시키는 방법으로서, 소정의 에피택시 구조를 갖는 막을 성장시키기에 유리하다. HVPE 방법은 기판의 표면에서 소스물질의 화학반응을 일으켜 막을 성장시키는 방법으로서, 이 역시 소정의 에피택시 구조를 갖는 막을 성장시키기에 유리하다.Next, referring to FIG. 3, the
한편, 도 4를 참조하면, 본 발명에서는 질화갈륨층(130)을 형성하기에 앞서, 금속 실리사이드층(120) 상에 금속 실리사이드와 다른 재질의 추가의 버퍼층(140) 을 형성할 수 있다. 버퍼층(140)은 기재(110)와 질화갈륨층(130), 또는 금속 실리사이드층(120)과 질화갈륨층(130)간의 격자 상수의 차이 및 열팽창 계수의 차이를 줄여줌으로써, 기재(110) 및 금속 실리사이드층(120) 상에서 질화갈륨층(130)의 에피택시 성장이 더욱 용이하게 이루어질 수 있게 하는 역할을 한다. 버퍼층(140)의 재질은 저온에서 형성된 질화갈륨인 것이 바람직하며, 이 경우 버퍼층(140) 역시 MBE 방법 또는 HVPE 방법으로 형성할 수 있다. 이로써 버퍼층(140)과 이후 형성될 질화갈륨층(130)은 동일한 방법으로 동일 과정에서 인시츄(in-situ)로 형성할 수 있다. 그 결과 버퍼층(140)과 질화갈륨층(130)간의 계면 상태의 신뢰성이 향상되어 보다 양질의 질화갈륨 기판을 제조할 수 있게 된다.Meanwhile, in the present invention, prior to forming the
버퍼층(140)은 하나의 버퍼층, 즉 제1 질화갈륨 버퍼층(141)을 포함할 수 있으며, 이 경우 제1 질화갈륨 버퍼층(141)은 질화갈륨층(130) 보다 낮은 온도에서 형성되는 것이 바람직하다. 이는 제1 질화갈륨 버퍼층(141)이 금속 실리사이드층(120)과 질화갈륨층(130) 사이에서 버퍼의 역할을 잘 수행할 수 있도록 하기 위함이다.The
더 나아가, 버퍼층(140)은 2개의 버퍼층, 즉 제1질화갈륨 버퍼층(141) 및 제1 질화갈륨 버퍼층(141)상에 형성되는 제2 질화갈륨 버퍼층(142)을 포함할 수 있으며, 이 경우 제1 질화갈륨 버퍼층(141)은 제2 질화갈륨 버퍼층(142)보다 낮은 온도에서 형성되고, 제2 질화갈륨 버퍼층(142)은 질화갈륨층(130)보다 낮은 온도에서 형성되는 것이 바람직하다. 이는 제1 질화갈륨 버퍼층(141)이 금속 실리사이드층(120)과 제2 질화갈륨 버퍼층(142) 사이에서 버퍼의 역할을 잘 수행할 수 있도록 하기 위함이며, 또한 제2 질화갈륨 버퍼층(142)이 제1 질화갈륨 버퍼층(141)과 질화갈륨층(130) 사이에서 버퍼의 역할을 잘 수행할 수 있도록 하기 위함이다.Further, the
이로써, 도 5를 참조하면, 실리콘 웨이퍼(110) 상에 금속 실리사이드층(120)을 개재하여 질화갈륨층(130)이 형성된 질화갈륨 기판(100)이 완성된다.Thus, referring to FIG. 5, the
상술한 바와 같이, 본 발명의 일 실시예에 따른 질화갈륨 기판(100)의 제조방법은 금속 실리사이드층(120)을 버퍼층으로 채용하여 양질의 에피택시 구조를 갖는 질화갈륨층이 성장할 수 있도록 한다. 따라서, 본 발명에 따른 질화갈륨 기판(100)을 사용하는 경우, 고품질의 발광소자를 효과적으로 제작할 수 있을 뿐만 아니라, 발광소자들의 성능을 극대화시켜 제품 경쟁력을 높일 수 있다.As described above, the method of manufacturing the
또한, 본 발명의 일 실시예에 따른 질화갈륨 기판(100)의 제조방법은 도전체인 금속 실리사이드층을 버퍼층으로 채용하여 향후 발광소자를 제조하기 위하여 전극층을 형성할 때 별도로 버퍼층을 제거하는 등의 추가 공정이 요구되지 않는다. 따라서, 본 발명에 따른 질화갈륨 기판(100)을 사용하는 경우, 최근 각광받고 있는 수직형 발광소자의 제조시 제조 공정의 단순화를 꾀할 수 있어서 수직형 발광소자의 생산성을 증대시킬 수 있다.In addition, the manufacturing method of the
또한, 본 발명의 일 실시예에 따른 질화갈륨 기판(100)의 제조방법은 대형 사이즈로 제작하기가 용이한 실리콘 웨이퍼를 기재로 사용할 수 있다. 따라서, 본 발명에 따른 질화갈륨 기판(100)을 사용하는 경우, 발광소자의 생산성이 증대되고 제조 단가가 저렴해질 수 있다.In addition, the manufacturing method of the
도 6은 본 발명의 다른 실시예에 따른 금속 실리사이드를 이용한 질화갈륨 기판(100a)의 제조방법의 구성을 나타내는 도면이다.6 is a view showing the configuration of a method for manufacturing a
본 실시예는 이전의 실시예와 기재(110) 상에 금속 실리사이드층(120)을 형성하고, 그 위에 질화갈륨 버퍼층(140)을 형성하고, 그 위에 질화갈륨층(130)을 형성하는 과정은 동일하다. 본 실시예에서는 질화갈륨층(130)의 형성시 수반되는 고온 공정에 의하여 금속 실리사이드층(120)의 상 변화가 이루어지고 그 결과 금속 실리사이드층(120)의 부피 변화가 초래되어 금속 실리사이드층(120)과 질화갈륨층(130)의 자연스러운 분리가 일어날 수 있다.In the present embodiment, the process of forming the
이로써, 도 6을 참조하면, 질화갈륨층(130)과 질화갈륨 버퍼층(140)으로 이루어진 질화갈륨 기판(100a), 즉 프리 스탠딩(free standing) 구조를 갖는 질화갈륨 기판(100a)이 완성된다. 한편, 질화갈륨 기판(100a)은 발광소자 제조에 적용되기 전에 상하 양면을 연마하여 사용될 수 있다.Thus, referring to FIG. 6, a
상술한 바와 같이, 본 발명의 다른 실시예에 따른 질화갈륨 기판(100a)의 제조방법은 별도로 버퍼층(금속 실리사이드층)을 제거하는 추가 공정이 요구되지 않는다. 따라서, 본 발명에 따른 질화갈륨 기판(100a)을 사용하는 경우, 발광소자의 생산성이 증대되고 제조 단가가 저렴해질 수 있다.As described above, the manufacturing method of the
(실시예 1)(Example 1)
이하 첨부의 도면을 참조하여 본 발명의 바람직한 일 실시예에 따른 금속 실리사이드를 이용한 질화갈륨 기판의 제조방법을 설명하기로 한다.Hereinafter, a method of manufacturing a gallium nitride substrate using a metal silicide according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.
먼저, 면 방위가 각각 {100}, {111}인 두 종류의 단결정 실리콘 웨이퍼를 준비하였다. 이때 실리콘 웨이퍼의 직경은 100mm, 두께는 550㎛, 도전형은 P형 이었 다.First, two types of single crystal silicon wafers having surface orientations of {100} and {111}, respectively, were prepared. At this time, the diameter of the silicon wafer was 100mm, the thickness was 550㎛, the conductivity type was P-type.
이후 실리콘 웨이퍼의 클리닝 작업을 수행하여, 실리콘 웨이퍼의 상부 표면에 존재하는 유기 오염물과 미세 파티클 등을 제거하였다.Subsequently, a cleaning operation of the silicon wafer was performed to remove organic contaminants, fine particles, etc. present on the upper surface of the silicon wafer.
이후 실리콘 웨이퍼 상에 자연 산화막이 형성되기 전에 코발트를 10㎚의 두께로 증착하였다. 코발트는 전자빔 증착법으로 증착하였다.Cobalt was then deposited to a thickness of 10 nm before the native oxide film was formed on the silicon wafer. Cobalt was deposited by electron beam evaporation.
다음으로, 코발트가 증착된 실리콘 웨이퍼를 열처리 하여 코발트 실리사이드(CoSix)층을 형성하였다. 상기 열처리 과정은 급속 열처리 방법으로 수행하였으며, 7쌍의 할로겐 램프로 구성된 RTP(rapid thermal processor)를 이용하여, 10-3 Torr의 압력에서 약 40초간 약 800℃의 온도로 열처리하였다.Next, a cobalt silicide (CoSi x ) layer was formed by heat-treating the silicon wafer on which cobalt was deposited. The heat treatment process was carried out by a rapid heat treatment method, using a rapid thermal processor (RTP) consisting of seven pairs of halogen lamps, the heat treatment at a temperature of about 800 ℃ for about 40 seconds at a pressure of 10 -3 Torr.
한편, 본 실시예에서는 코발트 실리사이드를 예로 들어 설명하고 있지만, 본 발명의 금속 실리사이드가 반드시 이에 한정되는 것은 아니다. 상술한 바와 같이, WSix, TiSix, CoSix, NiSix, PdSix, ErSix 등의 다양한 금속 실리사이드 중 어느 하나를 채용하여, 또는 위와 같은 다양한 금속 실리사이드를 혼합하여, 본 발명의 금속 실리사이드층을 형성할 수 있다.In the present embodiment, cobalt silicide is described as an example, but the metal silicide of the present invention is not necessarily limited thereto. As described above, any one of various metal silicides such as WSi x , TiSi x , CoSi x , NiSi x , PdSi x , ErSi x or the like, or by mixing various metal silicides as described above, the metal silicide layer of the present invention Can be formed.
질화갈륨은 열팽창 계수가 약 5.59×10-6/K이고, 면 방위가 {100}인 실리콘은 열팽창 계수가 약 3.7×10-6/K이므로, 별도의 버퍼층 없이 질화갈륨을 실리콘 기판(110) 상에 성장시키는 경우, 질화갈륨층(130)의 상당한 전위 결함 및 크랙이 유발될 수 있다. 그러나, 본 실시예에 따르면, 실리콘 웨이퍼 상에 코발트 실리사이 드층을 형성함으로써, 실리콘 웨이퍼와 질화갈륨층(130) 사이의 격자 상수의 차이 및 열팽창 계수의 차이를 최소화할 수 있다.Since the gallium nitride has a coefficient of thermal expansion of about 5.59 × 10 −6 / K and the silicon having a plane orientation of {100}, the coefficient of thermal expansion is about 3.7 × 10 −6 / K. When grown on a phase, significant dislocation defects and cracks in the
다음으로, 30%-mol의 황산을 이용하여 약 80℃에서 10분간 코발트 실리사이드층 상에 남아있는 코발트를 제거하고, 이후 실리콘 웨이퍼를 다이아몬드 소우(saw)로 다이싱(dicing)하였다.Next, the cobalt remaining on the cobalt silicide layer was removed at about 80 ° C. for 10 minutes using 30% -mol sulfuric acid, and the silicon wafer was then diced with a diamond saw.
이후 다이싱된 실리콘 웨이퍼를 10분간 아세톤, 메탄올, 초순수의 순서로 세척을 실시하였고, 세척 후에 10%-mol의 불산에 약 30초간 디핑하고 초순수로 세척하는 공정을 3회 반복하였다. 이는 코발트 실리사이드층의 표면 상태가 질화갈륨층을 에피택시 성장시키기에 적합하도록 하기 위함이다.Thereafter, the diced silicon wafer was washed for 10 minutes in the order of acetone, methanol, ultrapure water, and then washed three times with 10% -mol of hydrofluoric acid for about 30 seconds and washed with ultrapure water. This is to make the surface state of the cobalt silicide layer suitable for epitaxially growing the gallium nitride layer.
이후 코발트 실리사이드층 상에 질화갈륨층을 성장시켰다. 이때, 질화갈륨층은 MBE 방법 또는 HVPE 방법으로 형성하였다.A gallium nitride layer was then grown on the cobalt silicide layer. At this time, the gallium nitride layer was formed by the MBE method or HVPE method.
MBE 방법으로 질화갈륨층을 형성하는 과정은 다음과 같다. 먼저, 코발트 실리사이드층이 형성된 실리콘 웨이퍼를 MBE 장비에 로딩하고 850℃의 온도에서 약 30분간 열처리 하였다. 그 후에 갈륨(Ga) 및 활성화 질소(N2)를 공급하여 약 500℃의 온도에서 질화갈륨 버퍼층을 형성하고, 계속해서 인시츄로 800℃의 온도에서 질화갈륨층을 형성하였다. 이때, 질화갈륨 버퍼층의 두께는 약 30nm, 질화갈륨층의 두께는 약 500nm가 되게 하였다.The process of forming the gallium nitride layer by the MBE method is as follows. First, a silicon wafer on which a cobalt silicide layer was formed was loaded on an MBE apparatus and heat-treated at a temperature of 850 ° C. for about 30 minutes. Thereafter, gallium (Ga) and activated nitrogen (N 2 ) were supplied to form a gallium nitride buffer layer at a temperature of about 500 ° C., and a gallium nitride layer was subsequently formed at a temperature of 800 ° C. in situ. In this case, the thickness of the gallium nitride buffer layer was about 30 nm, and the thickness of the gallium nitride layer was about 500 nm.
도 7은 MBE 방법으로 형성된 질화갈륨층의 표면 상태를 나타내는 사진이다. 상기 사진은 AFM(atomic force microscope)을 이용하여 촬영되었다. 도 7의 (a)는 면 방위가 {100}인 실리콘 웨이퍼 상에 형성된 질화갈륨층의 표면 이미지를 나타내는 것으로서, 질화갈륨층의 평균 결정립의 크기는 355nm이고, 표면 거칠기는 1.5nm임을 확인할 수 있었다. 또한, 도 7의 (b)는 면 방위가 {111}인 실리콘 웨이퍼 상에 형성된 질화갈륨층의 표면이미지를 나타내는 것으로서, 질화갈륨층의 평균 결정립의 크기는 316nm이고, 표면 거칠기는 2.2nm임을 확인할 수 있었다. 이러한 결과로부터 코발트 실리사이드층 상에 형성된 질화갈륨층(130)이 낮은 표면 거칠기를 가지면서 에피택시 성장하였음을 확인할 수 있었다.7 is a photograph showing the surface state of a gallium nitride layer formed by the MBE method. The picture was taken using an atomic force microscope (AFM). FIG. 7A shows a surface image of a gallium nitride layer formed on a silicon wafer having a plane orientation of {100}. The average grain size of the gallium nitride layer was 355 nm and the surface roughness was 1.5 nm. . In addition, (b) of FIG. 7 shows a surface image of a gallium nitride layer formed on a silicon wafer having a plane orientation of {111}, and the average grain size of the gallium nitride layer is 316 nm, and the surface roughness is 2.2 nm. Could. From these results, it was confirmed that the
한편, HVPE 방법으로 질화갈륨층을 형성하는 과정은 다음과 같다. 먼저, 코발트 실리사이드층이 형성된 실리콘 웨이퍼를 HVPE 장비에 로딩하고 850℃의 온도에서 약 30분간 열처리 하였다. 그 후에 갈륨과 염화수소(HCl) 가스를 반응시켜 형성된 염화갈륨(GaCl) 가스와 암모니아(NH3) 가스를 소스로 하여 약 557℃의 온도에서 제1 질화갈륨 버퍼층을 형성하고, 계속해서 인시츄로 약 900℃의 온도에서 제2 질화갈륨 버퍼층을 형성하고, 계속해서 인시츄로 약 1080℃의 온도에서 질화갈륨층을 형성하였다. 이 때, 제1 질화갈륨 버퍼층 및 제2 질화갈륨 버퍼층을 포함하는 버퍼층의 두께는 약 4㎛, 질화갈륨층의 두께는 약 20㎛가 되게 하였다.On the other hand, the process of forming a gallium nitride layer by the HVPE method is as follows. First, the silicon wafer on which the cobalt silicide layer was formed was loaded on an HVPE apparatus and heat-treated at a temperature of 850 ° C. for about 30 minutes. Thereafter, a gallium chloride (GaCl) gas and ammonia (NH 3 ) gas formed by reacting gallium with hydrogen chloride (HCl) gas are used as a source to form a first gallium nitride buffer layer at a temperature of about 557 ° C. A second gallium nitride buffer layer was formed at a temperature of about 900 ° C., and then a gallium nitride layer was formed at a temperature of about 1080 ° C. in situ. At this time, the thickness of the buffer layer including the first gallium nitride buffer layer and the second gallium nitride buffer layer was about 4 μm, and the thickness of the gallium nitride layer was about 20 μm.
도 8은 HVPE 방법으로 형성된 질화갈륨층의 X-선 회절 분석 결과를 나타낸 그래프이다. 도 8의 (a)는 면 방위가 {100}인 실리콘 웨이퍼 상에 형성된 질화갈륨층의 X-선 회절 분석 결과이고, 도 8의 (b)는 면 방위가 {111}인 실리콘 웨이퍼 상에 형성된 질화갈륨층의 X-선 회절 분석 결과이다. 도 8에 도시한 바와 같이, 코발트 실리사이드층(120) 상에 형성된 질화갈륨층(130)이 {0002} 면 방향으로 에피택시 성장하였음을 확인할 수 있었다.8 is a graph showing the results of X-ray diffraction analysis of the gallium nitride layer formed by the HVPE method. 8A is an X-ray diffraction analysis result of a gallium nitride layer formed on a silicon wafer having a plane orientation of {100}, and FIG. 8B is formed on a silicon wafer having a plane orientation of {111}. X-ray diffraction analysis of the gallium nitride layer. As shown in FIG. 8, it was confirmed that the
(실시예 2)(Example 2)
이하 첨부의 도면을 참조하여 본 발명의 바람직한 다른 일 실시예에 따른 금속 실리사이드를 이용한 질화갈륨 기판의 제조방법을 설명하기로 한다.Hereinafter, a method of manufacturing a gallium nitride substrate using a metal silicide according to another exemplary embodiment of the present invention will be described with reference to the accompanying drawings.
먼저, 면 방위가 각각 {100}, {111}인 두 종류의 단결정 실리콘 웨이퍼를 준비하였다. 이때 실리콘 웨이퍼의 직경은 100mm, 두께는 550 ㎛, 도전형은 P형 이었다.First, two types of single crystal silicon wafers having surface orientations of {100} and {111}, respectively, were prepared. At this time, the diameter of the silicon wafer was 100 mm, the thickness was 550 μm, and the conductivity type was P-type.
이후 실리콘 웨이퍼의 클리닝 작업을 수행하여, 실리콘 웨이퍼의 상부 표면에 존재하는 유기 오염물과 미세 파티클 등을 제거하였다.Subsequently, a cleaning operation of the silicon wafer was performed to remove organic contaminants, fine particles, etc. present on the upper surface of the silicon wafer.
이후 실리콘 웨이퍼 상에 자연 산화막이 형성되기 전에 니켈을 10㎚의 두께로 증착하였다. 니켈은 전자빔 증착법으로 증착하였다.Then, nickel was deposited to a thickness of 10 nm before the native oxide film was formed on the silicon wafer. Nickel was deposited by electron beam evaporation.
다음으로, 니켈이 증착된 실리콘 웨이퍼를 열처리 하여 니켈 실리사이드(NiSi)층을 형성하였다. 상기 열처리 과정은 급속 열처리 방법으로 수행하였으며, 7쌍의 할로겐 램프로 구성된 RTP(rapid thermal processor)를 이용하여, 10-3 Torr의 압력에서 약 40초간 약 800℃의 온도로 열처리하였다.Next, a nickel silicide (NiSi) layer was formed by heat-treating the silicon wafer on which nickel was deposited. The heat treatment process was carried out by a rapid heat treatment method, using a rapid thermal processor (RTP) consisting of seven pairs of halogen lamps, the heat treatment at a temperature of about 800 ℃ for about 40 seconds at a pressure of 10 -3 Torr.
다음으로, 니켈 실리사이드층 상에 HVPE 방법으로 질화갈륨 버퍼층을 형성한 후, 계속해서 인시츄로 약 1080℃의 온도에서 약 4㎛ 두께의 질화갈륨층을 형성하였다. 이 과정에서 니켈 실리사이드는 NiSi에서 NiSi2로 상 변화되어 니켈 실리사 이드의 부피는 약 1.6배 증가하며 그 결과, 도 6에 도시된 바와 같이, 니켈 실리사이드층과 질화갈륨층의 자연스러운 분리가 일어나는 것을 확인할 수 있었다.Next, after forming a gallium nitride buffer layer on the nickel silicide layer by the HVPE method, a gallium nitride layer having a thickness of about 4 μm was subsequently formed at a temperature of about 1080 ° C. in situ. In this process, the nickel silicide is changed from NiSi to NiSi 2 , so that the volume of nickel silicide increases by about 1.6 times. As a result, as shown in FIG. 6, the natural separation of the nickel silicide layer and the gallium nitride layer occurs. I could confirm it.
한편, 본 발명의 또 다른 실시예에 따른 질화갈륨 기판을 제조하기 위하여 금속 실리사이드로서 니켈 실리사이드를 채용한 경우를 상정하여 설명하고 있지만 반드시 이에 한정되는 것은 아니다. 따라서, 고온에서의 상 변화에 따라 부피가 증가하여 질화갈륨층과의 자연스런 분리가 이루어질 수 있다면, 어떠한 금속 실리사이드도 채용 가능한 것으로 이해하여야 한다.On the other hand, it is assumed that nickel silicide is used as the metal silicide in order to manufacture the gallium nitride substrate according to another embodiment of the present invention, but is not necessarily limited thereto. Therefore, it is to be understood that any metal silicide may be employed as long as the volume increases with phase change at high temperature to allow natural separation from the gallium nitride layer.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken in conjunction with the present invention. Variations and changes are possible. Such modifications and variations are intended to fall within the scope of the invention and the appended claims.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 금속 실리사이드를 이용한 질화갈륨 기판(100)의 제조방법의 구성을 나타내는 도면이다.1 to 5 are views showing the configuration of a method for manufacturing a
도 6은 본 발명의 다른 일 실시예에 따른 금속 실리사이드를 이용한 질화갈륨 기판(100a)의 제조방법의 구성을 나타내는 도면이다.6 is a view showing the configuration of a method for manufacturing a
도 7은 본 발명의 일 실시예에 따라, MBE 방법으로 형성된 질화갈륨층의 표면 상태를 나타내는 사진이다.7 is a photograph showing a surface state of a gallium nitride layer formed by the MBE method according to an embodiment of the present invention.
도 8은 본 발명의 일 실시예에 따라, HVPE 방법으로 형성된 질화갈륨 버퍼층에 대한 X-선 회절 분석 결과를 나타낸 그래프이다.8 is a graph showing an X-ray diffraction analysis of the gallium nitride buffer layer formed by the HVPE method according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>
100, 100a: 질화갈륨 기판100, 100a: gallium nitride substrate
110: 기재(실리콘 웨이퍼)110: substrate (silicon wafer)
120: 금속 실리사이드층(버퍼층)120: metal silicide layer (buffer layer)
130: 질화갈륨층130: gallium nitride layer
140: 버퍼층140: buffer layer
141: 제1 질화갈륨 버퍼층141: first gallium nitride buffer layer
142: 제1 질화갈륨 버퍼층142: first gallium nitride buffer layer
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090070061A KR101065132B1 (en) | 2009-07-30 | 2009-07-30 | Method For Manufacturing Gallium Nitride Substrate Using Metal Silicide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090070061A KR101065132B1 (en) | 2009-07-30 | 2009-07-30 | Method For Manufacturing Gallium Nitride Substrate Using Metal Silicide |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110012368A KR20110012368A (en) | 2011-02-09 |
| KR101065132B1 true KR101065132B1 (en) | 2011-09-16 |
Family
ID=43772299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090070061A KR101065132B1 (en) | 2009-07-30 | 2009-07-30 | Method For Manufacturing Gallium Nitride Substrate Using Metal Silicide |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101065132B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990049361A (en) * | 1997-12-12 | 1999-07-05 | 이형도 | GAN single crystal manufacturing method |
| KR20090081693A (en) * | 2008-01-24 | 2009-07-29 | 고려대학교 산학협력단 | Gallium nitride semiconductor and method for manufacturing the same |
-
2009
- 2009-07-30 KR KR1020090070061A patent/KR101065132B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990049361A (en) * | 1997-12-12 | 1999-07-05 | 이형도 | GAN single crystal manufacturing method |
| KR20090081693A (en) * | 2008-01-24 | 2009-07-29 | 고려대학교 산학협력단 | Gallium nitride semiconductor and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110012368A (en) | 2011-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5135501B2 (en) | Manufacturing method of nitride single crystal substrate and manufacturing method of nitride semiconductor light emitting device using the same | |
| JP4677065B2 (en) | Light emitting diode and manufacturing method thereof | |
| US7998272B2 (en) | Method of fabricating multi-freestanding GaN wafer | |
| KR101321654B1 (en) | Substrate for growing group-iii nitride semiconductors, epitaxial substrate for group-iii nitride semiconductors, group-iii nitride semiconductor element, stand-alone substrate for group-iii nitride semiconductors, and methods for manufacturing the preceding | |
| US8591652B2 (en) | Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy | |
| US7964482B2 (en) | Deposition of group III-nitrides on Ge | |
| TWI437637B (en) | Method for manufacturing gallium nitride single crystalline substrate using self-split | |
| US10796905B2 (en) | Manufacture of group IIIA-nitride layers on semiconductor on insulator structures | |
| US20070092980A1 (en) | Method of fabricating GaN | |
| JP2004502298A (en) | Method for improving epitaxy quality (surface irregularities and defect density) of aluminum nitride, indium, gallium ((Al, In, Ga) N) freestanding substrates for optoelectronic devices and electronic devices | |
| JP4452252B2 (en) | Method for producing gallium nitride semiconductor | |
| WO2013130873A1 (en) | Gallium-nitride-on-diamond wafers and manufacturing equipment and methods of manufacture | |
| JP2007070154A (en) | Group iii-v nitride-based semiconductor substrate and its manufacturing method | |
| JP2007294518A (en) | Nitride semiconductor substrate and its manufacturing method and epitaxial substrate for nitride semiconductor light-emitting device | |
| JP2006203196A (en) | Method for manufacturing epitaxial wafer | |
| JP4063336B2 (en) | Recovery of surface-conditioned silicon carbide substrates | |
| TW200912054A (en) | Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate | |
| JP2009270200A (en) | Method for separating semiconductor from substrate | |
| KR100715828B1 (en) | Method of Growing Semiconductor Crystal | |
| JP2002053399A (en) | Nitride semiconductor substrate and method for producing the same | |
| KR101189399B1 (en) | Nitride compound light-emitting semiconductor and fabricating method thereof | |
| KR101065132B1 (en) | Method For Manufacturing Gallium Nitride Substrate Using Metal Silicide | |
| JP2009084136A (en) | Method for manufacturing semiconductor device | |
| JP2000277440A (en) | Nitride iii-v compound semiconductor crystal film, semiconductor device, and semiconductor laser using the same | |
| JP5482771B2 (en) | Method for manufacturing group III nitride semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140902 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150903 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160805 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170721 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180801 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 9 |