KR101062725B1 - Mode Selection Circuits and Methods for Memory Devices - Google Patents
Mode Selection Circuits and Methods for Memory Devices Download PDFInfo
- Publication number
- KR101062725B1 KR101062725B1 KR1020040104412A KR20040104412A KR101062725B1 KR 101062725 B1 KR101062725 B1 KR 101062725B1 KR 1020040104412 A KR1020040104412 A KR 1020040104412A KR 20040104412 A KR20040104412 A KR 20040104412A KR 101062725 B1 KR101062725 B1 KR 101062725B1
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- memory device
- test mode
- mode entry
- bonding pads
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명은 패키지 상태의 메모리 장치에서 테스트 모드 만으로 동작 모드의 변경이 가능하게 하는 메모리 장치용 모드 선택 회로에 관한 것이다. 이 회로는, X4 및 X8 본딩패드와 각각 연결되고, X4 및 X8 테스트 모드 진입신호 각각 수신하는 제 1 및 제 2 스위칭부; 상기 제 1및 제 2 스위칭부의 출력단과 연결되어, X4 모드 진입신호 및 X8 모드 진입신호를 각각 출력하는 제 1 및 제 2 버퍼; 및 상기 제 1 및 제 2 버퍼의 출력단과 연결되어 X16 모드 진입신호를 출력하는 오아 수단을 구비하며, 상기 X4 및 X8 본딩패드가 접지(VSS)와 연결된 X16 모드에서 상기 X4 테스트 모드 또는 X8 테스트 모드 진입신호가 인에이블되면, X4 모드 또는 X8 모드로 변환된다. The present invention relates to a mode selection circuit for a memory device that enables the operation mode to be changed only by the test mode in the packaged memory device. The circuit includes: first and second switching units connected to X4 and X8 bonding pads, respectively, and receiving X4 and X8 test mode entry signals, respectively; First and second buffers connected to the output terminals of the first and second switching units and outputting an X4 mode entry signal and an X8 mode entry signal, respectively; And an OR means connected to output terminals of the first and second buffers to output an X16 mode entry signal, wherein the X4 test mode or the X8 test mode in the X16 mode in which the X4 and X8 bonding pads are connected to ground (VSS). When the entry signal is enabled, it is switched to the X4 mode or the X8 mode.
Description
도 1은 종래의 메모리 장치용 모드 선택 회로. 1 is a mode selection circuit for a conventional memory device.
도 2는 본 발명에 따른 메모리 장치용 모드 선택 회로.2 is a mode selection circuit for a memory device according to the present invention;
도 3은 X4 본딩패드 및 X8 본딩패드의 본딩 옵션에 따른 동작 모드 표.3 is a table of operating modes according to bonding options of an X4 bonding pad and an X8 bonding pad.
도 4는 본 발명의 다른 실시예에 따른 메모리 장치용 모드 선택 회로도.
4 is a mode selection circuit diagram for a memory device according to another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 명칭 ** Names of symbols for main parts of the drawings
200: X4 본딩패드 210: X8 본딩패드200: X4 bonding pad 210: X8 bonding pad
220: 제 1 스위칭부 230: 제 2 스위칭부220: first switching unit 230: second switching unit
240: 제 3 버퍼 250: 제 4 버퍼240: third buffer 250: fourth buffer
260: 제 1 오아 수단
260: first orphan means
본 발명은 메모리 장치용 모드 선택 회로 및 방법에 관한 것으로, 특히, 패 키지 상태의 메모리 장치에서 테스트 모드 만으로 동작 모드의 변경이 가능하게 하는 메모리 장치용 모드 선택 회로 및 방법에 관한 것이다.The present invention relates to a mode selection circuit and a method for a memory device, and more particularly, to a mode selection circuit and a method for a memory device that enables the operation mode to be changed only by the test mode in the packaged memory device.
일반적으로, 디램(DRAM)의 경우에는 메모리의 사용용도를 고려하여 그 출력데이터가 동일 사이클내에서 몇 비트씩 출력되는냐에 따라 X4, X8, X16, 및 X32 모드와 같은 형태로 이루어진다. 특히, 디램중에서 X16 모드의 DDR(Double Date Rate) SDRAM은 초고속 메모리용으로 사용되고, X8 모드는 메모리 모듈로 조립되어 메인 메모리로 많이 사용되어진다.In general, in the case of DRAM, the output data is made in the form of X4, X8, X16, and X32 mode depending on how many bits are output in the same cycle in consideration of the memory usage. In particular, DDR (Double Date Rate) SDRAM in X16 mode is used for ultra high speed memory, and X8 mode is often used as main memory by being assembled into memory modules.
한편, 이러한 형태의 구분은 어드레스의 사용과 관련하여 실직적으로는 컬럼 어드레스의 사용이 달라짐에 의해 구분이 이루어진다. 이를 구조적으로 살펴보면, 본딩패드를 이용하여 X16, X8 및 X4 모드를 결정하여 패키징하는 방식을 사용하고 있다.On the other hand, this type of classification is made by the fact that the use of the column address is actually different with respect to the use of the address. In terms of structure, the packaging pad is determined by determining the X16, X8, and X4 modes using a bonding pad.
이와 관련하여, 도 1에는 종래의 메모리 장치용 모드 선택 회로를 도시한다.In this regard, Fig. 1 shows a conventional mode selection circuit for a memory device.
종래의 모드 선택회로는, X4 본딩패드(100) 및 X8 본딩패드(110)에 각각 연결되어 정전기를 포함한 외부의 전기적 영향으로부터 내부회로를 보호하기 위한 제 1 및 제 2 정전기 방지부(101,111), 제 1 정전기 방지부(101)의 출력노드와 연결되어 X4 동작모드 신호를 출력하는 제 1 버퍼(120), 제 2 정전기 방지부(111)의 출력노드와 연결되어 X8 동작모드 신호를 출력하는 제 2 버퍼(130), 및 X4 및 X8 동작모드 신호를 수신하여 X16 모드 동작신호를 출력하는 오아 수단(140)을 구비한다.Conventional mode selection circuit is connected to the
상기한 바와 같은 구성을 갖는, 종래의 모드 선택회로는, 패키지 제작시 X4 본딩패드(100) 및 X8 본딩패드(110)에 본딩 와이어의 연결 상태 즉, 내부전압(VDD) 또는 접지(VSS)와의 연결상태에 따라, 특정 동작모드가 결정된다. 또한, 하나의 메모리는 두 가지 이상의 동작 모드를 지원함에 따라 X16 모드로 결정된 메모리의 동작이 X4 및 X8 동작모드에 특정 영향을 미치는지에 대한 검증이 필요하다. 그러나, 종래의 경우, 일단 패키지가 완성된 메모리의 동작모드를 바꾸기 위해서는 패키지를 제거하고 이미 연결되어 있는 본딩와이어를 제거한 후, 본딩패드의 연결상태를 변경해야만 하므로, 제품의 손상이 발생하여, 정상적으로 동작하지 않는 경우가 발생하며, 또한, 동작모드를 변경하기 위해 많은 시간, 장비 및 인력이 소요되는 문제가 있다.The conventional mode selection circuit having the configuration as described above is connected to the
따라서, 본 발명은 상기한 바와 같은 선행기술에 내재되었던 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 테스트 모드 진입신호를 사용함으로써, 본딩 옵션의 수정 없이 메모리 장치의 모드를 전환시킬 수 있는 메모리 장치용 모드 선택 회로 및 방법을 제공함에 있다.Accordingly, the present invention was created to solve the problems inherent in the prior art as described above, and an object of the present invention is to use a test mode entry signal, thereby enabling a mode of a memory device to be switched without modifying a bonding option. A mode selection circuit and method for a memory device is provided.
상기 목적을 달성하기 위해, 본 발명의 일면에 따라, 메모리 장치용 모드 선택 회로가 제공되며: 이 회로는, X4 및 X8 본딩패드와 각각 연결되고, X4 및 X8 테스트 모드 진입신호 각각 수신하는 제 1 및 제 2 스위칭부; 상기 제 1및 제 2 스위칭부의 출력단과 연결되어, X4 모드 진입신호 및 X8 모드 진입신호를 각각 출력하는 제 1 및 제 2 버퍼; 및 상기 제 1 및 제 2 버퍼의 출력단과 연결되어 X16 모드 진입신호를 출력하는 오아 수단을 구비하며, 상기 X4 및 X8 본딩패드가 접지(VSS) 와 연결된 X16 모드에서 상기 X4 테스트 모드 또는 X8 테스트 모드 진입신호가 인에이블되면, X4 모드 또는 X8 모드로 변환되는 것을 특징으로 한다.In order to achieve the above object, in accordance with an aspect of the present invention, there is provided a mode selection circuit for a memory device, the circuit being connected to an X4 and X8 bonding pad, respectively, and receiving a first X4 and X8 test mode entry signal, respectively. And a second switching unit; First and second buffers connected to the output terminals of the first and second switching units and outputting an X4 mode entry signal and an X8 mode entry signal, respectively; And an OR means connected to output terminals of the first and second buffers to output an X16 mode entry signal, wherein the X4 test mode or the X8 test mode in the X16 mode in which the X4 and X8 bonding pads are connected to ground (VSS). When the access signal is enabled, it is characterized in that the conversion to the X4 mode or X8 mode.
본 발명의 또 다른 일면에 따라, 상기 제 1 및 제 2 스위칭부는, 상기 X4 및 X8 본딩패드에서 전달되는 신호, X4 및 X8 테스트 모드 진입신호를 각각 수신하는 전달수단; 내부전압(VDD)과에 연결되며, 상기 X4 및 X8 테스트 모드 진입신호를 각각 수신하는 스위치 수단을 구비하며, 상기 X4 및 X8 테스트 모드 진입신호가 디스에이블되면, 상기 스위치 수단은 턴 오프되고, 상기 전달수단은 상기 X4 본딩패드에서 전달되는 신호를 상기 제 1 및 제 2 버퍼로 각각 전달하며, 상기 X4 또는 X8 테스트 모드 진입신호가 인에이블되면, 상기 스위치 수단이 턴 온되고, 상기 내부전압(VDD)이 상기 제 1 또는 제 2 버퍼로 각각 전달된다.According to another aspect of the invention, the first and second switching unit, the transmission means for receiving a signal transmitted from the X4 and X8 bonding pads, X4 and X8 test mode entry signal, respectively; A switch means connected to an internal voltage VDD and receiving the X4 and X8 test mode entry signals, respectively, when the X4 and X8 test mode entry signals are disabled, the switch means is turned off, and The transfer means transfers the signal transmitted from the X4 bonding pad to the first and second buffers, respectively, and when the X4 or X8 test mode entry signal is enabled, the switch means is turned on and the internal voltage VDD ) Is delivered to the first or second buffer, respectively.
본 발명에 일면에 따라, 메모리 장치용 모드 선택 방법이 제공되며: 이 방법은, X4 및 X8 본딩패드를 접지와 연결하여 메모리 장치를 X16 모드로 동작시키는 단계;According to one aspect of the present invention, there is provided a mode selection method for a memory device, the method comprising: connecting the X4 and X8 bonding pads to ground to operate the memory device in X16 mode;
상기 X16 모드로 동작하는 메모리 장치에서 X4 또는 X8 테스트 모드 진입신호를 인가하는 단계; 및Applying an X4 or X8 test mode entry signal to the memory device operating in the X16 mode; And
상기 X4 또는 X8 테스트 모드 진입신호에 의해 상기 메모리 장치가 X16 모드에서 각각 X4 또는 X8 모드로 전환되는 단계;를 포함하는 것을 특징으로 한다.And switching the memory device from the X16 mode to the X4 or X8 mode by the X4 or X8 test mode entry signal, respectively.
본 발명에 일면에 따라, 메모리 장치용 모드 선택 방법이 제공되며: 이 방법은, (a) 제 1 테스트 모드 진입신호를 인에이블시켜 X4 모드로 동작시키는 단계; (b) 제 2 테스트 모드 진입신호를 인에이블시켜 X8 모드로 동작시키는 단계; 및 (c) 상기 제 1 및 제 2 테스트 모드 진입신호를 디스에이블시켜 X16 모드로 동작시키는 단계;를 포함하는 것을 특징으로 한다.According to one aspect of the present invention, there is provided a mode selection method for a memory device, the method comprising: (a) enabling a first test mode entry signal to operate in an X4 mode; (b) enabling the second test mode entry signal to operate in the X8 mode; And (c) disabling the first and second test mode entry signals to operate in the X16 mode.
본 발명의 또 다른 일면에 따라, 상기 (a) 내지 (c) 단계 중 하나의 단계만이 선택된다.According to another aspect of the present invention, only one of the steps (a) to (c) is selected.
(실시예)(Example)
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 상술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2에는 본 발명에 따른 메모리 장치용 모드 선택 회로를 도시한다.2 shows a mode selection circuit for a memory device according to the present invention.
본 발명에 따른 메모리 장치용 모드 선택 회로는, X4 본딩패드 및 X8 본딩패드(200,210)에 각각 연결되어 정전기를 포함한 외부의 전기적 영향으로부터 내부회로를 보호하기 위한 제 3 및 제 4 정전기 방지부(201,211), 제 3 및 제 4 정전기 방지부(201,211)의 출력단과 연결되고, X4 및 X8 테스트 모드 진입신호(tm_X4,tm_X8)를 각각 수신하는 제 1 및 제 2 스위칭부(220,230), 제 1 및 제 2 스위칭부(220,230)의 출력단과 연결되어, X4 모드 및 X8 모드 진입신호(X4,X8)를 각각 출력하는 제 3 및 제 4 버퍼(240,250), 및 제 3 및 제 4 버퍼(240,250)의 출력단과 연결되어 X16 모드 진입신호(X16)를 출력하는 제 1 오아 수단(260)을 구비한다.The mode selection circuit for the memory device according to the present invention may be connected to the X4 bonding pads and the
제 1 및 제 2 스위칭부(220,230)는, 제 3 및 제 4 정전기 방지부(201,211)에서 각각 전달되는 신호 및 X4 및 X8 테스트 모드 진입신호(tm_X4,tm_X8)를 각각 수신하는 전달 수단(270,280) 및 내부전압(VDD)과 연결되며, X4 및 X8 테스트 모드 진입신호(tm_X4,tm_X8)를 각각 수신하는 스위치 수단(221,231)을 구비한다. The first and
전달 수단(270,280)은, 제 3 및 제 4 정전기 방지부(201,211)에서 각각 전달되는 신호를 통과시키는 트렌스미션 게이트(271,281) 및 X4 및 X8 테스트 모드 진입신호(tm_X4,tm_X8)를 각각 수신하는 인버터(270,280)를 구비한다. The transmission means 270 and 280 are inverters which receive the
스위치 수단(221,231)은, 전달 수단(270,280)의 출력노드와 내부전압(VVD)사이에 구비된 PMOS 트랜지스터(221,231)를 구비하며, PMOS 트랜지스터(221,231)의 게이트 단자로 X4 및 X8 테스트 모드 진입신호(tm_X4,tm_X8)를 각각 수신한다. 그리고, 제 3 및 제 4 버퍼(240,250)는, 짝수개의 인버터(241,242,251,252)로 구성된 인버터 체인이다.The switch means (221, 231) has PMOS transistors (221, 231) provided between the output node of the transfer means (270, 280) and the internal voltage (VVD), and the X4 and X8 test mode entry signals to the gate terminals of the PMOS transistors (221, 231). Receive (tm_X4, tm_X8) respectively. The third and
이하, 도 2 및 도 3을 참조하여 본 발명에 따른 메모리 장치용 모드 선택 회로의 동작을 설명하기로 한다.Hereinafter, the operation of the mode selection circuit for a memory device according to the present invention will be described with reference to FIGS. 2 and 3.
도 3에는 X4 본딩패드 및 X8 본딩패드의 본딩 옵션에 따른 동작 모드 표를 도시한다. 3 shows an operation mode table according to bonding options of the X4 bonding pad and the X8 bonding pad.
도시한 바와 같이, 본 발명에 따른 메모리 장치용 모드전환 회로는, X4 및 X8 테스트 모드 진입신호(tm_X4,tm_X8)가 인에이블되기 전까지 종래의 기술과 동일한 동작을 수행한다. 더욱 상세하게, 메모리 장치의 X4 및 X8 본딩패드(200,210)가 접지(VSS)와 연결되어, X16 모드로 동작을 하고 있을 경우, X4 및 X8 테스트 모드 진입신호(tm_X4,tm_X8)가 디스에이블(로우 레벨)상태이면, 스위치 수단(221,231)은 턴 오프된다. 이 때, 전달 수단(270,280)은 X4 본딩패드 및 X8 본딩패드(200,210)에서 전달되는 신호를 제 3 및 제 4 버퍼(240,250)로 각각 전달함으 로써, 기존의 X16 모드를 유지한다. As shown, the mode switching circuit for a memory device according to the present invention performs the same operation as the prior art until the X4 and X8 test mode entry signals tm_X4 and tm_X8 are enabled. More specifically, when the X4 and
그 후, X4 또는 X8 테스트 모드 진입신호(tm_X4,tm_X8)가 인에이블(하이 레벨)되면, 스위치 수단(221,231)이 턴 온되고, 내부전압(VDD)은 제 3 또는 제 4 버퍼(240,250)로 각각 전달되어, 메모리 장치를 X4 모드 또는 X8 모드로 전환된다.After that, when the X4 or X8 test mode entry signals tm_X4 and tm_X8 are enabled (high level), the switch means 221 and 231 are turned on, and the internal voltage VDD is transferred to the third or
도 4에는 본 발명의 다른 실시예에 따른 메모리 장치용 모드 선택 회로를 도시한다.4 illustrates a mode selection circuit for a memory device according to another embodiment of the present invention.
본 발명의 다른 실시예에 따른 메모리 장치용 모드 선택 회로는, 도 2에 도시한 이전 실시예의 제 1 및 제 2 스위칭부(220,230)와 제 3 및 제 4 버퍼(240,250) 대신 제 2 및 제 3 오아 수단(290,300)을 구비한다. 제 2 및 제 3 오아 수단(290,300)은, X4 본딩패드 및 X8 본딩패드(200,210)로부터 전달되는 신호와 X4 및 X8 테스트 모드 진입신호(tm_X4,tm_X8) 각각 수신함으로써, 이전 실시예와 동일한 동작을 수행한다.The mode selection circuit for a memory device according to another exemplary embodiment of the present invention may include second and third switches instead of the first and
이상에서 살펴 본 바와 같이, 본 발명에 따른 메모리 장치용 모드 선택 회로는, X4 본딩패드 및 X8 본딩패드(200,210)가 접지(VSS)와 연결된 X16 모드에서, 본딩 옵션의 수정이 필요없이 X4 또는 X8 테스트 모드 진입신호(tm_X4,tm_X8)를 인에이블시킴으로써, 메모리 장치를 X4 모드 또는 X8 모드로 변환시킬 수 있다.As described above, the mode selection circuit for a memory device according to the present invention, in the X16 mode in which the X4 bonding pads and the
본 발명의 상기한 바와 같은 구성에 따라, 패키지 상태의 메모리 장치에 있어서, 테스트 모드 진입신호만으로 동작 모드를 변경함으로써, 본딩패드의 연결상태를 변경할 때 발생하는 있는 제품의 손상, 시간, 장비 및 인력의 소요를 방지할 수 있다.According to the configuration as described above of the present invention, in the packaged memory device, by changing the operation mode only by the test mode entry signal, damage to the product, time, equipment and manpower caused when changing the connection state of the bonding pads It can prevent the disturbance.
본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.While the invention has been shown and described with reference to certain preferred embodiments, the invention is not so limited, and the invention is not limited to the spirit and scope of the invention as set forth in the following claims. It will be readily apparent to those skilled in the art that these various modifications and variations can be made.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040104412A KR101062725B1 (en) | 2004-12-10 | 2004-12-10 | Mode Selection Circuits and Methods for Memory Devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040104412A KR101062725B1 (en) | 2004-12-10 | 2004-12-10 | Mode Selection Circuits and Methods for Memory Devices |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060065917A KR20060065917A (en) | 2006-06-14 |
KR101062725B1 true KR101062725B1 (en) | 2011-09-06 |
Family
ID=37160914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040104412A KR101062725B1 (en) | 2004-12-10 | 2004-12-10 | Mode Selection Circuits and Methods for Memory Devices |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101062725B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101034599B1 (en) * | 2005-04-29 | 2011-05-12 | 주식회사 하이닉스반도체 | Semiconductor memory device |
KR100762898B1 (en) * | 2006-06-29 | 2007-10-08 | 주식회사 하이닉스반도체 | Internal power monitoring device |
-
2004
- 2004-12-10 KR KR1020040104412A patent/KR101062725B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20060065917A (en) | 2006-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150016200A1 (en) | Memory device for masking read data and a method of testing the same | |
KR100329734B1 (en) | A semiconductor memory device sharing the same terminals for address input and data input | |
KR930022382A (en) | Parallel test circuit of semiconductor memory chip | |
KR102605145B1 (en) | Semiconductor apparatus including a plurality of dies operating as a plurality of channels | |
JP2022536209A (en) | Memory device latch circuit | |
CN112712839A (en) | Read operation circuit, semiconductor memory and read operation method | |
CN210667805U (en) | Write operation circuit and semiconductor memory | |
CN211404065U (en) | Read operation circuit and semiconductor memory | |
KR101062725B1 (en) | Mode Selection Circuits and Methods for Memory Devices | |
JP3728356B2 (en) | Semiconductor device | |
KR20190070836A (en) | Semiconductor memory device, manufacturing method thereof and output method of data strobe signal | |
JP2009252307A (en) | Semiconductor memory device and system using the semiconductor memory device | |
CN210667807U (en) | Read operation circuit and semiconductor memory | |
KR100481184B1 (en) | Semiconductor memory integrated circuit | |
KR100459727B1 (en) | Integrated circuit device capable of applying different signal to internal circuit through the same pin and method thereof | |
JP2008277515A (en) | Semiconductor device | |
KR100674936B1 (en) | Semiconductor memory device having strengthened power and method for strengthening power | |
KR100594204B1 (en) | Input circuit of semiconductor device with cavity pad | |
CN112712833A (en) | Write operation circuit, semiconductor memory and write operation method | |
KR100699811B1 (en) | DDR SDRAM semiconductor device generating internal reference voltage for testing the same | |
KR100725092B1 (en) | Apparatus for sensing signal lines in chip of semiconductor memory device | |
KR0146524B1 (en) | Device of semiconductor memory | |
JPH08235898A (en) | Semiconductor device | |
KR20060072527A (en) | Semiconductor memory device | |
KR100192583B1 (en) | Output buffer circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |