KR101058453B1 - Liquid crystal display substrate and manufacturing method thereof - Google Patents

Liquid crystal display substrate and manufacturing method thereof Download PDF

Info

Publication number
KR101058453B1
KR101058453B1 KR1020030086361A KR20030086361A KR101058453B1 KR 101058453 B1 KR101058453 B1 KR 101058453B1 KR 1020030086361 A KR1020030086361 A KR 1020030086361A KR 20030086361 A KR20030086361 A KR 20030086361A KR 101058453 B1 KR101058453 B1 KR 101058453B1
Authority
KR
South Korea
Prior art keywords
black matrix
light blocking
thin film
film transistor
data line
Prior art date
Application number
KR1020030086361A
Other languages
Korean (ko)
Other versions
KR20050052801A (en
Inventor
김웅권
김세준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030086361A priority Critical patent/KR101058453B1/en
Publication of KR20050052801A publication Critical patent/KR20050052801A/en
Application granted granted Critical
Publication of KR101058453B1 publication Critical patent/KR101058453B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0223Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Liquid Crystal (AREA)

Abstract

본 발명에서는, 블랙매트릭스를 어레이 기판에 형성하는 구조(한 예로, COT 구조) 액정표시장치에 있어서, 블랙매트릭스에 의한 RC 지연, 화질 저하 등의 발생을 방지하기 위하여, 서로 이격되게 다수 개의 아일랜드 패턴 구조로 블랙매트릭스를 형성하고, 블랙매트릭스 간 이격 구간에는 광차단 수단을 포함함으로써, 블랙매트릭스의 선저항 증가 효과를 통해 RC 지연의 방지로 화질을 개선할 수 있고, 블랙매트릭스 재료 선택의 폭을 넓힐 수 있는 효과를 가질 수 있다.
In the present invention, in a structure in which a black matrix is formed on an array substrate (for example, a COT structure), a plurality of island patterns are spaced apart from each other in order to prevent occurrence of RC delay and image quality deterioration caused by the black matrix. By forming a black matrix with a structure, and including light blocking means in the spaced intervals between the black matrix, it is possible to improve the image quality by preventing the RC delay through the effect of increasing the line resistance of the black matrix, and to broaden the choice of black matrix material selection It can have an effect.

Description

액정표시장치용 기판 및 그 제조방법{Panel for Liquid Crystal Display Device and Method for fabricating the same} Substrate for liquid crystal display and its manufacturing method {Panel for Liquid Crystal Display Device and Method for fabricating the same}             

도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면. 1 is a view schematically showing a general liquid crystal display device.

도 2는 도 1의 Ⅱ-Ⅱ를 따라 절단한 단면도. FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1. FIG.

도 3a, 3b는 일반적인 COT 액정표시장치에 대한 도면으로서, 도 3a는 평면도이고, 도 3b는 상기 도 3a의 절단선 "IIIb-IIIb"에 따라 절단된 단면을 도시한 단면도. 3A and 3B are views of a general COT liquid crystal display, and FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view showing a section cut along the cutting line " IIIb-IIIb "

도 4a, 4b는 일반적인 스트라이프 타입 블랙매트릭스 패턴 구조에 대한 도면.  4A and 4B show a typical stripe type black matrix pattern structure.

도 5a 내지 5c는 본 발명의 제 1 실시예에 따른 돌출부를 가지는 배선을 포함하는 COT 구조 액정표시장치에 대한 도면으로서, 도 5a는 평면도이고, 도 5b, 도 5c는 상기 도 5a의 절단선 "Vb-Vb", "Vc-Vc"에 따라 절단된 단면을 도시한 단면도. 5A to 5C are views of a COT structure liquid crystal display including a wiring having protrusions according to the first embodiment of the present invention. FIG. 5A is a plan view, and FIGS. 5B and 5C are cut lines of FIG. Sectional drawing which shows the cross section cut | disconnected according to "Vb-Vb" and "Vc-Vc".

도 6a, 6b는 본 발명의 제 1 실시예에 따른 광차단 패턴을 포함하는 COT 구조 액정표시장치에 대한 도면으로서, 도 6a는 평면도이고, 도 6b는 상기 도 6a의 절단선 VIb-VIb에 따라 절단된 단면을 도시한 단면도. 6A and 6B are views of a COT structure liquid crystal display device including a light blocking pattern according to a first embodiment of the present invention. FIG. 6A is a plan view and FIG. 6B is a cut line VIb-VIb of FIG. 6A. Cross section showing a cut section.

도 7a 내지 7c는 본 발명의 제 2 실시예에 따른 돌출부를 가지는 배선을 포 함하는 COT 구조 액정표시장치에 대한 도면으로서, 도 7a는 평면도이고, 도 7b, 도 7c는 상기 도 7a의 절단선 "VIIb-VIIb", "VIIc-VIIc"에 따라 절단된 단면을 도시한 단면도. 7A to 7C are diagrams of a liquid crystal display (COT) structure including a wiring having protrusions according to a second exemplary embodiment of the present invention. FIG. 7A is a plan view, and FIGS. 7B and 7C are cut lines of FIG. 7A. Section view showing a cross section cut in accordance with "VIIb-VIIb", "VIIc-VIIc".

도 8a, 8b는 본 발명의 제 2 실시예에 따른 별도의 광차단 패턴을 포함하는 COT 구조 액정표시장치에 대한 도면으로서, 도 8a는 평면도이고, 도 8b는 상기 도 8a의 절단선 VIIIb-VIIIb에 따라 절단된 단면을 도시한 단면도. 8A and 8B are diagrams of a COT structure liquid crystal display including a separate light blocking pattern according to a second embodiment of the present invention. FIG. 8A is a plan view and FIG. 8B is a cut line VIIIb-VIIIb of FIG. 8A. A cross section showing a section cut in accordance with FIG.

도 9a, 9b는 본 발명의 제 3 실시예에 따른 COT 구조 액정표시장치에 대한 평면도. 9A and 9B are plan views of a COT structure liquid crystal display device according to a third embodiment of the present invention;

도 10a, 10b는 블랙매트릭스의 패턴 구조에 따른 선저항 특성을 설명하기 위한 도면. 10A and 10B are diagrams for explaining line resistance characteristics according to a pattern structure of a black matrix.

도 11a 내지 11g, 도 12a 내지 12g는 본 발명의 제 4 실시예에 따른 COT 구조 액정표시장치의 제조 공정에 대한 도면으로서, 도 11a 내지 11g는 평면도이고, 도 12a 내지 12g는 상기 도 11a 내지 11g의 절단선 XII-XII에 따라 절단된 단면을 제조 공정별로 도시한 단면도.
11A to 11G and 12A to 12G are diagrams illustrating a manufacturing process of a COT structure liquid crystal display device according to a fourth exemplary embodiment of the present invention. FIGS. 11A to 11G are plan views and FIGS. 12A to 12G are plan views. Sectional drawing which cut according to the cutting line XII-XII of each manufacturing process.

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

110 : 기판 112 : 게이트 배선110: substrate 112: gate wiring

124 : 데이터 배선 125 : 돌출부124: data wiring 125: protrusion

134a, 134b, 134c : 적, 녹, 청 컬러필터134a, 134b, 134c: Red, Green, Blue Color Filter

134 : 컬러필터 138 : 블랙매트릭스 134: color filter 138: black matrix                 

146 : 화소 전극 146 pixel electrodes

T : 박막트랜지스터
T: thin film transistor

본 발명은 액정표시장치에 관한 것이며, 특히 박막트랜지스터가 형성된 기판 상에 블랙매트릭스가 형성된 구조의 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a structure in which a black matrix is formed on a substrate on which a thin film transistor is formed, and a manufacturing method thereof.

일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.In general, a liquid crystal display device displays an image by using optical anisotropy and birefringence characteristics of liquid crystal molecules. When an electric field is applied, the alignment of liquid crystals is changed, and the characteristics of light transmission vary according to the arrangement direction of the changed liquid crystals.

일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates on which electric field generating electrodes are formed so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying a voltage to the two electrodes. By moving the liquid crystal molecules by the electric field is a device that represents the image by the transmittance of light that varies accordingly.

도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.1 is a view schematically showing a general liquid crystal display device.

도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙매트릭스(6)를 포함하는 컬러필터(7)와 상기 컬러필터(8)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)과, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.As shown, a general color liquid crystal display device 11 includes a color filter 7 and a color filter 8 including a black matrix 6 formed between a sub color filter 8 and each sub color filter 8. The upper substrate 5 having the common electrode 18 deposited thereon, the pixel region P, and the pixel electrode 17 and the switching element T formed in the pixel region, and the pixel region P The liquid crystal 14 is filled between the lower substrate 22 and the upper substrate 5 and the lower substrate 22 on which array wiring is formed.

상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.The lower substrate 22 is also referred to as an array substrate, and the thin film transistor T, which is a switching element, is positioned in a matrix type, and the gate wiring 13 crosses the plurality of thin film transistors TFT. ) And data wirings 15 are formed.

이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.In this case, the pixel area P is an area defined by the gate wiring 13 and the data wiring 15 intersecting. A transparent pixel electrode 17 is formed on the pixel area P as described above.

상기 화소전극(17)은 ITO(indium-tin-oxide)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다. The pixel electrode 17 uses a transparent conductive metal having relatively high light transmittance such as indium-tin-oxide (ITO).

상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(CST)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(CST)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.A storage capacitor C ST connected in parallel with the pixel electrode 17 is formed on the gate wiring 13, and a part of the gate wiring 13 is used as the first electrode of the storage capacitor C ST . As the second electrode, an island-shaped source / drain metal layer 30 formed of the same material as the source and drain electrodes is used.

이때, 상기 소스/드레인 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다. In this case, the source / drain metal layer 30 is configured to be in contact with the pixel electrode 17 to receive a signal of the pixel electrode.

전술한 바와 같이 상부 컬러필터 기판(5)과 하부 어레이기판(22)을 합착하여 액정패널을 제작하는 경우에는, 컬러필터 기판(5)과 어레이기판(22)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.As described above, when the upper color filter substrate 5 and the lower array substrate 22 are bonded to each other to produce a liquid crystal panel, defects in light leakage due to a bonding error between the color filter substrate 5 and the array substrate 22 may occur. It is very likely to occur.

이하, 하기 도면을 참조하여 설명한다.Hereinafter, with reference to the following drawings.

도 2는 도 1의 Ⅱ-Ⅱ를 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

앞서 설명한 바와 같이, 어레이기판인 제 1 기판(22)과 컬러필터 기판인 제 2 기판(5)이 이격되어 구성되고, 제 1 및 제 2 기판(22,5)의 사이에는 액정층(14)이 위치한다.As described above, the first substrate 22, which is an array substrate, and the second substrate 5, which is a color filter substrate, are spaced apart from each other, and the liquid crystal layer 14 is disposed between the first and second substrates 22, 5. This is located.

어레이기판(22)의 상부에는 게이트 전극(32)과 액티브층(34)과 소스 전극(36)과 드레인 전극(38)을 포함하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)의 상부에는 이를 보호하는 보호막(40)이 구성된다.The thin film transistor T including the gate electrode 32, the active layer 34, the source electrode 36, and the drain electrode 38 is disposed on the array substrate 22, and the thin film transistor T is disposed on the thin film transistor T. A protective film 40 is configured to protect it.

화소영역(P)에는 상기 박막트랜지스터(T)의 드레인 전극(38)과 접촉하는 투명 화소전극(17)이 구성되고, 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(CST)가 게이트 배선(13)의 상부에 구성된다.In the pixel region P, a transparent pixel electrode 17 is formed in contact with the drain electrode 38 of the thin film transistor T, and a storage capacitor C ST connected in parallel with the pixel electrode 17 includes a gate wiring ( 13) is configured on the top.

상기 상부 기판(5)에는 상기 게이트 배선(13)과 데이터 배선(15)과 박막트랜지스터(T)에 대응하여 블랙매트릭스(6)가 구성되고, 하부 기판(22)의 화소영역(P)에 대응하여 컬러필터(8)가 구성된다.The upper substrate 5 includes a black matrix 6 corresponding to the gate wiring 13, the data wiring 15, and the thin film transistor T, and corresponds to the pixel region P of the lower substrate 22. The color filter 8 is comprised.

이때, 일반적인 어레이기판의 구성은 수직 크로스토크(cross talk)를 방지하기 위해 데이터 배선(15)과 화소 전극(17)을 일정 간격(IIIa) 이격하여 구성하게 되고, 게이트 배선(13)과 화소 전극 또한 일정간격(IIIb) 이격하여 구성하게 된다. In this case, the general array substrate is configured such that the data line 15 and the pixel electrode 17 are spaced apart at a predetermined interval IIIa to prevent vertical cross talk, and the gate line 13 and the pixel electrode are spaced apart from each other. In addition, it is configured to be spaced apart a certain interval (IIIb).                         

데이터 배선(15) 및 게이트 배선(13)과 화소 전극(17) 사이의 이격된 공간(A,B)은 빛샘 현상이 발생하는 영역이기 때문에, 상부 컬러필터기판(5)에 구성한 블랙 매트릭스(black matrix)(6)가 이 부분을 가려주는 역할을 하게 된다.Since the spaces A and B spaced apart between the data line 15 and the gate line 13 and the pixel electrode 17 are regions where light leakage occurs, a black matrix formed on the upper color filter substrate 5 matrix) (6) will cover this part.

또한, 상기 박막트랜지스터(T)의 상부에 구성된 블랙매트릭스(6)는 외부에서 조사된 빛이 보호막(40)을 지나 액티브층(34)에 영향을 주지 않도록 하기 위해 빛을 차단하는 역할을 하게 된다.In addition, the black matrix 6 formed on the thin film transistor T serves to block the light so that the light radiated from the outside does not affect the active layer 34 through the passivation layer 40. .

그런데, 상기 상부 기판(5)과 하부 기판(22)을 합착하는 공정 중 합착 오차(misalign)가 발생하는 경우가 있는데, 이를 감안하여 상기 블랙매트릭스(6)를 설계할 때 일정한 값의 마진(margin)을 두고 설계하기 때문에 그 만큼 개구율이 저하된다.However, a misalignment may occur during the process of bonding the upper substrate 5 and the lower substrate 22. In view of this, a margin of a constant value is determined when designing the black matrix 6. Since the design is carried out with reference to), the aperture ratio decreases by that amount.

또한, 마진을 넘어선 합착오차가 발생할 경우, 빛샘 영역(IIIa, IIIb)이 블랙매트릭스(6)에 모두 가려지지 않는 빛샘 불량이 발생하는 경우가 종종 있다.In addition, when the bonding error beyond the margin occurs, there is often a case of light leakage defects in which the light leakage regions IIIa and IIIb are not covered by the black matrix 6.

이러한 경우에는 상기 빛샘이 외부로 나타나기 때문에 화질이 저하되는 문제가 있다.
In this case, since the light leakage appears outside, there is a problem that the image quality is deteriorated.

본 발명은 상기 문제점을 해결하기 위하여, 합착 마진을 최소화하여 투과율을 높일 수 있는 구조의 액정표시장치를 제공하는 것을 목적으로 한다. In order to solve the above problems, it is an object of the present invention to provide a liquid crystal display device having a structure that can minimize the bonding margin to increase the transmittance.

이를 위하여, 본 발명에서는 박막트랜지스터가 형성된 기판 상에 컬러필터 소자가 형성된 구조의 COT구조 액정표시장치를 제공하고자 한다. To this end, the present invention is to provide a COT structure liquid crystal display device having a structure in which a color filter element is formed on a substrate on which a thin film transistor is formed.                         

이하, 도면을 참조하여 일반적인 COT 액정표시장치의 적층 구조에 대해서 설명한다. Hereinafter, a laminated structure of a general COT liquid crystal display device will be described with reference to the drawings.

도 3a, 3b는 일반적인 COT 액정표시장치에 대한 도면으로서, 도 3a는 평면도이고, 도 3b는 상기 도 3a의 절단선 "IIIb-IIIb"에 따라 절단된 단면을 도시한 단면도이다. 3A and 3B are views of a general COT liquid crystal display, and FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view illustrating a cross section taken along the cutting line " IIIb-IIIb "

도시한 바와 같이, 기판(50) 상에 서로 교차되게 게이트 배선(52) 및 데이터 배선(62)이 형성되어 있고, 게이트 배선(52) 및 데이터 배선(62)의 교차지점에는 게이트 전극(54), 반도체층(60), 소스 전극(64), 드레인 전극(66)으로 이루어진 박막트랜지스터(T)가 형성되어 있으며, 박막트랜지스터(T)를 덮는 영역에는 층간절연막(68)이 형성되어 있고, 상기 게이트 배선(52) 및 데이터 배선(62)의 교차 영역으로 정의되는 화소 영역(P) 단위로 적, 녹, 청 컬러필터(70a, 70b, 70c)가 차례대로 배열되어 있는 구조의 컬러필터층(70)이 형성되어 있고, 컬러필터층(70)을 덮는 영역에는 화소 영역(P)을 오픈부(72)를 가지는 일체형 패턴 구조의 블랙매트릭스(74)가 형성되어 있으며, 컬러필터층(70) 및 블랙매트릭스(74)를 덮는 영역에는 보호층(76)이 형성되어 있고, 보호층(76) 상부에는 드레인 전극(66)과 연결되는 화소 전극(78)이 형성되어 있다. As shown, the gate wiring 52 and the data wiring 62 are formed on the substrate 50 so as to cross each other, and the gate electrode 54 at the intersection of the gate wiring 52 and the data wiring 62. And a thin film transistor T formed of the semiconductor layer 60, the source electrode 64, and the drain electrode 66. An interlayer insulating film 68 is formed in a region covering the thin film transistor T. The color filter layer 70 having a structure in which the red, green, and blue color filters 70a, 70b, and 70c are sequentially arranged in the pixel region P defined by the intersection of the gate wiring 52 and the data wiring 62. ), A black matrix 74 having an integral pattern structure having the pixel region P as an open portion 72 is formed in an area covering the color filter layer 70, and the color filter layer 70 and the black matrix are formed. The protective layer 76 is formed in the area | region which covers 74, and the drainage upper part of the protective layer 76 is provided. The pixel electrode 78 connected to the phosphorus electrode 66 is formed.

상기 화소 전극(78)은, 실질적으로 컬러필터층(70), 층간절연막(68), 보호층(76)이 서로 대응된 위치에서 가지는 드레인 콘택홀(77)을 통해 드레인 전극(66)과 연결된다. The pixel electrode 78 is connected to the drain electrode 66 through a drain contact hole 77 having the color filter layer 70, the interlayer insulating film 68, and the protective layer 76 corresponding to each other. .

상기 도 3a에서 제시된 블랙매트릭스(74)는 게이트 배선부 및 데이터 배선부 를 모두 덮는 매트릭스 타입 구조이다. 블랙매트릭스(74)의 패턴 구조는 컬러필터의 패턴 타입에 따라 결정될 수 있다. The black matrix 74 shown in FIG. 3A has a matrix type structure covering both the gate wiring part and the data wiring part. The pattern structure of the black matrix 74 may be determined according to the pattern type of the color filter.

이하, 도 4a, 4b는 일반적인 스트라이프 타입 블랙매트릭스 패턴 구조에 대한 도면으로서, COT구조에서는 금속 배선을 포함하는 어레이 소자 상에 컬러필터층과 블랙매트릭스를 형성하기 때문에, 금속 배선과 컬러필터층에 의해 액정이 구동되지 않는 영역에서의 빛이 차단될 수 있으므로, 도 4a에서와 같이 컬러필터층(80)의 횡방향 컬러별 경계부를 덮는 영역에 수평 스트라이프 타입(horizontal stripe type)으로 블랙매트릭스(82)가 형성되어 있거나, 또는 도 4b에서와 같이 컬러필터층(84)의 종방향 컬러별 경계부를 덮는 영역에 수직 스트라이프 타입(vertical stripe type)으로 블랙매트릭스(86)가 형성되어 있다. 4A and 4B illustrate a typical stripe type black matrix pattern structure. In the COT structure, since the color filter layer and the black matrix are formed on the array element including the metal wiring, the liquid crystal is formed by the metal wiring and the color filter layer. Since light in the non-driven area may be blocked, as shown in FIG. 4A, the black matrix 82 is formed in a horizontal stripe type in a region covering a horizontal color boundary of the color filter layer 80. Alternatively, as illustrated in FIG. 4B, the black matrix 86 is formed in a vertical stripe type in an area covering the vertical color-specific boundary of the color filter layer 84.

이와 같이, 기존의 블랙매트릭스는 픽셀별 구분없이 스트라이프 타입 또는 매트릭스 타입을 가지며 일체형 패턴 구조로 형성되었다. As described above, the existing black matrix has a stripe type or a matrix type without distinction for each pixel and is formed in an integrated pattern structure.

이러한 COT구조용 블랙매트릭스 재료로는 광차단성 수지 물질이 이용되는데, 저항이 낮은 블랙매트릭스 재료가 이용될 경우 금속 배선과의 전기적 커플링(coupling)에 의해 RC 지연(resistance-capacitance delay)이 발생되고, 화질 특성이 저하되는 단점이 있다. As the black matrix material for the COT structure, a light blocking resin material is used. When a low resistance black matrix material is used, a resistance-capacitance delay is generated by electrical coupling with the metal wiring. There is a disadvantage that the image quality characteristics are degraded.

이러한 단점을 해결하기 위하여, 본 발명에서는 블랙매트릭스를 어레이 기판에 형성하는 구조(한 예로, COT 구조) 액정표시장치에 있어서, 블랙매트릭스에 의한 RC 지연, 화질 저하 등의 발생을 방지하는 것을 목적으로 한다. In order to solve this drawback, the present invention is to prevent the occurrence of RC delay, image quality degradation, etc. caused by the black matrix in the liquid crystal display device (for example, COT structure) to form a black matrix on the array substrate. do.

이를 위하여, 본 발명에서는 블랙매트릭스의 선저항을 높일 수 있는 구조로 형성하고자 하며, 한 예로 픽셀 단위 또는 서브픽셀 단위로 블랙매트릭스를 아일랜드 패턴 구조로 형성하고자 한다. 블랙매트릭스 패턴간 이격 구간에는 해당 영역의 배선 패턴 구조를 변경하거나, 추가 광차단 패턴을 형성하고자 한다.
To this end, the present invention intends to form a structure that can increase the line resistance of the black matrix, for example, to form a black matrix in an island pattern structure in pixel units or subpixel units. In the spaced intervals between the black matrix patterns, the wiring pattern structure of the corresponding region is changed or an additional light blocking pattern is formed.

상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는, 기판 상에 제 1 방향으로 형성된 게이트 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와; 상기 게이트 배선 및 데이터 배선이 교차되는 영역은 화소 영역으로 정의되고, 상기 박막트랜지스터 위로 상기 화소영역별로 적, 녹, 청색 컬러필터가 차례대로 배열된 구조로 형성된 컬러필터층과; 상기 화소 영역의 경계 및 상기 박막트랜지스터에 대응하여 서로 일정간격 이격되게 위치하는 다수 개의 아일랜드 패턴 구조를 가지며 형성된 블랙매트릭스와; 상기 블랙매트릭스와 그 테두리가 중첩하며 상기 박막트랜지스터와 연결되며 각 화소영역 별로 상기 컬러필터층 상부에 형성된 화소 전극을 포함하며, 상기 블랙매트릭스의 아일랜드 패턴 간 이격 영역에는, 상기 블랙매트릭스와 대응되는 형성폭을 가지는 광차단 수단을 포함되는 것을 특징으로 하는 액정표시장치용 기판을 제공한다. In order to achieve the above object, in a first aspect of the present invention, there is provided a semiconductor device comprising: a gate wiring formed in a first direction on a substrate; A data line formed in a second direction crossing the first direction; A thin film transistor formed at an intersection point of the gate line and the data line; A region in which the gate lines and the data lines cross each other is defined as a pixel area, and a color filter layer having a structure in which red, green, and blue color filters are sequentially arranged on the thin film transistor for each pixel area; A black matrix having a plurality of island pattern structures spaced apart from each other by a predetermined distance corresponding to the boundary of the pixel region and the thin film transistor; And a pixel electrode overlapping the black matrix and the edge thereof and connected to the thin film transistor and formed on the color filter layer for each pixel region, and in a spaced area between island patterns of the black matrix, a formation width corresponding to the black matrix. It provides a substrate for a liquid crystal display device comprising a light blocking means having.

상기 블랙매트릭스는, 상기 화소 영역 단위로 서로 이격되게 위치하는 것을 특징으로 한다. The black matrix is positioned spaced apart from each other in the pixel area unit.

그리고, 상기 블랙매트릭스는, 상기 제 1 방향으로 위치하는 스트라이프 타입 구조로 형성되거나, 또는 상기 제 2 방향으로 위치하는 스트라이프 타입 구조로 형성되거나, 또는 상기 제 1, 2 방향으로 모두 위치하는 매트릭스 타입 구조로 형성되는 것을 특징으로 한다. The black matrix is formed of a stripe type structure located in the first direction, is formed of a stripe type structure located in the second direction, or is a matrix type structure located in both the first and second directions. Characterized in that formed.                     

상기 블랙매트릭스 간 이격 영역과 대응된 위치에서, 상기 게이트 배선에는 돌출부가 연장 형성되어 있어, 상기 돌출부를 가지는 게이트 배선부는 광차단 수단을 이루고, 상기 화소 전극과 상기 돌출부의 중첩거리는 적어도 1 ㎛보다 큰 값에서 선택되고, 상기 광차단 수단은, 상기 데이터 배선과 동일 공정에서 동일 물질로 이루어진 광차단 패턴으로 이루어지며, 상기 게이트 배선과 광차단 패턴 사이에는 절연층이 개재되며, 상기 광차단 패턴과 화소 전극간의 중첩 거리는, 적어도 상기 절연층의 두께치보다 큰 값을 가지는 것을 특징으로 한다. At the position corresponding to the space between the black matrices, a protruding portion is formed in the gate wiring so that the gate wiring portion having the protruding portion forms light blocking means, and an overlapping distance of the pixel electrode and the protruding portion is greater than at least 1 μm. The light blocking means comprises a light blocking pattern made of the same material in the same process as the data wiring, an insulating layer is interposed between the gate wiring and the light blocking pattern, and the light blocking pattern and the pixel. The overlap distance between electrodes has a value larger than the thickness value of the said insulating layer at least.

상기 블랙매트릭스 간 이격 영역과 대응된 위치에서, 상기 데이터 배선의 양측부에는 돌출부가 연장형성되어 있고, 상기 돌출부를 가지는 데이터 배선부는 광차단 수단을 이루며, 상기 화소 전극과, 상기 돌출부의 중첩거리는 적어도 1 ㎛보다 큰 값에서 선택되고, 상기 광차단 수단은, 상기 게이트 배선과 동일 공정에서 동일 물질로 이루어진 광차단 패턴인 것을 특징으로 한다. At a position corresponding to the space between the black matrices, protrusions are formed on both sides of the data wire, and the data wire part having the protrusions constitutes light blocking means, and the overlapping distance between the pixel electrode and the protrusions is at least. The light blocking means is selected from a value larger than 1 μm, and the light blocking means is a light blocking pattern made of the same material in the same process as the gate wiring.

상기 블랙매트릭스 간 이격거리는, 적어도 3 ㎛보다 큰 값에서 선택되는 것을 특징으로 한다. The separation distance between the black matrices is characterized in that selected from a value greater than at least 3 ㎛.

삭제delete

본 발명의 제 2 특징에서는, 기판 상에, 제 1 방향으로 위치하는 게이트 배선과, 상기 게이트 배선과 절연된 상태에서, 상기 제 1 방향과 교차되는 제 2 방향으로 위치하여 화소영역을 정의하는 데이터 배선과, 상기 게이트 배선과 데이터 배선의 교차지점에 위치하는 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 위로 화소영역별로 적, 녹, 청색 컬러필터가 차례대로 배열된 구조로 형성된 컬러필터층을 형성하는 단계와; 상기 컬러필터층의 컬러별 경계부와 상기 박막트랜지스터를 포함한 비화소 영역에, 서로 이격되게 위치하는 다수 개의 아일랜드 패턴 구조의 블랙매트릭스를 형성하는 단계와; 상기 박막트랜지스터와 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 블랙매트릭스 간 이격구간에는, 상기 블랙매트릭스와 대응되는 형성폭을 가지는 광차단 수단을 형성하는 단계를 포함하는 액정표시장치용 기판의 제조방법을 제공한다. According to a second aspect of the present invention, data defining a pixel region on a substrate is located in a first direction and in a second direction crossing the first direction in an insulated state from the gate wiring. Forming a wiring and a thin film transistor positioned at an intersection of the gate wiring and the data wiring; Forming a color filter layer having a structure in which red, green, and blue color filters are sequentially arranged for each pixel area on the thin film transistor; Forming a black matrix having a plurality of island pattern structures spaced apart from each other in the non-pixel region including the color-specific boundary of the color filter layer and the thin film transistor; And forming a pixel electrode connected to the thin film transistor, and forming light blocking means having a formation width corresponding to the black matrix in the interval between the black matrices. It provides a manufacturing method.

상기 블랙매트릭스는, 상기 제 1 방향으로 위치하는 스트라이프 타입 구조로 형성하거나, 또는 상기 제 2 방향으로 위치하는 스트라이프 타입 구조로 형성하거나, 또는 상기 제 1, 2 방향으로 모두 위치하는 매트릭스 타입 구조로 형성하는 것을 특징으로 한다. The black matrix is formed of a stripe type structure located in the first direction, a stripe type structure located in the second direction, or a matrix type structure located in both the first and second directions. Characterized in that.

상기 블랙매트릭스 간 이격 영역과 대응된 위치에서, 상기 게이트 배선에는 돌출부가 연장 형성되어 있고, 상기 돌출부를 가지는 게이트 배선부는 광차단 수단을 이루고, 상기 광차단 수단을 형성하는 단계는, 상기 데이터 배선과 동일 공정에서 동일 물질을 이용하여 광차단 패턴으로 형성하는 단계이고, 상기 블랙매트릭스 간 이격 영역과 대응된 위치에서, 상기 데이터 배선의 양측에는 돌출부가 연장 형성되어 있고, 상기 돌출부를 가지는 데이터 배선부는 광차단 수단을 이루는 것을 특징으로 한다. In a position corresponding to the space between the black matrices, a protrusion is formed on the gate line, and the gate line having the protrusion forms a light blocking unit, and the forming of the light blocking unit includes: Forming a light blocking pattern using the same material in the same process, and protruding portions are formed on both sides of the data wiring at positions corresponding to the spaces between the black matrices, and the data wiring portion having the protrusion It is characterized by forming a blocking means.

상기 광차단 수단을 형성하는 단계는, 상기 데이터 배선과 동일 공정에서 동일 물질을 이용하여 광차단 패턴으로 형성하는 단계인 것을 특징으로 한다. The forming of the light blocking means may include forming a light blocking pattern using the same material in the same process as the data wiring.

상기 블랙매트릭스 간 이격거리는, 적어도 3 ㎛보다 큰 값에서 선택되고, The separation distance between the black matrices is selected from a value greater than at least 3 μm,                     

삭제delete

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

-- 제 1 실시예 --First Embodiment

본 실시예는, 수직 스트라이프 타입 블랙매트릭스 패턴을 포함하는 COT 구조 액정표시장치에 대한 것으로, 화소 영역별로 블랙매트릭스가 서로 이격되게 형성되고, 블랙매트릭스 간 이격 구간에서 해당 배선에 돌출부를 형성하는 구조 또는 별도의 광차단 패턴을 구비하는 구조에 대한 실시예이다. The present embodiment relates to a COT structure liquid crystal display device including a vertical stripe type black matrix pattern, wherein the black matrices are formed to be spaced apart from each other for each pixel area, and the protrusions are formed on the corresponding wirings in the intervals between the black matrices. Embodiments of a structure having a separate light blocking pattern are provided.

도 5a 내지 5c는 본 발명의 제 1 실시예에 따른 돌출부를 가지는 배선을 포함하는 COT 구조 액정표시장치에 대한 도면으로서, 도 5a는 평면도이고, 도 5b, 도 5c는 상기 도 5a의 절단선 "Vb-Vb", "Vc-Vc"에 따라 절단된 단면을 도시한 단면도이다. 5A to 5C are views of a COT structure liquid crystal display including a wiring having protrusions according to the first embodiment of the present invention. FIG. 5A is a plan view, and FIGS. 5B and 5C are cut lines of FIG. It is sectional drawing which shows the cross section cut | disconnected according to "Vb-Vb" and "Vc-Vc".

도시한 바와 같이, 기판(110) 상에 제 1 방향으로 게이트 배선(112)이 형성되어 있고, 제 2 방향으로 데이터 배선(124)이 형성되어 있으며, 게이트 배선(112) 및 데이터 배선(124)의 교차 지점에는 박막트랜지스터(T)가 형성되어 있고, 게이트 배선(112) 및 데이터 배선(124)의 교차 영역은 화소 영역(P)으로 정의된 구조에 있어서, 화소 영역(P)별로 적, 녹, 청 컬러필터(134a, 134b, 134c)가 차례대로 배열 된 구조로 컬러필터층(134)이 형성되어 있고, 상기 제 2 방향으로 컬러필터층(134)의 컬러별 경계부와 대응된 비화소 영역에는 서로 이격되게 위치하는 아일랜드 패턴 구조의 다수 개의 블랙매트릭스(138)가 형성되어 있다. 그리고, 상기 박막트랜지스터(T)와 연결되어 화소 영역(P)별로 화소 전극(146)이 형성되어 있다. As illustrated, the gate wiring 112 is formed on the substrate 110 in the first direction, the data wiring 124 is formed in the second direction, and the gate wiring 112 and the data wiring 124 are formed. The thin film transistor T is formed at the intersection of the intersections, and the intersection area of the gate line 112 and the data line 124 is defined as the pixel area P. The pixel area P is red and green for each pixel area P. FIG. The color filter layer 134 is formed in a structure in which the blue color filters 134a, 134b, and 134c are arranged in sequence. A plurality of black matrices 138 having island pattern structures spaced apart from each other are formed. The pixel electrode 146 is formed in each pixel region P by being connected to the thin film transistor T.

본 실시예에서는, 화소 영역(P) 단위로 서로 분리된 패턴 구조의 블랙매트릭스(138)에 대해서 도시하였으나, 하나의 화소 영역(P)이 하나의 서브픽셀을 이루고, 적, 녹, 청 서브픽셀이 하나의 픽셀을 이루는 구조에 있어서, 픽셀 단위로 아일랜드 패턴 구조를 이루는 경우도 포함할 수 있다. In the present exemplary embodiment, the black matrix 138 having a pattern structure separated from each other by the pixel area P is illustrated, but one pixel area P forms one subpixel, and the red, green, and blue subpixels are used. The structure of one pixel may include a case of forming an island pattern structure in pixel units.

그리고, 상기 데이터 배선(124)은 블랙매트릭스(138)와 대응된 위치에서는, 블랙매트릭스(138)보다 작은 폭을 가지지만, 블랙매트릭스(138) 이격 구간에 위치하는 데이터 배선(124)의 양측에는, 해당 구간에서 블랙매트릭스(138)와 대응되는 형성폭을 가지게 하는 돌출부(125)가 형성되어 있는 것을 특징으로 한다. The data line 124 has a width smaller than that of the black matrix 138 at a position corresponding to the black matrix 138, but is on both sides of the data line 124 positioned in a spaced apart section of the black matrix 138. In this section, a protrusion 125 having a forming width corresponding to the black matrix 138 is formed.

본 실시예에서는, 블랙매트릭스(138)의 저항을 낮추기 위해 화소 영역(P) 단위로 블랙매트릭스(138)가 분리된 구조로 형성되어 있고, 대신에 블랙매트릭스(138)가 생략된 구간에서의 빛샘 현상이나 컬러구분을 위한 목적으로 데이터 배선(124)의 양측에 돌출부(125)를 구비한다. In this embodiment, in order to lower the resistance of the black matrix 138, the black matrix 138 is formed in a separated structure in the pixel region P unit, and instead, the light leakage in the section in which the black matrix 138 is omitted. Protrusions 125 are provided on both sides of the data line 124 for development or color classification.

도 5b는, 기판(110) 상에 "w1"의 형성폭을 가지는 데이터 배선(124)이 형성되어 있고, 데이터 배선(124) 상부에, 상기 "w1"보다 큰 값인 "w2"의 형성폭을 가지며, 데이터 배선(124)을 덮는 영역에 블랙매트릭스(138)가 형성되어 있다. FIG. 5B shows a data line 124 having a formation width of "w1" on the substrate 110, and a formation width of "w2" having a value larger than "w1" above the data line 124. And a black matrix 138 is formed in an area covering the data line 124.

그리고, 상기 블랙매트릭스(138) 상부에는, 블랙매트릭스(138)와 일정 중첩 거리(d1)를 유지하며 화소 전극(146)이 형성되어 있다. The pixel electrode 146 is formed on the black matrix 138 while maintaining a predetermined overlap distance d1 from the black matrix 138.

이와 비교해서, 도 5c는 상기 "w2"와 대응되는 값인 "w3"의 형성폭을 가지는 데이터 배선(124)이 형성되어 있고, 상기 데이터 배선(124)부와 대응된 위치에는 별도의 블랙매트릭스가 생략되어 있다. 상기 "w3"의 형성폭을 가지는 데이터 배선(124)의 양측에는 블랙매트릭스(상기 도 5b의 138)와 대응되는 형성폭을 가지기 위한 돌출부(125)가 연장형성되어 있다. 상기 돌출부(125)는 일종의 블랙매트릭스 대체 패턴에 해당된다. 즉, 상기 데이터 배선의 돌출부와 화소 전극 간의 중첩 거리(d2)는 상기 도 5b의 중첩 거리"d1"과 대응된 값의 범위를 가지는 것이 바람직하다.
In contrast, in FIG. 5C, a data line 124 having a width of "w3" corresponding to "w2" is formed, and a separate black matrix is formed at a position corresponding to the data line 124. It is omitted. Protruding portions 125 having a formation width corresponding to the black matrix (138 in FIG. 5B) are extended on both sides of the data line 124 having the formation width of “w3”. The protrusion 125 corresponds to a kind of black matrix replacement pattern. That is, the overlap distance d2 between the protrusion of the data line and the pixel electrode preferably has a range corresponding to the overlap distance “d1” of FIG. 5B.

도 6a, 6b는 본 발명의 제 1 실시예에 따른 광차단 패턴을 포함하는 COT 구조 액정표시장치에 대한 도면으로서, 도 6a는 평면도이고, 도 6b는 상기 도 6a의 절단선 VIb-VIb에 따라 절단된 단면을 도시한 단면도로서, 상기 도 5a 내지 5c와 구별되는 특징적인 부분을 중심으로 설명한다. 6A and 6B are views of a COT structure liquid crystal display device including a light blocking pattern according to a first embodiment of the present invention. FIG. 6A is a plan view and FIG. 6B is a cut line VIb-VIb of FIG. 6A. Sectional drawing which shows the cut | disconnected cross section, centering on the characteristic part distinguished from the said FIG. 5A-5C.

도시한 바와 같이, 블랙매트릭스(150) 간 이격 구간에는, 블랙매트릭스(150)과 대응되는 형성폭을 가지는 아일랜드 패턴 구조의 광차단 패턴(152)이 형성되어 있다. As illustrated, the light blocking pattern 152 having an island pattern structure having a formation width corresponding to the black matrix 150 is formed in the interval between the black matrices 150.

상기 광차단 패턴(152)은, 상기 블랙매트릭스(150) 간 이격구간에 노출된 데이터 배선(154)부를 덮는 위치에서, 상기 블랙매트릭스(150)와 대응되는 형성폭을 가지고, 상기 데이터 배선(154)과 다른 공정에서 형성되어, 상기 데이터 배선(154) 과 절연되게 위치하는 것을 특징으로 한다. The light blocking pattern 152 has a formation width corresponding to the black matrix 150 at a position covering a portion of the data wiring 154 exposed in the interval between the black matrices 150 and the data wiring 154. And formed in a different process from the data line 154 to be insulated from the data line 154.

이때, 도 6b에 도시한 상기 광차단 패턴(152)과 화소 전극(156)간의 중첩거리(d3)는, 백라이트 광의 입사각에 따라 정해지지만, 통상적으로 ±45°라고 했을 때 In this case, the overlapping distance d3 between the light blocking pattern 152 and the pixel electrode 156 shown in FIG. 6B is determined according to the incident angle of the backlight light, but is typically ± 45 °.

d3 ≥1 ㎛d3 ≥1 μm

의 관계식을 만족하는 것이 바람직하다.
It is desirable to satisfy the relational expression of.

-- 제 2 실시예 --Second Embodiment

본 실시예는, 수평 스트라이프 타입 블랙매트릭스 패턴을 포함하는 COT 구조 액정표시장치에 대한 것으로, 블랙매트릭스 패턴이 생략된 구간에서, 배선에 돌출부가 포함되거나, 또는 별도의 광차단 패턴이 포함된 구조에 대한 실시예이다. The present embodiment relates to a COT structure liquid crystal display device including a horizontal stripe type black matrix pattern, and includes a protrusion or a separate light blocking pattern in a wiring in a section in which the black matrix pattern is omitted. Example.

도 7a 내지 7c는 본 발명의 제 2 실시예에 따른 돌출부를 가지는 배선을 포함하는 COT 구조 액정표시장치에 대한 도면으로서, 도 7a는 평면도이고, 도 7b, 도 7c는 상기 도 7a의 절단선 "VIIb-VIIb", "VIIc-VIIc"에 따라 절단된 단면을 도시한 단면도로서, 상기 제 1 실시예와 중복되는 부분에 대한 설명은 간략히 한다. 7A to 7C are diagrams of a liquid crystal display (COT) structure including a wiring having protrusions according to a second exemplary embodiment of the present invention. FIG. 7A is a plan view, and FIGS. 7B and 7C are cut lines of FIG. Sectional drawing which shows the cross section cut | disconnected according to "VIIb-VIIb" and "VIIc-VIIc", The description of the part which overlaps with the said 1st Example is simplified.

도시한 바와 같이, 기판(210) 상에 제 1 방향으로 게이트 배선(212)부를 덮는 위치에 화소 영역(P)별로 아일랜드 패턴 구조의 다수 개의 블랙매트릭스(238)가 서로 이격되게 형성되어 있다. As illustrated, a plurality of black matrices 238 having an island pattern structure are formed to be spaced apart from each other in each pixel region P at a position covering the gate wiring 212 in the first direction on the substrate 210.

상기 블랙매트릭스(238) 간 이격구간에서, 상기 게이트 배선(212)에는, 상기 블랙매트릭스(238)와 대응되는 형성폭을 가지기 위해 일측에 돌출부(213)가 분기되 어 있다. In the interval between the black matrices 238, the protruding portion 213 is branched on one side of the gate wiring 212 to have a formation width corresponding to the black matrix 238.

이하, 도 7b는 블랙매트릭스(238)를 포함한 영역의 단면 적층구조이고, 도 7c는 블랙매트릭스(238) 간 이격 구간에서의 단면 적층구조에 대한 것이다. Hereinafter, FIG. 7B illustrates a cross-sectional stacked structure of a region including the black matrix 238, and FIG. 7C illustrates a cross-sectional stacked structure in a spaced interval between the black matrices 238.

도 7b는, 기판(210) 상에 일측에 커패시터 전극(216)을 가지는 게이트 배선(212)이 형성되어 있고, 커패시터 전극(216)을 제외한 게이트 배선부를 덮는 영역에 블랙매트릭스(238)가 형성되어 있으며, 블랙매트릭스(238)와 일정한 중첩거리(d4)를 유지하며 화소 영역(P)에 화소 전극(246)이 형성되어 있다. In FIG. 7B, a gate wiring 212 having a capacitor electrode 216 is formed on one side of the substrate 210, and a black matrix 238 is formed in an area covering the gate wiring portion except for the capacitor electrode 216. The pixel electrode 246 is formed in the pixel region P while maintaining a constant overlap distance d4 with the black matrix 238.

상기 커패시터 전극(216)과 화소 전극(246)은, 절연체가 개재된 상태에서 스토리지 커패시터(CST)를 이룬다. The capacitor electrode 216 and the pixel electrode 246 form a storage capacitor C ST with an insulator interposed therebetween.

도 7c는, 블랙매트릭스간 이격구간에 해당하는 영역으로서, 게이트 배선(212)의 일측에 돌출부(213)가 연장형성되어 있다. 상기 돌출부(213)는 커패시터 전극(216)을 포함하지 않는 일측에 해당되며, 상기 돌출부(213)는 블랙매트릭스가 생략된 영역에서의 빛샘 현상을 차단하기 위해 형성된 패턴에 해당되며, 도면 상의 좌측 화소 전극(246)과의 중첩거리(d5)는, 하기 관계식을 만족하는 값에서 선택되는 것이 바람직하다. FIG. 7C illustrates a region corresponding to the black matrix separation interval, in which a protrusion 213 is formed on one side of the gate wiring 212. The protrusion 213 corresponds to one side that does not include the capacitor electrode 216, and the protrusion 213 corresponds to a pattern formed to block light leakage in a region where the black matrix is omitted, and the left pixel on the drawing The overlap distance d5 with the electrode 246 is preferably selected from values satisfying the following relational expression.

d5 ≥1 ㎛
d5 ≥1 μm

이하, 도 8a, 8b는 본 발명의 제 2 실시예에 따른 별도의 광차단 패턴을 포함하는 COT 구조 액정표시장치에 대한 도면으로서, 도 8a는 평면도이고, 도 8b는 상기 도 8a의 절단선 VIIIb-VIIIb에 따라 절단된 단면을 도시한 단면도로서, 상기 도 7a 내지 7c와 구별되는 특징적인 부분을 중심으로 설명한다. 8A and 8B are diagrams illustrating a COT structure liquid crystal display device including a separate light blocking pattern according to a second embodiment of the present invention. FIG. 8A is a plan view and FIG. 8B is a cut line VIIIb of FIG. 8A. Sectional drawing which cut | disconnected according to -VIIIb, and demonstrates centering on the characteristic part distinguished from FIG. 7A-7C.

도시한 바와 같이, 게이트 배선(250)부를 덮는 영역에 수평 스트라이프 타입으로 블랙매트릭스(252)가 형성되어 있다. 상기 블랙매트릭스(252)는 서로 이격되게 위치하는 아일랜드 패턴 구조로 다수 개 배치되어 있고, 블랙매트릭스(252) 간 이격구간에는 게이트 배선(250)과 다른 공정에서 게이트 배선(250)과 절연된 상태에서 블랙매트릭스(252)와 대응된 패턴 구조의 광차단막(254)이 형성되어 있는 것을 특징으로 한다. As illustrated, the black matrix 252 is formed in a horizontal stripe type in an area covering the gate wiring 250. A plurality of the black matrix 252 is arranged in an island pattern structure spaced apart from each other, and the black matrix 252 is insulated from the gate wiring 250 in a different process from the gate wiring 250 in a spaced interval between the black matrices 252. A light blocking film 254 having a pattern structure corresponding to the black matrix 252 is formed.

본 실시예에서는, 상기 게이트 배선(250)의 일부 영역이 커패시터 전극(251)을 이루는 구조이므로, 상기 블랙매트릭스(252)는 커패시터 전극(251)을 제외한 게이트 배선부에 덮는 영역에 형성된다. In the present exemplary embodiment, since a portion of the gate wiring 250 forms a capacitor electrode 251, the black matrix 252 is formed in an area covering the gate wiring except for the capacitor electrode 251.

한 예로, 상기 광차단막(254)은 데이터 배선(260)과 동일 공정에서 동일 물질로 형성될 수 있다.
For example, the light blocking layer 254 may be formed of the same material in the same process as the data line 260.

이때, 도 8b에 도시한 상기 광차단 패턴(254)과 화소 전극(270)간의 중첩거리 "d6"은, 제 1 절연층(251)의 두께 "dd1"와 밀접한 관계를 가지며, 적어도 At this time, the overlap distance "d6" between the light blocking pattern 254 and the pixel electrode 270 illustrated in FIG. 8B has a close relationship with the thickness "dd1" of the first insulating layer 251, and at least

d6 ≥dd1d6 ≥dd1

의 관계식이 성립되는 것이 바람직하다.
It is preferable that the relation

-- 제 3 실시예 -- Third Embodiment                     

본 실시예는, 매트릭스 타입 블랙매트릭스 패턴을 포함하는 COT 구조 액정표시장치에 대한 실시예로서, 화소 영역별로 독립적인 패턴 구조의 블랙매트릭스를 포함하고, 블랙매트릭스 간 이격구간에서 배선에 돌출부가 형성된 구조, 또는 별도의 광차단 패턴을 포함한 구조에 대한 실시예이다. This embodiment is an embodiment of a COT structure liquid crystal display device including a matrix type black matrix pattern, and includes a black matrix having an independent pattern structure for each pixel region, and has a structure in which protrusions are formed in the wirings at intervals between the black matrices. Or an embodiment of a structure including a separate light blocking pattern.

도 9a, 9b는 본 발명의 제 3 실시예에 따른 COT 구조 액정표시장치에 대한 평면도로서, 단면 적층구조는 상기 제 1, 2 실시예와 동일하게 적용할 수 있으므로 단면 도면 및 설명은 생략하고, 평면 구조를 중심으로 설명한다. 9A and 9B are plan views of a liquid crystal display (COT) structure according to a third embodiment of the present invention. The cross-sectional stacked structure may be applied in the same manner as the first and second embodiments, and thus the cross-sectional view and description thereof will be omitted. It demonstrates centering on a flat structure.

도 9a는, 화소 영역(P)을 제외한 비화소 영역을 덮는 영역에 위치하며, 화소 영역(P)별로 서로 이격되게 분리되어 있고, 전체적으로 매트릭스 구조를 이루는 블랙매트릭스(338)가 형성되어 있다. FIG. 9A illustrates a black matrix 338 which is positioned in a region covering non-pixel regions except for the pixel region P, is separated from each other by the pixel regions P, and has a matrix structure as a whole.

그리고, 상기 블랙매트릭스(338) 간 이격 구간에서 게이트 배선(312) 및 데이터 배선(324)은 제 1, 2 돌출부(330, 331)를 각각 가지는 것을 특징으로 한다. 상기 제 1 돌출부(330)는 스토리지 커패시터(CST)부를 포함하는 게이트 배선(312)부의 또 다른 일측부에 위치하고, 제 2 돌출부(331)는 데이터 배선(324)의 양측부에 서로 대칭적으로 위치한다. The gate line 312 and the data line 324 have first and second protrusions 330 and 331, respectively, in the interval between the black matrices 338. The first protrusion 330 is positioned at another side of the gate line 312 including the storage capacitor C ST , and the second protrusion 331 is symmetrically with each other at both sides of the data line 324. Located.

도 9b는, 블랙매트릭스(350) 간 이격 구간과 대응된 위치에, 상기 블랙매트릭스(350)와 대응되는 형성폭을 가지는 제 1, 2 광차단 패턴(352, 354)이 각각 형성되어 있다. 9B, first and second light blocking patterns 352 and 354 having a formation width corresponding to the black matrix 350 are formed at positions corresponding to spaced intervals between the black matrices 350, respectively.

상기 제 1 광차단 패턴(352)은, 게이트 배선부에서 커패시터 전극(356)을 제 외한 게이트 배선부를 덮는 영역에 형성되는 패턴이고, 제 2 광차단 패턴(358)은 데이터 배선부에 형성되는 패턴에 해당된다.
The first light blocking pattern 352 is a pattern formed in a region of the gate wiring portion covering the gate wiring portion excluding the capacitor electrode 356, and the second light blocking pattern 358 is a pattern formed in the data wiring portion. Corresponds to

상기 제 1 내지 제 3 실시예에 따른 블랙매트릭스는, 아일랜드 패턴 구조의 블랙매트릭스 패턴의 조합으로 이루어지고, 이러한 패턴 구조의 블랙매트릭스는 데이터 배선부 또는 게이트 배선부 중 어느 한 배선부만 덮는 스트라이프 타입이나, 데이터 배선부 및 게이트 배선부 모두를 덮는 매트릭스 타입 중에서 선택된다. The black matrix according to the first to third embodiments is formed of a combination of the black matrix pattern of the island pattern structure, the black matrix of the pattern structure is a stripe type covering only one of the data wiring portion or the gate wiring portion In addition, it selects from the matrix type which covers both a data wiring part and a gate wiring part.

또한, 상기 스트라이프 타입이나 매트릭스 타입은, 박막트랜지스터를 덮는 영역을 포함할 수도 있다. 상기 제 1 내지 제 3 실시예에 따른 블랙매트릭스는 대향 기판 상에 박막트랜지스터 차단용 블랙매트릭스 패턴을 포함한 예에 대한 것이다. In addition, the stripe type or matrix type may include an area covering the thin film transistor. The black matrix according to the first to third embodiments is an example including a black matrix pattern for blocking a thin film transistor on an opposing substrate.

그리고, 상기 제 1 내지 제 3 실시예에 따른 블랙매트릭스 패턴 간 이격 거리는, 블랙매트릭스와 배선의 커플링 면적에 반비례하지만, 배선 노출에 따른 표면반사 증가로 인한 시인성 저하가 발생하여 표시 품질이 떨어질 수 있으므로, 최소 이격거리 룰(rule)에 따라 적용하며, 일반적으로 3 ㎛ 이하의 이격거리 적용이 가능하다.
The distance between the black matrix patterns according to the first to third embodiments is inversely proportional to the coupling area of the black matrix and the wiring, but the visibility may be degraded due to the increase in surface reflection due to the exposure of the wiring. Therefore, it is applied according to the minimum separation distance rule, and in general, a separation distance of 3 μm or less is possible.

도 10a, 10b는 블랙매트릭스의 패턴 구조에 따른 선저항 특성을 설명하기 위한 도면으로서, 도 10a는 일체형 패턴 구조 블랙매트릭스(370)에 대한 것이고, 도 10b는 아일랜드 패턴 구조 블랙매트릭스(380)에 대한 것으로, 종래에는 도 10a에서 와 같이 일체형 패턴 구조로 블랙매트릭스(370)를 형성함에 따라, 기판(360) 상에 블랙매트릭스(370), 절연층(372)이 차례대로 적층된 구조를 가지고 있지만, 본 발명에서는 도 10b에서와 같이 분리된 패턴 구조로 블랙매트릭스(380)가 형성되어 있어, 블랙매트릭스(380) 간 이격구간을 포함하여 블랙매트릭스(380)를 덮는 영역에 절연층(372)이 형성되기 때문에, 블랙매트릭스(380) 간 절연층(372)의 삽입으로 블랙매트릭스(380)의 선저항이 증가하는 효과를 가질 수 있다. 10A and 10B are diagrams for explaining line resistance characteristics according to the pattern structure of the black matrix, and FIG. 10A is for the integrated pattern structure black matrix 370 and FIG. 10B is for the island pattern structure black matrix 380. In the related art, as the black matrix 370 is formed in an integrated pattern structure as shown in FIG. 10A, the black matrix 370 and the insulating layer 372 are sequentially stacked on the substrate 360. In the present invention, the black matrix 380 is formed in a separated pattern structure as shown in FIG. 10B, and the insulating layer 372 is formed in a region covering the black matrix 380 including a spaced interval between the black matrices 380. Therefore, the line resistance of the black matrix 380 may be increased by inserting the insulating layer 372 between the black matrices 380.

즉, 상기 도 10a에 따른 블랙매트릭스의 선저항값을 R, 도 10b에 따른 선저항값을 R'이라고 했을 때, That is, when the wire resistance value of the black matrix according to FIG. 10A is R and the wire resistance value according to FIG. 10B is R ',

R 〈 R'R 〈R '

의 관계식이 성립될 수 있다. Can be established.

이에 따라, 상기 도 10b에 따른 블랙매트릭스 구조를 가지는 본 발명에서는, 블랙매트릭스의 선저항 증가 효과에 의해, 블랙매트릭스와 대응되게 위치하는 배선부에서의 커플링의 감소로 RC 지연을 방지할 수 있고, 화질 특성을 개선할 수 있다. Accordingly, in the present invention having the black matrix structure according to FIG. 10B, the RC delay can be prevented by reducing the coupling at the wiring portion corresponding to the black matrix by the effect of increasing the line resistance of the black matrix. The image quality can be improved.

또한, 본 발명에서는 블랙매트릭스를 아일랜드 패턴 구조로 분할하여 형성함으로써, 배선에 인가된 전압에 따라 변화하는 블랙매트릭스에서의 스트레이 전하의 주변 화소로의 흐름을 차단함으로써, 실제 패널 내의 블랙매트릭스의 저항이 증가한 효과를 얻게 된다. 즉, 블랙매트릭스 패턴 사이 구간에 채워지는 절연층의 저항이 상대적으로 블랙매트릭스보다 큰 선저항이 증가효과를 얻을 수 있다. Further, in the present invention, the black matrix is formed by dividing the island pattern structure, thereby blocking the flow of the stray charges to the peripheral pixels in the black matrix, which changes according to the voltage applied to the wiring, so that the resistance of the black matrix in the actual panel is reduced. You get an increased effect. That is, the line resistance with a larger resistance of the insulating layer filled in the interval between the black matrix patterns than the black matrix can be increased.                     

본 발명에서는, 1 ×106 Ω이상의 저항을 가지는 재료를 적용하는 것을 특징으로 하며, 블랙매트릭스를 아일랜드 패턴 구조로 형성함에 따라 블랙매트릭스로 차단되지 않는 영역에서의 빛샘 발생을 방지하기 위해, 배선에 돌출부를 구성하거나, 별도의 광차단 패턴을 형성하는 구조를 제공한다.
According to the present invention, a material having a resistance of 1 × 10 6 Ω or more is applied. In order to prevent light leakage in an area not blocked by the black matrix, a black matrix is formed in an island pattern structure. It provides a structure to form a protrusion or to form a separate light blocking pattern.

이하, 수직 스트라이프 타입, 수평 스트라이프 타입, 매트릭스 타입 블랙매트릭스 패턴 구조 중, 데이터 배선부를 덮는 영역에만 선택적으로 블랙매트릭스를 형성하는
Hereinafter, among the vertical stripe type, the horizontal stripe type, and the matrix type black matrix pattern structure, the black matrix is selectively formed only in an area covering the data wiring part.

-- 제 4 실시예 --Fourth Embodiment

본 실시예는, 수직 스트라이프 타입 블랙매트릭스 패턴 구조 COT 액정표시장치의 제조 공정에 대한 실시예이다. This embodiment is an embodiment of the manufacturing process of the vertical stripe type black matrix pattern structure COT liquid crystal display device.

도 11a 내지 11g, 도 12a 내지 12g는 본 발명의 제 4 실시예에 따른 COT 구조 액정표시장치의 제조 공정에 대한 도면으로서, 도 11a 내지 11g는 평면도이고, 도 12a 내지 12g는 상기 도 11a 내지 11g의 절단선 XII-XII에 따라 절단된 단면을 제조 공정별로 도시한 단면도이다. 11A to 11G and 12A to 12G are diagrams illustrating a manufacturing process of a COT structure liquid crystal display device according to a fourth exemplary embodiment of the present invention. FIGS. 11A to 11G are plan views and FIGS. It is sectional drawing which shows the cross section cut | disconnected according to the cutting line XII-XII of each manufacturing process.

도 11a, 12a는, 기판(410) 상에 제 1 방향으로 게이트 전극(414)을 가지는 게이트 배선(412)을 형성하는 단계와, 게이트 배선(412)을 덮는 영역에 게이트 절연막(420)을 형성하는 단계와, 게이트 절연막(420) 상부의 게이트 전극(414)을 덮 는 영역에 반도체층(422)을 형성하는 단계이다. 11A and 12A illustrate forming a gate wiring 412 having a gate electrode 414 in a first direction on a substrate 410, and forming a gate insulating film 420 in an area covering the gate wiring 412. And forming the semiconductor layer 422 in the region covering the gate electrode 414 on the gate insulating layer 420.

도 11b, 12b는, 상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(424)을 형성하는 단계이다. 상기 데이터 배선(424)은 임의의 영역에서, 데이터 배선(424)의 다른 영역보다 넓은 폭을 가지는 돌출부(425)를 가지는 패턴으로 형성한다. 11B and 12B are steps of forming the data line 424 in a second direction crossing the first direction. The data line 424 is formed in a pattern having a protrusion 425 having a wider width than any other area of the data line 424 in an arbitrary region.

전술한 임의의 영역은, 후속 공정에서 블랙매트릭스 패턴간 이격 구간과 대응된 영역에 해당된다. The above-described arbitrary region corresponds to a region corresponding to a spaced interval between black matrix patterns in a subsequent process.

본 단계에서는, 상기 데이터 배선(424)과 연결되는 소스 전극(426)과, 소스 전극(426)과 이격되게 위치하는 드레인 전극(428)을 형성하는 단계를 포함하며, 상기 소스 전극(426) 및 드레인 전극(428)은 반도체층(422)의 양측과 중첩되게 위치하고, 상기 게이트 전극(414), 반도체층(422), 소스 전극(426), 드레인 전극(428)은 박막트랜지스터(T)를 이룬다. The method may include forming a source electrode 426 connected to the data line 424 and a drain electrode 428 spaced apart from the source electrode 426, wherein the source electrode 426 and The drain electrode 428 is positioned to overlap both sides of the semiconductor layer 422, and the gate electrode 414, the semiconductor layer 422, the source electrode 426, and the drain electrode 428 form a thin film transistor T. .

도 11c, 12c는, 상기 박막트랜지스터(T)를 덮는 영역에 층간 절연막(432)을 형성하는 단계이고, 도 11d, 12d는 상기 층간 절연막(432) 상부의 화소 영역(P)에 위치하며, 상기 드레인 전극(428)을 노출시키는 제 1 콘택홀(434)을 가지며, 적, 녹, 청 컬러필터(436a, 436b, 436c)가 차례대로 배열된 구조의 컬러필터층(436)을 형성하는 단계이다. 11C and 12C illustrate forming an interlayer insulating layer 432 in a region covering the thin film transistor T. FIGS. 11D and 12D are positioned in a pixel region P above the interlayer insulating layer 432. A color filter layer 436 having a first contact hole 434 exposing the drain electrode 428 and having red, green, and blue color filters 436a, 436b, and 436c arranged in this order is formed.

상기 컬러필터층(436)은 동일 컬러간에는 화소 영역별로 분리되지 않는 제조 공정으로 형성할 수도 있다. The color filter layer 436 may be formed by a manufacturing process that is not separated between pixel areas between the same colors.

도 11e, 12e는, 상기 데이터 배선(424) 형성부를 덮는 영역에 아일랜드 패턴 구조를 이루며, 서로 이격되게 위치하는 블랙매트릭스(438)를 다수 개 형성하는 단계이다. 11E and 12E form a plurality of black matrices 438 that form an island pattern structure and are spaced apart from each other in an area covering the data line 424 forming portion.

상기 블랙매트릭스(438)의 상기 컬러필터층(436)의 컬러별 경계부를 덮는 패턴부는, 실질적으로 데이터 배선(424)을 덮는 영역에 해당된다. The pattern portion covering the color boundary of the color filter layer 436 of the black matrix 438 substantially corresponds to an area covering the data line 424.

그리고, 상기 블랙매트릭스(438) 간 이격 영역(XIII)은, 전술한 돌출부(425)와 대응된 영역에 위치한다. In addition, the separation area XIII between the black matrices 438 is located in an area corresponding to the protrusion 425 described above.

상기 블랙매트릭스(438) 간 이격 거리는, 표시 품질이 떨어지지 않는 범위에서 선택되는 것이 바람직하며, 한 예로 3 ㎛ 이하로 하는 것이다.
The separation distance between the black matrices 438 is preferably selected within a range in which the display quality is not degraded. For example, the distance between the black matrices 438 is 3 μm or less.

도 11f, 12f는, 상기 블랙매트릭스(438)를 덮는 영역에 위치하며, 전술한 제 1 콘택홀(상기 11c의 434)과 대응된 위치에서, 상기 층간절연막(432)과 함께 드레인 전극(428)을 노출시키는 제 2 콘택홀을 가지는 보호층(442)을 형성하는 단계이다. 11F and 12F are located in an area covering the black matrix 438 and at a position corresponding to the first contact hole 434 of 11c, the drain electrode 428 together with the interlayer insulating film 432. Forming a protective layer 442 having a second contact hole exposing the second contact hole.

상기 제 1, 2 콘택홀은 드레인 콘택홀(444)을 이룬다. The first and second contact holes form a drain contact hole 444.

상기 보호층(442)을 이루는 물질은 저유전율값을 가지는 절연물질에서 선택되며, 바람직하게 유기절연물질, 더욱 바람직하게는 아크릴(acryl)계 유기물질이나 BCB(benzocyclobutene) 중 어느 하나에서 선택하는 것이다.
The material constituting the protective layer 442 is selected from an insulating material having a low dielectric constant value, preferably an organic insulating material, more preferably selected from either an acrylic organic material or BCB (benzocyclobutene). .

도 11g, 12g는, 보호층(442) 상부에 드레인 콘택홀(444)을 통해 드레인 전극(428)과 연결되는 화소 전극(446)을 형성하는 단계이다. 11G and 12G are steps of forming the pixel electrode 446 connected to the drain electrode 428 through the drain contact hole 444 on the passivation layer 442.                     

상기 화소 전극(446)의 가장자리부는, 액정이 구동되지 않는 영역에서의 빛샘 현상을 방지하기 위하여, 이웃하는 블랙매트릭스(438)와 일정간격 중첩되게 형성된다. The edge portion of the pixel electrode 446 is formed to overlap with the neighboring black matrix 438 at a predetermined interval in order to prevent light leakage in a region where the liquid crystal is not driven.

그리고, 상기 화소 전극(446)은 블랙매트릭스(438) 간 이격 구간인 "XIII" 영역에서는, 상기 데이터 배선(424)의 돌출부(425)와 중첩되게 위치한다. 즉, 상기 블랙매트릭스(438)와 화소 전극(446) 간의 중첩거리와 데이터 배선(424)의 돌출부(425)와 화소 전극(446) 간의 중첩거리는 대응되는 값에서 선택되는 것을 특징으로 한다. The pixel electrode 446 is positioned to overlap the protrusion 425 of the data line 424 in the “XIII” region, which is a spaced interval between the black matrices 438. That is, the overlap distance between the black matrix 438 and the pixel electrode 446 and the overlap distance between the protrusion 425 and the pixel electrode 446 of the data line 424 may be selected from corresponding values.

그러나, 본 발명은 상기 실시예들로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경가능하다. However, the present invention is not limited to the above embodiments, and various changes can be made without departing from the spirit of the present invention.

도면으로 상세히 제시하지 않았지만, 본 발명에 따른 액정표시장치는 블랙매트릭스와 박막트랜지스터를 포함하는 어레이 소자가 형성된 제 1 기판과, 제 1 기판과 대향되게 배치된 제 2 기판과, 제 1, 2 기판 사이에 개재된 액정층으로 이루어진다. 한 예로, 상기 제 1 기판은 박막트랜지스터가 형성된 기판 상에 컬러필터층을 형성하는 COT 구조를 포함하여, 게이트 배선 및 데이터 배선을 덮는 영역에 블랙매트릭스를 형성하는 기판 구조에 해당된다.
Although not shown in detail in the drawings, a liquid crystal display according to the present invention includes a first substrate having an array element including a black matrix and a thin film transistor, a second substrate disposed to face the first substrate, and a first and second substrate. It consists of a liquid crystal layer interposed between them. For example, the first substrate may include a COT structure for forming a color filter layer on a substrate on which a thin film transistor is formed, and corresponds to a substrate structure for forming a black matrix in a region covering the gate line and the data line.

이와 같이, 본 발명에 따른 게이트 배선 및 데이터 배선이 형성된 기판 상에 블랙매트릭스를 동시에 형성하는 구조의 액정표시장치에 있어서, 블랙매트릭스의 저항 특성에 따라 RC 지연 및 화질 저하를 해결하기 위하여 블랙매트릭스를 아일랜드 패턴 구조로 형성함으로써, 블랙매트릭스의 선저항 증가 효과를 통해 배선 로드를 감소시킬 수 있고, 블랙매트릭스 재료 선택의 폭을 넓힐 수 있는 효과를 가질 수 있다. As described above, in a liquid crystal display device having a structure in which a black matrix is simultaneously formed on a substrate on which a gate wiring and a data wiring are formed, a black matrix is applied to solve the RC delay and the deterioration of image quality according to the resistance characteristics of the black matrix. By forming the island pattern structure, the wiring load can be reduced through the effect of increasing the black resistance of the black matrix, and the black matrix material can be expanded.

Claims (24)

기판 상에 제 1 방향으로 형성된 게이트 배선과; A gate wiring formed on the substrate in a first direction; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; A data line formed in a second direction crossing the first direction; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와; A thin film transistor formed at an intersection point of the gate line and the data line; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와; A thin film transistor formed at an intersection point of the gate line and the data line; 상기 게이트 배선 및 데이터 배선이 교차되는 영역은 화소 영역으로 정의되고, 상기 박막트랜지스터 위로 상기 화소영역별로 적, 녹, 청색 컬러필터가 차례대로 배열된 구조로 형성되며 상기 적, 녹, 청색 컬러필터는 동일 컬러 간에는 화소영역별로 분리되지 않고 연결되며 형성된 컬러필터층과;An area where the gate line and the data line cross each other is defined as a pixel area, and the red, green, and blue color filters are formed in a structure in which red, green, and blue color filters are sequentially arranged on the thin film transistor for each pixel area. A color filter layer that is formed without being separated for each pixel area between the same colors; 상기 화소 영역의 경계 및 상기 박막트랜지스터에 대응하여 서로 일정간격 이격되게 위치하는 다수 개의 아일랜드 패턴 구조를 가지며 형성된 블랙매트릭스와; A black matrix having a plurality of island pattern structures spaced apart from each other by a predetermined distance corresponding to the boundary of the pixel region and the thin film transistor; 상기 블랙매트릭스와 그 테두리가 중첩하며 상기 박막트랜지스터와 연결되며 각 화소영역 별로 상기 컬러필터층 상부에 형성된 화소 전극A pixel electrode overlapping the black matrix and an edge thereof and connected to the thin film transistor and formed on the color filter layer for each pixel region 을 포함하며, 상기 블랙매트릭스의 아일랜드 패턴 간 이격 영역에는, 상기 블랙매트릭스와 대응되는 형성폭을 가지는 광차단 수단을 포함하는 것을 특징으로 하는 액정표시장치용 기판. And light blocking means having a formation width corresponding to that of the black matrix in an area between the island patterns of the black matrix. 제 1 항에 있어서, The method of claim 1, 상기 블랙매트릭스는, 상기 화소 영역 단위로 서로 이격되게 위치하는 액정표시장치용 기판. And the black matrix is spaced apart from each other in units of the pixel area. 제 1 항에 있어서, The method of claim 1, 상기 블랙매트릭스는, 상기 제 1 방향으로 위치하는 스트라이프 타입 구조로 형성되는 액정표시장치용 기판. And the black matrix is formed in a stripe type structure located in the first direction. 제 1 항에 있어서, The method of claim 1, 상기 블랙매트릭스는, 상기 제 2 방향으로 위치하는 스트라이프 타입 구조로 형성되는 액정표시장치용 기판. And the black matrix is formed in a stripe type structure located in the second direction. 제 1 항에 있어서, The method of claim 1, 상기 블랙매트릭스는, 상기 제 1, 2 방향으로 모두 위치하는 매트릭스 타입 구조로 형성되는 액정표시장치용 기판. The black matrix is a substrate for a liquid crystal display device having a matrix type structure that is located in both the first and second directions. 제 3 항에 있어서, The method of claim 3, wherein 상기 블랙매트릭스 간 이격 영역과 대응된 위치에서, 상기 게이트 배선에는 돌출부가 연장 형성되어 있어, 상기 돌출부를 가지는 게이트 배선부는 광차단 수단을 이루는 액정표시장치용 기판. And a protruding portion is formed in the gate wiring at a position corresponding to the space between the black matrices, and the gate wiring portion having the protruding portion forms a light blocking means. 제 6 항에 있어서, The method of claim 6, 상기 화소 전극과 상기 돌출부의 중첩거리는 적어도 1 ㎛보다 큰 값에서 선택되는 액정표시장치용 기판. And an overlapping distance of the pixel electrode and the protrusion is selected from a value larger than at least 1 μm. 제 3 항에 있어서, The method of claim 3, wherein 상기 광차단 수단은, 상기 데이터 배선과 동일 공정에서 동일 물질로 이루어진 광차단 패턴으로 이루어지는 액정표시장치용 기판. And the light blocking means comprises a light blocking pattern made of the same material in the same process as the data wiring. 제 8 항에 있어서, The method of claim 8, 상기 게이트 배선과 광차단 패턴 사이에는 절연층이 개재되며, 상기 광차단 패턴과 화소 전극간의 중첩 거리는, 적어도 상기 절연층의 두께치보다 큰 값을 가지는 액정표시장치용 기판. An insulating layer is interposed between the gate wiring and the light blocking pattern, and an overlapping distance between the light blocking pattern and the pixel electrode has a value at least greater than a thickness value of the insulating layer. 제 4 항에 있어서, The method of claim 4, wherein 상기 블랙매트릭스 간 이격 영역과 대응된 위치에서, 상기 데이터 배선의 양측부에는 돌출부가 연장형성되어 있고, 상기 돌출부를 가지는 데이터 배선부는 광 차단 수단을 이루는 액정표시장치용 기판. And projections extending on both sides of the data line, and the data line part having the protrusions constitutes light blocking means at a position corresponding to the space between the black matrices. 제 10 항에 있어서, 11. The method of claim 10, 상기 화소 전극과, 상기 돌출부의 중첩거리는 적어도 1 ㎛보다 큰 값에서 선택되는 액정표시장치용 기판. And an overlap distance between the pixel electrode and the protrusion is selected from a value larger than at least 1 μm. 제 4 항에 있어서, The method of claim 4, wherein 상기 광차단 수단은, 상기 게이트 배선과 동일 공정에서 동일 물질로 이루어진 광차단 패턴인 액정표시장치용 기판. The light blocking means is a light blocking pattern made of the same material in the same process as the gate wiring. 제 1 항에 있어서, The method of claim 1, 상기 블랙매트릭스 간 이격거리는, 적어도 3 ㎛보다 큰 값에서 선택되는 액정표시장치용 기판. Wherein the separation distance between the black matrices is selected from a value larger than at least 3 μm. 삭제delete 기판 상에, 제 1 방향으로 위치하는 게이트 배선과, 상기 게이트 배선과 절연된 상태에서, 상기 제 1 방향과 교차되는 제 2 방향으로 위치하여 화소영역을 정의하는 데이터 배선과, 상기 게이트 배선과 데이터 배선의 교차지점에 위치하는 박막트랜지스터를 형성하는 단계와; A gate wiring located in a first direction on the substrate, a data wiring positioned in a second direction crossing the first direction in an insulated state from the gate wiring, and defining a pixel region; and the gate wiring and data Forming a thin film transistor positioned at an intersection point of the wiring; 상기 박막트랜지스터 위로 화소영역별로 적, 녹, 청색 컬러필터가 차례대로 배열된 구조를 가지며 상기 적, 녹, 청색 컬러필터는 동일 컬러 간에는 화소영역별로 분리되지 않고 연결되며 형성된 컬러필터층을 형성하는 단계와;Forming a color filter layer in which red, green, and blue color filters are sequentially arranged on the thin film transistor for each pixel region, and the red, green, and blue color filters are connected to each other without being separated for each pixel region; ; 상기 컬러필터층의 컬러별 경계부와 상기 박막트랜지스터를 포함한 비화소 영역에, 서로 이격되게 위치하는 다수 개의 아일랜드 패턴 구조의 블랙매트릭스를 형성하는 단계와; Forming a black matrix having a plurality of island pattern structures spaced apart from each other in the non-pixel region including the color-specific boundary of the color filter layer and the thin film transistor; 상기 박막트랜지스터와 연결되는 화소 전극을 형성하는 단계Forming a pixel electrode connected to the thin film transistor 를 포함하며, 상기 블랙매트릭스 간 이격구간에는, 상기 블랙매트릭스와 대응되는 형성폭을 가지는 광차단 수단을 형성하는 단계를 포함하는 액정표시장치용 기판의 제조방법. And forming a light blocking means having a formation width corresponding to the black matrix in the spaced interval between the black matrices. 제 15 항에 있어서, The method of claim 15, 상기 블랙매트릭스는, 상기 제 1 방향으로 위치하는 스트라이프 타입 구조로 형성하는 액정표시장치용 기판의 제조방법. And the black matrix is formed in a stripe type structure located in the first direction. 제 15 항에 있어서, The method of claim 15, 상기 블랙매트릭스는, 상기 제 2 방향으로 위치하는 스트라이프 타입 구조로 형성하는 액정표시장치용 기판의 제조방법. And the black matrix is formed in a stripe type structure located in the second direction. 제 15 항에 있어서, The method of claim 15, 상기 블랙매트릭스는, 상기 제 1, 2 방향으로 모두 위치하는 매트릭스 타입 구조로 형성하는 액정표시장치용 기판의 제조방법. And the black matrix is formed in a matrix type structure located in both the first and second directions. 제 16 항 또는 제 18 항 중 어느 하나의 항에 있어서, The method according to any one of claims 16 or 18, 상기 블랙매트릭스 간 이격 영역과 대응된 위치에서, 상기 게이트 배선에는 돌출부가 연장 형성되어 있고, 상기 돌출부를 가지는 게이트 배선부는 광차단 수단을 이루는 액정표시장치용 기판의 제조방법. And a protruding portion extending from the gate wiring, and the gate wiring portion having the protruding portion constitutes a light blocking means at a position corresponding to the space between the black matrices. 제 17 항 또는 제 18 항 중 어느 하나의 항에 있어서, The method according to any one of claims 17 or 18, 상기 광차단 수단을 형성하는 단계는, 상기 데이터 배선과 동일 공정에서 동일 물질을 이용하여 광차단 패턴으로 형성하는 단계인 액정표시장치용 기판의 제조 방법. The forming of the light blocking means is a step of forming a light blocking pattern using the same material in the same process as the data line. 제 17 항 또는 제 18 항 중 어느 하나의 항에 있어서, The method according to any one of claims 17 or 18, 상기 블랙매트릭스 간 이격 영역과 대응된 위치에서, 상기 데이터 배선의 양측에는 돌출부가 연장 형성되어 있고, 상기 돌출부를 가지는 데이터 배선부는 광차단 수단을 이루는 액정표시장치용 기판의 제조방법. And a protrusion extending on both sides of the data line at a position corresponding to the space between the black matrices, and the data line having the protrusion forms an optical blocking means. 제 17 항 또는 제 18 항 중 어느 하나의 항에 있어서, The method according to any one of claims 17 or 18, 상기 광차단 수단을 형성하는 단계는, 상기 데이터 배선과 동일 공정에서 동일 물질을 이용하여 광차단 패턴으로 형성하는 단계인 액정표시장치용 기판의 제조방법. The forming of the light blocking means is a step of forming a light blocking pattern using the same material in the same process as the data line. 제 15 항에 있어서, The method of claim 15, 상기 블랙매트릭스 간 이격거리는, 적어도 3 ㎛보다 큰 값에서 선택되는 액정표시장치용 기판의 제조방법. And a separation distance between the black matrices is selected from a value larger than at least 3 μm. 삭제delete
KR1020030086361A 2003-12-01 2003-12-01 Liquid crystal display substrate and manufacturing method thereof KR101058453B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030086361A KR101058453B1 (en) 2003-12-01 2003-12-01 Liquid crystal display substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030086361A KR101058453B1 (en) 2003-12-01 2003-12-01 Liquid crystal display substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20050052801A KR20050052801A (en) 2005-06-07
KR101058453B1 true KR101058453B1 (en) 2011-08-24

Family

ID=37248636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030086361A KR101058453B1 (en) 2003-12-01 2003-12-01 Liquid crystal display substrate and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101058453B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1939676B1 (en) 2006-12-28 2012-06-06 Samsung Electronics Co., Ltd. Display substrate and display apparatus having the same

Also Published As

Publication number Publication date
KR20050052801A (en) 2005-06-07

Similar Documents

Publication Publication Date Title
KR100494638B1 (en) Active matrix type liquid crystal display device and method of manufacturing the same
US6734945B2 (en) Liquid crystal display device
KR100594863B1 (en) A substrate for In-Plane switching mode LCD and method for fabricating of the same
KR100859508B1 (en) a liquid crystal display
KR100945354B1 (en) Color filter on tft type liquid crystal display device comprising black matrix formed on outside portion of active area and method for fabricating therefor
TWI401512B (en) Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
KR101886751B1 (en) Liquid crystal display device and method of fabricating the same
KR100752950B1 (en) LCD with color-filter on TFT and method of fabricating of the same
US7199850B2 (en) Liquid crystal display having oblique domain side and wide viewing angle
US6885416B2 (en) Flat panel display with a non-matrix light shielding structure
KR101056012B1 (en) Liquid crystal display device and manufacturing method thereof
KR20070117820A (en) Array substrate for in-plane switching mode lcd and the method for fabricating the same
KR100920348B1 (en) liquid crystal display
KR100565148B1 (en) Liquid Crystal Display Device and Method for Fabricating the same
JP2008009433A (en) Display substrate and display panel having the same
US20160216543A1 (en) Liquid crystal display device
KR101058453B1 (en) Liquid crystal display substrate and manufacturing method thereof
KR101350407B1 (en) In-plane switching mode liquid crystal display device
KR102710588B1 (en) Display device
KR101005552B1 (en) Panel for Liquid Crystal Display Device and Method for fabricating the same
KR100864410B1 (en) Array substrate for LCD and Method for fabricating of the same
KR20120007323A (en) Liquid crystal display device having high aperture ratio and fabricating method of the same
KR20170126055A (en) Liquid crystal display device
KR20080076317A (en) Display panel
JP2001331124A (en) Matrix array substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee