KR101056380B1 - SAR analog-to-digital converter - Google Patents

SAR analog-to-digital converter Download PDF

Info

Publication number
KR101056380B1
KR101056380B1 KR1020090004052A KR20090004052A KR101056380B1 KR 101056380 B1 KR101056380 B1 KR 101056380B1 KR 1020090004052 A KR1020090004052 A KR 1020090004052A KR 20090004052 A KR20090004052 A KR 20090004052A KR 101056380 B1 KR101056380 B1 KR 101056380B1
Authority
KR
South Korea
Prior art keywords
analog
digital converter
sar
voltage
digital
Prior art date
Application number
KR1020090004052A
Other languages
Korean (ko)
Other versions
KR20100084746A (en
Inventor
유회준
김빈희
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020090004052A priority Critical patent/KR101056380B1/en
Publication of KR20100084746A publication Critical patent/KR20100084746A/en
Application granted granted Critical
Publication of KR101056380B1 publication Critical patent/KR101056380B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 SAR(Successive Approximation Register) 아날로그 디지털 변환기에 관한 것이다.The present invention relates to a Successive Approximation Register (SAR) analog-to-digital converter.

본 발명에 따른 SAR 아날로그 디지털 변환기는, 아날로그 입력신호를 입력받아 아날로그 입력 전압 및 기준전압과 아날로그 입력전압의 차이전압을 샘플링하고, 또한 아날로그 입력 전압을 저장하는 커패시터 어레이부, 샘플링된 아날로그 입력전압 및 차이전압을 각각 제1 입력단과 제2 입력단에 입력받아 아날로그 입력전압과 차이전압을 비교하는 비교부, 비교 결과에 따라 커패시터 어레이부로 기준전압에 해당하는 디지털 신호를 출력하는 제어부를 포함한다. 그리고, 상기 커패시터 어레이부는, 복수개의 커패시터 배열로 구성되고, 상기 제어부로부터 상기 기준전압에 해당하는 디지털 신호를 수신하여 상기 제2 입력단자로 상기 차이전압을 출력하는 디지털 아날로그 변환부; 및 상기 디지털 아날로그 변환부와 병렬로 연결되고, 상기 아날로그 입력전압을 상기 제1 입력단자로 출력하는 부트스트래핑(Bootstrapping) 커패시터부를 포함한다.The SAR analog-to-digital converter according to the present invention receives an analog input signal, samples an analog input voltage and a difference voltage between a reference voltage and an analog input voltage, and further includes a capacitor array unit for storing the analog input voltage, a sampled analog input voltage and And a control unit for receiving the difference voltage to the first input terminal and the second input terminal, respectively, and comparing the analog input voltage with the difference voltage, and outputting a digital signal corresponding to the reference voltage to the capacitor array unit according to the comparison result. The capacitor array unit may include a digital analog converter configured to include a plurality of capacitor arrays, and receive a digital signal corresponding to the reference voltage from the controller to output the difference voltage to the second input terminal; And a bootstrapping capacitor unit connected in parallel with the digital analog converter and outputting the analog input voltage to the first input terminal.

SAR 아날로그 디지털 변환기, 이중 샘플링, 스위칭 에너지, 커패시터 사이즈 SAR analog-to-digital converters, dual sampling, switching energy, capacitor size

Description

ＳＡＲ 아날로그 디지털 변환기{SUCCESSIVE APPROXIMATION REGISTER ANALOG TO DIGITAL CONVERTER} SARA analog-to-digital converter {SUCCESSIVE APPROXIMATION REGISTER ANALOG TO DIGITAL CONVERTER}

본 발명은 SAR 아날로그 디지털 변환기에 관한 것이다. The present invention relates to a SAR analog-to-digital converter.

아날로그 디지털 변환기(analog to digital converter)는 아날로그 형태의 입력신호를 내부의 세분화된 기준전압과 비교하여 이를 디지털 값을 변환시키는 장치이다. Analog to digital converter (analog to digital converter) is a device that converts the digital value by comparing the analog input signal with the internal reference voltage.

최근 들어, 무선 센서 네트워크나 생물 의학과 관련된 응용분야가 주요 이슈로 떠오르면서 이와 관련된 저전력 ADC(analog to digital converter)의 필요성이 높아지고 있다. 많은 종류의 ADC 중에서 적분형 ADC (Slope Analog to Digital Converter), Sigma-Delta ADC, SAR(Successive Approximation Register) ADC 등이 대표적인 저전력 ADC이며, 그 중에서도 SAR ADC가 가장 적은 아날로그 블락을 사용함에 따라 저전력 ADC로서 널리 쓰이고 있다. In recent years, as wireless sensor networks and biomedical applications have emerged as major issues, the need for a related low power analog to digital converter (ADC) is increasing. Among many kinds of ADCs, integrated ADCs (Slope Analog to Digital Converters), Sigma-Delta ADCs, and Successive Approximation Register (SAR) ADCs are representative low-power ADCs. It is widely used as.

그러나, SAR ADC는 비트(bit) 수가 증가함에 따라 커패시터 배열의 크기가 지수적으로 증가한다. 커패시터 배열의 크기가 커질수록, 각각의 비트(bit)를 계산할 때 수행되는 커패시터 스위칭 에너지 또한 증가하게 된다. 이러한 문제가 대두되면서 근래에 SAR ADC에서의 커패시터 스위칭 에너지를 줄이고자 하는 시도가 많은 연구를 통해 이루어지고 있다.However, SAR ADCs exponentially increase the size of the capacitor array as the number of bits increases. As the capacitor array grows in size, the capacitor switching energy performed when calculating each bit also increases. As these problems arise, a lot of research has been attempted to reduce capacitor switching energy in SAR ADCs.

따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 아날로그 입력 전압값을 비교기의 양쪽 노드에 각각 다른 식으로 샘플링된 값을 제공하여주는 것에 의하여, 스위칭 에너지 및 총 커패시터 사이즈를 감소시킬 수 있는 SAR 아날로그 디지털 변환기를 제공하는 것을 목적으로 한다. Accordingly, in order to solve the above problems, the present invention provides a SAR that can reduce the switching energy and the total capacitor size by providing analog input voltage values differently sampled at both nodes of the comparator. It is an object to provide an analog to digital converter.

또한, 본 발명은, 총 출력 코드에 대해서 스위칭 에너지 소모량이 기존 방법에 비하여 균일하게 하여주는 것에 의하여, 에너지를 많이 소모하는 특정 코드에 대하여 선형성을 향상시킬 수 있는 SAR 아날로그 디지털 변환기를 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a SAR analog-to-digital converter that can improve the linearity for a specific code that consumes a lot of energy by making the switching energy consumption uniform with respect to the total output code compared to the existing method. It is done.

또한, 본 발명은, 총 커패시턴스의 값을 줄여줄 수 있는 SAR 아날로그 디지털 변환기를 제공하는 것을 목적으로 한다.It is also an object of the present invention to provide a SAR analog-to-digital converter capable of reducing the value of the total capacitance.

청구항 1에 관한 발명인 SAR 아날로그 디지털 변환기는, 아날로그 입력신호를 입력받아 아날로그 입력 전압 및 기준전압과 아날로그 입력전압의 차이전압을 샘플링하고, 또한 아날로그 입력 전압을 저장하는 커패시터 어레이부, 샘플링된 아날로그 입력전압 및 차이전압을 각각 제1 입력단과 제2 입력단에 입력받아 아날로그 입력전압과 차이전압을 비교하는 비교부, 비교 결과에 따라 커패시터 어레이부로 기준전압에 해당하는 디지털 신호를 출력하는 제어부를 포함하고, 커패시터 어레이부는, 복수개의 커패시터 배열로 구성되고, 제어부로부터 기준전압에 해당하는 디지털 신호를 수신하여 제2 입력단자로 차이전압을 출력하는 디지털 아날로그 변환부; 및 디지털 아날로그 변환부와 병렬로 연결되고, 아날로그 입력전압을 제1 입력단자로 출력하는 부트스트래핑(Bootstrapping) 커패시터부를 포함한다.The SAR analog-to-digital converter according to claim 1 is a capacitor array unit for receiving an analog input signal, sampling the difference voltage between the analog input voltage and the reference voltage and the analog input voltage, and storing the analog input voltage, and the sampled analog input voltage. And a control unit for receiving the difference voltages at the first input terminal and the second input terminal, respectively, and comparing the analog input voltage with the difference voltage, and outputting a digital signal corresponding to the reference voltage to the capacitor array unit according to the comparison result. The array unit includes a digital-to-analog converter configured of a plurality of capacitor arrays and receiving a digital signal corresponding to a reference voltage from a controller to output a difference voltage to a second input terminal; And a bootstrapping capacitor unit connected in parallel with the digital analog converter and outputting an analog input voltage to the first input terminal.

청구항 2에 관한 발명인 SAR 아날로그 디지털 변환기는, 청구항 1에 관한 발명인 SAR 아날로그 디지털 변환기에 있어서, 커패시터 어레이부의 입력단에 연결되고, 제어부에 의하여 SAR 아날로그 디지털 변환기가 샘플 모드 및 홀드 모드로 동작되는 경우에는 온(on)되고, SAR 아날로그 디지털 변환기가 재분배 모드로 동작되는 때에는 오프(off)되는 스위치부를 더 포함한다.The SAR analog-to-digital converter according to claim 2 is connected to an input terminal of a capacitor array unit in the SAR analog-to-digital converter according to claim 1, and is turned on when the SAR analog-to-digital converter is operated in a sample mode and a hold mode by a control unit. and a switch section which is turned on and off when the SAR analog to digital converter is operated in a redistribution mode.

삭제delete

청구항 4에 관한 발명인 SAR 아날로그 디지털 변환기는, 청구항 1에 관한 발명인 SAR 아날로그 디지털 변환기에 있어서, 커패시터 어레이부는, SAR 아날로그 디지털 변환기가 홀드 모드일 경우에는 최초 MSB(most significant bit)가 연산되고, SAR 아날로그 디지털 변환기가 재분배 모드일 경우에는, 연산된 최초 MSB(most significant bit)이후의 비트(bit)부터 LSB(least significant bit)까지 연산된다.The SAR analog-to-digital converter of the invention according to claim 4 is the SAR analog-to-digital converter of the invention according to claim 1, wherein the capacitor array unit calculates the first most significant bit (MSB) when the SAR-analog-digital converter is in the hold mode, and the SAR analog If the digital converter is in redistribution mode, the bits after the first significant bit (MSB) Up to LSB (least significant bit) is calculated.

청구항 5에 관한 발명인 SAR 아날로그 디지털 변환기는, 청구항 4에 관한 발명인 SAR 아날로그 디지털 변환기에 있어서, 부트스트래핑(Bootstrapping) 커패시터부의 일단에 연결된 스위치를 더 포함하여, MSB(most significant bit) 계산 결과에 따라 스위치를 온오프(on-off)시켜 부트스트래핑시킨다.The SAR analog-to-digital converter according to claim 5, the SAR analog-to-digital converter according to claim 4, further comprising a switch connected to one end of a bootstrapping capacitor portion, the switch according to the most significant bit (MSB) calculation result. Bootstrapping by turning off.

청구항 6에 관한 발명인 SAR 아날로그 디지털 변환기는, 청구항 1에 관한 발명인 SAR 아날로그 디지털 변환기에 있어서, 복수개의 커패시터 배열은, SAR 아날로그 디지털 변환기가 N비트의 디지털 코드를 변환하기 위하여, C0가 단위 커패시턴스 일 경우에, 2N-1C0의 커패시턴스를 가진다.The SAR analog-to-digital converter according to claim 6 is the SAR analog-to-digital converter according to claim 1, wherein the plurality of capacitor arrangements are ones in which C 0 is unit capacitance in order for the SAR analog-to-digital converter to convert N-bit digital codes. In the case, it has a capacitance of 2 N-1 C 0 .

삭제delete

상기한 바와 같이, 본 발명에 따른 SAR 아날로그 디지털 변환기 및 변환방법에 의하면, 아날로그 입력 전압값을 비교기의 양쪽 노드에 각각 다른 식으로 샘플링된 값을 제공하여주는 것에 의하여, 스위칭 에너지 및 총 커패시터 사이즈를 감 소시킬 수 있다. As described above, according to the SAR analog-to-digital converter and the conversion method according to the present invention, the switching energy and the total capacitor size are changed by providing the analog input voltage values to the two nodes of the comparator in different ways. Can be reduced.

또한, 본 발명에 따르면, 총 출력 코드에 대해서 스위칭 에너지 소모량이 기존 방법에 비하여 균일하게 하여주는 것에 의하여, 에너지를 많이 소모하는 특정 코드에 대하여 선형성을 향상시킬 수 있다.In addition, according to the present invention, by making the switching energy consumption uniform for the total output code compared to the existing method, it is possible to improve the linearity for a specific code that consumes a lot of energy.

또한, 본 발명에 따르면, 총 커패시턴스의 값을 줄여줄 수 있다.In addition, according to the present invention, it is possible to reduce the value of the total capacitance.

이상과 같은 본 발명에 대한 해결하고자 하는 과제, 과제 해결 수단, 효과 외의 구체적인 사항들은 다음에 기재할 실시예 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Specific matters other than the problem to be solved, the problem solving means, and the effects of the present invention as described above are included in the following embodiments and the drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. Like reference numerals refer to like elements throughout.

이하 본 발명의 실시예에 대하여 첨부한 도면을 참조하여 상세하게 설명하기로 한다. 다만, 첨부된 도면은 본 발명의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 이 기술분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the accompanying drawings are only described in order to more easily disclose the contents of the present invention, but the scope of the present invention is not limited to the scope of the accompanying drawings that will be readily available to those of ordinary skill in the art. You will know.

도 1은 본 발명에 따른 SAR 아날로그 디지털 변환기의 구성을 설명하기 위한 블록도이고, 도 2는 본 발명에 따른 SAR 아날로그 디지털 변환기의 커패시터 어레이부를 설명하기 위한 도면이며, 도 3은 본 발명의 일 실시예에 따른 3-비트 SAR 아날로그 디지털 변환기의 동작을 설명하기 위한 도면이다.1 is a block diagram illustrating a configuration of a SAR analog-to-digital converter according to the present invention, Figure 2 is a view for explaining a capacitor array unit of the SAR analog-to-digital converter according to the present invention, Figure 3 is an embodiment of the present invention A diagram for describing an operation of a 3-bit SAR analog-to-digital converter according to an example.

도 1은 본 발명에 따른 SAR 아날로그 디지털 변환기의 구성을 설명하기 위한 블록도이다.1 is a block diagram illustrating a configuration of a SAR analog-to-digital converter according to the present invention.

도 1에 도시된 바와 같이, SAR 아날로그 디지털 변환기는, 커패시터 어레이부(capacitor array block, 100), 비교부(300), 제어부(SAR Control Logic, 200) 및 스위치부(400)로 구성된다.As shown in FIG. 1, the SAR analog-to-digital converter includes a capacitor array block 100, a comparator 300, a SAR control logic 200, and a switch 400.

커패시터 어레이부(100)는, 아날로그 입력신호(Analog Input)를 입력받아 아날로그 입력 전압(Vin) 및 기준전압(Vref)과 아날로그 입력전압(Vin)의 차이전압(Vref - Vin)을 샘플링하고, 또한 아날로그 입력 전압(Vin)을 저장하는 역할을 한다. 또한, 커패시터 어레이부(100)는, 복수개의 커패시터 배열로 구성되고, 제어부(200)로부터 기준전압(Vref)에 해당하는 디지털 신호를 수신하여 비교부(300)의 제2 입력단자(COMP_N)로 차이전압(Vref - Vin)을 출력하는 디지털 아날로그 변환부(120)와, 디지털 아날로그 변환부와 병렬로 연결되고, 아날로그 입력전압(Vin)을 비교부(300)의 제1 입력단자(COMP_P)로 출력하는 부트스트래핑(Bootstrapping) 커패시터부(110)를 포함한다.The capacitor array unit 100 receives an analog input signal (Analog Input), and the difference voltage V ref between the analog input voltage V in and the reference voltage V ref and the analog input voltage V in . -V in ) and also stores the analog input voltage (V in ). In addition, the capacitor array unit 100 includes a plurality of capacitor arrays, and receives a digital signal corresponding to the reference voltage Vref from the controller 200 to the second input terminal COMP_N of the comparator 300. Difference voltage (V ref A digital analog converter 120 outputting V in ) and a digital analog converter 120 connected in parallel, and outputting an analog input voltage V in to the first input terminal COMP_P of the comparator 300. Bootstrapping capacitor unit 110 is included.

비교부(300)는, 샘플링된 아날로그 입력전압(Vin) 및 차이전압(Vref - Vin)을 각각 제1 입력단(COMP_P)과 제2 입력단(COMP_N)에 입력받아 아날로그 입력전압(Vin)과 차이전압(Vref - Vin)을 비교한다.The comparator 300 includes a sampled analog input voltage V in and a difference voltage V ref. -V in is input to the first input terminal COMP_P and the second input terminal COMP_N, respectively, and the analog input voltage V in and the difference voltage V ref -Compare V in ).

제어부(200)는, 비교부(300)의 비교 결과에 따라 커패시터 어레이부(100)로 기준전압(Vref)에 해당하는 디지털 신호를 출력한다. 또한, 제어부(200)는 SAR 아날로그 디지털 변환기의 동작모드, 즉 샘플(sample) 모드 및 홀드(hold) 모드, 재분배(redistribution) 모드에 따라 스위치부(400)의 온오프를 제어한다. 그리고, 제어부(200)는, 커패시터 어레이부(100)의 각 모드별 동작을 제어한다.The controller 200 outputs a digital signal corresponding to the reference voltage Vref to the capacitor array unit 100 according to the comparison result of the comparator 300. In addition, the controller 200 controls on / off of the switch unit 400 according to an operation mode of the SAR analog converter, that is, a sample mode, a hold mode, and a redistribution mode. The controller 200 controls the operation of each mode of the capacitor array unit 100.

스위치부(400)는, 커패시터 어레이부(100)의 입력단에 연결되고, 제어부(200)에 의하여 SAR 아날로그 디지털 변환기가 샘플(sample) 모드 및 홀드(hold) 모드로 동작되는 경우에는 온(on)되고, SAR 아날로그 디지털 변환기가 재분배(redistribution) 모드로 동작되는 때에는 오프(off)된다.The switch unit 400 is connected to the input terminal of the capacitor array unit 100, and is turned on when the SAR analog-to-digital converter is operated in the sample mode and the hold mode by the control unit 200. And is turned off when the SAR analog to digital converter is operated in a redistribution mode.

상기와 같이 구성된 SAR 아날로그 디지털 변환기의 동작에 대하여 구체적으로 설명하자면, 우선 일반적인 SAR 알고리즘에서 동작은 세 가지 모드, 즉 샘플모드(sample mode), 홀드모드(hold mode), 재분배모드(redistribution mode)로 구성된다. 여기서, 샘플 모드에서 커패시터 어레이부는 아날로그 입력 값을 샘플링한다. 홀드 모드에서 커패시터 어레이부의 한쪽 노드는 그라운드(GND)에 연결되고, 다른 한쪽 노드는 플로팅(floating)된다. 그리하여 아날로그 입력 값이 커패시터 어레이부에 저장된다. 재분배 모드에서는 각각의 비트(bit)을 계산하는 과정이 진행된다. 하나의 비트(bit)는 한 사이클에 결정되며, n-비트(bit) 디지털 코드(digital code)를 변환하는 과정은 총 n 사이클을 필요로 한다. 기존의 n-비트(bit) SAR 아날로그 디지털 변환기에서 총 커패시터 어레이부(100)의 커패시턴스 는 C0가 단위 커패시턴스일 때 2nC0이다. 비교기의 한쪽 노드는 기준 전압(Vref)에 연결되고 다른 한 쪽은 커패시터 어레이부에 연결된다. 그러나, 본 발명에 따른 SAR 아날로그 디지털 변환기의 경우 홀드 모드에서 첫 번째 MSB(most significant bit)가 계산되고, 재분배 모드에서 MSB(most significant bit) 이후에서부터 LSB(least significant bit)까지가 계산된다. 이에 관하여 본 발명에 따른 SAR 아날로그 디지털 변환기의 커패시터 어레이부(100)를 나타내는 도 2를 참조로 하여 상세하게 설명하기로 한다.To describe in detail the operation of the SAR analog-to-digital converter configured as described above, first, in the general SAR algorithm, operation is performed in three modes, namely, sample mode, hold mode, and redistribution mode. It is composed. Here, in the sample mode, the capacitor array unit samples the analog input value. In the hold mode, one node of the capacitor array portion is connected to ground (GND), and the other node is floating. Thus, the analog input value is stored in the capacitor array section. In the redistribution mode, a process of calculating each bit is performed. One bit is determined in one cycle, and the process of converting n-bit digital codes requires a total of n cycles. In the conventional n-bit SAR analog-to-digital converter, the capacitance of the total capacitor array unit 100 is 2 n C 0 when C 0 is the unit capacitance. One node of the comparator is connected to the reference voltage V ref and the other is connected to the capacitor array. However, in the SAR analog-to-digital converter according to the present invention, the first most significant bit (MSB) is calculated in the hold mode, and from the most significant bit (MSB) to the least significant bit (LSB) in the redistribution mode. This will be described in detail with reference to FIG. 2 showing the capacitor array unit 100 of the SAR analog-to-digital converter according to the present invention.

도 2는 본 발명에 따른 SAR 아날로그 디지털 변환기의 커패시터 어레이부를 설명하기 위한 도면이다.2 is a view for explaining a capacitor array unit of the SAR analog to digital converter according to the present invention.

도 2에 도시된 바와 같이, 본 발명에 따른 SAR 아날로그 디지털 변환기의 커패시터 어레이부(100)는, 복수개의 커패시터 배열(2n-1C)로 구성되고, 제어부(200)로부터 기준전압(Vref)에 해당하는 디지털 신호를 수신하여 제2 입력단자(COMP_N)로 차이전압을 출력하는 디지털 아날로그 변환부(120)와, 디지털 아날로그 변환부(120)와 병렬로 연결되고, 아날로그 입력전압(Vin)을 제1 입력단자(COMP_P)로 출력하는 부트스트래핑(Bootstrapping) 커패시터부(110)를 포함한다. 또한, 부트스트래핑(Bootstrapping) 커패시터부(110)의 일단에 연결된 스위치(SN -1)를 더 포함하여, MSB(most significant bit) 계산 결과에 따라 스위치(SN -1)를 온오프(on-off)시켜 부트스트래핑시켜주게 된다.As shown in FIG. 2, the capacitor array unit 100 of the SAR analog-to-digital converter according to the present invention includes a plurality of capacitor arrays 2 n-1 C, and the reference voltage Vref from the control unit 200. Is connected in parallel with the digital-analog converter 120 for receiving a digital signal corresponding to the digital signal and outputting the difference voltage to the second input terminal COMP_N, and the analog-output voltage V in It includes a bootstrapping capacitor unit 110 for outputting to the first input terminal (COMP_P). In addition, further comprising a switch (S N -1 ) connected to one end of the bootstrapping capacitor unit 110, the switch (S N -1 ) on and off (on) according to the most significant bit (MSB) calculation result -off) to bootstrap.

상기와 같이 구성된 본 발명에 따른 SAR 아날로그 디지털 변환기의 커패시터 어레이부(100)는, 아날로그 입력신호를 입력받아 아날로그 입력 전압(Vin) 및 기준전압(Vref)과 아날로그 입력전압(Vin)의 차이전압(Vref - Vin)을 샘플링하고, 또한 아날로그 입력전압(Vin)을 저장하여준다.The capacitor array unit 100 of the SAR analog-to-digital converter according to the present invention configured as described above, receives an analog input signal of the analog input voltage (V in ) and the reference voltage (V ref ) and analog input voltage (V in ) Difference voltage (V ref - sample the V in), and also allows to save the analog input voltage (V in).

여기서, 총 커패시턴스는 2n-1C0 + CBST 가 되는데, 2n-1C0는 디지털 아날로그 변환부(즉, CDAC(Capacitive DAC))(120)의 커패시턴스이고, CBST가 부트스트래핑(Bootstrapping) 커패시터부(110)의 커패시턴스이다. 여기서, CBST는 부트스트래핑으로만 사용되기 때문에, 커패시턴스 사이즈는 거의 단위 커패시턴스로 무시할 수 있다. 그러므로, 이 구조에 사용되는 총 커패시턴스 값은 기존 방법에 비하여 거의 절반이 된다.Where the total capacitance is 2 n-1 C 0 + C BST , where 2 n-1 C 0 is the capacitance of the digital analog converter (ie, CDAC (Capacitive DAC)) 120, and C BST is the capacitance of the bootstrapping capacitor unit 110. Here, since C BST is used only for bootstrapping, the capacitance size can be almost neglected as unit capacitance. Therefore, the total capacitance value used for this structure is almost half that of the conventional method.

이하에서는, 도 3을 참조하여 제안된 SAR 아날로그 디지털 변환기의 자세한 동작에 대해 설명하기로 한다. Hereinafter, the detailed operation of the proposed SAR analog-to-digital converter will be described with reference to FIG. 3.

도 3은 본 발명의 일 실시예에 따른 3-비트 SAR 아날로그 디지털 변환기의 동작을 설명하기 위한 도면이다.3 is a view for explaining the operation of the 3-bit SAR analog to digital converter according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 3-비트 SAR 아날로그 디지털 변환기의 총 커패시턴스는 5C0이며, 아날로그 입력 값이 비교기의 양쪽 노드에 다른 방식으로 입력된다. 여기서, 비교기의 한쪽 노드는 총 커패시턴스가 4C0인 디지털 아날로그 변환부(CDAC)가 연결되어 기준전압(Vref)과 아날로그 입력전압(Vin)의 차이전압(Vref - Vin)이 입력되며, 다른 한쪽 노드는 부트스트래핑 커패시터부(CBST)가 연결되어 아날로그 입력전압(Vin)을 입력받는다. 즉, 기존 방식에서는 2nC0의 커패시터에 기준전압(Vref)과 아날로그 입력전압(Vin)의 차이전압(Vref - Vin)을 샘플링하는 반면, 제안된 방식에서는 2n-1C0의 커패시터에 기준전압(Vref)과 아날로그 입력전압(Vin)의 차이전압(Vref - Vin)을, CBST에 아날로그 입력전압(Vin)을 샘플링한다. 이런 방식으로 입력을 받게 되면, 홀드 모드(Hold mode)에서는 자동적으로 MSB(most significant bit)를 계산할 수 있게 되므로, MSB(most significant bit)계산 시에는 스위칭 에너지 소모량이 없게 된다. 두 번째 비트(bit)의 계산부터 재분배 모드(Redistribution mode)가 진행된다. CBST의 부트스트래핑 여부는 MSB(most significant bit)계산 결과에 의해 결정되며 이어지는 디지털 아날로그 변환부(CDAC)의 동작은 MSB(most significant bit) 값에 의존하지 않고 동작한다.As shown in Fig. 3, the total capacitance of the 3-bit SAR analog-to-digital converter according to an embodiment of the present invention is 5C 0 , and the analog input value is input in different ways to both nodes of the comparator. Here, one node of the comparator is connected to a digital analog converter (CDAC) having a total capacitance of 4C 0 so that the difference voltage (V ref ) between the reference voltage (V ref ) and the analog input voltage (V in ) is connected. -V in ) is input, and the other node is connected to the bootstrapping capacitor (C BST ) to receive the analog input voltage (V in ). That is, in the conventional method, the difference voltage (V ref ) between the reference voltage (V ref ) and the analog input voltage (V in ) is applied to a capacitor of 2 n C 0 . - V in) for sampling the other hand, the proposed method, the 2 n-1 C reference voltage to the capacitor of 0 (V ref) and the analog input voltage (V in) difference voltage (V ref of -Sample V in ) and the analog input voltage (V in ) at C BST . When received in this way, the hold mode automatically calculates the most significant bit (MSB), so there is no switching energy consumption when calculating the most significant bit (MSB). The redistribution mode proceeds from the calculation of the second bit. Whether or not C BST bootstrapping is determined by the most significant bit (MSB) calculation result. The operation of the following digital analog converter (CDAC) operates regardless of the value of the most significant bit (MSB).

한편, 상기와 같이 구성된 본 발명에 따른 SAR 아날로그 디지털 변환기를 이용한 SAR 아날로그 디지털 변환방법은, 도시되어 있지는 않지만, SAR 아날로그 디지털 변환기에 아날로그 입력신호를 입력하는 단계, SAR 아날로그 디지털 변환기에 기준전압을 제공하는 단계, SAR 아날로그 디지털 변환기를 이용하여 디지털 코드(digital code)의 MSB(most significant bit)부터 LSB(least significant bit)까 지 비트를 판정하는 단계를 포함하게 된다. 여기서, 본 발명에 따른 SAR 아날로그 디지털 변환방법은, SAR 아날로그 디지털 변환기가 홀드 모드일 경우에는 최초 MSB(most significant bit)가 연산되고, SAR 아날로그 디지털 변환기가 재분배 모드일 경우에는, 연산된 최초 MSB(most significant bit)이후의 비트(bit)부터 LSB(least significant bit)까지 연산되도록 순차적으로 구현된다.Meanwhile, the SAR analog-to-digital conversion method using the SAR analog-to-digital converter according to the present invention configured as described above, although not shown, inputting an analog input signal to the SAR-analog-digital converter, providing a reference voltage to the SAR-analog-digital converter And determining the bits from the most significant bit (MSB) to the least significant bit (LSB) of the digital code using a SAR analog-to-digital converter. Here, the SAR analog to digital conversion method according to the present invention, when the SAR analog to digital converter is in the hold mode, the first MSB (most significant bit) is calculated, when the SAR analog to digital converter is in the redistribution mode, the calculated first MSB ( It is implemented in order to be calculated from bits after most significant bit to least significant bit.

따라서, 상기와 같은 본 발명에 따른 SAR 아날로그 디지털 변환기 및 변환방법에 의하여, 아날로그 입력 전압값을 비교기의 양쪽 노드에 각각 다른 식으로 샘플링된 값을 제공하여주는 것에 의하여, 스위칭 에너지 및 총 커패시터 사이즈를 감소시킬 수 있고, 총 출력 코드에 대해서 스위칭 에너지 소모량이 기존 방법에 비하여 균일하게 하여주는 것에 의하여, 에너지를 많이 소모하는 특정 코드에 대하여 선형성을 향상시킬 수 있으며, 총 커패시턴스의 값을 줄여줄 수 있게 된다.Therefore, according to the SAR analog-to-digital converter and the conversion method according to the present invention as described above, by providing the sampled value of the analog input voltage value to both nodes of the comparator differently, the switching energy and the total capacitor size By reducing the amount of switching energy consumption compared to the conventional method for the total output code, it is possible to improve the linearity for specific energy consuming codes and to reduce the value of total capacitance. do.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the detailed description, and the meaning and scope of the claims and their All changes or modifications derived from equivalent concepts should be construed as being included in the scope of the present invention.

도 1은 본 발명에 따른 SAR 아날로그 디지털 변환기의 구성을 설명하기 위한 블록도.1 is a block diagram for explaining the configuration of a SAR analog-to-digital converter according to the present invention.

도 2는 본 발명에 따른 SAR 아날로그 디지털 변환기의 커패시터 어레이부를 설명하기 위한 도면.2 is a view for explaining a capacitor array unit of the SAR analog to digital converter according to the present invention.

도 3은 본 발명의 일 실시예에 따른 3-비트 SAR 아날로그 디지털 변환기의 동작을 설명하기 위한 도면3 is a view for explaining the operation of the 3-bit SAR analog-to-digital converter according to an embodiment of the present invention;

Claims (7)

아날로그 입력신호를 입력받아 아날로그 입력 전압 및 기준전압과 상기 아날로그 입력전압의 차이전압을 샘플링하고, 또한 상기 아날로그 입력 전압을 저장하는 커패시터 어레이부;A capacitor array unit configured to receive an analog input signal and sample the difference voltage between the analog input voltage and the reference voltage and the analog input voltage, and store the analog input voltage; 상기 샘플링된 아날로그 입력전압 및 상기 차이전압을 각각 제1 입력단과 제2 입력단에 입력받아 상기 아날로그 입력전압과 상기 차이전압을 비교하는 비교부; 및 A comparator configured to receive the sampled analog input voltage and the difference voltage to a first input terminal and a second input terminal, respectively, and compare the analog input voltage and the difference voltage; And 상기 비교 결과에 따라 상기 커패시터 어레이부로 상기 기준전압에 해당하는 디지털 신호를 출력하는 제어부를 포함하고,And a controller for outputting a digital signal corresponding to the reference voltage to the capacitor array unit according to the comparison result. 상기 커패시터 어레이부는,The capacitor array unit, 복수개의 커패시터 배열로 구성되고, 상기 제어부로부터 상기 기준전압에 해당하는 디지털 신호를 수신하여 상기 제2 입력단자로 상기 차이전압을 출력하는 디지털 아날로그 변환부; 및A digital-to-analog converter comprising a plurality of capacitor arrays and receiving a digital signal corresponding to the reference voltage from the controller to output the difference voltage to the second input terminal; And 상기 디지털 아날로그 변환부와 병렬로 연결되고, 상기 아날로그 입력전압을 상기 제1 입력단자로 출력하는 부트스트래핑(Bootstrapping) 커패시터부를 포함하는,A bootstrapping capacitor unit connected in parallel with the digital analog converter and outputting the analog input voltage to the first input terminal; SAR 아날로그 디지털 변환기.SAR analog to digital converter. 제1항에 있어서,The method of claim 1, 상기 커패시터 어레이부의 입력단에 연결되고, 상기 제어부에 의하여 상기 SAR 아날로그 디지털 변환기가 샘플 모드 및 홀드 모드로 동작되는 경우에는 온(on)되고, 상기 SAR 아날로그 디지털 변환기가 재분배 모드로 동작되는 때에는 오프(off)되는 스위치부를 더 포함하는,It is connected to the input terminal of the capacitor array unit, and is turned on when the SAR analog-to-digital converter is operated in the sample mode and the hold mode by the controller, and is off when the SAR analog-to-digital converter is operated in the redistribution mode. Further comprising a switch unit) SAR 아날로그 디지털 변환기.SAR analog to digital converter. 삭제delete 제1항에 있어서,The method of claim 1, 상기 커패시터 어레이부는, 상기 SAR 아날로그 디지털 변환기가 홀드 모드일 경우에는 최초 MSB(most significant bit)가 연산되고, 상기 SAR 아날로그 디지털 변환기가 재분배 모드일 경우에는, 상기 연산된 최초 MSB(most significant bit)이후의 비트(bit)부터 LSB(least significant bit)까지 연산되는,The capacitor array unit, when the SAR analog-to-digital converter is in the hold mode, the first most significant bit (MSB) is calculated, when the SAR analog-to-digital converter is in the redistribution mode, after the calculated first significant bit (MSB) Computed from bits of to significant least bit (LSB), SAR 아날로그 디지털 변환기.SAR analog to digital converter. 제4항에 있어서,5. The method of claim 4, 상기 부트스트래핑(Bootstrapping) 커패시터부의 일단에 연결된 스위치를 더 포함하여, 상기 MSB(most significant bit) 계산 결과에 따라 상기 스위치를 온오프(on-off)시켜 부트스트래핑시키는,Further comprising a switch connected to one end of the bootstrapping capacitor portion, to bootstrapping the switch on-off according to the most significant bit (MSB) calculation result, SAR 아날로그 디지털 변환기.SAR analog to digital converter. 제1항에 있어서,The method of claim 1, 상기 복수개의 커패시터 배열은,The plurality of capacitor arrays, 상기 SAR 아날로그 디지털 변환기가 N비트의 디지털 코드를 변환하기 위하여, C0가 단위 커패시턴스 일 경우에, 2N-1C0의 커패시턴스를 가지는,In order for the SAR analog-to-digital converter to convert an N-bit digital code, when C 0 is unit capacitance, it has a capacitance of 2 N-1 C 0 , SAR 아날로그 디지털 변환기.SAR analog to digital converter. 삭제delete
KR1020090004052A 2009-01-19 2009-01-19 SAR analog-to-digital converter KR101056380B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090004052A KR101056380B1 (en) 2009-01-19 2009-01-19 SAR analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090004052A KR101056380B1 (en) 2009-01-19 2009-01-19 SAR analog-to-digital converter

Publications (2)

Publication Number Publication Date
KR20100084746A KR20100084746A (en) 2010-07-28
KR101056380B1 true KR101056380B1 (en) 2011-08-12

Family

ID=42643943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090004052A KR101056380B1 (en) 2009-01-19 2009-01-19 SAR analog-to-digital converter

Country Status (1)

Country Link
KR (1) KR101056380B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975002B1 (en) * 2013-02-15 2019-05-03 광주과학기술원 Successive Approximation Register Analog to Digital Converter and Converting Method Thereof
KR101660416B1 (en) * 2015-01-06 2016-09-28 울산과학기술원 Sar-adc apparatus using cds and sampling method thereof
KR102263766B1 (en) 2015-08-31 2021-06-09 에스케이하이닉스 주식회사 Analog digital converting device for converting image signal
KR101878593B1 (en) * 2017-02-17 2018-07-13 서울대학교산학협력단 Analog to digital converter and operating method thereof
KR101986699B1 (en) * 2017-12-14 2019-06-07 광주과학기술원 Successive approximation register analog digital converter and operating method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117321A (en) * 2004-06-10 2005-12-14 전자부품연구원 Successive approximation register adc reusing a unit block of adc for implementing high bit resolution
US7265708B2 (en) * 2005-02-24 2007-09-04 Microchip Technology Incorporated Analog-to-digital converter with interchangeable resolution and sample and hold amplifier channels

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117321A (en) * 2004-06-10 2005-12-14 전자부품연구원 Successive approximation register adc reusing a unit block of adc for implementing high bit resolution
US7265708B2 (en) * 2005-02-24 2007-09-04 Microchip Technology Incorporated Analog-to-digital converter with interchangeable resolution and sample and hold amplifier channels

Also Published As

Publication number Publication date
KR20100084746A (en) 2010-07-28

Similar Documents

Publication Publication Date Title
CN108574487B (en) Successive approximation register analog-to-digital converter
US8508400B2 (en) Successive approximation register analog to digital converter and conversion method thereof
US8390501B2 (en) Successive approximation register ADC with a window predictive function
EP2053748B1 (en) Analogue-to-digital converter and method for using the same
KR101501881B1 (en) SAR-ADC with spilt dual capacitive array
US10886937B1 (en) Method to embed ELD DAC in SAR quantizer
CN105391451A (en) Successive approximation register analog to digital converter (SAR ADC) and switching method during analog-digital conversion thereof
US20140002286A1 (en) Adc with sample and hold
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
US8730080B2 (en) Analog-to-digital converters and pipeline analog-to-digital converters
KR20100031831A (en) The multi-stage successive approximation register analog digital converter and analog digital converting method using the same
KR101419804B1 (en) Analog digital converting device
US9467161B1 (en) Low-power, high-speed successive approximation register analog-to-digital converter and conversion method using the same
KR102017310B1 (en) Successive approximation register analog digital converter and operating method thereof
CN108631778B (en) Successive approximation analog-to-digital converter and conversion method
KR101056380B1 (en) SAR analog-to-digital converter
CN111313903B (en) Successive Approximation Register (SAR) analog-to-digital converter (ADC) dynamic range extension
KR100696945B1 (en) Successive approximation register adc reusing a unit block of adc for implementing high bit resolution
Kim et al. An energy-efficient dual sampling SAR ADC with reduced capacitive DAC
KR101568228B1 (en) Analog digital converter and method based on charge sharing and charge redistribution
KR101823435B1 (en) Sar adc based on successive scaling of reference voltage
Lin et al. Multi-step capacitor-splitting SAR ADC
CN114499533B (en) Low-power-consumption capacitor array for sensor and switching method thereof
JPH1070463A (en) Analog/digital converter circuit
CN109690954B (en) High-efficiency successive approximation register analog-to-digital converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee