KR101055600B1 - Processing Method of Thin Film Substrate - Google Patents
Processing Method of Thin Film Substrate Download PDFInfo
- Publication number
- KR101055600B1 KR101055600B1 KR1020057020583A KR20057020583A KR101055600B1 KR 101055600 B1 KR101055600 B1 KR 101055600B1 KR 1020057020583 A KR1020057020583 A KR 1020057020583A KR 20057020583 A KR20057020583 A KR 20057020583A KR 101055600 B1 KR101055600 B1 KR 101055600B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film substrate
- nano
- tracks
- vias
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K2211/00—Thermometers based on nanotechnology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Spectrometry And Color Measurement (AREA)
Abstract
Description
본 발명은 일반적으로 하나 이상의 인쇄 회로 기판(printed circuit boards or cards)을 생산하기 위하여, 복수의 처리 단계(process or processing steps)로 처리된 박막 기판에 관한 것이다. BACKGROUND OF THE INVENTION The present invention generally relates to thin film substrates processed in a plurality of process or processing steps to produce one or more printed circuit boards or cards.
본 발명의 박막 기판은 500㎛ 보다 얇은 두께를 갖는 기판을 처리하기 위한 것이다.The thin film substrate of the present invention is for processing a substrate having a thickness thinner than 500 mu m.
용어 "인쇄 회로 기판"은, 첫째로는 아래에 설명되는 식으로 처리되고, 둘째로는 그렇게 처리된 복수의 박막 기판을 서로 결합시킬 수 있는 단일 박막 기판을 만들기 위한 것으로서, 이런 식으로, 본 발명의 설명과 가르침에 따라 장점을 가지게 처리된 인쇄 회로 기판은 그러한 층 구조와 관련된 표면으로부터 매우 멀리 부착될 수 있는 다층 인쇄 회로 기판을 제공할 수 있다.The term "printed circuit board" is firstly processed in the manner described below, and secondly to make a single thin film substrate capable of joining together a plurality of the thin film substrates so treated, in this way, Printed circuit boards that have been treated with advantages in accordance with the description and teachings of can provide a multilayer printed circuit board that can be attached very far from the surface associated with such layer structures.
박막 기판을 사용함으로써 유연성 인쇄 회로 기판을 제조할 수 있게 되는데, 여기서 유연성은 층의 개수 및 각 층의 두께의 선택에 의해 감소된다. The use of thin film substrates makes it possible to produce flexible printed circuit boards, where flexibility is reduced by the choice of the number of layers and the thickness of each layer.
대책 또는 목적을 단순화시키기 위해, 다음의 설명은 박막 기판에 형성된 단일(single) 유연성 인쇄 회로 기판의 설명으로만 제한하기로 한다. In order to simplify the countermeasure or purpose, the following description will be limited only to the description of a single flexible printed circuit board formed on a thin film substrate.
그와 같이 제조된 상기 유연성 인쇄 회로 기판은 각각, 박막 기판을 통과(또 는 관통)하는 복수의 비아(vias)를 포함하여 구성될 것이며, 하나 이상의 전기 회로를 형성할 수 있도록, 회로(circuitry)를 통해, 거리를 두고 서로 반대방향을 향하는(faced-away) 표면을 따른 전기적 연결을 형성한다.The flexible printed circuit board thus produced will each comprise a plurality of vias that pass through (or pass through) a thin film substrate, so as to form one or more electrical circuits. Through, form an electrical connection along the faced-away surfaces at a distance.
본 발명은 본질적으로, 단일층(one-layer) 인쇄 회로 기판의 제작(provision)이 가능하도록, 복수의 처리 단계로 수행되는, 벌크재(bulk material)로서의 박막 기판의 연속 처리를 확립하고 그것을 기초로 한다. The present invention essentially establishes and based on continuous processing of a thin film substrate as a bulk material, which is carried out in a plurality of processing steps, to enable provision of a one-layer printed circuit board. Shall be.
복수의 처리 단계로 수행되는 그러한 연속 처리는 공지된 방법에 따라 그리고 다음과 같은 본 발명의 순서로 장점이 많게 이루어질 수 있다: Such continuous processing carried out in a plurality of processing steps can be advantageously made according to known methods and in the following order of the invention:
a; 벌크재로서 상기 박막 기판의 전체 또는 적어도 선택된 특정 표면부(selected surface sections)를 이온의 형태와 같은 가속 입자(accelerated particles)로 처리되도록 하는 단계, a; Subjecting the entirety or at least selected surface sections of the thin film substrate as bulk material to accelerated particles, such as in the form of ions,
b; 적어도 몇몇의 입자들이, 확실성이 매우 높게, 박막 기판을 통과하여 그에 따라 소위 나노-와이어(nano-wires)를 연속적으로 형성하고, 상기 박막 기판을 가로지르는 잠재적인 나노-트랙들(latent nano-tracks)로 간주되는 트랙들을 형성하기에 아주 충분하도록, 입자에 결합되거나 배치된 운동에너지가 선택되도록 하기 위해, 입자들이 상기 박막 기판의 표면의 선택된 부위에 부딪힐 때, 그 입자들의 속도, 그리고 그 입자들의 서로 관련된 질량(mutual related mass)의 선택을 허용하는 단계,b; At least some of the particles, with very high certainty, pass through the thin film substrate and subsequently form so-called nano-wires, and potentially nano-tracks across the thin film substrate. When the particles strike a selected area of the surface of the thin film substrate so that the kinetic energy bound or disposed on the particle is selected so that it is sufficient to form tracks considered to be), and the particle's velocity Allowing the selection of their mutual related mass,
c; 그 중 다수가 박막 기판을 완전히 가로지르는 복수의 리얼 및 결합 나노-트랙(real and co-ordinated nano-tracks)을 형성하기 위해, 공지된 방법에서와 같 이, 상기 나노-와이어 또는 선택된 잠재적 횡단 나노-트랙(latent traversing nano-tracks)의 처리를 허용하는 단계, c; Many of these nanowires or selected potential transverse nanos, as in known methods, to form a plurality of real and co-ordinated nano-tracks completely across the thin film substrate. Allowing the processing of latent traversing nano-tracks,
d; 박막 기판을 관통하는 비아의 형성을 위해, 적어도 선택된 리얼 나노-트랙을, 공지된 방법으로, 우수 또는 준우수 전기 전도 특성(good or semi-good electrically conducting properties)을 갖는 것이 좋은 재료로 채우도록 하는 단계와, 그리고d; For the formation of vias through the thin film substrate, at least selected real nano-tracks are, in a known manner, filled with a good material having good or semi-good electrical conducting properties. Step, and
e; 우수 또는 준우수 전기 전도 특성을 갖는 박막 기판의 서로 반대방향을 향하는 표면에 부착된 하나 또는 바람직하게는 두가지 재료의 스트링(strings)에 의해 표면-배향된 전기 회로(surface-oriented electric circuitry)를 통해 상기 복수의 관통 비아(through-passing vias)의 전기적 상호연결을 허용하는 단계. e; Through surface-oriented electric circuitry by one or preferably two strings of material attached to opposite surfaces of a thin film substrate having good or quasi-conductivity properties. Allowing electrical interconnection of the plurality of through-passing vias.
정의:Justice:
잠재적 나노-트랙(latent nano-tracks) 또는 나노-와이어(nano-wires)라는 벌크재로 사용되는 박막 기판을 관통하고, 그에 따라 박막 기판을 관통하는 일반적으로, 이방성과 같은, 수직 나노 와이어를 만들어내는, 가속 입자들, 바람직하게는 이온에 의해 초래되는 세선-유사 재료 변형(thin wire-like material modification)을 가리키기 위한 것이며, 그러한 나노-와이어의 재료 구성은 박막 기판의 나머지 재료 구성보다 더 높은 에너지를 갖는 재료 구성으로 변화되고, 그러한 변화된 재료 구성은, 박막 기판을 통한 입자 또는 이온의 이동 방향으로의, 화학 식각(chemical etching)과 같은, 식각이 가능한 것으로 밝혀졌다.Vertical nanowires, such as anisotropy, typically penetrate through thin film substrates used as bulk materials called latent nano-tracks or nano-wires, thereby penetrating thin film substrates. It is intended to indicate thin wire-like material modification caused by accelerated particles, preferably ions, wherein the material configuration of such nano-wires is higher than the rest of the material configuration of the thin film substrate. It has been found that the material composition has energy, and that changed material composition is capable of etching, such as chemical etching, in the direction of movement of particles or ions through the thin film substrate.
리얼 나노-트랙(al nano-tracks)이라는 말은, 상기 식각을 통해, 상술한 나노-트랙 또는 나노-와이어의 재료 구성이 바뀌고(removed), 이렇게 하여, 가는 관통공(thin through-holes) 또는 리얼 트랙이 만들어지는 것을 나타내기 위한 것이다. The term "al nano-tracks" means that through the etching, the material composition of the nano-tracks or nano-wires described above is changed, and thus thin through-holes or This is to indicate that a real track is being created.
비아(via) 또는 마이크로비아(microvia)이라는 말은, 적어도 하나의 리얼 나노-트랙, 바람직하게는 복수의 관통공 또는 리얼 나노-트랙의 결합(co-ordination)이 박막 기판의 서로 반대방향을 향하는 표면부 사이에 뻗어있는 재료로 채워지는 것을 나타내기 위한 것이다. 본 명세서에서 선택된 재료는 현저하게 우수한 전도성을 가지는 재료 및/또는 선택된 준-우수 전도성을 갖는 재료인 것이 좋다. The term via or microvia means that the co-ordination of at least one real nano-track, preferably a plurality of through-holes or real nano-tracks, is directed against each other in the thin film substrate. It is intended to be filled with a material extending between the surface portions. The material selected herein is preferably a material with remarkably good conductivity and / or a material with selected quasi-excellent conductivity.
상술한 특성의 방법 및 장치는 복수의 상이한 구체예로서 이미 공지되어 있다. The methods and apparatus of the above-described features are already known as a plurality of different embodiments.
이를 소개하자면, 전기적 절연 재료를 관통하여, 나노-트랙 또는 나노-와이어를 형성하는 가속 입자 또는 이온에 관한 지식(understanding)은 1960년대에 이미 명백하였고 사용되었는데, 이는 지구의 대기를 통해 도달된 우주 입자들이 수많은 절연 재료들에 영구 트랙(permanent tracks)을 만들었다는 점에서 지질학 및 우주론 내에서 중요한 것으로 여겨졌기 때문이라고 말할 수 있는데, 이러한 과학기술은 본 발명에도 이용될 것이다.Introducing this, the knowledge of the accelerating particles or ions that penetrate electrically insulating materials to form nano-tracks or nano-wires was already apparent and used in the 1960s, when space particles reached through the Earth's atmosphere. It can be said that they were considered important within geology and cosmology in that they made permanent tracks in numerous insulating materials, which would be used in the present invention.
본 발명의 배경 및 본 발명이 기초로 하는 기술적 조건들과 시간적으로 더 밀접하게 관련된 예시로서, 미카엘 린데버그(Mikael Lindeberg)의 "이온 트랙 리쏘그라피에 의한 높은 단차비 마이크로시스템 제조(High Aspect Ratio Microsystem Fabrication by Ion Track Lithography)"라는 명칭의 국제표준일련번호(ISSN) 제1104-232X호 또는 국제표준도서번호(ISBN) 제91-554-5515-8호인 간행물의 내용이 언급될 수 있을 것이다.As an example more closely related in time to the background of the present invention and the technical conditions upon which the present invention is based, Michael Lindeberg's "High Aspect Ratio Microsystem by Ion Track Lithography" References may be made to publications entitled International Standard Serial Number (ISSN) 1104-232X or International Standard Book Number (ISBN) 91-554-5515-8 entitled "Fabrication by Ion Track Lithography."
상기 문헌의 52 페이지와 도 49에는, 솔레노이드(solenoid) 형상인 인덕터 코일(inductor coil)이 직렬로 연결된 복수의 비아 또는 마이크로비아에 의해 구성되는 방법이 나타나 있으며, 여기서, 모든 마이크로비아는 위에서 소개한 공지의 방법으로 그리고 하나의 그리고 동일한 금속 재료로 형성되고, 박막 기판을 통해 그리고 상기 박막 기판의 서로 반대방향을 향하는 표면과 평행하게 배향되는 것으로서, 상기 박막 기판의 서로 반대방향을 향하는 표면에는, 전기적으로 그리고 동일한 금속 재료에 의해 형성된 마이크로비아를 하나의 코일로서 상호연결하고 그에 따라, 유연성 회로 장치를 형성하기 위한 필수 회로(requisite circuitry)가 구비된다. On page 52 and FIG. 49 of the document, there is shown a method in which a solenoid-shaped inductor coil is composed of a plurality of vias or microvias connected in series, where all microvias are described above. It is formed in a known manner and made of one and the same metal material, oriented through the thin film substrate and in parallel with the opposite surfaces of the thin film substrate, wherein And microvias formed by the same metal material as one coil, thereby providing requisite circuitry for forming a flexible circuit arrangement.
이 방식으로 제조된 유연성 회로 장치는 인쇄 회로 기판에 인쇄 회로의 부착(application)과 비교될 수 있어야 한다.Flexible circuit devices manufactured in this manner should be comparable to the application of printed circuits to printed circuit boards.
본 발명과 관련된 기술 분야와 예측될 수 있는 장점많은 용도는 국제특허공개 제WO-A1-99/41592호에 도시되고 기술되어 있다. TECHNICAL FIELD AND PROJECTABLE ADVANTAGES Many applications are shown and described in WO-A1-99 / 41592.
본 명세서에는, 여러가지 방법들과 가스 센서-결합 검출기가 도시되고 기술되어 있다.Various methods and gas sensor-coupled detectors are shown and described herein.
그 중에서도, 특히, 가스 센서-결합 검출기의 생산을 가능하게 하고, 가스셀(2)을 관통하는 적외선(infrared light rays)과 같은 전자기파의 검출을 가능하게 하기 위한 방법이 제공되며, 상기 가스셀은, 상기 전자기파에 대한 높은 반사특성을 갖는 표면을 형성할 수 있도록, 하나 또는 그 이상의 상이한 금속 층(M1, M2)으로 코팅된 가스셀(2) 또는 캐비티(21)의 내측에 벽부(21C, 21D, 21E)를 형성하는 표면 또는 표면의 부분에 의해, 측정 또는 평가의 목적으로, 일정량의 가스(G)를 수용할 수 있는 하나의 캐비티(21)를 형성한다. Among other things, a method is provided for enabling the production of a gas sensor-coupled detector and for enabling the detection of electromagnetic waves, such as infrared light rays penetrating the
상기 검출기(3)는, 국소 구조(topographic structure)를 나타내는 표면부(surface area) 또는 표면부들을 가지며, 전기적으로 비-전도성인 토대(electrically non-conducting substratum)에 형성된, 열 요소(thermal elements)의 형태로 된 하나 또는 그 이상의 광-수신 수단(light-receiving means)으로 구성되며, 상기 표면부들은 서로 90°로 떨어진 입사(incidence) 각도로 국소 표면 구조(topographic surface structures)에 부착된 제1 및 제2의 전기 전도 금속층으로 코팅된다.The detector 3 has a surface area or surface parts exhibiting a topographic structure and is formed on an electrically non-conducting substratum. And one or more light-receiving means in the form of a first surface portion which is attached to the topographic surface structures at an angle of incidence separated by 90 ° from each other. And a second electrically conductive metal layer.
특히, 상기 가스셀-결합 캐비티(21)는, 제1 파트(2A)와, 제2 파트로 명명된 파트부(part portion)(2B)로 된 컵 형상의 토대(substratum)(B)에 의해 형성되어야 한다. In particular, the gas cell-binding cavity 21 is formed by a cup-shaped substratum B consisting of a first part 2A and a part portion 2B designated as a second part. It must be formed.
검출기-결합 국소 구조(3)는, 상기 토대를 위한 제1 파트부 및/또는 상기 컵-형상부의 하나의 파트부가 배치되어야 한다.The detector-coupled local structure 3 should be arranged with one part part for the foundation and / or one part part with the cup-shaped part.
상기 토대(B)는 마찬가지로 검출기-결합 회로 장치(1b)를 형성하기에 적합한 하나 또는 그 이상의 부가 파트부를 가져야 한다.The foundation B should likewise have one or more additional part parts suitable for forming the detector-coupled
발명의 요약Summary of the Invention
기술적 문제Technical issues
제기된 하나 또는 그 이상의 기술적 문제에 대한 해결책을 제공하기 위해 당업자들이 처음에 해야 할 기술적 고려 사항은, 필요한 수단의 필수적인 선택뿐 아니라 취해져야 하는 대책(measures) 및/또는 그 대책의 순서(sequence)에 대한 필수적인 통찰이라는 사실에 유의한다면, 이러한 관점에서, 다음의 기술적 문제들은 본 발명의 창작 및 형성에 적절하여야 한다.Technical considerations initially made by those skilled in the art to provide a solution to one or more of the technical issues raised are not only an essential choice of necessary means, but also measures and / or a sequence of measures to be taken. In view of the fact that it is an essential insight into the following, the following technical problems should be appropriate to the creation and formation of the present invention.
상술된 바와 같은 종래 기술을 고려하면, 공지된 기본적 조건들에 따라, 하나의 그리고 위에서 소개한 바와 같이 벌크재로서 박막 기판을 사용하고 처리함으로써, 동일한 금속 재료를 사용하여 박막 기판에 환형 인덕턴스(toroidal inductance)가 형성되게 하기 위해, 콜드 및 핫 조인트를 갖는 하나의 전기적 열전대를 형성하고 그리고/또는 복수의 전도성 또는 반도체 재료를 사용하여, 전기 회로 장치를 형성하기 위한 조건들을 만들어 냄에 있어, 한편, 취해져야 할 단계들 및/또는 이와 관련된 중요성과 장점을 실현할 수 있는 것을 기술적 문제로 보아야 한다.In view of the prior art as described above, according to known basic conditions, toroidal to the thin film substrate using the same metal material by using and treating the thin film substrate as a bulk material as one and introduced above. in forming one electrical thermocouple with cold and hot joints and / or using a plurality of conductive or semiconducting materials to create the inductance, while creating conditions for forming the electrical circuit device, It should be viewed as a technical problem to be able to realize the steps to be taken and / or the importance and advantages associated with it.
그와 관련하여, 금속 재료와 같은, 적어도 두 개의 상이한 재료에 의해, 박막 기판 내측에 구성되고, 위에서 소개한 국제 특허 공보에 기술된 기술적 분야에 적합한 광-검출 장치(light-detecting unit)를 제공하도록 하는 것을 기술적 문제로 보아야 한다. In that regard, at least two different materials, such as metal materials, are provided inside the thin film substrate and provide a light-detecting unit suitable for the technical field described in the above-mentioned International Patent Publication. It should be viewed as a technical problem.
또한, 하나의 표면이 하나의 핫 조인트(hot joint)의 역할을 할 수 있어야 하고 그 반대방향을 향하는 다른 표면이 하나의 콜드 조인트(cold joint)의 역할을 할 수 있어야 하는 박막 기판을 통해 배향된 마이크로비아를 사용하거나 이를 토대로 한 하나의 전기적 열전대의 형성을 가능하게 하는 것을 기술적 문제로 보아야 한다.In addition, one surface must be able to serve as one hot joint and the other surface facing in the opposite direction must be oriented through the thin film substrate so that it can serve as one cold joint. It should be seen as a technical problem to enable the formation of a single electrical thermocouple using or based on a microvia.
복수의 나노-트랙 및 마이크로비아가 관통하여 뻗어있는 박막 기판을 사용함으로써, 마이크로비아를 형성하기 위해 처리된 상기 리얼 나노-트랙을 사용하여 동일하거나 상이한 금속 재료 또는 선택된 말단부(end area) 또는 결과에 적합한 다른 재료를 갖는 복수의 전기 회로 장치를 제공할 수 있는 것과 관련된 장점과 중요성을 실현할 수 있어야 하는 것을 기술적 문제로 보아야 한다.By using a thin substrate with a plurality of nano-tracks and microvias extending therethrough, the real nano-tracks processed to form the microvias can be used to select the same or different metal materials or selected end areas or results. It should be seen as a technical problem to be able to realize the advantages and importance associated with being able to provide a plurality of electrical circuit devices with other suitable materials.
그와 관련하여, 제1의 선택된 특정 마이크로비아에 대해 제1 금속 재료를 선택하게 하는 것, 제2의 선택된 특정 마이크로비아에 대해 제2의 다른 금속 재료를 선택하게 하는 것, 그리고 제3의 선택된 특정 마이크로비아에 대해 제3의 재료 등을 선택하게 하는 것과 관련된 장점과 중요성을 실현할 수 있어야 하는 기술적 문제가 있다. In that regard, causing a first metal material to be selected for the first selected particular microvia, causing a second other metal material to be selected for the second selected particular microvia, and a third selected There is a technical problem to be able to realize the advantages and importance associated with selecting a third material or the like for a particular microvia.
또한, 특정의 선택된 마이크로비아에 대해 전기적으로 반도체 특성을 가지는 재료를 선택하게 하는 것과 관련된 장점과 중요성을 실현할 수 있어야 하는 것이 기술적 문제로 고려되어야 한다.In addition, it should be considered a technical issue to be able to realize the advantages and importance associated with selecting a material that is electrically semiconducting for a particular selected microvia.
그와 관련하여, 상이한 금속 재료들로 하여금 박막 기판을 완전히 통해 뻗어있는 인접 및 결합 마이크로비아에 형성되고 공급될 열 요소에 포함되게 하는 것과 관련된 장점과 중요성을 실현시킬 수 있는 것에 기술적 문제가 있다.In that regard, there is a technical problem in that it is possible to realize the advantages and importance associated with allowing different metal materials to be included in the thermal element to be formed and supplied in adjacent and bonded microvias extending completely through the thin film substrate.
그러한 열전대를 위해, 이렇게 형성된 복수의 제1 리얼 나노-트랙으로 하여금 복수의 제1 비아 또는 마이크로비아의 형성을 위해, 전기적 또는 다른 선택된 특성을 갖는 제1 재료로 채워지게 하고, 이렇게 형성된 복수의 제2 나노-트랙으로 하여금 복수의 제2 비아 또는 마이크로비아의 형성을 위해, 전기적 또는 다른 선택된 특성을 갖는 제2 재료로 채워지게 하는 것과 관련된 장점과 중요성을 실현할 수 있는 것에 기술적 문제가 있으며, 여기서 상기 제1 및 제2 비아의 제1 재료 및 제2 재료가 온도-의존 기전력(electro-mechanic force; EMF)의 발생을 위해 서로 다른 열전기적 특성을 갖도록 선택되어야 한다.For such thermocouples, the plurality of first real nano-tracks thus formed are filled with a first material having electrical or other selected properties for the formation of the plurality of first vias or microvias, There is a technical problem in that it is possible to realize the advantages and importance associated with having 2 nano-tracks filled with a second material having electrical or other selected properties for the formation of a plurality of second vias or microvias, wherein The first and second materials of the first and second vias should be selected to have different thermoelectric properties for the generation of temperature-dependent electromotive force (EMF).
그러므로, 회로로서 박막 기판에 표면-부착된 전기 전도 재료로 하여금 박막 기판의 양 측면에 부착되게 하고, 또한, 선택되고 지정된 회로에 의해, 제1 재료가 배치된 제1 비아와 제2 재료가 배치된 제2 비아를 직렬 연결과 같이 상호연결하고 그리고/또는 그러한 복수의 직렬 연결과 같은 평행 연결(parallel connection)을 제공하도록 전기적으로 허용하기 위해 분포되고 그리고/또는 적합화되는 것과 관련된 장점과 중요성을 실현할 수 있는 것에 기술적 문제가 있다.Therefore, the electrically conductive material surface-attached to the thin film substrate as a circuit is attached to both sides of the thin film substrate, and further, by the selected and designated circuit, the first via and the second material on which the first material is disposed are disposed. The advantages and importance associated with being distributed and / or adapted to electrically connect the second vias to be interconnected as a series connection and / or to provide a parallel connection such as a plurality of such series connections. There is a technical problem with what can be realized.
또한, 직렬 연결에 포함된 첫번째 비아와 상기 직렬 연결에 포함된 마지막 비아로 하여금, 박막 기판의 측면들 또는 표면들 중의 하나에 위치된 복수의 핫 조인트를 가지며, 상기 박막 기판의 반대방향을 향하는 다른 측면 또는 표면에 위치된 복수의 콜드 조인트를 가지는, 목적에 적합한 하나의 전기적 열전대를 형성하도록 특정 표면-관련 회로(surface-related circuitry)를 통해, 결합되게 하는 것과 관련된 장점과 중요성을 실현할 수 있는 것에 기술적 문제가 있다.In addition, the first via included in the series connection and the last via included in the series connection have a plurality of hot joints located on one of the sides or surfaces of the thin film substrate, the other side facing the opposite direction of the thin film substrate. It is possible to realize the advantages and importance associated with being coupled through specific surface-related circuitry to form one electrical thermocouple suitable for the purpose, having a plurality of cold joints located on the side or surface. There is a technical problem.
이렇게 처리된 박막 기판으로 하여금 스펙트럼 분석에 적합한 검출기 내측의 주파수-적합 광 수신기(frequency-adapted light receivers)와 같은 하나 또는 그 이상의 광 수신기의 역할을 할 수 있게 하고, 여기서, 박막 기판의 제1 표면부가 제1의 선택된 주파수를 위한 제1 전기적 열전대로 적합하게 될 수 있고, 동일한 박막 기판의 제2 표면부가 제2의 선택된 주파수를 위한 제2 전기적 열전대로 적합하게 될 수 있는 것과 관련된 장점과 중요성을 실현할 수 있는 것에 기술적 문제가 있다.The thin film substrate thus processed can serve as one or more optical receivers, such as frequency-adapted light receivers inside a detector suitable for spectral analysis, wherein the first surface of the thin film substrate Additional advantages and importance associated with being able to be adapted to the first electrical thermocouple for the first selected frequency, and that the second surface portion of the same thin film substrate can be adapted to the second electrical thermocouple for the second selected frequency. There is a technical problem with what can be realized.
선택된 표면부, 즉, 박막 기판의 외면의 대부분 또는 작은 부분 또는 전체로 하여금, 나노-와이어의 리얼 나노-트랙 및 마이크로비아로의 처리 후에, 상기 열전대에 추가하여, 마찬가지로 반도체 구성요소를 포함하여 구성될 수 있어 유리한 다른 전기 회로 및/또는 회로 장치에 적합한 전기 회로를 위한 조건을 만들어내기 위해 비중이 큰 가속 입자(heavy accelerated particles) 또는 이온으로 처리되게 하는 것과 관련된 장점과 중요성을 실현하는 것에 또한 기술적 문제가 있다.The selected surface portion, ie, most or a small portion or the entirety of the outer surface of the thin film substrate, after the treatment of the nano-wires with the real nano-tracks and microvias, in addition to the thermocouple, likewise comprises a semiconductor component It is also technical to realize the advantages and importance associated with being treated with heavy accelerated particles or ions to create conditions for electrical circuits that may be advantageous for other electrical circuits and / or circuit devices that are advantageous. there is a problem.
입자 또는 이온에 주어진 운동 에너지를, 충분한 확실성을 가지고 입자의, 80%와 같이, 선택된 적어도 일부가 상기 박막 기판을 관통하고, 그에 따라 횡단하고 그리고 완전히 관통하는 잠재적 나노-와이어(traversing and completely penetrating latent nano-wires)를 형성하도록 크게 충분하게 선택되도록 하는 것과 관련된 장점과 중요성을 실현할 수 있는 것에 기술적 문제가 있으며, 이에 따라 선택된 밀도 및/또는 선택된 저항값을 갖는 하나 또는 그 이상의 마이크로비아를 형성할 수 있게 결합되고 처리된다.Potential nano-wires traversing and completely penetrating latent at least some of the selected kinetic energy given to the particles or ions, such as 80% of the particles with sufficient certainty, penetrate, thus traverse and fully penetrate the thin film substrate There is a technical problem in being able to realize the advantages and importance associated with having a large enough selection to form nano-wires, thereby forming one or more microvias with selected density and / or selected resistance values. Combined and processed.
첫째로, 제1의 선택되고 결합되며, 인접하게 관련된(adjacent related), 마이크로비아로 하여금 상기 전기적 열전대를 형성하게 하고, 그리고 둘째로, 제2의 선택되고 결합되며, 인접하게 관련된, 마이크로비아로 하여금 상기 전기적 열전대가 아닌 다른 형태의 전기 회로를 형성하도록 하기 위하여, 상기 리얼 나노-트랙으로 하여금 다음의 명명된 "텐팅" 프로세스"tenting" process) [표면 부분들만을 처리하는 것을 의미함]에서, 마스킹 프로세스(masking process)와 유사한 방법에 의해 형성되고 그리고/또는 결합되게 하는 것과 관련된 장점과 중요성을 실현하는 것이 또한 기술적 문제이다.Firstly, causing the first selected, coupled, adjacently related microvia to form the electrical thermocouple, and secondly, the second selected, coupled, adjacently associated microvia. In order for the real nano-track to form an electrical circuit other than the electrical thermocouple, in the following named " tenting " process (meaning to process only surface portions), It is also a technical problem to realize the advantages and importance associated with being formed and / or combined by a method similar to the masking process.
상기 제1 비아를 형성하기 위하여 제1의 선택된 리얼 나노-트랙으로 하여금 선택된 처리 및 제1의 마스킹 또는 텐팅에 의해 제1의 전기 전도 재료로 채워지게 하는 것 그리고 상기 제2 비아를 형성하기 위하여 제2의 선택된 리얼 나노-트랙으로 하여금 선택된 처리 및 선택된 다른 마스킹 또는 텐팅에 의해, 그러나 바람직하게는 동일한 처리를 통해, 제2의 전기 전도 재료로 채워지게 하는 것과 관련된 장점과 중요성을 실현할 수 있는 것에 기술적 문제가 있다.Causing a first selected real nano-track to be filled with a first electrically conductive material by a selected treatment and first masking or tenting to form the first via and to form the second via. It is possible to realize the advantages and importance associated with having a selected real nano-track of 2 filled with a second electrically conductive material by selected treatment and other masking or tenting selected, but preferably through the same treatment. there is a problem.
선택된 복수의, 인접 관련된, 제1 마이크로비아와, 선택된 복수의, 인접 관련된, 제2 마이크로비아로 하여금 마스킹 또는 텐팅 프로세스를 통해 박막 기판의 두 개의 표면들중 하나에 부착된 전기 전도 재료에 의해 형성된 전기 회로에 의해 전기적으로 상호연결되게 하고, 여기서 동일한 재료가 마찬가지로 다른 전기 회로를 위해, 하나의 전기 회로를 통해, 사용될 수 있는 것과 관련된 장점과 중요성을 실현하는 데에 기술적 문제가 있다. The selected plurality of adjacently associated first microvias and the selected plurality of adjacently associated first microvias are formed by an electrically conductive material attached to one of two surfaces of the thin film substrate through a masking or tenting process. There is a technical problem in realizing the advantages and the importance associated with being electrically interconnected by an electrical circuit, where the same material can be used for another electrical circuit as well, via one electrical circuit.
복수의 제1 마이크로비아와 복수의 제2 마이크로비아로 하여금 마스킹 또는 텐팅에 의해 박막 기판의 두 개의 표면들 중의 두 번째에 부착된 재료에 의해 형성된 전기 회로에 의해 전기적으로 상호연결되게 하고, 상기 재료도 마찬가지로 전기적 열전대가 아닌 다른 전기적 연결을 위해 하나의 전기 회로를 통해, 사용되고 형성될 수 있는 것과 관련된 장점과 중요성을 실현할 수 있는 데에 기술적 문제가 있다.Causing the plurality of first microvias and the plurality of second microvias to be electrically interconnected by an electrical circuit formed by a material attached to the second of the two surfaces of the thin film substrate by masking or tenting; Similarly, there is a technical problem in realizing the advantages and importance associated with being able to be used and formed through one electrical circuit for an electrical connection other than an electrical thermocouple.
그러므로, 처리된 벌크재(affected bulk material)의 결합(co-ordinated) 나노-와이어로 기본적으로 구성되고, 리얼 나노-트랙의 형성을 위한 화학 식각이 가능하고 그에 따라 마이크로비아를 형성하도록 처리되는, 상기 잠재적 횡단 나노-트랙으로 하여금, 전기적 열전대에 필요한 전기 회로 외부에 전기 회로 및 구성요소를 위한 필수 전기 회로를 형성하기 위하여, 마이크로비아의 선택 및/또는 그러한 마이크로비아의 결합을 동시에 가능하게 하는 것과 관련된 장점과 중요성을 실현할 수 있는 데에 기술적 문제가 있다. Therefore, it is basically composed of co-ordinated nano-wires of the treated bulk material, and chemical etching for the formation of real nano-tracks is possible and thus processed to form microvias, Enabling the potential transverse nano-track to simultaneously select the microvias and / or combine such microvias to form the necessary electrical circuits for the electrical circuits and components outside the electrical circuits required for the electrical thermocouple. There is a technical problem in achieving the relevant advantages and importance.
캐비티 내측의 가스 검출과 적합한 선택된 주파수를 갖는 맥동 광파(pulsated light waves)를 사용하고 그리고/또는 당시의 가스 농도를 평가(evaluation)하는 동안 활성적인 하나의 전기적 열전대에 포함될 각각의 마이크로비아를 위해 선택된 길이로 두께를 맞추기 위하여, 상기 박막 기판으로 하여금 플라스틱 재료로 선택되고 전체 두께가 200 ㎛와 30 ㎛ 사이로 부여되게 하는 것과 관련된 장점과 중요성을 실현할 수 있는 데에 기술적 문제가 있다.Gas detection inside the cavity and selected for each microvia to be included in one active thermocouple during the use of pulsated light waves with a suitable selected frequency and / or during evaluating the gas concentration at the time. In order to match the thickness to length, there is a technical problem in enabling the thin film substrate to realize the advantages and importance associated with selecting the plastic material and giving the overall thickness between 200 and 30 μm.
상기 박막 기판으로 하여금 방향족 폴리머 재료로 구성되게 하고, 개방 리얼 나노-트랙(open real nano-tracks)의 형성을 위한 화학제를 사용하는 동안, 알카리성 및/또는 산화성 습윤 환경(oxidizing wet environment)에서 식각이 수행될 수 있는 것과 관련된 장점과 중요성을 실현할 수 있는 데에 기술적 문제가 있다.Allow the thin film substrate to consist of an aromatic polymer material and etch in an alkaline and / or oxidizing wet environment while using chemicals for the formation of open real nano-tracks. There is a technical problem in realizing the advantages and importance associated with what can be done.
그러므로, 본 명세서에서 기술된 적용예에 있어서, 운동 에너지를 이온당 200과 7000 MeV 사이로 선택하되, 보통 이온당 2000 MeV보다 작게 선택하도록, 조건을 만드는 것과 관련된 장점과 중요성을 실현할 수 있는 것이 기술적 문제이다.Therefore, in the applications described herein, it is a technical problem to be able to realize the advantages and importance associated with making conditions such that the kinetic energy is chosen between 200 and 7000 MeV per ion, but usually less than 2000 MeV per ion. to be.
"쿨롱(Coulomb)" 급증(explosions) 그리고/또는 열 전이(thermal transient)에 의해 플라스틱 내측에 상기 나노-와이어를 형성하게 하는 것과 관련된 장점과 중요성을 실현할 수 있는 데에 또한 기술적 문제가 있다.There is also a technical problem in realizing the advantages and importance associated with forming the nano-wires inside the plastic by "Coulomb" explosions and / or thermal transients.
그러므로, 박막 기판을 가로지르는 리얼 나노-트랙을 형성하기 위하여 횡단 잠재적 나노-와이어 또는 잠재적 나노-트랙의 처리가 차아염소산(NaOHCI) 나트륨- 및/또는 산화칼륨(KOH)-함유 용액을 사용하여 이루어지게 하는 것과 관련된 장점과 중요성을 실현할 수 있는 것이 기술적 문제이다.Therefore, treatment of transverse potential nano-wires or potential nano-tracks to form real nano-tracks across thin film substrates is accomplished using sodium hypochlorite (NaOHCI)-and / or potassium oxide (KOH) -containing solutions. It is a technical issue to be able to realize the advantages and the importance associated with this.
그렇게 형성된 리얼 횡단 개방 나노-트랙으로 하여금, 내측 트랙 표면의 습윤(wetting)을 위해, 예를 들어 에탄올에 의해, 전처리되도록 하는 것과 관련된 장점과 중요성을 실현할 수 있는 데에 기술적 문제가 있다.There is a technical problem in enabling the real cross-opening nano-tracks thus formed to realize the advantages and importance associated with allowing the pretreatment of the inner track surface, for example, by wetting.
해결방법Resolution
본 발명은 처리된 박막 기판과 그러한 박막 기판을 제조하는 방법에 관한 것으로서, 이들을 포함하여 구성되며, 그와 관련하여, 예시의 방법으로 소개되고, 별첨된 특허청구범위 제1항의 전문에 소개된 공지 기술을 기초로 한다.The present invention relates to a treated thin film substrate and a method for manufacturing such a thin film substrate, including, including, related thereto, and known in the preamble of the appended claims, and introduced by way of example. Based on technology.
상술된 하나 또는 그 이상의 기술적 문제를 해결할 수 있도록 하기 위하여, 본 발명은, 특히, 이와 같이 공지된 기술이 무엇보다도, 복수의 제1 리얼 나노-트랙이 복수의 제1 비어 또는 마이크로비어의 형성을 위해, 선택된 전기적 특성을 갖는 제1 재료로 채워져야 하고, 복수의 제2 리얼 나노-트랙이 복수의 제2 비어 또는 마이크로비어의 형성을 위해, 선택된 전기적 특성을 갖는 제2 재료로 채워져야 하며, 그리고 상기 제1 및 제2 비어의 제1 재료 및 제2 재료가 서로 다른 전기적 특성을 갖도록 선택된다는 사실에 의해, 박막 기판에 대한 하나 또는 그 이상의 전기적 열전대 또는 전기 회로 장치의 형성을 가능하게 하기 위하여 보완되어야 함을 기술하고 있다. In order to be able to solve one or more of the technical problems described above, the present invention, in particular, allows the first plurality of real nano-tracks to form the plurality of first vias or microvias, in particular, such a known technique. In order to form a plurality of second real nano-tracks with a second material having selected electrical properties, for the formation of a plurality of second vias or microvias, And by the fact that the first and second materials of the first and second vias are selected to have different electrical properties, to enable the formation of one or more electrical thermocouples or electrical circuit devices for the thin film substrate. It should be supplemented.
또한, 박막 기판의 양 측면에 코팅된, 박막 기판에 표면-부착된 재료가, 상기 제1 재료가 배치된 제1 비아의 상기 제2 재료가 배치된 제2 비아 및 전기 전도 또는 반도체 특성 등을 갖는 재료가 배치된 제3 비아와의 전기적 상호연결을, 형성된 회로를 통해, 허용하기 위해, 분포되고 그리고/또는 적합화되야 한다는 것을 가르치고 제안한다.In addition, a surface-attached material coated on both sides of the thin film substrate may include a second via disposed with the second material of the first via on which the first material is disposed, and electrical conduction or semiconductor characteristics, and the like. It teaches and suggests that the material having should be distributed and / or adapted to allow electrical interconnection with the disposed third vias, through the circuits formed.
또한, 직렬 연결에 포함된 첫번째 비아와 직렬 연결에 포함된 마지막 비아가 전기적 열전대 및/또는 다른 전기적 연결 장치를 형성하기 위하여 결합될 수 있어야 함을 가르치고 제안한다.It also teaches and suggests that the first via included in the series connection and the last via included in the series connection can be combined to form an electrical thermocouple and / or other electrical connection device.
본 발명의 기본적인 사상(idea)의 범위내에 있는, 제안된 실시예와 같이, 열전대의 처리된 박막 기판이 스펙트럼 분석에 적합한 검출기의 하나 또는 그 이상의 주파수 표시 신호 수신기(frequency significative signal receivers)로서 포함되기에 적합하여야 함을 가르치고 제안한다. As with the proposed embodiment, within the scope of the basic idea of the present invention, a thermocouple treated thin film substrate is included as one or more frequency significative signal receivers of a detector suitable for spectral analysis. Teach and suggest that they should be appropriate.
또한, 박막 기판의 대부분 또는 전체 외면이 비중이 큰 가속 입자들로 처리되어야 하고, 입자 또는 이온에 주어진 운동 에너지가 완전히 확실하게 입자들의 적어도 80%가 상기 박막 기판의 두께를 관통하도록 선택되어야 함을 가르친다. In addition, most or the entire outer surface of the thin film substrate should be treated with high specific gravity acceleration particles, and the kinetic energy given to the particles or ions should be selected so that at least 80% of the particles penetrate the thickness of the thin film substrate completely. Teach
또한, 리얼 나노-트랙이 마스킹 또는 텐팅에 의해 형성될 수 있어야 하고, 선택된 리얼 나노-트랙이, 선택된 처리를 통해, 제1 비어를 형성하기 위하여, 제1 전기 전도 재료로 채워질 수 있어야 하는 한편, 제2의 선택된 리얼 나노-트랙이, 선택된 처리를 통해, 제2 비어를 형성하기 위하여 제2 전기 전도 재료로 채워질 수 있어야 함을 가르치고 제안한다. In addition, the real nano-tracks must be able to be formed by masking or tenting, and the selected real nano-tracks must be able to be filled with the first electrically conductive material to form the first vias through the selected treatment, It teaches and suggests that the second selected real nano-track should be able to be filled with a second electrically conductive material to form a second via, through the selected treatment.
따라서, 본 발명에 따르면, 복수의 제1 비어와 복수의 제2 비어가 회로의 형태인 재료에 의해 전기적으로 상호연결될 수 있어야 하고, 마스킹 또는 텐팅에 의해 박막 기판의 두 개의 표면들 중의 하나에 부착될 수 있어야 함을 가르친다.Thus, according to the present invention, the plurality of first vias and the plurality of second vias must be able to be electrically interconnected by a material in the form of a circuit and attached to one of the two surfaces of the thin film substrate by masking or tenting. Teach that you can be.
또한, 본 발명은 복수의 제1 비아와 복수의 제2 비아가 회로의 형태인 재료에 의해 전기적으로 상호연결되어야 하고 마스킹 또는 텐팅에 의해 박막 기판의 두 개의 표면들중의 다른 하나에 부착되어야 함을 가르치고 제안한다. In addition, the present invention requires that the plurality of first vias and the plurality of second vias are electrically interconnected by a material in the form of a circuit and attached to the other one of the two surfaces of the thin film substrate by masking or tenting. Teach and suggest.
또한, 본 발명은 잠재적 횡단 나노-트랙이 처음에, 미크론 이하의(sub-micron) 모세관, 또는 대신에 리얼 나노-트랙의 형성을 위한 화학 식각이 가능한, 이방성(anisotropic) 재료의 수직 와이어의 형태인 결합된 나노-와이어로 구성되는 것을 가르치고 제안한다. In addition, the present invention is in the form of a vertical wire of anisotropic material, in which potential transverse nano-tracks are initially capable of chemical etching for the formation of sub-micron capillaries, or instead of real nano-tracks. Teach and suggest what consists of phosphorus-coupled nano-wires.
또한, 본 발명은 상기 박막 기판이, 플라스틱 재료(폴리머)로부터 선택되어야 하고 200 ㎛ 과 30 ㎛ 사이의 두께가 주어져야 함을 가르치고 제안한다.In addition, the present invention teaches and suggests that the thin film substrate should be selected from a plastic material (polymer) and given a thickness between 200 μm and 30 μm.
또한, 본 발명은 상기 박막 기판이, 개방 또는 리얼 나노-트랙의 형성을 위해 화학제를 사용하는 동안 알카리성 및/또는 산화성 습윤 환경에서 식각이 수행될 수 있으며, 그리고 선택된 입자 또는 이온 그리고 박막 기판의 선택된 재료 그리고 그 지정된 두께에 따라 운동 에너지가 이온당 200 및 7000 MeV 사이에서 선택되어야 하는, 방향족 폴리머 재료로 구성되어야 함을 가르치고 제안한다.In addition, the present invention provides that the thin film substrate may be etched in an alkaline and / or oxidizing wet environment while using chemicals for the formation of open or real nano-tracks, and selected particles or ions and thin film substrates. It is taught and suggested that the kinetic energy should be composed of aromatic polymer materials, which should be chosen between 200 and 7000 MeV per ion, depending on the material chosen and its specified thickness.
또한, 본 발명은 선택된 나노-와이어 또는 잠재적 횡단 나노-트랙이, 폴리이미드(polyimide) 및/또는 폴리카르보네이트(polycarbonate) 플라스틱에 리얼 나노-트랙을 형성하고, 차아염소산나트륨-함유 및/또는 산화칼륨-함유 용액에 의해 박막 기판을 가로지르도록 처리되어야 함을 가르치고 제안한다.In addition, the present invention provides that selected nano-wires or potentially transverse nano-tracks form real nano-tracks in polyimide and / or polycarbonate plastics, and are capable of sodium hypochlorite-containing and / or Teach and suggest that it should be treated to cross thin film substrates with potassium oxide-containing solutions.
또한, 본 발명은 위와 같이 형성된 리얼 횡단 개방 나노-트랙이, 내부 트랙 표면의 습윤을 위해, 예를 들어 에탄올로, 전처리될 수 있음을 가르치고 제안한다.The present invention further teaches and suggests that the real transverse open nano-tracks formed as described above can be pretreated, for example with ethanol, for wetting of the inner track surface.
장점Advantages
가장 먼저 본 발명의 특성으로 여겨질 수 있으며, 그에 따라 제공된 특별한 의미가 있는 특성은, 전기적 열전대 및/또는 하나 또는 그 이상의 회로 장치와 같은 처리된 박막 기판에 의해, 그러한 열전대가 스펙트럼 분석에 적합한 검출기의 하나 또는 그 이상의 신호 수신기와 같은 하나 또는 그 이상의 회로 장치에 포함될 수 있게 하는 조건을 만들 수 있도록 하기 위한 조건이 만들어진다는 것이다.First and foremost, it may be considered a characteristic of the present invention, and the particular meaningful properties provided thereby are such that, by means of a treated thin film substrate, such as an electrical thermocouple and / or one or more circuit devices, a detector such thermocouple is suitable for spectral analysis. A condition is created to allow a condition to be created that can be included in one or more circuit devices, such as one or more signal receivers.
열전대 적용예에 있어서, 복수의 핫 조인트로 하여금, 스펙트럼 분석으로 선택된 주파수를 갖는 광선 또는 광파(waves)에 노출되게 허용하고, 복수의 콜드 조인트로 하여금 광선의 그림자에 위치되게 하며, 이에 따라, 열전대에 포함된 마이크로비아의 길이를 박막 필름의 두께에 직접적으로 맞출 수 있는 단순한 가능성이 제공되고, 이에 따라 펄스 광원(pulsed light source)을 사용하는 동안 발생한 온도 차이를 적합화시킬 수 있는 조건들이 만들어진다. In thermocouple applications, a plurality of hot joints are allowed to be exposed to light rays or waves having a frequency selected by spectral analysis, and a plurality of cold joints are positioned in the shadow of the light beams, thereby thermocouples. The simple possibility of directly matching the length of the microvia included in the thickness of the thin film is provided, thus creating conditions that can be adapted to the temperature differences that occur during the use of a pulsed light source.
또한, 박막 기판으로의 제어된 열 전도, 각 마이크로비아의 저항값의 적합화, 그리고 사용된 마이크로비아의 구조 그리고 박막 기판의 재료 및 두께를 통해 핫 조인트와 콜드 조인트 사이에 발생되는 열 전도의 적합화에 대한 조건들이 만들어진다.In addition, the controlled thermal conduction to the thin film substrate, the adaptation of the resistance value of each microvia, and the fit of the thermal conduction generated between the hot joint and the cold joint through the structure of the microvia used and the material and thickness of the thin film substrate Conditions for anger are made.
본 발명의 특성으로 간주될 수 있는 주요한 점들이 다음의 특허청구범위 제1항의 특징을 나타내는 부분(clause)에 정의된다.The main points which can be regarded as characteristics of the present invention are defined in the claus which characterizes the following claims.
이제, 본 발명에 적합한 방식으로 박막 기판의 처리를 허용하기 위해, 종래의 공지된 방법을, 본 발명과 관련된 중요한 특성들을 갖는 현재 제안된 실시예와 함께, 본 발명의 실시예를 예시하기 위한 목적만으로, 첨부된 도면을 참조로 하여 더 상세히 설명하기로 하며, 여기서: Now, for the purpose of illustrating an embodiment of the present invention, together with the presently proposed embodiment having important properties related to the present invention, a conventional known method, in order to allow processing of the thin film substrate in a manner suitable for the present invention. Only, with reference to the accompanying drawings will be described in more detail, where:
도 1은, 하나의 그리고 동일한 금속 재료로부터 박막 재료를 관통하게 배향된 마이크로비아를 사용하여 환형 인덕터 코일(toroidal inductor coil)을 형성시키기 위해, "a" - "f"의 순서로 박막 기판을 처리하는 공지된 방법을 나타내고,1 processes a thin film substrate in the order of "a"-"f" to form a toroidal inductor coil using microvias oriented to penetrate the thin film material from one and the same metal material. A known method for
도 2는, 도 1의 방법에 따라 만들어진 인덕터 코일을 나타낸 사시도이며, 2 is a perspective view showing an inductor coil made according to the method of FIG. 1,
도 3은, 도시되지 않은 벌크재(bulk material)가 구비된, 표면 결합-구조 회로(associated surface-structured circuitry)를 갖는 인덕터 코일의 복수의 비아를 나타낸 도면이고,FIG. 3 shows a plurality of vias of an inductor coil having associated surface-structured circuitry, with a bulk material not shown,
도 4는, 본 발명과 관련된 내용(provision)에 따른 전기적 열전대(electric thermocouple)를 나타낸 사시도이며, 4 is a perspective view showing an electric thermocouple according to a provision related to the present invention,
도 5는, 본 발명에 따른 적용예(application)에서, 열전대의 핫 조인트(hot joint)와 열전대의 콜드 조인트(cold joint)에 부여될 수 있는 시간-의존 온도 차이(time-dependent temperature difference)의 하나의 예를 나타낸 그래프이고,5 shows the time-dependent temperature difference that can be imparted to a hot joint of a thermocouple and a cold joint of a thermocouple in an application according to the invention. Is a graph showing one example,
도 6은, 열전대에 의해 주어진 전압 또는 기전력(electromotive force; EMF)에 상응하는 변화(alteration)와 온도 차이의 시간-의존 변화를 나타낸 그래프이며, FIG. 6 is a graph showing the time-dependent change in temperature and the variation corresponding to the voltage or electromotive force (EMF) given by the thermocouple;
도 7은, 최대 온도 차이가 발생되는 시점(points of time)과 박막 기판의 선택된 두께 사이의 관계를 나타낸 그래프이고, 7 is a graph showing the relationship between the points of time at which the maximum temperature difference occurs and the selected thickness of the thin film substrate,
도 8은, 박막으로서 구성된 벌크재로부터 적어도 두 개의 상이한 금속 재료 에 의해 하나의 열전대 또는 다른 회로 장치의 형성을 가능하게 하기 위한 복수의 처리 단계로 구성된 방법의, 도 1에 도시된 것과 유사한, 순서를 나타낸 도면이며, 8 is a sequence, similar to that shown in FIG. 1, of a method consisting of a plurality of processing steps to enable formation of one thermocouple or other circuit device by at least two different metallic materials from a bulk material configured as a thin film. Is a diagram showing
도 9는, 복수의 처리 단계로 구성된 다른 방법의, 도 8에 도시된 것과 유사한, 순서를 나타낸 도면이고, FIG. 9 is a sequence diagram similar to that shown in FIG. 8 of another method composed of a plurality of processing steps,
도 10은, 도 9의 처음의 두 개의 처리 단계를 하나의 단일 처리 단계로 결합시킨 다른 예를 나타낸 도면이다. FIG. 10 shows another example of combining the first two processing steps of FIG. 9 into one single processing step.
관련 선행 기술의 설명Description of the related prior art
도 1 내지 3과 관련하여, 도 1에는, 소개를 위해 언급된 문헌에 나타나 있는 기술적 필요조건들에 따라, 박막 기판의 처리를 가능하게 하기 위한 종래의 공지된 방법이 복수의 처리 단계로 도시되어 있다. In connection with FIGS. 1 to 3, in FIG. 1, a conventionally known method for enabling the processing of a thin film substrate is shown in a plurality of processing steps, in accordance with the technical requirements indicated in the literature mentioned for introduction. have.
따라서, 환형 인덕터 코일(toroidal inductor coil)(2a)의 형태로 전기회로 장치의 형성을 가능하게 하도록, 박막 기판(1)을 완전히 통과하거나 이를 통해 배열되고 서로 반대방향을 향하는 표면(1a, 1b)에 전기적으로 연결된 복수의 마이크로비아를 갖는, 도 2의 인쇄 회로 기판(2)의 생산을 가능하게 하기 위해, "a" 내지 "f"로 표시된 상이한 처리 단계로, 박막 기판(1)의 처리를 허용하기 위한 제안된 순서가 도 1에 나타나 있다.Thus, surfaces 1a and 1b which are fully passed through or arranged through the
단순화의 목적을 위해, 도 2에는 "V1", "V2" 내지 "V5"로 표시된 5개의 마이크로비아의 사용만이 나타나 있으나, 실제로는 여기에 도시된 것보다 상당히 더 많 은 수, 그리고 상당히 더 조밀한 구조(dense structure)가 필요하다.For the sake of simplicity, only the use of five microvias labeled "V1", "V2" through "V5" is shown in FIG. 2, but in practice there are considerably more and significantly more than those shown here. There is a need for a dense structure.
도 1a에 있어서, 전체 박막 기판(1)이 이온 "J" 형태의 가속 입자들로 처리되고, 그와 관련하여 복수의 나노-와이어(1d) 또는 잠재적 나노-트랙(1d)이 이러한 이온들의 침투로 형성되는 것이 도시되어 있다.In FIG. 1A, the entire
이온 "J", 1000 MeV129Xe27+ 가 유리하게 사용될 수 있는데, 이것은 박막 기판(1)의 형태의 폴리이미드-구성 플라스틱(polyimide-structured plastic)을 관통하기에 적합한 것으로 판명되었다.The ion “J”, 1000 MeV 129 Xe 27+ can be advantageously used, which has proven to be suitable for penetrating polyimide-structured plastic in the form of a
도 1a에 있어서, 박막 기판(1)은 상부의 얇은, 제1 구리 층(1')과 하부의 얇은, 제2 구리층(1")으로 덮여진다.In FIG. 1A, the
도 1b는, 박막 기판(1)의 상측(1')과 하측(1")이 각각 구리 층(12와 13)으로 덮여지고, 상부 구리 층(12)에는 개구부(12a)가 형성되어 있음을 나타낸다.FIG. 1B shows that the
특히, 구리 층(12)은, 바람직한 마이크로비아[도 2의 비아 "V1"]와 접한 개구부(12a)를 구획하기 위해 처리된다.In particular, the
나노-와이어(1d)는 도 1c에서 리얼 나노-트랙(1e)이 형성되도록 처리된다.Nano-
도 1c는, 박막 기판을 완전히 가로지르는 복수의 나노-와이어(1d) 또는 잠재적 나노-트랙의 형성을 허용하기 위해, 표면부에 부딪칠(hit) 때의 상기 이온 또는 입자들 "J"의 속도와 그 입자들의 질량이 적어도 몇몇의 입자들이 아주 확실하게 상기 박막 기판을 완전히 관통하도록, 입자 "J"와 결합된 운동 에너지가 선택되는 그러한 값에 맞추어지는 것을 또한 설명하기 위한 것이다. FIG. 1C shows the velocity of the ion or particles “J” as it hits a surface portion to allow formation of a plurality of nano-
도 1d는, 비아 "V1"과 같은 관통공 관련 마이크로비아(through-hole related microvias)의 형성을 위해, 상기 리얼 나노-트랙(1e)이 아주 우수한 전기 전도 특성을 갖는 금속 재료(1f)로 공지된 방법으로 채워지게 됨을 나타낸다.FIG. 1D is a
또한, 도 1d는 니켈 또는 구리가 두 단계에 걸쳐 전착(electrodeposition)과 같은 공지된 처리에 의해 구멍(pores) 또는 리얼 나노-트랙(1e) 내측에 증착된다(deposited).In addition, FIG. 1D shows that nickel or copper is deposited inside pores or real nano-
구멍 또는 리얼 나노-트랙(1e)이 박막 기판(1)의 전체 두께를 통해 하층(1")으로 뻗어있기 때문에, 이것은 하나의 지지부를 구성할 수 있으며, 선택적으로 접착 테이프(adhesive tape)가 사용된다.Since the hole or real nano-
도 1c에 있어서, 관통공 또는 리얼-나노 트랙(1e)이, 리얼 나노-트랙의 습윤을 향상시키기 위하여 에탄올을 사용하여 만들어질 수 있다.In FIG. 1C, through holes or real-
도 1e에는, 상부 구리층(1')이 재료가 전착을 통해 도달하기 전에 제거됨이 나타나 있다. 1e shows that the upper copper layer 1 'is removed before the material reaches through electrodeposition.
제1 전착부는 식각액(etching liquid)에 대해 구리 층 또는 구리 필름(1")을 보호하는 역할을 하기에 적합하다. The first electrodeposition is suitable to serve to protect the copper layer or
그 다음에 전착이 뒤따른다. This is followed by electrodeposition.
마이크로비아 "V1"가 박막 기판(1)의 상부표면(1a)을 향해 성장했을 때, "컵(cup)"이 형성되고 증착이 멈춘다. When microvia "V1" has grown toward the
도 1f는 또한 관통공 관련 비아들(through-hole related vias) "V1" 중의 하나가, 이제 회로로서 박막 기판의 서로 반대방향을 향하는 표면에 부착되고 전기 전도 특성을 갖는 하나 또는 두 개의 재료에 의해 전기적으로 상호연결되게 될 수 있음을 나타낸다.1F also shows that one of the through-hole related vias " V1 " is now attached by one or two materials having electrical conducting properties and attached to opposite surfaces of the thin film substrate as circuitry. It can be electrically interconnected.
도 1f는 이러한 측면에서, 금박 필름(1g)이 상부표면(1a)에 대해 증발되고(evaporated) 구리 필름(1h)이 그 위에 부착된 것을 나타낸다.FIG. 1F shows that in this aspect, the gold foil film 1g is evaporated with respect to the
상부측(및 하부측)의 필수 회로(requisite circuitry)는 이제 동위원소 습식 식각(isotopic wet etching)에 의해 만들어질 수 있다. Requisite circuitry on the top side (and bottom side) can now be made by isotopic wet etching.
여기서, 도 2에는, 박막 기판의 상부표면(1a)에 부착되고, "L1", "L3" 및 "L5"로 표시된 제1의 필수 전도성 와이어를 가지며, 오직 5개의 비아가 도시되어 있는 인덕터 코일을 나타내는데, 제1의 필수 전도성 와이어는 비아 "V1", "V2" 내지 "V5"의 직렬 연결을 제공하기 위해 박막 기판의 반대방향을 향하는 표면(1b)에 부착되고 "L2", "L4" 및 "L6"로 표시된 제2의 전도성 와이어에 의해 인덕터 코일에 연결되어 있다.Here, in FIG. 2, the inductor coil is attached to the
여기서, 도 3은, 원칙적으로 하측(1b)의 회로 "L4"와 함께, 도 2에 나타낸 방법으로 상호연결된 마이크로비아가 도시된 상측(1a)의 회로 "L3", "L5"와 함께 상기 비아 "V2", "V3" 및 "V4"의 외관을 도시한다. Here, FIG. 3 shows the vias together with the circuits "L3" and "L5" of the
상측(1a)의 모든 전도성 와이어, 박막 기판을 관통하는 모든 마이크로비아, 그리고 하측(1b)의 모든 전도성 와이어는 하나의 그리고 동일한 금속 재료로 형성된다.All conductive wires on the
제안된 실시예의 설명Description of the Proposed Embodiment
본 발명과 관련된 중요한 특성을 가지며, 첨부된 도면에 도시된 도 4 내지 10에 의해 명확해지는 본 발명의 제안된 실시예에 대한 다음의 설명에서 사용된 술어와 특정 용어는, 주로 본 발명의 기본적인 사상을 명확히 하기 위한 의도로 선택되었음을 서두의 해설로서 강조하고자 한다.Predicates and specific terms used in the following description of the proposed embodiment of the present invention, which have important characteristics related to the present invention and are clarified by FIGS. I would like to stress as an introduction to the introduction that it was chosen with the intention of clarifying this.
그러나, 본 명세서에서 선택된 표현들은 본 명세서에 사용되고 선택된 용어들로만 제한되는 것으로 보여져서는 아니되며, 이렇게 선택된 각 용어는 또한 동일한 또는 대체로 동일한 목적 및/또는 기술적 효과의 달성을 가능하게 하게 위하여, 동일한 또는 대체로 동일한 방식으로 동작하는 모든 기술적 균등물을 포함하여 구성되는 것으로 해석되어야 한다. However, the expressions selected herein are not to be viewed as being limited to the terms used and selected herein, and each term so selected is also the same or generally to enable the achievement of the same or substantially the same purpose and / or technical effect. It should be construed to include all technical equivalents that operate in the same manner.
따라서, 도 4에는, 별첨 도면의 도 4 내지 도 10에 더 상세히 도시되고 다음의 설명에 더 상세히 기술되어 있는 본 발명의 제안된 처리 방법들과 함께 현재 제안된 실시예에 의해 일반적으로 구체화되는 본 발명과 관련된 중요한 특성 또는 특징들과 함께 본 발명을 위한 기본적 조건 및 필수요건들이 개략적으로 도시되어 있다. Thus, in Fig. 4, the present invention is generally embodied by the presently proposed embodiment together with the proposed processing methods of the present invention shown in more detail in Figs. The basic conditions and requirements for the present invention are schematically illustrated along with the important features or features related to the invention.
따라서, 본 발명은, 원칙적으로 다른 기술적 분야와 적용예를 위해 도 1 내지 3에 가르쳐진 방법을 기초로 하며, 이러한 기술로부터, 가스 계량(gas metering)을 위한 적용예에서 검출기의 역할을 하기에 적합하고, 아래에 열전대로 예시될, 하나 또는 그 이상의 전기 회로 장치의 제공을 가능하게 하기 위하여 여러가지 적합화(adaptations)가 필요하다. Thus, the present invention is in principle based on the method taught in FIGS. 1 to 3 for other technical fields and applications, from which it serves as a detector in an application for gas metering. Various adaptations are necessary to enable the provision of one or more electrical circuit devices, which are suitable and will be illustrated below with thermocouples.
그와 관련하여, 본 발명은, 여기에 3개로 나타낸 복수의 제1 리얼 나노-트랙 (1e)이, 도 1e에 중요하게 도시된 바에 따라, "V10", "V30" 및 "V50"으로 표시된, 복수의 제1 마이크로비아의 형성을 위해, 우수한 전기적 특성을 갖는 제1 재료(M1)로 채워져야 함을 가르친다. In that regard, the present invention is directed to a plurality of first real nano-
그러나, 본 발명은, 여기에 3개로 나타낸 복수의 제2 리얼 나노-트랙(1e)이, "V20", "V40" 및 "V50"으로 표시된 복수의 제2 마이크로비아의 형성을 위해, 우수한 전기적 특성을 갖는 제2 재료(M1)로 채워져야 하며, 이것은 또한 도 1e에 중요하게 도시된 바에 따라, 그러나, 제1 비아 "V10", "V30" 및 "V50"가 커버되고 마스킹되어야 하며, 제2 리얼 나노-트랙이 제2 재료(M2)에 의한 접근(access)을 위해 노출되어야 한다는 조건하에 이루어 질 수 있음을 가르치거나 제안한다. However, in the present invention, the plurality of second real nano-
이와 관련된 방법 및 처리 단계들은 도 8, 9 및 10에 더 상세히 도시되고 설명되어 있으며, 하기에 더 상세하게 설명된다.Methods and processing steps in this regard are shown and described in more detail in FIGS. 8, 9 and 10 and described in more detail below.
본 발명에 따라 설명된 실시예에 있어서 열전대(100)와 관련된 중요한 점은, 상기 제1 및 제2 마이크로비아의 제1 재료(M1)와 제2 재료(M2)가, 핫(10a) 그리고 콜드(10b) 조인트 사이의 온도 차이에 기전력(EMP)을 부여하는 하나 또는 그 이상의 결합된(co-ordinated) 또는 분리된 전기적 열전대를 형성하기 위해 서로 상이한 전기-열적 특성(electrical-thermal properties)을 가지도록 선택되어야 한다는 것이다.An important point associated with the
이와 관련하여, 본 발명은 상이한 금속들이 서로 온도 차이가 있는 상태로 끝과 끝이 결합되면 상이한 전기-열적 특성을 가진다는 점을 기초로 한다. In this regard, the present invention is based on the fact that different metals have different electro-thermal properties when the ends are joined in a state where there is a temperature difference from one another.
따라서, 본 발명은, 공지된 실험으로부터, 바람직한 재료들 사이의 바람직한 열전기적 특성의 결정(determination)을 가능하게 하는 것을 기초로 한다. Thus, the present invention is based on the known experiments which enable the determination of the desired thermoelectric properties between the preferred materials.
박막 기판(10)에 표면-부착되어(surface-applied) 박막 기판(10)의 양측면에 코팅된, 전기 전도 재료(10a 및 10b)는, 형성된 전기 회로(L10, L30, L50)에 의해, 제1 재료(M1)가 배치된 제1 마이크로비아 "V10", "V30" 및 "V50"의, 제2 재료(M2)가 배치된 제2 마이크로비아 "V20", "V40" 및 "V50"와의 전기적 상호연결을 가능하게 하기 위해 분포되고 그리고/또는 적합화된다(adapted).The electrically
직렬 연결에 포함된 첫번째 마이크로비아 "V10"와 이 직렬 연결에 포함된 마지막 마이크로비아 "V50"는, 연결부(connections)(101 및 102)를 통해 직렬로 연결된 전기적 열전대(100)를 형성하기 위해 결합된다.The first microvia “V10” included in the series connection and the last microvia “V50” included in the series connection are combined to form an
도 2 뿐 만 아니라 도 4가, 인덕턴스의 짧은 일부분 아니면 본 발명에 따른 전기적 열전대(100)의 짧은 일부분(a short section)만을 도시하며, 매우 수가 많은 마이크로비아가 열전대(100)를 형성하기 위하여 서로 직렬로 연결될 수 있고, 연결되어야 하는 것으로 이해되어야 한다.In addition to FIG. 2, FIG. 4 shows only a short portion of the inductance or a short section of the
도 4에 따라 직렬로 연결된 복수의 개별적인 열전대들을 동일한 박막 재료(1)에 형성시키는 것을 막는 것은 없다.4 does not prevent the formation of a plurality of individual thermocouples connected in series to the same
직렬로 연결된 그러한 복수의 개별 열전대들(100)을 평행하게 연결시키는 것을 막는 것은 없다.There is nothing preventing the parallel connection of a plurality of such
도 4에 도시된 전기적 열전대(100)의 처리된 박막 기판(10)은, 스펙트럼 분석에 적합한 검출기에 신호 수신기로서 포함되기에 적합하다. The processed
전기적 열전대(100)의 표면부(10a)는, 도면부호 (10a')로 나타낸 바와 같이, 박막 기판(10)위에 반복될 수 있고, 그에 따라, 두 개의 전기적 열전대(100 및 100')가 하나의 그리고 동일한 박막 기판(10)에 만들어질(presented) 수 있으며, 여기서 상기 열전대(100 및 100')는 각각 스펙트럼 분석 동안에 상이한 광선 또는 광파에 대해 사용될 수 있는데, 열전대(100)는 적절한 측정(proper measurement)을 위해 사용될 수 있고, 열전대(100')는 기준 측정부(reference measurement)로 사용될 수 있음이 당업자들에게 명백하며, 상기 연결 와이어를 통해 원래 공지된 유형의 전기적 값-계산 회로(electronic value-calculating circuit)로 공급되는 두 개의 신호가 사용된다.The surface portion 10a of the
도 4에 따른 본 발명의 범위내에서, 전체 박막 기판(10)의 벌크재로서의 그 외면(10a) 또는 선택된 부분들이, 전기적 열전대로서 상호연결된 상이한 금속들을 위한 특정 마이크로비아를 사용하기 위한 조건 뿐만 아니라, 박막 기판 내측에 이미 공지된 형태의 다른 전기 회로와 회로 장치를 형성하기 위한 조건을 마찬가지로 만들기 위하여 비중이 큰 가속 이온 "J"으로 처리되어야 한다.Within the scope of the present invention according to FIG. 4, the outer surface 10a or selected portions of the entire
본 명세서에 기술된 발명과 그 적용예에 의해, 입자 또는 이온에 주어진 운동 에너지는, 결합된 마이크로비아가 박막 기판을 통해 결점이 없게 연결되는 것을 보장할 수 있도록 하기 위하여, 적어도 80%의 입자가 완전히 확실하게 상기 박막 기판(10)의 선택된 두께를 관통하도록 선택될 필요가 있다.By virtue of the invention and application described herein, the kinetic energy given to the particles or ions is determined by at least 80% of the particles to ensure that the bonded microvias are connected flawlessly through the thin film substrate. It needs to be selected to completely penetrate the selected thickness of the
본 발명은 서로 동일하거나 상이한 재료를 갖는 복수의 마이크로비아들의 직렬 연결을 위한 가능성을 기초로 하기 때문에, 표면에 대해 위 또는 아래로 완전히 통과하고 전기적 접촉을 제공하는 마이크로비아를 위해 형성된 표면-관련 회로 (surface-related circuitry)를 통한 관통공 관련 마이크로비아의 그러한 직렬 연결이 확실할 것이 요구된다. Since the present invention is based on the possibility for series connection of a plurality of microvias having the same or different material to each other, surface-related circuits formed for microvias that pass completely up or down to the surface and provide electrical contact. Such serial connection of through-hole related microvias via surface-related circuitry is required to be certain.
또한, 본 발명에 의해, 상기 리얼 나노-트랙은 마스킹 또는 텐팅 공정에 의해 형성될 수 있으며[이 결과는 상기 박막 기판과 관련된 표면부(a surface area)상의 엠브로이더리 부분(pieces of embroideries)과 비교됨.], 그리고 그 경우, 복수의 선택된 제1 리얼 나노-트랙은, 제1 마이크로비아를 형성하기 위하여, 선택된 처리에 의해 그리고 마스킹에 의해, 제1 전기 전도 재료로 채워지게 된다.In addition, according to the present invention, the real nano-track can be formed by a masking or tenting process (the result of which is a combination of pieces of embroideries on a surface area associated with the thin film substrate). Compared.], And in that case, the plurality of selected first real nano-tracks is filled with the first electrically conductive material by selected treatment and by masking to form the first microvia.
제2의 복수의 선택된 리얼 나노-트랙도 제2 마이크로비아를 형성하기 위하여, 선택된 처리에 의해 그리고 마스킹에 의해, 제2 전기 전도 재료로 채워져야 하나, 상기 제1 비아와 상기 제2 비아는 하나의 전기적 열전대로서 및/또는 하나의 회로 장치에 상호연결될 때 바람직한 특성을 제공하기 위해 결합된다.A second plurality of selected real nano-tracks must also be filled with a second electrically conductive material, by selected treatment and by masking, to form a second microvia, wherein the first via and the second via are one Of electrical thermocouples and / or to provide desirable properties when interconnected to one circuit device.
따라서, 본 발명은 또한, 복수의 제1 마이크로비아와 복수의 제2 마이크로비아가, 본 발명의 전도성 와이어와 회로의 형성을 위해, 마스킹 또는 텐팅에 의해, 박막 기판의 두 개의 표면들 중의 하나에 부착된(applied) 전기 전도 재료에 의해 전기적으로 상호연결되어야 함을 가르친다.Accordingly, the present invention also provides that a plurality of first microvias and a plurality of second microvias may be applied to one of two surfaces of a thin film substrate by masking or tenting, for forming a conductive wire and a circuit of the present invention. To be electrically interconnected by an applied electrically conductive material.
또한, 복수의 제1의 마이크로비아와 복수의 제2의 마이크로비아가, 본 발명의 전도성 와이어 또는 회로의 형성을 위해, 마스킹 또는 텐팅에 의해, 박막 기판의 두 개의 표면들 중의 다른 하나에 부착된 전기 전도 재료에 의해 전기적으로 상호연결되어야 함도 가르친다. In addition, a plurality of first microvias and a plurality of second microvias are attached to the other one of the two surfaces of the thin film substrate by masking or tenting to form the conductive wire or circuit of the present invention. It also teaches that they must be electrically interconnected by electrically conductive materials.
상기 전도성 와이어 및 회로의 형성과 동시에, 다른 전기 회로 장치의 회로 로서 상기 비아들을 포함할 수 있도록 하기 위해, 박막 기판 내측의 다른 마이크로비아를 통한 횡단 회로(transverse circuitries)를 제공하는 것 또한 가능하다.It is also possible to provide transverse circuitries through other microvias inside the thin film substrate in order to be able to include the vias as circuits of other electrical circuit devices, at the same time as the formation of the conductive wires and circuits.
상기 박막 기판(10)은 프라스틱 재료로부터 선택되고, 200 과 30 ㎛ 사이, 바람직하게는 120과 50㎛ 사이의 두께가 부여되며, 이런 식으로 하여, 하기에 더 상세히 설명될 특성을 갖는 전기적 열전대를 제공할 수 있다.The
보다 상세하게는, 상기 박막 기판(10)은, 개방 리얼 나노-트랙의 형성을 위한 화학제를 사용하면서 알카리성 및/또는 산화성 습윤 환경에서 식각이 이루어지는, 방향족 폴리머 재료로 구성될 수 있다. More specifically, the
보다 상세하게는, 운동 에너지는 이온당 200과 7000 MeV 사이로 선택되어야 하며, 본 명세서에 적어도 80%로 정해진, 선택된 확실성(chosen certainty)을 갖는 이온이 박막 기판(10)의 두께를 관통할 수 있어야 한다.More specifically, the kinetic energy should be chosen between 200 and 7000 MeV per ion, and ions with selected certainty, defined at least 80% herein, should be able to penetrate the thickness of the
박막 기판(10)에 생기는 상기 나노-와이어(1d)는 "쿨롱" 급증 및/또는 그후의 열 전이에 의해 형성될 수 있으며, 이것은 앞서 언급된 문헌의 18 페이지에 더 상세히 설명되어 있다.The nano-
상기 선택된 잠재적 횡단 나노-와이어 또는 나노-트랙(1d)은, 박막 기판(10)을 가로지르는 리얼 나노-트랙을 형성하기 위하여 공지된 방법으로 처리되며, 이러한 처리를 위해, 차아염소산 나트륨-함유 또는 산화칼륨-함유 용액을 사용할 수 있다. The selected potential transverse nano-wires or nano-
또한, 상기 리얼 횡단 개방 나노-트랙(1e)은 내부 트랙 표면의 습윤을 위해 에탄올 등으로 전처리될 수 있어야 한다.In addition, the real transverse open nano-
도 5에 있어서, 스펙트럼 분석의 검출기를 위해 제안된 열전기적 결합(thermoelectric coupling)의 핫 조인트에 주어진 온도와 콜드 조인트에 주어진 온도에 대한 온도-시간-그래프가 도시되어 있으며, 여기서 정해진 온도 차이 "dT"는 적어도 하기의 요소들에 좌우되는 것으로 간주될 수 있다: In FIG. 5, a temperature-time-graph is shown for the temperature given to the hot joint of the thermoelectric coupling proposed for the detector of the spectral analysis and the temperature given to the cold joint, wherein the defined temperature difference "dT May be considered to depend on at least the following factors:
a) 상부 표면(10a)에 입사하는 광파의 광 밀도,a) light density of light waves incident on the upper surface 10a,
b) 두 개의 연속 펄스 사이의 광 밀도의 주파수,b) the frequency of light density between two consecutive pulses,
c) 광 밀도의 상향 기울기 특성(upward gradient characteristics),c) upward gradient characteristics of light density,
d) 박막 기판(10)을 가로지르는 마이크로비아의 길이 "d",d) the length "d" of the microvias across the
e) 박막 기판(10)을 가로지르는 마이크로비아의 계산된 두께 "t",e) the calculated thickness "t" of the microvia across the
f) 비아 "V2" 및 "V3" 사이의 거리가 "a"이고 비아 "V2" 및 "V4" 사이의 거리가 "a1"인[도 3] 인접 마이크로비아 사이의 거리,f) the distance between adjacent microvias where the distance between vias "V2" and "V3" is "a" and the distance between vias "V2" and "V4" is "a1" [FIG. 3],
g) 마이크로비아와 벌크재 사이에 일어나는 열 전이,g) heat transfer between the microvia and the bulk material,
h) 벌크재 또는 박막 기판(10)의 선택된 재료,h) selected materials of the bulk material or
i) 하부표면(10b)으로부터 토대(substratum)(103)까지의 선택된 열 전도성,i) selected thermal conductivity from the
j) 각 마이크로비아의 형성에 있어서 평행하게 연결된 리얼 나노-트랙의 개수,j) the number of real nano-tracks connected in parallel in the formation of each microvia,
k) 상기 리얼 나노-트랙의 계산된 두께.k) calculated thickness of the real nano-track.
도 4에 의한 실시예는, 각각 전기적 열전대에 적합한, 복수의 상이한 파라미 터들의 사용을 설명하고 나타낸다.4 illustrates and illustrates the use of a plurality of different parameters, each suitable for an electrical thermocouple.
마이크로비아 "V10"와 다른 마이크로비아들의 길이 "d"의 증가는, 일반적으로 커다란 신호 "V"를 나타낼 수 있음을 알 수 있으나, 표면(10a)상에 발생된 열 증가가, 표면(10b)에 대한 열 전도에 의해, 더 긴 거리를 지나가야 하기 때문에, 온도 차이를 더 오래 지연시키기도 한다는 것은 아주 당연하다. It can be seen that the increase in the length "d" of the microvia "V10" and the other microvias can generally represent a large signal "V", but the increase in heat generated on the surface 10a may result in the
두꺼운 마이크로비아 또는 과도한 복수의 리얼 나노-트랙으로 구성된 마이크로비아는 표면(10b)에 열 전도성을 증가시킨다.Thick microvias or microvias consisting of an excessively large number of real nano-tracks increase the thermal conductivity of the
복수의 얇은(thinner) 마이크로비아는 동일한 단면적을 갖는 두꺼운 마이크로비아보다 벌크재에 더 큰 열 전도를 제공한다. 하나의 두꺼운 단일 마이크로비아는 복수의 얇은 마이크로비아보다 더 낮은 온도 기울기를 준다.Multiple thinner microvias provide greater thermal conduction to the bulk material than thicker microvias having the same cross-sectional area. One thick single microvia gives a lower temperature gradient than a plurality of thin microvias.
얇은 마이크로비아는 두꺼운 마이크로비아보다 더 높은 전기 저항값(electric resistance value)을 준다.Thin microvias give higher electrical resistance values than thick microvias.
상술된 방식으로 직렬로 상호연결된 다수의 마이크로비아는 소수의 마이크로비아보다 출력 신호가 더 높다. Many microvias serially interconnected in the manner described above have a higher output signal than few microvias.
전기적 열전대의 조건에 부여될 수 있는 부가적인 파라미터는, 사용된 광원 또는 램프의 시간-관련 특성이 온도 차이 발생에 영향을 줄 것이라는 것이다. An additional parameter that can be imparted to the conditions of the electrical thermocouple is that the time-related nature of the light source or lamp used will affect the occurrence of temperature differences.
그러나, 램프가 펄스를 통해 제어되고, 이에 따라 선택된 주파수의 방출된 광 펄스가 램프에 주어지면, 이 주파수는 100㎛의 두께 "d"를 가지는 박막 기판에 0.1초 동안 나타나도록 선택되어야 하는 것으로 밝혀졌다.However, if the lamp is controlled via a pulse and thus the emitted light pulses of the selected frequency are given to the lamp, it is found that this frequency should be selected to appear for 0.1 seconds on the thin film substrate having a thickness "d" of 100 μm. lost.
다른 조건은, 마이크로비아가 미리 정해진 저항값을 가져야 하며, 여기서 그 값은 가능한 한 낮은 값, 즉 100Ω보다 작아야 하나, 30 - 50 ㏀ 까지 이거나 그와 동일한 전기적 열전대의 저항값이 받아들여져야 하는 것이다.Another condition is that the microvia must have a predetermined resistance value, where the value must be as low as possible, i.e. less than 100 kW, but the resistance of the electrical thermocouple up to or equal to 30-50 kW must be accepted. .
도 6은, 온도 차이의 시간-의존 단계를 나타내며, 상기 그래프는 또한 열전대(100)로부터의 출력 신호를 나타내는 것으로 간주될 수 있다.6 shows a time-dependent step of temperature difference, which can also be considered to represent an output signal from
도 7에 있어서, 박막 기판의 높이 치수 또는 두께 "d"가 전기적 열전대로부터의 출력 신호 그리고 사용된 광원 또는 램프의 반복 주파수(repetition frequency)와 어떻게 관련되어 있는지를 나타낸 그래프가 도시되어 있다. In Fig. 7, a graph showing how the height dimension or thickness "d" of the thin film substrate is related to the output signal from the electrical thermocouple and the repetition frequency of the light source or lamp used.
본 발명에 의한 전기적 열전대는, 짝수 개의 마이크로비아 또는 결합된 마이크로비아로 구성되어야 하는데, 그 개수의 반(half)은 금속(M1)과 같은 제1 재료로 구성되고, 나머지 반은 금속(M2)과 같은 제2 재료로 구성되는 것이 좋다.The electrical thermocouple according to the present invention should consist of an even number of microvias or combined microvias, one half of which consists of a first material such as metal M1 and the other half of metal M2. It is preferably composed of a second material such as.
요약하자면, 리얼 나노-트랙과 마이크로비아는 실제로 가능한 한 얇아야 하며, 사용된 금속 재료는 가능한 한 빈약한(poor) 열 전도성을 가져야 한다.In summary, real nano-tracks and microvias should be as thin as possible in practice, and the metal materials used should have as poor a thermal conductivity as possible.
재료의 쌍들(pairs)(M1과 M2)은 가능한 한 큰 제에벡 효과(Seebeck-effect), 열전기 효과(thermoelectric effect) 또는 기전력(EMF)을 가져야 한다.Pairs of materials M1 and M2 should have as large a Seebeck-effect, thermoelectric effect or electromotive force (EMF) as possible.
본 발명의 범위내에서, 적어도 두 개의 상이한 재료들을 사용하면서 여러 가지 회로 장치를 구성할 수 있도록 하기 위하여, 마이크로비어 및/또는 표면부(10a 및 10b)에 전기적으로 완전한 전도성 또는 반도체 재료의 사용이 가능함은 물론이다.Within the scope of the present invention, in order to be able to construct various circuit arrangements using at least two different materials, the use of electrically complete conductive or semiconducting materials in the microvias and / or
표면(10a 및 10b) 각각을 따라 형성된 회로에 있어서, 마이크로비아에 사용된 재료와 상이한 금속 재료를 선택하는 것이 가능하다.In the circuit formed along each of the
도 8에 있어서, 3개의 상이한 금속 재료들(M1; M2 및 M3)이 도시되어 있는데, 적어도 두 개의 상이한 금속 재료를 사용하는 동안, 박막으로 구성된 벌크재에 의해, 열전대 또는 다른 회로 장치를 형성하기 위하여, 복수의 처리 단계 "A"; "B" 내지 "G"로 나뉘는 방법들이, 도 1에 도시된 것과 유사한 순서로 나타나 있다.In FIG. 8, three different metal materials M1; M2 and M3 are shown, while using at least two different metal materials to form a thermocouple or other circuit arrangement by means of a bulk material composed of a thin film. To this end, a plurality of processing steps "A"; The methods divided by "B" through "G" are shown in an order similar to that shown in FIG.
따라서, 도 8A에는, 박막 재료의 형태인 벌크재(80)가 입자 또는 이온(80a)을 사용하는 동안 조사(radiation)에 노출되며, 그에 따라, 횡단 나노-와이어(80b) 또는 잠재적 나노-트랙(80b)이 형성됨이 나타나 있다.Thus, in Figure 8A,
여기서, 동일한 처리 단계의 선행기술에 따라, 벌크재(80)의 전체 상부표면이 처리되어, 나노-와이어(80b)가 잘 분포되게 된다. Here, according to the prior art of the same processing step, the entire upper surface of the
도 8B는, 도 8A에서 형성된 나노-와이어(80b)가, 리얼 나노-트랙(80d)을 형성하기 위하여, 처리 단계에서 식각 공정에 부쳐짐을 나타낸다. FIG. 8B shows that the nano-
여기서, 전체 상부표면(80c)은 벌크재(80)가 리얼 나노-트랙(80d)의 조밀한 천공(dense perforation)을 나타내도록 처리된다.Here, the entire
도 8C는 도 8B에 따라 처리된 벌크재(80)에 부가 처리 단계에서 금속층(80e)이 형성됨을 도시한다.FIG. 8C shows that the
도 8D는, 처리 단계에서, 3개로 표시된 리얼 나노-트랙(80h)을 노출시키기 위하여 하나의 마스킹과 하나의 개구부(80g)를 갖는 포토레지스트(photo-resist), 건조층(dry film)(80f)이 상부표면(80c)에 부착되는(applied) 것을 나타낸다. FIG. 8D shows a photo-resist,
전기도금을 포함하여 구성되는 처리 단계에 의해, 동일한 재료가 나노-트랙(80h)을 채우고 개구부(80g) 내측에 분포되도록 금속 재료 "M1"가 부착된다.By a processing step comprising electroplating, the metal material "M1" is attached so that the same material fills the nano-
도 8D는, 또한 마스킹층 또는 보호층(protection film)의 역할을 하는 레지스트(resist)(80i)가 금속층(80e)에 부착되는(applied) 것을 나타낸다.8D also shows that a resist 80i that acts as a masking layer or a protection film is applied to the
도 8E는, 그 다음의 처리 단계에서, 3개의 다른 리얼 나노-트랙(80h')을 노출시키기 위하여, 건조층(80f)이 제거되어, 하나의 개구부(80g')를 갖는 포토레지스트, 건조층(80f')이 상부 표면(80c)에 부착되는(applied) 것을 나타낸다. 8E shows that, in the next processing step, the
전기도금을 포함하여 구성되는 반복된 처리 단계에 의해, 나노-트랙(80h')을 채우고 개구부(80g') 내측에 분포되도록 금속 재료 "M2"가 부착된다(applied). By repeated treatment steps comprising electroplating, the metal material "M2" is applied to fill the nano-
도 8F는, 마이크로비아처럼, 채워진 나노-트랙(80h 및 80h') 각각을 노출시키기 위하여, 하나의 처리 단계에서 건조층(80f')이 제거되고, 다음의 처리 단계에서 하나의 개구부(80k)와 함께 하나의 마스킹을 갖는 새로운 포토레지스트, 건조층(80j)이 상부 표면(80c)에 부착되고, 전기도금을 통해 "L10"으로 표시된 것과 같은 필수 회로를 형성하는 금속 재료(M3)를 부착하는 것을 설명하기 위한 것이다. 8F shows that, like microvias, the
도 8F는, 또한, 마이크로비아와 같이, 채워진 나노-트랙(80h and 80h') 각각을 노출시키기 위하여, 하나의 처리 단계에서 금속층(80e)과 보호층(80i')을 제거하고, 다음의 처리 단계에서, 하나의 개구부(80k')의 형태인 하나의 마스킹을 갖는 새로운 포토레지스트, 건조층(80j')이 도 4에 "L30"으로 표시된 것과 같은 필수 회로를 형성하도록 부착되는 것을 설명하기 위한 것이다. 8F also removes the
도 8G는, 하나의 처리 단계에서, 포토레지스트층(80j 및 80j')이 제거되고, 이에 따라, 서로 전기적으로 결합되고 연결된 박막재(80)의 상측(80c)과 하측(80c')에 회로와 마이크로비아를 갖는 회로 장치(100)가 얻어짐을 나타낸다. 8G shows that in one processing step, the
다른 실시예에서, 금속 재료 "M1"; "M2", "M3" 및 "M4"는, 동일한 전기 전도 특성을 갖는 금속 재료로, 또는 상이한 전기 전도 특성을 갖는 재료 및/또는 전기적 반도체 특성을 갖는 재료로부터 상이한 특성을 갖도록 선택될 수 있다.In another embodiment, the metal material "M1"; "M2", "M3" and "M4" may be selected to have different properties from metal materials having the same electrical conducting properties, or from materials with different electrical conducting properties and / or materials with electrical semiconductor properties.
또한, 도 8G는, 금속 재료로 덮여지지 않은 특정의 그리고 선택된 리얼 나노-트랙(80m, 80m')이 공기-환기구(air-ventilating)와 냉각 덕트(cooling ducts)의 역할을 할 수 있음을 나타낸다.8G also shows that certain and selected real nano-tracks (80 m, 80 m ') not covered with metallic material can serve as air-ventilating and cooling ducts. .
도 9에는, 상이한 금속 재료(M1; M2 및 M3)가 3개로 도시되어 있는데, 적어도 두 개의 상이한 금속 재료를 사용하여 박막으로 구성된 벌크재에 의해, 열전대 또는 다른 회로 장치를 형성하기 위하여 복수의 단계들 "A"; "B" 내지 "F"로 나뉘는 방법이, 도 8에 도시된 것과 유사한 순서로 나타나 있다.In Figure 9, three different metal materials M1; M2 and M3 are shown, with a plurality of steps for forming a thermocouple or other circuit arrangement by means of a bulk material composed of a thin film using at least two different metal materials. "A"; The method of dividing by "B" through "F" is shown in an order similar to that shown in FIG.
따라서, 도 9A는, 입자 또는 이온(80a)을 사용하여 박막 재료 형상의 벌크재(80)를 조사에 노출시키고, 이에 따라 횡단 나노-와이어(80b) 또는 잠재적 나노-트랙(80b)이 형성되는 것을 나타낸다.Thus, FIG. 9A illustrates the use of particles or
여기서, 동일한 처리 단계의 선행 기술에 따라 벌크재(80)의 전체 상부표면(80c)이 처리되어 나노-와이어(80b)가 잘 분포되게 된다. Here, according to the prior art of the same processing step, the entire
도 9B는, 선택된 리얼 나노-트랙(80d)을 형성하기 위하여, 도 9A에 형성된 나노-와이어(80b)가 마스킹과 그 개구부(80g)를 통해 포토레지스트(80f)로 덮이고, 도 9C에 따른 처리 단계에서 식각 처리된다.FIG. 9B shows that the nano-
여기서, 벌크재(80)가 리얼 나노-트랙(80d)의 선택된 천공(perforation)을 나타내도록 상부표면(80c)의 선택된 부분만이 처리된다.Here, only selected portions of the
도 9B 및 9C에 있어서, 벌크재(80)에는 부가적인 처리 단계에서 금속층(80e)이 형성된다.9B and 9C, the
도 9D는, 하나의 처리 단계에서, 3개로 도시된 리얼 나노-트랙(80h)을 노출시키기 위해, 하나의 개구부(80g)를 갖는 포토레지스트, 건조층(80f)이 상부 표면(80c)에 부착되는(applied) 것을 나타낸다.9D shows that in one processing step, a photoresist,
전기도금을 포함하여 구성되는 처리 단계에 의해, 금속 재료 "M1"가, 나노-트랙(80h)을 채우고 개구부(80g)내측에 분포되도록, 부착된다.By a processing step comprising electroplating, the metal material "M1" is attached so as to fill the nano-
도 9E는, 도시된 다른 3개의 리얼 나노-트랙(80h')을 노출시키기 위하여, 그 다음의 처리 단계에서, 건조층(80f)이 제거되고, 하나의 개구부(80g')를 갖는 포토레지스트, 건조층(80f)이 상부 표면(80c)에 부착되는(applied) 것을 나타낸다.9E shows that in the next processing step, the
전기도금을 포함하여 구성되는 반복된 처리 단계에 의해, 나노-트랙(80h)을 채우고 개구부(80g') 내측에 분포되도록, 금속 재료 "M2"가 부착된다.By a repeated processing step comprising electroplating, the metal material "M2" is attached so as to fill the nano-
도 8F 및 도 8G 에 따라 앞서 설명된 처리 단계들이 도 9F에 계속되므로 이들은 나타내지 않았다.These are not shown since the processing steps described above in accordance with FIGS. 8F and 8G continue in FIG. 9F.
도 10은, 잠재적 나노-트랙과 나노-와이어(80b)만이 표면부(surface section) 내측에 형성되고, 상술한 처리 단계들에 이어, 마이크로비아를 형성하도록, 이온(80a)으로부터의 조사(radiation)가 마스킹 프로세스 또는 텐팅에 의해 이루어지는 것을 나타낸다. 10 shows radiation from
본 발명을 열전대와 관련하여 설명하였다고 하더라도, 상기 기술이 IR-검출기, 움직임 검출기(movement detector) 등과 같은 다른 검출기에 대해 사용될 수 있음이 명백하다.Although the present invention has been described in connection with thermocouples, it is clear that the technique can be used for other detectors such as IR-detectors, movement detectors and the like.
본 발명은 위에 예시된 특정 실시예로 제한되지 않으며, 첨부된 특허청구범위에 기술된, 본 발명에 의한 일반적인 사상의 범위내에서 변형될 수 있음을 물론이다. It is to be understood that the invention is not limited to the specific embodiments illustrated above, but may be modified within the scope of the general spirit of the invention as described in the appended claims.
특히, 도시된 각 유닛(unit)이, 바람직한 기술적 기능을 얻기 위하여, 본 발명의 범위내에서, 도시된 다른 유닛과 결합될 수 있음이 고려되어야 한다. In particular, it should be considered that each unit shown may be combined with the other units shown within the scope of the present invention in order to obtain the desired technical functionality.
Claims (32)
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0301238A SE526006C2 (en) | 2003-04-29 | 2003-04-29 | Treated thin film substrate |
SE0301238-2 | 2003-04-29 | ||
PCT/SE2004/000606 WO2004098256A1 (en) | 2003-04-29 | 2004-04-21 | A method for processing a thin film substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060016761A KR20060016761A (en) | 2006-02-22 |
KR101055600B1 true KR101055600B1 (en) | 2011-08-09 |
Family
ID=20291147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057020583A KR101055600B1 (en) | 2003-04-29 | 2004-04-21 | Processing Method of Thin Film Substrate |
Country Status (10)
Country | Link |
---|---|
US (1) | US7176578B2 (en) |
EP (1) | EP1621054B1 (en) |
JP (1) | JP4359657B2 (en) |
KR (1) | KR101055600B1 (en) |
CN (1) | CN100521876C (en) |
AT (1) | ATE524956T1 (en) |
AU (1) | AU2004234763B2 (en) |
CA (1) | CA2523971A1 (en) |
SE (1) | SE526006C2 (en) |
WO (1) | WO2004098256A1 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1832146A1 (en) * | 2004-12-28 | 2007-09-12 | Siemens Home and Office Communication Devices GmbH & Co. KG | Semifinished product and support component based on said semifinished product |
JP4344954B2 (en) | 2006-10-03 | 2009-10-14 | セイコーエプソン株式会社 | Method for manufacturing element substrate |
WO2008063125A1 (en) * | 2006-11-20 | 2008-05-29 | Senseair Ab | A process for treating a flexible thin film substrate, in the form of a dielectric plastic foil, and a thin film substrate thus formed |
US20090162666A1 (en) * | 2007-12-20 | 2009-06-25 | Palo Alto Research Center Incorporated | Curable flexible material |
US20090223700A1 (en) * | 2008-03-05 | 2009-09-10 | Honeywell International Inc. | Thin flexible circuits |
US7884488B2 (en) * | 2008-05-01 | 2011-02-08 | Qimonda Ag | Semiconductor component with improved contact pad and method for forming the same |
US8026567B2 (en) * | 2008-12-22 | 2011-09-27 | Taiwan Semiconductor Manufactuirng Co., Ltd. | Thermoelectric cooler for semiconductor devices with TSV |
JP2011233714A (en) * | 2010-04-27 | 2011-11-17 | Canon Inc | Semiconductor device |
US20150035162A1 (en) * | 2013-08-02 | 2015-02-05 | Qualcomm Incorporated | Inductive device that includes conductive via and metal layer |
SE541450C2 (en) | 2018-02-19 | 2019-10-08 | Jondetech Sensors Ab Publ | Overheating alarm device for cell phone charger or similar device |
SE543173C2 (en) | 2018-07-02 | 2020-10-20 | Jondetech Sensors Ab Publ | Adapter device with infrared sensor and heat protection switch |
US20200361782A1 (en) * | 2019-05-16 | 2020-11-19 | Sciosense B.V. | Photo-annealing in Metal Oxide Sensors |
US11662109B2 (en) | 2019-06-05 | 2023-05-30 | Carrier Corporation | Enclosure for gas detector |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999041592A1 (en) * | 1998-02-17 | 1999-08-19 | Martin Hans Goeran Evald | A method of producing a detector belonging to a gas sensor, and a detector produced in accordance with the method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3655242B2 (en) * | 2002-01-04 | 2005-06-02 | 株式会社東芝 | Semiconductor package and semiconductor mounting apparatus |
US6891266B2 (en) * | 2002-02-14 | 2005-05-10 | Mia-Com | RF transition for an area array package |
TWI256719B (en) * | 2002-03-06 | 2006-06-11 | Via Tech Inc | Semiconductor device package module and manufacturing method thereof |
-
2003
- 2003-04-29 SE SE0301238A patent/SE526006C2/en not_active IP Right Cessation
-
2004
- 2004-04-21 JP JP2006508027A patent/JP4359657B2/en not_active Expired - Fee Related
- 2004-04-21 EP EP04728728A patent/EP1621054B1/en not_active Expired - Lifetime
- 2004-04-21 CN CNB2004800116430A patent/CN100521876C/en not_active Expired - Lifetime
- 2004-04-21 KR KR1020057020583A patent/KR101055600B1/en active IP Right Grant
- 2004-04-21 AU AU2004234763A patent/AU2004234763B2/en not_active Expired
- 2004-04-21 AT AT04728728T patent/ATE524956T1/en not_active IP Right Cessation
- 2004-04-21 CA CA002523971A patent/CA2523971A1/en not_active Abandoned
- 2004-04-21 WO PCT/SE2004/000606 patent/WO2004098256A1/en active Application Filing
-
2005
- 2005-10-26 US US11/258,763 patent/US7176578B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999041592A1 (en) * | 1998-02-17 | 1999-08-19 | Martin Hans Goeran Evald | A method of producing a detector belonging to a gas sensor, and a detector produced in accordance with the method |
Also Published As
Publication number | Publication date |
---|---|
AU2004234763A1 (en) | 2004-11-11 |
AU2004234763B2 (en) | 2008-07-24 |
JP4359657B2 (en) | 2009-11-04 |
US20060071323A1 (en) | 2006-04-06 |
ATE524956T1 (en) | 2011-09-15 |
JP2007529101A (en) | 2007-10-18 |
SE0301238D0 (en) | 2003-04-29 |
CN1781350A (en) | 2006-05-31 |
EP1621054B1 (en) | 2011-09-14 |
WO2004098256A1 (en) | 2004-11-11 |
US7176578B2 (en) | 2007-02-13 |
CN100521876C (en) | 2009-07-29 |
SE0301238L (en) | 2004-10-30 |
KR20060016761A (en) | 2006-02-22 |
SE526006C2 (en) | 2005-06-14 |
CA2523971A1 (en) | 2004-11-11 |
EP1621054A1 (en) | 2006-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7176578B2 (en) | Method for processing a thin film substrate | |
US5129142A (en) | Encapsulated circuitized power core alignment and lamination | |
US6451509B2 (en) | Composite laminate circuit structure and method of forming the same | |
US3471631A (en) | Fabrication of microminiature multilayer circuit boards | |
US8315678B2 (en) | Systems, methods, and apparatus for multilayer superconducting printed circuit boards | |
JP2522869B2 (en) | Method for manufacturing multilayer circuit device | |
US3411204A (en) | Construction of electrical circuits | |
US20070137891A1 (en) | Passing multiple conductive traces through a thru-hole via in a pcb | |
JP2019121626A (en) | Method for manufacturing printed-circuit board | |
CN105122449A (en) | Low cost interposer comprising an oxidation layer | |
Yi et al. | Transient simulation of multiscale structures using the nonconformal domain decomposition Laguerre-FDTD method | |
US7228623B2 (en) | Process for fabricating a multi layer circuit assembly | |
Kim et al. | Modified shielding effectiveness equation for novel multilayered waveguide-below-cutoff array | |
KR101741526B1 (en) | Manufacturing method of circuit board for wireless antenna using via hole etching skill | |
CN106332435B (en) | Flexible circuit board and preparation method thereof | |
Klink et al. | Evolution of organic chip packaging technology for high speed applications | |
JPS62291095A (en) | Manufacture of wiring board | |
WO2008063125A1 (en) | A process for treating a flexible thin film substrate, in the form of a dielectric plastic foil, and a thin film substrate thus formed | |
SU218975A1 (en) | METHOD OF MAKING MULTILAYERED SEALS! X PAYMENTS | |
Gizatullin et al. | Analysis of Signal Integrity and Distortion in Twisted Pair in a Multilayer Printed Circuit Board | |
Schwee et al. | Approaches toward field determined propagation of crossties and Bloch lines | |
JPH06268377A (en) | Manufacture of multilayer interconnection board | |
JP2003069226A (en) | Board for semiconductor device and its manufacturing method | |
JP2521187B2 (en) | Method for manufacturing multilayer wiring board | |
JPH02198196A (en) | Manufacture of printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140724 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150723 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170721 Year of fee payment: 7 |