KR101049289B1 - 비동기 전송 시스템에서의 전송속도 제어 장치 및 그 방법 - Google Patents

비동기 전송 시스템에서의 전송속도 제어 장치 및 그 방법 Download PDF

Info

Publication number
KR101049289B1
KR101049289B1 KR1020080084148A KR20080084148A KR101049289B1 KR 101049289 B1 KR101049289 B1 KR 101049289B1 KR 1020080084148 A KR1020080084148 A KR 1020080084148A KR 20080084148 A KR20080084148 A KR 20080084148A KR 101049289 B1 KR101049289 B1 KR 101049289B1
Authority
KR
South Korea
Prior art keywords
value
clock
transmission
port
reception
Prior art date
Application number
KR1020080084148A
Other languages
English (en)
Other versions
KR20100025423A (ko
Inventor
안정균
김대환
김성수
박기남
Original Assignee
주식회사 쿠오핀
주식회사 케이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 쿠오핀, 주식회사 케이티 filed Critical 주식회사 쿠오핀
Priority to KR1020080084148A priority Critical patent/KR101049289B1/ko
Publication of KR20100025423A publication Critical patent/KR20100025423A/ko
Application granted granted Critical
Publication of KR101049289B1 publication Critical patent/KR101049289B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/16—Threshold monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 비동기 전송 시스템에서의 전송속도 제어 장치 및 그 방법에 관한 것으로, 수신 패킷의 프리앰블로부터 복원한 수신클럭(Rx_Clk)과 자체 송신클럭(Tx_Clk)을 일정시간 동안 측정하여 두 클럭 간의 차이를 PPM(Part Per Million) 단위로 계산한 결과와 전송 큐(Queue)에 저장되어 있는 데이터량에 따라 전송속도를 조절함으로써, 혼잡이 발생하지 않은 상황에서 패킷의 손실을 방지하기 위한, 비동기 전송 시스템에서의 전송속도 제어 장치 및 그 방법을 제공하고자 한다.
이를 위하여, 본 발명은, 전송속도 제어 장치에 있어서, 물리계층 내 각 수신포트의 데이터 점유율에 따른 수신클럭의 합(이하, 계산값)과 송신클럭 값을 비교하기 위한 클럭 비교수단; 및 상기 계산값이 상기 송신클럭 값을 초과하고 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 프리앰블의 기 지정된 비트를 삭제하고, 상기 계산값이 상기 송신클럭 값을 초과하고 상기 송신 큐에 저장되어 있는 데이터량이 하위 임계치 이하이면 상기 삭제된 비트를 복구하기 위한 프리앰블 제어수단을 포함한다.
이더넷, 전송속도, 수신속도, 프리앰블, 패킷손실, 수신포트의 데이터 점유율

Description

비동기 전송 시스템에서의 전송속도 제어 장치 및 그 방법{APPARATUS AND METHOD FOR CONTROLLING TX SPEED IN ASYNCHRONOUS TRANSMISSION SYSTEM}
본 발명은 비동기 전송 시스템에서의 전송속도 제어 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 수신 패킷의 프리앰블로부터 복원한 수신클럭(Rx_Clk)과 자체 송신클럭(Tx_Clk)을 일정시간 동안 측정하여 두 클럭 간의 차이를 PPM(Part Per Million) 단위로 계산한 결과와 전송 큐(Queue)에 저장되어 있는 데이터량에 따라 전송속도를 조절함으로써, 혼잡이 발생하지 않은 상황에서 패킷의 손실을 방지하기 위한, 비동기 전송 시스템에서의 전송속도 제어 장치 및 그 방법에 관한 것이다.
도 1 은 일반적인 비동기 이더넷 시스템에서의 데이터 송수신 구조를 나타내는 일예시도이다.
도 1에 도시된 바와 같이, 일반적인 비동기 이더넷 시스템은, 수신데이터 프레임 내 프리앰블에서 수신클럭(Rx_Clk)을 추출한 후 수신데이터를 복원하여 스위 칭 칩(20)으로 전달하고, 기준클럭(Ref_Clk)을 스위칭 칩(20)으로 제공하며, 스위칭 칩(20)으로부터 스위칭된 송신데이터(TX_data)를 외부로 전송하기 위한 MII(Media Independent Interface) 물리계층(PHY)(10), 및 MII 물리계층(10)으로부터 제공받은 기준클럭을 송신클럭으로 하여 송신데이터를 MII 물리계층(10)으로 전달하기 위한 스위칭 칩(20)을 포함한다.
여기서, MII 물리계층(10) 내 각 수신포트(RX 포트)는 도 2에 도시된 바와 같이, IEEE 802.3 데이터 프레임 내 프리앰블(Preamble), 즉 10101010으로 시작하는 7 바이트(byte)의 비트열로부터 수신클럭(Rx_Clk)을 추출한 후 수신데이터를 복원하여 스위칭 칩(20)으로 전달한다.
한편, IEEE 802.3의 물리계층 표준에 의하면, 전송속도가 100Mbps인 경우 25MHz의 클럭에 ±100PPM의 클럭 오차를 허용하고, 전송속도가 1Gbps인 경우 125MHz의 클럭에 ±100PPM의 클럭 오차를 허용하고 있다.
이러한 클럭 오차는 비동기 이더넷 환경에서 동일한 전송속도를 가지는 이더넷 장치 간의 데이터 전송 시(특히, 상호 최대속도로 데이터 전송 시), 상대적으로 송신클럭(Tx _Clk)이 낮은 이더넷 장치에서 패킷의 손실을 유발한다.
예를 들어, 도 3에 도시된 바와 같이 1Gbps의 전송속도를 가지는 이더넷 장치들 간의 데이터 전송 시, 1Gbps 이더넷 장치에 허용된 125MHz ± 100PPM의 클럭 값은 최대 1Gbps ± 100Kbps(0.001%)의 속도 차를 유발할 수 있다. 즉, 두 장비 간에 1Gbps의 동일한 속도로 패킷을 전송한다고 하더라도 최대 200Kbps 만큼의 전송속도 차가 발생할 수 있다.
최대 200Kbps의 전송속도 차는 이더넷 장치의 큐에 초당 200Kbit의 데이터를 적재할 수 있는 양으로, 대부분 10Mbyte 이하의 패킷 메모리를 가진 이더넷 장치에 있어서, 약 400초 정도면 큐의 모든 저장공간을 소비하여 이후부터는 패킷의 손실이 발생한다.
여기서, 패킷의 손실이 발생하는 시간을 일반화하여 정리하면 하기의 [수학식 1]과 같다.
Figure 112008061248531-pat00001
이때, Tpacket loss는 패킷손실이 발생하는 시간(sec)을 의미하고, M은 이더넷 장치의 메모리 크기(byte)를 의미하며,
Figure 112008061248531-pat00002
은 두 이더넷 장치 간의 백만 클럭당 클럭 차를 의미하고, Bmax는 이더넷 장치의 최대 전송속도(bps)를 의미한다.
최대 전송속도로 일정시간을 전송하게 되면 상기 [수학식 1]을 통해 알 수 있듯이, 특별한 패킷의 혼잡이 발생하지 않은 상황임에도 불구하고, 이더넷 장치 간의 클럭의 차이로 인해 'Tpacket loss'가 지나면 패킷손실이 발생한다.
이는 비동기 이더넷 장치의 특성으로, 특히 베스트 에포트(Best Effort)에 기반한 이더넷 장치는 기본적으로 혼잡에 의한 패킷의 손실과 비동기로 인한 패킷의 손실을 전제로 한다.
결국, 이러한 패킷의 손실은 손실된 패킷의 재전송 시도를 유발하고 그에 따라 혼잡을 가중시키며, 또한 고품질의 실시간 방송이나 실시간 통화 등과 같은 서비스의 품질을 저하시키는 문제점이 있었다.
이러한 문제점을 해결하고자 하는 것이 본 발명의 과제이다.
따라서 본 발명은 수신 패킷의 프리앰블로부터 복원한 수신클럭(Rx_Clk)과 자체 송신클럭(Tx_Clk)을 일정시간 동안 측정하여 두 클럭 간의 차이를 PPM(Part Per Million) 단위로 계산한 결과와 전송 큐(Queue)에 저장되어 있는 데이터량에 따라 전송속도를 조절함으로써, 혼잡이 발생하지 않은 상황에서 패킷의 손실을 방지하기 위한, 비동기 전송 시스템에서의 전송속도 제어 장치 및 그 방법을 제공하는데 그 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 장치는, 전송속도 제어 장치에 있어서, 물리계층 내 각 수신포트의 데이터 점유율에 따른 수신클럭의 합(이하, 계산값)과 송신클럭 값을 비교하기 위한 클럭 비교수단; 및 상기 계산값이 상기 송신클럭 값을 초과하고 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 프리앰블의 기 지정된 비트를 삭제하고, 상기 계산값이 상기 송신클럭 값을 초과하고 상기 송신 큐에 저장되어 있는 데이터량이 하위 임계치 이하이면 상기 삭제된 비트를 복구하기 위한 프리앰블 제어수단을 포함한다.
또한, 상기 목적을 달성하기 위한 본 발명의 다른 장치는, 전송속도 제어 장치에 있어서, 물리계층 내 각 수신포트별로 수신된 프레임의 IFG(Inter Frame Gab) 값이 기준 IFG 값을 초과하는 개수를 카운트한 값(이하, 제 1 카운트 값)과 초과하지 않는 개수를 카운트한 값(이하, 제 2 카운트 값)을 비교하기 위한 클럭 비교수단; 및 상기 제 1 카운트 값이 상기 제 2 카운트 값을 초과하고 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 프리앰블의 기 지정된 비트를 삭제하고, 상기 제 1 카운트 값이 상기 제 2 카운트 값을 초과하고 상기 송신 큐에 저장되어 있는 데이터량이 하위 임계치 이하이면 상기 삭제된 비트를 복구하기 위한 프리앰블 제어수단을 포함한다.
한편, 상기 목적을 달성하기 위한 본 발명의 방법은, 전송속도 제어 방법에 있어서, 물리계층 내 각 수신포트의 데이터 점유율에 따른 수신클럭의 합(이하, 계산값)과 송신클럭 값을 비교하는 클럭 비교단계; 상기 계산값이 상기 송신클럭 값을 초과하고 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 프리앰블의 기 지정된 비트를 삭제하는 프리앰블 삭제단계; 및 상기 계산값이 상기 송신클럭 값을 초과하고 상기 송신 큐에 저장되어 있는 데이터량이 하위 임계치 이하이면 상기 삭제된 비트를 복구하는 단계를 포함한다.
또한, 상기 목적을 달성하기 위한 본 발명의 다른 방법은, 전송속도 제어 방법에 있어서, 물리계층 내 각 수신포트별로 수신된 프레임의 IFG(Inter Frame Gab) 값이 기준 IFG 값을 초과하는 개수를 카운트한 값(이하, 제 1 카운트 값)과 초과하지 않는 개수를 카운트한 값(이하, 제 2 카운트 값)을 비교하는 카운트 결과 비교단계; 상기 제 1 카운트 값이 상기 제 2 카운트 값을 초과하고 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 프리앰블의 기 지정된 비트를 삭제하는 프리앰블 삭제단계; 및 상기 제 1 카운트 값이 상기 제 2 카운트 값을 초과하고 상기 송신 큐에 저장되어 있는 데이터량이 하위 임계치 이하이면 상기 삭제된 비트를 복구하는 단계를 포함한다.
상기와 같은 본 발명은, 수신 패킷의 프리앰블로부터 복원한 수신클럭(Rx_Clk)과 자체 송신클럭(Tx_Clk)을 일정시간 동안 측정하여 두 클럭 간의 차이를 PPM(Part Per Million) 단위로 계산한 결과와 전송 큐(Queue)에 저장되어 있는 데이터량에 따라 전송속도를 조절함으로써, 혼잡이 발생하지 않은 상황에서 패킷의 손실을 방지할 수 있는 효과가 있다.
또한, 본 발명은 비동기 이더넷 장비 간 클럭의 차이로 인해 필연적으로 발생할 수 있는 최대전송 시의 패킷손실을 줄일 수 있는 방법을 제공함으로써, 경제적으로 최대전송속도를 조절할 수 있으며, 특히 클럭의 차이로 인한 중요 패킷의 손실을 줄여서 실시간 방송이나 실시간 영상통신과 같은 서비스의 품질을 높일 수 있고, 패킷손실로 인한 재전송 시도를 줄임으로써 트래픽의 혼잡을 줄일 수 있는 효과가 있다.
상술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되어 있는 상세한 설명을 통하여 보다 명확해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 일실시예에서는 비동기 전송 시스템의 일예로 비동기 이더넷 시스템을 예로 들어 설명하기로 한다.
도 4 는 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 장치에 대한 일실시예 구성도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 장치는, 물리계층 내 각 수신포트별 수신클럭에, 송신포트(Tx 포트)로 입력되는 총 데이터량에 대한 해당 수신포트별 데이터량의 비율(이하, 수신포트의 데이터 점유율)을 곱한 값들의 합(이하, 계산값)과 송신클럭 값을 비교하기 위한 클럭 비교부(410), 및 상기 계산값이 송신클럭 값(예 : 125MHz)을 초과하고 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 프리앰블의 기 지정된 일정 비트를 삭제하고, 상기 계산값이 송신클럭 값을 초과하고 상기 송신 큐에 저장되어 있는 데이터량이 하위 임계치 이하이면 삭제된 비트를 복구(즉, 프리앰블의 기 지정된 비트를 삭제하지 않음을 의미함)하기 위한 프리앰블 제어부(420)를 포함한다.
여기서, 프리앰블 제어부(420)는, 상기 클럭 비교부(410)의 비교결과, 계산값이 송신클럭 값을 초과함에 따라 제 1 제어신호를 생성하기 위한 제 1 제어신호 생성기(PPM 펄스 발생기)(421), 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 제 2 제어신호를 출력하고, 하위 임계치를 초과하지 않으면(즉, 하위 임계치 이하이면) 제 3 제어신호를 출력하기 위한 큐 관리기(PPM 컨트롤러)(422), 및 상기 제 1 제어신호 생성기(421)에서 생성한 제 1 제어신호와 상기 큐 관리기(422)에서 출력한 제 2 제어신호가 입력되면 프리앰블의 기 지정된 일정 비트를 삭제하고, 상기 제 1 제어신호 생성기(421)에서 생성한 제 1 제어신호와 상기 큐 관리기(422)에서 출력한 제 3 제어신호가 입력되면 프리앰블의 삭제된 비트를 복구하기 위한 프리앰블 제어기(423)를 포함한다.
이하, 프리앰블 제어부(420)에 대해 좀 더 상세히 살펴보기로 한다.
먼저, 클럭 비교부(410)는 PPM결과(계산값에서 송신클럭 값을 뺀 값)를 PPM 펄스 발생기(421)로 전송한다.
그러면, PPM 펄스 발생기(421)는 PPM결과가 양수이면(PPM Result > 0), PPM 펄스 1을 생성하여 프리앰블 제어기(423)로 전송한다.
이때, 클럭 비교부(410)로부터의 PPM결과가 양수일 경우, 송수신 클럭의 차이에 의해 패킷의 손실이 발생할 우려가 있다. 그러나 송수신 클럭의 차이가 있더라도 송신포트에서 충분히 패킷을 전송할 수 있는 경우에는 전송속도를 높일 필요 가 없다.
따라서 송신포트의 큐에 데이터가 저장되어 있는 데이터량을 확인할 필요가 있다. 이때, 송신포트의 큐에 임계치 이상의 데이터가 저장되어 있는지에 대한 확인은 PPM 컨트롤러(422)가 담당한다.
PPM 컨트롤러(422)는 전송을 위해 대기중인 큐(Queue)에 충분한 공간이 있는지를 판단하여, 큐에 상위 임계치(Up threshold)를 초과하는 패킷이 저장되어 있으면 전송속도를 높이도록 프리앰블 제어기(423)로 명령(PPM Enable=1)을 내리고, 큐에 저장되어 있는 패킷이 줄어들어 하위 임계치(Down threshold) 이하로 내려오면 전송속도를 낮추도록 프리앰블 제어기(423)로 명령(PPM Enable = 0)을 내린다.
그러면, 프리앰블 제어기(423)는 PPM Pulse=1 및 PPM Enable=1인 경우, 매 패킷에 대해 1Byte씩 프리앰블을 삭제하는 명령(Preamble Pulse =1)을 내려 프리앰블을 삭제한다. 이때, IEEE 802.3 표준에서는 프리앰블을 7 Byte로 정의하고 있으나 실제 시스템에서는 1 Byte 이상이면 동기클럭(수신클럭)을 추출할 수 있기 때문에, 프리앰블 1바이트를 삭제하여도 동기클럭 복구에는 전혀 지장없이 전송속도를 높일 수 있다.
결국, 본 발명은 가장 긴 데이터 프레임의 경우 전송속도를 0.06%, 가장 짧은 데이터 프레임의 경우 최대 1.2% 정도 전송속도를 순간적으로 높여 패킷의 손실을 방지하고, 큐에 패킷이 하한 임계치(Down threshold) 이하로 내려가면 PPM 컨트롤러(422)는 프리앰블 제어기(423)의 동작을 정지시켜 본래의 전송속도를 유지한다.
이러한 방법으로 혼잡이 발생하지 않은 상황에서 이더넷 장비의 최대 패킷 전송 시, 이더넷 장비 간의 클럭속도 차이에 의해 중요한 패킷이 손실되는 것을 방지할 수 있다.
이하, 도 5를 참조하여 상기 클럭 비교부(410)에 대해 살펴보기로 한다.
도 5 는 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 장치 내 클럭 비교부의 일실시예 구성도로서, MII(Media Independent Interface) 또는 GMII(Gigabit Media Independent Interface) 물리계층(PHY) 인터페이스를 통해 송신포트(Tx 포트)로 입력되는 패킷들의 클럭을 비교/분석하기 위한 클럭 비교부의 일실시예 구성도이다.
도 5에 도시된 바와 같이, 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 장치 내 클럭 비교부(410)는, 물리계층 내의 각 수신포트에서 추출한 수신클럭(Rx_Clk)을 카운트하여 클럭 비교기(414)로 전달하기 위한 다수의 수신클럭 카운터(Rx_Clk Counter_n)(411), 송신클럭을 카운트하여 클럭 비교기(414)로 전달하기 위한 송신클럭 카운터(412), 각 수신포트로부터 송신포트(Tx 포트)로 입력되는 총 데이터량에 대한 각 수신포트별 데이터량의 비율 및 총 데이터량을 산출하여 클럭 비교기(414)로 전달하기 위한 점유율 산출기(Flow weighting)(413), 및 각 수신포트별 수신클럭에 해당 수신포트의 데이터 점유율을 곱한 값들의 합과 송신클럭 값을 비교하기 위한 클럭 비교기(414)를 포함한다.
이를 좀 더 상세히 살펴보면, 타 이더넷 장치로부터 패킷을 수신한 물리계층 내 각 수신포트(RX 포트)는, 도 2의 이더넷 데이터 프레임 구조에서 10101010으로 시작하는 7 바이트 프리앰블(preamble)의 비트열에서 수신클럭(Rx_Clk)을 추출하여 수신데이터(Rx_data)를 복원한다.
이때, 각 수신클럭 카운터(Rx_Clk Counter_n)(411)는 해당 수신포트에서 추출한 수신클럭(Rx_Clk)을 소정(일예로 백만)의 클럭 단위로 카운트하여 클럭 비교기(414)로 전달한다.
또한, 송신클럭 카운터(412)는 송신클럭을 카운트하여 클럭 비교기(414)로 전달한다.
아울러, 점유율 산출기(Flow weighting)(413)는 각 수신포트로부터 송신포트(Tx 포트)로 입력되는 총 데이터량에 대한 각 수신포트별 데이터량의 비율(이하, 수신포트의 데이터 점유율) 및 총 데이터량을 산출하여 클럭 비교기(414)로 전달한다.
그러면, 클럭 비교기(414)는 송신포트로 입력되는 총 데이터량(각 수신포트에서 수신한 데이터량의 합)이 표준허용대역폭을 초과하는 경우, 이는 송신포트로 입력되는 패킷들이 혼잡상황이라는 것을 의미하는 것으로, 0을 출력하여 프리앰블의 비트열 삭제 과정을 수행하지 않도록 한다. 여기서, 표준허용대역폭은 "송신포트의 대역폭 × 오차(1 + 2×10-4)"와 같다.
그러나 클럭 비교기(414)는 송신포트로 입력되는 총 데이터량이 송신포트의 대역폭과 표준허용대역폭 사이에 위치하는 경우, 하기의 [수학식 2]와 같은 클럭 차(
Figure 112008061248531-pat00003
)를 산출한다.
Figure 112008061248531-pat00004
여기서, 'Tx_Clk'은 송신클럭으로서 기준클럭과 같은 값을 갖고, 'Weighted Rx_Clk'은 각 수신포트별 수신클럭에 해당 수신포트의 데이터 점유율을 곱한 값들의 합을 의미한다.
즉,
Figure 112008061248531-pat00005
이고, 이때 WBi는 각 수신포트로부터 송신포트(Tx포트)로 입력되는 총 데이터량에 대한 i번째 수신포트의 데이터 점유율을 나타내고, 'Rx_Clk_i'는 i번째 수신포트의 수신클럭을 나타낸다.
한편, 1개의 수신포트로부터 1개의 송신포트로 데이터가 입력될 경우, 즉 1개의 수신포트로부터 입력된 데이터가 송신포트 전체 대역폭을 점유할 경우, 클럭 차(
Figure 112008061248531-pat00006
)는 하기의 [수학식 3]과 같다.
Figure 112008061248531-pat00007
이때, Rx_Clk은 수신포트의 수신클럭 값을 의미한다.
결국, 상기 [수학식 2] 및 상기 [수학식 3]에서
Figure 112008061248531-pat00008
이 양수이면 수신클 럭(Rx_Clk)이 송신클럭보다 더 빠르다는 것을 의미한다.
도 6 은 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 장치 내 클럭 비교부의 다른 실시예 구성도로서, SMII(Serial Media Independent Interface) 물리계층(PHY) 인터페이스를 통해 송신포트(Tx 포트)로 입력되는 패킷들의 IFG(Inter Frame Gab) 클럭을 비교/분석하기 위한 클럭 비교부의 다른 실시예 구성도이다.
도 6에 도시된 바와 같이, 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 장치 내 클럭 비교부(410)는, 물리계층 내의 각 수신포트로부터 송신포트(Tx 포트)로 입력되는 총 데이터량에 대한 각 수신포트별 데이터량의 비율 및 총 데이터량을 산출하여 클럭 비교기(64)로 전달하기 위한 점유율 산출기(Flow weighting)(60), 각 수신포트별로 수신 이더넷 프레임 간 간격을 나타내는 IFG 값(보통 12Byte에 해당하는 클럭)을 측정하기 위한 IFG 측정기(61), 상기 IFG 측정기(61)에서 측정한 각 수신포트별 IFG 값이 기준 IFG 값을 초과하는 개수를 카운터하기 위한 Over IFG 카운터(62), 상기 IFG 측정기(61)에서 측정한 각 수신포트별 IFG 값이 기준 IFG 값을 초과하지 않는 개수를 카운트하기 위한 Under IFG 카운터(63), 및 상기 Over IFG 카운터(62)로부터의 제 1 카운트 결과에서 상기 Under IFG 카운터(63)로부터의 제 2 카운트 결과를 뺀 값에 해당 수신포트의 데이터 점유율을 곱한 값들의 합과 0을 비교하기 위한 클럭 비교기(64)를 포함한다.
이를 좀 더 상세히 살펴보면, 각 수신포트에서 수신한 이더넷 프레임이 직 렬(Serial)로 입력되고, 각 수신포트별로 이더넷 프레임 간 간격을 나타내는 IFG 값이 기준 IFG 값을 초과할 경우, Over IFG 카운터(62)에서 백만 클럭 단위로 그 수를 카운트하고, 초과하지 않을 경우 Under IFG 카운터(63)에서 백만 클럭 단위로 그 수를 카운트한다. 이때, IFG의 값이 작을수록 전송속도가 빠름을 의미한다.
이후, 클럭 비교기(64)는 송신포트로 입력되는 총 데이터량(각 수신포트에서 수신한 데이터량의 합)이 표준허용대역폭을 초과하는 경우, 이는 송신포트로 입력되는 패킷들이 혼잡상황이라는 것을 의미하는 것으로, 0을 출력하여 프리앰블의 비트열 삭제 과정을 수행하지 않도록 한다. 여기서, 표준허용대역폭은 "송신포트의 대역폭 × 오차(1 + 2×10-4)"와 같다.
그러나 클럭 비교기(64)는 송신포트로 입력되는 총 데이터량이 송신포트의 대역폭과 표준허용대역폭 사이에 위치하는 경우, 하기의 [수학식 4]와 같은 클럭 차(
Figure 112008061248531-pat00009
)를 산출한다.
Figure 112008061248531-pat00010
여기서, Over IFGi는 i번째 수신포트의 IFG 값이 기준 IFG 값을 초과하는 개수를 나타내고, Under IFGi는 i번째 수신포트의 IFG 값이 기준 IFG 값을 초과하지 않는 개수를 나타내며, WBi는 각 수신포트로부터 송신포트(Tx포트)로 입력되는 총 데이터량에 대한 i번째 수신포트의 데이터 점유율을 나타낸다.
이때, 한 개의 수신포트로 인입되어 한 개의 송신포트로 전송되는 경우, n=1이 되고, WBi=1이 되어 상기 [수학식 4]는 하기의 [수학식 5]와 같이 단순화할 수 있다.
Figure 112008061248531-pat00011
결국, IFG는 짧은 클럭의 수와 긴 클럭의 수의 차이를 백만개 단위로 표현한 값으로, 그 값이 양수가 되면 패킷이 빠른 속도로 수신됨을 알 수 있다.
이처럼, 도 6에 도시된 바와 같은 클럭 비교부가 적용될 경우, 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 장치는, 각 수신포트별로 수신 이더넷 프레임 간 간격을 나타내는 IFG 값이 기준 IFG 값을 초과하는 개수(이하, 제 1 개수)와 초과하지 않는 개수(이하, 제 2 개수)를 각각 카운트하여 그 결과를 비교하기 위한 클럭 비교부(60 내지 64), 및 상기 제 1 개수가 제 2 개수를 초과하고 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 프리앰블의 기 지정된 일정 비트를 삭제하고, 상기 제 1 개수가 제 2 개수를 초과하고 상기 송신 큐에 저장되어 있는 데이터량이 하위 임계치 이하이면 삭제된 비트를 복구하기 위한 프리앰블 제어부를 포함한다.
도 7 은 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 방법에 대한 일실시예 흐름도이다.
먼저, 물리계층 내 각 수신포트별 수신클럭에, 송신포트로 입력되는 총 데이터량에 대한 해당 수신포트별 데이터량의 비율(이하, 수신포트의 데이터 점유율)을 곱한 값들의 합(이하, 계산값)과 송신클럭 값을 비교한다(701).
즉, 각 수신포트에서 추출한 수신클럭을 카운트한다.
그리고 송신클럭을 카운트한다.
그리고 각 수신포트로부터 송신포트로 입력되는 총 데이터량에 대한 각 수신포트별 데이터량의 비율 및 총 데이터량을 산출한다.
그리고 각 수신포트별 수신클럭에 해당 수신포트의 데이터 점유율을 곱한 값들의 합에서 송신클럭 값을 뺀 값을 산출한다.
이후, 상기 계산값이 송신클럭 값을 초과하고 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 프리앰블의 기 지정된 일정 비트를 삭제한다(702).
그리고 상기 계산값이 송신클럭 값을 초과하고 상기 송신 큐에 저장되어 있는 데이터량이 하위 임계치 이하이면 삭제된 비트를 복구한다(703).
도 8 은 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 방법에 대한 다른 실시예 흐름도이다.
먼저, 물리계층 내 각 수신포트별로 수신 이더넷 프레임 간 간격을 나타내는 IFG(Inter Frame Gab) 값이 기준 IFG 값을 초과하는 개수(이하, 제 1 개수)와 초과하지 않는 개수(이하, 제 2 개수)를 각각 카운트하여 그 결과를 비교한다(801).
즉, 각 수신포트로부터 송신포트로 입력되는 총 데이터량에 대한 각 수신포트별 데이터량의 비율 및 총 데이터량을 산출한다.
그리고 각 수신포트별로 수신 이더넷 프레임 간 간격을 나타내는 IFG 값을 측정한다.
그리고 상기 측정한 각 수신포트별 IFG 값이 기준 IFG 값을 초과하는 개수를 카운트한다.
그리고 상기 측정한 각 수신포트별 IFG 값이 기준 IFG 값을 초과하지 않는 개수를 카운트한다.
그리고 상기 기준 IFG 값을 초과하는 개수의 카운트 결과에서 상기 기준 IFG 값을 초과하지 않는 개수의 카운트 결과를 뺀 값에 해당 수신포트의 데이터 점유율을 곱한 값들의 합을 산출한다.
이후, 상기 제 1 개수가 제 2 개수를 초과하고 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 프리앰블의 기 지정된 일정 비트를 삭제한다(802).
그리고 상기 제 1 개수가 제 2 개수를 초과하고 상기 송신 큐에 저장되어 있는 데이터량이 하위 임계치 이하이면 삭제된 비트를 복구한다(803).
이상에서 설명한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
도 1 은 일반적인 비동기 이더넷 시스템에서의 데이터 송수신 구조를 나타내는 일예시도,
도 2 는 IEEE 802.3 데이터 프레임의 일예시도,
도 3 은 1Gbps의 전송속도를 가지는 이더넷 장치를 이용한 네트워크에 대한 일예시도,
도 4 는 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 장치에 대한 일실시예 구성도,
도 5 는 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 장치 내 클럭 비교부의 일실시예 구성도,
도 6 은 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 장치 내 클럭 비교부의 다른 실시예 구성도,
도 7 은 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 방법에 대한 일실시예 흐름도,
도 8 은 본 발명에 따른 비동기 이더넷 시스템에서의 전송속도 제어 방법에 대한 다른 실시예 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명
410 : 클럭 비교부 411 : 수신클럭 카운터
412 : 송신클럭 카운터 413 : 점유율 산출기
414 : 클럭 비교기 420 : 프리앰블 제어부

Claims (28)

  1. 전송속도 제어 장치에 있어서,
    물리계층 내 각 수신포트의 데이터 점유율에 따른 수신클럭의 합(이하, 계산값)과 송신클럭 값을 비교하기 위한 클럭 비교수단; 및
    상기 계산값이 상기 송신클럭 값을 초과하고 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 프리앰블의 기 지정된 비트를 삭제하고, 상기 계산값이 상기 송신클럭 값을 초과하고 상기 송신 큐에 저장되어 있는 데이터량이 하위 임계치 이하이면 상기 삭제된 비트를 복구하기 위한 프리앰블 제어수단
    을 포함하는 전송속도 제어 장치.
  2. 제 1 항에 있어서,
    상기 클럭 비교수단은,
    상기 각 수신포트별 수신클럭에, 송신포트로 입력되는 총 데이터량에 대한 해당 수신포트별 데이터량의 비율을 곱한 값들의 합과 상기 송신클럭 값을 비교하는 전송속도 제어 장치.
  3. 제 2 항에 있어서,
    상기 클럭 비교수단은,
    상기 각 수신포트에서 추출한 상기 수신클럭을 카운트하기 위한 적어도 하나의 수신클럭 카운터;
    송신클럭을 카운트하기 위한 송신클럭 카운터;
    상기 각 수신포트로부터 상기 송신포트로 입력되는 총 데이터량에 대한 상기 각 수신포트별 데이터량의 비율 및 총 데이터량을 산출하기 위한 점유율 산출기; 및
    상기 각 수신포트별 수신클럭에 해당 수신포트의 데이터 점유율을 곱한 값들의 합에서 상기 송신클럭 값을 뺀 값을 산출하기 위한 클럭 비교기
    를 포함하는 전송속도 제어 장치.
  4. 제 3 항에 있어서,
    상기 클럭 비교기는,
    하기의 [수학식 A]를 통해 비교결과(
    Figure 112011012261941-pat00012
    )를 산출하는 전송속도 제어 장치.
    [수학식 A]
    Figure 112011012261941-pat00013
    여기서, 'Tx_Clk'은 상기 송신클럭 값, 'Weighted Rx_Clk'은 상기 각 수신포트별 수신클럭에 해당 수신포트의 데이터 점유율을 곱한 값들의 합을 의미함.
    즉,
    Figure 112011012261941-pat00014
    이고, 이때 WBi는 상기 각 수신포트로부터 상기 송신포트로 입력되는 총 데이터량에 대한 i번째 수신포트의 데이터 점유율을 나타내고, 'Rx_Clk_i'는 상기 i번째 수신포트의 수신클럭을 나타냄.
  5. 제 3 항에 있어서,
    상기 클럭 비교기는,
    1개의 수신포트로부터 입력된 데이터가 송신포트 전체 대역폭을 점유할 경우, 하기의 [수학식 B]를 통해 비교결과(
    Figure 112011012261941-pat00015
    )를 산출하는 전송속도 제어 장치.
    [수학식 B]
    Figure 112011012261941-pat00016
    여기서, Rx_Clk은 상기 수신포트의 수신클럭 값, Tx_Clk는 상기 송신클럭 값을 의미함.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 클럭 비교기는,
    상기 송신포트로 입력되는 총 데이터량이 상기 송신포트의 대역폭과 표준허용대역폭 사이에 위치하는 경우, 상기 각 수신포트별 수신클럭에 해당 수신포트의 데이터 점유율을 곱한 값들의 합에서 상기 송신클럭 값을 뺀 값을 산출하는 전송속도 제어 장치.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 프리앰블 제어수단은,
    상기 클럭 비교수단의 비교 결과, 상기 계산값이 상기 송신클럭 값을 초과함에 따라 제 1 제어신호를 생성하기 위한 제 1 제어신호 생성기;
    상기 송신 큐에 저장되어 있는 데이터량이 상기 상위 임계치를 초과하면 제 2 제어신호를 출력하고, 상기 하위 임계치 이하이면 제 3 제어신호를 출력하기 위한 큐 관리기; 및
    상기 제 1 제어신호 생성기에서 생성된 제 1 제어신호와 상기 큐 관리기에서 출력된 제 2 제어신호가 입력되면 프리앰블의 기 지정된 비트를 삭제하고, 상기 제 1 제어신호 생성기에서 생성된 제 1 제어신호와 상기 큐 관리기에서 출력된 제 3 제어신호가 입력되면 프리앰블의 상기 삭제된 비트를 복구하기 위한 프리앰블 제어기
    를 포함하는 전송속도 제어 장치.
  8. 제 7 항에 있어서,
    상기 프리앰블 제어기는,
    이더넷 데이터 프레임 내 7 바이트의 프리앰블(preamble) 비트열에서 적어도 1 바이트를 삭제하는 전송속도 제어 장치.
  9. 전송속도 제어 장치에 있어서,
    물리계층 내 각 수신포트별로 수신된 프레임의 IFG(Inter Frame Gab) 값이 기준 IFG 값을 초과하는 개수를 카운트한 값(이하, 제 1 카운트 값)과 초과하지 않는 개수를 카운트한 값(이하, 제 2 카운트 값)을 비교하기 위한 클럭 비교수단; 및
    상기 제 1 카운트 값이 상기 제 2 카운트 값을 초과하고 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 프리앰블의 기 지정된 비트를 삭제하고, 상기 제 1 카운트 값이 상기 제 2 카운트 값을 초과하고 상기 송신 큐에 저장되어 있는 데이터량이 하위 임계치 이하이면 상기 삭제된 비트를 복구하기 위한 프리앰블 제어수단
    을 포함하는 전송속도 제어 장치.
  10. 제 9 항에 있어서,
    상기 클럭 비교수단은,
    상기 각 수신포트로부터 송신포트로 입력되는 총 데이터량에 대한 상기 각 수신포트별 데이터량의 비율 및 총 데이터량을 산출하기 위한 점유율 산출기;
    상기 각 수신포트별로 수신 프레임 간 간격을 나타내는 IFG 값을 측정하기 위한 IFG 측정기;
    상기 IFG 측정기에서 측정된 IFG 값이 상기 기준 IFG 값을 초과하는 개수를 카운트하기 위한 제 1 IFG 카운터;
    상기 IFG 측정기에서 측정된 IFG 값이 상기 기준 IFG 값을 초과하지 않는 개수를 카운트하기 위한 제 2 IFG 카운터; 및
    상기 제 1 IFG 카운터로부터의 카운트 결과에서 상기 제 2 IFG 카운터로부터의 카운트 결과를 뺀 값에 해당 수신포트의 데이터 점유율을 곱한 값들의 합을 산출하기 위한 클럭 비교기
    를 포함하는 전송속도 제어 장치.
  11. 제 10 항에 있어서,
    상기 클럭 비교기는,
    하기의 [수학식 C]를 통해 비교결과(
    Figure 112011012261941-pat00017
    )를 산출하는 전송속도 제어 장치.
    [수학식 C]
    Figure 112011012261941-pat00018
    여기서, Over IFGi는 i번째 수신포트의 IFG 값이 상기 기준 IFG 값을 초과하는 개수를 나타내고, Under IFGi는 상기 i번째 수신포트의 IFG 값이 상기 기준 IFG 값을 초과하지 않는 개수를 나타내며, WBi는 상기 각 수신포트로부터 상기 송신포트로 입력되는 총 데이터량에 대한 상기 i번째 수신포트의 데이터 점유율을 나타냄.
  12. 제 10 항에 있어서,
    상기 클럭 비교기는,
    1개의 수신포트로부터 입력된 데이터가 송신포트 전체 대역폭을 점유할 경우, 하기의 [수학식 D]를 통해 비교결과(
    Figure 112011012261941-pat00019
    )를 산출하는 전송속도 제어 장치.
    [수학식 D]
    Figure 112011012261941-pat00020
    여기서, Over IFG는 상기 수신포트의 IFG 값이 상기 기준 IFG 값을 초과하는 개수를 나타내고, Under IFG는 상기 수신포트의 IFG 값이 상기 기준 IFG 값을 초과하지 않는 개수를 나타냄.
  13. 삭제
  14. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 프리앰블 제어수단은,
    상기 클럭 비교수단의 비교 결과, 상기 제 1 카운트 값이 상기 제 2 카운트 값을 초과함에 따라 제 1 제어신호를 생성하기 위한 제 1 제어신호 생성기;
    상기 송신 큐에 저장되어 있는 데이터량이 상기 상위 임계치를 초과하면 제 2 제어신호를 출력하고, 상기 하위 임계치 이하이면 제 3 제어신호를 출력하기 위한 큐 관리기; 및
    상기 제 1 제어신호 생성기에서 생성된 제 1 제어신호와 상기 큐 관리기에서 출력된 제 2 제어신호가 입력되면 프리앰블의 기 지정된 비트를 삭제하고, 상기 제 1 제어신호 생성기에서 생성된 제 1 제어신호와 상기 큐 관리기에서 출력된 제 3 제어신호가 입력되면 프리앰블의 상기 삭제된 비트를 복구하기 위한 프리앰블 제어기
    를 포함하는 전송속도 제어 장치.
  15. 제 14 항에 있어서,
    상기 프리앰블 제어기는,
    이더넷 데이터 프레임 내 7 바이트의 프리앰블(preamble) 비트열에서 적어도 1 바이트를 삭제하는 전송속도 제어 장치.
  16. 전송속도 제어 방법에 있어서,
    물리계층 내 각 수신포트의 데이터 점유율에 따른 수신클럭의 합(이하, 계산값)과 송신클럭 값을 비교하는 클럭 비교단계;
    상기 계산값이 상기 송신클럭 값을 초과하고 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 프리앰블의 기 지정된 비트를 삭제하는 프리앰블 삭제단계; 및
    상기 계산값이 상기 송신클럭 값을 초과하고 상기 송신 큐에 저장되어 있는 데이터량이 하위 임계치 이하이면 상기 삭제된 비트를 복구하는 단계
    를 포함하는 전송속도 제어 방법.
  17. 제 16 항에 있어서,
    상기 클럭 비교단계는,
    상기 각 수신포트별 수신클럭에, 송신포트로 입력되는 총 데이터량에 대한 해당 수신포트별 데이터량의 비율을 곱한 값들의 합과 송신클럭 값을 비교하는 전송속도 제어 방법.
  18. 제 17 항에 있어서,
    상기 클럭 비교단계는,
    상기 각 수신포트에서 추출한 상기 수신클럭을 카운트하는 단계;
    송신클럭을 카운트하는 단계;
    상기 각 수신포트로부터 상기 송신포트로 입력되는 총 데이터량에 대한 각 수신포트별 데이터량의 비율 및 총 데이터량을 산출하는 단계; 및
    상기 각 수신포트별 수신클럭에 해당 수신포트의 데이터 점유율을 곱한 값들의 합에서 상기 송신클럭 값을 뺀 값을 산출하는 클럭 차 산출단계
    를 포함하는 전송속도 제어 방법.
  19. 제 18 항에 있어서,
    상기 클럭 차 산출단계는,
    하기의 [수학식 E]를 통해 클럭 차(
    Figure 112011012261941-pat00021
    )를 산출하는 전송속도 제어 방법.
    [수학식 E]
    Figure 112011012261941-pat00022
    여기서, 'Tx_Clk'은 상기 송신클럭 값, 'Weighted Rx_Clk'은 상기 각 수신포트별 수신클럭에 해당 수신포트의 데이터 점유율을 곱한 값들의 합을 의미함.
    즉,
    Figure 112011012261941-pat00023
    이고, 이때 WBi는 상기 각 수신포트로부터 상기 송신포트로 입력되는 총 데이터량에 대한 i번째 수신포트의 데이터 점유율을 나타내고, 'Rx_Clk_i'는 상기 i번째 수신포트의 수신클럭을 나타냄.
  20. 제 18 항에 있어서,
    상기 클럭 차 산출단계는,
    1개의 수신포트로부터 입력된 데이터가 송신포트 전체 대역폭을 점유할 경우, 하기의 [수학식 F]를 통해 비교결과(
    Figure 112011012261941-pat00024
    )를 산출하는 전송속도 제어 방법.
    [수학식 F]
    Figure 112011012261941-pat00025
    여기서, Rx_Clk은 상기 수신포트의 수신클럭 값, Tx_Clk는 상기 송신클럭 값을 의미함.
  21. 제 19 항 또는 제 20 항에 있어서,
    상기 클럭 차 산출단계는,
    상기 송신포트로 입력되는 총 데이터량이 상기 송신포트의 대역폭과 표준허용대역폭 사이에 위치하는 경우, 상기 각 수신포트별 수신클럭에 해당 수신포트의 데이터 점유율을 곱한 값들의 합에서 상기 송신클럭 값을 뺀 값을 산출하는 전송속도 제어 방법.
  22. 제 16 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 프리앰블 삭제단계는,
    이더넷 데이터 프레임 내 7 바이트의 프리앰블(preamble) 비트열에서 적어도 1 바이트를 삭제하는 전송속도 제어 방법.
  23. 전송속도 제어 방법에 있어서,
    물리계층 내 각 수신포트별로 수신된 프레임의 IFG(Inter Frame Gab) 값이 기준 IFG 값을 초과하는 개수를 카운트한 값(이하, 제 1 카운트 값)과 초과하지 않는 개수를 카운트한 값(이하, 제 2 카운트 값)을 비교하는 카운트 결과 비교단계;
    상기 제 1 카운트 값이 상기 제 2 카운트 값을 초과하고 송신 큐에 저장되어 있는 데이터량이 상위 임계치를 초과하면 프리앰블의 기 지정된 비트를 삭제하는 프리앰블 삭제단계; 및
    상기 제 1 카운트 값이 상기 제 2 카운트 값을 초과하고 상기 송신 큐에 저장되어 있는 데이터량이 하위 임계치 이하이면 상기 삭제된 비트를 복구하는 단계
    를 포함하는 전송속도 제어 방법.
  24. 제 23 항에 있어서,
    상기 카운트 결과 비교단계는,
    상기 각 수신포트로부터 송신포트로 입력되는 총 데이터량에 대한 상기 각 수신포트별 데이터량의 비율 및 총 데이터량을 산출하는 단계;
    상기 각 수신포트별로 수신 프레임 간 간격을 나타내는 IFG 값을 측정하는 단계;
    상기 측정된 IFG 값이 상기 기준 IFG 값을 초과하는 개수를 카운트하는 제 1 카운트단계;
    상기 측정된 IFG 값이 상기 기준 IFG 값을 초과하지 않는 개수를 카운트하는 제 2 카운트단계; 및
    상기 제 1 카운트단계에서 카운트한 결과에서 상기 제 2 카운트단계에서 카운트한 결과를 뺀 값에 해당 수신포트의 데이터 점유율을 곱한 값들의 합을 산출하는 제 1 산출단계
    를 포함하는 전송속도 제어 방법.
  25. 제 24 항에 있어서,
    상기 제 1 산출단계는,
    하기의 [수학식 G]를 통해 비교결과(
    Figure 112011012261941-pat00026
    )를 산출하는 전송속도 제어 방법.
    [수학식 G]
    Figure 112011012261941-pat00027
    여기서, Over IFGi는 i번째 수신포트의 IFG 값이 상기 기준 IFG 값을 초과하는 개수를 나타내고, Under IFGi는 상기 i번째 수신포트의 IFG 값이 상기 기준 IFG 값을 초과하지 않는 개수를 나타내며, WBi는 상기 각 수신포트로부터 상기 송신포트로 입력되는 총 데이터량에 대한 상기 i번째 수신포트의 데이터 점유율을 나타냄.
  26. 제 24 항에 있어서,
    상기 제 1 산출단계는,
    1개의 수신포트로부터 입력된 데이터가 송신포트 전체 대역폭을 점유할 경우, 하기의 [수학식 H]를 통해 비교결과(
    Figure 112011038145995-pat00028
    )를 산출하는 전송속도 제어 방법.
    [수학식 H]
    Figure 112011038145995-pat00029
    여기서, Rx_Clk은 상기 수신포트의 수신클럭 값, Tx_Clk는 송신클럭 값을 의미함.
  27. 삭제
  28. 제 23 항 내지 제 26 항 중 어느 한 항에 있어서,
    상기 프리앰블 삭제단계는,
    이더넷 데이터 프레임 내 7 바이트의 프리앰블(preamble) 비트열에서 적어도 1 바이트를 삭제하는 전송속도 제어 방법.
KR1020080084148A 2008-08-27 2008-08-27 비동기 전송 시스템에서의 전송속도 제어 장치 및 그 방법 KR101049289B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080084148A KR101049289B1 (ko) 2008-08-27 2008-08-27 비동기 전송 시스템에서의 전송속도 제어 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080084148A KR101049289B1 (ko) 2008-08-27 2008-08-27 비동기 전송 시스템에서의 전송속도 제어 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20100025423A KR20100025423A (ko) 2010-03-09
KR101049289B1 true KR101049289B1 (ko) 2011-07-14

Family

ID=42176978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080084148A KR101049289B1 (ko) 2008-08-27 2008-08-27 비동기 전송 시스템에서의 전송속도 제어 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101049289B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102328071B1 (ko) * 2015-02-04 2021-11-18 한국전자통신연구원 광전송망의 트래픽을 처리하는 방법 및 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000026467A (ko) * 1998-10-20 2000-05-15 윤종용 비동기 데이터 통신 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000026467A (ko) * 1998-10-20 2000-05-15 윤종용 비동기 데이터 통신 장치

Also Published As

Publication number Publication date
KR20100025423A (ko) 2010-03-09

Similar Documents

Publication Publication Date Title
US9007902B1 (en) Method and apparatus for preventing head of line blocking in an Ethernet system
US9762491B2 (en) Dynamic thresholds for congestion control
US6026075A (en) Flow control mechanism
US7200672B2 (en) Flow control system and method
US7061866B2 (en) Metered packet flow for packet switched networks
US7355969B2 (en) Line card port protection rate limiter circuitry
JPS63176045A (ja) 輻湊制御型パケット交換方法及びその装置
JPS63176046A (ja) 輻湊制御型パケット交換方法及びその装置
KR101086834B1 (ko) 다중 서비스 전송 플랫폼 설비에서의 속도 제한을 기반으로 흐름 제어를 구현하는 장치 및 방법
EP0920235A2 (en) Congestion management in a multi-port shared memory switch
US20080267073A1 (en) Method and System for Ethernet Congestion Management
US8576850B2 (en) Band control apparatus, band control method, and storage medium
US20070097864A1 (en) Data communication flow control
GB2478277A (en) Controlling packet transmission using variable threshold value in a buffer
KR20130126816A (ko) 트래픽 혼잡을 제어하는 트래픽 관리장치 및 그 방법
US20140280885A1 (en) Flow control transmission
KR20130023094A (ko) 동적 대역폭 재할당
US9614777B2 (en) Flow control in a network
US6680910B1 (en) Network interface unit
US6912224B1 (en) Adaptive playout buffer and method for improved data communication
CN101159700A (zh) 一种流量控制方法和控制设备
KR101049289B1 (ko) 비동기 전송 시스템에서의 전송속도 제어 장치 및 그 방법
EP4262313A1 (en) Method, apparatus and system for scheduling service flow
US7433303B2 (en) Preemptive network traffic control for regional and wide area networks
WO2024114619A1 (zh) 一种数据帧的传输方法、相关设备、系统以及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150610

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8