KR101046707B1 - Internal voltage generation circuit and its driving method - Google Patents
Internal voltage generation circuit and its driving method Download PDFInfo
- Publication number
- KR101046707B1 KR101046707B1 KR1020090082546A KR20090082546A KR101046707B1 KR 101046707 B1 KR101046707 B1 KR 101046707B1 KR 1020090082546 A KR1020090082546 A KR 1020090082546A KR 20090082546 A KR20090082546 A KR 20090082546A KR 101046707 B1 KR101046707 B1 KR 101046707B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- internal voltage
- internal
- generating
- abandoned
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Abstract
본 발명은 내부전압을 생성하는 내부전압 생성회로에 관한 것으로, 펌핑 동작을 통해 제1 내부전압을 생성하기 위한 제1 내부전압 생성수단, 공급 전원전압의 전압 레벨을 검출하고 이에 대응하는 인에이블 신호를 생성하기 위한 공급전압 검출수단, 및 상기 인에이블 신호에 응답하여 레귤레이팅 동작 또는 펌핑 동작을 선택하여 제2 내부전압을 생성하기 위한 제2 내부전압 생성수단을 구비하는 내부전압 생성회로를 제공한다.The present invention relates to an internal voltage generating circuit for generating an internal voltage, the first internal voltage generating means for generating a first internal voltage through a pumping operation, and detects the voltage level of the supply power supply voltage and the enable signal corresponding thereto. And an internal voltage generation circuit comprising supply voltage detection means for generating a voltage and second internal voltage generation means for generating a second internal voltage by selecting a regulating operation or a pumping operation in response to the enable signal. .
내부전압, 펌핑 동작, 레귤레이팅 동작 Internal voltage, pumping operation, regulating operation
Description
본 발명은 반도체 설계 기술에 관한 것으로, 특히 내부전압을 생성하는 내부전압 생성회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design techniques, and more particularly to an internal voltage generation circuit for generating an internal voltage.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 장치 내에는 내부전압을 생성하기 위한 내부전압 생성회로가 탑재되어 있으며, 반도체 장치는 여기서 생성되는 다양한 전압 레벨의 내부전압을 이용하여 보다 효율적인 전력 소모 및 보다 안정적인 회로 동작을 보장받는다. 이러한 내부전압에는 외부에서 공급되는 공급 전원전압(VDD)을 다운 컨버팅(down converting)하여 생성하는 코어전압(core voltage)과 페리전압(peri voltage) 등이 있으며, 공급 전원전압(VDD) 및 접지 전원전압(VSS)을 펌핑(pumping)하여 생성하는 펌핑전압(pumping voltage) 등이 있다.In general, semiconductor devices including DDR Double Data Rate Synchronous DRAM (SDRAM) are equipped with an internal voltage generation circuit for generating an internal voltage, and the semiconductor device utilizes internal voltages of various voltage levels generated therein for more efficient power. Consumption and more stable circuit operation are guaranteed. The internal voltage includes a core voltage and a peri voltage generated by down converting an externally supplied power supply voltage VDD, and the supply power voltage VDD and the ground power supply. And a pumping voltage generated by pumping the voltage VSS.
한편, 반도체 장치가 점점 고 집적화됨에 따라 내부 회로를 설계함에 있어서 서브-미크론(sub-micron)급 이하의 디자인-롤(design-rule)이 적용되고 있으며, 이렇게 미세화된 회로를 고속으로 동작시키기 위해서 공급 전원전압(VDD)의 전압 레벨은 점점 낮아지고 있다. 요즈음에는 낮은 공급 전원전압(VDD)을 이용하여 안정적인 내부전압을 생성하기 위한 노력들이 진행 중이며, 특히 전원전압을 펌핑하여 생성하는 펌핑전압의 경우 전원전압의 미세한 변동에 대하여 크게 변동할 여지가 있기 때문에 펌핑전압을 생성하기 위한 회로는 설계시 각별한 주의를 요한다.On the other hand, as semiconductor devices become increasingly integrated, sub-micron or lower design-rules are applied in designing internal circuits. The voltage level of the supply power supply voltage VDD is gradually lowering. In recent years, efforts have been made to generate a stable internal voltage using a low supply voltage (VDD), and in particular, the pumping voltage generated by pumping the power supply voltage may fluctuate greatly due to a slight change in the supply voltage. Special care must be taken in the design of the circuit for generating the pumping voltage.
도 1 은 기존의 내부전압 생성회로를 설명하기 위한 블록도이다.1 is a block diagram illustrating a conventional internal voltage generation circuit.
도 1 을 참조하면, 내부전압 생성회로는 전압 검출부(110)와, 오실레이팅부(130), 및 펌핑부(150)를 구비한다.Referring to FIG. 1, the internal voltage generation circuit includes a
전압 검출부(110)는 기준전압(V_REF)을 기준으로 펌핑전압(V_GEN)을 검출하고, 그 결과를 검출신호(DET)로 출력한다. 오실레이팅부(130)는 검출신호(DET)에 응답하여 해당하는 주파수의 발진신호(OSC)를 생성한다. 펌핑부(150)는 발진신호(OSC)에 응답하여 펌핑 동작을 수행하고 이에 따른 펌핑전압(V_GEN)을 생성한다.The
기존의 반도체 장치의 내부전압 생성회로는 도 1 과 같은 구성을 통해 공급 전원전압(VDD) 보다 높은 전압 레벨을 가지는 포지티브 전압(positive voltage)과 접지 전원전압(VSS) 보다 낮은 전압 레벨을 가지는 네거티브 전압(negative voltage)을 생성한다.The internal voltage generation circuit of the conventional semiconductor device has a positive voltage having a voltage level higher than the supply power supply voltage VDD and a negative voltage having a voltage level lower than the ground supply voltage VSS through the configuration as shown in FIG. 1. to generate a negative voltage.
한편, 요즈음 반도체 장치는 사용자로부터 여러 가지 다양한 동작이 요구되고 있으며, 이에 따라 포지티브 전압과 네거티브 전압의 다양화가 요구되고 있다. 즉, 공급 전원전압(VDD) 보다 높은 포지티브 전압의 다양화와 접지 전원전압(VSS) 보다 낮은 네거티브 전압의 다양화가 요구되고 있다. 따라서, 이를 충족시키기 위한 내부전압 생성회로의 개발이 이루어져야 한다.On the other hand, these days, various semiconductor devices require various operations from the user. Accordingly, the positive and negative voltages are diversified. That is, diversification of the positive voltage higher than the supply power supply voltage VDD and the negative voltage lower than the ground supply voltage VSS are required. Therefore, the development of the internal voltage generation circuit to meet this must be made.
본 발명은 공급 전원전압에 따라 서로 다른 방식으로 동작하여 다양한 내부전압을 생성할 수 있는 내부전압 생성회로를 제공하는데 그 목적이 있다.It is an object of the present invention to provide an internal voltage generation circuit capable of generating various internal voltages by operating in different ways according to a supply power supply voltage.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 내부전압 생성회로는, 펌핑 동작을 통해 제1 내부전압을 생성하기 위한 제1 내부전압 생성수단; 및 상기 제1 내부전압을 전원으로 인가받으며, 레귤레이팅 동작을 통해 제2 내부전압을 생성하기 위한 제2 내부전압 생성수단을 구비한다.According to an aspect of the present invention, there is provided an internal voltage generation circuit comprising: first internal voltage generation means for generating a first internal voltage through a pumping operation; And a second internal voltage generating means for receiving the first internal voltage as a power source and generating a second internal voltage through a regulating operation.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 내부전압 생성회로는, 펌핑 동작을 통해 제1 내부전압을 생성하기 위한 제1 내부전압 생성수단; 공급 전원전압의 전압 레벨을 검출하고 이에 대응하는 인에이블 신호를 생성하기 위한 공급전압 검출수단; 및 상기 인에이블 신호에 응답하여 레귤레이팅 동작 또는 펌핑 동작을 선택하여 제2 내부전압을 생성하기 위한 제2 내부전압 생성수단을 구비한다.According to another aspect of the present invention, an internal voltage generation circuit includes: first internal voltage generation means for generating a first internal voltage through a pumping operation; Supply voltage detecting means for detecting a voltage level of the supply power supply voltage and generating an enable signal corresponding thereto; And second internal voltage generation means for generating a second internal voltage by selecting a regulating operation or a pumping operation in response to the enable signal.
상기 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 내부전압 생성회로의 구동 방법은, 제1 및 제2 목표 전압 레벨에 대응하는 제1 및 제2 내부전압을 생성하는 내부전압 생성회로의 구동 방법에 있어서, 상기 제1 목표 전압 레벨에 대응하는 상기 제1 내부전압을 생성하는 단계; 상기 공급 전원전압의 전압 레벨 이 낮은 경우 펌핑 동작을 통해 상기 제2 내부전압을 생성하는 단계; 및 상기 공급 전원전압의 전압 레벨이 높은 경우 레귤레이팅 동작을 통해 상기 제2 내부전압을 생성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of driving an internal voltage generation circuit, the method comprising: generating an internal voltage generation circuit corresponding to first and second target voltage levels; A driving method comprising: generating the first internal voltage corresponding to the first target voltage level; Generating the second internal voltage through a pumping operation when the voltage level of the supply power supply voltage is low; And generating the second internal voltage through a regulating operation when the voltage level of the supply power supply voltage is high.
본 발명의 실시예에 따른 내부전압 생성회로는 공급 전원전압의 전압 레벨에 따라 서로 다른 동작 방식으로 다수의 내부전압을 생성함으로써, 각 내부전압에 반영되는 노이즈(noise) 및 회로가 차지하는 면적을 최소화하는 것이 가능하다.The internal voltage generation circuit according to the embodiment of the present invention generates a plurality of internal voltages in different operation methods according to the voltage level of the supply voltage, thereby minimizing the noise and the area occupied by the internal voltages. It is possible to do
본 발명은 다양한 전압 레벨을 가지는 내부전압에 반영되는 노이즈을 최소화함으로써, 반도체 장치의 안정적인 동작을 확보할 수 있는 효과를 얻을 수 있다.According to the present invention, noise that is reflected in internal voltages having various voltage levels can be minimized, thereby obtaining an effect of ensuring stable operation of the semiconductor device.
또한, 본 발명은 내부전압 생성회로가 차지하는 면적을 최소화함으로써, 반도체 장치의 칩 크기를 줄여 줄 수 있는 효과를 얻을 수 있다.In addition, the present invention can obtain the effect of reducing the chip size of the semiconductor device by minimizing the area occupied by the internal voltage generation circuit.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. .
본 발명에 실시예에 따른 반도체 장치의 내부전압 생성회로는 다양한 전압 레벨을 가지는 포지티브 전압과 다양한 전압 레벨을 가지는 네거티브 전압을 생성 하는 것이 가능하다. 이하, 설명의 편의를 위하여 네거티브 전압인 -0.8V(이하, '제1 내부전압'이라 칭함) 와 -0.2V(이하, '제2 내부전압'이라 칭함)의 내부전압을 생성하는 경우를 일례로 하기로 한다. The internal voltage generation circuit of the semiconductor device according to the embodiment of the present invention may generate a positive voltage having various voltage levels and a negative voltage having various voltage levels. Hereinafter, for convenience of description, an example of generating internal voltages of negative voltages of -0.8V (hereinafter referred to as "first internal voltage") and -0.2V (hereinafter referred to as "second internal voltage") will be described. Let it be.
도 2 및 도 3 은 본 발명의 실시예에 따른 내부전압 생성회로를 설명하기 위한 블록도로서, 제2 내부전압(V_GEN2)을 생성하는데 있어서 레귤레이팅(regulating) 동작을 사용한 일례이다.2 and 3 are block diagrams illustrating an internal voltage generation circuit according to an exemplary embodiment of the present invention, and an example of using a regulating operation in generating the second internal voltage V_GEN2 is shown.
도 2 를 참조하면, 내부전압 생성회로는 제1 내부전압 생성부(210)와 제2 내부전압 생성부(230)를 구비한다.2, the internal voltage generation circuit includes a first internal
제1 내부전압 생성부(210)는 제1 내부전압(V_GEN1)을 생성하기 위한 것으로, 전압 검출부(212)와, 오실레이팅부(214), 및 펌핑부(216)를 구비한다. 전압 검출부(212)는 제1 기준전압(V_REF1)을 기준으로 제1 내부전압(V_GEN1)을 검출하고, 그 결과를 검출신호(DET)로 출력한다. 여기서, 제1 기준전압(V_REF1)은 제1 내부전압(V_GEN1)의 목표 전압 레벨에 대응한다. 오실레이팅부(214)는 검출신호(DET)에 응답하여 해당하는 주파수의 발진신호(OSC)를 생성한다. 펌핑부(216)는 발진신호(OSC)에 응답하여 펌핑 동작을 수행하고 이에 따른 제1 내부전압(V_GEN1)을 생성한다. 위에서 설명하였듯이, 이렇게 생성되는 제1 내부전압(V_GEN1)은 -0.8V 를 유지한다.The first
제2 내부전압 생성부(230)는 레귤레이팅 동작으로 제2 내부전압(V_GEN2)을 생성하기 위한 것으로, 전압 비교부(232), 및 구동부(234)를 구비한다. 전압 비교부(232)는 제1 내부전압(V_GEN1)을 전원으로 인가받으며, 제2 기준전압(V_REF2)과 피드백된 제2 내부전압(V_GEN2)을 비교하여 그에 대응하는 구동제어신호(DRV)를 생성한다. 여기서, 제2 기준전압(V_REF2)은 제2 내부전압(V_GEN2)의 목표 전압 레벨에 대응한다. 구동부(234)는 구동제어신호(DRV)에 응답하여 제2 내부전압(V_GEN2)단을 구동한다. 위에서 설명하였듯이, 이렇게 생성되는 제2 내부전압(V_GEN2)은 -0.2V 를 유지한다.The second
도 2 와 같은 구성의 내부전압 생성회로의 경우 노이즈(noise)에 의한 영향이 최소화된 제1 및 제2 내부전압(V_GEN1, V_GEN2)을 생성하는 것이 가능하다. 참고로, 공급 전원전압(VDD)이 낮은 영역에서 제1 내부전압(V_GEN1)의 전압 레벨은 목표로 하는 전압 레벨보다 높아질 수 있다. 이러한 변화는 제1 내부전압(V_GEN1)을 인가받아 생성하는 제2 내부전압(V_GEN2)에도 영향을 미칠 수 있기 때문에, 제1 내부전압 생성부(210)의 펌핑부(216)는 충분히 큰 용량을 갖도록 설계하는 것이 바람직하다.In the case of the internal voltage generation circuit having the configuration as shown in FIG. 2, it is possible to generate the first and second internal voltages V_GEN1 and V_GEN2 which are minimized by noise. For reference, in the region where the supply power supply voltage VDD is low, the voltage level of the first internal voltage V_GEN1 may be higher than the target voltage level. Since the change may also affect the second internal voltage V_GEN2 generated by receiving the first internal voltage V_GEN1, the
도 3 은 제2 내부전압(V_GEN2)을 생성하는데 있어서 펌핑(pumping) 동작을 사용한 일례이다.3 illustrates an example of using a pumping operation in generating the second internal voltage V_GEN2.
도 3 을 참조하면, 내부전압 생성회로는 제1 내부전압 생성부(310)와 제2 내부전압 생성부(330)를 구비한다. Referring to FIG. 3, the internal voltage generation circuit includes a first internal
제1 내부전압 생성부(310)는 제1 내부전압(V_GEN1)을 생성하기 위한 것으로, 제1 전압 검출부(312)와, 제1 오실레이팅부(314), 및 제1 펌핑부(316)를 구비한다. 이어서 제2 내부전압 생성부(230)는 펌핑 동작으로 제2 내부전압(V_GEN2)을 생성하기 위한 것으로, 제2 전압 검출부(332)와, 제2 오실레이팅부(334), 및 제2 펌핑 부(336)를 구비한다. 여기서, 제1 내부전압 생성부(310)는 제1 내부전압(V_GEN1)의 목표 전압 레벨에 대응하는 제1 기준전압(V_REF1)을 입력받으며, 제2 내부전압 생성부(330)는 제2 내부전압(V_GEN2)의 목표 전압 레벨에 대응하는 제2 기준전압(V_REF2)을 입력받는다. 여기서, 제1 및 제2 내부전압 생성부(310, 330)의 구성 및 동작은 도 2 의 제1 내부전압 생성부(210)와 유사하기 때문에 이에 대한 설명은 생략하기로 한다.The first
도 3 과 같은 구성의 내부전압 생성회로의 경우 제1 및 제2 펌핑부(316, 336)가 해당하는 내부전압을 생성하기 위한 용량에 대응하여 설계되며, 이러한 이유로 도 2 에 비하여 제1 펌핑부(316)의 면적이 줄어든다. 하지만, 제1 및 제2 내부전압 생성부(310, 330)와 같은 독립적인 구성은 공급 전원전압(VDD) 등에 의한 노이즈에 취약하기 때문에, 제1 및 제2 내부전압(V_GEN1, V_GEN2)은 흔들림(fluctuation) 현상이 발생할 수 있다. 이러한 노이즈는 공급 전원전압(VDD)의 전압 레벨이 높아질수록 더욱 심화되는 경향이 있다. -0.8V 의 전압 레벨을 가지는 제1 내부전압(V_GEN1) 같은 경우 이러한 흔들림 현상이 발생하더라도 네거티브 전압 특성을 가지기 때문에 큰 문제가 되지 않는다. 하지만, -0.2V 의 전압 레벨을 가지는 제2 내부전압(V_GEN2) 같은 경우 접지 전원전압(VSS)과 큰 차이를 가지지 않기 때문에 약간의 흔들림 현상에도 포지티브 전압 특성을 가질 수 있으며, 이 경우 제2 내부전압(V_GEN2)을 이용하는 회로는 오동작을 수행할 여지가 있다.In the internal voltage generation circuit having the configuration as shown in FIG. 3, the first and
도 4 는 본 발명의 다른 실시예에 따른 내부전압 생성회로를 설명하기 위한 블록도로서, 제2 내부전압(V_GEN2)을 생성하는데 있어서 공급 전원전압(VDD)의 전 압 레벨에 따라 레귤레이팅 동작 및 펌핑 동작을 사용한 일례이다.FIG. 4 is a block diagram illustrating an internal voltage generation circuit according to another embodiment of the present invention. In the generation of the second internal voltage V_GEN2, a regulation operation according to a voltage level of a supply power supply voltage VDD and This is an example of using a pumping operation.
도 4 를 참조하면, 내부전압 생성회로는 제1 내부전압 생성부(410)와 공급전압 검출부(430), 및 제2 내부전압 생성부(450)를 구비한다. 제1 내부전압 생성부(410)는 제1 내부전압(V_GEN1)을 생성하기 위한 것으로, 제1 전압 검출부(410A)와, 제1 오실레이팅부(410B), 및 제1 펌핑부(410C)를 구비한다. 제1 내부전압 생성부(410)의 구성 및 동작은 도 2 의 제1 내부전압 생성부(210)와 유사하기 때문에 이에 대한 설명은 생략하기로 한다.Referring to FIG. 4, the internal voltage generation circuit includes a first internal
공급전압 검출부(430)는 공급 전원전압(VDD)의 전압 레벨에 따라 제1 및 제2 인에이블 신호(EN1, EN2)를 생성하기 위한 것으로, 공급 전원전압(VDD)이 비교적 낮은 경우 제1 인에이블 신호(EN1)가 활성화되고, 공급 전원전압(VDD)이 비교적 높은 경우 제2 인에이블 신호(EN2)가 활성화된다. The supply
제2 내부전압 생성부(450)는 공급 전원전압(VDD)의 전압 레벨에 따라 펌핑 동작 및 레귤레이팅 동작 중 어느 하나를 선택하여 제2 내부전압(V_GEN2)을 생성하기 위한 것으로, 저전압용 내부전압 생성부(452)와 고전압용 내부전압 생성부(454)를 구비한다. The second internal
여기서, 저전압용 내부전압 생성부(452)는 제1 인에이블 신호(EN1)에 응답하여 펌핑 동작으로 제2 내부전압(V_GEN2)을 생성하기 위한 것으로, 제2 전압 검출부(452A)와, 제2 오실레이팅부(452B), 및 제2 펌핑부(452C)를 구비한다. 저전압용 내부전압 생성부(452)의 구성 및 동작은 도 2 의 제1 내부전압 생성부(210)와 유사하기 때문에 이에 대한 설명은 생략하기로 한다. 다만, 저전압용 내부전압 생성 부(452)의 제2 전압 검출부(452A)는 제1 인에이블 신호(EN1)에 응답하여 검출 동작을 수행하며, 이러한 검출 동작 여부는 저전압용 내부전압 생성부(452)의 동작 여부를 결정할 수 있다.Here, the low voltage
이어서, 고전압용 내부전압 생성부(454)는 제2 인에이블 신호(EN2)에 응답하여 레귤레이팅 동작으로 제2 내부전압(V_GEN2)을 생성하기 위한 것으로, 전압 비교부(454A)와, 구동부(454B)를 구비한다. 고전압용 내부전압 생성부(454)의 구성 및 동작은 도 2 의 제2 내부전압 생성부(230)와 유사하기 때문에 이에 대한 설명은 생략하기로 한다. 다만, 고전압용 내부전압 생성부(454)의 전압 비교부(454A)는 제2 인에이블 신호(EN2)에 응답하여 비교 동작을 수행하며, 이러한 비교 동작 여부는 고전압용 내부전압 생성부(454)의 동작 여부를 결정할 수 있다.Subsequently, the high voltage
이하, 도 4 의 구성과 관련된 동작을 살펴보기로 한다. 설명의 편의를 위하여 공급 전원전압(VDD)이 1.2V 이하인 경우 제1 인에이블 신호(EN1)가 활성화되고, 공급 전원전압(VDD)이 1.2V 보다 높은 경우 제2 인에이블 신호(EN2)가 활성화된다고 가정하기로 한다. 참고로, 공급 전원전압(VDD)에 따라 이를 기반으로 생성되는 내부전압의 목표 전압 레벨은 달라질 수 있으나, 여기서는 제1 내부전압(V_GEN1)의 목표 전압 레벨이 -0.8V 이고, 제2 내부전압(V_GEN2)의 목표 전압 레벨이 -0.2V 인 것을 일례로 하기로 한다. 또한, 저전압용 내부전압 생성부(452)에 인가되는 제2 기준전압(V_REF2)과 고전압용 내부전압 생성부(454)에 인가되는 제3 기준전압(V_REF3)은 생성하고자하는 제2 내부전압(V_GEN2)의 목표 전압 레벨에 대응하여 설계되는 것이 바람직하다.Hereinafter, operations related to the configuration of FIG. 4 will be described. For convenience of explanation, the first enable signal EN1 is activated when the supply power supply voltage VDD is 1.2V or less, and the second enable signal EN2 is activated when the supply power supply voltage VDD is higher than 1.2V. Let's assume. For reference, the target voltage level of the internal voltage generated based on the supply power voltage VDD may vary, but in this case, the target voltage level of the first internal voltage V_GEN1 is -0.8V and the second internal voltage ( As an example, the target voltage level of V_GEN2) is -0.2V. In addition, the second reference voltage V_REF2 applied to the low voltage
우선, 제1 내부전압 생성부(410)는 공급 전원전압(VDD)에 대응하는 제1 내부전압(V_GEN1)을 생성한다. 즉, 공급 전원전압(VDD)이 1.2V 이하인 경우나 이보다 높은 경우더라도 제1 내부전압 생성부(410)는 제1 내부전압(V_GEN1)을 -0.8V 로 유지한다.First, the first
다음으로, 제2 내부전압 생성부(450)는 공급 전원전압(VDD)의 전압 레벨에 따라 서로 다른 동작을 통해 제2 내부전압(V_GEN2)을 생성한다. 다시 말하면, 공급 전원전압(VDD)이 예정된 전압 레벨 이하인 경우 제1 인에이블 신호(EN1)에 응답하여 펌핑 방식의 저전압용 내부전압 생성부(452)가 동작하고, 공급 전원전압(VDD)이 예정된 전압 레벨보다 높은 경우 제2 인에이블 신호(EN2)에 응답하여 레귤레이팅 방식의 고전압용 내부전압 생성부(454)가 동작한다. 즉, 공급 전원전압(VDD)이 1.2V 이하인 경우 펌핑 동작으로 제2 내부전압(V_GEN2)이 생성되고, 공급 전원전압(VDD)이 1.2V 보다 높은 경우 레귤레이팅 동작으로 제2 내부전압(V_GEN2)이 생성된다.Next, the second internal
다시 정리하면, 공급 전원전압(VDD)이 1.2V 이하인 경우 제1 내부전압 생성부(410)와 저전압용 내부전압 생성부(452)가 동작하여 제1 내부전압(V_GEN1)과 제2 내부전압(V_GEN2)을 생성한다. 따라서, 제1 내부전압 생성부(410)와 저전압용 내부전압 생성부(452)가 독립적으로 동작을 수행하며, 이 같은 경우 제1 내부전압 생성부(410)의 제1 펌핑부(410)는 제1 내부전압(V_GEN1)을 생성하기 위한 최소한의 용량을 갖도록 설계될 수 있다. 이는 제1 펌핑부(410)의 면적을 최소화할 수 있음을 의미한다. 이어서, 공급 전원전압(VDD)이 1.2V 보다 높은 경우 제1 내부전압 생성 부(410)와 고전압용 내부전압 생성부(454)가 동작하여 제1 내부전압(V_GEN1)과 제2 내부전압(V_GEN2)을 생성한다. 이 같은 경우 제1 내부전압(V_GEN1)과 제2 내부전압(V_GEN2)에 반영되는 노이즈를 줄여 줄 수 있다.In other words, when the supply voltage VDD is 1.2 V or less, the first
전술한 바와 같이, 본 발명에 따른 실시예는 다양한 전압 레벨을 가지는 내부전압을 생성하는데 있어서, 펌핑 방식 또는 레귤레이팅 방식을 사용하거나 이 둘을 혼합하는 방식을 사용한다. 따라서, 내부전압을 생성하는 회로의 면적을 최소화할 수 있기 때문에 반도체 장치의 칩 크기를 줄여 주는 것이 가능하며, 생성되는 다수의 내부전압에 반영되는 노이즈를 최소화할 수 있기 때문에 반도체 장치의 안정적인 회로동작을 보장하는 것이 가능하다.As described above, the embodiment according to the present invention uses a pumping method, a regulating method or a method of mixing the two in generating an internal voltage having various voltage levels. Therefore, since it is possible to minimize the area of the circuit for generating the internal voltage, it is possible to reduce the chip size of the semiconductor device, and to minimize the noise reflected in a plurality of generated internal voltages so that the stable circuit operation of the semiconductor device. It is possible to guarantee.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.
또한, 전술한 실시예에서는 네거티브 전압을 생성하는 경우를 일례로 하여 설명하였지만, 본 발명은 네거티브 전압뿐 아니라 포지티브 전압에 대해서도 적용할 수 있다. 또한, 전술한 실시예에서는 제1 및 제2 인에이블 신호(EN1, EN2)를 이용하는 경우를 일례로 하였지만, 본 발명은 레귤레이팅 방식과 펑핌 방식을 따로 구분할 수 있는 하나의 정보를 기반으로 동작하는 경우도 적용할 수 있다.In addition, in the above-described embodiment, a case of generating a negative voltage has been described as an example, but the present invention can be applied to not only negative voltage but also positive voltage. In addition, in the above-described embodiment, the first and second enable signals EN1 and EN2 are used as an example. However, the present invention operates based on one piece of information that can be distinguished from the regulating method and the puncture method. The case may also apply.
뿐만 아니라, 전술한 실시 예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.In addition, the position and type of the logic gate and the transistor illustrated in the above-described embodiment should be implemented differently according to the polarity of the input signal.
도 1 은 기존의 내부전압 생성회로를 설명하기 위한 블록도.1 is a block diagram illustrating a conventional internal voltage generation circuit.
도 2 및 도 3 은 본 발명의 실시예에 따른 내부전압 생성회로를 설명하기 위한 블록도.2 and 3 are block diagrams for explaining the internal voltage generation circuit according to an embodiment of the present invention.
도 4 는 본 발명의 다른 실시예에 따른 내부전압 생성회로를 설명하기 위한 블록도.4 is a block diagram illustrating an internal voltage generation circuit according to another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
210 : 제1 내부전압 생성부210: first internal voltage generator
230 : 제2 내부전압 생성부230: second internal voltage generation unit
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090082546A KR101046707B1 (en) | 2009-09-02 | 2009-09-02 | Internal voltage generation circuit and its driving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090082546A KR101046707B1 (en) | 2009-09-02 | 2009-09-02 | Internal voltage generation circuit and its driving method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110024516A KR20110024516A (en) | 2011-03-09 |
KR101046707B1 true KR101046707B1 (en) | 2011-07-05 |
Family
ID=43932341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090082546A KR101046707B1 (en) | 2009-09-02 | 2009-09-02 | Internal voltage generation circuit and its driving method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101046707B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070074991A (en) * | 2006-01-11 | 2007-07-18 | 삼성전자주식회사 | Semiconductor memory device having variable internal voltage generator and method thereof |
KR20070080880A (en) * | 2006-02-09 | 2007-08-14 | 주식회사 하이닉스반도체 | Circuit and method for generating internal voltage in semiconductor memory apparatus |
KR100795026B1 (en) | 2006-12-22 | 2008-01-16 | 주식회사 하이닉스반도체 | Apparatus and method for generating internal voltage in semiconductor integrated circuit |
KR20080059794A (en) * | 2006-12-26 | 2008-07-01 | 삼성전자주식회사 | Voltage regulator for use in non-volatile semiconductor memory |
-
2009
- 2009-09-02 KR KR1020090082546A patent/KR101046707B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070074991A (en) * | 2006-01-11 | 2007-07-18 | 삼성전자주식회사 | Semiconductor memory device having variable internal voltage generator and method thereof |
KR20070080880A (en) * | 2006-02-09 | 2007-08-14 | 주식회사 하이닉스반도체 | Circuit and method for generating internal voltage in semiconductor memory apparatus |
KR100795026B1 (en) | 2006-12-22 | 2008-01-16 | 주식회사 하이닉스반도체 | Apparatus and method for generating internal voltage in semiconductor integrated circuit |
KR20080059794A (en) * | 2006-12-26 | 2008-07-01 | 삼성전자주식회사 | Voltage regulator for use in non-volatile semiconductor memory |
Also Published As
Publication number | Publication date |
---|---|
KR20110024516A (en) | 2011-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100842744B1 (en) | Clock Control Circuit and Voltage Pumping Device thereof | |
US7733162B2 (en) | Plumping voltage generating circuit | |
KR100648857B1 (en) | Circuit and method for generating of power up signal | |
KR100695421B1 (en) | Internal voltage generator in semiconductor memory device | |
US8896366B2 (en) | Internal voltage generation circuit of semiconductor device and method for operating the same | |
US20090167425A1 (en) | Semiconductor memory device having back-bias voltage in stable range | |
US8902691B2 (en) | Semiconductor device having charge pump circuit and information processing apparatus including the same | |
KR100996186B1 (en) | Internal voltage generator | |
US20110210794A1 (en) | Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment | |
KR20120068228A (en) | Semiconductor device and operating method for the same | |
KR20140016535A (en) | Internal voltage generator | |
KR100870429B1 (en) | Internal voltage generating circuit | |
KR101046707B1 (en) | Internal voltage generation circuit and its driving method | |
KR100803364B1 (en) | Circuit for generating vpp of semiconductor memory apparatus | |
US20090206914A1 (en) | Semiconductor device generating varied internal voltages | |
US9647613B2 (en) | Differential amplifier | |
US20090168583A1 (en) | Internal voltage generator of semiconductor memory device | |
KR20120004017A (en) | Apparatus and method of dynamic voltage scaling mode detecting, apparatus and method of pumping voltage detecting using the same | |
KR100941631B1 (en) | High voltage control circuit of semicondector memory device | |
KR20140028621A (en) | Voltage generation circuit | |
KR100958799B1 (en) | Internal voltage generator and its operating method | |
KR20100064157A (en) | Internal voltage generator | |
JPH09213073A (en) | Semiconductor integrated circuit | |
KR20100001835A (en) | Power-up sinal generating circuit and semiconductor memory device using the same | |
KR20100003077A (en) | Internal voltage generation circuit of semicondector memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |