KR101045372B1 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
KR101045372B1
KR101045372B1 KR1020080136773A KR20080136773A KR101045372B1 KR 101045372 B1 KR101045372 B1 KR 101045372B1 KR 1020080136773 A KR1020080136773 A KR 1020080136773A KR 20080136773 A KR20080136773 A KR 20080136773A KR 101045372 B1 KR101045372 B1 KR 101045372B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
manufacturing
oxide film
cleaning
trench
Prior art date
Application number
KR1020080136773A
Other languages
Korean (ko)
Other versions
KR20100078494A (en
Inventor
이승미
이진열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080136773A priority Critical patent/KR101045372B1/en
Publication of KR20100078494A publication Critical patent/KR20100078494A/en
Application granted granted Critical
Publication of KR101045372B1 publication Critical patent/KR101045372B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

본 발명에 따른 반도체 소자의 제조방법은, 반도체기판의 비활성영역에 소자분리막을 형성하는 단계와, 반도체기판 상에 스크린 산화막을 형성하는 단계와, 반도체기판 및 소자분리막을 식각하여 트렌치를 형성하는 단계와, 반도체기판에 형성된 트렌치의 바닥면이 새들 핀 형태로 돌출된 돌출부를 갖도록 소자분리막을 일정 두께 식각하는 단계와, 주변회로 영역의 스크린 산화막을 제거하는 단계와, 반도체기판을 세정하는 단계, 및 트렌치 및 돌출부와 중첩하는 새들 핀 게이트를 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device according to the present invention includes forming a device isolation film in an inactive region of a semiconductor substrate, forming a screen oxide film on the semiconductor substrate, and forming a trench by etching the semiconductor substrate and the device isolation film. Etching the device isolation film to a predetermined thickness such that the bottom surface of the trench formed in the semiconductor substrate has a protrusion projecting in the form of a saddle pin, removing the screen oxide film in the peripheral circuit area, cleaning the semiconductor substrate, and Forming a saddle fin gate overlapping the trench and the protrusion.

새들 핀 트랜지스터, 랜딩 플러그 컨택, 컨택 불량, 리세스 게이트 Saddle Pin Transistors, Landing Plug Contacts, Bad Contact, Recess Gate

Description

반도체 소자의 제조방법{Method for manufacturing semiconductor device}Method for manufacturing semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 리세스 채널을 갖는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a recess channel.

최근 반도체소자의 디자인 룰(design rule)이 서브-40nm급 이하로 급격히 감소함에 따라, 소자가 형성될 수 있는 활성영역의 면적 또한 감소하고 있고, 이에 따라 여러 가지 공정 마진의 한계에 직면하고 있다. 특히 활성영역의 감소에 의한 셀 동작 전류의 특성열화 현상은 소자 개발이 큰 걸림돌이 되고 있다. 이러한 셀 동작전류 특성 열화는 tWR 불량의 근본원인이 되고 있다.Recently, as the design rule of semiconductor devices is rapidly reduced to sub-40 nm or less, the area of active regions in which devices can be formed is also decreasing, thus confronting various process margin limitations. In particular, the deterioration of the characteristics of the cell operating current due to the reduction of the active area is a major obstacle to device development. Such deterioration of cell operating current characteristics is a fundamental cause of tWR failure.

셀의 동작 전류를 확보하기 위해서는 셀 접합영역과 컨택플러그 사이의 컨택저항(Rc)과 면저항(Rs)의 감소가 반드시 이루어져야 하며, 보다 확장된 전류 통로(current path)가 필요하다. 현재의 전류 통로의 감소, 즉 활성영역의 폭의 감소에 따라 소자 동작을 위한 동작전류의 확보는 사실상 불가능한 실정이다. 이러한 문제점을 해결하기 위하여 최근에는 리세스 게이트와 핀(FIN) 구조가 결합된 새들 핀 구조의 트랜지스터(saddle FINFET)에 대한 연구가 활발히 이루어지고 있다. 새들 핀 트랜지스터는 리세스 게이트 구조에서의 안정적인 리프래시(refresh) 특성을 확보함과 동시에 리세스 게이트 바닥면을 핀 트랜지스터 구조로 구현하여 채널 폭 방향의 전류 통로를 보다 확장시켜 셀 구동 전류 특성을 향상시킬 수 있다. 이러한 핀 트랜지스터를 채용한 구조는 셀 문턱전압의 증가를 가져오고 실제로 적은 도핑농도의 셀 채널 이온주입으로도 셀 문턱전압 마진을 확보할 수 있게 한다. 따라서, 셀 채널 도즈 감소에 따른 리프래쉬 특성의 상당한 개선과 함께 셀 전류 특성을 개선하는 효과를 얻을 수 있다.In order to secure the operating current of the cell, the contact resistance (Rc) and the sheet resistance (Rs) between the cell junction region and the contact plug must be reduced, and an extended current path is required. As the current current path decreases, i.e., the width of the active region decreases, it is impossible to secure an operating current for device operation. Recently, studies on saddle fin transistors in which recess gates and fin structures are combined have been actively conducted. Saddle fin transistors ensure stable refresh characteristics in the recess gate structure, and at the same time, the recess gate bottom surface is implemented as a fin transistor structure to expand the current path in the channel width direction to improve cell driving current characteristics. You can. The structure employing such a pin transistor increases the cell threshold voltage and enables the cell threshold voltage margin to be secured even with a cell channel ion implantation having a low doping concentration. Therefore, the effect of improving the cell current characteristic can be obtained with a significant improvement of the relash characteristics due to the reduction of the cell channel dose.

도 1은 및 도 2는 종래의 새들 핀 트랜지스터의 제조 과정에서 나타나는 문제점을 설명하기 위하여 나타낸 평면도 및 단면도이다.1 and 2 are a plan view and a cross-sectional view illustrating a problem in the manufacturing process of a conventional saddle fin transistor.

도 1 및 도 2를 참조하면, 소자분리막(110)에 의해 활성영역과 비활성영역이 구분된 반도체기판(100)에, 게이트절연막(120), 게이트도전막(130), 게이트금속막(140) 및 하드마스크(150)으로 이루어진 게이트가 활성영역(102)을 가로지르는 스트라이프(stripe) 형태로 일정 간격을 두고 배치되어 있고, 랜딩 플러그 컨택(160)이 배치된다.1 and 2, a gate insulating film 120, a gate conductive film 130, and a gate metal film 140 are formed on a semiconductor substrate 100 having active and inactive regions separated by the device isolation layer 110. And a gate formed of the hard mask 150 at a predetermined interval in the form of a stripe across the active region 102, and the landing plug contact 160 is disposed.

최근 소자분리막의 재료로 주로 사용되고 있는 SOD(Spin On Dielectric)막은 미세 갭 필 특성이 뛰어난 장점이 있는 반면에, 밀도가 매우 낮아 후속 식각 또는 세정 공정 후에 소자분리영역에 형성된 핀 게이트의 프로파일이 활성영역에 형성되는 핀 게이트와 다른 양상을 나타낸다는 문제점이 있다. 즉, 게이트를 형성하기 위하여 반도체기판(100) 또는 소자분리막(110)을 식각할 때, 그리고 그 후 이루어지는 세정 과정에서, SOD막으로 이루어진 소자분리막에 대한 식각이 더 빠르게 진행되어 소자분리영역에 형성되는 게이트(132)의 폭이 활성영역에 형성되는 게이 트(130)에 비해 더 넓어지는 현상이 발생한다. 이로 인해 도시된 바와 같이, 후속 랜딩 플러그 컨택(160)을 형성할 때 랜딩 플러그 컨택(160)과 소자분리영역에 형성된 게이트(132) 사이에 브리지(bridge)가 유발되어 컨택 불량이 초래된다. 따라서, 이러한 소자분리영역에서의 게이트 폭의 증가를 최소화할 수 있는 공정의 개발이 절실히 요구되는 실정이다.While the SOD (Spin On Dielectric) film, which is used mainly as a material of the device isolation film, has the advantage of excellent fine gap fill property, the profile of the pin gate formed in the device isolation area after the subsequent etching or cleaning process is very low due to its low density. There is a problem in that it shows a different aspect from the pin gate formed in the. That is, when the semiconductor substrate 100 or the device isolation film 110 is etched to form the gate, and in the subsequent cleaning process, the etching of the device isolation film made of the SOD film proceeds more rapidly and is formed in the device isolation region. The width of the gate 132 becomes wider than that of the gate 130 formed in the active region. As a result, when forming the subsequent landing plug contact 160, a bridge is caused between the landing plug contact 160 and the gate 132 formed in the device isolation region, thereby causing a contact failure. Therefore, the development of a process that can minimize the increase of the gate width in the device isolation region is urgently required.

본 발명이 이루고자 하는 기술적 과제는 소자분리영역에 형성되는 게이트의 폭이 증가하는 것을 방지하여 소자의 특성을 향상시킬 수 있는 리세스 게이트를 구비하는 반도체 소자의 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of manufacturing a semiconductor device having a recess gate that may improve the device characteristics by preventing the width of the gate formed in the device isolation region from increasing.

본 발명이 이루고자 하는 다른 기술적 과제는 소자의 특성을 향상시킬 수 있는 새들 핀 게이트를 구비하는 반도체 소자의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a semiconductor device having a saddle pin gate capable of improving device characteristics.

상기 기술적 과제를 이루기 위하여 본 발명에 따른 반도체 소자의 제조방법은, 반도체기판의 비활성영역에 소자분리막을 형성하는 단계와, 반도체기판 상에 스크린 산화막을 형성하는 단계와, 리세스 게이트가 형성될 영역의 반도체기판 및 소자분리막을 식각하여 트렌치를 형성하는 단계와, 주변회로 영역의 스크린 산화막을 제거하는 단계와, 반도체기판을 세정하는 단계, 및 트렌치를 매립하면서 반도체기판 상에 일정 두께를 갖는 리세스 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of manufacturing a semiconductor device according to the present invention includes forming an isolation layer in an inactive region of a semiconductor substrate, forming a screen oxide layer on the semiconductor substrate, and a region in which a recess gate is to be formed. Etching the semiconductor substrate and the device isolation film to form a trench, removing the screen oxide film in the peripheral circuit region, cleaning the semiconductor substrate, and recesses having a predetermined thickness on the semiconductor substrate while filling the trench. Forming a gate.

상기 소자분리막은 SOD막으로 형성할 수 있다.The device isolation layer may be formed of an SOD layer.

상기 주변회로 영역의 스크린 산화막을 제거하는 단계는, 트렌치가 형성된 상기 반도체기판 상에, 주변회로 영역을 오픈하는 포토레지스트 패턴을 형성하는 단계와, 오픈된 상기 주변회로 영역의 스크린 산화막을 제거하는 단계, 및 상기 포토레지스트 패턴을 제거하는 단계를 포함할 수 있다.The removing of the screen oxide layer of the peripheral circuit region may include forming a photoresist pattern on the semiconductor substrate on which the trench is formed and opening the peripheral circuit region, and removing the screen oxide layer of the open peripheral circuit region. And removing the photoresist pattern.

오픈된 상기 주변회로 영역의 스크린 산화막을 제거하는 단계는, 건식 세정 방법으로 30 ∼ 40초간 실시하거나, 습식 세정 방법으로 100 ∼ 150초간 실시할 수 있다.Removing the open screen oxide film of the peripheral circuit region may be performed for 30 to 40 seconds by a dry cleaning method, or 100 to 150 seconds by a wet cleaning method.

상기 건식 세정은 상기 건식 세정은 불화수소(HF) 가스를 사용하여 수행할 수 있다.The dry cleaning may be performed using hydrogen fluoride (HF) gas.

상기 습식 세정은 NH4F와 HF의 혼합액, H2SO4와 H2O2의 혼합액, 그리고 NH4OH, H2O2 및 H2O의 혼합액에 반도체기판을 차례로 담그어 수행할 수 있다.The wet cleaning may be performed by immersing a semiconductor substrate in a mixture of NH 4 F and HF, a mixture of H 2 SO 4 and H 2 O 2 , and a mixture of NH 4 OH, H 2 O 2, and H 2 O.

상기 반도체기판을 세정하는 단계는, 건식 세정방법으로 10 ∼ 15초간 실시할 수 있다. 이때, 불화수소(HF) 가스를 사용할 수 있다.The cleaning of the semiconductor substrate may be performed for 10 to 15 seconds by a dry cleaning method. At this time, hydrogen fluoride (HF) gas may be used.

본 발명에 따른 반도체 소자의 다른 제조방법은, 반도체기판의 비활성영역에 소자분리막을 형성하는 단계와, 반도체기판 상에 스크린 산화막을 형성하는 단계와, 반도체기판 및 소자분리막을 식각하여 트렌치를 형성하는 단계와, 반도체기판에 형성된 트렌치의 바닥면이 새들 핀 형태로 돌출된 돌출부를 갖도록 소자분리막을 일정 두께 식각하는 단계와, 주변회로 영역의 스크린 산화막을 제거하는 단계와, 반도체기판을 세정하는 단계, 및 트렌치 및 상기 돌출부와 중첩하는 새들 핀 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.Another method of manufacturing a semiconductor device according to the present invention includes forming a device isolation film in an inactive region of a semiconductor substrate, forming a screen oxide film on the semiconductor substrate, and etching the semiconductor substrate and the device isolation film to form a trench. Etching the device isolation film so that the bottom surface of the trench formed in the semiconductor substrate has a protrusion projecting in the form of a saddle pin, removing the screen oxide film in the peripheral circuit region, cleaning the semiconductor substrate, And forming a saddle fin gate overlapping the trench and the protrusion.

상기 소자분리막은 SOD막으로 형성할 수 있다.The device isolation layer may be formed of an SOD layer.

상기 주변회로 영역의 스크린 산화막을 제거하는 단계는, 트렌치가 형성된 상기 반도체기판 상에, 주변회로 영역을 오픈하는 포토레지스트 패턴을 형성하는 단계와, 오픈된 상기 주변회로 영역의 스크린 산화막을 제거하는 단계, 및 상기 포토레지스트 패턴을 제거하는 단계를 포함할 수 있다.The removing of the screen oxide layer of the peripheral circuit region may include forming a photoresist pattern on the semiconductor substrate on which the trench is formed and opening the peripheral circuit region, and removing the screen oxide layer of the open peripheral circuit region. And removing the photoresist pattern.

오픈된 상기 주변회로 영역의 스크린 산화막을 제거하는 단계는, 건식 세정 방법으로 30 ∼ 40초간 실시하거나, 습식 세정 방법으로 100 ∼ 150초간 실시할 수 있다. 상기 건식 세정은 상기 건식 세정은 불화수소(HF) 가스를 사용하여 수행할 수 있다.Removing the open screen oxide film of the peripheral circuit region may be performed for 30 to 40 seconds by a dry cleaning method, or 100 to 150 seconds by a wet cleaning method. The dry cleaning may be performed using hydrogen fluoride (HF) gas.

상기 습식 세정은 NH4F와 HF의 혼합액, H2SO4와 H2O2의 혼합액, 그리고 NH4OH, H2O2 및 H2O의 혼합액에 반도체기판을 차례로 담그어 수행할 수 있다.The wet cleaning may be performed by immersing a semiconductor substrate in a mixture of NH 4 F and HF, a mixture of H 2 SO 4 and H 2 O 2 , and a mixture of NH 4 OH, H 2 O 2, and H 2 O.

상기 반도체기판을 세정하는 단계는, 건식 세정방법으로 10 ∼ 15초간 실시할 수 있다.The cleaning of the semiconductor substrate may be performed for 10 to 15 seconds by a dry cleaning method.

상기 반도체기판을 세정하는 단계는, 건식 세정방법으로 10 ∼ 15초간 실시할 수 있다. 이때, 불화수소(HF) 가스를 사용할 수 있다.The cleaning of the semiconductor substrate may be performed for 10 to 15 seconds by a dry cleaning method. At this time, hydrogen fluoride (HF) gas may be used.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 3a 내지 도 8은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들로서, 새들 핀 게이트를 구비하는 반도체 소자의 제조 과정 을 나타낸다. 도 3a 내지 도 7a, 도 8은 도 1의 A-A' 방향의 단면도들이고, 도 3b 내지 도 7b는 B-B' 방향의 단면도들이다.3A through 8 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention and illustrate a process of manufacturing a semiconductor device including a saddle pin gate. 3A to 7A and 8 are cross-sectional views taken along the line AA ′ of FIG. 1, and FIGS. 3B to 7B are cross-sectional views taken along the line BB ′.

도 3a 및 도 3b를 참조하면, 실리콘(Si) 기판과 같은 반도체기판(200) 상에 패드산화막(210) 및 패드질화막(220)을 차례로 형성한다. 패드산화막(210)은 후속 공정에서 패드질화막(220)의 응력에 의해 반도체기판(200)이 받는 스트레스(stress)를 완화시켜 주는 역할을 하는 것으로, 50 ∼ 150Å 정도의 두께로 형성한다. 패드질화막(220)은 후속 소자분리 트렌치를 형성하기 위한 식각공정 시 하드마스크(hard mask) 역할을 하는 것으로, 500 ∼ 1,000Å 정도의 두께로 형성한다.3A and 3B, a pad oxide film 210 and a pad nitride film 220 are sequentially formed on a semiconductor substrate 200 such as a silicon (Si) substrate. The pad oxide film 210 serves to relieve stress that the semiconductor substrate 200 receives due to the stress of the pad nitride film 220 in a subsequent process, and is formed to a thickness of about 50 to 150 kPa. The pad nitride layer 220 serves as a hard mask during an etching process for forming a subsequent device isolation trench, and is formed to a thickness of about 500 to 1,000 Å.

다음에, 패드질화막(220) 상에 소자분리영역을 한정하는 포토레지스트 패턴(도시되지 않음)을 형성한 후 이를 마스크로 패드질화막(220)과 패드산화막(210)을 이방성식각하여 반도체기판의 소자분리영역을 노출시킨다. 포토레지스트 패턴을 제거한 후, 노출된 영역의 반도체기판을 2,500 ∼ 3,500Å 정도의 깊이로 이방성식각하여 소자분리막 형성을 위한 트렌치를 형성한다. 다음에, 트렌치가 형성된 반도체기판의 전면에, 상기 트렌치가 매립되도록 예를 들어 SOD막을 증착한다. 증착된 SOD막에 대해 에치백 또는 화학기계적연마(CMP)와 같은 평탄화공정을 실시하여 트렌치에 매립된 소자분리막(230)을 형성한다. 상기 트렌치를 절연막으로 매립하는 공정에서, 절연막을 두 층 이상 다층으로 매립할 수도 있다. 그리고, 절연막에 대한 에치백 또는 CMP 공정은 패드질화막(220)을 식각 종료층으로 하여 패드질화막이 노출될 때까지 진행할 수 있다.Next, after forming a photoresist pattern (not shown) defining a device isolation region on the pad nitride film 220, the pad nitride film 220 and the pad oxide film 210 are anisotropically etched using the mask to form an element of the semiconductor substrate. Expose the separation zone. After removing the photoresist pattern, the semiconductor substrate in the exposed region is anisotropically etched to a depth of about 2,500 to 3,500 Å to form a trench for forming an isolation layer. Next, an SOD film is deposited on the entire surface of the semiconductor substrate on which the trench is formed so that the trench is embedded. A planarization process such as etch back or chemical mechanical polishing (CMP) is performed on the deposited SOD film to form the device isolation film 230 embedded in the trench. In the process of filling the trench with an insulating film, the insulating film may be embedded in two or more layers. The etch back or CMP process for the insulating layer may be performed until the pad nitride layer is exposed using the pad nitride layer 220 as an etch stop layer.

도시되지는 않았지만, 트렌치를 절연막으로 매립하기 전에, 트렌치의 내벽에 내벽산화막 및/또는 라이너질화막을 형성할 수 있다.Although not shown, an inner wall oxide film and / or a liner nitride film may be formed on the inner wall of the trench before the trench is filled with the insulating film.

도 4a 및 도 4b를 참조하면, 패드질화막과 패드산화막을 제거한 후, 반도체기판(200) 표면에 스크린 산화막(240)을 형성한다. 상기 반도체기판(240)의 영역별로 불순물 이온주입 및 활성화를 실시하여 웰(도시되지 않음) 및 문턱전압 조절용 불순물층(도시되지 않음)을 형성한다. 다음에, 스크린 산화막(240)이 형성되어 있는 반도체기판 상에, 예를 들어 아몰퍼스 카본막을 1,500 ∼ 2,500Å의 두께로 형성한다. 셀 트랜지스터의 채널로 예정된 영역의 아몰퍼스 카본막을 식각하여 채널이 형성될 영역을 노출시키는 하드마스크(250)를 형성한다. 하드마스크(250)는 활성영역을 가로지르는 스트라이프(stripe) 형상으로 형성된다. 다음에, 하드마스크(250)를 마스크로 하여 채널이 형성될 영역의 반도체기판(200) 및 소자분리막(230)을 일정 깊이 식각하여 트렌치를 형성한다. 상기 트렌치는 셀 영역에서 채널로 예정된 영역에 형성된다. 이때, 소자분리막(230)에도 트렌치가 형성된다.4A and 4B, after the pad nitride film and the pad oxide film are removed, the screen oxide film 240 is formed on the surface of the semiconductor substrate 200. Impurity ion implantation and activation are performed for each region of the semiconductor substrate 240 to form a well (not shown) and an impurity layer (not shown) for adjusting the threshold voltage. Next, an amorphous carbon film is formed to a thickness of 1,500 to 2,500 Pa on the semiconductor substrate on which the screen oxide film 240 is formed. An amorphous carbon film of a region, which is intended as a channel of the cell transistor, is etched to form a hard mask 250 that exposes a region where a channel is to be formed. The hard mask 250 is formed in a stripe shape across the active region. Next, the trench is formed by etching the semiconductor substrate 200 and the device isolation layer 230 in a region where a channel is to be formed using the hard mask 250 as a mask. The trench is formed in a region destined for a channel in the cell region. In this case, trenches are also formed in the device isolation layer 230.

계속해서, 상기 트렌치에 인접하는 소자분리막(230)을 일정 깊이 리세스시켜 새들형 핀을 형성한다. 즉, 상기 트렌치의 양 끝단에 접촉하고 있는 소자분리막을 일정 깊이 식각하여, 도시된 바와 같이 트렌치의 저부 표면을 핀(Fin) 형태로 돌출되게 한다. 소자분리막을 리세스시키는 깊이는 소자에 필요한 면저항(Rs)을 확보할 수 있는 정도가 바람직하다.Subsequently, the device isolation layer 230 adjacent to the trench is recessed to a predetermined depth to form a saddle fin. That is, the device isolation layer which is in contact with both ends of the trench is etched to a certain depth, so that the bottom surface of the trench protrudes in the form of fin as shown. The depth at which the device isolation film is recessed is preferably such that the sheet resistance Rs necessary for the device can be secured.

도 5a 및 도 5b를 참조하면, 하드마스크를 제거한 후 트렌치가 형성된 반도체기판 상에 포토레지스트 패턴(260)을 형성한다. 포토레지스트 패턴(260)은 셀 영역을 마스킹하고 주변회로 영역을 오픈시키도록 형성된다. 포토레지스트 패턴(260) 을 마스크로 하여 습식 또는 건식 세정을 실시하여 주변회로 영역의 노출된 스크린 산화막을 제거한다. 이때, 건식 세정의 경우 예를 들면 불화수소(HF) 가스를 이용하여 30 ∼ 40초 정도 실시한다. 습식 세정의 경우 산화막 식각 용액을 사용하여 수행할 수 있다. 일 예로, NH4F와 HF의 혼합액에 1차, H2SO4와 H2O2의 혼합액에 2차, 3차, 그리고 NH4OH, H2O2 및 H2O의 혼합액에 4차로 담그어 세정하는 방법을 사용할 수 있다. 습식 세정에 소요되는 시간은 100 ∼ 150초 정도가 적절하다. 셀 영역은 포토레지스트 패턴(260)에 의해 마스킹되므로 스크린 산화막(240)이 제거되지 않고 잔류하게 된다.5A and 5B, after removing the hard mask, the photoresist pattern 260 is formed on the semiconductor substrate on which the trench is formed. The photoresist pattern 260 is formed to mask the cell region and open the peripheral circuit region. Wet or dry cleaning is performed using the photoresist pattern 260 as a mask to remove the exposed screen oxide film in the peripheral circuit area. At this time, in the case of dry cleaning, for example, hydrogen fluoride (HF) gas is used for about 30 to 40 seconds. In the case of wet cleaning, the oxide etching solution may be used. For example, the first mixture in the mixture of NH 4 F and HF, the second, tertiary in the mixture of H 2 SO 4 and H 2 O 2 and the fourth in the mixture of NH 4 OH, H 2 O 2 and H 2 O Dipping and washing can be used. The time required for wet cleaning is suitably about 100 to 150 seconds. Since the cell region is masked by the photoresist pattern 260, the screen oxide layer 240 remains without being removed.

도 6a 및 도 6b를 참조하면, 포토레지스트 패턴을 제거한 다음, 게이트절연막을 형성하기 전에 반도체기판 상에 형성된 자연산화막 등을 제거하기 위하여 반도체기판에 대해 세정공정을 실시한다. 세정공정은 불화수소(HF)와 같은 산화막 식각 가스를 사용하여 건식 방법으로 10 ∼ 15초 정도 실시할 수 있다. 이때, 주변회로 영역의 스크린 산화막은 이미 제거되었기 때문에 세정 공정에 소요되는 시간을 최소화할 수 있다. 따라서, 세정 시간의 감소에 따라 세정 과정에서 셀 영역의 소자분리막에 형성된 게이트의 폭이 증가하는 것을 최소화할 수 있다. 기존 공정 대비 소자분리막에 형성된 게이트 폭이 6 ∼ 8㎚ 정도 감소하는 효과를 얻을 수 있다. 셀 영역의 활성영역 상부에 스크린 산화막의 일부가 잔류하더라도 후속 게이트 패터닝 공정 직후에 이루어지는 세정 과정에서 모두 제거되므로 셀 트랜지스터의 특성 또는 게이트산화막의 신뢰성에는 영향을 미치지 않는다.6A and 6B, after removing the photoresist pattern, the semiconductor substrate is cleaned to remove the native oxide film or the like formed on the semiconductor substrate before the gate insulating film is formed. The cleaning process may be performed for about 10 to 15 seconds by a dry method using an oxide film etching gas such as hydrogen fluoride (HF). At this time, since the screen oxide film of the peripheral circuit region is already removed, the time required for the cleaning process can be minimized. Therefore, it is possible to minimize the increase in the width of the gate formed in the device isolation layer of the cell region in accordance with the reduction of the cleaning time. Compared to the existing process, the gate width formed in the device isolation layer may be reduced by about 6 to 8 nm. Even if a portion of the screen oxide film remains on the active region of the cell region, all of the screen oxide film is removed in the cleaning process immediately after the subsequent gate patterning process, and thus does not affect the characteristics of the cell transistor or the reliability of the gate oxide film.

도 7a 및 도 7b를 참조하면, 세정이 이루어진 반도체기판 상에 예를 들어 30 ∼ 60Å 두께의 산화막을 형성하여 상기 트렌치의 내벽에 게이트절연막(270)을 형성한다. 이 게이트절연막(270) 상에 400 ∼ 700Å 두께의 도핑된 폴리실리콘막을 증착하여 게이트도전막(280)을 형성한다. 다음에, 게이트도전막(280) 상에 예를 들어 1,000 ∼ 1,500Å 두께의 텅스텐실리사이드 또는 400 ∼ 500Å 두께의 하이브리드(hybrid) 텅스텐(W)막, 그리고 2,000 ∼ 2,500Å 두께의 질화막을 차례로 증착하여 금속전극막(290) 및 하드마스크(300)를 형성한다.Referring to FIGS. 7A and 7B, an oxide film having a thickness of, for example, 30 to 60 Å is formed on the cleaned semiconductor substrate to form a gate insulating film 270 on the inner wall of the trench. A gate conductive film 280 is formed by depositing a 400-700 Å doped polysilicon film on the gate insulating film 270. Next, for example, a tungsten silicide having a thickness of 1,000 to 1,500 또는 or a hybrid tungsten (W) film having a thickness of 400 to 500 Å and a nitride film having a thickness of 2,000 to 2,500 Å are sequentially deposited on the gate conductive film 280. The metal electrode film 290 and the hard mask 300 are formed.

다음에, 사진 및 식각 공정을 실시하여 하드마스크, 금속전극막, 게이트도전막 및 게이트절연막을 차례로 패터닝하여 게이트 패턴을 형성한다. 이 과정에서 셀 영역의 활성영역에 잔류하던 스크린 산화막이 제거된다. 계속해서 이온주입 및 활성화 공정을 실시하여 소스/드레인(도시되지 않음)을 형성한다.Next, a photomask and an etching process are performed to pattern the hard mask, the metal electrode film, the gate conductive film, and the gate insulating film in order to form a gate pattern. In this process, the screen oxide film remaining in the active region of the cell region is removed. Subsequently, ion implantation and activation processes are performed to form a source / drain (not shown).

도 8은 랜딩 플러그 컨택(310)을 형성한 상태의 단면도로서, 소자분리막에 형성되는 게이트의 와이드닝(widening) 현상이 최소화됨으로써 게이트도전막(280)과 랜딩 컨택 플러그(310) 사이에 단락이 일어나지 않는다.FIG. 8 is a cross-sectional view of the landing plug contact 310 formed, and a short circuit between the gate conductive layer 280 and the landing contact plug 310 is minimized by minimizing the widening of the gate formed in the device isolation layer. Does not happen.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

도 1은 새들 핀 게이트를 구비하는 반도체 소자를 제조하기 위한 레이아웃을 나타내는 평면도이다.1 is a plan view showing a layout for manufacturing a semiconductor device having a saddle pin gate.

도 2는 종래의 새들 핀 트랜지스터의 제조 과정에서 나타나는 문제점을 설명하기 위하여 나타낸 단면도이다.2 is a cross-sectional view illustrating a problem in the manufacturing process of the conventional saddle fin transistor.

도 3a 내지 도 8은 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.3A through 8 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.

Claims (16)

반도체기판의 비활성영역에 소자분리막을 형성하는 단계;Forming an isolation layer in an inactive region of the semiconductor substrate; 상기 반도체기판 상에 스크린 산화막을 형성하는 단계;Forming a screen oxide film on the semiconductor substrate; 리세스 게이트가 형성될 영역의 상기 반도체기판 및 소자분리막을 식각하여 트렌치를 형성하는 단계;Etching the semiconductor substrate and the device isolation layer in a region where a recess gate is to be formed to form a trench; 주변회로 영역의 상기 스크린 산화막을 제거하는 단계;Removing the screen oxide film in the peripheral circuit area; 상기 반도체기판을 세정하는 단계; 및Cleaning the semiconductor substrate; And 상기 트렌치를 매립하면서 상기 반도체기판 상에 일정 두께를 갖는 리세스 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.Forming a recess gate having a predetermined thickness on the semiconductor substrate while filling the trench. 제1항에 있어서,The method of claim 1, 상기 소자분리막은 SOD막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.The device isolation film is a semiconductor device manufacturing method, characterized in that formed by SOD film. 제1항에 있어서,The method of claim 1, 상기 주변회로 영역의 스크린 산화막을 제거하는 단계는,Removing the screen oxide film of the peripheral circuit area, 트렌치가 형성된 상기 반도체기판 상에, 주변회로 영역을 오픈하는 포토레지스트 패턴을 형성하는 단계와,Forming a photoresist pattern on the semiconductor substrate on which the trench is formed to open a peripheral circuit region; 오픈된 상기 주변회로 영역의 스크린 산화막을 제거하는 단계, 및Removing the screen oxide film of the open peripheral circuit area, and 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And removing the photoresist pattern. 제3항에 있어서,The method of claim 3, 오픈된 상기 주변회로 영역의 스크린 산화막을 제거하는 단계는,Removing the screen oxide film of the open peripheral circuit area, 건식 세정 방법으로 30 ∼ 40초간 실시하거나, 습식 세정 방법으로 100 ∼ 150초간 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.A method for manufacturing a semiconductor device, which is carried out for 30 to 40 seconds by a dry cleaning method or for 100 to 150 seconds by a wet cleaning method. 제4항에 있어서,The method of claim 4, wherein 상기 건식 세정은 불화수소(HF) 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.The dry cleaning method of manufacturing a semiconductor device, characterized in that performed using hydrogen fluoride (HF) gas. 제4항에 있어서,The method of claim 4, wherein 상기 습식 세정은 NH4F와 HF의 혼합액, H2SO4와 H2O2의 혼합액, 그리고 NH4OH, H2O2 및 H2O의 혼합액에 반도체기판을 차례로 담그어 세정하는 것을 특징으로 하는 반도체 소자의 제조방법.The wet cleaning is characterized in that the semiconductor substrate is sequentially immersed in a mixture of NH 4 F and HF, a mixture of H 2 SO 4 and H 2 O 2 , and a mixture of NH 4 OH, H 2 O 2, and H 2 O. A method of manufacturing a semiconductor device. 제1항에 있어서,The method of claim 1, 상기 반도체기판을 세정하는 단계는,The cleaning of the semiconductor substrate may include 건식 세정방법으로 10 ∼ 15초간 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.A method for manufacturing a semiconductor device, which is carried out by dry cleaning for 10 to 15 seconds. 제7항에 있어서,The method of claim 7, wherein 상기 반도체기판을 세정하는 단계는 불화수소(HF) 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.The cleaning of the semiconductor substrate is a method of manufacturing a semiconductor device, characterized in that performed using hydrogen fluoride (HF) gas. 반도체기판의 비활성영역에 소자분리막을 형성하는 단계;Forming an isolation layer in an inactive region of the semiconductor substrate; 상기 반도체기판 상에 스크린 산화막을 형성하는 단계;Forming a screen oxide film on the semiconductor substrate; 상기 반도체기판 및 소자분리막을 식각하여 트렌치를 형성하는 단계;Etching the semiconductor substrate and the isolation layer to form a trench; 상기 반도체기판에 형성된 트렌치의 바닥면이 새들 핀 형태로 돌출된 돌출부를 갖도록 상기 소자분리막을 일정 두께 식각하는 단계;Etching the device isolation layer to a predetermined thickness such that a bottom surface of the trench formed in the semiconductor substrate has a protrusion protruding in the form of a saddle pin; 주변회로 영역의 상기 스크린 산화막을 제거하는 단계;Removing the screen oxide film in the peripheral circuit area; 상기 반도체기판을 세정하는 단계; 및Cleaning the semiconductor substrate; And 상기 트렌치 및 상기 돌출부와 중첩하는 새들 핀 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.Forming a saddle fin gate overlapping the trench and the protrusion. 제9항에 있어서,10. The method of claim 9, 상기 소자분리막은 SOD막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.The device isolation film is a semiconductor device manufacturing method, characterized in that formed by SOD film. 제9항에 있어서,10. The method of claim 9, 상기 주변회로 영역의 스크린 산화막을 제거하는 단계는,Removing the screen oxide film of the peripheral circuit area, 트렌치가 형성된 상기 반도체기판 상에, 주변회로 영역을 오픈하는 포토레지스트 패턴을 형성하는 단계와,Forming a photoresist pattern on the semiconductor substrate on which the trench is formed to open a peripheral circuit region; 오픈된 상기 주변회로 영역의 스크린 산화막을 제거하는 단계, 및Removing the screen oxide film of the open peripheral circuit area, and 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 반도체 소자의 제조방법.And removing the photoresist pattern. 제11항에 있어서,The method of claim 11, 오픈된 상기 주변회로 영역의 스크린 산화막을 제거하는 단계는,Removing the screen oxide film of the open peripheral circuit area, 건식 세정 방법으로 30 ∼ 40초간 실시하거나, 습식 세정 방법으로 100 ∼ 150초간 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.A method for manufacturing a semiconductor device, which is carried out for 30 to 40 seconds by a dry cleaning method or for 100 to 150 seconds by a wet cleaning method. 제12항에 있어서,The method of claim 12, 상기 건식 세정은 불화수소(HF) 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.The dry cleaning method of manufacturing a semiconductor device, characterized in that performed using hydrogen fluoride (HF) gas. 제12항에 있어서,The method of claim 12, 상기 습식 세정은 NH4F와 HF의 혼합액, H2SO4와 H2O2의 혼합액, 그리고 NH4OH, H2O2 및 H2O의 혼합액에 반도체기판을 차례로 담그어 세정하는 것을 특징으로 하는 반도체 소자의 제조방법.The wet cleaning is characterized in that the semiconductor substrate is sequentially immersed in a mixture of NH 4 F and HF, a mixture of H 2 SO 4 and H 2 O 2 , and a mixture of NH 4 OH, H 2 O 2, and H 2 O. A method of manufacturing a semiconductor device. 제9항에 있어서,10. The method of claim 9, 상기 반도체기판을 세정하는 단계는,The cleaning of the semiconductor substrate may include 건식 세정방법으로 10 ∼ 15초간 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.A method for manufacturing a semiconductor device, which is carried out by dry cleaning for 10 to 15 seconds. 제15항에 있어서,The method of claim 15, 상기 반도체기판을 세정하는 단계는 불화수소(HF) 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.The cleaning of the semiconductor substrate is a method of manufacturing a semiconductor device, characterized in that performed using hydrogen fluoride (HF) gas.
KR1020080136773A 2008-12-30 2008-12-30 Method for manufacturing semiconductor device KR101045372B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080136773A KR101045372B1 (en) 2008-12-30 2008-12-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136773A KR101045372B1 (en) 2008-12-30 2008-12-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20100078494A KR20100078494A (en) 2010-07-08
KR101045372B1 true KR101045372B1 (en) 2011-06-30

Family

ID=42639705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136773A KR101045372B1 (en) 2008-12-30 2008-12-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR101045372B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050079270A (en) * 2004-02-05 2005-08-10 삼성전자주식회사 Method for fabricating fin field effect transistor and structure thereof
KR20080071809A (en) * 2007-01-31 2008-08-05 삼성전자주식회사 Method of forming semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050079270A (en) * 2004-02-05 2005-08-10 삼성전자주식회사 Method for fabricating fin field effect transistor and structure thereof
KR20080071809A (en) * 2007-01-31 2008-08-05 삼성전자주식회사 Method of forming semiconductor device

Also Published As

Publication number Publication date
KR20100078494A (en) 2010-07-08

Similar Documents

Publication Publication Date Title
US7824979B2 (en) Semiconductor device with channel of FIN structure and method for manufacturing the same
KR100739653B1 (en) Fin field effect transistor and method for forming the same
US7413943B2 (en) Method of fabricating gate of fin type transistor
KR100680415B1 (en) Method for manufacturing semiconductor device
KR100763337B1 (en) Semiconductor device having buried gate line and method of fabricating the same
US7479676B2 (en) Transistor of semiconductor memory device
KR102202818B1 (en) Transistor layout to reduce kink effect
KR100668838B1 (en) Method for forming gate in semiconductor device
KR100701701B1 (en) Semiconductor device and method of manufacturing the same
KR100609524B1 (en) Method for forming semiconductor device
KR101045372B1 (en) Method for manufacturing semiconductor device
KR100586553B1 (en) Gate of semiconductor device and method thereof
CN111755335B (en) Semiconductor structure and forming method thereof
KR100594293B1 (en) Semiconductor device having recess channel transistor and method of fabricating the same
KR100486120B1 (en) Method for forming of mos transistor
KR20080029660A (en) Semiconductor device and manufacturing of method the same
KR100629694B1 (en) Method for manufacturing semiconductor device
KR20070016630A (en) Method of manufacturing semiconductor device
KR100679942B1 (en) Semiconductor device with dummy gate and method for manufacturing the same
KR100979241B1 (en) Semiconductor device and method of manufacturing the same
KR100683089B1 (en) Recessed gate structure, method of forming the recessed gate structure, semiconductor device having the recessed gate structure and method of manufacturing the semiconductor device
KR20100028435A (en) Method for fabricating semiconductor device having saddle fin transistor
CN116072726A (en) Semiconductor structure and forming method thereof
KR100671628B1 (en) Method of forming a floating gate in a flash memory cell
KR20090098290A (en) Saddle fin transistor and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee