KR101043671B1 - Flat Panel Display and Fabricating Method thereof - Google Patents

Flat Panel Display and Fabricating Method thereof Download PDF

Info

Publication number
KR101043671B1
KR101043671B1 KR1020040007957A KR20040007957A KR101043671B1 KR 101043671 B1 KR101043671 B1 KR 101043671B1 KR 1020040007957 A KR1020040007957 A KR 1020040007957A KR 20040007957 A KR20040007957 A KR 20040007957A KR 101043671 B1 KR101043671 B1 KR 101043671B1
Authority
KR
South Korea
Prior art keywords
etch resist
soft mold
resist solution
pattern
display device
Prior art date
Application number
KR1020040007957A
Other languages
Korean (ko)
Other versions
KR20050079483A (en
Inventor
김진욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040007957A priority Critical patent/KR101043671B1/en
Publication of KR20050079483A publication Critical patent/KR20050079483A/en
Application granted granted Critical
Publication of KR101043671B1 publication Critical patent/KR101043671B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42F—SHEETS TEMPORARILY ATTACHED TOGETHER; FILING APPLIANCES; FILE CARDS; INDEXING
    • B42F13/00—Filing appliances with means for engaging perforations or slots
    • B42F13/16—Filing appliances with means for engaging perforations or slots with claws or rings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42P—INDEXING SCHEME RELATING TO BOOKS, FILING APPLIANCES OR THE LIKE
    • B42P2241/00—Parts, details or accessories for books or filing appliances
    • B42P2241/16—Books or filing appliances combined with other articles

Abstract

본 발명은 포토 마스크가 필요없고 재료의 낭비 없이 박막재료의 패턴화가 가능한 평판표시소자와 그 제조방법에 관한 것이다.

이 평판표시소자와 그 제조방법은 액상 고분자 전구체, 광경화성 고분자 및 광개시제를 포함하는 에치레지스트 용액을 기판 상에 도포하는 공정; 상기 에치레지스트 용액 상에 소프트 몰드를 가압함과 동시에 에치레지스트 용액에 광을 조사하여 에치레지스트 패턴을 상기 기판 상에 형성하는 공정 및 상기 에치레지스트 패턴으로부터 상기 소프트 몰드를 분리하는 공정으로 유전체층, 절연체층, 격벽 및 스페이서 중 적어도 어느 하나를 평판표시소자에 형성한다.

Figure R1020040007957

BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device capable of patterning a thin film material without the need for a photo mask and to waste material, and to a method of manufacturing the same.

The flat panel display device and its manufacturing method include a step of applying an etch resist solution containing a liquid polymer precursor, a photocurable polymer and a photoinitiator on a substrate; Pressing the soft mold on the etch resist solution and irradiating light to the etch resist solution to form an etch resist pattern on the substrate; and separating the soft mold from the etch resist pattern. At least one of the barrier ribs and the spacer is formed in the flat panel display element.

Figure R1020040007957

Description

평판표시소자와 그 제조방법{Flat Panel Display and Fabricating Method thereof} Flat panel display device and manufacturing method thereof             

도 1은 액티브 매트릭스 타입의 액정표시소자를 나타내는 사시도이다. 1 is a perspective view showing an active matrix type liquid crystal display device.

도 2는 본 발명의 실시예에 따른 평판표시소자의 제조방법을 나타내는 도면다. 2 is a view showing a method of manufacturing a flat panel display device according to an embodiment of the present invention.

도 3은 도 2에 도시된 소프트 몰드와 기판의 접촉시 에치레지스트 용액의 이동을 나타내는 도면이다. FIG. 3 is a view illustrating a movement of an etch resist solution when the soft mold illustrated in FIG. 2 contacts a substrate.

도 4는 도 2의 공정 과정 중에 발생되는 기포와 그 기포로 인하여 발생되는 에치레지스트의 패턴 불량을 나타내는 단면도이다. 4 is a cross-sectional view showing a bubble generated during the process of FIG. 2 and a pattern defect of an etch resist generated due to the bubble.

도 5는 에치레지스트와 개구영역의 관계를 나타내는 그래프이다. 5 is a graph showing a relationship between an etch resist and an opening region.

도 6a는 이웃하는 에치레시트트 패턴들 사이에 남는 잔막을 나타내는 단면도이다. 6A is a cross-sectional view illustrating a residual film remaining between neighboring etch sheet patterns.

도 6b는 이웃하는 에치레지스트 패턴들 사이에 잔막이 남지 않는 최적 상태를 나타내는 단면도이다. 6B is a cross-sectional view illustrating an optimal state in which a residual film does not remain between neighboring etch resist patterns.

도 7은 에치레지스트의 높이와 소프트 몰드의 음각패턴 높이를 나타내는 단면도이다. 7 is a cross-sectional view showing the height of the etch resist and the intaglio pattern height of the soft mold.                 

도 8은 에치레지스트의 최적 높이 이상에서 잔막이 남는 실험결과를 보여 주는 사진이다. 8 is a photograph showing an experimental result in which the residual film remains above the optimum height of the etch resist.

도 9는 에치레지스트의 최적 높이 이상에서 잔막이 없는 실험결과를 보여 주는 사진이다. 9 is a photograph showing an experimental result without a residual film above the optimum height of the etch resist.

도 10a 내지 도 10c는 도 9와 같은 에치레지스트 패턴을 마스크로 하고 그 에치레지스트 패턴 아래의 금속 박막을 식각하였을 때 기판 상에 형성되는 금속박막 패턴을 나타내는 실험 결과의 사진들이다. 10A to 10C are photographs of experimental results showing a metal thin film pattern formed on a substrate when the etch resist pattern shown in FIG. 9 is used as a mask and the metal thin film under the etch resist pattern is etched.

도 11a는 본 발명의 실시예에 따른 액정표시장치의 제조방법 중 박막트랜지스터 어레이기판에 형성된 게이트금속 패턴군을 나타내는 평면도이다. 11A is a plan view illustrating a gate metal pattern group formed on a thin film transistor array substrate in a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention.

도 11b는 도 11a에서 선 "Ⅰ-Ⅰ'"을 따라 절취하여 나타내는 단면도이다. FIG. 11B is a cross-sectional view taken along the line "I-I '" in FIG. 11A.

도 12a 내지 도 12c는 도 11a 및 도 11b의 게이트금속 패턴군을 형성하기 위한 제1 소프트 몰드 공정을 단계적으로 나타내는 단면도들이다. 12A through 12C are cross-sectional views sequentially illustrating a first soft mold process for forming the gate metal pattern group of FIGS. 11A and 11B.

도 13a는 본 발명의 실시예에 따른 액정표시장치의 제조방법 중 박막트랜지스터 어레이기판에 형성된 게이트절연막, 반도체 패턴 및 소스/드레인금속 패턴군을 나타내는 평면도이다. 13A is a plan view illustrating a gate insulating layer, a semiconductor pattern, and a source / drain metal pattern group formed on a thin film transistor array substrate in a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention.

도 13b는 도 13a에서 선 "Ⅰ-Ⅰ'"을 따라 절취하여 나타내는 단면도이다. FIG. 13B is a cross-sectional view taken along the line "I-I '" in FIG. 13A.

도 14a 내지 도 14d는 도 13a 및 도 13b의 게이트절연막, 반도체 패턴 및 소스/드레인금속 패턴군을 형성하기 위한 제2 소프트 몰드 공정을 단계적으로 나타내는 단면도들이다. 14A through 14D are cross-sectional views sequentially illustrating a second soft mold process for forming the gate insulating film, the semiconductor pattern, and the source / drain metal pattern group of FIGS. 13A and 13B.

도 15a는 본 발명의 실시예에 따른 액정표시장치의 제조방법 중 박막트랜지 스터 어레이기판에 형성된 보호막을 나타내는 평면도이다. 15A is a plan view illustrating a passivation layer formed on a thin film transistor array substrate in a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention.

도 15b는 도 15a에서 선 "Ⅰ-Ⅰ'"을 따라 절취하여 나타내는 단면도이다. FIG. 15B is a cross-sectional view taken along the line "I-I '" in FIG. 15A.

도 16a 내지 도 16c는 도 15a 및 도 15b의 보호막을 형성하기 위한 제3 소프트 몰드 공정을 단계적으로 나타내는 단면도들이다. 16A to 16C are cross-sectional views sequentially illustrating a third soft mold process for forming the protective film of FIGS. 15A and 15B.

도 17a는 본 발명의 실시예에 따른 액정표시장치의 제조방법 중 박막트랜지스터 어레이기판에 형성된 투명전극 패턴군을 나타내는 평면도이다. 17A is a plan view illustrating a group of transparent electrode patterns formed on a thin film transistor array substrate in a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention.

도 17b는 도 17a에서 선 "Ⅰ-Ⅰ'"을 따라 절취하여 나타내는 단면도이다. 17B is a cross-sectional view taken along the line " I-I '" in FIG. 17A.

도 18a 내지 도 18c는 도 17a 및 도 17b의 투명전극 패턴군을 형성하기 위한 제4 소프트 몰드 공정을 단계적으로 나타내는 단면도들이다. 18A to 18C are cross-sectional views sequentially illustrating a fourth soft mold process for forming the transparent electrode pattern group of FIGS. 17A and 17B.

도 19a 내지 도 19c는 본 발명의 실시예에 따른 유기 전계발광소자의 제조방법을 단계적으로 나타내는 단면도들이다. 19A to 19C are cross-sectional views illustrating a method of manufacturing an organic electroluminescent device according to an embodiment of the present invention.

도 20은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 사시도이다. 20 is a perspective view illustrating a plasma display panel according to an exemplary embodiment of the present invention.

도 21a 내지 도 21c는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 격벽 제조방법을 단계적으로 나타내는 단면도들이다.
21A to 21C are cross-sectional views illustrating a method of manufacturing a partition wall of a plasma display panel according to an exemplary embodiment of the present invention.

본 발명은 평판표시소자에 관한 것으로, 특히 포토 마스크가 필요없고 재료 의 낭비 없이 박막재료의 패턴화가 가능한 평판표시소자와 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device, and more particularly, to a flat panel display device capable of patterning a thin film material without the need for a photo mask and without waste of materials, and a manufacturing method thereof.

최근의 정보화 사회에서 표시소자는 시각정보 전달매체로서 그 중요성이 어느 때보다 강조되고 있다. 현재 주류를 이루고 있는 음극선관(Cathode Ray Tube) 또는 브라운관은 무게와 부피가 큰 문제점이 있다. In today's information society, display elements are more important than ever as visual information transfer media. Cathode ray tubes or cathode ray tubes, which are currently mainstream, have problems with weight and volume.

평판표시소자에는 액정표시소자(Liquid Crystal Display : LCD), 전계 방출 표시소자(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 전계발광소자(Electroluminescence : EL) 등이 있고 이들 대부분이 실용화되어 시판되고 있다.The flat panel display device includes a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), and an electroluminescence (EL). Most are commercially available and commercially available.

액정표시소자는 전자제품의 경박단소 추세를 만족할 수 있고 양산성이 향상되고 있어 많은 응용분야에서 음극선관을 빠른 속도로 대체하고 있다. Liquid crystal display devices can meet the trend of light and short and short of electronic products and mass production is improving, and are rapidly replacing cathode ray tubes in many applications.

특히, 박막트랜지스터(Thin Film Transistor : 이하, "TFT"라 한다)를 이용하여 액정셀을 구동하는 액티브 매트릭스 타입의 액정표시소자는 화질이 우수하고 소비전력이 낮은 장점이 있으며, 최근의 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화로 급속히 발전하고 있다. In particular, an active matrix type liquid crystal display device that drives a liquid crystal cell using a thin film transistor (hereinafter referred to as "TFT") has the advantages of excellent image quality and low power consumption, and secures the latest mass production technology. As a result of research and development, it is rapidly developing into larger size and higher resolution.

이러한 액티브 매트릭스 타입의 액정표시소자는 도 1과 같이 액정층(15)을 사이에 두고 합착되는 컬러필터 기판(22)과 TFT 어레이 기판(23)을 구비한다. 도 1에 도시된 액정표시소자는 전체 유효화면의 일부를 나타낸 것이다. The active matrix type liquid crystal display device includes a color filter substrate 22 and a TFT array substrate 23 bonded together with the liquid crystal layer 15 interposed therebetween as shown in FIG. 1. The liquid crystal display shown in FIG. 1 shows a part of the entire effective screen.

컬러필터 기판(22)에는 상부 유리기판(12)의 배면 상에 도시하지 않은 블랙 매트릭스, 컬러필터(13)와 공통전극(14)이 형성된다. 상부 유리기판(12)의 전면 상에는 편광판(11)이 부착된다. 컬러필터(13)는 적(R), 녹(G) 및 청(B) 색의 컬러필터를 포함하여 특정 파장대역의 가시광을 투과시킴으로써 컬러표시를 가능하게 한다. In the color filter substrate 22, a black matrix, a color filter 13, and a common electrode 14, which are not shown, are formed on the rear surface of the upper glass substrate 12. The polarizing plate 11 is attached on the front surface of the upper glass substrate 12. The color filter 13 includes color filters of red (R), green (G), and blue (B) colors to allow color display by transmitting visible light in a specific wavelength band.

TFT 어레이 기판(23)에는 하부 유리기판(16)의 전면에 데이터라인들(19)과 게이트라인들(18)이 상호 교차되며, 그 교차부에 TFT들(20)이 형성된다. 그리고 하부 유리기판(16)의 전면에는 데이터라인(19)과 게이트라인(18) 사이의 셀 영역에 화소전극(21)이 형성된다. TFT(20)는 게이트라인(18)으로부터의 스캐닝신호에 응답하여 데이터라인(19)과 화소전극(21) 사이의 데이터 전송패스를 절환함으로써 화소전극(21)을 구동하게 된다. TFT 어레이 기판(23)의 배면에는 편광판(17)이 부착된다. In the TFT array substrate 23, the data lines 19 and the gate lines 18 cross each other on the front surface of the lower glass substrate 16, and TFTs 20 are formed at the intersections thereof. In addition, a pixel electrode 21 is formed in a cell region between the data line 19 and the gate line 18 on the front surface of the lower glass substrate 16. The TFT 20 drives the pixel electrode 21 by switching the data transfer path between the data line 19 and the pixel electrode 21 in response to the scanning signal from the gate line 18. The polarizing plate 17 is attached to the rear surface of the TFT array substrate 23.

액정층(15)은 자신에게 인가된 전계에 의해 TFT 어레이 기판(23)을 경유하여 입사되는 빛의 투과량을 조절한다. The liquid crystal layer 15 adjusts the amount of light transmitted through the TFT array substrate 23 by the electric field applied thereto.

컬러필터 기판(22)과 TFT 기판(23) 상에 부착된 편광판들(11,17)은 어느 한 방향으로 편광된 빛을 투과시키게 되며, 액정(15)이 90°TN 모드일 때 그들의 편광방향은 서로 직교하게 된다. The polarizers 11 and 17 attached to the color filter substrate 22 and the TFT substrate 23 transmit light polarized in either direction, and their polarization directions when the liquid crystal 15 is in the 90 ° TN mode. Are orthogonal to each other.

컬러필터 기판(22)과 TFT 어레이 기판(23)의 액정 대향면들에는 도시하지 않은 배향막이 형성된다. An alignment film (not shown) is formed on the liquid crystal facing surfaces of the color filter substrate 22 and the TFT array substrate 23.

액티브 매트릭스 타입의 액정표시소자를 제조하기 위한 제조공정은 기판 세정, 기판 패터닝 공정, 배향막형성/러빙 공정, 기판합착/액정주입 공정, 실장 공정, 검사 공정, 리페어(Repair) 공정 등으로 나뉘어진다. 기판세정 공정은 액정표 시소자의 기판 표면에 오염된 이물질을 세정액으로 제거한다. 기판 패터닝 공정은 컬러필터 기판의 패터닝 공정과 TFT 어레이 기판의 패터닝 공정으로 나뉘어 실시된다. 배향막형성/러빙 공정은 컬러필터 기판과 TFT 어레이 기판 각각에 배향막을 도포하고 그 배향막을 러빙포 등으로 러빙하게 된다. 기판합착/액정주입 공정은 실재(Sealant)를 이용하여 컬러필터 기판과 TFT 어레이기판을 합착하고 액정주입구를 통하여 액정과 스페이서를 주입한 다음, 그 액정주입구를 봉지한다. 실장공정은 게이트 드라이브 집적회로 및 데이터 드라이브 집적회로 등의 집적회로가 실장된 테이프 케리어 패키지(Tape Carrier Package : 이하, "TCP"라 한다)를 기판 상의 패드부에 접속시키게 된다. 이러한 드라이브 집적회로는 전술한 TCP를 이용한 테이프 오토메이티드 본딩(Tape Automated Bonding) 방식 이외에 칩 온 글라스(Chip On Glass, COG) 방식 등으로 기판 상에 직접 실장될 수도 있다. 검사 공정은 TFT 어레이 기판에 데이터라인과 게이트라인 등의 신호배선과 화소전극이 형성된 후에 실시되는 전기적 검사와 기판합착/액정주입 공정 후에 실시되는 전기적검사 및 육안검사를 포함한다. 리페어 공정은 검사 공정에 의해 리페어가 가능한 것으로 판정된 기판에 대한 복원을 실시한다. 검사 공정에서 리페어가 불가능한 기판들은 폐기처분된다. A manufacturing process for manufacturing an active matrix liquid crystal display device is divided into a substrate cleaning, a substrate patterning process, an alignment film forming / rubbing process, a substrate bonding / liquid crystal injection process, a mounting process, an inspection process, a repair process, and the like. In the substrate cleaning process, foreign substances contaminated on the surface of the substrate of the liquid crystal display device are removed with a cleaning liquid. The substrate patterning process is divided into a patterning process of a color filter substrate and a patterning process of a TFT array substrate. In the alignment film formation / rubbing process, an alignment film is applied to each of the color filter substrate and the TFT array substrate, and the alignment film is rubbed with a rubbing cloth or the like. In the substrate bonding / liquid crystal injection process, a color filter substrate and a TFT array substrate are bonded together using a sealant, a liquid crystal and a spacer are injected through the liquid crystal injection hole, and then the liquid crystal injection hole is sealed. In the mounting process, a tape carrier package (hereinafter referred to as "TCP") in which integrated circuits such as a gate drive integrated circuit and a data drive integrated circuit are mounted is connected to a pad portion on a substrate. Such a drive integrated circuit may be directly mounted on a substrate by a chip on glass (COG) method in addition to the tape automated bonding method using the aforementioned TCP. The inspection process includes an electrical inspection performed after signal wiring such as data lines and gate lines and pixel electrodes are formed on the TFT array substrate, and an electrical inspection and a visual inspection performed after the substrate bonding / liquid crystal injection process. The repair process restores the substrate that is determined to be repairable by the inspection process. Non-repairable substrates are discarded in the inspection process.

이와 같은 액정표시소자를 포함한 대부분의 평판 표시소자의 제조방법에 있어서, 기판 상에 적층되는 박막재료는 포토리소그래피(Photorithography) 공정으로 패터닝된다. 포토리소그래피 공정은 일반적으로 포토레지스트(Photoresist)의 도포, 마스크 정렬, 노광, 현상(develop), 식각(etching) 및 스트립(strip) 공정을 포함하는 일련의 사진공정이다. 패턴닝하고자 하는 박막재료가 감광성을 띤 유기물로 사용하는 경우에 포토리소스래피 공정에서 노광 공정과 현상 공정이 생략될 수 있다. In the manufacturing method of most flat panel display devices including the liquid crystal display device, the thin film material laminated on the substrate is patterned by a photolithography process. Photolithography processes are generally a series of photolithography processes including the application of photoresist, mask alignment, exposure, development, etching and stripping processes. In the case where the thin film material to be patterned is used as a photosensitive organic material, the exposure process and the developing process may be omitted in the photolithography process.

그런데 이러한 포토리소그래피 공정은 고가의 포토마스크와 노광장비가 필요하며 공정 소요시간이 길고 재료의 낭비가 큰 단점이 있다.
However, such a photolithography process requires an expensive photomask and exposure equipment, and requires a long process time and waste of materials.

따라서, 본 발명의 목적은 포토 마스크가 필요없고 재료의 낭비 없이 박막재료의 패턴화가 가능한 평판표시소자와 그 제조방법을 제공함에 있다.
Accordingly, an object of the present invention is to provide a flat panel display device capable of patterning a thin film material without the need for a photo mask and waste of material, and a method of manufacturing the same.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 평판표시소자는 유전체층, 절연체층, 격벽 및 스페이서 중 적어도 어느 하나를 구비한다. In order to achieve the above object, a flat panel display device according to an embodiment of the present invention includes at least one of a dielectric layer, an insulator layer, a partition wall and a spacer.

상기 유전체층, 상기 절연체층, 상기 격벽 및 상기 스페이서 중 적어도 어느 하나는 고분자 전구체, 광경화성 고분자 및 광개시제를 포함한다. At least one of the dielectric layer, the insulator layer, the partition wall, and the spacer includes a polymer precursor, a photocurable polymer, and a photoinitiator.

상기 유전체층, 상기 절연체층, 상기 격벽 및 상기 스페이서 중 적어도 어느 하나는 20∼50wt%의 상기 고분자 전구체, 40∼60wt%의 상기 광경화성 고분자 및 1∼10wt%의 상기 광개시제를 포함한다. At least one of the dielectric layer, the insulator layer, the partition wall, and the spacer includes 20 to 50 wt% of the polymer precursor, 40 to 60 wt% of the photocurable polymer and 1 to 10 wt% of the photoinitiator.

상기 고분자 전구체는 폴리에틸렌글리콜(Polyethylene glycol)을 포함한다. The polymer precursor includes polyethylene glycol.

상기 광경화성 고분자는 액상 아크릴레이트(acrylate)를 포함한다. The photocurable polymer includes a liquid acrylate (acrylate).                     

상기 광개시제는 2,2-dimethoxy-2phenylacetophenone을 포함한다. The photoinitiator includes 2,2-dimethoxy-2phenylacetophenone.

상기 평판표시소자는 액정표시소자(LCD), 전계 방출 표시소자(FED), 플라즈마 디스플레이 패널(PDP) 및 전계발광소자(EL) 중 어느 하나이다. The flat panel display device is any one of a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), and an electroluminescent device (EL).

본 발명의 실시예에 따른 평판표시소자는 고분자 전구체, 광경화성 고분자 및 광개시제를 포함하며 패턴화가 가능한 에치레지스트와; 상기 패턴화된 에치레지스트 패턴에 의해 형성되는 유전체층, 절연체층, 격벽 및 스페이서 중 적어도 어느 하나를 구비한다. According to an embodiment of the present invention, a flat panel display device may include a polymer precursor, a photocurable polymer, and a photoinitiator; At least one of a dielectric layer, an insulator layer, a partition wall, and a spacer formed by the patterned etch resist pattern.

상기 에치레지스트 패턴들 사이의 개구영역과 상기 에치레지스트의 두께는 반비례 관계이다. The opening area between the etch resist patterns and the thickness of the etch resist are inversely related.

상기 개구영역 내에는 상기 에치레지스트의 잔막이 없다. There is no residual film of the etch resist in the opening region.

상기 개구영역의 폭은 0μm∼1000μm 이내이다. The width of the opening region is within 0 μm to 1000 μm.

상기 에치레지스트의 유전상수는 2.5∼3.5 이내이다. The dielectric constant of the etch resist is within 2.5 to 3.5.

본 발명의 실시예에 따른 평판표시소자의 제조방법은 액상 고분자 전구체, 광경화성 고분자 및 광개시제를 포함하는 에치레지스트 용액을 기판 상에 도포하는 단계와; 상기 에치레지스트 용액 상에 소프트 몰드를 가압함과 동시에 에치레지스트 용액에 광을 조사하여 에치레지스트 패턴을 상기 기판 상에 형성하는 단계와; 상기 에치레지스트 패턴으로부터 상기 소프트 몰드를 분리하는 단계를 포함한다. A method of manufacturing a flat panel display device according to an embodiment of the present invention comprises the steps of applying an etch resist solution comprising a liquid polymer precursor, a photocurable polymer and a photoinitiator on a substrate; Pressing the soft mold onto the etch resist solution and irradiating light onto the etch resist solution to form an etch resist pattern on the substrate; Separating the soft mold from the etch resist pattern.

상기 에치레지스트 패턴은 유전체층, 절연체층, 격벽 및 스페이서 중 적어도 어느 하나로써 상기 기판 상에 잔류한다. The etch resist pattern remains on the substrate as at least one of a dielectric layer, an insulator layer, a partition, and a spacer.

상기 소프트 몰드에는 음각패턴이 형성된다. An intaglio pattern is formed on the soft mold.                     

상기 에치레지스트 용액의 두께는 아래의 식 1과 같다. The thickness of the etch resist solution is shown in Equation 1 below.

Figure 112004005063901-pat00001
---- 식(1)
Figure 112004005063901-pat00001
---- Formula (1)

여기서, 'd'는 상기 에치레지스트 용액의 두께, h는 상기 소프트 몰드에 형성된 음각패턴의 높이, 'AL'은 상기 에치레지스트 패턴의 면적, 'AS'는 이웃하는 상기 에치레지스트 패턴들 사이의 개구영역을 각각 나타낸다. Here, 'd' is the thickness of the etch resist solution, h is the height of the intaglio pattern formed in the soft mold, 'A L ' is the area of the etch resist pattern, 'A S ' is between the adjacent etch resist patterns Each opening area of is shown.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 2 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 2 to 6.

도 2를 참조하면, 본 발명의 실시예에 따른 평판표시소자의 제조방법은 도포장치를 이용하여 화소 어레이의 박막(32a)이 형성된 유리기판(31) 상에 에치레지스트(etch resist) 용액(33a)을 도포하는 에치레지스트 도포공정, 소프트 몰드(34)를 이용한 에치레지스트 용액(33a)의 패터닝 및 에치레지스트 패턴(33b)의 검사 공정, 박막(32a)의 패터닝을 위한 식각공정, 에치레지스트 패턴(33b)의 스트립공정, 및 박막 패턴(32b)에 대한 검사공정을 포함한다. Referring to FIG. 2, in the method of manufacturing a flat panel display device according to an exemplary embodiment of the present invention, an etch resist solution 33a is formed on a glass substrate 31 on which a thin film 32a of a pixel array is formed using a coating apparatus. ), The etching process for patterning the etch resist solution 33a and the etching resist pattern 33b using the soft mold 34, the etching process for patterning the thin film 32a, and the etching resist pattern ( 33b), and the inspection process for the thin film pattern 32b.

유리기판(31) 상에 형성된 화소 어레이의 박막(32a)은 평판표시소자의 화소 어레이에 존재하는 금속패턴, 유기물 패턴 및 무기물 패턴으로 이용되는 기본재료로 공지의 도포공정이나 증착공정에 의해 유리기판(31) 상에 형성된다. The thin film 32a of the pixel array formed on the glass substrate 31 is a basic material used as a metal pattern, an organic pattern, and an inorganic pattern present in the pixel array of the flat panel display element. The glass substrate is formed by a known coating process or a deposition process. It is formed on (31).

에치레지스트 용액(33a)은 광중합이 가능하며 내열성과 내약품성을 가지는 재료이다. 이 에치레지스트 용액(33a)이 에치레지스트 패턴(33b)으로 패턴화된다. 에치레지스트 패턴(33b)은 박막(32a)의 식각 공정에서 박막(32a)이 선택적으로 패턴화될 수 있게 하는 마스크 역할을 하게 된다. The etch resist solution 33a is a material capable of photopolymerization and having heat resistance and chemical resistance. This etch resist solution 33a is patterned into an etch resist pattern 33b. The etch resist pattern 33b serves as a mask for selectively patterning the thin film 32a in the etching process of the thin film 32a.

소프트 몰드(34)는 탄성이 비교적 큰 폴리디메틸실록세인(Polydimethylsiloxane, PDMS), 폴리 우레탄(Polyurethane), 크로스 링크드 노볼락 수지(Cross-linked Novolac Resin) 등으로 제작되며, 유리기판(31) 상에 형성할 패턴과 대응하는 음각패턴(34a)이 형성된다. The soft mold 34 is made of relatively high elastic polydimethylsiloxane (PDMS), polyurethane, cross-linked Novolac Resin, and the like on the glass substrate 31. An intaglio pattern 34a corresponding to the pattern to be formed is formed.

이 소프트 몰드(34)는 에치레지스트 용액(33a) 상에 정렬된 후, 박막(32a)과의 접촉이 가능한 정도의 압력 즉, 자신의 자중 정도의 무게만으로 에치레지스트 용액(33a)에 가압된다. 이와 동시에 노광장치에 의해 350nm∼370nm의 자외선(UV)이 소프트 몰드(34)를 투과하여 에치레지스트 용액(33a)에 조사되거나 유리기판(31)과 박막(32a)을 투과하여 에치레지스트 용액(33a)에 조사된다. 그러면 소프트 몰드(34)와 유리기판(31) 사이의 압력으로 발생하는 모세관힘(Capillary force)과, 소프트 몰드(34)와 에치레지스트 용액(32a) 사이의 반발력에 의해 에치레지스트 용액(33a)이 도 3과 같이 소프트 몰드(34)의 음각패턴(34a) 내로 이동한다. 이와 동시에 에치레지스트 용액(33a)의 광중합반응에 의해 에치레지스트 용액(33a) 내에 고분자 네트워크가 형성되면서 소프트 몰드(34)의 음각패턴(34a) 내에 고립된 에치레지스트 용액(33a)이 고화된다. 그 결과, 소프트 몰드(34)에 형성된 음각패턴(34a)의 반전 전사 형태로 에치레지스트 패턴(33b)이 박막(32a) 상에 형성된다. After the soft mold 34 is aligned on the etch resist solution 33a, the soft mold 34 is pressurized to the etch resist solution 33a only at a pressure such that contact with the thin film 32a is possible, that is, its own weight. At the same time, ultraviolet (UV) light of 350 nm to 370 nm is transmitted through the soft mold 34 to the etch resist solution 33a by the exposure apparatus, or transmitted through the glass substrate 31 and the thin film 32a to expose the etch resist solution 33a. Is investigated. Then, the etch resist solution 33a is formed by the capillary force generated by the pressure between the soft mold 34 and the glass substrate 31 and the repulsion force between the soft mold 34 and the etch resist solution 32a. As shown in FIG. 3, the inside of the intaglio pattern 34a of the soft mold 34 is moved. At the same time, as the polymer network is formed in the etch resist solution 33a by the photopolymerization reaction of the etch resist solution 33a, the etch resist solution 33a isolated in the intaglio pattern 34a of the soft mold 34 is solidified. As a result, an etch resist pattern 33b is formed on the thin film 32a in an inverted transfer form of the intaglio pattern 34a formed in the soft mold 34.                     

이러한 에치레지스트 패턴(33b)에 대한 검사가 실시된 후, 소프트 몰드(34)와 유리기판(31)이 분리된다. 그리고 습식 식각 장치를 이용한 습식 식각 공정(Wet etching process)이나 건식 식각 장치를 이용한 건식 식각 공정(Dry etching process)이 실시된다. 이 때 에치레지스트 패턴(33b)은 마스크로 작용하므로 그 에치레지스트 패턴(33b)의 하부에 위치한 박막(32a)만이 유리기판(31) 상에 잔류하고 그 이외의 박막(32a)은 제거된다. 이어서, 에치레지스트 패턴(33b)은 스트립공정에 의해 제거되고 박막 패턴(32b)에 대한 전기적, 광학적 검사를 통해 박막 패턴(32b)의 불량여부가 판정된다. After the inspection of the etch resist pattern 33b is performed, the soft mold 34 and the glass substrate 31 are separated. A wet etching process using a wet etching apparatus or a dry etching process using a dry etching apparatus is performed. At this time, since the etch resist pattern 33b serves as a mask, only the thin film 32a positioned below the etch resist pattern 33b remains on the glass substrate 31 and the other thin films 32a are removed. Subsequently, the etch resist pattern 33b is removed by a stripping process, and defects of the thin film pattern 32b are determined by electrical and optical inspection of the thin film pattern 32b.

한편, 에치 레지스트 패턴(33b)이 희생층으로 이용되지 않고 기판 상에 영구적으로 남는 절연체 패턴으로 이용되는 경우에는 에치 레지스트 패턴(33b)이 기판(31)이나 박막(32a) 상에 남기 때문에 도 2에서 박막(32a)의 식각 공정과 에치 레지스트 패턴(33b)의 스트립 공정은 생략된다. On the other hand, when the etch resist pattern 33b is not used as a sacrificial layer but used as an insulator pattern that remains permanently on the substrate, the etch resist pattern 33b remains on the substrate 31 or the thin film 32a. In this case, the etching process of the thin film 32a and the strip process of the etch resist pattern 33b are omitted.

소프트 몰드(34)는 유리기판(31)과 분리된 후 자외선(UV)과 오존(O3)으로 세정된 다음, 다른 박막(32a)의 패터닝 공정에 재투입된다.The soft mold 34 is separated from the glass substrate 31 and then washed with ultraviolet (UV) and ozone (O 3 ), and then re-injected into another patterning process of the thin film 32a.

그런데 에치레지스트의 패터닝 공정에서 에치레지스트 용액(33a) 내의 휘발성 용매(volatile solvent)가 첨가되면, 소프트 몰드(34)와 에치레지스트 용액(33a)의 접촉과정에서 소프트 몰드(34)와 에치레지스트 용액(33a) 사이의 공기가 포집(trapping)되면서 기포가 발생될 수 있고 에치레지스트 용액(33a) 내의 휘발성 용매의 기화에 의해 기포(air bubble)가 발생될 수 있다. 도 4와 같이 기포 들(41)은 소프트 몰드(34)의 가압에 따른 압력과 베이킹 공정에서 증가 및 응집되고 그 기포들은 에치레지스트 패턴(33b)의 함몰이나 유실의 원인으로 작용한다. 이러한 기포들은 여러 차례의 실험을 통해 알려진 바에 의하면, 상온에서도 발생되고 있다. 따라서, 에치레지스트 용액(33a) 내에서 발생되거나 에치레지스트 용액(33a)의 패터닝 과정에서 발생되는 기포를 최소화할 수 있는 방안이 요구된다. However, when a volatile solvent in the etch resist solution 33a is added in the patterning process of the etch resist, the soft mold 34 and the etch resist solution in the contact process of the soft mold 34 and the etch resist solution 33a ( Bubbles may be generated as the air between 33a) is trapped, and air bubbles may be generated by vaporization of the volatile solvent in the etch resist solution 33a. As shown in FIG. 4, the bubbles 41 increase and agglomerate in the pressure and baking process according to the pressurization of the soft mold 34, and the bubbles act as a cause of depression or loss of the etch resist pattern 33b. These bubbles are known to have been generated in a number of experiments, even at room temperature. Therefore, there is a need for a method capable of minimizing bubbles generated in the etch resist solution 33a or generated during the patterning process of the etch resist solution 33a.

에치레지스트 용액(33a)의 패턴화 공정에서 원치 않는 에치레지스트 잔막이 남지 않게 하기 위하여, 에치레지스트 용액(33a)에서 요구되는 조건은 그와 접촉하는 소프트 몰드(34)의 표면과 반발력이 큰 물성을 띄어야 하고, 자외선(UV)과의 반응에 의해 소성이 가능하여야 하며, 점도(viscosity)가 낮아야 한다. 예컨대, 소프트 몰드(34)가 소수성(hydrophobic property)의 폴리디메틸실록세인(PDMS)으로 제작되면, 에치레지스트 용액은 친수성(hydrophilic property)의 재료로 선택되는 것이 바람직하다. 또한, 에치레지스트 용액(33a)의 패턴화 공정에서 원치 않는 에치레지스트 잔막이 남지 않게 하기 위하여, 소프트 몰드(34)와 에치레지스트 용액(33a)의 접착력이 에치레지스트 용액(33a)의 유동성을 낮추는 요인으로 작용하기 때문에 그 접착력은 가능한한 작게 하는 것이 바람직하다. In order to prevent unwanted residual etch resist film remaining in the patterning process of the etch resist solution 33a, a condition required for the etch resist solution 33a is that the surface of the soft mold 34 in contact with it has a high repulsive property. It should be visible, capable of firing by reaction with ultraviolet (UV), and should have low viscosity. For example, if the soft mold 34 is made of hydrophobic polydimethylsiloxane (PDMS), the etch resist solution is preferably selected as a hydrophilic property material. In addition, in order to prevent unwanted residual etch resist film remaining in the patterning process of the etch resist solution 33a, the adhesive force between the soft mold 34 and the etch resist solution 33a lowers the fluidity of the etch resist solution 33a. It is desirable to make the adhesion as small as possible.

이러한 에치레지스트 용액(33a)의 조건을 만족하기 위하여, 본 발명에 따른 에치레지스트 용액(33a)은 아래의 표 1과 같이 소프트 몰드(34)와의 반발력이 큰 물성을 띄는 액상 고분자 전구체(prepolymer), 광경화성 고분자 및 미량의 촉매를 포함하고 휘발성 용매를 포함하지 않는다. 액상 고분자 전구체는 분자량이 600 이하가 바람직하며, 그 예로 친수성의 폴리에틸렌글리콜(Polyethylene glycol)으로 사용될 수 있다. 이 액상 고분자 전구체는 소프트 몰드(34)와의 접촉시 소프트 몰드(34)에 대하여 에치레지스트 용액(33a)에 반발력을 부여하여 에치레지스트 용액(33a)의 이동을 원할하게 한다. 광경화성 고분자는 액상 아크릴레이트(acrylate)나 노볼락 수지(Novolac resin) 재료로 사용될 수 있다. 이 광경화성 고분자는 기판(31)에 대한 에치레지스트 패턴(33b)의 밀착력을 높이며 패턴 형태를 유지시키고 에칭 공정에서 식각액(etchant)에 대한 에치레지스트 패턴(33b)의 내약품성을 강화시킨다. 촉매는 액상 고분자 전구체와 가교제의 광중합 반응을 유도하기 위한 광개시제로써 2,2-dimethoxy-2phenylacetophenone으로 사용될 수 있다. In order to satisfy the conditions of the etch resist solution 33a, the etch resist solution 33a according to the present invention is a liquid polymer precursor (prepolymer) having a high repulsion property with the soft mold 34, as shown in Table 1 below, It contains photocurable polymers and trace catalysts and does not contain volatile solvents. The liquid polymer precursor is preferably a molecular weight of 600 or less, for example, may be used as a hydrophilic polyethylene glycol (polyethylene glycol). This liquid polymer precursor imparts a repulsive force to the etch resist solution 33a with respect to the soft mold 34 upon contact with the soft mold 34 to facilitate the movement of the etch resist solution 33a. The photocurable polymer may be used as a liquid acrylate or Novolac resin material. The photocurable polymer increases the adhesion of the etch resist pattern 33b to the substrate 31, maintains the pattern shape, and enhances the chemical resistance of the etch resist pattern 33b to the etchant in the etching process. The catalyst can be used as 2,2-dimethoxy-2phenylacetophenone as a photoinitiator to induce the photopolymerization reaction of the liquid polymer precursor and the crosslinking agent.

액상 고분자 전구체Liquid Polymer Precursors 광경화성 고분자Photocurable polymer 촉매catalyst 예Yes 액상 Polyetylene glycolLiquid Polyetylene glycol 액상 acrylateLiquid acrylate 2,2-dimethoxy-2phenylacetophenone2,2-dimethoxy-2phenylacetophenone 조성비Composition ratio 20∼50wt%20-50 wt% 40∼80wt%40 to 80 wt% 1∼10wt%1-10 wt%

도 5는 표 1과 같은 조성의 에치레지스트 용액(33a)에 대하여 그 에치레지스트 용액(33a)의 두께 대 잔막 없이 가능한 최대 개구영역의 관계를 보여 준다. 잔막 없이 가능한 최대 개구영역이란 도 6a와 같이 이웃하는 에치레지스트 패턴들(33b) 사이에 에치레지스트 잔막(33c)이 잔류하지 않고 도 6b와 같이 에치레지스트 잔막(33c)이 없는 에치레지스트 패턴들(33b) 사이의 최대 영역이다. 도 5에서 알 수 있는 바, 잔막 없이 가능한 최대 개구영역(As)은 에치레지스트 용액(33a)의 두께(d)에 반비례한다. 즉, 에치레지스트 용액(33a)의 두께(d)가 얇을수록 개구영역(As)의 크기가 커진다. 따라서, 에치레지스트 용액(33a)의 두께(d)를 조정하여 에치레지스트 패턴(33b) 사이의 간격을 넓힐 수 있다. FIG. 5 shows the relationship between the etch resist solution 33a having the composition shown in Table 1 and the maximum possible opening area without the residual film thickness of the etch resist solution 33a. The maximum possible opening area without the residual film is the etch resist patterns 33b without the etch resist residual film 33c remaining between the adjacent etch resist patterns 33b as shown in FIG. 6A and without the etch resist residual film 33c as shown in FIG. 6B. ) Is the maximum area between. As can be seen in FIG. 5, the maximum opening area As possible without the residual film is inversely proportional to the thickness d of the etch resist solution 33a. That is, the smaller the thickness d of the etch resist solution 33a is, the larger the size of the opening region As is. Therefore, the thickness d of the etch resist solution 33a can be adjusted to widen the interval between the etch resist patterns 33b.

소프트 몰드(34)의 음각패턴(34a)을 고려할 때 이웃한 에치레지스트 패턴들(33b) 사이에 에치레지스트 잔막(33c)이 남지 않게 하기 위한 에치레지스트 용액(33a)의 최적 두께(d)는 아래의 수학식 1을 만족하여야 한다. 도 7은 수학식 1에서 각 변수들을 정의하기 위한 도면이다. Considering the intaglio pattern 34a of the soft mold 34, the optimum thickness d of the etch resist solution 33a to prevent the remaining etch resist film 33c from remaining between the adjacent etch resist patterns 33b is as follows. Equation 1 should be satisfied. FIG. 7 is a diagram for defining respective variables in Equation 1. FIG.

Figure 112004005063901-pat00002
Figure 112004005063901-pat00002

여기서, 도 7과 같이 'd'는 에치레지스트 용액(33a)의 두께, 'h'는 소프트 몰드(34)에 형성된 음각패턴(34a)의 높이 또는 깊이, 'AL'은 에치레지스트 패턴(33a)의 면적, 'AS'는 최대 개구영역(As)을 각각 나타낸다. 7, 'd' is the thickness of the etch resist solution 33a, 'h' is the height or depth of the intaglio pattern 34a formed on the soft mold 34, and 'A L ' is the etch resist pattern 33a. Area, 'A S ' represents the maximum opening area As.

본 발명에 따른 에치레지스트에 대한 검증을 위하여, 에치레지스트 용액(33a)을 20wt%의 폴리에틸렌글리콜(Polyethylene glycol), 75wt%의 아크릴레이트(acrylate) 및 5wt%의 2,2-dimethoxy-2phenylacetophenone이 균일하게 혼합된 용액으로 제작하고, 그 에치레지스트 용액(33a)에 대하여 소프트 몰드(34)를 가압함과 동시에 자외선 노광을 실시하는 실험이 행해졌다. 여기서, 자외선 파장은 365nm이며 노광시간은 1∼30초였다. 이 실험 결과에 의하면, 에치레지스트 용액(33a)의 두께가 수학식 1에서 정의된 최적 두께(d)보다 두꺼워지면 도 8과 같이 에치레지스트패턴들(33b) 사이에 잔막이 남는 반면에, 에치레지스트 용액(33a) 의 두께가 수학식 1에서 정의된 최적 두께(d) 이하이면 도 9와 같이 에치레지스트패턴들(33b) 사이에 잔막이 전혀 남지 않는다는 것을 확인할 수 있었다.In order to verify the etch resist according to the present invention, the etch resist solution 33a is made of 20wt% polyethylene glycol, 75wt% acrylate and 5wt% 2,2-dimethoxy-2phenylacetophenone. An experiment was conducted in which the solution was made of a mixed solution, the soft mold 34 was pressed against the etch resist solution 33a, and the ultraviolet exposure was carried out. Here, the ultraviolet wavelength was 365 nm and the exposure time was 1 to 30 seconds. According to the experimental result, when the thickness of the etch resist solution 33a becomes thicker than the optimum thickness d defined in Equation 1, the remaining film remains between the etch resist patterns 33b as shown in FIG. When the thickness of the solution 33a is less than or equal to the optimum thickness d defined in Equation 1, it may be confirmed that no residual film remains between the etch resist patterns 33b as shown in FIG. 9.

이러한 실험 결과에 의하면, 에치레지스트 패턴들(33b) 사이에서 잔막 없이 가능한 최대 개구영역의 폭은 500μm 이상이 됨을 확인할 수 있었다. 즉, 표 1과 같은 에치레지스트 용액(33a)을 사용하였을 때 잔막 없이 가능한 최대 개구영역의 폭은 0μm∼1000μm 이내이다. As a result of this experiment, it was confirmed that the maximum possible width of the opening area without the residual film between the etch resist patterns 33b was 500 μm or more. That is, when the etch resist solution 33a shown in Table 1 is used, the width of the maximum opening area without a residual film is within 0 μm to 1000 μm.

도 10a 내지 도 10c는 도 9와 같은 에치레지스트 패턴(33b)을 마스크로 하고 그 에치레지스트 패턴(33b) 아래의 금속 박막(32a)을 식각하였을 때 기판(31) 상에 형성되는 금속박막 패턴(32b)을 나타내는 실험 결과이다. 여기서, 금속박막(33a)의 재료는 알루미늄/네오듐(AlNd)로 선택되었으며, 금속박막(33a)의 배선폭은 20μm이다. 에치레지스트 패턴들(33b) 사이에서 잔막 없이 가능한 개구영역의 폭은 도 10a에서 300μm, 도 10b에서 400μm 그리고 도 10c에서 500μm이다. 10A through 10C illustrate a metal thin film pattern formed on the substrate 31 when the etch resist pattern 33 b as shown in FIG. 9 is used as a mask and the metal thin film 32 a under the etch resist pattern 33 b is etched. 32b) is an experimental result. Here, the material of the metal thin film 33a is selected from aluminum / neodium (AlNd), and the wiring width of the metal thin film 33a is 20 μm. The width of the opening area possible without remaining film between the etch resist patterns 33b is 300 μm in FIG. 10A, 400 μm in FIG. 10B, and 500 μm in FIG. 10C.

본 발명에 따른 평판 표시소자의 제조방법 및 장치는 액정표시소자(LCD), 전계 방출 표시소자(FED), 플라즈마 디스플레이 패널(PDP) 및 전계발광소자(EL) 등의 평판표시소자나 반도체소자에 포함된 전극층, 유기물층, 반도체층 및 무기물층 등을 패터닝하기 위한 공정에 적용될 수 있다. 또한, 본 발명에 따른 에치레지스트는 상기 평판표시소자나 반도체소자의 절연체층 또는 격벽 재료로 이용될 수 있다. 이 경우에 에치레지스트로 제작된 절연체층 또는 격벽의 유전상수는 표 1의 조성에 의해 2.5∼3.5 사이로 된다. 한편, 기존의 유기절연층이나 격벽 재료로 사용되어 왔던 벤조사이클로부텐(Benzocyclobutene, BCB)은 그 유전상수가 대략 2.6 이며, 포토아크릴레이트(Photo-acrylate)는 그 유전상수가 대략 3.3이다. A method and apparatus for manufacturing a flat panel display device according to the present invention can be applied to flat panel display devices or semiconductor devices such as liquid crystal display (LCD), field emission display (FED), plasma display panel (PDP) and electroluminescent device (EL). It can be applied to a process for patterning the included electrode layer, organic material layer, semiconductor layer and inorganic layer. In addition, the etch resist according to the present invention may be used as an insulator layer or barrier material of the flat panel display device or the semiconductor device. In this case, the dielectric constant of the insulator layer or partition wall made of an etch resist becomes between 2.5 and 3.5 by the composition of Table 1. On the other hand, benzocyclobutene (BCB), which has been used as an organic insulating layer or barrier material, has a dielectric constant of about 2.6, and photo-acrylate has a dielectric constant of about 3.3.

도 11a 내지 도 18c는 본 발명에 따른 평판표시소자의 제조방법을 액정표시장치의 TFT 어레이 기판에 적용한 일예를 나타낸다. 11A to 18C illustrate an example in which the method for manufacturing a flat panel display device according to the present invention is applied to a TFT array substrate of a liquid crystal display device.

도 11a 및 도 11b는 본 발명의 실시예에 따른 액정표시장치의 제조방법 중 TFT 어레이기판의 제1 소프트 몰드 공정에 의해 유리기판(31) 상에 형성되는 게이트금속 패턴군을 나타낸다. 11A and 11B illustrate a gate metal pattern group formed on a glass substrate 31 by a first soft mold process of a TFT array substrate in a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention.

도 11a 및 도 11b를 참조하면, 유리기판(31) 상에 게이트라인(41), 게이트전극(42) 및 게이트패드 하부전극(43) 등의 게이트금속 패턴군이 형성된다. 11A and 11B, a gate metal pattern group such as a gate line 41, a gate electrode 42, and a gate pad lower electrode 43 is formed on the glass substrate 31.

이러한 게이트 금속 패턴군은 도 12a 내지 도 12c의 공정에 의해 형성된다. 먼저, 유리기판(31) 상에 스퍼터링 등의 증착방법에 의해 도 12a에 도시된 바와 같이 게이트금속막(40a)이 형성되고 그 게이트 금속막(40a) 상에 노즐분사 또는 스핀코팅 등의 도포공정에 의해 에치레지스트 용액(111a)이 형성된다. 여기서, 게이트금속막(40a)의 재료는 알루미늄/네오듐(AlNd)을 포함하는 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu), 크롬(Cr), 탄탈(Ta), 티타늄(Ti) 등과 같은 금속이 선택될 수 있다. 에치레지스트 용액(111a)에는 표 1과 같은 조성으로 액상 고분자 전구체, 광경화성 고분자 및 미량의 촉매가 균일하게 혼합된다. 에치레지스트 용액(111a)의 두께는 수학식 1에서 정의된 최적 두께 이하이다. Such a gate metal pattern group is formed by the process of Figs. 12A to 12C. First, as shown in FIG. 12A, a gate metal film 40a is formed by a deposition method such as sputtering on a glass substrate 31, and a coating process such as nozzle spraying or spin coating is performed on the gate metal film 40a. The etch resist solution 111a is formed by this. Here, the material of the gate metal film 40a is aluminum (Al) -based metal including aluminum / neodium (AlNd), molybdenum (Mo), copper (Cu), chromium (Cr), tantalum (Ta), titanium ( Metal such as Ti) may be selected. In the etch resist solution 111a, the liquid polymer precursor, the photocurable polymer, and the trace amount of the catalyst are uniformly mixed in the composition shown in Table 1. The thickness of the etch resist solution 111a is less than or equal to the optimum thickness defined in Equation (1).

이어서, 에치레지스트 용액(111a) 상에 음각패턴(101a)이 형성된 제1 소프트 몰드(101)가 정렬된다. 제1 소프트 몰드(101)는 폴리디메틸실록세인, 폴리 우레탄, 크로스 링크드 노볼락 수지 등으로 제작된다. 제1 소프트 몰드(101)의 음각패 턴(101a)은 게이트라인(41), 게이트전극(42) 및 게이트패드 하부전극(43)과 대응하는 형상으로 음각되며 그 높이는 수학식 1에서 정의된 에치레지스트 용액(111a)의 두께를 고려하여 정해진다. 제1 소프트 몰드(101)는 자신의 자중 정도의 무게만으로 에치레지스트 용액(111a) 상에 대략 10분~2시간 동안 가압된다. 제1 소프트 몰드(101)의 압력은 제1 소프트 몰드(101)의 표면(101b)과 게이트금속막(40a)이 접촉될 수 있는 정도로 낮다. 제1 소프트 몰드(101)와 유리기판(31) 사이의 압력으로 발생하는 모세관 힘과 제1 소프트 몰드(101)와 에치레지스트 용액(111a) 사이의 반발력에 의해 에치레지스트 용액(111a)이 제1 소프트 몰드(101)의 음각패턴(101a) 내로 이동한다. 이렇게 제1 소프트 몰드(101)가 에치레지스트 용액(111a) 상에서 가압되는 동안, 365nm의 자외선(UV)이 전면노광 또는 배면노광방식으로 대략 1∼30초 동안 에치레지스트 용액(111a)에 조사된다. 그 결과, 에치레지스트 용액(111a)의 광중합반응에 의해 에치레지스트 용액(111a) 내에서 고분자 네트워크가 형성되면서 에치레지스트 용액(111a)은 고화된다. 이렇게 에치레지스트 패턴(111b)이 형성되면, 도 12b와 같이 제1 소프트 몰드(101)와 유리기판(31)이 분리된 후에 에치레지스트 패턴(111b)을 마스크로 하여 식각공정이 실시된다. 이 식각공정으로 게이트금속층(40a)이 패터닝된 후 알코올계열의 스트립액을 이용한 스트립공정으로 에치레지스트 패턴(111b)이 제거되면, 도 12c와 같이 게이트라인(41), 게이트전극(42) 및 게이트패드 하부전극(43)이 유리기판(31) 상에 잔류하게 된다.Subsequently, the first soft mold 101 having the intaglio pattern 101a formed on the etch resist solution 111a is aligned. The first soft mold 101 is made of polydimethylsiloxane, polyurethane, cross linked novolac resin, or the like. The intaglio pattern 101a of the first soft mold 101 is engraved in a shape corresponding to the gate line 41, the gate electrode 42, and the gate pad lower electrode 43, and the height thereof is etch defined in Equation 1 below. The thickness is determined in consideration of the thickness of the resist solution 111a. The first soft mold 101 is pressed on the etch resist solution 111a for about 10 minutes to 2 hours with only its own weight. The pressure of the first soft mold 101 is low enough that the surface 101b of the first soft mold 101 and the gate metal film 40a can be contacted. The etch resist solution 111a is formed by the capillary force generated by the pressure between the first soft mold 101 and the glass substrate 31 and the repulsive force between the first soft mold 101 and the etch resist solution 111a. It moves into the intaglio pattern 101a of the soft mold 101. In this way, while the first soft mold 101 is pressed on the etch resist solution 111a, 365 nm ultraviolet ray (UV) is irradiated to the etch resist solution 111a for approximately 1 to 30 seconds by a front exposure or a back exposure method. As a result, while the polymer network is formed in the etch resist solution 111a by the photopolymerization reaction of the etch resist solution 111a, the etch resist solution 111a is solidified. When the etch resist pattern 111b is formed as described above, an etching process is performed using the etch resist pattern 111b as a mask after the first soft mold 101 and the glass substrate 31 are separated as shown in FIG. 12B. After the gate metal layer 40a is patterned by the etching process, and the etch resist pattern 111b is removed by the strip process using an alcohol-based strip liquid, the gate line 41, the gate electrode 42, and the gate as shown in FIG. 12C. The pad lower electrode 43 remains on the glass substrate 31.

도 13a 및 도 13b는 본 발명의 실시예에 따른 액정표시장치의 제조방법 중 TFT 어레이기판의 제2 소프트 몰드 공정에 의해 유리기판(31) 상에 형성되는 게이 트절연막, 반도체 패턴 및 소스/드레인금속 패턴군을 나타낸다. 13A and 13B illustrate a gate insulating film, a semiconductor pattern, and a source / drain formed on a glass substrate 31 by a second soft mold process of a TFT array substrate in a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention. A metal pattern group is shown.

도 13a 및 도 13b를 참조하면, 게이트절연막(44) 위에는 활성층(45) 및 오믹접촉층(46)을 포함하는 반도체 패턴군이 형성되고 그 위에 데이터 라인(51), 소스전극(52), 드레인전극(53), 데이터패드 하부전극(54) 및 스토리지 전극(55)을 포함하는 소스/드레인금속 패턴군이 형성된다. 13A and 13B, a semiconductor pattern group including an active layer 45 and an ohmic contact layer 46 is formed on the gate insulating layer 44, and the data line 51, the source electrode 52, and the drain thereon are formed thereon. A source / drain metal pattern group including an electrode 53, a data pad lower electrode 54, and a storage electrode 55 is formed.

도 12a 내지 도 12c에 의해 게이트금속 패턴군이 형성된 유리기판(31) 상에 도 14a에 도시된 바와 같이 PECVD(Plasma Enhanced Chemical Vapor Deposition), 스퍼터링 등의 증착 방법을 이용하여 게이트절연막(44)과 제1 및 제2 반도체층(45a, 46a)과 소스/드레인 금속층(50a)이 적층된다. 게이트절연막(44)은 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이다. 제1 반도체층(45a)은 불순물이 도핑되지 않은 비정질실리콘이며, 제2 반도체층(46a)은 N형 또는 P형의 불순물이 도핑된 비정질실리콘이다. 소스/드레인 금속층(50a)은 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu) 등과 같은 금속이다. As shown in FIG. 14A on the glass substrate 31 having the gate metal pattern group formed by FIGS. 12A to 12C, the gate insulating layer 44 and the gate insulating layer 44 may be formed using a deposition method such as plasma enhanced chemical vapor deposition (PECVD) or sputtering. The first and second semiconductor layers 45a and 46a and the source / drain metal layer 50a are stacked. The gate insulating film 44 is an inorganic insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx). The first semiconductor layer 45a is amorphous silicon not doped with impurities, and the second semiconductor layer 46a is amorphous silicon doped with N-type or P-type impurities. The source / drain metal layer 50a is a metal such as aluminum (Al) -based metal, molybdenum (Mo), copper (Cu), or the like.

소스/드레인 금속층(50a) 위에 노즐분사 또는 스핀코팅 등의 도포공정에 의해 에치레지스트 용액(112a)이 도포된다. 에치레지스트 용액(112a)에는 표 1과 같은 조성으로 액상 고분자 전구체, 광경화성 고분자 및 미량의 촉매가 균일하게 혼합된다. 에치레지스트 용액(112a)의 두께는 수학식 1에서 정의된 최적 두께 이하이다. 이 에치레지스트 용액(112a) 상에 제2 소프트 몰드(102)가 정렬된다. 제2 소프트 몰드(102)는 폴리디메틸실록세인, 폴리 우레탄, 크로스 링크드 노볼락 수지 등으로 제작된다. 제2 소프트 몰드(102)에는 데이터 라인(51), 소스전극(52), 드 레인전극(53), 데이터패드 하부전극(54) 및 스토리지 전극(55)에 대응하는 음각패턴들(102a)이 형성된다. 제2 소프트 몰드(102)에서 TFT 위치의 음각패턴(102a) 내에는 TFT의 채널부에 대응하여 돌출부(102c)가 형성된다. 이러한 제2 소프트 몰드(102)는 자신의 자중 정도의 무게만으로 소스/드레인 금속층(50a)과 제2 소프트 몰드(102)의 표면(102b)이 접촉될 수 있는 정도로 에치레지스트 용액(112a)에 소정시간동안, 예를 들어 약 10분~2시간 동안 가압된다. 제2 소프트 몰드(102)와 유리기판(31) 사이의 압력으로 발생하는 모세관 힘과 제2 소프트 몰드(102)와 에치레지스트 용액(112a) 사이의 반발력에 의해 에치레지스트 용액(112a)이 제2 소프트 몰드(102)의 음각패턴(102a) 내로 이동한다. 이렇게 제2 소프트 몰드(102)가 에치레지스트 용액(112a) 상에서 가압되는 동안, 365nm의 자외선(UV)이 전면노광 또는 배면노광방식으로 대략 1∼30초 동안 에치레지스트 용액(112a)에 조사된다. 그 결과, 에치레지스트 용액(112a)의 광중합반응에 의해 에치레지스트 용액(112a)은 고화된다. 그 결과, 도 14b에 도시된 바와 같이 제2 소프트 몰드(102)의 음각패턴(102a)에 대하여 반전 전사된 패턴 형태의 에치레지스트 패턴(112b)이 형성된다. TFT 영영에 형성된 에치레지스트 패턴(112)은 도14b와 같이 제2 소프트 몰드(102)의 음각패턴(102a)에 해당하는 높이(h1)와 TFT의 채널부에서 음각패턴(102a)의 높이 h - 돌출부(102c)의 높이에 해당하는 높이(h2)를 갖는다. The etch resist solution 112a is applied onto the source / drain metal layer 50a by a coating process such as nozzle spraying or spin coating. In the etch resist solution 112a, the liquid polymer precursor, the photocurable polymer, and the trace amount of the catalyst are uniformly mixed in the composition shown in Table 1. The thickness of the etch resist solution 112a is less than or equal to the optimum thickness defined in Equation (1). The second soft mold 102 is aligned on the etch resist solution 112a. The second soft mold 102 is made of polydimethylsiloxane, polyurethane, cross linked novolac resin, or the like. The second soft mold 102 includes intaglio patterns 102a corresponding to the data line 51, the source electrode 52, the drain electrode 53, the data pad lower electrode 54, and the storage electrode 55. Is formed. In the second soft mold 102, a protrusion 102c is formed in the recess pattern 102a at the TFT position corresponding to the channel portion of the TFT. The second soft mold 102 is predetermined in the etch resist solution 112a to such an extent that the source / drain metal layer 50a and the surface 102b of the second soft mold 102 can be contacted with only their own weight. For a period of time, for example, about 10 minutes to 2 hours. The capillary force generated by the pressure between the second soft mold 102 and the glass substrate 31 and the repulsive force between the second soft mold 102 and the etch resist solution 112a cause the etch resist solution 112a to become second. Move into the intaglio pattern 102a of the soft mold 102. In this way, while the second soft mold 102 is pressed on the etch resist solution 112a, 365 nm ultraviolet rays (UV) are irradiated to the etch resist solution 112a for approximately 1 to 30 seconds by a front exposure or a back exposure method. As a result, the etch resist solution 112a is solidified by the photopolymerization reaction of the etch resist solution 112a. As a result, as shown in FIG. 14B, an etch resist pattern 112b having a pattern inverted and transferred with respect to the intaglio pattern 102a of the second soft mold 102 is formed. The etch resist pattern 112 formed in the TFT region has a height h1 corresponding to the intaglio pattern 102a of the second soft mold 102 and the height h − of the intaglio pattern 102a in the channel portion of the TFT as shown in FIG. 14B. It has a height h2 corresponding to the height of the protrusion 102c.

제2 소프트 몰드(102)와 유리기판(31)이 분리된 후 에치레지스트 패턴(112b)을 마스크로 하여 습식식각공정이 실시된다. 이 식각공정에 의해 소스/드레인 금속층(50a)이 패터닝된다. 그 결과, 도 14c와 같이 스토리지전극(55), 데이터라인(51), 데이터라인(51)과 연결된 TFT의 소스전극(52) 및 TFT의 드레인전극(53), 데이터라인(51)의 끝단에 연결된 데이터패드 하부전극(54)을 포함하는 소스/드레인 금속패턴군이 형성된다. 데이터라인(51)은 게이트절연막(44)을 사이에 두고 게이트라인(41)과 교차된다. After the second soft mold 102 and the glass substrate 31 are separated, a wet etching process is performed using the etch resist pattern 112b as a mask. By this etching process, the source / drain metal layer 50a is patterned. As a result, as shown in FIG. 14C, the storage electrode 55, the data line 51, and the source electrode 52 of the TFT connected to the data line 51, the drain electrode 53 of the TFT, and the ends of the data line 51 are connected to each other. A source / drain metal pattern group including a connected data pad lower electrode 54 is formed. The data line 51 crosses the gate line 41 with the gate insulating layer 44 interposed therebetween.

그리고 에치레지스트 패턴(112b)을 마스크로 하여 건식식각공정이 실시된다. 이 식각공정에 의해 제1 및 제2 반도체층(45a, 46a)이 패터닝된다. 그 결과, 활성층(114)과 오믹접촉층(46)이 소스/드레인금속 패턴군을 따라 형성된다. 이어서, 산소(O2) 플라즈마를 이용한 애싱(Ashing) 공정으로 TFT의 채널부에서 제2 높이(h2)를 갖는 에치레지스트 패턴(112b)의 일부는 도 14c와 같이 제거되고, 제1 높이(h1)의 에치레지스트 패턴(112b)은 h1-h2의 높이로 낮아진다. 이러한 에치레지스트 패턴(112b)을 이용한 식각 공정으로 TFT의 채널부에서 소스/드레인 금속층(50a)과 제2 반도체층(46a)이 제거됨으로써 도 14d와 같이 TFT의 드레인전극(53)과 소스전극(52)이 분리된다. h1-h2의 높이로 낮아진 에치레지스트 패턴(112b)은 알코올계열의 스트립액을 이용한 스트립공정에 의해 제거된다.Then, the dry etching process is performed using the etch resist pattern 112b as a mask. By this etching process, the first and second semiconductor layers 45a and 46a are patterned. As a result, the active layer 114 and the ohmic contact layer 46 are formed along the source / drain metal pattern group. Subsequently, in an ashing process using an oxygen (O 2 ) plasma, a part of the etch resist pattern 112b having the second height h2 is removed from the channel portion of the TFT as shown in FIG. 14C, and the first height h1 is removed. ), The etch resist pattern 112b is lowered to a height of h1-h2. By removing the source / drain metal layer 50a and the second semiconductor layer 46a from the channel portion of the TFT by the etching process using the etch resist pattern 112b, the drain electrode 53 and the source electrode ( 52) is separated. The etch resist pattern 112b lowered to a height of h1-h2 is removed by a stripping process using an alcohol-based stripping liquid.

도 15a 및 도 15b는 본 발명의 실시예에 따른 액정표시장치의 제조방법 중 TFT 어레이기판의 제3 소프트 몰드 공정에 의해 유리기판(31) 상에 형성되는 보호막(60)을 나타낸다. 15A and 15B illustrate a protective film 60 formed on a glass substrate 31 by a third soft mold process of a TFT array substrate in a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention.

도 15a 및 도 15b를 참조하면, 제2 소프트 몰드 공정에 의해 게이트절연막, 반도체 패턴 및 소스/드레인금속 패턴군이 형성된 게이트절연막(44) 상에 보호막(60)이 적층되며, 그 보호막(60)에는 제3 소프트 몰드 공정에 의해 제1 내지 제4 콘택홀(61, 62, 63, 64)이 형성된다. 15A and 15B, a protective film 60 is stacked on the gate insulating film 44 on which the gate insulating film, the semiconductor pattern, and the source / drain metal pattern group are formed by the second soft mold process, and the protective film 60 is formed. First to fourth contact holes 61, 62, 63, and 64 are formed in the third soft mold process.

먼저, 도 14a 내지 도 14d에 의해 반도체 패턴군과 소스/드레인금속 패턴군이 형성된 유리기판(31) 상에 노즐분사 또는 스핀코팅 등의 도포공정에 의해 도 16a와 같이 에치레지스트 용액(113a)이 형성된다. 에치레지스트 용액(113a)에는 표 1과 같은 조성으로 액상 고분자 전구체, 광경화성 고분자 및 미량의 촉매가 균일하게 혼합된다. 에치레지스트 용액(113a)의 두께는 수학식 1에서 정의된 최적 두께 이하이다. 이 에치레지스트 용액(113a) 상에 제3 소프트 몰드(103)가 정렬된다. 제3 소프트 몰드(103)는 폴리디메틸실록세인, 폴리 우레탄, 크로스 링크드 노볼락 수지 등으로 제작된다. 제3 소프트 몰드(103)에는 제1 내지 제4 콘택홀(61, 62, 63, 64) 이외의 보호막에 대응하는 음각패턴들(103a)이 형성된다. 이러한 제3 소프트 몰드(103)는 자신의 자중 정도의 무게만으로 에치레지스트 용액(113a)에 소정시간동안, 예를 들어 약 10분~2시간 동안 가압된다. 제3 소프트 몰드(103)와 유리기판(31) 사이의 압력으로 발생하는 모세관 힘과 제3 소프트 몰드(103)와 에치레지스트 용액(113a) 사이의 반발력에 의해 에치레지스트 용액(113a)이 제3 소프트 몰드(103)의 음각패턴(103a) 내로 이동한다. 이렇게 제3 소프트 몰드(103)가 에치레지스트 용액(113a) 상에서 가압되는 동안, 365nm의 자외선(UV)이 전면노광 또는 배면노광방식으로 대략 1∼30초 동안 에치레지스트 용액(113a)에 조사된다. 그 결과, 에치레지스트 용액(113a)의 광중합반응에 의해 에치레지스트 용액(113a)은 고화된다. 그 결과, 도 16b에 도시된 바와 같이 제3 소프트 몰드(103)의 음각패턴(103a)에 대하여 반전 전사된 패턴 형태의 에치레지스트 패턴(113b)이 형성된다.First, as shown in FIG. 16A, the etch resist solution 113a is applied to the glass substrate 31 on which the semiconductor pattern group and the source / drain metal pattern group are formed by FIGS. 14A through 14D. Is formed. In the etch resist solution 113a, a liquid polymer precursor, a photocurable polymer, and a small amount of catalyst are uniformly mixed in the composition shown in Table 1. The thickness of the etch resist solution 113a is less than or equal to the optimum thickness defined in Equation (1). The third soft mold 103 is aligned on the etch resist solution 113a. The third soft mold 103 is made of polydimethylsiloxane, polyurethane, cross linked novolac resin, or the like. Intaglio patterns 103a corresponding to the passivation layer other than the first to fourth contact holes 61, 62, 63, and 64 are formed in the third soft mold 103. The third soft mold 103 is pressurized to the etch resist solution 113a for a predetermined time, for example, for about 10 minutes to 2 hours only by its own weight. The etch resist solution 113a is formed by the capillary force generated by the pressure between the third soft mold 103 and the glass substrate 31 and the repulsive force between the third soft mold 103 and the etch resist solution 113a. It moves into the intaglio pattern 103a of the soft mold 103. In this way, while the third soft mold 103 is pressed on the etch resist solution 113a, ultraviolet light (UV) of 365 nm is irradiated to the etch resist solution 113a for approximately 1 to 30 seconds by a front exposure or a back exposure method. As a result, the etch resist solution 113a is solidified by the photopolymerization reaction of the etch resist solution 113a. As a result, as illustrated in FIG. 16B, an etch resist pattern 113b having a pattern inverted and transferred with respect to the intaglio pattern 103a of the third soft mold 103 is formed.

제3 소프트 몰드(103)와 유리기판(31)이 분리된 후, 도 16c와 같이 게이트패드 하부전극(43)이 노출되도록 에치레지스트 패턴(113b)을 마스크로 하여 식각공정이 실시된다. 식각공정 후에 유리기판(31) 상에 남은 에치레지스트 패턴(113b)은 보호막(60)으로 작용한다. 이 보호막(60)에는 제3 소프트 몰드(103)에서 음각패턴들(103a) 사이에 존재하는 돌출부들(103b)에 대응하는 제1 내지 제4 콘택홀(61, 62, 63, 64)이 형성된다. 제1 콘택홀(61)은 보호막(60) 및 게이트절연막(44)을 관통하여 게이트패드 하부전극(43)을 노출시킨다. 제2 콘택홀(62)은 보호막(60)을 관통하여 TFT의 드레인전극(53)을 노출시킨다. 제3 콘택홀(63)은 보호막(60)을 관통하여 스토리지전극(55)을 노출시킨다. 그리고 제4 콘택홀(64)은 보호막(60)을 관통하여 데이터패드 하부전극(54)을 노출시킨다.After the third soft mold 103 and the glass substrate 31 are separated, an etching process is performed using the etch resist pattern 113b as a mask to expose the gate pad lower electrode 43 as shown in FIG. 16C. The etch resist pattern 113b remaining on the glass substrate 31 after the etching process acts as a protective film 60. In the passivation layer 60, first to fourth contact holes 61, 62, 63, and 64 corresponding to the protrusions 103b existing between the intaglio patterns 103a of the third soft mold 103 are formed. do. The first contact hole 61 passes through the passivation layer 60 and the gate insulating layer 44 to expose the gate pad lower electrode 43. The second contact hole 62 penetrates through the protective film 60 to expose the drain electrode 53 of the TFT. The third contact hole 63 passes through the passivation layer 60 to expose the storage electrode 55. The fourth contact hole 64 penetrates through the passivation layer 60 to expose the lower data pad electrode 54.

도 17a 및 도 17b는 본 발명의 실시예에 따른 액정표시장치의 제조방법 중 TFT 어레이기판의 제4 소프트 몰드 공정에 의해 유리기판(31) 상에 형성되는 투명전극 패턴군을 나타낸다. 17A and 17B illustrate a group of transparent electrode patterns formed on a glass substrate 31 by a fourth soft mold process of a TFT array substrate in a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention.

투명전극 패턴군은 화소전극(71), 데이터패드 상부전극(72) 및 게이트패드 상부전극(73)을 포함한다. 화소전극(71)은 제2 콘택홀(62)을 통해 TFT의 드레인전극(53)과 접속됨과 아울러 제3 콘택홀(63)을 통해 스토리지전극(55)과 접속된다. 데이터패드 상부전극(72)은 제4 콘택홀(64)을 통해 데이터패드 하부전극(54)과 접속된다. 게이트패드 상부전극(73)은 제1 콘택홀(61)을 통해 게이트패드 하부 전극(43)과 접속된다. The transparent electrode pattern group includes a pixel electrode 71, a data pad upper electrode 72, and a gate pad upper electrode 73. The pixel electrode 71 is connected to the drain electrode 53 of the TFT through the second contact hole 62 and the storage electrode 55 through the third contact hole 63. The data pad upper electrode 72 is connected to the data pad lower electrode 54 through the fourth contact hole 64. The gate pad upper electrode 73 is connected to the gate pad lower electrode 43 through the first contact hole 61.

도 17a 및 도 17b에 있어서, 도면부호 'DP'는 데이터패드 하부전극(54)과 이에 접속된 데이터패드 상부전극(72)을 포함한 데이터패드로써 도시하지 않은 데이터 구동회로의 출력단자에 데이터패드 하부전극(54)을 접속시킨다. 도면부호 'GP'는 게이트패드 하부전극(43)과 이에 접속된 게이트패드 상부전극(73)을 포함한 게이트패드로써 도시하지 않은 게이트 구동회로의 출력단자에 게이트패드 하부전극(43)을 접속시킨다. 17A and 17B, reference numeral 'DP' denotes a data pad including a data pad lower electrode 54 and a data pad upper electrode 72 connected to the lower end of the data pad at an output terminal of a data driving circuit (not shown). The electrode 54 is connected. Reference numeral GP denotes a gate pad including a gate pad lower electrode 43 and a gate pad upper electrode 73 connected to the gate pad lower electrode 43 to an output terminal of a gate driving circuit (not shown).

도면부호 'SC'는 스토리지 캐패시터(Storage Capacitor)이다. 스토리지 캐패시터(SC)는 로부터 액정셀의 화소전극(71)과 도시하지 않은 공통전극 사이에 인가된 화소전압을 일정하게 유지시킨다. 스토리지 캐패시터(SC)의 양측 전극은 게이트라인(41)과 화소전극(71)이다. 이 스토리지 캐패시터(SC)의 유전층은 게이트라인(41)과 화소전극(71) 사이에 적층된 게이트절연막(44), 활성층(45) 및 오믹접촉층(46)이다. Reference numeral 'SC' denotes a storage capacitor. The storage capacitor SC keeps the pixel voltage applied between the pixel electrode 71 of the liquid crystal cell and the common electrode not shown from the constant. Both electrodes of the storage capacitor SC are the gate line 41 and the pixel electrode 71. The dielectric layer of the storage capacitor SC is the gate insulating film 44, the active layer 45, and the ohmic contact layer 46 stacked between the gate line 41 and the pixel electrode 71.

이러한 투명전극 패턴군의 제조공정은 도 18a 내지 도 18c와 같다. 먼저, 도 16a 내지 도 16c의 공정에 의해 제1 내지 제4 콘택홀(61, 62, 63, 64)을 가지는 보호막(60)이 형성된 유리기판(31) 상에 스퍼터링 등의 증착 방법에 의해 도 18a와 같이 투명도전막(70a)이 형성된다. 투명도전막(70a) 상에 노즐분사 또는 스핀코팅 등의 도포공정에 의해 에치레지스트 용액(114a)이 형성된다. 투명도전막(70a)은 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 틴 옥사이드(Tin Oxide, TO), 인듐 징크 옥사이드(Indium Zinc Oxide, IZO) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide, ITZO) 등의 투명도전재료로 이루어진다. 에치레지스트 용액(114a)은 표 1과 같은 조성으로 액상 고분자 전구체, 광경화성 고분자 및 미량의 촉매가 균일하게 혼합된다. 에치레지스트 용액(114a)의 두께는 수학식 1에서 정의된 최적 두께 이하이다. 이 에치레지스트 용액(114a) 상에 제4 소프트 몰드(104)가 정렬된다. 제4 소프트 몰드(104)는 폴리디메틸실록세인, 폴리 우레탄, 크로스 링크드 노볼락 수지 등으로 제작된다. 제4 소프트 몰드(104)에는 화소전극(71), 데이터패드 상부전극(72) 및 게이트패드 상부전극(73)에 대응하는 음각패턴들(104a)이 형성된다. 이러한 제4 소프트 몰드(104)는 자신의 자중 정도의 무게만으로 에치레지스트 용액(114a)에 소정시간동안, 예를 들어 약 10분~2시간 동안 가압된다. 제4 소프트 몰드(104)의 압력은 투명도전막(70a) 상에 제4 소프트 몰드(104)의 표면(104b)이 접촉할 수 있는 정도로 낮다. 제4 소프트 몰드(104)와 유리기판(31) 사이의 압력으로 발생하는 모세관 힘과 제4 소프트 몰드(104)와 에치레지스트 용액(114a) 사이의 반발력에 의해 에치레지스트 용액(114a)이 제4 소프트 몰드(104)의 음각패턴(104a) 내로 이동한다. 이렇게 제4 소프트 몰드(104)가 에치레지스트 용액(114a) 상에서 가압되는 동안, 365nm의 자외선(UV)이 전면노광 또는 배면노광방식으로 대략 1∼30초 동안 에치레지스트 용액(113a)에 조사된다. 그 결과, 에치레지스트 용액(114a)의 광중합반응에 의해 에치레지스트 용액(114a)은 고화된다. 그 결과, 도 18b에 도시된 바와 같이 제4 소프트 몰드(104)의 음각패턴(104a)에 대하여 반전 전사된 패턴 형태의 에치레지스트 패턴(114b)이 형성된다. The manufacturing process of the transparent electrode pattern group is the same as FIGS. 18A to 18C. First, by the deposition method of sputtering or the like on the glass substrate 31 having the protective film 60 having the first to fourth contact holes 61, 62, 63, and 64 formed by the processes of FIGS. 16A to 16C. A transparent conductive film 70a is formed as in 18a. An etch resist solution 114a is formed on the transparent conductive film 70a by a coating process such as nozzle spraying or spin coating. The transparent conductive film 70a may be formed of indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO), or indium tin zinc oxide (ITZO). Made of transparent conductive material. The etch resist solution 114a is uniformly mixed with the liquid polymer precursor, the photocurable polymer, and the trace amount of the catalyst as shown in Table 1. The thickness of the etch resist solution 114a is less than or equal to the optimum thickness defined in Equation (1). The fourth soft mold 104 is aligned on the etch resist solution 114a. The fourth soft mold 104 is made of polydimethylsiloxane, polyurethane, cross linked novolac resin, or the like. Intaglio patterns 104a corresponding to the pixel electrode 71, the data pad upper electrode 72, and the gate pad upper electrode 73 are formed in the fourth soft mold 104. The fourth soft mold 104 is pressurized to the etch resist solution 114a for a predetermined time, for example, for about 10 minutes to 2 hours only by its own weight. The pressure of the fourth soft mold 104 is low enough that the surface 104b of the fourth soft mold 104 can contact the transparent conductive film 70a. The capillary force generated by the pressure between the fourth soft mold 104 and the glass substrate 31 and the repulsive force between the fourth soft mold 104 and the etch resist solution 114a cause the etch resist solution 114a to become the fourth. It moves into the intaglio pattern 104a of the soft mold 104. In this way, while the fourth soft mold 104 is pressed on the etch resist solution 114a, ultraviolet (UV) light of 365 nm is irradiated to the etch resist solution 113a for approximately 1 to 30 seconds by the front exposure or the back exposure method. As a result, the etch resist solution 114a is solidified by the photopolymerization reaction of the etch resist solution 114a. As a result, as shown in FIG. 18B, an etch resist pattern 114b having a pattern inverted and transferred with respect to the intaglio pattern 104a of the fourth soft mold 104 is formed.

제4 소프트 몰드(104)와 유리기판(31)이 분리된 후, 에치레지스트 패턴(114b)을 마스크로 하여 식각공정이 실시된다. 이 식각공정에 의해 투명도전막(70a)이 패터닝된다. 그 결과, 도 18c와 같이 화소전극(71), 데이터패드 상부전극(72) 및 게이트패드 상부전극(73)을 포함한 투명전극 패턴군이 유리기판(31) 상에 형성된다. 투명전극 패턴군 상에 잔류하는 에치레지스트 패턴(114b)은 알코올계열의 스트립액을 이용한 스트립공정에 의해 제거된다.After the fourth soft mold 104 and the glass substrate 31 are separated, an etching process is performed using the etch resist pattern 114b as a mask. By this etching process, the transparent conductive film 70a is patterned. As a result, as shown in FIG. 18C, a transparent electrode pattern group including the pixel electrode 71, the data pad upper electrode 72, and the gate pad upper electrode 73 is formed on the glass substrate 31. The etch resist pattern 114b remaining on the transparent electrode pattern group is removed by a strip process using an alcohol-based strip liquid.

제1 내지 제4 소프트 몰드(101, 102, 103, 104) 각각은 유리기판(31)과 분리된 후에 자외선(UV)과 O3으로 세정된다. 세정된 제1 내지 제4 소프트 몰드(101, 102, 103, 104) 각각은 다른 TFT 어레이 기판에 재투입된다. Each of the first to fourth soft molds 101, 102, 103, 104 is separated from the glass substrate 31 and then cleaned with ultraviolet (UV) and O 3 . Each of the cleaned first to fourth soft molds 101, 102, 103, and 104 is reinserted into another TFT array substrate.

본 발명에 따른 액정표시장치의 제조방법은 전술한 TFT 어레이 기판뿐 아니라 컬러필터 어레이기판의 각 층에도 적용될 수 있다. 예컨대, 에치레지스트 용액과 소프트 몰드를 이용하여 금속 블랙매트릭스와 컬러필터를 패터닝할 수 있다. The manufacturing method of the liquid crystal display device according to the present invention can be applied to each layer of the color filter array substrate as well as the above-described TFT array substrate. For example, the etch resist solution and the soft mold may be used to pattern the metal black matrix and the color filter.

또한, 에치레지스트는 전술한 바와 같이 TFT 어레이 기판의 보호막(60)으로 적용될 수 있다. 이와 마찬가지로, 에치레지스트는 메모리와 같은 반도체소자의 유기절연막으로 적용 가능하다. In addition, the etch resist may be applied to the protective film 60 of the TFT array substrate as described above. Similarly, the etch resist can be applied to an organic insulating film of a semiconductor device such as a memory.

도 19a 내지 도 19c는 본 발명의 실시예에 따른 유기 전계발광소자(EL)의 제조방법을 단계적으로 나타낸다. 19A through 19C illustrate a method of manufacturing an organic electroluminescent device EL according to an embodiment of the present invention.

도 19a를 참조하면, 유리기판(131) 상에 투명도전성물질의 애노드전극(132)이 형성된다. 그리고 애노드전극(132) 상에 에치레지스트 용액(133a)이 도포된다. 에치레지스트 용액(133a)에는 표 1과 같은 조성으로 액상 고분자 전구체, 광 경화성 고분자 및 미량의 촉매가 균일하게 혼합된다. 에치레지스트 용액(133a)의 두께는 수학식 1에서 정의된 최적 두께 이하이다. 이 에치레지스트 용액(133a) 상에 소프트 몰드(134)가 정렬된다. 소프트 몰드(134)는 폴리디메틸실록세인, 폴리 우레탄, 크로스 링크드 노볼락 수지 등으로 제작된다. 소프트 몰드(134)에는 유리기판(131) 상에서 픽셀영역을 정의하기 위한 격벽에 대응하는 음각패턴(134a)이 형성된다. 이러한 소프트 몰드(134)는 자신의 자중 정도의 무게만으로 에치레지스트 용액(133a)에 소정시간동안, 예를 들어 약 10분~2시간 동안 가압된다. 소프트 몰드(134)와 유리기판(131) 사이의 압력으로 발생하는 모세관 힘과 소프트 몰드(134)와 에치레지스트 용액(143a) 사이의 반발력에 의해 에치레지스트 용액(143a)이 소프트 몰드(134)의 음각패턴(134a) 내로 이동한다. 이렇게 소프트 몰드(134)가 에치레지스트 용액(133a) 상에서 가압되는 동안, 365nm의 자외선(UV)이 전면노광 또는 배면노광방식으로 대략 1∼30초 동안 에치레지스트 용액(133a)에 조사된다. 그 결과, 에치레지스트 용액(133a)의 광중합반응에 의해 에치레지스트 용액(133a)은 고화된다. 그 결과, 도 19b와 같이 소프트 몰드(134)의 음각패턴(134a)에 대하여 반전 전사된 패턴 형태의 에치레지스트 패턴(133b)이 유리기판(131) 상에 형성된다. Referring to FIG. 19A, an anode electrode 132 of a transparent conductive material is formed on the glass substrate 131. The etch resist solution 133a is applied onto the anode electrode 132. In the etch resist solution 133a, a liquid polymer precursor, a photocurable polymer, and a small amount of catalyst are uniformly mixed in the composition shown in Table 1. The thickness of the etch resist solution 133a is less than or equal to the optimum thickness defined in Equation (1). The soft mold 134 is aligned on the etch resist solution 133a. The soft mold 134 is made of polydimethylsiloxane, polyurethane, cross linked novolac resin, or the like. In the soft mold 134, an intaglio pattern 134a is formed on the glass substrate 131 corresponding to the partition wall for defining the pixel area. The soft mold 134 is pressurized to the etch resist solution 133a for a predetermined time, for example, for about 10 minutes to 2 hours only by its own weight. The capillary force generated by the pressure between the soft mold 134 and the glass substrate 131 and the repulsive force between the soft mold 134 and the etch resist solution 143a cause the etch resist solution 143a to be removed from the soft mold 134. Move into the intaglio pattern 134a. While the soft mold 134 is pressed on the etch resist solution 133a in this way, ultraviolet (UV) light of 365 nm is irradiated to the etch resist solution 133a for approximately 1 to 30 seconds by a front exposure or a back exposure method. As a result, the etch resist solution 133a is solidified by the photopolymerization reaction of the etch resist solution 133a. As a result, as shown in FIG. 19B, an etch resist pattern 133b having a pattern shape inverted and transferred with respect to the intaglio pattern 134a of the soft mold 134 is formed on the glass substrate 131.

소프트 몰드(134)와 유리기판(131)이 분리된 후, 에치레지스트 패턴(133b)에 대한 검사공정이 실시된다. 이어서, 에치레지스트 패턴(133b)에 의해 정의된 픽셀영역에 도 19c와 같이 유기화합물이나 고분자화합물로 이루어진 정공수송층(138), 발광층(137) 및 전자수송층(136)이 적층된다. 그리고 전자수송층(136) 상에 금속 의 캐소드전극(135)이 형성된다. After the soft mold 134 and the glass substrate 131 are separated, the inspection process for the etch resist pattern 133b is performed. Subsequently, a hole transport layer 138, an emission layer 137, and an electron transport layer 136 made of an organic compound or a polymer compound are stacked in the pixel region defined by the etch resist pattern 133b as shown in FIG. 19C. The metal cathode electrode 135 is formed on the electron transport layer 136.

도 20은 3 전극 교류 면방전형 플라즈마 디스플레이 패널을 나타낸다. 20 shows a three-electrode alternating surface discharge plasma display panel.

도 20을 참조하면, 3 전극 교류 면방전형 플라즈마 디스플레이 패널은 스캔전극(147)과 서스테인전극(148)이 형성된 상부 유리기판(146)과, 어드레스전극(142)이 형성된 하부 유리기판(141)을 구비한다. Referring to FIG. 20, the three-electrode AC surface discharge type plasma display panel includes an upper glass substrate 146 on which a scan electrode 147 and a sustain electrode 148 are formed, and a lower glass substrate 141 on which an address electrode 142 is formed. Equipped.

상부 유리기판(146)과 하부 유리기판(146)은 방전공간을 사이에 두고 대면한다. 방전공간에는 Ne+Xe, He+Xe, He+Ne+Xe 등의 혼합가스가 주입된다. 하부 유리기판(146) 상에 형성된 격벽(144)은 방전공간을 구획하며 방전셀(또는 픽셀)간의 전기적·광학적 크로스토크(Crosstalk)를 차단한다. 스캔전극(147)과 서스테인전극(148)은 각 방전셀 내에서 쌍을 이루며, 각각 투명전극과 그 투명전극보다 폭이 좁은 금속버스전극을 포함한다. 상부 유리기판(146) 상에 스캔전극(147)과 서스테인전극(148)을 덮도록 유전체층(149)이 전면 증착되며 그 위에 보호층(150)이 적층된다. 유전체층(149)은 플라즈마 방전시 방전전류를 제한함과 아울러 방전시 벽전하를 축적한다. 보호막(150)은 통상 산화마그네슘(MgO)으로 이루어지며, 플라즈마 방전시 발생된 스퍼터링으로부터 유전체층(149)의 손상을 예방하고 2차 전자의 방출 효율을 높인다. The upper glass substrate 146 and the lower glass substrate 146 face each other with a discharge space therebetween. A mixed gas such as Ne + Xe, He + Xe, He + Ne + Xe is injected into the discharge space. The partition wall 144 formed on the lower glass substrate 146 partitions a discharge space and blocks electrical and optical crosstalk between discharge cells (or pixels). The scan electrode 147 and the sustain electrode 148 are paired in each discharge cell, and each includes a transparent electrode and a metal bus electrode having a width narrower than that of the transparent electrode. The dielectric layer 149 is entirely deposited on the upper glass substrate 146 to cover the scan electrode 147 and the sustain electrode 148, and a protective layer 150 is stacked thereon. The dielectric layer 149 limits the discharge current during plasma discharge and accumulates wall charges during discharge. The passivation layer 150 is usually made of magnesium oxide (MgO), and prevents damage of the dielectric layer 149 from sputtering generated during plasma discharge and increases emission efficiency of secondary electrons.

하부 유리기판(141)에는 어드레스전극들(142)을 덮도록 유전체층(143)이 전면 증착되고 그 위에 격벽(144)이 형성된다. 유전체층(143)과 격벽(144)의 표면에는 자외선에 의해 여기되어 적, 녹 및 청색의 가시광을 발생하는 형광체(142)가 형성된다. A dielectric layer 143 is entirely deposited on the lower glass substrate 141 to cover the address electrodes 142, and a partition 144 is formed thereon. On the surfaces of the dielectric layer 143 and the partition wall 144, phosphors 142 are excited by ultraviolet rays to generate red, green, and blue visible light.                     

이러한 플라즈마 디스플레이 패널은 어드레스전극(142)에 인가되는 데이터전압과 스캔전극(147)에 인가되는 스캔전압에 의해 발생되는 어드레스방전으로 어드레스기간 동안 방전셀을 선택하며, 스캔전극(147)과 서스테인전극(148)에 교대로 인가되는 서스테인전압에 의해 서스테인기간 동안 선택된 방전셀 내에서 서스테인방전(표시방전)을 일으켜 영상을 표시한다. The plasma display panel selects a discharge cell during an address period by an address discharge generated by a data voltage applied to the address electrode 142 and a scan voltage applied to the scan electrode 147. The scan electrode 147 and the sustain electrode are selected. The sustain voltage (display discharge) is generated in the selected discharge cell during the sustain period by the sustain voltage applied alternately to 148 to display an image.

이러한 플라즈마 디스플레이 패널에 있어서, 격벽(144)은 표시품질과 발광효율을 위한 가장 중요한 구조체이며 플라즈마 디스플레이 패널이 대형화·고정세화됨에 따라 그 중요성이 더 커지고 있다. 격벽(144)의 제조방법으로는 스크린 인쇄(Screen printing), 샌드 블라스트(Sand blast), 감광성 페이스트법 등이 알려져 왔다. 스크린 인쇄법은 격벽 제조공정이 비교적 단순하고 제조단가가 낮은 장점이 있으나, 매 인쇄시 스크린과 유리기판의 정렬, 격벽재 글라스 페이스트의 인쇄와 건조를 반복하여야 하고 스크린과 유리기판의 정렬 상태가 어긋나게 되면 격벽 형상이 변형되는 문제점이 있다. 샌드 블라스트법은 대면적의 유리기판에 격벽을 형성할 수 있다는 장점이 있지만 연마재(샌드입자)에 의해 제거되는 격벽재 글라스 페이스트에 의해 재료 낭비가 많고 연마재에 의해 유리기판이 균열되거나 손상될 수 있는 문제점이 있다. 감광성 페이스트법은 격벽재 글라스 페이스트에 감광성 재료를 혼합하여 노광 및 현상공정으로 격벽을 형성하는 방법이다. 이 감광성 페이스트법은 감광성 페이스트의 하부까지 자외선이 조사되기가 어렵고 고가의 감광성 페이스트 때문에 플라즈마 디스플레이 패널의 제조단가를 높이는 문제점이 있다. 이러한 방법들 이외에 LTCCM(Low Temperature Cofired Ceramic on Metal) 방법이 있다. LTCCM 방법은 격벽재와 유기용매의 혼합물이 건조된 후 닥터블레이드 공정으로 두께가 일정하게 제작되는 그린시트를 격벽재료로 하며, 그 그린시트 상에 금형을 130∼150 kg/cm2의 압력으로 가압하여 격벽을 제작하는 방법이다. 그런대 LTCCM 방법은 금형의 압력이 고압이므로 편압이 발생하기 쉽기 때문에 격벽들의 높이가 불균일하게 될 수 있는 문제점이 있다. In such a plasma display panel, the partition wall 144 is the most important structure for display quality and luminous efficiency, and its importance is increasing as the plasma display panel is enlarged and fixed. As a manufacturing method of the partition 144, screen printing, a sand blast, a photosensitive paste method, etc. have been known. The screen printing method has the advantage of relatively simple bulkhead manufacturing process and low manufacturing cost.However, the screen and glass substrate should be repeatedly aligned, and the printing and drying of the bulkhead glass paste should be repeated. If there is a problem that the partition shape is deformed. The sandblasting method has the advantage of forming a partition on a large glass substrate, but there is a lot of material waste due to the partition glass paste removed by the abrasive (sand particles) and the glass substrate may be cracked or damaged by the abrasive. There is a problem. The photosensitive paste method is a method of forming a partition by an exposure and development process by mixing a photosensitive material with the partition glass paste. This photosensitive paste method has a problem that it is difficult to irradiate ultraviolet rays to the lower part of the photosensitive paste and to increase the manufacturing cost of the plasma display panel due to the expensive photosensitive paste. In addition to these methods, there is a Low Temperature Cofired Ceramic on Metal (LTCCM) method. The LTCCM method uses a green sheet whose thickness is uniformly formed by a doctor blade process after the mixture of the partition material and the organic solvent is dried. The LTCCM method presses a mold on the green sheet at a pressure of 130 to 150 kg / cm 2 . To make the bulkhead. However, the LTCCM method has a problem that the height of the bulkheads may be uneven because the pressure of the mold is high, so that the partial pressure is easily generated.

본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 에치레지스트를 격벽재료로 선택하며 그 에치레지스트를 소프트 몰드를 이용하여 격벽 형태로 성형하게 된다. In the method of manufacturing a plasma display panel according to the present invention, an etch resist is selected as a barrier material and the etch resist is molded into a barrier rib using a soft mold.

도 21a 내지 도 21c는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 격벽 제조방법을 단계적으로 나타낸다. 21A to 21C illustrate a method of manufacturing a partition wall of a plasma display panel according to an exemplary embodiment of the present invention.

도 21a를 참조하면, 유리기판(141) 상에 어드레스전극(142)과 유전체층(143)이 형성된다. 그리고 유전체층(143) 상에 에치레지스트 용액(144a)이 도포된다. 에치레지스트 용액(144a)에는 표 1과 같은 조성으로 액상 고분자 전구체, 광경화성 고분자 및 미량의 촉매가 균일하게 혼합된다. 에치레지스트 용액(144a)의 두께는 수학식 1에서 정의된 최적 두께 이하이다. 이 에치레지스트 용액(144a) 상에 소프트 몰드(150)가 정렬된다. 소프트 몰드(150)는 폴리디메틸실록세인, 폴리 우레탄, 크로스 링크드 노볼락 수지 등으로 제작된다. 소프트 몰드(150)에는 격벽(144)에 대응하는 음각패턴(150a)이 형성된다. 이러한 소프트 몰드(150)는 자신의 자중 정도의 무게만으로 에치레지스트 용액(144a)에 소정시간동안, 예를 들어 약 10분~2시 간 동안 가압된다. 소프트 몰드(150)와 유리기판(141) 사이의 압력으로 발생하는 모세관 힘과 소프트 몰드(144)와 에치레지스트 용액(144a) 사이의 반발력에 의해 에치레지스트 용액(144a)이 소프트 몰드(150)의 음각패턴(150a) 내로 이동한다. 이렇게 소프트 몰드(150)가 에치레지스트 용액(144a) 상에서 가압되는 동안, 365nm의 자외선(UV)이 전면노광 또는 배면노광방식으로 대략 1∼30초 동안 에치레지스트 용액(144a)에 조사된다. 그 결과, 에치레지스트 용액(144a)의 광중합반응에 의해 에치레지스트 용액(144a)은 고화된다. 그 결과, 도 21b와 같이 소프트 몰드(150)의 음각패턴(150a)에 대하여 반전 전사된 패턴 형태의 에치레지스트 패턴(144b)이 유리기판(141) 상에 형성된다. Referring to FIG. 21A, an address electrode 142 and a dielectric layer 143 are formed on the glass substrate 141. The etch resist solution 144a is applied onto the dielectric layer 143. In the etch resist solution 144a, a liquid polymer precursor, a photocurable polymer, and a small amount of catalyst are uniformly mixed in the composition shown in Table 1. The thickness of the etch resist solution 144a is less than or equal to the optimum thickness defined in Equation (1). The soft mold 150 is aligned on the etch resist solution 144a. The soft mold 150 is made of polydimethylsiloxane, polyurethane, cross linked novolac resin, or the like. The intaglio pattern 150a corresponding to the partition wall 144 is formed in the soft mold 150. The soft mold 150 is pressurized to the etch resist solution 144a for a predetermined time, for example, for about 10 minutes to 2 hours only by its own weight. The capillary force generated by the pressure between the soft mold 150 and the glass substrate 141 and the repulsion force between the soft mold 144 and the etch resist solution 144a cause the etch resist solution 144a to be removed from the soft mold 150. It moves to the intaglio pattern 150a. While the soft mold 150 is pressurized on the etch resist solution 144a in this way, ultraviolet (UV) light of 365 nm is irradiated to the etch resist solution 144a for approximately 1 to 30 seconds in a front exposure or a back exposure method. As a result, the etch resist solution 144a is solidified by the photopolymerization reaction of the etch resist solution 144a. As a result, as shown in FIG. 21B, an etch resist pattern 144b having a pattern shape inverted and transferred with respect to the intaglio pattern 150a of the soft mold 150 is formed on the glass substrate 141.

소프트 몰드(150)와 유리기판(141)이 분리된 후, 도 21c와 같이 에치레지스트 패턴(144b)에 대한 검사공정이 실시된다. 이어서, 에치레지스트 패턴(144b)은 격벽(144)으로 작용한다. 이렇게 제조되는 격벽(144)의 표면과 유전체층(143)의 표면에는 형광체(145)가 형성된다. After the soft mold 150 and the glass substrate 141 are separated, an inspection process for the etch resist pattern 144b is performed as shown in FIG. 21C. Subsequently, the etch resist pattern 144b serves as the partition wall 144. The phosphor 145 is formed on the surface of the barrier rib 144 and the surface of the dielectric layer 143 manufactured as described above.

또한, 본 발명에 따른 평판표시소자의 제조방법은 전술한 격벽 이외에도 두 개의 유리기판 사이에 형성되는 스페이서와 같은 구조물을 에치레지스트 패턴으로 제작할 수도 있다.
In addition, the method of manufacturing a flat panel display device according to the present invention may also manufacture a structure such as a spacer, which is formed between two glass substrates, in addition to the aforementioned partition wall, using an etch resist pattern.

상술한 바와 같이, 본 발명에 따른 평판표시소자와 그 제조방법은 포토 마스크가 필요없고 재료의 낭비가 거의 없이 박막재료의 패턴화가 가능하다. 나아가, 본 발명에 따른 평판표시소자와 그 제조방법은 에치레지스트로 절연체층이나 유전체층을 형성할 수 있으며 또한 에칠레지스트를 패터닝하고 그 에치레지스트 패턴으로 격벽이나 스페이서와 같은 구조체를 형성할 수 있으므로 절연체층, 유전체층, 격벽, 스페이서 등의 공정수와 공정 난이도를 낮출 수 있다.As described above, the flat panel display device and the manufacturing method thereof according to the present invention can pattern the thin film material without the need for a photo mask and almost no waste of material. Furthermore, the flat panel display device and the method of manufacturing the same according to the present invention can form an insulator layer or a dielectric layer with an etch resist, and can also pattern an etch resist and form a structure such as a partition or a spacer with the etch resist pattern. The number of processes and difficulty of the layers, dielectric layers, barrier ribs, and spacers can be reduced.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

Claims (19)

유전체층, 절연체층, 격벽 및 스페이서 중 적어도 어느 하나를 구비하며;At least one of a dielectric layer, an insulator layer, a partition wall, and a spacer; 상기 유전체층, 상기 절연체층, 상기 격벽 및 상기 스페이서 중 적어도 어느 하나는 20∼50wt%의 고분자 전구체, 40∼60wt%의 광경화성 고분자 및 1∼10wt%의 광개시제를 포함하는 것을 특징으로 하는 평판표시소자. At least one of the dielectric layer, the insulator layer, the partition wall, and the spacer includes a 20-50 wt% polymer precursor, a 40-60 wt% photocurable polymer, and a 1-10 wt% photoinitiator. . 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 고분자 전구체는, The polymer precursor, 폴리에틸렌글리콜(Polyethylene glycol)을 포함하는 것을 특징으로 하는 평판표시소자. A flat panel display device comprising polyethylene glycol. 제 1 항에 있어서, The method of claim 1, 상기 광경화성 고분자는,The photocurable polymer, 아크릴레이트(acrylate)와 노볼락 수지(Novolac resin) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 평판표시소자. A flat panel display device comprising at least one of an acrylate and a novolac resin. 제 1 항에 있어서, The method of claim 1, 상기 광개시제는,The photoinitiator, 2,2-dimethoxy-2phenylacetophenone을 포함하는 것을 특징으로 하는 평판표시소자. A flat panel display device comprising 2,2-dimethoxy-2phenylacetophenone. 제 1 항에 있어서, The method of claim 1, 상기 평판표시소자는 액정표시소자(LCD), 전계 방출 표시소자(FED), 플라즈마 디스플레이 패널(PDP) 및 전계발광소자(EL) 중 어느 하나인 것을 특징으로 하는 평판표시소자. The flat panel display device is any one of a liquid crystal display (LCD), a field emission display device (FED), a plasma display panel (PDP) and an electroluminescent device (EL). 20∼50wt%의 고분자 전구체, 40∼60wt%의 광경화성 고분자 및 1∼10wt%의 광개시제를 포함하며 패턴화가 가능한 에치레지스트와;A patternable etch resist comprising 20-50 wt% of a polymer precursor, 40-60 wt% of a photocurable polymer, and 1-10 wt% of a photoinitiator; 상기 패턴화된 에치레지스트 패턴에 의해 형성되는 유전체층, 절연체층, 격벽 및 스페이서 중 적어도 어느 하나를 구비하며, At least one of a dielectric layer, an insulator layer, a partition wall, and a spacer formed by the patterned etch resist pattern, 상기 에치레지스트 패턴들 사이에 개구영역을 포함하는 것을 특징으로 하는 평판표시소자. And an opening region between the etch resist patterns. 제 7 항에 있어서, The method of claim 7, wherein 상기 개구영역 내에는 상기 에치레지스트의 잔막이 없는 것을 특징으로 하는 평판표시소자. And the remaining film of the etch resist is not present in the opening region. 제 7 항에 있어서, The method of claim 7, wherein 상기 개구영역의 폭은 0μm 초과 1000μm 이하인 것을 특징으로 하는 평판표시소자. And the width of the opening area is greater than 0 m and less than 1000 m. 제 7 항에 있어서, The method of claim 7, wherein 상기 에치레지스트의 유전상수는 2.5∼3.5 이내인 것을 특징으로 하는 평판표시소자. And a dielectric constant of the etch resist is within 2.5 to 3.5. 20∼50wt%의 액상 고분자 전구체, 40∼60wt%의 광경화성 고분자 및 1∼10wt%의 광개시제를 포함하는 에치레지스트 용액을 기판 상에 도포하는 단계와; Applying an etch resist solution comprising 20 to 50 wt% of a liquid polymer precursor, 40 to 60 wt% of a photocurable polymer, and 1 to 10 wt% of a photoinitiator on a substrate; 상기 에치레지스트 용액 상에 소프트 몰드를 가압함과 동시에 에치레지스트 용액에 광을 조사하여 에치레지스트 패턴을 상기 기판 상에 형성하는 단계와; Pressing the soft mold onto the etch resist solution and irradiating light onto the etch resist solution to form an etch resist pattern on the substrate; 상기 에치레지스트 패턴으로부터 상기 소프트 몰드를 분리하는 단계를 포함하며;Separating the soft mold from the etch resist pattern; 상기 에치레지스트 패턴은 유전체층, 절연체층, 격벽 및 스페이서 중 적어도 어느 하나로써 상기 기판 상에 잔류하는 것을 특징으로 하는 평판표시소자의 제조방법. And the etch resist pattern remains on the substrate as at least one of a dielectric layer, an insulator layer, a partition, and a spacer. 삭제delete 제 11 항에 있어서, The method of claim 11, 상기 액상 고분자 전구체는, The liquid polymer precursor, 액상 폴리에틸렌글리콜(Polyethylene glycol)을 포함하고;, Liquid polyethylene glycol; 상기 광경화성 고분자는 액상 아크릴레이트(acrylate)와 액상 노볼락 수지(Novolac resin) 중 적어도 어느 하나를 포함하며;The photocurable polymer comprises at least one of a liquid acrylate and a liquid Novolac resin; 상기 광개시제는 2,2-dimethoxy-2phenylacetophenone을 포함하는 것을 특징으로 하는 평판표시소자의 제조방법. The photoinitiator is a manufacturing method of a flat panel display device comprising 2,2-dimethoxy-2phenylacetophenone. 제 11 항에 있어서, The method of claim 11, 상기 소프트 몰드에는 음각패턴이 형성되며,The intaglio pattern is formed on the soft mold, 상기 에치레지스트 용액의 두께는 식 1과 같은 것을 특징으로 하는 평판표시소자의 제조방법. The thickness of the etch resist solution is a method of manufacturing a flat panel display device, characterized in that as shown in Equation 1.
Figure 112010077533819-pat00003
---- 식(1)
Figure 112010077533819-pat00003
---- Formula (1) 여기서, 'd'는 상기 에치레지스트 용액의 두께, h는 상기 소프트 몰드에 형성된 음각패턴의 높이, 'AL'은 상기 에치레지스트 패턴의 면적, 'AS'는 이웃하는 상기 에치레지스트 패턴들 사이의 이격된 간격을 각각 나타낸다. Here, 'd' is the thickness of the etch resist solution, h is the height of the intaglio pattern formed in the soft mold, 'A L ' is the area of the etch resist pattern, 'A S ' is between the adjacent etch resist patterns Are spaced apart from each other. 제 11 항에 있어서, The method of claim 11, 상기 평판표시소자는 액정표시소자(LCD), 전계 방출 표시소자(FED), 플라즈마 디스플레이 패널(PDP) 및 전계발광소자(EL) 중 어느 하나인 것을 특징으로 하는 평판표시소자의 제조방법. The flat panel display device may be any one of a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), and an electroluminescent device (EL). 제 11 항에 있어서, The method of claim 11, 상기 에치레지스트 패턴들 사이에 개구영역을 더 포함하는 것을 특징으로 하는 평판표시소자의 제조방법. And an opening region between the etch resist patterns. 제 16 항에 있어서, The method of claim 16, 상기 개구영역 내에는 상기 에치레지스트 패턴의 잔막이 없는 것을 특징으로 하는 평판표시소자의 제조방법. And a residual film of the etch resist pattern is not formed in the opening region. 제 16 항에 있어서, The method of claim 16, 상기 개구영역의 폭은 0μm 초과 1000μm 이하인 것을 특징으로 하는 평판표시소자의 제조방법. A width of the opening region is greater than 0 μm and less than 1000 μm. 제 16 항에 있어서, The method of claim 16, 상기 에치레지스트 패턴의 유전상수는 2.5∼3.5 이내인 것을 특징으로 하는 평판표시소자의 제조방법. A method of manufacturing a flat panel display device, characterized in that the dielectric constant of the etch resist pattern is within 2.5 to 3.5.
KR1020040007957A 2004-02-06 2004-02-06 Flat Panel Display and Fabricating Method thereof KR101043671B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040007957A KR101043671B1 (en) 2004-02-06 2004-02-06 Flat Panel Display and Fabricating Method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040007957A KR101043671B1 (en) 2004-02-06 2004-02-06 Flat Panel Display and Fabricating Method thereof

Publications (2)

Publication Number Publication Date
KR20050079483A KR20050079483A (en) 2005-08-10
KR101043671B1 true KR101043671B1 (en) 2011-06-22

Family

ID=37266412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040007957A KR101043671B1 (en) 2004-02-06 2004-02-06 Flat Panel Display and Fabricating Method thereof

Country Status (1)

Country Link
KR (1) KR101043671B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101194646B1 (en) 2005-12-30 2012-10-24 엘지디스플레이 주식회사 Fabricating method of soft mold
KR101366983B1 (en) * 2006-12-27 2014-02-25 엘지디스플레이 주식회사 Method for fabricating a liquid crystal display
KR101362147B1 (en) * 2007-05-21 2014-02-13 엘지디스플레이 주식회사 Method For Fabricating Organic Thin Film Pattern And Method For Fabricating Organic Electro-luminescence Display Device Using The Same
KR101351398B1 (en) * 2007-06-14 2014-01-24 엘지디스플레이 주식회사 Liquid crystal display device and method of manufacturing the same
KR101352111B1 (en) * 2007-06-14 2014-01-14 엘지디스플레이 주식회사 Liquid crystal display device and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010014313A (en) * 1998-05-11 2001-02-26 야스카와 히데아키 Microlens array plate, manufacture thereof, and display device
KR20030008484A (en) * 2001-07-18 2003-01-29 주식회사 코오롱 Photopolymerizable composition
KR20030017247A (en) * 2001-08-24 2003-03-03 주식회사 유피디 Paste composite for barrier rib in plasma display panel and method of forming barrier rib using thereof
KR20040006709A (en) * 2002-07-15 2004-01-24 김용석 Method of manufacturing barrier ribs for pdp by capillary molding of paste and paste compositions therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010014313A (en) * 1998-05-11 2001-02-26 야스카와 히데아키 Microlens array plate, manufacture thereof, and display device
KR20030008484A (en) * 2001-07-18 2003-01-29 주식회사 코오롱 Photopolymerizable composition
KR20030017247A (en) * 2001-08-24 2003-03-03 주식회사 유피디 Paste composite for barrier rib in plasma display panel and method of forming barrier rib using thereof
KR20040006709A (en) * 2002-07-15 2004-01-24 김용석 Method of manufacturing barrier ribs for pdp by capillary molding of paste and paste compositions therefor

Also Published As

Publication number Publication date
KR20050079483A (en) 2005-08-10

Similar Documents

Publication Publication Date Title
JP4081077B2 (en) Method and apparatus for manufacturing flat panel display device
JP4629615B2 (en) Manufacturing method of liquid crystal display element
US7276445B2 (en) Method for forming pattern using printing method
US8366976B2 (en) Method for fabricating flat panel display device
US9997324B2 (en) Apparatus for fabricating flat panel display
KR101043671B1 (en) Flat Panel Display and Fabricating Method thereof
JP2008004911A (en) Apparatus and method of fabricating thin film pattern
CN101738864A (en) Resist ink and method of forming pattern using thereof
KR101010476B1 (en) Method and Apparatus for Fabricating Flat Panel Display
KR101308444B1 (en) Apparatus for Fabricating Flat Panel Display Device and Method for Fabricating the same
KR101076423B1 (en) Etch Resist and Method and Apparatus for Fabricating Flat Panel Display Using The Same
CN1991579B (en) Apparatus for fabricating flat panel display device and method for fabricating thereof
KR20060135316A (en) Printing plate and method for patterning with using the same
JP2006202961A (en) Processing method using printing pattern and printing pattern forming apparatus
KR101461028B1 (en) Apparatus for Fabricating Flat Panel Display Device and Method for Fabricating the same
KR20090041032A (en) Flexible display device and method for manufacturing the same
KR20090047687A (en) Method for manufacturing organic thin film pattern and liquid crystal display device using the same and method for manufacturing the same
KR20060044264A (en) Method and apparatus for fabricating flat panel display
KR101192774B1 (en) Method for fabricating soft mold for flat panel display
KR100743847B1 (en) Method for manufacturing of the liquid crystal display
KR20060116394A (en) Apparatus and method for fabricating flat panel display device
KR101236240B1 (en) Method of fabricating the array substrate for liquid crystal display device
KR101134164B1 (en) Apparatus for Fabricating Flat Panel Display Device and Method for Fabricating the same
KR101030527B1 (en) Liquid Crystal Display Device Using Lift-Off Technique And Method For Fabricating The Same
JP2010139539A (en) Method of manufacturing active matrix substrate and method of manufacturing liquid crystal display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 9