KR101043529B1 - 변환 기반 에일리어스 소거 멀티 채널 튜너 - Google Patents

변환 기반 에일리어스 소거 멀티 채널 튜너 Download PDF

Info

Publication number
KR101043529B1
KR101043529B1 KR1020057020747A KR20057020747A KR101043529B1 KR 101043529 B1 KR101043529 B1 KR 101043529B1 KR 1020057020747 A KR1020057020747 A KR 1020057020747A KR 20057020747 A KR20057020747 A KR 20057020747A KR 101043529 B1 KR101043529 B1 KR 101043529B1
Authority
KR
South Korea
Prior art keywords
streams
signal
channel
channels
based processing
Prior art date
Application number
KR1020057020747A
Other languages
English (en)
Other versions
KR20060010775A (ko
Inventor
데이비드 로웰 맥넬리
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20060010775A publication Critical patent/KR20060010775A/ko
Application granted granted Critical
Publication of KR101043529B1 publication Critical patent/KR101043529B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/28—Systems using multi-frequency codes with simultaneous transmission of different frequencies each representing one code element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K1/00—Secret communication
    • H04K1/10—Secret communication by using two signals transmitted simultaneously or successively
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Radio Relay Systems (AREA)
  • Noise Elimination (AREA)

Abstract

위성 수신기는 복수의 상이한 비트 스트림을 동시에 제공하도록 복수의 상이한 트랜스폰더 신호를 처리하기 위한 신호 소거 튜너를 포함한다. 신호 소거 튜너는, (a) 복수의 트랜스폰더 신호를 나타내는 수신 신호를 디멀티플렉싱하는 디멀티플렉서와, (b) 비트 스트림들 중 적어도 2개를 동시에 제공하도록 다수의 데시메이션 신호에 대하여 동작가능한 변환 소자를 포함한다.
Figure R1020057020747
위성 수신기, 필터 뱅크, 데시메이션 신호, 변환 소자

Description

변환 기반 에일리어스 소거 멀티 채널 튜너{A TRANSFORM-BASED ALIAS CANCELLATION MULTI-CHANNEL TUNER}
본 발명은 일반적으로 신호 수신 장치에 관한 것으로서, 보다 상세하게는, 멀티 채널 위성 신호 수신기에 관한 것이다.
직접 브로드캐스트 위성 (DBS) 수신기와 같은 종래의 위성 수신 장치는, 다수의 위성 트랜스폰더중 임의의 하나에 튜닝할 수 있으며, 각 트랜스폰더는 특정한 주파수 대역에서 다운링크 신호를 전송한다. 트랜스폰더 다운링크 신호는 전형적으로 패킷 포맷의 비트 스트림을 나타내며, 이 패킷은 오디오, 비디오,프로그래밍 정보 등과 같이 하나 이상의 브로드캐스트 채널이나 서비스와 관련된 데이터를 전달한다. 이러한 점에서, 각 트랜스폰더는 전형적으로 브로드캐스트 채널들의 상이한 세트와 관련된다. 이처럼, 트랜스폰더와 관련된 브로드캐스트 채널들중 하나에서 원하는 스포츠 프로그램을 찾을 수 있는 한편 다른 트랜스폰더와 관련된 브로드캐스트 채널들중 하나에서 영화를 찾을 수 있다.
그러나, 상기한 바와 같이, 이러한 종래의 위성 수신 장치는 단지 한번에 하나의 트랜스폰더로부터의 하나의 다운링크 신호를 튜닝한다. 이것은 많은 문제점을 야기한다. 예를 들어, 채널 서핑, 즉, 한 브로드캐스트 채널로부터 다른 채널 로 전환하는 것은 스위칭 트랜스폰더를 수반할 수 있고, 이것은 추가 처리 지연, 즉, 채널 서핑(surfing) 프로세스를 느리게 하는 지연을 야기하게 된다. 또한, 상이한 트랜스폰더들과 관련된 프로그램들을 동시 시청하려는 집에서는, 종래의 멀티플 위성 수신 장치들을 구매 또는 임대하려면 보다 많은 돈을 소비해야 한다.
따라서, 본 발명의 원리에 따르면, 수신 장치는 복수의 수신 신호를 동시 처리하기 위한 신호 소거 튜너를 포함하고, 각 수신 신호는 하나의 비트 스트림에 대응한다. 신호 소거 튜너는, 다수의 에일리어스 샘플 스트림을 제공하도록 복수의 수신 신호를 샘플링하는 샘플러, 및 대응하는 비트스트림들 중 적어도 2개를 복구하도록 에일리어스 샘플 스트림 상에서 동작가능한 이산 변환 소자를 포함한다.
본 발명의 일실시예에서, 수신 장치는 위성 수신기이다. 위성 수신기는, (a) 복수의 트랜스폰더 신호를 나타내는 수신 신호를 다수의 데시메이션 신호(decimated signals)로 디멀티플렉싱하는 디멀티플렉서 - 각 트랜스폰더 신호는 하나의 비트 스트림을 전달함 - 와, (b) 비트 스트림들중 적어도 2개를 제공하도록 그 데시메이션 신호에 대하여 동작가능한 변환 소자를 구비하는 신호 소거 튜너를 포함한다.
본 발명의 다른 실시예에서, 집적 회로는 다수의 데시메이션 신호를 수신하기 위한 변환 소자를 포함하며, 이 변환 소자는 적어도 2개의 비트 스트림을 제공하도록 복수의 수신 신호에 대해 동작가능하고, 각 비트 스트림은 상이한 전송 주파수 대역과 관련된다. 예시적으로, 각 주파수 대역은 위성 케이블 분배 네트워크의 상이한 트랜스폰더와 관련된다.
본 발명의 또다른 실시예에서, 수신 장치는 위성 수신기이다. 위성 수신기는, (a) 복수의 트랜스폰더 신호 - 각 트랜스폰더 신호는 하나의 비트 스트림을 전달함 - 를 나타내는 수신 신호를 다수의 데시메이션 신호로 디멀티플렉싱하는 단계와, (b) 비트 스트림들중 적어도 2개를 제공하도록 다수의 데시메이션 신호를 변환하는 단계를 포함하는 신호 소거 방법을 수행한다.
도 1 내지 3은 종래 기술의 샘플링 데이터 개념을 나타내는 도면.
도 4는 본 발명의 원리에 따라 데시메이션 신호 스트림의 재조합을 예시하는 도면.
도 5 및 6은 본 발명의 원리에 따라 채널 리젝터(rejectors)를 예시하는 도면.
도 7은 8개의 트랜스폰더 채널을 나타내는 수신 신호용 주파수 스펙트럼을 예시하는 도면.
도 8은 나이퀴스트 레이트에서의 샘플링 후 도 4의 수신 신호용 주파수 스펙트럼을 예시하는 도면.
도 9는 샘플링 후 샘플링된 수신 신호의 주파수 스펙트럼을 예시하는 도면.
도 10은 본 발명의 원리를 구현하는 수신기의 블록도를 예시하는 도면.
도 11은 16개 트랜스폰더 채널을 나타내는 수신 신호용 주파수 스펙트럼을 예시하는 도면.
도 12는 본 발명의 원리를 구현하는 멀티 소거 튜너의 블록도를 예시하는 도면.
도 13은 도 12의 변환 소자(230)가 이용하는 변환 매트릭스를 예시하는 도면.
도 14는 본 발명의 원리에 따라 변환 동작을 예시하는 도면.
도 15는 본 발명의 원리에 따라 다른 변환 동작을 예시하는 도면.
도 16은 본 발명의 원리에 따라 또다른 변환 동작을 예시하는 도면.
도 17 내지 22는 본 발명의 원리에 따라 또다른 변환 동작을 예시하는 도면.
도 23은 본 발명의 또 다른 실시예를 예시하는 도면.
본 발명의 사상을 벗어나 도면에 도시되어 있는 소자들은 널리 알려져 있는 것으로서 본 명세서에서 상세히 설명하지 않는다. 또한, 위성 기반 프로그램 분배에 대해서는 널리 알려져 있다고 가정하여 본 명세서에서 상세히 설명하지 않는다. 예를 들어, 본 발명의 사상을 벗어나는, 위성 트랜스폰더, 다운링크 신호, 무선 주파수(RF) 프론트 엔드, 또는 로우 노이즈 블록과 같은 수신기 섹션, 및 전송 비트 스트림을 생성하도록 (무빙 픽쳐 엑스퍼트 그룹(MPEG)-2 시스템 표준(ISO/IEC 13818-1)과 같은) 포맷 및 인코딩 방법들은 널리 알려져 있는 것으로서 본 명세서에서 상세히 설명하지 않는다. 또한, 본 발명의 사상은 종래의 프로그래밍 기술을 이용하여 구현될 수 있으며, 따라서 이것은 본 명세서에서 상세히 설명하지 않는다. 마지막으로, 도면에서의 유사 번호들은 유사 소자들을 나타낸다.
본 발명의 사상은 샘플 데이터 이론을 활용한다. 이러한 관점에서, 본 발명의 예시적 실시예를 설명하기에 앞서, 샘플 데이터 이론을 간략히 설명한다. 도 1을 참조하면, 예시적인 1차원(1-D) 연속 시간 신호(s(t))를 아날로그 대 디지털 변환기(A/D; 105)에 인가하고, 이 변환기는 샘플링 레이트(r)로 신호(s(t))를 샘플링하여 샘플링 신호(s(n))를 제공하며, 이것은 샘플링 레이트(r)에서의 샘플들의 스트림이다. 도 2를 참조하면, 다수의 예시적인 그래프가 도시되어 있다. 그래프(21)는 정규화된 진폭 축 및 정규화된 시간 축에 걸친 신호(s(t))의 일부를 나타낸다. 신호(s(t))는 그래프 22에 도시한 바와 같이 대역 제한 주파수 스펙트럼(S(f))을 갖는다. 신호(s(t))는 그래프 23에서 샘플링 그리드에 의해 표현된 바와 같이 신호(g(t))에 의해 샘플링된다. 예시적으로, g(t)는 다음 식과 같은 단위 면적 임펄스 트레인(impulse train)으로서 모델링된다.
Figure 112005062835856-pct00001
여기서, δ(*)는 알려져 있는 디랙(dirac) 델타 함수이고, T는 grid 스페이싱이다. 샘플링 그리드(g(t))의 주파수 도메인 표현은 알려져 있는 푸리에 변환 적분에 의해 분석적으로 결정된다.
Figure 112005062835856-pct00002
Figure 112005062835856-pct00003
Figure 112005062835856-pct00004
다음의 수학식에 주목하길 바란다.
Figure 112005062835856-pct00005
여기서, G(ω)는 다음의 수학식 6 또는 7처럼 다시 쓸 수 있다.
Figure 112005062835856-pct00006
Figure 112005062835856-pct00007
당업계에 알려져 있듯이, 샘플링된 데이터 표현(s(n))을 얻도록 샘플링 그리드(g(t)) 상에서의 샘플링 신호(s(t))의 동작은 다음과 같이 모델링된다.
Figure 112005062835856-pct00008
시간 도메인 임펄스 스페이싱이 일(1)이라면, 주파수 도메인 임펄스 스페이 싱은 둘(2)이다. 시간 도메인 임펄스 트레인은 (상기한) 제로 시간에서의 임펄스를 포함하면, 주파수 도메인 임펄스 트레인은 가중된 실수이라면 (여기서, 정규화된 스페이싱은 1과 같다), 주파수 도메인 임펄스 트레인에서의 각 임펄스는 다음의 수학식에 의해 가중된다.
Figure 112005062835856-pct00009
여기서, n은 임펄스 트레인의 정규화된 주파수 인덱스이다. 임펄스 트레인의 정규화된 주파수 스펙트럼은 도 2에서 그래프 24로 도시되어 있다.
도 3을 참조하면, 샘플링된 데이터 스펙트럼에 대한 상이한 샘플링 레이트의 영향을 도시하고 있다. 그래프(31, 32)는 나이퀴스트 레이트에서의(즉, s(t)의 대역폭의 적어도 2배인 레이트에서의) 신호(s(t))의 샘플링을 나타낸다. 그래프(31)는 이산 시간에서 결과적 샘플링된 신호(s(n))를 도시하는 한편, 그래프(32)는 이 샘플링의 주파수 앰비규어티(ambiguity)를 도시한다. 그래프(32)로부터 알 수 있듯이, 제로 주파수에 대한 이미지는 신호(s(t))의 언에일리어스된 카피(un-aliased copy)이다. 다시 말하면, 그래프(32)에 도시한 s(t)의 주파수 스펙트럼의 다양한 카피가 구별된다(distinct). 즉, 언에일리어스된다.
비교하여, 그래프(33, 34)는 나이퀴스트 레이트보다 작은 레이트에서의 신호(s(t))의 샘플링을 도시한다. 그래프(33)는 s(t)의 대역폭과 동일한 레이트에서의 신호(s(t))의 샘플링을 도시한다. 그래프(34)는 샘플링된 신호(s(n))의 주파수 스펙트럼을 도시한다. 신호(s(t))의 이미지들이 중첩되며 제로 주파수에 대한 신호 (s(t))의 카피를 오염하는 것을 그래프(34)로부터 알 수 있다. 다시 말하면, 주파수 카피, 또는 이미지가 서로에 대하여 에일리어스되어 있다. 모든 샘플링 위상이 이러한 결과를 야기하지만, 본 발명의 원리에 따르면, 그래프(34)에서 각 컴플렉스 값의 이미지의 위상은 후술하는 바와 같이 샘플링 위상의 함수이다.
따라서, 본 발명의 원리에 따라, 불필요한 채널들을 필터링함으로써 채널을 선택하는 공통적인 튜닝 방법 대신에 주파수 에일리어스 및 에일리어스 소거의 기본 샘플링 이론에 기초하는 새로운 뉴팅 패러다임을 제공한다. 일반적인 사상은, s(t)를 위해, 나이퀴스트 레이트(FNyquist) 이상의 샘플링 레이트(이하, 멀티 채널 나이퀴스트 레이트(FM-Nyquist라 칭함)에서 멀티 채널 신호(s(t))를 디지털 도메인으로 변환한 후, 결과적 데이터 스트림(s(n))을 디멀티플렉싱 연산을 거치게 하여 N개의 출력 데이터 스트림(si(n); 여기서, 1 ≤ i ≤ N)을 제공하는 것이다. 디멀티플렉서의 연산은, 실제로는, 샘플링 주파수(FM- Nyquist)에서 결과적 데이터 스트림(s(n))을 추가 샘플링하는 것이다. 디멀티플렉서로부터의 출력 데이터 스트림(si(n))의 각각은 모든 채널들의 이미지로 에일리어스되어 있지만 디지털 신호 처리에 편한 레이트에서의 데시메이션 스트림이다. 그러나, 각 데시메이션 스트림이 동일한 에일리어스 성분을 갖고 있더라도, 각 데시메이션을 위한 이들 성분의 페이징(phasing)은 상이하며 이를 이용하여 다른 채널들의 에일리어스로부터 오염되지 않은 특정한 트랜스폰더 채널을 복구할 수 있다.
특히, 디멀티플렉서는 N개의 출력 데이터 스트림을 갖고, 여기서 각 출력 데이터 스트림은 나머지 출력 데이터 스트림에 대하여 오프셋된 것으로서 뷰잉될 수 있다. 예를 들어, 제1 출력 데이터 스트림이 기준점으로서 확립된다고 할 때, 나머지 데이터 스트림들은 이 제1 출력 데이터 스트림에 대한 위상 관계로 표현될 수 있다. 예를 들어, [(N/2)+1]번째 출력 데이터 스트림은, 샘플 스페이싱이 2π의 주기로 존재한다고 가정할 때, 제1 출력 데이터 스트림에 대하여 π의 위상 오프셋을 갖는다. 따라서, 특정한 트랜스폰더 채널을 복구하기 위해, 출력 데이터 스트림 또는 데시메이션 스트림 각각은 먼저 가중 벡터(an)를 이용하여 재결합되고, 각 트랜스폰더 채널과 관련되며, 여기서 0 ≤ n ≤ (N-1)이다. 가중 벡터(an)는 N개의 성분을 갖고, 다음의 식과 같다.
Figure 112005062835856-pct00010
, 여기서,
Figure 112005062835856-pct00011
여기서, 0 ≤ i ≤ N-1이며, i는 n개의 데시메이션 스트림들중 하나의 특정한 스트림이다. 예를 들어, 주파수 채널(0)을 튜닝하기 위해, 가중 벡터(a0)를 계산해야 한다. 이러한 관점에서, n 값이 수학식 10a에서 0으로 설정된다. n은 나이퀴스트 영역과 관련된다는 점에 주목하길 바란다(예를 들어, 후술하는 도 9 참 조). 이처럼, 소정의 매핑을 이용하여 특정한 트랜스폰더 채널을 n의 관련된 값으로 먼저 변환할 수 있다. n의 소정의 값에 대하여, Ai의 상이한 값들이 발생하며, 그 이유는 이 가중 벡터의 값이 인덱스(i)에 따라 가변되기 때문이다. 특히, 데시메이션 스트림 각각은 가중 벡터의 대응하는 팩터(Ai)에 의해 승산된다. 이 예에서, 주파수 채널(0)을 튜닝하기 위해, 제1 스트림(즉, 0의 i 인덱스 값과 관련된 스트림)으로부터의 샘플들이 A0에 의해 승산되고, 여기서 수학식 10b는 제로와 동일하게 설정된 i의 값 및 제로와 동일하게 설정된 n의 값을 갖는다. 유사하게, 제2 스트림으로부터의 샘플들은 A1에 의해 승산되며, 여기서 수학식 10b는 제로와 동일하게 설정된 i의 값 및 제로와 동일하게 설정된 n의 값을 갖는다. 개별적인 데시메이션 스트림 각각의 가중 후에, 가중된 스트림들을 결합한다. 이것은 도 4에 추가로 도시되어 있으며, 특정한 트랜스폰더 채널을 위한 다수의 데시메이션 스트림(i)을 재결합하기 위한 재결합기를 도시하고 있다. 특히, 다수의 데시메이션 스트림(101-i)이 한 세트의 승산기에 적용된다. 각 승산기는 특정 트랜스폰더 채널을 위한 가중 벡터(an)의 대응하는 팩터를 데시메이션 스트림들중 대응하는 스트림으로부터의 샘플 값으로 승산한다. 그 결과 가중된 값들이 가산기(120)에 의해 함께 가산되어 신호(121)를 전개하게 된다. 상기한 바와 같이, 다수의 재결합기, 예를 들어, N개의 재결합기가 트랜스폰더 채널 각각을 복구하는데 필요하다.
신호(121)는 (후술하는) 하나의 주파수 채널을 공동 점유하는 2개 채널(기수 및 우수 채널 쌍)을 포함할 수 있다는 점에 주목하길 바란다. 이처럼, 단일 트랜스폰더 채널을 복구하기 위해 추가 처리를 수행해야 한다. 이러한 공동 점유 주파수 채널은, 발생시에, 도 5와 6의 채널 리젝터를 이용하여 위상 관계에 의해 분리가능하다. 이 위상 관계를 다음의 식으로 승산함으로써 이용할 수 있다.
Figure 112005062835856-pct00012
여기서, m은 샘플 인덱스이고(즉, m은 증분 정수이며, 예를 들어, 제1 샘플에서 m=0, 제2 샘플에서 m=1, 제3 샘플에서 m=3, 등), "+" 부호는 우수 채널들을 튜닝하는데 사용되는 한편 "-" 부호는 기수 채널들을 튜닝하는데 사용된다. 쌍에서의 불필요한 기수 채널의 리젝션은 도 5의 채널 리젝터를 이용하여 수행될 수 있고, 이에 따라 우수 주파수 채널이 발생한다. 유사하게, 중첩 쌍의 우수 채널의 리젝션은 도 5의 가산기들을 도 6에 도시한 바와 같은 감산기로 변경함으로써 행해질 수 있고, 이에 따라 기수 주파수 채널이 발생한다. 이 예에서, 채널들의 쌍을 포함하는 신호들에 대하여, 재결합후에 단일 채널의 분해(resolution)가 수행되었다. 도 5와 6에 도시한 채널 리젝터는, (a) 쌍으로 된 채널의 리젝션, 및 (b) 유사 기저대역 신호의 기저대역으로의 복조라는 2개의 기능을 수행한다. 그러나, 수신기는, 상기한 재결합 전에 수학식(11)이 수행되도록 구현될 수도 있다.
불필요한 채널들을 필터링함으로써 채널을 선택하는 공통적인 튜닝 방법 대신에 상기한 주파수 에일리어스 및 에일리어스 소거를 이용하는 것이 도 7 내지 9 에 도시되어 있다. 예를 들어, 도 7에 도시한 바와 같이 멀티 채널 잠재(latent) 신호(s(t))가 8개의 주파수 채널을 포함하고 있다고 가정한다. 예시적으로, s(t)는, 위성 수신기(도시하지 않음)의 저 노이즈 블록에 의해, 다운 시프팅 또는 하향 변환에 후속하여 디지털 직접 브로드캐스트 위성 시스템(DBS)의 다운링크 트랜스폰더 신호를 나타낸다. 이들 8개의 주파수 채널(Chn 0,..., Chn 7) 각각은 예시적으로 20MHz의 채널 대역폭을 갖는다. 또한, 채널들 간의 스페이싱(FS)은 24MHz이며, 이처럼, 과다 대역폭이 20%이다. s(t)의 전체 대역폭은 ((8개 채널)(24 MHz/채널)) = 192 MHz이다. 설명의 편의상, 저 노이즈 블록은 s(t)를 유사 기저대역으로 변환, 즉, 192MHz 을 0 Mhz으로 매핑한다고 가정한다. 이처럼, s(t)에서 최고 주파수 성분은 192 MHz이다(과다 대역폭을 고려하지 않았음).
이제, 멀티 채널 나이퀴스트 레이트, 즉, 384MHz에서 신호(s(t))를 샘플링한다. 그 결과 샘플링된 신호(s(n))의 스펙트럼의 제1 멀티 채널 나이퀴스트 영역이 도 8에 도시되어 있다. 이제, 8개의 채널이 존재하고, 샘플링된 신호(s(n))가 8개의 48Msps(millions of samples per second)로 데시메이션된다. 이 데시메이션은 예시적으로 s(n)을 8개 스트림으로 디멀티플렉싱함으로써 간단하게 달성된다. 이들 스트림 각각은 디지털 신호 처리용으로 편리한 레이트에서 모든 채널들의 이미지들로 크게 에일리어스되어 있다. "post-decimation Nyquist rate"라고도 칭하는 디멀티플렉서 샘플링 레이트가 2FS이라는 점에 주목하길 바란다. 이 예에서, 포스트 데시메이션 나이퀴스트 레이트는 48MHz이다. 이처럼, 단일 채널에서, 다수의 에일리어스 이미지가 그 단일 채널의 대역폭내로 폴딩된다(folded). 특히, 도 8에 도시한 스펙트럼은 도 9에 다시 도시되어 폴딩 전의 에일리어스 이미지들을 가리킨다. 이들 에일리어스 이미지 각각을 폴드(fold)라 칭하며, 도 9에는 9개의 폴드가 존재하는 것으로 도시되어 있다. 폴드(Fold 0)는 트랜스폰더 채널 제로(0)에 대응한다. 이 폴드는 채널(Ch)의 양의 이미지 및 음의 이미지 모두를 포함한다. 폴드(Fold 1H)는 트랜스폰더 채널들(Ch1, Ch2)의 양의 이미지에 대응하고, 폴드(Fold 1L)는 Ch1 및 Ch2의 음의 이미지에 대응한다. 유사하게, 나머지 폴드들이 도 9에서 가리키는 바와 같이 도시되어 있다. Ch0처럼, 폴드 4(Fold 4)는 트랜스폰더 채널(7; CH7)의 양 및 음의 이미지들을 나타낸다는 점에 주목하길 바란다. 이제, 2FS의 포스트-데시메이션 나이퀴스트 레이트는 이들 폴드를 생성할 뿐만 아니라 이들 폴드 각각의 이미지들을 주파수 범위(-FS 내지 +FS) 내로 이동한다. 다시 말하면, 이들 9개의 폴드 각각은, Ch0로 지정된 단일 채널의 2면 대역폭 내로 폴딩된다. 48MHz의 포스트-데시메이션 나이퀴스트 레이트 내에서 폴드(Fold 0)가 완벽하게 지원된다는 것을 도 9로부터 알 수 있다. 이처럼, (상기한) 재결합에 후속하여, 채널 리젝터의 채널 리젝션 기능은 영향을 끼치지 않고 채널 리젝터는 간단하게 유사 기저대역 신호를 기저대역으로 복조하여 Ch0과 관련된 비트 스트림을 복구한다. 유사하게, 폴드(Fold 4)는 포스트-데시메이션 샘플링 레이트에 의해 완벽하게 지원되는 주파수 범위(-FS 내지 +FS)로 번역되고, 채널 리젝터의 복조 기능은 Ch7과 관련된 비트 스트림을 제공한다. 그러나, 나머지 폴드들의 각각은 기수-우수 채널 쌍을 갖는다. 이처럼, 상기한 채널 리젝터는 기수-우수 쌍을 위한 개별적인 트랜스폰더 채널들을 복구하는데 사용된다. 예를 들어, 폴드(Fold 1H)는, Ch1이 주파수 범위(-FS 내지 0)에 있고 Ch2가 (0 내지 FS)에 있도록 주파수 범위(-FS 내지 +FS)로 하향 이동된다(moved down). 이처럼, 재결합에 후속하여, 그리고 상기한 바와 같이, 채널 리젝터는, Ch2와 관련된 비트 스트림을 복구하기 위해 Ch1의 음의 이미지를 리젝트하는데 사용된다. 유사하게, 폴드(Fold 1L)는, Ch2가 주파수 범위(-FS 내지 0)에 있고 Ch1이 (0 내지 FS)에 있도록 주파수 범위(-FS 내지 +FS)로 상향 이동된다(moved up). 이처럼, 재결합에 후속하여, 채널 리젝터는 Ch1과 관련된 비트 스트림을 복구하기 위해 Ch2의 음의 이미지를 리젝트하는데 사용된다.
도 10을 참조하면, 본 발명의 원리에 따른 예시적인 수신기(200)가 도시되어 있다. 수신기(200)는 저 노이즈 블록(LNB; 205), 아날로그 대 디지털 변환기(A/D; 210), 멀티 채널 튜너(215), 및 브로드캐스트 채널 분배기(240)를 포함한다. 하나 이상의 위성(도시하지 않음)은 동일한 극에서 상이한 트랜스폰더들과 관련된 상이한 주파수 대역들(또는 주파수 채널들)에서 복수의 다운링크 무선 주파수(RF) 신호(201)를 전송한다. RF 신호(201)는 예를 들어 17 GHz의 주파수 범위에 있을 수 있다. 예시적으로, RF 신호(201)는 N개의 인접하는 주파수 채널들을 포함하며, 이들 채널의 중심 주파수는 각각 F0 내지 FN -1이다. 채널 스페이싱(FS)은 예시적으로 균등하며 인접하는 중심 주파수들 간의 분리와 동등하다(예를 들어, FS = F2 - F1). 이처럼, 모든 주파수 대역의 전체 대역폭(Ftotal)은 NFS와 같다. 각 주파수 채널은 대역폭(Fbw)의 자신의 중심 주파수 (캐리어)에서 변조를 포함하며 x%의 과다 대역폭 및 가드(guard) 대역(Fgb)을 갖고, 여기서, Fbs = (FS - (Fbw[(100+x)/100])이다. 예시를 위해, N=16 이고, FS = 29.164MHz이며, 16개의 트랜스폰더 디지털 위성 시스템(DSS)이라고 가정한다.
다운링크 신호들이 다른 특성들을 포함할 수 있다는 점에 주목하길 바란다. 예를 들어, 채널 스페이싱의 주파수 변이는 필수적으로 제로일 수 있으며 그리고/또는 심볼 타이밍 및 캐리어 오프셋은 채널마다 공통일 수 있다. 이들 특성은 본 발명의 원리를 포함하는 수신기 설계시 이용될 수 있지만, 필요하지는 않다.
RF 신호(201)들은 저 노이즈 블록(LNB; 205)에 적용하기 위해 수신기(200)의 하나 이상의 안테나(도시하지 않음)에 의해 수신된다. 로우 노이즈 블록은 수신된 RF 신호(201)를 다운 시프트 및 필터링하여 신호(206)를 제공하고, 이것은 Ftotal의 모든 채널에 걸쳐 전체 대역폭을 갖는 유사 기저대역 신호이다. 예를 들어, 최저 주파수 채널(예를 들어, 채널(0))은 캐리어(F0 = FS/2)를 갖는다. 이것은 도 11에 또한 도시되어 있으며, 16개의 DSS 채널을 위한 유사 기저대역 신호의 스펙트럼을 도시하고 있다. 신호(206)는 A/D 변환기(210)를 통해 아날로그 도메인으로부터 디지털 도메인으로 변환되고, 이것은 멀티채널 나이퀴스트 레이트 이상인 샘플링 레이트(Fsamp)로 신호(206)를 샘플링한다. 예시적으로, Fsamp = 2Ftotal이고, 즉, 샘플링 레이트가 모든 주파수 채널에 걸쳐 전체 대역폭의 2배이다. 즉, Fsamp = 2NFS이다. 이 예에서, Fsamp = 933.12 MHz이다. AD(210)는 신호(214)를 제공하고, 이 신호는 복수의 트랜스폰더 채널을 나타내는 샘플들의 이산 시간 시퀀스이다.
신호(214)는 본 발명의 원리에 따라 멀티 채널 소거 튜너(215)에 인가되며, 이것은 신호(214)를 처리하여 비트 스트림(231-1 내지 231-L; 여기서 1 < L < N(추가 후술함))으로 표현되는 바와 같이 2개 이상의 트랜스폰더 채널로부터의 다수의 동시 비트 스트림을 제공한다.
이 동시 비트 스트림들은, 비트 스트림 각각을 처리하여 가상 채널(240-1 내지 240-K; 여기서 K > 1)과 관련된 데이터를 제공하는 브로드캐스트 채널 분배기(240)에 인가된다는 점에 주목하길 바란다. 예를 들어, 브로드캐스트 채널 분배기(240)는 예를 들어, 상기한 MPEG-2 시스템 표준 ISO/IEC 13818-1에 따라 인코딩된 비트 스트림 각각을 디코딩한다. 이처럼, 이들 가상 채널 각각은 콘텐츠 및/또는 서비스를 나타내며, 예를 들어, 오디오, 비디오 (예를 들어, 선택한 영화), 전자 프로그래밍 가이드 등을 나타낸다. 이처럼, 개별적인 신호들(240-1 내지 240-K)로 도시되어 있지만, 이들 신호중 하나 이상이 브로드캐스트 매체, 예를 들어, 케이블 상에서 또는 (Wi-Fi(Wireless Fidelity)와 같은) 무선을 통해 전송용으로 함께 멀티플렉싱될 수 있다는 점을 이해해야 한다. 설명의 편의상, 콘텐츠 및/또는 서비스 선택을 특정하는 브로드캐스트 채널 분배기(240)로의 다른 출력 신호들은 도시하지 않았다. 유사하게, 콘텐츠/서비스를 전달하는 다른 회로부도, 수신기(200)의 일부일 수 있으며 일부가 아닐 수도 있어, 도시하지 않았다.
도 12를 참조하면, 멀티 채널 소거 튜너(215)를 위한 본 발명의 원리에 따른 예시적인 실시예가 도시되어 있다. 멀티 채널 소거 튜너(215)는, 디멀티플렉서(demux; 220), 유한 임펄스 응답(FIR) 필터(225-1 내지 225-N)를 포함하는 필터 뱅크(225), 변환 소자(230), 및 채널 리젝터(235)를 포함한다. 디멀티플렉서(220)는 샘플링 레이트(FF)(또는, 포스트-데시메이션 샘플링 레이트)에서 신호(214)를 샘플링하여 다수의 데시메이션 샘플 스트림을 필터 뱅크(225)에 제공한다. 예시적으로, 이 예에서, 디멀티플렉서(220)의 샘플링 레이트(FF)은 나이퀴스트 레이트(2NFS)의 1/Nth이며, 여기서 N은 채널 수이다. 상기한 바와 같이,이들 데시메이션 샘플 스트림 각각은 모든 트랜스폰더 채널들의 이미지들로 에일리어스된다. 디멀티플렉서(220)가 신호(214)를 샘플링하고 있기 때문에, 디멀티플렉서(220)에 의해 제공되는 다양한 데시메이션 샘플 스트림들이 시간에 따라 시프트된다. 즉, 디멀티플렉서(220)는 타임 오프셋(TF, 여기서, TF = 1/FF)을 도입한다. 이처럼, 필터 뱅크(225)는 디멀티플렉서(220)로부터 제공되는 데시메이션 샘플 스트림들에 차분 지연들을 인가하여, 변환 소자(230)가 N개의 데시메이션 샘플들을 동시에 처리하도록 데시메이션 샘플들을 시간 정렬한다. 예를 들어, FIR(225-1)은 (FIR(225-N)의 제로 차분 지연이라 칭하는) (N-1)TF의 지연을 자신의 수신 샘플 스트림에 인가한다. 유사하게, FIR(225-2)는 (N-2)TF의 차분 지연을 자신의 수신 샘플 스트림에 인가하고, Nth 필터, 즉, FIR(225-N)는 차분 지연을 자신의 수신 샘플 스트림에 인가하지 않는다. 이러한 방식으로, 필터 뱅크(225)에 의해 제공되는 그 결과의 샘플링 레이트는 변환 소자(230)에 의한 프로세싱을 위해 시간 정렬된다. 환언하면, 특정 시간(tp)에서, 필터 입력 벡터가 변환 소자(230)로의 적용을 위해 형성된다. 이 필터 입력 벡터는 특정 샘플링 시간에서 데시메이션 샘플 스트림 각각으로부터 하나의 샘플을 포함한다. 필터 입력 벡터는 도 12에 도시된 바와 같이 샘플(F1 내지 FN)을 포함한다. 도시된 바와 같이, 각 필터의 대역폭은 2FS이다.
필터 입력 벡터는 변환 소자(230)에 인가된다. 변환 소자는 각각의 특정 데시메이션 샘플 스트림에 대하여 변환 동작을 수행한다. 즉,
Figure 112005062835856-pct00013
여기서, H는 (후술하는) 변환 매트릭스이고, F는 필터 입력 벡터이며, OC는 출력 베터로서 그 요소들은 각각의 N 트랜스폰더 채널을 나타낸다. 이에 관련하여, H는 원치않는 트랜스폰더 채널을 나타내는 에일리어스를 소거하고 전술한 바와 같이 수많은 재결합자의 사용을 요구하지 않고 원하는 트랜스폰더 채널에 대응하는 컴포넌트를 보강하는 임의의 변환 매트릭스일 수 있다.
그러나, 본 발명의 일 양상에 따라, 변환 소자(230)는, 원치않는 트랜스폰더 채널을 나타내는 에일리어스를 소거하고 바람직한 트랜스폰더 채널에 대응하는 컴포넌트를 강화할 때 변환 소자(230)에 의해 수행되는 (a) 동작의 수; (b) 단위 시 간 당 최소 동작 및 (c) 복소 수학(실수 및 허수 컴포넌트)의 양에 관한 트레이드오프를 해결한다. 이와 같이, 변환 매트릭스(H)은 하기의 등식에 도시된 바와 같이, 전술한 트레이드오프를 해결하기 위한 많은 매트릭스를 포함한다:
Figure 112005062835856-pct00014
N = 16에 대하여, 변환 매트릭스(H)을 포함하는 매트릭스가 도 13에 더 도시되어 있다. 도 13에서는 매트릭스(H2, H4 및 H6)에 관하여 속기 형태의 기호가 사용되어 있다. 특히, 기호 "Diag"는, 매트릭스가 당업계에 공지된 바와 같은 매트릭스의 대각형태, 즉, 매트릭스(H2, H4 및 H6)에 지시된 값은 각 매트릭스의 대각선에 있고 모든 다른 매트릭스 요소는 0 값을 갖는다는 것을 의미한다. 도 13에서 인지할 수 있는 바와 같이, 매트릭스(H2 및 H4)은, 전술한 바와 같이, 원치않는 트랜스폰더 채널의 에일리어스를 소거하고 바람직한 트랜스폰더 채널에 대응하는 컴포넌트를 강화하는데 사용되는 복소 가중 팩터를 포함한다.
도 13에서 추가로 인지할 수 있는 바와 같이, 본 발명의 일 양상에 따라, 변환 매트릭스(H)은 희소 매트릭스 인수 분해(sparse matrix factorization)이다. 본 명세서에서 사용되는 바와 같이, 희소 매트릭스는 도 13에 도시된 매트릭스 각각에 있는 0 값의 우세를 말한다. 이것은 바람직하게도 단지 28개의 실수 곱(multipies) 및 70개의 실수 합(additions)을 필요로 한다. 사실상, 모든 곱은 (당업계에 공지된 바와 같이, 예를 들면, 합의 곱 및 카노닉(canonic) 사인 디지트 용으로 사용되는) 보다 적은 승수(multiplier-less) 구현 기술을 가능하게 하는 상수이다. 결과적으로, 변환 소자(230)는 FPGA(field programmable gate array)를 사용하는 전술한 매트릭스 처리를 수행하도록 예시적으로 구현될 수 있다. 16 미만의 채널, 예를 들면, 단지 4개의 쳐널이 동시에 디코딩될 필요가 있으면, 도 13에 도시된 매트릭스는 필요한 계산의 수를 더 저감할 수 있다는 것을 주목해야 한다..
상기 수학식 12에 따라, 전술한 16 DSS 채널을 위해 도 14에 예시적 수학식이 도시되어 있다. 도 14에 도시된 출력 벡터(OC)는 동일 대역폭으로 폴딩되는, 예를 들면, 트랜스폰더 채널
Figure 112005062835856-pct00015
(네거티브 주파수) 및 채널 2(포지티브 주파수)에 대응하는 출력인 2행 1열등 많은 기수-우수 채널 쌍을 포함할 수 있다. 전술한 예에서, 이것은 도 9의 폴드 1H에 관한다. 이와 같이, 전술한 채널 리젝터(235)는 또한 각각의 트랜스폰더 채널을 복구하기 위한 채널 쌍을 필요로 한다. 개별적으로 도시되었지만, 채널 리젝터는 변환 소자(230)의 일부로서 포함될 수 있다.
기타 희소 매트릭스 인수분해는 본 발명의 개념에 따라 정의될 수 있다는 것을 주목해야 한다. 예를 들면, 고속 푸리에 변환(FFT) 알고리즘을 사용하여 다른 희소 인수분해 매트릭스를 제공할 수 있다. 이것은 도 15에 도시되어 있고, 다음의 수학식으로 표시된다:
Figure 112005062835856-pct00016
여기서, 다시, H는 변환 매트릭스이고, F는 필터 입력 벡터이며, OC는 출력 벡터로서 그의 요소는 N개의 트랜스폰더 채널 각각을 나타낸다. 상기 예에서, H는 도 15에 도시된 매트릭스 H11 및 H10을 포함하고, 여기서,
Figure 112005062835856-pct00017
,
여기서, FFT(16)는 16차의 FFT 매트릭스이다. FFT 매트릭스의 형성은 당업계에 공지되어 있다. 다시, 출력 벡터는 동일 대역폭으로 폴딩되는 기수-우수 채널 쌍을 포함한다는 것을 인지할 수 있다. 이와 같이, 전술한 채널 리젝터(235)는 또한 각각의 트랜스폰더 채널을 복구하기 위한 채널 쌍을 필요로 할 수도 있다. 전술한 FFT를 사용한다는 것은 필터 입력 벡터가 실수 값이라는 것을 가정한 것이다. 그러나, FFT를 사용함으로써 추가의 트레이드 오프가 발생할 수 있다. 특히, 모든 동작이 실수 값 신호보다는 복소값 신호에 대하여 구현되는 경우, 두개의 연속 필터 뱅크 출력은 복소 입력을 생성하기 위해 사용될 수 있다(제1 출력은 실수부로서 제공되는 반면, 제2 출력은 허수부로서 제공된다). 등가적으로, 변환 소자(230)는 매 두개의 클럭 펄스마다 동작한다. 제1 클록 펄스 시에, 필터 입력 벡터를 사용하여 실수부를 형성하는 바면, 제2 클록 펄스 시에, 필터 입력 벡터를 사용하여 허수부를 형성한다. 이와 같이, FFT의 한 적용예에서는 16개의 트랜스폰더 채널 각각에 대하여 두개의 복소 출력 샘플을 계산할 수 있다. 이것은 FFT 적용마다 보다 많은 동작을 요구하지만, 단지 절반의 단위 시간당 FFT를 필요로 한다. 그 결과, 전력을 절약할 수 있거나 하드웨어 리소스를 재사용할 수 있게 된다. 그러한실시예는 다음의 수학식을 도시하는 도 16에 도시되어 있다:
Figure 112005062835856-pct00018
여기서, 다시, H는 변환 매트릭스이고, F'은 필터 입력 벡터이지만 두개의 새플 주기에 걸쳐 누산된 입력 신호를 구비하며, X는 출력 벡터로서, 그 요소는 N개의 트랜스폰더 채널 각각을 나타낸다. 본 예에서, H는 도 16에 도시된 매트릭스 H12 및 C(16)을 포함하며, 여기서,
Figure 112005062835856-pct00019
이고,
H1, H3, H5, H7 및 H8의 값은 도 13에 도시되어 있다. 특히, 우수 클록에서,
Figure 112005062835856-pct00020
이고, 기수 클록에서,
Figure 112005062835856-pct00021
이다.
다시, 출력 벡터 OC는 동일 대역폭으로 폴딩되는 기수-우수 채널 쌍을 포함 한다. 이와 같이, 전술한 채널 리젝터(235)는 또한 각각의 트랜스폰더 채널을 복구하기 위해 그 채널 쌍에 대하여 필요하다.
하나의 추가의 형태인 이산 푸리에 변환(DFT)의 장점은, 질제 입력(전체 레이트에서)에 대하여 복수 주파수 출력의 최종 도출이 이루어질 때까지 모든 연산이 실수라는 것이다(즉, 복소 연산은 없지만 복소 출력 신호가 존재한다는 것이다). 이와 관련해서, 원치않는 트랜스폰더 채널을 나타내는 에일리어스를 소거하고 바람직한 트랜스폰더 채널에 대응하는 컴포넌트를 강화하기 위해 변환 사용의 또 다른 설명은 공지된 하틀리(Hartely) 기반 DFT이다. 전체 수학식이 도 17 내지 22에 도시되어 있다. 각 도는 수학식의 개별적인 단계를 나타낸다. 제1 단계는 도 17에 도시되어 있으며 최종 단계는 도 22에 도시되어 있다. 이 고속 하틀리 기반 DFT는 36번의 승산 및 100번의 가산을 필요로 한다(16번의 실수 입력 및 16번의 복소수 입력). 도 17 및 도 20에서 간단한 표기들을 다양한 단계에서 사용하도록 규정되어 있음에 주목하길 바란다. 보다 큰 채널 카운트 튜너를 위해, 고속 하틀리 기반 DFT는 풀 레이트 FFT 타입 실시예보다 효율적이어야 한다. 상기한 바와 같이, 출력 벡터(OC)는 동일한 대역폭 내로 폴딩되는 기수-우수 채널 쌍을 포함한다. 이처럼, 그 채널 쌍이 각각의 트랜스폰더 채널을 복구하도록 상기한 채널 리젝터(235)도 필요하다.
상기한 바와 같이, 변환 소자는 FPGA와 같은 집적 회로에서 구현될 수 있다. 이처럼, 도 23에 도시한 바와 같이, 상이한 트랜스폰더 채널들로부터의 콘텐츠를 동시 제공하는데 있어서 단일 칩으로 해결이 가능하다. 예시적으로, 집적 회로(400)는, 적어도 변환 소자(330)를 포함하여 이로부터 복수의 가상 채널(240-1 내지 240-K)을 제공할 수 있으며, 여기서 이 가상 채널들의 콘텐츠의 적어도 일부는 상이한 트랜스폰더 채널들로부터 동시에 제공된다. 필요시, 집적 회로(400)는 상기한 바와 같이 채널 리젝터(CR)를 포함할 수 있다.
상기한 바와 같이, 수신기(200)는, 상이한 주파수 채널들 내에 포함된 브로드캐스트 채널 프로그램들이 동시에 액세스될 수 있도록 복수의 주파수 채널이 동시에 튜닝될 수 있게 한다. 또한, 그리고 본 발명의 양태에 따라, 멀티 채널 소거 튜너를 구현하는데 필요한 하드웨어 양이 변환 소자(230)로 표시되는 단일 계산 소자를 이용함으로써 간략화된다.
다른 형태의 LNB 처리를 이용할 수도 있다는 점에 주목하길 바란다. 예를 들어, LNB(205)는 N 채널 대역 상하로 넓은 전이 대역폭(PFS)을 갖는 릴렉스된 명세에 필터링 동작을 수행하여 허용가능한 정지 대역 감쇄에 도달할 수 있고, 여기서 P는 정수이다. 게다가, LNB는 최저 주파수 채널을 스펙트럼 방식으로 이동할 수 있어 대응하는 캐리어(F0)는 [FS/2 + (PFS)]과 동일하다. 이러한 변동으로, A/D 변환기(210)는 샘플링 레이트[2(N+(2P))FS]에서 클록킹되고, 신호 소거 튜닝용으로 사용되는 병렬 경로들의 수는 N+(2P)이다. 필터링에 의해 제거되지 않은 N 채널 대역을 벗어나는 에너지는, 상기한 바와 같이 경쟁 채널들의 에너지를 소거하는 동일한 프로세스의 소거에 의해 제거된다. 이 변동은 LNB(205)가 물리적으로 대형이면 서 손실있는 SAW 필터 대신에 소형이면서 저 성능의 필터를 활용활 수 있게 한다.
유사하게, LNB(205)는, 최고 주파수 대역(즉, FN)의 주파수가 디멀티플렉서 샘플링 레이트(FF)의 우수 폴딩 주파수 상에 배열되도록 신호(206)를 제공할 수 있다. 이러한 기술을, 아래의 수학식 20 또는 21을 만족하는 최고 주파수 채널들에 사용할 수 있다.
Figure 112005062835856-pct00022
이는 2NFS에서의 A/D (210)를 샘플링할 때에 해당하고,
Figure 112005062835856-pct00023
이는 [2(N+(2P))FS]에서 A/D (210)를 샘플링할 때에 해당한다.
유사하게, LNB(205)는, 최저 주파수 채널(즉, Fl)의 주파수가 디멀티플렉서 샘플링 레이트(FF)의 우수 폴딩 주파수 상에 배열되도록 신호(206)를 제공할 수 있다. 이 기술을, 아래의 수학식 22 또는 23을 만족하는 최저 주파수 채널들에 사용할 수 있다.
Figure 112005062835856-pct00024
이는 2NFS에서의 A/D (210)를 샘플링할 때에 해당하고,,
Figure 112005062835856-pct00025
이는 [2(N+(2P))FS]에서 A/D (210)를 샘플링할 때에 해당한다.
또한, A/D(210)의 클록 레이트 상의 제약이 샘플링 레이트 변환기를 포함함으로써 다소 완화될 수 있다는 점에 주목하길 바란다. 후자의 경우는, 필요로 하는 샘플 스페이싱(T)에 부합하지 않는 (균등하거나 균등하지 않은) 일부 샘플링으로부터 도출된 계산 시퀀스를 나타낸다.
또한, 본 발명의 사상이 다수의 채널, 즉, N개 챈러에 의한 데시메이션의 컨텍스트로 예시되었지만, 다른 데시메이션 값들, 예를 들어, 2N 등을 이용할 수 있다는 점에 주목하길 바란다. 이러한 컨테스트에서, 상이한 트랜스폰더 채널들로부터의 전송 비트 스트림을 동시에 복구하도록 데이메이션 데이터 스트림을 필터링 및 소거하는 것이 필요할 수 있다.
또한, 위성 분배의 컨텍스트로 설명하였지만, 본 발명의 사상은 이에 제한되지 않으며 무선 및/또는 유선이든 다른 분배 메카니즘에도 적용된다는 점에 주목하길 바란다. 예를 들어, 본 발명은 케이블, 지상 네트워크 또는 (브로드캐스트 네 트워크 및/또는 상업 네트워크와 같은) 다른 네트워크에 적용가능하다.
이처럼, 상기한 설명은 본 발명의 원리를 예시할 뿐이며 이에 따라 당업자라면 본 명세서에서 명확하게 설명하진 않았지만 본 발명의 사상 및 범위 내에서 다양한 대체 구성을 발명하고 본 발명의 원리를 구현할 수 있다는 점을 인식할 수 있다. 예를 들어, 개별적인 기능성 요소들의 컨텍스트로 예시되어 있지만, 이들 기능성 요소들은 하나 이상의 집적 회로(ICs) 상에서 구현될 수 있다. 유사하게, 개별적인 요소들로 도시되어 있지만, 도 10 및 12의 요소들의 임의의 요소들(예를 들어, 215 및/또는 240) 또는 모두가 저장 프로그램 제어(stored-program-controlled) 프로세서 내에 구현될 수 있다. 따라서, 청구범위에서 한정한 바와 같이 본 발명의 사상 및 범위로부터 벗어나지 않고서 예시한 실시예들에 다양한 수정을 행할 수 있으며 다른 구성들을 발명할 수 있다는 것을 이해할 수 있다.

Claims (28)

  1. 수신기로서,
    각각이 상이한 비트 스트림을 전달하는 복수의 상이한 주파수 광대역 채널을 갖는 신호를 제공하는 수신기부; 및
    상기 복수의 상이한 주파수 광대역 채널 중 적어도 두개의 채널로부터의 상이한 비트 스트림들을 복구하고 또한 상기 복구된 상이한 비트 스트림들을 동시에 제공하기 위해 상기 신호에 대하여 동작가능한 신호 소거 튜너
    를 포함하는 수신기.
  2. 제1항에 있어서,
    상기 신호 소거 튜너는,
    상기 신호를 샘플링하여 다수의 데시메이팅된(decimated) 샘플 스트림을 제공하는 샘플러; 및
    상기 복구된 상이한 비트 스트림들을 제공하기 위해 상기 다수의 데시메이팅된 샘플 스트림들에 대하여 동작가능한 변환 소자를 포함하는
    수신기.
  3. 제2항에 있어서,
    상기 샘플러는,
    상기 신호를 상기 다수의 데시메이팅된 샘플 스트림이 되도록 디멀티플렉싱하는 디멀티플렉서; 및
    상기 다수의 데시메이팅된 샘플 스트림을 시간 정렬하여 상기 변환 소자에 적용하기 위한 필터 뱅크를 포함하는
    수신기.
  4. 제2항에 있어서,
    변환 후 기수-우수(odd-even) 주파수 채널 쌍들을 분리하여 상기 복구된 상이한 비트 스트림들 중 적어도 일부를 제공하기 위한 적어도 하나의 채널 복구 소자를 더 포함하는 수신기.
  5. 제2항에 있어서,
    상기 변환 소자는 희소 매트릭스 인수분해(sparse matrix factorization)를 이용하여 상기 다수의 데이메이팅된 샘플 스트림에 대해 매트릭스 기반 프로세싱을 수행하는 수신기.
  6. 제2항에 있어서,
    상기 변환 소자는 고속 푸리에 변환을 이용하여 상기 다수의 데시메이팅된 샘플 스트림들에 대해 매트릭스 기반 프로세싱을 수행하는 수신기.
  7. 제2항에 있어서,
    상기 변환 소자는 하틀리(hartley) 기반 이산 푸리에 변환을 이용하여 상기 다수의 데시메이팅된 샘플 스트림들에 대해 매트릭스 기반 프로세싱을 수행하는 수신기.
  8. 제1항에 있어서,
    상기 복구된 상이한 비트 스트림들로부터 다수의 가상 채널을 제공하기 위한 브로드캐스트 채널 분배기를 더 포함하는 수신기.
  9. 위성 수신기로서,
    복수의 상이한 트랜스폰더 채널 - 각각의 트랜스폰더 채널은 비트 스트림을 전달함 - 을 나타내는 신호를 수신하기 위한 저 노이즈 블록 및 상기 복수의 상이한 트랜스폰더 채널의 총 대역폭에 관련된 나이퀴스트 레이트보다 크거나 또는 그와 동등한 샘플 레이트에서 발생하는 샘플들의 시퀀스를 나타내는 데이터 신호를 제공하기 위한 아날로그 대 디지털 변환기;
    N개의 데시메이팅된 데이터 스트림을 제공하기 위해 상기 데이터 신호를 샘플링하는 샘플러 - 여기서, N > 1-; 및
    상기 복수의 상이한 트랜스폰더 채널 중 적어도 두개의 채널로부터의 비트 스트림들을 나타내는 적어도 두개의 출력 신호를 동시에 제공하기 위해 상기 N개의 데시메이팅된 데이터 스트림에 대하여 동작가능한 변환 소자
    를 포함하는 위성 수신기.
  10. 제9항에 있어서,
    상기 샘플러는,
    상기 신호를 상기 다수의 데시메이팅된 데이터 스트림이 되도록 디멀티플렉싱하는 디멀티플렉서; 및
    상기 다수의 데시메이팅된 데이터 스트림을 시간 정렬하여 상기 변환 소자에 적용하기 위한 필터 뱅크를 포함하는
    위성 수신기.
  11. 제9항에 있어서,
    기수-우수 트랜스폰더 채널 쌍들을 분리하여 상기 비트 스트림들 중 적어도 하나의 비트 스트림을 제공하기 위해 상기 적어도 두개의 출력 신호 중 적어도 하나의 출력 신호에 대하여 동작가능한 적어도 하나의 채널 복구 소자를 더 포함하는 위성 수신기.
  12. 제9항에 있어서,
    상기 변환 소자는 희소 매트릭스 인수분해를 이용하여 상기 다수의 데시메이팅된 데이터 스트림에 대해 매트릭스 기반 프로세싱을 수행하는 위성 수신기.
  13. 제9항에 있어서,
    상기 변환 소자는 고속 푸리에 변환을 이용하여 상기 다수의 데시메이팅된 데이터 스트림에 대해 매트릭스 기반 프로세싱을 수행하는 위성 수신기.
  14. 제9항에 있어서,
    상기 변환 소자는 하틀리 기반 이산 푸리에 변환을 이용하여 상기 다수의 데시메이팅된 데이터 스트림에 대해 매트릭스 기반 프로세싱을 수행하는 위성 수신기.
  15. 제9항에 있어서,
    상기 적어도 두개의 비트 스트림으로부터 다수의 가상 채널을 제공하기 위한 브로드캐스트 채널 분배기를 더 포함하는 위성 수신기.
  16. 복수의 트랜스폰더 채널로부터 신호들을 수신하는 위성 수신기용 집적 회로로서,
    상기 복수의 트랜스폰더 채널 중 적어도 두개의 채널로부터의 비트 스트림들을 나타내는 적어도 두개의 신호를 동시에 제공하기 위해 복수의 데이터 스트림에 대하여 동작가능한 변환 소자 - 상기 데이터 스트림들 각각은 상기 복수의 트랜스폰더 채널의 이미지들을 전달함 - ; 및
    상기 적어도 두개의 비트 스트림으로부터 다수의 가상 채널을 제공하는 브로드캐스트 채널 분배기
    를 포함하는 위성 수신기용 집적 회로.
  17. 제16항에 있어서,
    기수-우수 트랜스폰더 채널 쌍들을 분리하여 상기 비트 스트림들 중 적어도 하나의 비트 스트림을 제공하기 위해 상기 적어도 두개의 신호 중 적어도 하나의 신호를 프로세싱하는 적어도 하나의 채널 복구 소자를 더 포함하는 위성 수신기용 집적 회로.
  18. 제16항에 있어서,
    상기 변환 소자는 희소 매트릭스 인수분해를 이용하여 상기 복수의 데이터 스트림에 대해 매트릭스 기반 프로세싱을 수행하는 위성 수신기용 집적 회로.
  19. 제16항에 있어서,
    상기 변환 소자는 고속 푸리에 변환을 이용하여 상기 복수의 데이터 스트림에 대해 매트릭스 기반 프로세싱을 수행하는 위성 수신기용 집적 회로.
  20. 제16항에 있어서,
    상기 변환 소자는 하틀리 기반 이산 푸리에 변환을 이용하여 상기 복수의 데이터 스트림에 대해 매트릭스 기반 프로세싱을 수행하는 위성 수신기용 집적 회로.
  21. 수신기에서의 이용 방법으로서,
    각각이 상이한 비트 스트림을 전달하는 복수의 상이한 주파수 광대역 채널을 갖는 신호를 제공하는 단계;
    상기 복수의 상이한 주파수 광대역 채널 중 적어도 두개의 채널로부터의 상이한 비트 스트림들을 복구하기 위해 상기 신호에 대하여 신호 소거를 수행하는 단계; 및
    상기 복구된 상이한 비트 스트림들을 동시에 제공하는 단계
    를 포함하는 수신기에서의 이용 방법.
  22. 제21항에 있어서,
    상기 신호 소거 수행 단계는,
    다수의 데시메이팅된 샘플 스트림을 제공하기 위해 상기 신호를 샘플링하는 단계; 및
    상기 상이한 비트 스트림들을 복구하기 위해 상기 다수의 데시메이팅된 샘플 스트림에 대해 변환 기반 프로세싱을 수행하는 단계를 포함하는
    수신기에서의 이용 방법.
  23. 제22항에 있어서,
    상기 변환 기반 프로세싱 수행 단계는 상기 상이한 비트 스트림들 중 적어도 하나의 비트 스트림을 복구하기 위해 기수-우수 주파수 채널 쌍들을 분리하는 단계를 포함하는 수신기에서의 이용 방법.
  24. 제22항에 있어서,
    상기 샘플링 단계는,
    상기 신호를 상기 다수의 데시메이팅된 샘플 스트림이 되도록 디멀티플렉싱하는 단계; 및
    상기 다수의 데시메이팅된 샘플 스트림을 시간 정렬하는 단계를 포함하는 수신기에서의 이용 방법.
  25. 제22항에 있어서,
    상기 변환 기반 프로세싱 수행 단계는 희소 매트릭스 인수분해를 이용하여 상기 다수의 데시메이팅된 샘플 스트림에 대해 매트릭스 기반 프로세싱을 수행하는 수신기에서의 이용 방법.
  26. 제23항에 있어서,
    상기 변환 기반 프로세싱 수행 단계는 고속 푸리에 변환을 이용하여 상기 다수의 데시메이팅된 샘플 스트림에 대해 매트릭스 기반 프로세싱을 수행하는 수신기에서의 이용 방법.
  27. 제24항에 있어서,
    상기 변환 기반 프로세싱 수행 단계는 하틀리 기반 이산 푸리에 변환을 이용하여 상기 다수의 데시메이팅된 샘플 스트림에 대해 매트릭스 기반 프로세싱을 수행하는 수신기에서의 이용 방법.
  28. 제25항에 있어서,
    상기 복구된 상이한 비트 스트림들로부터 다수의 가상 채널을 제공하는 단계를 더 포함하는 수신기에서의 이용 방법.
KR1020057020747A 2003-05-02 2004-04-30 변환 기반 에일리어스 소거 멀티 채널 튜너 KR101043529B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/428,973 2003-05-02
US10/428,973 US7292638B2 (en) 2003-05-02 2003-05-02 Transform-based alias cancellation multi-channel tuner

Publications (2)

Publication Number Publication Date
KR20060010775A KR20060010775A (ko) 2006-02-02
KR101043529B1 true KR101043529B1 (ko) 2011-06-23

Family

ID=33310517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057020747A KR101043529B1 (ko) 2003-05-02 2004-04-30 변환 기반 에일리어스 소거 멀티 채널 튜너

Country Status (9)

Country Link
US (1) US7292638B2 (ko)
EP (1) EP1620983B1 (ko)
JP (1) JP2006526360A (ko)
KR (1) KR101043529B1 (ko)
CN (1) CN1826748A (ko)
BR (1) BRPI0409892A (ko)
MX (1) MXPA05011646A (ko)
MY (1) MY137095A (ko)
WO (1) WO2004100434A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0318386D0 (en) * 2003-08-06 2003-09-10 Koninkl Philips Electronics Nv A method of procesing a sampled spread spectrum signal stream
EP1617338B1 (en) * 2004-06-10 2009-12-23 Panasonic Corporation System and method for run-time reconfiguration
GB2423205A (en) * 2005-02-10 2006-08-16 Zarlink Semiconductor Ltd Multi-channel tuner
DE602006012823D1 (de) * 2005-05-04 2010-04-22 Thomson Licensing Vorrichtung und verfahren zum neusynthetisieren von signalen
US8098612B2 (en) * 2007-05-21 2012-01-17 Spatial Digital Systems, Inc. Apparatus and method for remote beam forming for satellite broadcasting systems
US9131265B2 (en) * 2011-05-19 2015-09-08 Maxlinear, Inc. Method and system for providing satellite television service to a premises
US10230424B2 (en) * 2013-09-23 2019-03-12 Maxlinear, Inc. Microwave backhaul system supporting multiple installation configurations
KR101406580B1 (ko) 2014-03-12 2014-06-11 강창식 향상된 지진 정보 획득이 가능한 지진 기록계의 필터부 설계 시스템 및 설계 방법
CN110456184B (zh) * 2019-07-17 2021-05-18 广东纳睿雷达科技股份有限公司 一种一分多端口网络测量方法、系统、装置及存储介质
US11249684B2 (en) * 2020-05-22 2022-02-15 Raytheon Company Computation of solution to sparse matrix

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007880A (ja) 1999-05-10 2001-01-12 Trw Inc デジタル復調器における直交チャネライザ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2066540C (en) 1991-06-13 1998-01-20 Edwin A. Kelley Multiple user digital receiving apparatus and method with time division multiplexing
CA2066851C (en) 1991-06-13 1996-08-06 Edwin A. Kelley Multiple user digital receiver apparatus and method with combined multiple frequency channels
US5629736A (en) 1994-11-01 1997-05-13 Lucent Technologies Inc. Coded domain picture composition for multimedia communications systems
JP3158932B2 (ja) 1995-01-27 2001-04-23 日本ビクター株式会社 信号符号化装置及び信号復号化装置
US6473409B1 (en) 1999-02-26 2002-10-29 Microsoft Corp. Adaptive filtering system and method for adaptively canceling echoes and reducing noise in digital signals
JP2001111906A (ja) * 1999-10-08 2001-04-20 Matsushita Electric Ind Co Ltd デジタル放送受信機
JP4682448B2 (ja) * 2001-05-25 2011-05-11 株式会社豊田中央研究所 受信装置
US6704372B2 (en) * 2001-09-18 2004-03-09 Broadlogic Network Technologies Inc. Digital implementation of multi-channel demodulators

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007880A (ja) 1999-05-10 2001-01-12 Trw Inc デジタル復調器における直交チャネライザ

Also Published As

Publication number Publication date
KR20060010775A (ko) 2006-02-02
WO2004100434A2 (en) 2004-11-18
JP2006526360A (ja) 2006-11-16
MXPA05011646A (es) 2006-04-27
EP1620983A2 (en) 2006-02-01
US20040218681A1 (en) 2004-11-04
EP1620983B1 (en) 2014-04-30
EP1620983A4 (en) 2010-03-24
MY137095A (en) 2008-12-31
US7292638B2 (en) 2007-11-06
WO2004100434A9 (en) 2005-12-15
WO2004100434A3 (en) 2006-02-16
CN1826748A (zh) 2006-08-30
BRPI0409892A (pt) 2006-05-23

Similar Documents

Publication Publication Date Title
KR100927666B1 (ko) 다중 채널 복조기의 디지털 구현 회로 및 방법
CA2061685C (en) Apparatus for and method of digital signal processing
JP4373225B2 (ja) 多チャネル信号受信器
EP2351232B1 (en) Multi-channel receiver and reception method
KR100540351B1 (ko) 디지털 채널화 및 역채널화 방법 및 장치
EP1030458A2 (en) Wideband parallel processing digital tuner
KR101043529B1 (ko) 변환 기반 에일리어스 소거 멀티 채널 튜너
GB2258104A (en) Digital receiver with multiple channels translated simultaneously into adjacentif slots
Harris et al. Polyphase analysis filter bank down-converts unequal channel bandwidths with arbitrary center frequencies
JP4620047B2 (ja) 離散コサイン変換を用いたマルチチャンネル・チューナ
CN1545764A (zh) 数字下变频器
Im et al. Implementation of SDR-based digital IF channelizer/de-channelizer for multiple CDMA signals
GB2382506A (en) Communications receiver data processing for quadrature modulated data
Cetinsel et al. On board processor and processing strategies for next generation reconfigurable satellite payloads
KR101259576B1 (ko) Ｂｐｓ 수신장치
Tietche et al. Sparse channelizer for FPGA-based simultaneous multichannel DRM30 receiver
US9306606B2 (en) Nonlinear filtering using polyphase filter banks
Liu et al. FPGA implementation of a reconfigurable channelization for simultaneous multichannel DRM30/FM receiver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee