KR101042147B1 - Superjunction semiconductor device - Google Patents

Superjunction semiconductor device Download PDF

Info

Publication number
KR101042147B1
KR101042147B1 KR1020040020762A KR20040020762A KR101042147B1 KR 101042147 B1 KR101042147 B1 KR 101042147B1 KR 1020040020762 A KR1020040020762 A KR 1020040020762A KR 20040020762 A KR20040020762 A KR 20040020762A KR 101042147 B1 KR101042147 B1 KR 101042147B1
Authority
KR
South Korea
Prior art keywords
pillar
active
edge
region
pillars
Prior art date
Application number
KR1020040020762A
Other languages
Korean (ko)
Other versions
KR20050095385A (en
Inventor
이재길
정진영
장호철
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020040020762A priority Critical patent/KR101042147B1/en
Publication of KR20050095385A publication Critical patent/KR20050095385A/en
Application granted granted Critical
Publication of KR101042147B1 publication Critical patent/KR101042147B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 슈퍼정션 반도체장치는, 둥근 모서리를 갖는 사각 링 형태의 에지 p필러와, 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들이 액티브 n영역들내에 수평방향을 따라 상호 이격되도록 배치되되, 액티브 p필러들의 상단부 및 하단부는 에지 p필러의 상부 및 하부로부터 이격되도록 배치되는 액티브영역과, 그리고 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함한다. 이에 따르면 에지 p필러내의 상부 및 하부에 포함되는 p전하량중 n전하량과의 균형에 기여하지 못하고 남는 p전하량을 제거하거나 n전하량을 보충함으로써 p전하량과 n전하량이 균형을 이루도록 하는 한편, 모서리 부분에서도 보조 p필러를 사용하여 p전하량과 n전하량이 균형을 이루도록 할 수 있다.The superjunction semiconductor device of the present invention is characterized in that a rectangular ring-shaped edge p-pillar having rounded corners and a stripe-shaped active p-pillar in the vertical direction in the area surrounded by the edge p-pillar have a horizontal direction in the active n-regions. The upper and lower portions of the active p-pillars are disposed to be spaced apart from each other, and the active region is spaced apart from the upper and lower portions of the edge p-pillars, and the termination n-pillar and the termination p-pillars are alternately disposed to surround the edge p-pillars. It includes a termination area. According to this, p charges and n charges are balanced by eliminating the remaining p charges or replenishing n charges without contributing to the balance of n charges among the p charges included in the upper and lower portions of the edge p-pillar. An auxiliary p-pillar can be used to balance the amount of p and n charges.

Description

슈퍼정션 반도체장치{Superjunction semiconductor device}Superjunction semiconductor device

도 1은 일반적인 슈퍼정션 반도체장치를 개략적으로 나타내 보인 레이아웃도이다.1 is a layout diagram schematically illustrating a general superjunction semiconductor device.

도 2는 도 1의 슈퍼정션 반도체장치의 모서리 부분 및 상부 일부만을 나타내 보인 도면이다.FIG. 2 is a diagram illustrating only a corner portion and an upper portion of the superjunction semiconductor device of FIG. 1.

도 3은 본 발명의 제1 실시예에 따른 슈퍼정션 반도체장치를 나타내 보인 레이아웃도이다.3 is a layout diagram illustrating a superjunction semiconductor device according to a first embodiment of the present invention.

도 4는 도 3의 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부를 상세하게 나타내 보인 도면이다.FIG. 4 is a detailed view illustrating a part including a corner portion of the superjunction semiconductor device of FIG. 3.

도 5 내지 도 8은 도 4의 슈퍼정션 반도체장치의 다른 실시예들을 나타내 보인 도면들이다.5 to 8 illustrate other embodiments of the superjunction semiconductor device of FIG. 4.

도 9는 본 발명의 제2 실시예에 따른 슈퍼정션 반도체장치를 나타내 보인 도면이다.9 illustrates a superjunction semiconductor device according to a second embodiment of the present invention.

도 10은 도 9의 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부를 상세하게 나타내 보인 도면이다.FIG. 10 is a detailed view illustrating a part including a corner portion of the superjunction semiconductor device of FIG. 9.

도 11 내지 도 14는 도 10의 슈퍼정션 반도체장치의 다른 실시예들을 나타내 보인 도면들이다. 11 to 14 illustrate other embodiments of the superjunction semiconductor device of FIG. 10.                 

도 15는 본 발명의 제3 실시예에 따른 슈퍼정션 반도체장치를 나타내 보인 도면이다.15 illustrates a superjunction semiconductor device according to a third embodiment of the present invention.

도 16은 도 15의 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부를 상세하게 나타내 보인 도면이다.FIG. 16 is a detailed view illustrating a part including a corner portion of the superjunction semiconductor device of FIG. 15.

도 17은 본 발명의 제4 실시예에 따른 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부만을 나타내 보인 도면이다.17 is a view showing only a part including a corner portion of the superjunction semiconductor device according to the fourth embodiment of the present invention.

본 발명은 반도체장치에 관한 것으로서, 보다 상세하게는 교대 도전형의 드리프트층(alternating conductivity type drift layer)을 갖는 슈퍼정션 반도체장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a superjunction semiconductor device having an alternating conductivity type drift layer.

일반적으로 수직형 반도체장치는 상호 대향하는 두 평면위에 전극들을 배치시키는 구조를 갖는다. 이 수직형 반도체장치가 온 되면, 드리프트전류는 수직방향을 따라 흐른다. 수직형 반도체장치가 오프되면, 역바이어스 전압의 인가에 의해 만들어지는 디플리션영역들이 수직방향으로 확대된다. 수직형 반도체장치가 높은 브레이크다운 전압을 갖도록 하기 위해서는 상호 대향하는 전극들 사이의 드리프트층의 재질로서 비저항이 높은 물질을 사용하고, 또한 드리프트층의 두께를 증가시키면 된다. 그러나 이 경우 소자의 온저항도 증대된다는 문제가 발생한다. 소자의 온저항이 증대되면 전도손실(conduction loss)이 증가하고 스위칭속도가 저하되는 등 소자의 동작특성에 나쁜 영향을 끼친다. 소자의 온저항은 소자의 브레이크다운 전압의 2.5승에 비례하여 급격하게 증대된다는 것은 잘 알려져 있는 사실이다.Generally, a vertical semiconductor device has a structure in which electrodes are disposed on two mutually opposing planes. When this vertical semiconductor device is turned on, the drift current flows along the vertical direction. When the vertical semiconductor device is turned off, the depletion regions created by the application of the reverse bias voltage are enlarged in the vertical direction. In order for the vertical semiconductor device to have a high breakdown voltage, a material having a high resistivity may be used as a material of the drift layer between the opposing electrodes, and the thickness of the drift layer may be increased. However, in this case, there arises a problem that the on resistance of the device is also increased. Increasing the on-resistance of the device adversely affects the operation characteristics of the device, such as an increase in conduction loss and a decrease in switching speed. It is well known that the on-resistance of a device increases rapidly in proportion to 2.5 times the breakdown voltage of the device.

이와 같은 문제를 해결하기 위하여 최근 새로운 정션구조를 갖는 반도체장치가 제안된 바 있다. 이 제안된 반도체장치는, 상호 교대로 배치되는 n영역(이하 n필러)과 p영역(이하 p필러)으로 이루어진 교대 도전형의 드리프트층을 포함하는 구조를 갖는다. 이 교대 도전형의 드리프트층은, 소자의 온상태에서는 전류통로로서 이용되고, 소자의 오프상태에서는 공핍된다. 이와 같이 교대 도전형의 드리프트층을 갖는 반도체장치를 "슈퍼정션 반도체장치"라 한다.In order to solve such a problem, a semiconductor device having a new junction structure has recently been proposed. This proposed semiconductor device has a structure including an alternating conductivity type drift layer composed of n regions (hereinafter n pillars) and p regions (hereinafter p pillars) alternately arranged. This alternating conductivity type drift layer is used as a current path in the on state of the element and depleted in the off state of the element. Thus, a semiconductor device having an alternating conductivity type drift layer is called a "superjunction semiconductor device."

도 1은 일반적인 슈퍼정션 반도체장치를 개략적으로 나타내 보인 레이아웃도이다.1 is a layout diagram schematically illustrating a general superjunction semiconductor device.

도 1을 참조하면, 슈퍼정션 반도체장치(100)는, 에지 p필러(120)을 경계로 에지 p필러(120)에 의해 둘러싸이는 액티브영역(110)과, 에지 p필러(120)를 둘러싸는 터미네이션영역(130)을 포함한다. 본 명세서에서는 에지 p필러(120)와 터미네이션영역(130)을 구분하여 설명하고 있지만, 경우에 따라서 에지 p필러(120)는 터미네이션영역(130)에 포함되는 것을 생각할 수도 있다. 에지 p필러(120)는 둥근 모서리를 갖는 사각 링 형태를 갖는다. 액티브영역(110)에서는, 도면에 나타내지 않았지만, 복수개의 액티브 p필러들(미도시)과 액티브 n필러들(미도시)이 수평방향을 따라 상호 교대로 배치된다. 이 액티브 p필러들 및 액티브 n필러들은, 모두 수직방향으로 길게 늘어선 스트라이프 형태를 갖는다. 터미네이션영역(130)에서는, 도면에 나타내지 않았지만, 에지 p필러(120)와 동일한 형태를 갖는 복수개의 터미네이 션 p필러들(미도시)과 터미네이션 n필러들(미도시)이 에지 p필러(120)를 둘러싸면서 상호 교대로 배치된다.Referring to FIG. 1, the superjunction semiconductor device 100 includes an active region 110 surrounded by the edge p-pillar 120 at the edge p-pillar 120 and an edge p-pillar 120. Termination region 130 is included. In the present specification, the edge p-pillar 120 and the termination region 130 are described separately. However, in some cases, the edge p-pillar 120 may be included in the termination region 130. Edge p-pillar 120 has a rectangular ring shape with rounded corners. In the active region 110, although not shown, a plurality of active p-pillars (not shown) and active n-pillars (not shown) are alternately arranged along the horizontal direction. The active p-pillars and the active n-pillars both have a stripe shape extending in the vertical direction. In the termination region 130, although not shown, a plurality of termination p-pillars (not shown) and termination n-pillars (not shown) having the same shape as the edge p-pillar 120 are edge p-pillars 120. ) And are arranged alternately.

이와 같은 슈퍼정션 반도체장치(100)를 설계하는데 있어서, 액티브영역(110)에서보다 터미네이션영역(130)에서의 브레이크다운 전압이 더 크도록 하는 것이 일반적이다. 그 이유는 액티브영역(110)에서보다 터미네이션영역(130)에서 먼저 브레이크다운 현상이 발생하는 것은 바람직한 현상이 아니기 때문이다. 이와 같이 액티브영역(110)에서보다 터미네이션영역(130)에서 더 높은 브레이크다운 전압을 갖도록 하기 위해서, 액티브영역(110)에서의 n전하량과 p전하량이 상대적으로 덜 균형을 이루도록 하고 터미네이션영역(130)에서의 n전하량과 p전하량이 더 균형을 이루도록 한다. 그러나 그 차이는 미세한 차이이며 큰 차이는 아니다. 여하튼 액티브영역(110)과 터미네이션영역(130) 모두 n전하량과 p전하량이 균형을 이뤄서 양호한 브레이크다운 특성을 가져야 한다. 여기서 n전하량과 p전하량이 균형을 이룬다는 것은 n전하량과 p전하량이 실질적으로 동일한 양이라는 의미이다. 그런데 액티브영역(110)과 접하는 에지 p필러(120)의 상부, 하부 및 모서리 부분에서는 n전하량과 p전하량의 불균형이 다른 부분들에 비하여 심하게 나타나며, 그 결과 브레이크다운 특성이 열악해진다는 문제가 있다. 이를 도면을 참조하면서 보다 상세히 설명하면 다음과 같다.In designing such a superjunction semiconductor device 100, it is common to have a greater breakdown voltage in the termination region 130 than in the active region 110. The reason for this is that it is not preferable that the breakdown phenomenon occurs in the termination region 130 before the active region 110. As such, in order to have a higher breakdown voltage in the termination region 130 than in the active region 110, the amount of n charges and the amount of p charges in the active region 110 are relatively less balanced and the termination region 130 may be less balanced. To make n and p charges more balanced. However, the difference is a minute difference and not a big difference. In any case, both the active region 110 and the termination region 130 should have good breakdown characteristics by balancing the amount of n and p charges. Here, the balance of n and p charges means that the n and p charges are substantially the same amount. However, in the upper, lower, and corner portions of the edge p-pillar 120 in contact with the active region 110, an imbalance between the amount of n charges and the amount of p charges appears to be greater than that of other parts, and as a result, the breakdown characteristics become poor. . This will be described in more detail with reference to the drawings.

도 2는 도 1의 슈퍼정션 반도체장치의 모서리 부분 및 상부 일부만을 나타내 보인 도면이다.FIG. 2 is a diagram illustrating only a corner portion and an upper portion of the superjunction semiconductor device of FIG. 1.

도 2를 참조하면, 액티브영역(110)내의 모서리 부분(도면에서 "C"로 나타낸 빗금친 부분), 상부 및 하부를 제외한 나머지 부분에서는 상호 교대로 배치된 액티브 p필러내의 p전하량과 액티브 n필러내의 n전하량이 균형을 이루도록 배치된다. 예컨대 도면에서 "A"로 표시한 단위셀의 경우, 수직중심축을 기준으로 좌측영역(111-1)과 우측영역(111-2)을 갖는 액티브 p필러(111), 액티브 n필러(112) 및 수직중심축을 기준으로 좌측영역(113-1)과 우측영역(113-2)을 갖는 액티브 p필러(113)가 순차적으로 배치된다. 이때 상기 단위셀(A) 내에서의 액티브 p필러(111)의 우측영역(111-2)에서의 p전하량(Qp1)과 액티브 p필러(113)의 좌측영역(113-1)에서의 p전하량(Qp2)의 합(Qp1+Qp2)은, 액티브 p필러들(111, 113) 사이의 액티브 n필러(112) 내의 n전하량(Qn1)과 균형을 이룬다. 이와 같은 전하량 균형은 액티브영역(110) 내의 다른 부분에도 동일하게 적용된다.Referring to FIG. 2, the p charge amount and the active n filler in the active p-pillar are alternately arranged at the corner portion (hatched portion indicated by "C" in the drawing), the upper and lower portions of the active region 110. The n charges within are arranged to be balanced. For example, in the case of the unit cell indicated by "A" in the drawing, the active p-pillar 111, the active n-pillar 112 and the left region 111-1 and the right region 111-2 with respect to the vertical center axis; The active p-pillars 113 having the left region 113-1 and the right region 113-2 are sequentially arranged based on the vertical center axis. At this time, the amount of p charges Qp1 in the right region 111-2 of the active p-pillar 111 and the amount of p-charges in the left region 113-1 of the active p-pillar 113 in the unit cell A is determined. The sum Qp1 + Qp2 of Qp2 is balanced with the amount of n charges Qn1 in the active n pillar 112 between the active p pillars 111 and 113. This charge balance is equally applied to other parts of the active region 110.

터미네이션영역(130)의 경우에도 상호 교대로 배치되는 터미네이션 p필러내의 p전하량과 터미네이션 n필러내의 n전하량이 균형을 이루도록 배치된다. 예컨대 도면에서 "T"로 표시한 단위셀의 경우, 중심축을 기준으로 내측영역(121)과 외측영역(122)을 갖는 에지 p필러(120) 밖으로 터미네이션 n필러(131) 및 터미네이션 p필러(132)가 순차적으로 배치된다. 터미네이션 p필러(132)의 경우에도 중심축을 기준으로 내측영역(132-1)과 외측영역(132-2)을 갖는다. 이때 상기 단위셀(T) 내에서의 에지 p필러(120)의 외측영역(121)에서의 p전하량(Qpe)과 터미네이션 p필러(132)의 내측영역(132-1)에서의 p전하량(Qpt1)의 합(Qpe+Qpt1)은, 터미네이션 n필러(131) 내의 n전하량(Qnt)과 균형을 이룬다. 터미네이션영역(130) 내의 다른 부분에도 이와 같은 전하량 균형은 동일하게 적용된다. Also in the termination region 130, p charges in the termination p-pillars alternately arranged with n charges in the termination n-pillars are arranged to be balanced. For example, in the case of the unit cell denoted by "T" in the drawing, the termination n-pillar 131 and the termination p-pillar 132 are outside the edge p-pillar 120 having the inner region 121 and the outer region 122 with respect to the central axis. ) Are arranged sequentially. The termination p-pillar 132 also has an inner region 132-1 and an outer region 132-2 with respect to the central axis. At this time, the amount of p charges Qpe in the outer region 121 of the edge p-pillar 120 in the unit cell T and the amount of p charges Qpt1 in the inner region 132-1 of the termination p-pillar 132. The sum Qpe + Qpt1 is balanced with the amount of n charges Qnt in the termination n-pillar 131. The same charge balance is applied to other parts of the termination region 130 in the same manner.                         

그러나 에지 p필러(120)와 접하는 액티브영역(110)의 상부, 하부 및 모서리부분에서의 p전하량과 n전하량은 심한 불균형을 이루는데, 그 이유는 에지 p필러(120)의 내측영역(121)내에 포함되는 p전하량과 균형을 이룰 n전하량이 존재하지 않기 때문이다. 보다 구체적으로 설명하면, 에지 p필러(120)의 측면(SIDE) 부분과 나란한 액티브영역(110) 내에서는 에지 p필러(120)의 내측영역(121)과 액티브 p필러들 및 액티브 n필러들에 의해 p전하량과 n전하량이 균형을 이룬다. 그리고 터미네이션영역(130) 내에서는 전 구간에 걸쳐서 에지 p필러(120)의 외측영역(122)과 터미네이션 p필러들 및 터미네이션 n필러들에 의해 p전하량과 n전하량이 균형을 이룬다. 그러나 측면(SIDE) 부분을 제외한 모서리 부분, 상부 및 하부에서의 에지 p필러(120)의 내측영역(121)은 전하량 균형에 기여하지 못하고 잉여의 p전하량을 유발시키기 때문이다. 이 잉여의 p전하량의 인하여 이 부분들에서의 p전하량과 n전하량의 균형이 깨지고 그 결과 브레이크다운 특성이 열악해진다는 문제가 발생한다.However, the amount of p charges and n charges in the upper, lower, and corner portions of the active region 110 in contact with the edge p-pillar 120 is severely unbalanced because of the inner region 121 of the edge p-pillar 120. This is because there is no n charge to be balanced with the p charge included therein. More specifically, in the active region 110 parallel to the side (SIDE) portion of the edge p-pillar 120, the inner region 121, the active p-pillars and the active n-pillars of the edge p-pillar 120 Thus, the amount of p charges and the amount of n charges are balanced. In the termination region 130, the p charge amount and the n charge amount are balanced by the outer region 122 of the edge p-pillar 120, the termination p-pillars, and the termination n-pillars over the entire section. However, the inner region 121 of the edge p-pillar 120 at the corners, the tops, and the bottoms except for the side portion does not contribute to the charge balance and causes an excessive amount of p charges. This surplus p charge amount causes a problem that the balance of the p charge amount and the n charge amount in these portions is broken, resulting in poor breakdown characteristics.

본 발명이 이루고자 하는 기술적 과제는, 전체적으로 p전하량과 n전하량이 균형이 되도록 함으로써 브레이크다운 특성이 특정 영역에서 열화되지 않는 구조의 슈퍼정션 반도체장치를 제공하는 것이다.The technical problem to be solved by the present invention is to provide a superjunction semiconductor device having a structure in which the breakdown characteristic does not deteriorate in a specific region by making the p charge amount and the n charge amount balance in general.

상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 슈퍼정션 반도체장치는, 둥근 모서리를 갖는 사각 링 형태의 에지 p필러; 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들이 액 티브 n영역들내에서 수평방향을 따라 상호 이격되도록 배치되되, 상기 액티브 p필러들의 상단부 및 하단부는 상기 에지 p필러의 상부 및 하부로부터 이격되도록 배치되는 액티브영역; 및 상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a superjunction semiconductor device according to an embodiment of the present invention, the edge p-pillar in the form of a square ring with rounded corners; In the region surrounded by the edge p-pillar, the active p-pillars having a vertical stripe shape are arranged to be spaced apart from each other along the horizontal direction in the active n-regions, and the upper and lower ends of the active p-pillars are disposed at the edge p. An active region spaced apart from the upper and lower portions of the pillar; And a termination region surrounding the edge p-pillar and in which a termination n-pillar and a termination-p-pillar are alternately arranged.

상기 에지 p필러의 중심축과 상기 액티브 p필러의 상단부 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격의 1/2인 것이 바람직하다. 이 경우 상기 에지 p필러의 측면에서의 중심축과 상기 에지 p필러의 측면에 가장 가까운 액티브 p필러의 수직 중심축 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격과 동일한 것이 바람직하다.Preferably, the distance between the center axis of the edge p-pillar and the upper end of the active p-pillar is 1/2 of the distance between each vertical center axis of the active p-pillars disposed adjacent to each other. In this case, the distance between the center axis at the side of the edge p-pillar and the vertical center axis of the active p-pillar closest to the side of the edge p-pillar is between each vertical center axis of the active p-pillars disposed adjacent to each other. The same thing as the interval is preferable.

상기 에지 p필러의 폭과 상기 액티브 p필러의 폭은 동일한 것이 바람직하다.It is preferable that the width of the edge p-pillar and the width of the active p-pillar are the same.

상기 액티브영역 중 부채꼴 형상의 모서리 부분에서의 상기 액티브 p필러의 상부 및 하부의 폭은 상단부 및 하단부로 갈수록 점점 작아지거나 또는 커지는 것이 바람직하다. 여기서 상기 액티브 p필러의 상부 및 하부의 폭이 점점 작아지는 경우는 p전하량이 n전하량보다 큰 경우이고, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 커지는 경우는 p전하량이 n전하량보다 작은 경우인 것이 바람직하다.Preferably, the width of the upper and lower portions of the active p-pillar in the fan-shaped corner portion of the active region becomes smaller or larger toward the upper end and the lower end. Here, the case where the width of the upper and lower portions of the active p-pillar gradually decreases is the case where the p charge amount is larger than the amount of n charge, and the case where the width of the upper and lower portions of the active p-pillar increases gradually is the case where the p charge amount is smaller than the n charge amount. Is preferably.

상기 액티브영역 중 부채꼴 형상의 모서리부분에서 감소되는 p전하량을 보상하기 위하여 상기 액티브 n영역내에 배치되는 보조 p필러를 더 포함하는 것이 바람직하다. 이 경우 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n영역내에서 수직 방향으로 길게 배치된 바 형상을 가질 수 있다. 또는 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n영역내에서 복수개가 상호 일정 간격 이격되도록 배치되는 아일랜드 형상을 가질 수도 있다. 또는 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 에지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 가질 수도 있다.The auxiliary p-pillar may be further included in the active n region in order to compensate for the amount of p charges that are reduced in the fan-shaped corner portion of the active region. In this case, the auxiliary p-pillar may have a bar shape which is disposed in the vertical direction in the active n region at the corner portion of the fan shape among the active regions. Alternatively, the auxiliary p-pillar may have an island shape in which a plurality of auxiliary p-pillars are arranged to be spaced apart from each other by a predetermined interval in the active n region of the fan-shaped corner portion of the active region. Alternatively, the auxiliary p-pillar may have a bent band shape that is disposed along an inner circumferential surface of the active n-pillar at an edge portion of a fan-shaped shape of the active region while being in contact with the inner circumferential surface of the edge p-pillar.

상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 슈퍼정션 반도체장치는, 둥근 모서리를 갖는 사각 링 형태를 갖는 제1 폭의 에지 p필러; 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상을 가지며 상기 제1 폭의 2배인 제2 폭을 갖는 액티브 p필러들과 액티브 n필러들이 수평방향을 따라 교대로 배치되는 액티브영역; 및 상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a superjunction semiconductor device according to another embodiment of the present invention, an edge p-pillar having a square ring shape having a rounded corner; An active region in which the active p pillars and the active n pillars have a stripe shape in a vertical direction and have a second width twice the first width in an area surrounded by the edge p pillar, and are alternately arranged along a horizontal direction; And a termination region surrounding the edge p-pillar and in which a termination n-pillar and a termination-p-pillar are alternately arranged.

상기 에지 p필러의 측면과 상기 에지 p필러의 측면에 가장 가까운 액티브 p필러의 수직 중심축 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격의 1/2인 것이 바람직하다.The spacing between the side of the edge p-pillar and the vertical center axis of the active p-pillar closest to the side of the edge p-pillar is 1/2 of the spacing between each vertical center axis of the active p-pillars disposed adjacent to each other. It is preferable.

상기 액티브영역 중 부채꼴 형상의 모서리 부분에서의 상기 액티브 p필러의 상부 및 하부의 폭은 상단부 및 하단부로 갈수록 점점 작아지거나 또는 커지는 것이 바람직하다. 이 경우 상기 액티브 p필러의 상부 및 하부의 폭이 점점 작아지는 경우는 p전하량이 n전하량보다 큰 경우이고, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 커지는 경우는 p전하량이 n전하량보다 작은 경우인 것이 바람직하다. Preferably, the width of the upper and lower portions of the active p-pillar in the fan-shaped corner portion of the active region becomes smaller or larger toward the upper end and the lower end. In this case, when the widths of the upper and lower portions of the active p-pillar become smaller and smaller, the amount of p charges is larger than the amount of n charges, and when the widths of the upper and lower portions of the active p-pillar become larger and larger, the p charge amount is smaller than the n-charge amount. It is preferable that it is the case.                     

상기 액티브영역 중 부채꼴 형상의 모서리부분에서 감소되는 p전하량을 보상하기 위하여 상기 액티브 n필러내에 배치되는 보조 p필러를 더 포함하는 것이 바람직하다. 이 경우 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 수직 방향으로 길게 배치된 바 형상을 가질 수 있다. 또는 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 복수개가 상호 이격되도록 배치되는 아일랜드 형상을 가질 수도 있다. 또는 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 에지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 가질 수도 있다.The auxiliary p-pillar may be further included in the active n-pillar in order to compensate for the amount of p-charges that are reduced in the fan-shaped corner portion of the active region. In this case, the auxiliary p-pillar may have a bar shape that is long in the vertical direction in the active n-pillar at the corner portion of the fan-shaped shape of the active region. Alternatively, the auxiliary p-pillar may have an island shape in which a plurality of the auxiliary p-pillars are arranged to be spaced apart from each other in the active n-pillar at a corner portion of a fan shape among the active regions. Alternatively, the auxiliary p-pillar may have a bent band shape that is disposed along an inner circumferential surface of the active n-pillar at an edge portion of a fan-shaped shape of the active region while being in contact with the inner circumferential surface of the edge p-pillar.

상기 기술적 과제를 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 슈퍼정션 반도체장치는, 둥근 모서리를 갖는 사각 링 형태를 가지며 모서리부분, 상부 및 하부에서는 외측영역만이 배치되고 측면에서는 상기 외측영역 및 내측영역이 배치되는 에지 p필러; 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상을 갖는 액티브 p필러들과 액티브 n필러들이 수평방향을 따라 교대로 배치되는 액티브영역; 및 상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, the superjunction semiconductor device according to another embodiment of the present invention has a rectangular ring shape having rounded corners, and only outer regions are disposed at corners, upper and lower portions, and outer regions at sides. And an edge p-pillar in which the inner region is disposed; An active region in which the active p-pillars and the active n-pillars having a stripe shape in a vertical direction are alternately disposed along a horizontal direction in an area surrounded by the edge p-pillar; And a termination region surrounding the edge p-pillar and in which a termination n-pillar and a termination-p-pillar are alternately arranged.

상기 외측영역만이 배치되는 상기 모서리부분, 상부 및 하부에서의 에지 p필러의 폭은 상기 액티브 p필러의 폭의 1/2인 것이 바람직하다. 여기서 상기 외측영역 및 내측영역이 모두 배치되는 상기 측면에서의 에지 p필러의 폭은 상기 액티브 p필러의 폭과 동일한 것이 바람직하다.It is preferable that the width of the edge p-pillars at the corners, the top and the bottom where only the outer region is disposed is 1/2 of the width of the active p-pillar. Here, the width of the edge p-pillar at the side surface where both the outer region and the inner region are disposed is preferably equal to the width of the active p-pillar.

상기 외측영역 및 내측영역의 경계로부터 상기 에지 p필러에 가장 가깝게 배치되는 액티브 p필러의 수직 중심축 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격과 동일한 것이 바람직하다.The spacing between the vertical center axes of the active p-pillars disposed closest to the edge p-pillars from the boundary between the outer and inner regions is equal to the spacing between each vertical center axes of the active p-pillars disposed adjacent to each other. desirable.

상기 액티브영역 중 부채꼴 형상의 모서리 부분에서의 상기 액티브 p필러의 상부 및 하부의 폭은 상단부 및 하단부로 갈수록 점점 작아지거나 또는 커지는 것이 바람직하다. 이 경우 상기 액티브 p필러의 상부 및 하부의 폭이 점점 작아지는 경우는 p전하량이 n전하량보다 큰 경우이고, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 커지는 경우는 p전하량이 n전하량보다 작은 경우인 것이 바람직하다.Preferably, the width of the upper and lower portions of the active p-pillar in the fan-shaped corner portion of the active region becomes smaller or larger toward the upper end and the lower end. In this case, when the widths of the upper and lower portions of the active p-pillar become smaller and smaller, the amount of p charges is larger than the amount of n charges. It is preferable that it is the case.

상기 액티브영역 중 부채꼴 형상의 모서리부분에서 감소되는 p전하량을 보상하기 위하여 상기 액티브 n필러내에 배치되는 보조 p필러를 더 포함하는 것이 바람직하다. 이 경우 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 수직 방향으로 길게 배치된 바 형상을 가질 수 있다. 또는 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 복수개가 상호 이격되도록 배치되는 아일랜드 형상을 가질 수도 있다. 또는 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 에지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 가질 수도 있다.The auxiliary p-pillar may be further included in the active n-pillar in order to compensate for the amount of p-charges that are reduced in the fan-shaped corner portion of the active region. In this case, the auxiliary p-pillar may have a bar shape that is long in the vertical direction in the active n-pillar at the corner portion of the fan-shaped shape of the active region. Alternatively, the auxiliary p-pillar may have an island shape in which a plurality of the auxiliary p-pillars are arranged to be spaced apart from each other in the active n-pillar at a corner portion of a fan shape among the active regions. Alternatively, the auxiliary p-pillar may have a bent band shape that is disposed along an inner circumferential surface of the active n-pillar at an edge portion of a fan-shaped shape of the active region while being in contact with the inner circumferential surface of the edge p-pillar.

상기 기술적 과제를 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 슈퍼정션 반도체장치는, 둥근 모서리를 갖는 사각 링 형태의 에지 p필러; 및 상기 에 지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들 및 액티브 n필러들이 수평 방향을 따라 교대로 배치되되, 부채꼴 형상의 모서리부분에서는 상기 액티브 n필러와 동일한 불순물 농도의 n영역내에서 상호 이격되도록 배치되는 매트릭스 형태의 아일랜드 p영역들이 배치되는 것을 특징으로 한다.In order to achieve the above technical problem, according to another embodiment of the present invention, a superjunction semiconductor device includes: an edge p-pillar having a rounded corner; And stripe-shaped active p-pillars and active n-pillars in the vertical direction are alternately arranged along the horizontal direction in an area surrounded by the edge p-pillar, and the same impurities as the active n-pillar at the fan-shaped edges. The island p regions of the matrix form are arranged to be spaced apart from each other in the n region of the concentration.

상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 더 구비하는 것이 바람직하다.It is preferable to further include a termination region surrounding the edge p-pillar and the termination n-pillar and the termination p-pillar are alternately arranged.

상기 기술적 과제를 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 슈퍼정션 반도체장치는, 둥근 모서리를 갖는 사각 링 형태의 에지 p필러; 및 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들 및 액티브 n필러들이 수평 방향을 따라 교대로 배치되되, 부채꼴 형상의 모서리부분에서는 n전하량보다 상대적으로 적은 p전하량을 보상하기 위하여 상기 액티브 n필러내에 배치되는 보조 p필러를 포함하는 액티브영역을 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, according to another embodiment of the present invention, a superjunction semiconductor device includes: an edge p-pillar having a rounded corner; And the active p-pillars and the active n-pillars in the vertical direction are alternately arranged along the horizontal direction in the area surrounded by the edge p-pillar, and the p-charge amount is less than the n-charge amount at the corner portion of the fan shape. And an active region including an auxiliary p-pillar disposed in the active n-pillar to compensate for the loss.

상기 보조 p필러는, 상기 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 수직 방향으로 길게 배치된 바 형상을 갖는 것이 바람직하다.It is preferable that the said auxiliary p-pillar has a bar shape extended longitudinally in the said active n-pillar in the edge part of the said fan shape.

상기 보조 p필러는, 상기 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 복수개가 상호 이격되도록 배치되는 아일랜드 형상을 갖는 것이 바람직하다.Preferably, the auxiliary p-pillar has an island shape in which a plurality of the auxiliary p-pillars are arranged to be spaced apart from each other in the active n-pillar at the corner portion of the fan shape.

상기 보조 p필러는, 상기 부채꼴 형상의 모서리부분에서의 상기 액티브 n필 러내에서 상기 에지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 갖는 것이 바람직하다.It is preferable that the said auxiliary p-pillar has a curved strip | belt shape arrange | positioned along an inner circumferential surface in contact with the inner circumferential surface of the said edge p-pillar in the said active n-pillar in the edge part of the said fan shape.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 3은 본 발명의 제1 실시예에 따른 슈퍼정션 반도체장치를 나타내 보인 레이아웃도이다. 그리고 도 4는 도 3의 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부를 상세하게 나타내 보인 도면이다.3 is a layout diagram illustrating a superjunction semiconductor device according to a first embodiment of the present invention. 4 is a detailed view illustrating a part including a corner portion of the superjunction semiconductor device of FIG. 3.

도 3 및 도 4를 참조하면, 본 실시예에 따른 슈퍼정션 반도체장치(300)는, 둥근 모서리를 갖는 사각 링 형태의 에지 p필러(320)에 의해 둘러싸이는 액티브영역(310)과, 에지 p필러(320)를 둘러싸는 터미네이션영역(330)을 포함한다. 액티브영역(310) 내에는 액티브 n영역(312)이 배치되고, 수직 방향으로 길게 늘어선 스트라이프 형태의 액티브 p필러(311)들이 상기 액티브 n영역(312)내에 상호 이격되도록 배치된다. 여기서 액티브 n영역(312)은 통상의 n형 드리프트층일 수도 있고, 또는 n형 드리프트층 상부에 형성되는 별도의 n형 영역, 즉 액티브 n필러일 수 있다. 상기 액티브 p필러(311)들의 상단부 및 하단부는 에지 p필러(320)로부터 이격된다. 터미네이션영역(330)은 에지 p필러(320)와 동일한 형태의 터미네이션 p필러(331) 및 터미네이션 n필러(332)가 교대로 배치되는 구조로 이루어진다.3 and 4, the superjunction semiconductor device 300 according to the present exemplary embodiment includes an active region 310 surrounded by an edge p-pillar 320 having a rounded corner, and an edge p. And a termination region 330 surrounding the filler 320. An active n region 312 is disposed in the active region 310, and the active p-pillars 311 having a stripe shape extending in a vertical direction are disposed to be spaced apart from each other in the active n region 312. The active n region 312 may be a conventional n-type drift layer, or may be a separate n-type region formed on the n-type drift layer, that is, an active n-pillar. Upper and lower ends of the active p-pillars 311 are spaced apart from the edge p-pillar 320. The termination region 330 has a structure in which the termination p-pillar 331 and the termination n-pillar 332 having the same shape as the edge p-pillar 320 are alternately arranged.

인접하게 배치되는 액티브 p필러(311)들의 각 수직 중심축 사이의 간격(d1) 은 모두 동일하다. 이 간격(d1)은, 에지 p필러(320)의 측면에서의 중심축과 에지 p필러(320)에 가장 가깝게 위치한 액티브 p필러(311)의 수직 중심축 사이의 간격(d1)과 동일하다. 앞서 언급한 바와 같이, 액티브 p필러(311)의 상단부와 에지 p필러(320)는 상호 이격되는데, 그 결과 액티브영역(310)의 둘레, 즉 에지 p필러(320)와 인접되는 부분에는 에지 p필러(320)와 유사한 형상의 n형 가장자리영역(310')이 배치되는 구조가 만들어진다. 이때 이격거리, 즉 에지 p필러(320)의 중심축과 액티브 p필러(311)의 상단부 사이의 거리(d2)는 액티브영역(310) 내의 액티브 p필러(311)의 수직 중심축 사이의 간격(d1)의 1/2이다. 이와 같은 구조의 슈퍼정션 반도체장치(300)에 있어서, 상기 n형 가장자리영역(310') 내에 포함되는 n전하량은 에지 p필러(320)의 내측영역(321)에 포함되는 p전하량과 균형을 이루며, 따라서 종래의 구조에서 에지 p필러(320)의 내측영역(321)에 포함되어 잉여되었던 p전하량이, 본 발명의 구조에서는 n전하량과의 균형을 이루는데 모두 기여하게 되어 브레이크다운 특성의 열화가 발생하지 않는다.The spacing d1 between each vertical center axis of the adjacent active p-pillars 311 are all the same. This spacing d1 is equal to the spacing d1 between the central axis on the side of the edge p-pillar 320 and the vertical center axis of the active p-pillar 311 located closest to the edge p-pillar 320. As mentioned above, the upper end of the active p-pillar 311 and the edge p-pillar 320 are spaced apart from each other, and as a result, an edge p is formed at the periphery of the active region 310, that is, the portion adjacent to the edge p-pillar 320. A structure in which an n-type edge region 310 ′ having a shape similar to that of the filler 320 is disposed is formed. The distance d2 between the center axis of the edge p-pillar 320 and the upper end of the active p-pillar 311 may be a distance between the vertical center axis of the active p-pillar 311 in the active region 310. 1/2 of d1). In the superjunction semiconductor device 300 having such a structure, the amount of n charges included in the n-type edge region 310 ′ is balanced with the amount of p charges included in the inner region 321 of the edge p-pillar 320. Therefore, the amount of p charges included in the inner region 321 of the edge p-pillar 320 in the conventional structure contributes to the balance of the amount of n charges in the structure of the present invention, thereby deteriorating breakdown characteristics. Does not occur.

도 5 내지 도 8은 도 4의 슈퍼정션 반도체장치의 다른 실시예들을 나타내 보인 도면들이다. 도 5 내지 도 8에서 도 4와 동일한 참조부호는 동일한 요소를 나타낸다.5 to 8 illustrate other embodiments of the superjunction semiconductor device of FIG. 4. 5 to 8, the same reference numerals as used in FIG. 4 denote the same elements.

도 5 내지 도 8을 참조하면, 액티브 p필러(311)가 상단부 및 하단부에 걸쳐서 동일한 폭을 갖는 경우 둥근 모서리를 갖는 부분들(c11, c12, c13)에서는 p전하량과 n전하량이 균형이 되지 않는다. 따라서 이 둥근 모서리를 갖는 부분들(c11, c12, c13)에서는 액티브 p필러(311)의 형상을 적절하게 조절하거나 또는 부족한 전 하량을 보충할 필요가 있다.5 to 8, when the active p-pillar 311 has the same width across the upper end and the lower end, p charge amount and n charge amount are not balanced in the portions having the rounded corners c11, c12, and c13. . Therefore, it is necessary to appropriately adjust the shape of the active p-pillar 311 or to compensate for the insufficient charge in the portions c11, c12, and c13 having rounded corners.

먼저 도 5에 도시된 바와 같이, 부분(c11)에서와 같이 p전하량이 n전하량보다 큰 경우에는, 액티브 p필러(311)의 좌측영역의 폭을 상부로 갈수록 점점 감소되도록 하여 p전하량을 감소시키는 한편 n전하량을 증가시킨다. 그러나 부분(c12, c13)에서와 같이 p전하량이 n전하량보다 작은 경우에는, 액티브 p필러(311)의 좌측영역의 폭을 상부로 갈수록 점점 크게 되도록 하여, p전하량을 증가시키는 한편 n전하량을 감소시킨다.First, as illustrated in FIG. 5, when the amount of p charges is greater than the amount of n charges as in the portion c11, the width of the left region of the active p-pillar 311 is gradually decreased toward the upper portion to reduce the amount of p charges. Meanwhile, the amount of n charges is increased. However, when the amount of p charges is smaller than the amount of n charges as in portions c12 and c13, the width of the left region of the active p-pillar 311 is gradually increased toward the top, thereby increasing the amount of p charges and decreasing the amount of n charges. Let's do it.

다음에 도 6에 도시된 바와 같이, 부분들(c12, c13)에서 p전하량이 n전하량보다 작은 경우 스트라이프 형태의 보조 p필러(311a)들을 배치시킨다. 보조 p필러(311a)의 사이즈는, 이 부분들(c12, c13)에서 p전하량과 n전하량이 균형을 이루기 위한 크기로 결정된다. 즉 이 부분들(c12, c13)에서 액티브 p필러(311)의 p전하량과 보조 p필러(311a)의 p전하량의 합과 n영역(312)의 n전하량이 상호 균형이 되도록 할 수 있는 양의 p전하량이 보조 p필러(311a)내에 포함되도록 하면 된다.Next, as shown in FIG. 6, when the p charge amount is smaller than the n charge amount in the portions c12 and c13, the auxiliary p-pillars 311a having a stripe shape are disposed. The size of the auxiliary p-pillar 311a is determined as a size for balancing the amount of p charges and the amount of n charges in these portions c12 and c13. That is, in these portions c12 and c13, the sum of the amount of p charges of the active p-pillar 311 and the amount of p-charges of the auxiliary p-pillar 311a and the amount of n-charges in the n region 312 are mutually balanced. What is necessary is just to make p electric charge fall in the auxiliary p filler 311a.

다음에 도 7에 도시된 바와 같이, 부분들(c12, c13)에서 p전하량이 n전하량보다 작은 경우 플로팅된 아일랜드(island) 형태의 보조 p필러(311b)들을 배치시킨다. 이 경우에도 각 보조 p필러(311b)의 사이즈는, 이 부분들(c12, c13)에서 p전하량과 n전하량이 균형을 이루기 위한 크기로 결정된다. 즉 이 부분들(c12, c13)에서 액티브 p필러(311)의 p전하량과 보조 p필러(311b)들의 p전하량의 합과 n영역(312)의 n전하량이 상호 균형이 되도록 할 수 있는 양의 p전하량이 보조 p필러(311b)내에 포함되도록 하면 된다. Next, as shown in FIG. 7, when p charge amount is smaller than n charge amount in portions c12 and c13, auxiliary p-pillars 311b in the form of floating islands are disposed. Also in this case, the size of each auxiliary p-pillar 311b is determined to be a size for balancing the p charge amount and the n charge amount in these portions c12 and c13. In other words, the sum of the amount of p charges of the active p-pillar 311 and the amount of p-charges of the auxiliary p-pillars 311b and the n-charges of the n-region 312 in these portions c12 and c13 is equal to each other. What is necessary is just to make p electric charge amount into auxiliary p filler 311b.                     

다음에 도 8에 도시된 바와 같이, 부분들(c12, c13)에서 p전하량이 n전하량보다 작은 경우 둥근 모서리를 따라 길게 형성되는 띠 형태의 보조 p필러(311c)들을 배치시킨다. 보조 p필러(311c)의 사이즈는, 이 부분들(c12, c13)에서 p전하량과 n전하량이 균형을 이루기 위한 크기로 결정된다. 즉 이 부분들(c12, c13)에서 액티브 p필러(311)의 p전하량과 보조 p필러(311c)의 p전하량의 합과 n영역(312)의 n전하량이 상호 균형이 되도록 할 수 있는 양의 p전하량이 보조 p필러(311c)내에 포함되도록 하면 된다.Next, as shown in FIG. 8, in the portions c12 and c13, when the p charge amount is smaller than the n charge amount, a band-shaped auxiliary p-pillar 311c is formed along the rounded corner. The size of the auxiliary p-pillar 311c is determined as a size for balancing the amount of p charges and the amount of n charges in these portions c12 and c13. That is, in these portions c12 and c13, the sum of the amount of p charges of the active p-pillar 311 and the amount of p-charges of the auxiliary p-pillar 311c and the amount of n-charges in the n region 312 are mutually balanced. What is necessary is just to make p electric charge amount into auxiliary p filler 311c.

도 9는 본 발명의 제2 실시예에 따른 슈퍼정션 반도체장치를 나타내 보인 도면이다. 그리고 도 10은 도 9의 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부를 상세하게 나타내 보인 도면이다.9 illustrates a superjunction semiconductor device according to a second embodiment of the present invention. FIG. 10 is a detailed view illustrating a part including a corner portion of the superjunction semiconductor device of FIG. 9.

도 9 및 도 10을 참조하면, 제2 실시예에 따른 슈퍼정션 반도체장치(400)는, 둥근 모서리를 갖는 제1 폭(W1)의 에지 p필러(420)에 의해 둘러싸는 액티브영역(410)과, 에지 p필러(420)를 둘러싸는 터미네이션영역(430)을 포함한다. 액티브영역(410)은 수직 방향으로 길게 늘어선 스트라이프 형태의 액티브 p필러(411)들과 액티브 n필러(412)들이 가로 방향으로 교대로 배치되는 구조로 이루어진다. 터미네이션영역(430)은 에지 p필러(420)와 동일한 형태의 터미네이션 p필러(431) 및 터미네이션 n필러(432)가 교대로 배치되는 구조로 이루어진다.9 and 10, the superjunction semiconductor device 400 according to the second embodiment includes an active region 410 surrounded by an edge p-pillar 420 of a first width W1 having rounded corners. And a termination region 430 surrounding the edge p-pillar 420. The active region 410 has a structure in which the active p-pillars 411 and the active n-pillars 412 having a stripe shape that are arranged in the vertical direction are alternately arranged in the horizontal direction. The termination region 430 has a structure in which the termination p-pillar 431 and the termination n-pillar 432 having the same shape as the edge p-pillar 420 are alternately arranged.

제1 실시예에 따른 슈퍼정션 반도체장치(300)의 경우, 액티브영역(310)의 액티브 p필러(311)의 상단부(및 하단부)가 에지 p필러(320)와 이격되는 구조를 갖는 반면에, 본 실시예에 따른 슈퍼정션 반도체장치(400)는, 액티브영역(410)의 액티브 p필러(411)의 상단부(및 하단부)가 에지 p필러(420)에 연결되는 구조를 갖는다. 제1 실시예에 따른 슈퍼정션 반도체장치(300)의 경우, 액티브 p필러(311)의 상단부(및 하단부)를 에지 p필러(320)와 이격되도록 함으로써 n형 고리영역(310')을 에지 p필러(320)의 내측영역(321)에 인접하도록 형성시킴으로써, 에지 p필러(320)의 내측영역(321) 내에 포함되는 p전하량도 전하량 균형에 기여하도록 하였다. 이에 대하여 본 실시예에 따른 슈퍼정션 반도체장치(400)의 경우, 액티브 p필러(411)의 상단부(및 하단부)를 에지 p필러(420)에 연결시키고 전하량 균형에 기여하지 못하는 p전하량을 포함하는 에지 p필러(420)의 내측영역을 제거함으로써, 전체적으로 p전하량과 n전하량이 균형을 이루도록 한다. 따라서 에지 p필러(420)의 제1 폭(W1)은 액티브 p필러(411)의 제2 폭(W2)의 1/2이 된다. 에지 p필러(420) 내에 포함되는 p전하량은 터미네이션 n필러(미도시)에 포함되는 n전하량과 함께 균형을 이룬다.In the case of the superjunction semiconductor device 300 according to the first embodiment, while the upper end (and lower end) of the active p-pillar 311 of the active region 310 has a structure spaced apart from the edge p-pillar 320, The superjunction semiconductor device 400 according to the present exemplary embodiment has a structure in which the upper end (and lower end) of the active p-pillar 411 of the active region 410 is connected to the edge p-pillar 420. In the case of the superjunction semiconductor device 300 according to the first embodiment, the n-type ring region 310 ′ is edged by separating the upper end (and lower end) of the active p-pillar 311 from the edge p-pillar 320. By forming adjacent to the inner region 321 of the filler 320, the amount of p charges contained in the inner region 321 of the edge p-pillar 320 also contributes to the charge balance. On the other hand, in the case of the superjunction semiconductor device 400 according to the present embodiment, the upper portion (and lower portion) of the active p-pillar 411 is connected to the edge p-pillar 420 and includes an amount of p charge which does not contribute to the charge balance. By removing the inner region of the edge p-pillar 420, the total amount of p charges and n charges are balanced. Therefore, the first width W1 of the edge p-pillar 420 is 1/2 of the second width W2 of the active p-pillar 411. The amount of p charges included in the edge p-pillar 420 is balanced with the amount of n charges included in the termination n-pillar (not shown).

한편 상기 슈퍼정션 반도체장치(400)의 경우, 측면에서는 오히려 p전하량과 n전하량의 균형이 깨지는 문제가 발생할 수 있다. 이를 방지하기 위해서, 에지 p필러(420)의 측면과 첫번째 액티브 p필러(411)의 수직중심축 사이의 간격(d3)이 다른 액티브 p필러(411)의 수직중심축 사이의 간격(d4)의 1/2가 되도록 한다.On the other hand, in the case of the superjunction semiconductor device 400, there may be a problem in that the balance between the amount of p charges and the amount of n charges is rather broken. To prevent this, the distance d3 between the side of the edge p-pillar 420 and the vertical center axis of the first active p-pillar 411 is equal to the distance d4 between the vertical center axis of the other active p-pillar 411. Make it 1/2.

도 11 내지 도 14는 도 10의 슈퍼정션 반도체장치의 다른 실시예들을 나타내 보인 도면들이다. 도 11 내지 도 14에서 도 10과 동일한 참조부호는 동일한 요소를 나타낸다.11 to 14 illustrate other embodiments of the superjunction semiconductor device of FIG. 10. 11 to 14, the same reference numerals as used in FIG. 10 denote the same elements.

도 11 내지 도 14을 참조하면, 액티브 p필러(411)가 상단부 및 하단부에 걸 쳐서 동일한 폭을 갖는 경우 둥근 모서리를 갖는 부분들(c21, c22, c23)에서는 p전하량과 n전하량이 균형이 되지 않는다. 따라서 이 둥근 모서리를 갖는 부분들(c21, c22, c23)에서는 액티브 p필러(411)의 형상을 적절하게 조절하거나 또는 부족한 전하량을 보충할 필요가 있다.11 to 14, when the active p-pillar 411 has the same width across the upper and lower portions, the p charge amount and the n charge amount are not balanced in the rounded corner portions c21, c22, and c23. Do not. Therefore, it is necessary to appropriately adjust the shape of the active p-pillar 411 or to compensate for the insufficient charge amount in the portions c21, c22, and c23 having rounded corners.

먼저 도 11에 도시된 바와 같이, 부분(c21)에서와 같이 p전하량이 n전하량보다 큰 경우에는, 액티브 p필러(411)의 좌측영역의 폭을 상부로 갈수록 점점 감소되도록 하여 p전하량을 감소시키는 한편 n전하량을 증가시킨다. 그러나 부분(c22, c23)에서와 같이 p전하량이 n전하량보다 작은 경우에는, 액티브 p필러(411)의 좌측영역의 폭을 상부로 갈수록 점점 크게 되도록 하여, p전하량을 증가시키는 한편 n전하량을 감소시킨다.First, as shown in FIG. 11, when the amount of p charges is greater than the amount of n charges as in the portion c21, the width of the left region of the active p-pillar 411 is gradually decreased toward the upper portion, thereby reducing the amount of p charges. Meanwhile, the amount of n charges is increased. However, when the p charge amount is smaller than the n charge amount as in portions c22 and c23, the width of the left region of the active p-pillar 411 is gradually increased to the upper portion, increasing the p charge amount and decreasing the n charge amount. Let's do it.

다음에 도 12에 도시된 바와 같이, 부분들(c22, c23)에서 p전하량이 n전하량보다 작은 경우 스트라이프 형태의 보조 p필러(411a)들을 배치시킨다. 보조 p필러(411a)의 사이즈는, 이 부분들(c22, c23)에서 p전하량과 n전하량이 균형을 이루기 위한 크기로 결정된다. 즉 이 부분들(c22, c23)에서 액티브 p필러(411)의 p전하량과 보조 p필러(411a)의 p전하량의 합과 액티브 n필러(412)의 n전하량이 상호 균형이 되도록 할 수 있는 양의 p전하량이 보조 p필러(411a)내에 포함되도록 하면 된다.Next, as shown in FIG. 12, in the portions c22 and c23, when the p charge amount is smaller than the n charge amount, stripe auxiliary p-pillars 411a are disposed. The size of the auxiliary p-pillar 411a is determined as a size for balancing the amount of p charges and the amount of n charges in these portions c22 and c23. That is, the sum of the amount of p charges of the active p-pillar 411 and the amount of p-charges of the auxiliary p-pillar 411a and the n-charges of the active n-pillar 412 in these portions c22 and c23 can be mutually balanced. What is necessary is just to make p-charge amount of into the auxiliary p-pillar 411a.

다음에 도 13에 도시된 바와 같이, 부분들(c22, c23)에서 p전하량이 n전하량보다 작은 경우 플로팅된 아일랜드(dot) 형태의 보조 p필러(411b)들을 배치시킨다. 이 경우에도 각 보조 p필러(411b)의 사이즈는, 이 부분들(c22, c23)에서 p전하량과 n전하량이 균형을 이루기 위한 크기로 결정된다. 즉 이 부분들(c22, c23)에서 액티브 p필러(411)의 p전하량과 보조 p필러(411b)들의 p전하량의 합과 액티브 n필러(412)의 n전하량이 상호 균형이 되도록 할 수 있는 양의 p전하량이 보조 p필러(411b)내에 포함되도록 하면 된다.Next, as shown in FIG. 13, in the portions c22 and c23, when the p charge amount is smaller than the n charge amount, the auxiliary p-pillars 411b in the form of floated dots are disposed. Also in this case, the size of each auxiliary p-pillar 411b is determined to be such that the p-charge amount and the n-charge amount are balanced in these portions c22 and c23. In other words, the sum of the amount of p charges of the active p-pillar 411 and the amount of p-charges of the auxiliary p-pillars 411b and the n-charges of the active n-pillar 412 in these portions c22 and c23 are mutually balanced. What is necessary is just to make p charge quantity of into the auxiliary p-pillar 411b.

다음에 도 14에 도시된 바와 같이, 부분들(c22, c23)에서 p전하량이 n전하량보다 작은 경우 둥근 모서리를 따라 길게 형성되는 띠 형태의 보조 p필러(411c)들을 배치시킨다. 보조 p필러(411c)의 사이즈는, 이 부분들(c22, c23)에서 p전하량과 n전하량이 균형을 이루기 위한 크기로 결정된다. 즉 이 부분들(c22, c23)에서 액티브 p필러(411)의 p전하량과 보조 p필러(411c)의 p전하량의 합과 액티브 n필러(412)의 n전하량이 상호 균형이 되도록 할 수 있는 양의 p전하량이 보조 p필러(411c)내에 포함되도록 하면 된다.Next, as shown in FIG. 14, in the portions c22 and c23, when the p charge amount is smaller than the n charge amount, a band-shaped auxiliary p-pillar 411c is formed along the rounded corner. The size of the auxiliary p-pillar 411c is determined as a size for balancing the amount of p charges and the amount of n charges in these portions c22 and c23. That is, the sum of the amount of p charges of the active p-pillar 411 and the amount of p-charges of the auxiliary p-pillar 411c and the n-charges of the active n-pillar 412 in these portions c22 and c23 are mutually balanced. What is necessary is just to make p-charge amount of into the auxiliary p-pillar 411c.

도 15는 본 발명의 제3 실시예에 따른 슈퍼정션 반도체장치를 나타내 보인 도면이다. 그리고 도 16은 도 15의 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부를 상세하게 나타내 보인 도면이다.15 illustrates a superjunction semiconductor device according to a third embodiment of the present invention. FIG. 16 is a detailed view illustrating a part including a corner portion of the superjunction semiconductor device of FIG. 15.

도 15 및 도 16을 참조하면, 본 실시예에 따른 슈퍼정션 반도체장치(500)는, 둥근 모서리를 갖는 사각 링 형태의 에지 p필러(520)에 의해 액티브영역(510) 및 터미네이션영역(530)이 구분된다. 즉 액티브영역(510)은 에지 p필러(520)에 의해 둘러싸인 부분이다. 그리고 터미네이션영역(530)은 에지 p필러(520)를 둘러싸는 부분이다. 액티브영역(510)내에는 수직 방향으로 길게 늘어선 스트라이프 형태의 액티브 p필러(511)들과 액티브 n필러(512)들이 가로 방향으로 교대로 배치된다. 터미 네이션영역(530)은, 도면상에 나타내지는 않았지만, 에지 p필러(520)와 동일한 형태의 터미네이션 p필러 및 터미네이션 n필러가 교대로 배치되는 구조로 이루어진다.15 and 16, the superjunction semiconductor device 500 according to the present exemplary embodiment includes an active region 510 and a termination region 530 by edge p-pillars 520 having a rounded corner. This is distinguished. In other words, the active region 510 is a portion surrounded by the edge p-pillar 520. The termination region 530 is a portion surrounding the edge p-pillar 520. In the active region 510, stripe-shaped active p-pillars 511 and active n-pillars 512 are arranged alternately in a horizontal direction. Although not shown in the drawing, the termination region 530 has a structure in which termination p-pillars and termination n-pillars having the same shape as the edge p-pillars 520 are alternately arranged.

에지 p필러(520)는, 중심축을 따라 액티브영역(510)에 인접하는 내측영역(521)과 터미네이션영역(530)에 인접하는 외측영역(522)을 포함하여 구성된다. 이때 외측영역(522)은 전 에지 p필러(520)에 걸쳐서 배치되지만, 내측영역(521)은 에지 p필러(520)의 일부에만 배치된다. 이는 에지 p필러(520)의 외측영역(522)내에 포함되는 p전하량은 터미네이션영역(530) 내의 n전하량과 균형을 이루는데 이용되지만, 에지 p필러(510)의 내측영역(521)내에 포함되는 p전하량은 그 일부만이 액티브영역(510) 내의 n전하량과 균형을 이루는데 이용되기 때문이다.The edge p-pillar 520 includes an inner region 521 adjacent to the active region 510 and an outer region 522 adjacent to the termination region 530 along the central axis. In this case, the outer region 522 is disposed over the entire edge p-pillar 520, but the inner region 521 is disposed only in a portion of the edge p-pillar 520. The amount of p charge included in the outer region 522 of the edge p-pillar 520 is used to balance the amount of n charge in the termination region 530, but is contained in the inner region 521 of the edge p-pillar 510. This is because only a part of the p charge amount is used to balance the n charge amount in the active region 510.

구체적으로 에지 p필러(520)의 둥근 사각 모서리 부분과 상부, 그리고 하부에서는 내측영역(521)이 존재하지 않으며 단지 외측영역(522)만이 존재한다. 따라서 이 부분들에서의 에지 p필러(520)의 폭(w3)은 외측영역(522)의 폭이며, 액티브영역(510) 내의 액티브 p필러(511)의 폭(w4)의 1/2이다. 이에 반하여 에지 p필러(520)의 측면 부분에는 내측영역(521) 및 외측영역(522)이 모두 존재한다. 이 측면 부분에서 내측영역(521) 내에 포함되는 p전하량은 액티브영역(510) 내의 액티브 n필러(512) 내의 n전하량과 균형을 이루는데 사용되지 때문에, 내측영역(521)이 존재하더라도 잉여의 p전하량은 발생하지 않는다. 이와 같이 에지 p필러(520)의 측면에서의 내측영역(521) 내에 포함되는 p전하량이 전하량 균형에 기여하기 위해서 는, 에지 p필러(520)의 중심축과 에지 p필러(520)에 가장 인접하게 배치되는 액티브 p필러(511)의 수직중심축 사이의 간격(d5)이 액티브영역(511)내의 다른 부분에 배치되는 액티브 p필러(511)의 수직중심축 사이의 간격(d6)과 동일하도록 한다.Specifically, there are no inner regions 521 and only outer regions 522 at the rounded rectangular corner portions of the edge p-pillars 520, and at the upper and lower portions thereof. Therefore, the width w3 of the edge p-pillar 520 in these portions is the width of the outer region 522 and is 1/2 of the width w4 of the active p-pillar 511 in the active region 510. In contrast, both the inner region 521 and the outer region 522 exist in the side portion of the edge p-pillar 520. Since the amount of p charges contained in the inner region 521 in this side portion is not used to balance the amount of n charges in the active n pillar 512 in the active region 510, even if the inner region 521 is present, the excess p is excessive. The amount of charge does not occur. Thus, in order for the amount of p charges contained in the inner region 521 at the side of the edge p-pillar 520 to contribute to the charge balance, the central axis of the edge p-pillar 520 and the edge p-pillar 520 are closest to each other. So that the distance d5 between the vertical center axes of the active p-pillars 511 is equal to the distance d6 between the vertical center axes of the active p-pillars 511 disposed in other portions of the active region 511. do.

이와 같은 구조의 슈퍼정션 반도체장치(500)에 있어서도, 모서리 부분에서는 p전하량과 n전하량이 균형을 이룰 수 없으며, 따라서 이 부분에서 부족한 전하량을 보충하여야 한다. 이를 위하여 도 11 내지 도 14를 참조하여 설명한 구조가 본 실시예에 따른 슈퍼정션 반도체장치(500)의 경우에도 동일하게 적용할 수 있다는 것은 당연하다.Also in the superjunction semiconductor device 500 having such a structure, the amount of p charges and the amount of n charges cannot be balanced at the corners, and therefore, the amount of charges insufficient in this portion must be compensated for. For this reason, it is natural that the structure described with reference to FIGS. 11 to 14 can be equally applied to the superjunction semiconductor device 500 according to the present embodiment.

도 17은 본 발명의 제4 실시예에 따른 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부만을 나타내 보인 도면이다.17 is a view showing only a part including a corner portion of the superjunction semiconductor device according to the fourth embodiment of the present invention.

도 17을 참조하면, 본 실시예에 따른 슈퍼정션 반도체장치(600)는, 제1 내지 제3 실시예에 따른 슈퍼정션 반도체장치들의 구조와 동일할 수 있으며, 단지 액티브영역 내의 모서리 영역(c31)에서의 구조만이 상이하다. 즉 이 모서리 영역(c31)에서는 아일랜드(island) 형태의 p영역들(611a)이 액티브 n필러(612)내에서 상호 이격되는 매트릭스(matrix) 형상으로 배치된다. 이 아일랜드 형태의 p영역들(611a)의 크기는, p영역들(611a)내에 포함되는 p전하량의 모든 합이 모서리 영역(c31) 내의 액티브 n필러(612)내에 포함되는 n전하량과 균형을 이룰수 있도록 결정된다.Referring to FIG. 17, the superjunction semiconductor device 600 according to the present embodiment may have the same structure as that of the superjunction semiconductor devices according to the first to third embodiments, and only the edge region c31 in the active region. Only the structure at is different. That is, in the corner region c31, island-shaped p regions 611a are arranged in a matrix shape spaced apart from each other in the active n-pillar 612. The size of the island-shaped p regions 611a can be balanced with the amount of n charges included in the active n pillar 612 in the corner region c31 in which all sums of the p charges included in the p regions 611a are included. Is determined to be.

이상의 설명에서와 같이, 본 발명에 따른 슈퍼정션 반도체장치에 의하면, 에지 p필러내의 상부 및 하부에 포함되는 p전하량중 n전하량과의 균형에 기여하지 못 하고 남는 p전하량을 제거하거나 n전하량을 보충함으로써 p전하량과 n전하량이 균형을 이루도록 하는 한편, 모서리 부분에서도 보조 p필러를 사용하여 p전하량과 n전하량이 균형을 이루도록 함으로써, 전체적으로 브레이크다운 특성이 열악해지는 영역이 발생하지 않도록 하여 소자의 신뢰성을 향상시킬 수 있다는 이점이 제공된다.As described above, according to the superjunction semiconductor device according to the present invention, the p charge amount included in the upper and lower portions of the edge p-pillar does not contribute to the balance with the n charge amount and removes the remaining p charge amount or supplements the n charge amount. As a result, the p charge amount and the n charge amount are balanced, and the p charge amount and the n charge amount are balanced by using an auxiliary p filler in the corner portion, so that the area where the breakdown characteristics are poor is not generated. The advantage is that it can be improved.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

Claims (34)

둥근 모서리를 갖는 사각 링 형태를 갖고, 중심축을 기준으로 구분되는 외측영역과 내측영역을 포함하는 에지 p필러; An edge p-pillar having a rectangular ring shape having rounded corners and including an outer region and an inner region separated by a central axis; 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들이 액티브 n영역내에 수평방향을 따라 이격하여 배치되되, 상기 액티브 n영역들은 상기 액티브 p필러들과 수평방향을 따라 교대로 배치되는 액티브 n필러들, 및 상기 액티브 p필러들과 상기 액티브 n필러들을 둘러싸는 n형 가장자리영역으로 구분되고, 상기 액티브 p필러들의 상단부 및 하단부는 상기 n형 가장자리영역에 의해 상기 에지 p필러의 상부 및 하부로부터 이격되는 액티브영역; 및 In the region surrounded by the edge p-pillars, vertically-shaped active p-pillars in a vertical direction are disposed to be spaced apart in the active n region along a horizontal direction, and the active n regions are alternated along the horizontal direction with the active p-pillars. Active n pillars, and n-type edge regions surrounding the active p-pillars and the active n-pillars, and upper and lower portions of the active p-pillars are defined by the n-type edge region. An active region spaced apart from an upper portion and a lower portion thereof; And 상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하며, A termination region surrounding the edge p-pillar and having a termination n-pillar and a termination-p-pillar alternately arranged; 상기 에지 p필러의 중심축과 상기 액티브 p필러의 상단부 사이의 간격은 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격의 1/2이어서, 상기 에지 p필러의 내측영역에 포함되는 p전하량이 상기 n형 가장자리영역에 포함되는 n전하량과 균형을 이루는 것을 특징으로 하는 슈퍼정션 반도체장치.The distance between the center axis of the edge p-pillar and the upper end of the active p-pillar is 1/2 of the distance between each vertical center axis of the active p-pillars disposed adjacent to each other, and thus included in the inner region of the edge p-pillar. And a p charge amount to be balanced with an n charge amount included in the n-type edge region. 삭제delete 둥근 모서리를 갖는 사각 링 형태를 갖고, 중심축을 기준으로 구분되는 외측영역과 내측영역을 포함하는 에지 p필러; An edge p-pillar having a rectangular ring shape having rounded corners and including an outer region and an inner region separated by a central axis; 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들이 액티브 n영역내에 수평방향을 따라 이격하여 배치되되, 상기 액티브 n영역들은 상기 액티브 p필러들과 수평방향을 따라 교대로 배치되는 액티브 n필러들, 및 상기 액티브 p필러들과 상기 액티브 n필러들을 둘러싸는 n형 가장자리영역으로 구분되고, 상기 액티브 p필러들의 상단부 및 하단부는 상기 n형 가장자리영역에 의해 상기 에지 p필러의 상부 및 하부로부터 이격되는 액티브영역; 및 In the region surrounded by the edge p-pillars, vertically-shaped active p-pillars in a vertical direction are disposed to be spaced apart in the active n region along a horizontal direction, and the active n regions are alternated along the horizontal direction with the active p-pillars. Active n pillars, and n-type edge regions surrounding the active p-pillars and the active n-pillars, and upper and lower portions of the active p-pillars are defined by the n-type edge region. An active region spaced apart from an upper portion and a lower portion thereof; And 상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하며,A termination region surrounding the edge p-pillar and having a termination n-pillar and a termination-p-pillar alternately arranged; 상기 에지 p필러의 측면에서의 중심축과 상기 에지 p필러의 측면에 가장 가까운 액티브 p필러의 수직 중심축 사이의 간격은 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격과 동일하여, 상기 에지 p필러의 측면의 내측영역에 포함된 p전하량과 상기 에지 p필러의 측면에 가장 가까운 액티브 p필러의 수직 중심축을 기준으로 상기 에지 p필러의 측면 쪽 절반에 포함된 p전하량의 합이, 상기 에지 p필러의 측면에 인접한 상기 n형 가장자리영역에 포함된 n전하량과 상기 에지 p필러와 상기 에지 p필러의 측면에 가장 가까운 액티브 p필러 사이의 액티브 n필러에 포함된 n전하량의 합과 균형을 이루는 것을 특징으로 하는 슈퍼정션 반도체장치.The spacing between the center axis at the side of the edge p-pillar and the vertical center axis of the active p-pillar closest to the side of the edge p-pillar is equal to the spacing between each vertical center axis of the active p-pillars disposed adjacent to each other. Thus, the sum of the amount of p charges contained in the inner region of the side of the edge p-pillar and the amount of p-charges contained in the side half of the edge p-pillar with respect to the vertical central axis of the active p-pillar closest to the side of the edge p-pillar. The sum of the amount of n charges contained in the n-type edge region adjacent to the side of the edge p-pillar and the amount of n charges contained in the active n-pillar between the edge p-pillar and the active p-pillar closest to the side of the edge p-pillar. Superjunction semiconductor device, characterized in that the balance with. 제1항에 있어서,The method of claim 1, 상기 에지 p필러의 폭과 상기 액티브 p필러의 폭은 동일한 것을 특징으로 하는 슈퍼정션 반도체장치.And a width of the edge p-pillar and a width of the active p-pillar are the same. 제1항에 있어서,The method of claim 1, 상기 액티브영역 중 부채꼴 형상의 모서리 부분에서의 상기 액티브 p필러의 상부 및 하부의 폭은 상단부 및 하단부로 갈수록 점점 작아지거나 또는 커지는 것을 특징으로 하는 슈퍼정션 반도체장치.And the widths of the upper and lower portions of the active p-pillars at the fan-shaped edges of the active regions become smaller or larger toward upper and lower ends. 제5항에 있어서,The method of claim 5, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 작아지는 경우는 p전하량이 n전하량보다 큰 경우이고, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 커지는 경우는 p전하량이 n전하량보다 작은 경우인 것을 특징으로 하는 슈퍼정션 반도체장치.When the width of the upper and lower portions of the active p-pillar becomes smaller and smaller, the amount of p charge is larger than the amount of n-charge. When the width of the upper and lower portions of the active p-pillar becomes larger and larger, the p-charge amount is smaller than n-charge. Superjunction semiconductor device, characterized in that. 제1항에 있어서,The method of claim 1, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서 감소되는 p전하량을 보상하기 위하여 상기 액티브 n영역내에 배치되는 보조 p필러를 더 포함하는 것을 특징으로 하는 슈퍼정션 반도체장치.And an auxiliary p-pillar disposed in the active n-region to compensate for the reduced amount of p-charge at the fan-shaped edge portion of the active region. 제7항에 있어서,The method of claim 7, wherein 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n영역내에서 수직 방향으로 길게 배치된 바 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.And the auxiliary p-pillar has a bar shape extending in the vertical direction in the active n region at a fan-shaped edge portion of the active region. 제7항에 있어서,The method of claim 7, wherein 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n영역내에서 복수개가 상호 이격되도록 배치되는 아일랜드 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.And the auxiliary p-pillar has an island shape in which a plurality of the auxiliary p-pillars are arranged to be spaced apart from each other in the active n region of a fan-shaped corner portion of the active region. 제7항에 있어서,The method of claim 7, wherein 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 에지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.The auxiliary p-pillar has a bent band shape disposed along an inner circumferential surface of the active n-pillar at the corner of the fan-shaped corner of the active region while being in contact with the inner circumferential surface of the edge p-pillar. . 둥근 모서리를 갖는 사각 링 형태를 갖는 제1 폭의 에지 p필러; A first width edge p-pillar having a rectangular ring shape with rounded corners; 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상을 가지며 상기 제1 폭의 2배인 제2 폭을 갖는 액티브 p필러들과 액티브 n필러들이 수평방향을 따라 교대로 배치되는 액티브영역; 및 An active region in which the active p pillars and the active n pillars have a stripe shape in a vertical direction and have a second width twice the first width in an area surrounded by the edge p pillar, and are alternately arranged along a horizontal direction; And 상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하며,A termination region surrounding the edge p-pillar and having a termination n-pillar and a termination-p-pillar alternately arranged; 상기 에지 p필러에 인접한 상기 터미네이션 n필러는 중심축을 기준으로 내측영역과 외측영역으로 구분되며, 상기 에지 p필러에 포함된 p전하량은 상기 터미네이션 n필러의 상기 내측영역에 포함된 n전하량과 균형을 이루는 것을 특징으로 하는 슈퍼정션 반도체장치.The termination n pillar adjacent to the edge p pillar is divided into an inner region and an outer region based on a central axis, and the amount of p charge included in the edge p pillar is balanced with the amount of n charge included in the inner region of the termination n pillar. Superjunction semiconductor device characterized in that. 둥근 모서리를 갖는 사각 링 형태를 갖는 제1 폭의 에지 p필러; A first width edge p-pillar having a rectangular ring shape with rounded corners; 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상을 가지며 상기 제1 폭의 2배인 제2 폭을 갖는 액티브 p필러들과 액티브 n필러들이 수평방향을 따라 교대로 배치되는 액티브영역; 및 An active region in which the active p pillars and the active n pillars have a stripe shape in a vertical direction and have a second width twice the first width in an area surrounded by the edge p pillar, and are alternately arranged along a horizontal direction; And 상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하며,A termination region surrounding the edge p-pillar and having a termination n-pillar and a termination-p-pillar alternately arranged; 상기 에지 p필러의 측면과 상기 에지 p필러의 측면에 가장 가까운 액티브 p필러의 수직 중심축 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격의 1/2이어서, 상기 에지 p필러의 측면에 가장 가까운 액티브 p필러의 수직 중심축을 기준으로 상기 에지 p필러의 측면 쪽 절반에 포함된 p전하량이 상기 에지 p필러의 측면과 상기 에지 p필러의 측면에 가장 가까운 액티브 p필러 사이의 액티브 n필러에 포함된 n전하량이 균형을 이루는 것을 특징으로 하는 슈퍼정션 반도체장치.The distance between the side of the edge p-pillar and the vertical center axis of the active p-pillar closest to the side of the edge p-pillar is 1/2 of the distance between each vertical center of the active p-pillars disposed adjacent to each other. And the amount of p charges contained in the side half of the side surface of the edge p-pillar relative to the vertical center axis of the active p-pillar closest to the side of the edge p-pillar is closest to the side of the edge p-pillar and the side of the edge p-pillar. A superjunction semiconductor device, characterized in that the amount of n charges contained in an active n pillar between p pillars is balanced. 제11항에 있어서,The method of claim 11, 상기 액티브영역 중 부채꼴 형상의 모서리 부분에서의 상기 액티브 p필러의 상부 및 하부의 폭은 상단부 및 하단부로 갈수록 점점 작아지거나 또는 커지는 것을 특징으로 하는 슈퍼정션 반도체장치.And the widths of the upper and lower portions of the active p-pillars at the fan-shaped edges of the active regions become smaller or larger toward upper and lower ends. 제13항에 있어서,The method of claim 13, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 작아지는 경우는 p전하량이 n전하량보다 큰 경우이고, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 커지는 경우는 p전하량이 n전하량보다 작은 경우인 것을 특징으로 하는 슈퍼정션 반도체장치.When the width of the upper and lower portions of the active p-pillar becomes smaller and smaller, the amount of p charge is larger than the amount of n-charge. When the width of the upper and lower portions of the active p-pillar becomes larger and larger, the p-charge amount is smaller than the amount of n-charge. Superjunction semiconductor device, characterized in that. 제11항에 있어서,The method of claim 11, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서 감소되는 p전하량을 보상하기 위하여 상기 액티브 n필러내에 배치되는 보조 p필러를 더 포함하는 것을 특징으로 하는 슈퍼정션 반도체장치.And an auxiliary p-pillar disposed in the active n-pillar to compensate for the amount of p-charges reduced in the fan-shaped corner portion of the active region. 제15항에 있어서,The method of claim 15, 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 수직 방향으로 길게 배치된 바 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.And the auxiliary p-pillar has a bar shape extending in the vertical direction in the active n-pillar at a fan-shaped edge of the active region. 제15항에 있어서,The method of claim 15, 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 복수개가 상호 이격되도록 배치되는 아일랜드 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.And the auxiliary p-pillar has an island shape in which a plurality of the auxiliary p-pillars are arranged to be spaced apart from each other in the active n-pillar at a fan-shaped edge portion of the active region. 제15항에 있어서,The method of claim 15, 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 에지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.The auxiliary p-pillar has a bent band shape disposed along an inner circumferential surface of the active n-pillar at the corner of the fan-shaped corner of the active region while being in contact with the inner circumferential surface of the edge p-pillar. . 둥근 모서리를 갖는 사각 링 형태를 가지며 모서리부분, 상부 및 하부에서는 외측영역이 배치되고 측면에서는 상기 외측영역 및 내측영역이 배치되는 에지 p필러; An edge p-pillar having a rectangular ring shape having rounded corners and having an outer region disposed at corners, upper and lower sides thereof, and an outer region and an inner region disposed at side surfaces thereof; 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상을 갖는 액티브 p필러들과 액티브 n필러들이 수평방향을 따라 교대로 배치되는 액티브영역; 및 An active region in which the active p-pillars and the active n-pillars having a stripe shape in a vertical direction are alternately disposed along a horizontal direction in an area surrounded by the edge p-pillar; And 상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하며,A termination region surrounding the edge p-pillar and having a termination n-pillar and a termination-p-pillar alternately arranged; 상기 에지 p필러의 내측영역에 포함된 p전하량은 상기 에지 p필러의 내측영역에 인접한 액티브 n필러의 중심축을 기준으로 상기 내측영역 쪽 절반에 포함된 n전하량과 균형을 이루는 것을 특징으로 하는 슈퍼정션 반도체장치.The supercharge amount of p included in the inner region of the edge p-pillar is balanced with the amount of n charged in the half of the inner region with respect to the central axis of the active n-pillar adjacent to the inner region of the edge p-pillar. Semiconductor device. 제19항에 있어서,The method of claim 19, 상기 외측영역이 배치되는 상기 모서리부분, 상부 및 하부에서의 에지 p필러의 폭은 상기 액티브 p필러의 폭의 1/2인 것을 특징으로 하는 슈퍼정션 반도체장치.And the width of the edge p-pillars at the corners, the tops, and the bottoms at which the outer regions are disposed is one-half the width of the active p-pillars. 제20항에 있어서,21. The method of claim 20, 상기 외측영역 및 내측영역이 모두 배치되는 상기 측면에서의 에지 p필러의 폭은 상기 액티브 p필러의 폭과 동일한 것을 특징으로 하는 슈퍼정션 반도체장치.And the width of the edge p-pillar on the side where both the outer region and the inner region are disposed is equal to the width of the active p-pillar. 제19항에 있어서,The method of claim 19, 상기 외측영역 및 내측영역의 경계로부터 상기 에지 p필러에 가장 가깝게 배치되는 액티브 p필러의 수직 중심축 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격과 동일한 것을 특징으로 하는 슈퍼정션 반도체장치.The distance between the vertical center axes of the active p-pillars disposed closest to the edge p-pillars from the boundary between the outer and inner regions is equal to the distance between each vertical center axes of the active p-pillars disposed adjacent to each other. Superjunction semiconductor device characterized in that. 제19항에 있어서,The method of claim 19, 상기 액티브영역 중 부채꼴 형상의 모서리 부분에서의 상기 액티브 p필러의 상부 및 하부의 폭은 상단부 및 하단부로 갈수록 점점 작아지거나 또는 커지는 것을 특징으로 하는 슈퍼정션 반도체장치.And the widths of the upper and lower portions of the active p-pillars at the fan-shaped edges of the active regions become smaller or larger toward upper and lower ends. 제23항에 있어서,24. The method of claim 23, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 작아지는 경우는 p전하량이 n전하량보다 큰 경우이고, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 커지는 경우는 p전하량이 n전하량보다 작은 경우인 것을 특징으로 하는 슈퍼정션 반도체장치.When the width of the upper and lower portions of the active p-pillar becomes smaller and smaller, the amount of p charge is larger than the amount of n-charge. When the width of the upper and lower portions of the active p-pillar becomes larger and larger, the p-charge amount is smaller than the amount of n-charge. Superjunction semiconductor device, characterized in that. 제19항에 있어서,The method of claim 19, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서 감소되는 p전하량을 보상하기 위하여 상기 액티브 n필러내에 배치되는 보조 p필러를 더 포함하는 것을 특징으로 하는 슈퍼정션 반도체장치.And an auxiliary p-pillar disposed in the active n-pillar to compensate for the amount of p-charges reduced in the fan-shaped corner portion of the active region. 제25항에 있어서,The method of claim 25, 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 수직 방향으로 길게 배치된 바 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.And the auxiliary p-pillar has a bar shape extending in the vertical direction in the active n-pillar at a fan-shaped edge of the active region. 제25항에 있어서,The method of claim 25, 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 복수개가 상호 이격되도록 배치되는 아일랜드 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.And the auxiliary p-pillar has an island shape in which a plurality of the auxiliary p-pillars are arranged to be spaced apart from each other in the active n-pillar at a fan-shaped edge portion of the active region. 제25항에 있어서,The method of claim 25, 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 에지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.The auxiliary p-pillar has a bent band shape disposed along an inner circumferential surface of the active n-pillar at the corner of the fan-shaped corner of the active region while being in contact with the inner circumferential surface of the edge p-pillar. . 둥근 모서리를 갖는 사각 링 형태의 에지 p필러; 및Edge p-pillars in the form of square rings with rounded corners; And 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들 및 액티브 n필러들이 수평 방향을 따라 교대로 배치되되, 부채꼴 형상의 모서리부분에서는 n전하량보다 상대적으로 적은 p전하량을 보상하기 위하여 상기 액티브 n필러와 동일한 불순물 농도의 n영역내에서 상호 이격되도록 배치되는 매트릭스 형태의 아일랜드 p영역들이 배치되는 것을 특징으로 하는 슈퍼정션 반도체장치.In the region surrounded by the edge p-pillar, the active p-pillars and the active n-pillars in the vertical direction are alternately arranged along the horizontal direction, and the p-charge amount is relatively smaller than the n-charge amount at the corner portion of the fan shape. The superjunction semiconductor device according to claim 1, wherein matrix p islands are arranged to be spaced apart from each other in an n region having the same impurity concentration as the active n pillar. 제29항에 있어서,30. The method of claim 29, 상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 더 구비하는 것을 특징으로 하는 슈퍼정션 반도체장치.And a termination area surrounding the edge p-pillar, wherein the termination n-pillar and the termination-p-pillar are alternately arranged. 둥근 모서리를 갖는 사각 링 형태의 에지 p필러; 및Edge p-pillars in the form of square rings with rounded corners; And 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들 및 액티브 n필러들이 수평 방향을 따라 교대로 배치되되, 부 채꼴 형상의 모서리부분에서는 n전하량보다 상대적으로 적은 p전하량을 보상하기 위하여 상기 액티브 n필러내에 배치되는 보조 p필러를 포함하는 액티브영역을 포함하는 것을 특징으로 하는 슈퍼정션 반도체장치.In the region surrounded by the edge p-pillar, the active p-pillars and the active n-pillars in the vertical direction are alternately arranged along the horizontal direction, and the p-charge amount is less than the n-charge amount at the corner portion of the fan-shaped shape. And an active region including an auxiliary p-pillar disposed in the active n-pillar to compensate for the loss. 제31항에 있어서,The method of claim 31, wherein 상기 보조 p필러는, 상기 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 수직 방향으로 길게 배치된 바 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.And the auxiliary p-pillar has a bar shape extending in the vertical direction in the active n-pillar at the corner portion of the fan shape. 제31항에 있어서,The method of claim 31, wherein 상기 보조 p필러는, 상기 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 복수개가 상호 이격되도록 배치되는 아일랜드 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.And the auxiliary p-pillar has an island shape in which a plurality of the auxiliary p-pillars are spaced apart from each other in the active n-pillar at the corner portion of the fan shape. 제31항에 있어서,The method of claim 31, wherein 상기 보조 p필러는, 상기 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 에지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.And the auxiliary p-pillar has a bent band shape which is arranged along an inner circumferential surface of the active n-pillar at the corner portion of the fan shape while contacting the inner circumferential surface of the edge p-pillar.
KR1020040020762A 2004-03-26 2004-03-26 Superjunction semiconductor device KR101042147B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040020762A KR101042147B1 (en) 2004-03-26 2004-03-26 Superjunction semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040020762A KR101042147B1 (en) 2004-03-26 2004-03-26 Superjunction semiconductor device

Publications (2)

Publication Number Publication Date
KR20050095385A KR20050095385A (en) 2005-09-29
KR101042147B1 true KR101042147B1 (en) 2011-06-16

Family

ID=37275913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040020762A KR101042147B1 (en) 2004-03-26 2004-03-26 Superjunction semiconductor device

Country Status (1)

Country Link
KR (1) KR101042147B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
KR101630734B1 (en) 2007-09-21 2016-06-16 페어차일드 세미컨덕터 코포레이션 Power device
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US10002920B1 (en) * 2016-12-14 2018-06-19 General Electric Company System and method for edge termination of super-junction (SJ) devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280555A (en) * 2001-03-15 2002-09-27 Fuji Electric Co Ltd Semiconductor device
US20030222327A1 (en) * 2002-03-18 2003-12-04 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP2002280555A (en) * 2001-03-15 2002-09-27 Fuji Electric Co Ltd Semiconductor device
US20030222327A1 (en) * 2002-03-18 2003-12-04 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20050095385A (en) 2005-09-29

Similar Documents

Publication Publication Date Title
US8084815B2 (en) Superjunction semiconductor device
US10868113B2 (en) Trench-based power semiconductor devices with increased breakdown voltage characteristics
KR101668918B1 (en) Semiconductor device
US7936013B2 (en) Charge balance techniques for power devices
KR100994719B1 (en) Superjunction semiconductor device
US7655975B2 (en) Power trench transistor
KR101355230B1 (en) Periphery design for charge balance power devices
US7317213B2 (en) Semiconductor device having super junction structure and method for manufacturing the same
KR20070015309A (en) High voltage semiconductor device
JP4135941B2 (en) Durable super junction device
JP5011611B2 (en) Semiconductor device
JP4253558B2 (en) Semiconductor device
JP2000277726A (en) High breakdown strength semiconductor element
US20170263718A1 (en) Termination trench structures for high-voltage split-gate mos devices
KR100847991B1 (en) Semiconductor devices and their peripheral termination
US5184204A (en) Semiconductor device with high surge endurance
US8901652B2 (en) Power MOSFET comprising a plurality of columnar structures defining the charge balancing region
KR101042147B1 (en) Superjunction semiconductor device
JP7289258B2 (en) semiconductor equipment
JP2003078138A (en) Semiconductor device
EP3686929A1 (en) Semiconductor die
JP2010087195A (en) Semiconductor device
US20230253448A1 (en) Power semiconductor device
JP2007157797A (en) Semiconductor device
JPWO2017090183A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 8