KR101039138B1 - Device and method for generating internal voltage - Google Patents

Device and method for generating internal voltage Download PDF

Info

Publication number
KR101039138B1
KR101039138B1 KR1020050051151A KR20050051151A KR101039138B1 KR 101039138 B1 KR101039138 B1 KR 101039138B1 KR 1020050051151 A KR1020050051151 A KR 1020050051151A KR 20050051151 A KR20050051151 A KR 20050051151A KR 101039138 B1 KR101039138 B1 KR 101039138B1
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
vpp
output
internal
Prior art date
Application number
KR1020050051151A
Other languages
Korean (ko)
Other versions
KR20060130461A (en
Inventor
손영철
구자승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050051151A priority Critical patent/KR101039138B1/en
Publication of KR20060130461A publication Critical patent/KR20060130461A/en
Application granted granted Critical
Publication of KR101039138B1 publication Critical patent/KR101039138B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 제 1 기준전압을 전압분배한 후 소정 제어신호에 따라 상기 전압 분배된 서로 다른 레벨의 전압들 중 어느 하나를 제 2 기준전압으로서 출력하는 기준전압 발생부와; 내부전압을 소정 비율로 전압분배하여 출력하는 내부전압 분배부와; 상기 내부전압 분배부의 출력전압과 상기 제 2 기준전압의 레벨을 비교하여 그 비교결과에 따라 상기 내부전압을 펌핑하기 위한 오실레이션 인에이블신호를 활성화시키는 비교부를 포함하여 구성되는 내부전압 발생장치 및 그 방법에 관한 것이다.

Figure R1020050051151

According to an embodiment of the present invention, a voltage generator divides a first reference voltage and then outputs any one of voltages having different levels of the voltage divided according to a predetermined control signal as a second reference voltage; An internal voltage divider configured to divide and output the internal voltage at a predetermined ratio; An internal voltage generation device including a comparison unit configured to compare an output voltage of the internal voltage distribution unit with a level of the second reference voltage and to activate an oscillation enable signal for pumping the internal voltage according to the comparison result; It is about a method.

Figure R1020050051151

Description

내부전압 발생 장치 및 방법{Device and method for generating internal voltage}Device and method for generating internal voltage

도 1은 종래 다수의 저항들을 이용하여 VPP 전압을 분배하는 VPP 검출회로의 구성을 나타내는 회로도이다.1 is a circuit diagram illustrating a configuration of a VPP detection circuit for distributing a VPP voltage using a plurality of resistors in the related art.

도 2는 종래 다수의 MOS 트랜지스터들을 이용하여 VPP 전압을 분배하는 VPP 검출회로의 구성을 나타내는 회로도이다.2 is a circuit diagram illustrating a configuration of a VPP detection circuit that distributes a VPP voltage using a plurality of conventional MOS transistors.

도 3은 본 발명에 따른 내부전압 발생 회로의 구성을 나타내는 회로도이다.3 is a circuit diagram showing a configuration of an internal voltage generation circuit according to the present invention.

본 발명은 내부 전압 발생 장치 및 방법에 관한 것으로서, 보다 상세하게는 기준전압의 레벨을 제어하여 원하는 VPP 전압을 발생시킴으로써 온도 및 공급전압의 변화에 덜 민감하게 보다 안정적인 VPP 전압을 발생시켜 공급할 수 있는 내부전압 발생 장치 및 방법에 관한 것이다.The present invention relates to an internal voltage generator device and method, and more particularly, to generate a desired VPP voltage by controlling the level of the reference voltage to generate and supply a more stable VPP voltage less sensitive to changes in temperature and supply voltage. An internal voltage generating device and method.

VPP 검출회로는 전압 발생기에서 발생한 기준전압과 VPP 전압을 일정 비율로 분배(예컨대, 1/4, 1/5, …)한 전압의 레벨을 비교하여 그 결과에 따라 오실레이션신호를 온/오프 시켜 VPP 펌프를 구동시킴으로써 VPP 전압을 원하는 레벨로 유지시킨다. 그리고, DRAM 코어에서는 셀에 데이터를 쓰고 읽는 문제가 발생하였을 경우 그 문제의 원인을 밝혀내기 위한 여러가지 테스트 중에서 VPP 전압 레벨을 변경시킴으로써 셀에 문제가 있는지 아니면 셀에 데이터를 전달하는 트랜지스터에 문제가 있는지를 테스트하고 있다.The VPP detection circuit compares the reference voltage generated from the voltage generator with the level of the voltage obtained by dividing the VPP voltage at a predetermined ratio (for example, 1/4, 1/5, ...), and turns on / off the oscillation signal according to the result. The VPP voltage is maintained at the desired level by driving the VPP pump. In the DRAM core, if a problem occurs in writing or reading data to the cell, the VPP voltage level is changed among various tests to determine the cause of the problem, and is there a problem in the cell or a transistor delivering data to the cell? Is testing.

도 1 및 도 2는 종래 사용되고 있는 VPP 검출회로의 구성을 나타내는 회로도이다.1 and 2 are circuit diagrams showing the configuration of a conventional VPP detection circuit.

도 1의 VPP 검출회로는 전압분배부(1), 스위칭부(2) 및 비교부(3)를 구비한다. 전압분배부(1)는 VPP 전압과 접지전압 사이에 직렬 연결된 다수의 저항들을 구비하여 VPP 전압을 분배하고 분배된 서로 다른 레벨의 전압(VPP_up, VPP_normal, VPP_down)을 출력한다. 스위칭회로(1)는 테스트신호에 따라 스위칭되어 전압분배부(1)에서 출력되는 서로 다른 레벨의 전압(VPP_up, VPP_normal, VPP_down) 중 어느 하나를 비교부(3)로 출력한다. 비교부(3)는 기준전압 Vref_vpp 과 스위칭회로(1)의 출력전압을 비교하여 그 결과에 따라 VPP 펌프(미도시)를 동작시키기 위한 오실레이션인에이블신호 OSC_en를 활성화시킨다. 즉, 스위칭회로(1)의 출력전압이 기준전압 Vref_vpp 보다 작으면 오실레이션 인에이블신호 OSC_en가 활성화되어 VPP 전압을 펌핑한다.The VPP detection circuit of FIG. 1 includes a voltage divider 1, a switch 2, and a comparator 3. The voltage divider 1 includes a plurality of resistors connected in series between the VPP voltage and the ground voltage to distribute the VPP voltage and output the divided voltages VPP_up, VPP_normal, and VPP_down. The switching circuit 1 is switched according to the test signal and outputs any one of voltages VPP_up, VPP_normal, and VPP_down of different levels output from the voltage divider 1 to the comparator 3. The comparator 3 compares the reference voltage Vref_vpp with the output voltage of the switching circuit 1 and activates the oscillation enable signal OSC_en for operating the VPP pump (not shown) according to the result. That is, when the output voltage of the switching circuit 1 is smaller than the reference voltage Vref_vpp, the oscillation enable signal OSC_en is activated to pump the VPP voltage.

도 1에서와 같이 저항을 이용하여 VPP를 분배하는 경우, 저항값을 크게 하고 자 하는 경우 회로구성을 위한 면적을 크게 차지하게 되고 VPP에서 접지전압으로 흐르는 전류가 상대적으로 많다는 문제가 있다.In the case of distributing VPP by using a resistor as shown in FIG. 1, when the resistance value is to be increased, a large area for a circuit configuration is occupied, and there is a problem that a large current flows from VPP to ground voltage.

도 2의 VPP 검출회로는 저항 대신에 VPP 전압과 접지전압 사이에 다수의 MOS 트랜지스터들 T1 ∼ T9을 구비하여 제어신호 VPP_up, VPP_normal, VPP_down 에 따라 서로 다른 레벨로 분배된 VPP 전압을 출력하는 전압분배부(4) 및 전압분배부(4)의 출력전압과 기준전압 Vref_vpp 을 비교하여 그 결과에 따라 VPP 펌프(미도시)를 동작시키기 위한 오실레이션인에이블신호를 활성화시키는 비교부(5)를 구비한다.The VPP detection circuit of FIG. 2 includes a plurality of MOS transistors T1 to T9 between the VPP voltage and the ground voltage instead of a resistor to output a VPP voltage divided at different levels according to the control signals VPP_up, VPP_normal, and VPP_down. A comparison section 5 for comparing the output voltage of the distribution section 4 and the voltage distribution section 4 with the reference voltage Vref_vpp and activating an oscillation enable signal for operating the VPP pump (not shown) according to the result. do.

이때, MOS 트랜지스터 T1, T2, T3, T5는 동일한 사이즈를 가지며, MOS 트랜지스터 T7는 MOS 트랜지스터 T5 보다 작고, MOS 트랜지스터 T9는 MOS 트랜지스터 T5 보다 크다. 그리고, MOS 트랜지스터 T4, T6, T8은 각각 VPP_normal, VPP_down, VPP_up 신호에 따라 온/오프된다. 따라서, VPP_normal 신호가 활성화되면, 1/4로 분배된 VPP 전압이 비교부(5)로 출력되며, VPP_up 또는 VPP_down 신호가 활성화되면 각각 1/4 보다 작거나 크게 분배된 VPP 전압이 비교부(5)로 출력된다.At this time, the MOS transistors T1, T2, T3, and T5 have the same size, the MOS transistor T7 is smaller than the MOS transistor T5, and the MOS transistor T9 is larger than the MOS transistor T5. The MOS transistors T4, T6, and T8 are turned on / off according to the VPP_normal, VPP_down, and VPP_up signals, respectively. Therefore, when the VPP_normal signal is activated, the VPP voltage divided by 1/4 is output to the comparator 5, and when the VPP_up or VPP_down signal is activated, the VPP voltages smaller than or greater than 1/4 are respectively compared to the comparator 5 Will be displayed.

그런데, 도 2와 같은 구성에서는 스위치로 사용되는 MOS 트랜지스터 T4, T6, T8는 온도가 변화되거나 게이트에 인가되는 제어신호의 레벨이 흔들리거나 낮아지게 되면 저항값이 변하게 된다. 따라서, 전압분배부(4)는 본래 설계된 비율이 아닌 다른 비율로 VPP 전압을 분배하여 출력하게 되는데, 이는 테스트를 위한 VPP 레벨 뿐만 아니라 노말모드에서 필요한 VPP 레벨에도 영향을 끼치게 된다. 또한, MOS 트랜지스터 T7, T9의 사이즈가 MOS 트랜지스터 T1 ∼ T3와 달라 그 온도특성이 달라져 VPP 전압을 원하는 레벨로 정확하게 발생시킬 수 없는 문제가 있다.However, in the configuration as shown in FIG. 2, the resistance value of the MOS transistors T4, T6, and T8 used as the switch changes when the temperature is changed or the level of the control signal applied to the gate is shaken or lowered. Therefore, the voltage divider 4 distributes and outputs the VPP voltage at a ratio other than the ratio originally designed, which affects not only the VPP level for the test but also the required VPP level in the normal mode. In addition, the sizes of the MOS transistors T7 and T9 are different from those of the MOS transistors T1 to T3, and thus, the temperature characteristics thereof are different, so that the VPP voltage cannot be accurately generated at a desired level.

따라서, 본 발명이 이루고자 하는 기술적 과제는 VPP 검출회로의 구조를 개선하여 공급전압의 변동에 능동적으로 대처하면서도 온도 변화에 대한 영향을 최소화할 수 있는 내부전압 발생 장치 및 방법을 제공하는데 있다.Accordingly, an aspect of the present invention is to provide an internal voltage generating device and method capable of minimizing the influence on temperature change while actively coping with supply voltage variations by improving the structure of the VPP detection circuit.

상기 기술적 과제를 달성하기 위하여, 본 발명은 제 1 기준전압을 전압분배한 후 소정 제어신호에 따라 상기 전압 분배된 서로 다른 레벨의 전압들 중 어느 하나를 제 2 기준전압으로서 출력하는 기준전압 발생부와; 내부전압을 소정 비율로 전압분배하여 출력하는 내부전압 분배부와; 상기 내부전압 분배부의 출력전압과 상기 제 2 기준전압의 레벨을 비교하여 그 비교결과에 따라 상기 내부전압을 펌핑하기 위한 오실레이션 인에이블신호를 활성화시키는 비교부를 포함하여 구성되는 내부전압 발생장치를 제공한다.In order to achieve the above technical problem, the present invention provides a reference voltage generator for outputting any one of the voltages of different levels divided by the voltage according to a predetermined control signal after voltage distribution of a first reference voltage as a second reference voltage. Wow; An internal voltage divider configured to divide and output the internal voltage at a predetermined ratio; And a comparison unit configured to compare an output voltage of the internal voltage distribution unit with a level of the second reference voltage and to activate an oscillation enable signal for pumping the internal voltage according to the comparison result. do.

본 발명에서, 제 1항에 있어서, 상기 기준전압 발생부는 상기 제 1 기준전압을 서로 다른 비율로 전압분배하여 출력하는 기준전압 분배부와; 상기 제어신호에 따라 상기 기준전압 분배부의 출력전압들 중 어느 하나를 상기 제 2 기준전압으로 출력하는 기준전압 선택부를 포함하는 것이 바람직하다.The apparatus of claim 1, wherein the reference voltage generator comprises: a reference voltage divider configured to divide and output the first reference voltage at different ratios; Preferably, the control unit includes a reference voltage selector configured to output one of the output voltages of the reference voltage divider as the second reference voltage.

본 발명에서, 제 2항에 있어서, 상기 기준전압 분배부는 상기 제 1 기준전압과 접지전압 사이에 직렬 연결된 다수의 저항들을 포함하는 것이 바람직하다.In the present invention, the reference voltage divider preferably includes a plurality of resistors connected in series between the first reference voltage and the ground voltage.

본 발명에서, 상기 기준전압 선택부는 제 1 제어신호에 따라 제 1 비율로 전압분배된 상기 제 1 기준전압을 상기 제 2 기준전압으로 출력하는 제 1 스위칭부와; 제 2 제어신호에 따라 제 2 비율로 전압분배된 상기 제 1 기준전압을 상기 제 2 기준전압으로 출력하는 제 2 스위칭부와; 제 3 제어신호에 따라 제 3 비율로 전압분배된 상기 제 1 기준전압을 상기 제 2 기준전압으로 출력하는 제 3 스위칭부를 포함하는 것이 바람직하다.The reference voltage selector may include: a first switching unit configured to output the first reference voltage divided by a first ratio according to a first control signal as the second reference voltage; A second switching unit configured to output the first reference voltage divided by a second ratio according to a second control signal as the second reference voltage; Preferably, a third switching unit outputs the first reference voltage divided by a third ratio according to a third control signal as the second reference voltage.

본 발명에서, 상기 내부전압 분배부는 VPP 전압을 일정 비율로 전압분배하여 출력하는 것을 특징으로 한다.In the present invention, the internal voltage divider is characterized in that the voltage divider outputs a VPP voltage at a predetermined ratio.

본 발명에서, 상기 내부전압 분배부는 각각 게이트와 드레인이 공통연결되고, 상기 VPP 전압과 접지전압 사이에 직렬 연결된 다수의 MOS 트랜지스터들을 포함하는 것이 바람직하다.In the present invention, it is preferable that the internal voltage divider includes a plurality of MOS transistors in which a gate and a drain are commonly connected to each other, and are connected in series between the VPP voltage and the ground voltage.

본 발명에서, 상기 MOS 트랜지스터들은 동일한 사이즈를 갖는 것을 특징으로 한다.In the present invention, the MOS transistors are characterized by having the same size.

또한, 본 발명은 내부전압은 일정 비율로 전압분배하여 출력하고, 기준전압은 서로 다른 비율로 전압분배하여 출력하는 제 1 단계와; 소정 제어신호에 따라 상기 서로 다른 비율로 분배된 기준전압들 중 어느 하나를 상기 일정 비율로 전압분배된 내부전압과 비교하는 제 2 단계와; 상기 비교결과에 따라 상기 내부전압을 펌핑하기 위한 오실레이션인에이블신호를 선택적으로 활성화시키는 제 3 단계를 포함하는 내부전압 발생방법을 제공한다.In addition, the present invention is the first step of dividing the output voltage at a predetermined ratio and outputting the voltage, the reference voltage is divided by the different ratio output voltage; A second step of comparing any one of the reference voltages divided at different ratios with an internal voltage divided at a predetermined ratio according to a predetermined control signal; And a third step of selectively activating an oscillation enable signal for pumping the internal voltage according to the comparison result.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 3은 본 발명에 따른 내부전압 발생회로의 구성을 나타내는 회로도이다.3 is a circuit diagram showing a configuration of an internal voltage generation circuit according to the present invention.

도 3의 내부전압 발생회로는 기준전압 분배부(10), 기준전압 선택부(20), 내부전압 분배부(30) 및 비교부(40)를 구비한다.The internal voltage generation circuit of FIG. 3 includes a reference voltage divider 10, a reference voltage selector 20, an internal voltage divider 30, and a comparer 40.

기준전압 분배부(10)는 기준전압 VREF을 다수의 서로 다른 레벨로 분배하여 분배된 서로 다른 레벨의 전압들을 출력한다. 이러한 기준전압 분배부(10)는 기준전압 VREF과 접지전압 사이에 직렬 연결된 다수의 저항 R1 ∼ Rn을 구비한다.The reference voltage divider 10 divides the reference voltage VREF into a plurality of different levels and outputs divided voltages of different levels. The reference voltage divider 10 includes a plurality of resistors R1 to Rn connected in series between the reference voltage VREF and the ground voltage.

기준전압 선택부(20)는 제어신호 VPP_up, VPP_normal, VPP_down에 따라 기준전압 분배부(10)에서 서로 다른 레벨로 분배된 출력전압들 중 어느 하나를 비교부(40)에 대한 기준전압 Vref_vpp으로 출력한다. 즉, 제어신호들 VPP_up, VPP_normal, VPP_down은 동시에 활성화되지 않고 어느 하나만이 선택적으로 활성화되어 기준전압 분배부(10)에서 대응되는 출력노드의 전압을 비교부(40)로 출력한다. 이러한 기준전압 선택부(20)는 기준전압 분배부(10)의 출력노드 A와 비교부(40)의 비반전 입력단 사이에 연결되며 게이트로 제어신호 VPP_up를 인가받아 제어신호 VPP_up에 따라 온/오프되는 MOS 트랜지스터 T10, 기준전압 분배부(10)의 출력노드 B와 비교부(40)의 비반전 입력단 사이에 연결되며 게이트로 제어신호 VPP_normal를 인가받아 제어신호 VPP_normal에 따라 온/오프되는 MOS 트랜지스터 T11, 및 기준전압 분배부(10)의 출력노드 C와 비교부(40)의 비반전 입력단 사이에 연결되며 게이트로 제어신호 VPP_down를 인가받아 제어신호 VPP_down에 따라 온/오 프되는 MOS 트랜지스터 T12를 구비한다.The reference voltage selector 20 outputs any one of the output voltages distributed at different levels by the reference voltage divider 10 according to the control signals VPP_up, VPP_normal, and VPP_down as the reference voltage Vref_vpp for the comparator 40. do. That is, the control signals VPP_up, VPP_normal, and VPP_down are not activated at the same time, and only one is selectively activated to output the voltage of the corresponding output node in the reference voltage divider 10 to the comparator 40. The reference voltage selector 20 is connected between the output node A of the reference voltage divider 10 and the non-inverting input terminal of the comparator 40 and receives a control signal VPP_up through a gate to turn on / off according to the control signal VPP_up. MOS transistor T10, which is connected between the output node B of the reference voltage divider 10 and the non-inverting input terminal of the comparator 40 and receives a control signal VPP_normal through a gate and is turned on / off according to the control signal VPP_normal. And a MOS transistor T12 connected between the output node C of the reference voltage divider 10 and the non-inverting input terminal of the comparator 40 and receiving a control signal VPP_down to a gate and being turned on / off according to the control signal VPP_down. do.

내부전압 분배부(30)는 내부전압 VPP을 일정 비율로 분배하여 분배된 VPP 전압 VPP_div을 비교부(40)로 출력한다. 이러한 내부전압 분배부(30)는 게이트와 드레인이 공통 연결된 다수의 MOS 트랜지스터들 T13 ∼ T16이 내부전압 VPP과 접지전압 사이에 직렬 연결되고, MOS 트랜지스터 T15와 T16의 연결노드가 비교부(40)의 반전 입력단과 연결된다. 이때, 직렬 연결되는 MOS 트랜지스터들 T13 ∼ T16은 동일한 사이즈를 가지며, 이에 따라 온도가 변하더라도 MOS 트랜지스터들이 모두 동일한 특성으로 변화되므로 내부전압 분배부(30)는 항상 일정한 비율로 VPP 전압을 분배하여 출력한다.The internal voltage divider 30 divides the internal voltage VPP at a predetermined ratio and outputs the divided VPP voltage VPP_div to the comparator 40. The internal voltage divider 30 includes a plurality of MOS transistors T13 to T16 having a common gate and drain connected in series between an internal voltage VPP and a ground voltage, and a connection node of the MOS transistors T15 and T16 to be compared to the comparator 40. It is connected to the inverting input terminal of. At this time, the MOS transistors T13 to T16 connected in series have the same size, and thus, since the MOS transistors all change to the same characteristic even if the temperature changes, the internal voltage divider 30 always distributes the VPP voltage at a constant ratio and outputs the same. do.

비교부(40)는 기준전압 선택부(20)의 출력전압 Vref_vpp과 내부전압 분배부(30)의 출력전압 VPP_div을 비교하여 그 비교결과에 따라 VPP 전압을 펌핑하기 위한 오실레이션인에이블신호 OSC_en를 선택적으로 활성화시킨다.The comparator 40 compares the output voltage Vref_vpp of the reference voltage selector 20 with the output voltage VPP_div of the internal voltage divider 30 and compares the oscillation enable signal OSC_en to pump the VPP voltage according to the comparison result. Optionally activate it.

상술된 구성을 갖는 본 발명에 따른 내부전압 발생장치의 동작을 간략하게 설명하면 다음과 같다.The operation of the internal voltage generator according to the present invention having the above-described configuration will be briefly described as follows.

본 발명에서 내부전압 분배부(30)는 동일한 사이즈의 4개의 MOS 트랜지스터 T13 ∼ T16로 VPP 전압을 분배한 (1/4)*VPP 레벨의 전압을 비교부(40)의 반전 입력단에 인가한다. 즉, 도 2에서와 달리 본 발명의 내부전압 분배부(30)는 스위치 기능을 하는 MOS 트랜지스터를 구비하지 않고 동일한 사이즈의 MOS 트랜지스터들만을 이용하여 VPP 전압을 분배하여 출력하므로, 온도변화에도 항상 일정한 비율로 분배 된 VPP 전압을 출력할 수 있게 된다.In the present invention, the internal voltage divider 30 applies a voltage of (1/4) * VPP level in which the VPP voltage is divided by four MOS transistors T13 to T16 of the same size to the inverting input terminal of the comparator 40. That is, unlike in FIG. 2, since the internal voltage distribution unit 30 of the present invention does not include a MOS transistor functioning as a switch, only the MOS transistors having the same size are used to distribute and output the VPP voltage. Outputs the VPP voltage divided by the ratio.

한편, 비교부(40)의 비반전 입력단으로 인가되는 기준전압 Vref_vpp은 동작모드에 따라 선택적으로 활성화되는 제어신호 VPP_normal, VPP_up, VPP_down에 따라 서로 다른 레벨을 갖는다.Meanwhile, the reference voltage Vref_vpp applied to the non-inverting input terminal of the comparator 40 has different levels according to the control signals VPP_normal, VPP_up, and VPP_down selectively activated according to the operation mode.

즉, 노말모드에서는 제어신호 VPP_normal 신호가 활성화되며 이에 따라 기준전압 선택부(20)에서 MOS 트랜지스터 T11이 온되어 기준전압 Vref_vpp의 크기는 {(R4+ …+Rn)/(R1+ …+Rn)}*VREF 가 된다. 따라서, 오실레이션인에이블신호 OSC_en는 {(R4+ …+Rn)/(R1+ …+Rn)}*VREF의 크기가 VPP_div = (1/4)*VPP 보다 큰 경우 활성화된다.That is, in the normal mode, the control signal VPP_normal signal is activated. Accordingly, the MOS transistor T11 is turned on in the reference voltage selector 20 so that the magnitude of the reference voltage Vref_vpp is {(R4 + ... + Rn) / (R1 + ... + Rn)} *. It becomes VREF. Thus, the oscillation enable signal OSC_en is activated when the magnitude of {(R4 + ... + Rn) / (R1 + ... + Rn)} * VREF is greater than VPP_div = (1/4) * VPP.

테스트모드에서 VPP 전압을 높여주거나 낮추고자 하는 경우, 제어신호 VPP_up 또는 VPP_down 신호를 활성화시켜 기준전압 Vref_vpp의 크기를 변경시켜 준다.In case of increasing or decreasing the VPP voltage in the test mode, the control signal VPP_up or VPP_down signal is activated to change the magnitude of the reference voltage Vref_vpp.

즉, 제어신호 VPP_up가 활성화되면, 기준전압 분배부(10)에서 출력노드 A의 전압 {(R2+ …+Rn)/(R1+ …+Rn)}*VREF이 기준전압 Vref_vpp으로서 비교부(40)로 인가된다. 기준전압 Vref_vpp이 노말모드시 보다 높아짐에 따라 오실레이션 인에이블신호 OSC_en는 VPP 전압이 노말모드시 보다 일정수준 높아질 때 까지 즉 VPP_div = (1/4)*VPP가 {(R2+ …+Rn)/(R1+ …+Rn)}*VREF 보다 커질 때까지 하이로 활성화되어 VPP 전압을 상승시킨다.That is, when the control signal VPP_up is activated, the voltage {(R2 +++ Rn) / (R1 +++ Rn)} * VREF of the output node A is supplied to the comparator 40 as the reference voltage Vref_vpp in the reference voltage divider 10. Is approved. As the reference voltage Vref_vpp is higher than in normal mode, the oscillation enable signal OSC_en remains until the VPP voltage is higher than that in normal mode, i.e. VPP_div = (1/4) * R1 +… + Rn)} * is active high until greater than VREF, increasing the VPP voltage.

반면에, 제어신호 VPP_down가 활성화되면, 기준전압 분배부(10)에서 출력노드 C의 전압 {Rn/(R1+ …+Rn)}*VREF이 기준전압 Vref_vpp으로서 비교부(40)로 인가 된다. 기준전압 Vref_vpp이 노말모드시 보다 낮아짐에 따라 오실레이션인에이블신호 OSC_en는 로우로 비활성화되며 이 상태는 (1/4)*VPP 가 {Rn/(R1+ …+Rn)}*VREF 보다 낮아질 때까지 계속됨으로써 VPP 전압을 다운시킨다.On the other hand, when the control signal VPP_down is activated, the voltage {Rn / (R1 + ... + Rn)} * VREF of the output node C is applied to the comparator 40 as the reference voltage Vref_vpp in the reference voltage divider 10. As the reference voltage Vref_vpp is lower than in normal mode, the oscillation enable signal OSC_en is deactivated low and continues until (1/4) * VPP is lower than {Rn / (R1 +… + Rn)} * VREF. Thereby lowering the VPP voltage.

이처럼, 본 발명에서는 도 1 및 도 2에서와 같이 VPP 전압을 서로 다른 복수개의 레벨로 분배하는 것이 아니라, 기준전압 Vref_vpp의 크기를 서로 다른 다수의 레벨로 분배한 후 이들 중 어느 하나를 선택적으로 사용한다. 이에 따라, 결과적으로는 도 1 및 도 2에서와 같은 조건으로 오실레이션인에이블신호 OSC_en를 발생시켜 VPP 전압의 크기를 조절할 수 있으면서, 회로의 구성상에서는 VPP 전압의 분배을 위해 별도의 스위칭소자를 사용하지 않고 동일한 사이즈의 MOS 트랜지스터들만을 사용할 수 있어 VPP 전압의 레벨을 일정하게 유지시킬 수 있게 된다.As described above, the present invention does not distribute the VPP voltage to a plurality of different levels, as shown in FIGS. 1 and 2, but selectively divides the magnitude of the reference voltage Vref_vpp into a plurality of different levels and selectively uses any one of them. do. Accordingly, as a result, the oscillation enable signal OSC_en can be generated under the same conditions as in FIGS. 1 and 2 to adjust the magnitude of the VPP voltage, but a separate switching device is not used for the distribution of the VPP voltage in the circuit configuration. Instead, only MOS transistors of the same size can be used so that the level of the VPP voltage can be kept constant.

이상 설명한 바와 같이, 본 발명의 내부전압 발생회로는 VPP 전압에 대한 분배 비율은 일정하게 유지하면서 기준전압의 크기를 변경시켜 VPP 전압의 레벨을 조절함으로써 온도 및 공급전압 변화로 생기는 문제점들을 제거할 수 있으며, 노말모드에서 뿐만 아니라 테스트시에서도 안정적으로 VPP 전압을 공급할 수 있는 효과가 있다.As described above, the internal voltage generation circuit of the present invention can eliminate the problems caused by temperature and supply voltage change by adjusting the level of the VPP voltage by changing the magnitude of the reference voltage while maintaining the distribution ratio to the VPP voltage constant. In addition, the VPP voltage can be stably supplied not only in the normal mode but also in the test.

Claims (8)

제 1 기준전압을 전압분배한 후 소정 제어신호에 따라 상기 전압 분배된 서로 다른 레벨의 전압들 중 어느 하나를 제 2 기준전압으로서 출력하는 기준전압 발생부와;A reference voltage generator for dividing a first reference voltage and outputting any one of voltages having different levels of the voltage divided according to a predetermined control signal as a second reference voltage; 내부전압을 소정 비율로 전압분배하여 출력하는 내부전압 분배부와; An internal voltage divider configured to divide and output the internal voltage at a predetermined ratio; 상기 내부전압 분배부의 출력전압과 상기 제 2 기준전압의 레벨을 비교하여 그 비교결과에 따라 상기 내부전압을 펌핑하기 위한 오실레이션 인에이블신호를 활성화시키는 비교부를 포함하여 구성되는 내부전압 발생장치.And a comparator for comparing an output voltage of the internal voltage divider with a level of the second reference voltage and activating an oscillation enable signal for pumping the internal voltage according to the comparison result. 제 1항에 있어서, 상기 기준전압 발생부는The method of claim 1, wherein the reference voltage generating unit 상기 제 1 기준전압을 서로 다른 비율로 전압분배하여 출력하는 기준전압 분배부와; A reference voltage divider configured to divide and output the first reference voltage at different ratios; 상기 제어신호에 따라 상기 기준전압 분배부의 출력전압들 중 어느 하나를 상기 제 2 기준전압으로 출력하는 기준전압 선택부를 포함하는 내부전압 발생장치.And a reference voltage selector configured to output one of the output voltages of the reference voltage divider as the second reference voltage according to the control signal. 제 2항에 있어서, 상기 기준전압 분배부는The method of claim 2, wherein the reference voltage divider is 상기 제 1 기준전압과 접지전압 사이에 직렬 연결된 다수의 저항들을 포함하 는 내부전압 발생장치.And an internal voltage generator including a plurality of resistors connected in series between the first reference voltage and the ground voltage. 제 2항 또는 제 3항에 있어서, 상기 기준전압 선택부는The method of claim 2 or 3, wherein the reference voltage selector 제 1 제어신호에 따라 제 1 비율로 전압분배된 상기 제 1 기준전압을 상기 제 2 기준전압으로 출력하는 제 1 스위칭부와;A first switching unit configured to output the first reference voltage divided by a first ratio according to a first control signal as the second reference voltage; 제 2 제어신호에 따라 제 2 비율로 전압분배된 상기 제 1 기준전압을 상기 제 2 기준전압으로 출력하는 제 2 스위칭부와; A second switching unit configured to output the first reference voltage divided by a second ratio according to a second control signal as the second reference voltage; 제 3 제어신호에 따라 제 3 비율로 전압분배된 상기 제 1 기준전압을 상기 제 2 기준전압으로 출력하는 제 3 스위칭부를 포함하는 내부전압 발생장치.And a third switching unit configured to output the first reference voltage divided by a third ratio according to a third control signal as the second reference voltage. 제 1항에 있어서, 상기 내부전압 분배부는The method of claim 1, wherein the internal voltage distribution unit VPP 전압을 일정 비율로 전압분배하여 출력하는 것을 특징으로 하는 내부전압 발생장치.An internal voltage generator, characterized in that the output voltage is divided by a certain ratio VPP voltage. 제 5항에 있어서, 상기 내부전압 분배부는The method of claim 5, wherein the internal voltage distribution unit 각각 게이트와 드레인이 공통연결되고, 상기 VPP 전압과 접지전압 사이에 직렬 연결된 다수의 MOS 트랜지스터들을 포함하는 내부전압 발생장치.And a plurality of MOS transistors each having a gate and a drain connected in common and connected in series between the VPP voltage and the ground voltage. 제 6항에 있어서, 상기 MOS 트랜지스터들은The method of claim 6, wherein the MOS transistors 동일한 사이즈를 갖는 것을 특징으로 하는 내부전압 발생장치.Internal voltage generator, characterized in that having the same size. 내부전압은 일정 비율로 전압분배하여 출력하고, 기준전압은 서로 다른 비율로 전압분배하여 출력하는 제 1 단계와;A first step of dividing and outputting the internal voltage by a constant ratio and dividing and outputting the reference voltage by different ratios; 소정 제어신호에 따라 상기 서로 다른 비율로 분배된 기준전압들 중 어느 하나를 상기 일정 비율로 전압분배된 내부전압과 비교하는 제 2 단계와; A second step of comparing any one of the reference voltages divided at different ratios with an internal voltage divided at a predetermined ratio according to a predetermined control signal; 상기 비교결과에 따라 상기 내부전압을 펌핑하기 위한 오실레이션인에이블신호를 선택적으로 활성화시키는 제 3 단계를 포함하는 내부전압 발생방법.And a third step of selectively activating an oscillation enable signal for pumping the internal voltage according to the comparison result.
KR1020050051151A 2005-06-14 2005-06-14 Device and method for generating internal voltage KR101039138B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050051151A KR101039138B1 (en) 2005-06-14 2005-06-14 Device and method for generating internal voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050051151A KR101039138B1 (en) 2005-06-14 2005-06-14 Device and method for generating internal voltage

Publications (2)

Publication Number Publication Date
KR20060130461A KR20060130461A (en) 2006-12-19
KR101039138B1 true KR101039138B1 (en) 2011-06-03

Family

ID=37810881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051151A KR101039138B1 (en) 2005-06-14 2005-06-14 Device and method for generating internal voltage

Country Status (1)

Country Link
KR (1) KR101039138B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919807B1 (en) * 2007-12-28 2009-10-01 주식회사 하이닉스반도체 Reference Voltage Generation Circuit
CN101894586B (en) * 2010-07-30 2015-06-17 上海华虹宏力半导体制造有限公司 Programming voltage compensation circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080043500A (en) * 2006-11-14 2008-05-19 주식회사 하이닉스반도체 A high voltage detector and a high voltage generator using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080043500A (en) * 2006-11-14 2008-05-19 주식회사 하이닉스반도체 A high voltage detector and a high voltage generator using the same

Also Published As

Publication number Publication date
KR20060130461A (en) 2006-12-19

Similar Documents

Publication Publication Date Title
US20100264899A1 (en) Semiconductor device generating voltage for temperature compensation
KR20020071712A (en) Semiconductor integrated circuit device with internal clock generating circuit
US7439794B2 (en) Power source circuit
CN112687312B (en) Memory system, charge pump system and operation method thereof
KR100795014B1 (en) Internal voltage generator of semiconductor memory device
KR100798804B1 (en) Semiconductor memory device
JP2007293545A (en) Voltage generating circuit and semiconductor storage device equipped with the same
KR20210002332A (en) Reference voltage generation
US7057446B2 (en) Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level
JP2009164586A (en) Voltage adjusting circuits and voltage adjusting methods
KR101039138B1 (en) Device and method for generating internal voltage
US8339871B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US6806691B2 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
US8879338B2 (en) Semiconductor integrated circuit and nonvolatile semiconductor storage device
KR20120098169A (en) Internal voltage generator of semiconductor device
KR100817080B1 (en) Semiconductor memory device for controlling internal power supply voltage independently and method using the device
US8023356B2 (en) Voltage level comparison circuit of semiconductor memory apparatus, voltage adjustment circuit using voltage level comparison circuit, and semiconductor memory apparatus using the same
KR20050041592A (en) Internal voltage generation device capable of temperature compensation
US20050174864A1 (en) Voltage regulating circuit and method of regulating voltage
KR20070079111A (en) Circuit for generating reference voltage in semiconductor memory apparatus
KR100753080B1 (en) Internal voltage generator
KR100825021B1 (en) Inner-voltage generator
KR100574992B1 (en) Voltage regulator circuit without voltage variations
KR100719147B1 (en) Internal voltage supplying device
US8179738B2 (en) Internal power supply control circuit of semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee