KR101038233B1 - method and system for fabricating and handling fine structure - Google Patents
method and system for fabricating and handling fine structure Download PDFInfo
- Publication number
- KR101038233B1 KR101038233B1 KR1020080075302A KR20080075302A KR101038233B1 KR 101038233 B1 KR101038233 B1 KR 101038233B1 KR 1020080075302 A KR1020080075302 A KR 1020080075302A KR 20080075302 A KR20080075302 A KR 20080075302A KR 101038233 B1 KR101038233 B1 KR 101038233B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- fluid
- package
- rail
- guide
- Prior art date
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Optical Measuring Cells (AREA)
Abstract
칩 패키징 방법에 있어서, 먼저, 칩이 제공된다. 그 후, 상기 칩이 담겨진 유체를 선택적으로 경화시킴으로써 상기 칩의 패키지를 형성한다. 그 후, 상기 패키지가 형성된 상기 칩을 유체관에 구비된 홈 형태 또는 돌기 형태의 레일을 따라 이동시킨다.In the chip packaging method, first, a chip is provided. Thereafter, the fluid containing the chip is selectively cured to form a package of the chip. Thereafter, the chip on which the package is formed is moved along a groove-shaped or protrusion-shaped rail provided in the fluid pipe.
Description
본 개시(disclosure)는 대체로 미세구조물 생성 및 처리 시스템 및 방법에 관한 것으로서 특히 칩 패키징 방법 및 시스템에 관한 것이다.The present disclosure generally relates to microstructure generation and processing systems and methods, and more particularly to chip packaging methods and systems.
집적회로 산업에 있어서, 작은 칩들에 대한 비용 효과적인 패키징은 매우 중요하다. 현재 상업적으로 생산되고 있는 RFID(radio frequency identification) 및 LED(light emitting deivces)의 칩 크기는 200μm 이하이다. 픽앤플레이스(pick and place) 방식이 이러한 작은 칩의 생산에 사용되고 있으나, 높은 비용과 낮은 생산성(throughput)을 가진다. 따라서, 비용 효과적이고 높은 생산성을 가지는 새로운 공정이 요구된다.In the integrated circuit industry, cost effective packaging of small chips is very important. Currently commercially produced radio frequency identification (RFID) and LED (light emitting deivces) chip sizes are less than 200μm. Pick and place methods are used in the production of these small chips, but with high cost and low throughput. Thus, there is a need for new processes that are cost effective and have high productivity.
일 실시 예에 따르면, 칩 패키징 방법이 개시된다. 칩 패키징 방법에 있어서, 먼저 상기 칩을 제공된다. 그 후, 상기 칩이 담겨진 유체를 선택적으로 경화시킴으로써 상기 칩의 패키지를 형성한다. 그 후, 상기 패키지가 형성된 상기 칩을 유체관에 구비된 홈 형태 또는 돌기 형태의 레일을 따라 이동시킨다. According to one embodiment, a chip packaging method is disclosed. In a chip packaging method, the chip is first provided. Thereafter, the fluid containing the chip is selectively cured to form a package of the chip. Thereafter, the chip on which the package is formed is moved along a groove-shaped or protrusion-shaped rail provided in the fluid pipe.
또 일 실시 예에 따르면, 칩 패키징 시스템이 제공된다. 칩 패키징 시스템은 유체관, 카메라, 처리기(processor) 및 광 투영 장치(light projection apparatus)를 구비한다. 상기 유체관의 내부에는 광경화성 유체가 존재한다. 상기 카메라는 상기 유체관 내에 위치한 칩을 촬영한다. 상기 처리기는 상기 카메라에서 촬영된 영상에 따라 상기 칩의 패키징에 적합한 광의 모양을 결정한다. 상기 광 투영 장치는 결정된 상기 모양을 가지는 광을 상기 유체관에 제공한다. According to another embodiment, a chip packaging system is provided. The chip packaging system includes a fluid tube, a camera, a processor, and a light projection apparatus. There is a photocurable fluid inside the fluid tube. The camera photographs a chip located in the fluid tube. The processor determines a shape of light suitable for packaging the chip according to the image photographed by the camera. The light projecting device provides light having the determined shape to the fluid tube.
또 일 실시 예에 따르면, 패키지된 칩이 제공된다. 패키지된 칩은 칩, 패키지 및 가이드를 구비한다. 상기 패키지는 광경화성 유체의 경화에 의하여 형성된다. 상기 가이드는 상기 광경화성 유체의 경화에 의하여 형성되며, 홈 형태 또는 돌기 형태를 가진다. According to another embodiment, a packaged chip is provided. The packaged chip has a chip, a package, and a guide. The package is formed by curing the photocurable fluid. The guide is formed by curing the photocurable fluid and has a groove shape or a protrusion shape.
이하, 첨부한 도면들을 참조하여, 본 개시의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 개시의 기술은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기서 소개되는 실시 예들은 개 시된 내용이 철저하고 완전해질 수 있도록, 그리고 당업자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면에서 여러 층(또는 막), 영역 및 형상을 명확하게 표현하기 위하여 구조물들의 폭, 두께 또는 형상을 확대하여 나타내었다. 도면은 관찰자의 시점에서 설명되었고, 층, 막, 영역 등의 부분이 다른 부분 “상부에 또는 위에”있다고 표현된 경우에는, “바로 상부에 또는 바로 위에”있는 경우뿐 아니라, 그 중간에 또 다른 부분이 있는 경우도 포함한다.Hereinafter, exemplary embodiments of the present disclosure will be described in detail with reference to the accompanying drawings. However, the technology of the present disclosure is not limited to the embodiments described herein and may be embodied in other forms. However, the embodiments introduced herein are provided to ensure that the disclosed content is thorough and complete, and that the spirit of the present disclosure is sufficiently conveyed to those skilled in the art. In the drawings, widths, thicknesses, or shapes of structures are enlarged in order to clearly express various layers (or layers), regions, and shapes. The drawings have been described at the point of view of the observer, and in cases where parts such as layers, films, regions, etc. are expressed as being “above or above” other parts, in addition to being “on or directly above,” another in the middle Includes parts if present.
도 1은 본 개시의 일 실시 예에 따른 칩 패키징 방법을 설명하기 위한 도면이다. 도 1을 참조하면, 먼저 칩이 제공된다(S110). 상기 칩은 일례로 마이크로 칩이다. 여기서 마이크로 칩이란 칩의 면적이 1mm2 미만인 칩을 의미한다. 상기 마이크로 칩은 예로서 100μm × 100μm × 20μ의 크기를 가진다. 상기 칩은 예로서 LED 칩, RFID 칩 또는 CMOS(complementary metal-oxide semiconductor) 칩이다. 1 is a diagram for describing a chip packaging method according to an exemplary embodiment. Referring to FIG. 1, a chip is first provided (S110). The chip is, for example, a microchip. Herein, the microchip means a chip having an area of less than 1 mm 2 . The microchip has, for example, a size of 100 μm × 100 μm × 20 μ. The chip is for example an LED chip, an RFID chip or a complementary metal-oxide semiconductor (CMOS) chip.
그 후, 상기 칩이 담겨진 유체를 선택적으로 경화시킴으로써 상기 칩의 패키지를 형성한다(S120). 상기 유체는 예로서 광경화성 유체이다. 이 경우, 상기 패키지에 대응하는 모양을 가지는 광을 상기 유체에 제공함으로써, 상기 패키지가 형성된다. 상기 광경화성 유체는 일례로 PEG-DA(Polyethyleneglycol-Diacrylate)이다. 상기 패키지의 형성과 더불어 가이드도 형성될 수 있다. 가이드는 상기 칩이 레일을 벗어나지 않도록 하는 기능을 수행한다. 상기 패키지 및 상기 가이드는 동시에 형성될 수도 있으며, 시간을 달리하여 순차적으로 생성될 수도 있다. Thereafter, the chip containing the chip is selectively cured to form a package of the chip (S120). The fluid is for example a photocurable fluid. In this case, the package is formed by providing the fluid with light having a shape corresponding to the package. The photocurable fluid is, for example, polyethyleneglycol-diacrylate (PEG-DA). In addition to the formation of the package, a guide may be formed. The guide serves to prevent the chip from leaving the rail. The package and the guide may be formed at the same time, or may be sequentially generated at different times.
그 후, 상기 패키지가 형성된 상기 칩을 유체관에 구비된 상기 레일을 따라 이동시킨다(S130). 상기 레일은 홈 형태 또는 돌기 형태를 가진다. 예로서, 상기 레일이 홈 형태를 가지는 경우 상기 가이드는 상기 홈에 대응하는 돌기를 가지며, 상기 레일이 돌기 형태를 가지는 경우 상기 가이드는 상기 돌기에 대응하는 홈을 가진다. Thereafter, the chip is formed is moved along the rail provided in the fluid pipe (S130). The rail has a groove shape or a protrusion shape. For example, when the rail has a groove shape, the guide has a protrusion corresponding to the groove, and when the rail has a protrusion shape, the guide has a groove corresponding to the protrusion.
그 후, 상기 패키지가 형성된 상기 칩이 상기 레일의 종단에 멈춘다(S140). Thereafter, the chip on which the package is formed stops at the end of the rail (S140).
그 후, 추가적인 패키지가 형성된 추가적인 칩이 상기 레일을 따라 이동하여 상기 패키지가 형성된 상기 칩에 접하여 멈춘다(S150). 예로서, 상기 패키지 및 상기 추가적인 패키지 중 적어도 어느 하나는 상기 칩과 상기 추가적인 칩 사이의 간격을 크게 하기 위한 스페이서를 구비한다. Thereafter, an additional chip having an additional package formed thereon moves along the rail and stops in contact with the chip having the package formed thereon (S150). By way of example, at least one of the package and the additional package has a spacer for increasing the spacing between the chip and the additional chip.
도 2 내지 6은 도 1에 표현된 칩 패키징 방법의 구체적인 구현 예의 각 단계를 나타내는 도면으로서, 도 2내지 6는 도 1의 S110 단계 내지 S150 단계에 각각 대응된다. 2 to 6 are diagrams illustrating each step of a specific implementation of the chip packaging method illustrated in FIG. 1, and FIGS. 2 to 6 correspond to steps S110 to S150 of FIG. 1, respectively.
도 2의 (a)는 유체관(210)을 나타내는 도면이고, 도 2의 (b)는 유체관(210) 내부에 위치하는 칩(220)을 나타내는 도면이고, 도 2의 (c)는 칩(220)이 내부에 위치하는 유체관(210)의 평면도이다. 도 2를 참조하면, 칩(220)이 유체관(210) 내부에 제공된다. 유체관(210)의 내부에는 광경화성 유체(230)가 존재한다. 유체관(210)은 홈 형태의 레일(240)을 구비한다. 도면에는 단면이 사각형인 레일(240) 이 도시되어 있으나, 이에 한정되지 아니한다. 예로서, 레일(240)의 단면은 삼각형 또는 반원일 수 있다. 유체관(210)의 외피(250)는 다양한 물질을 사용하여 구현될 수 있다. 외피(250) 주변의 광경화성 유체(230)의 경화를 막기 위하여, 외피(250)는 일례로 산소투과성 물질(일례: PDMS (Polydimethysiloxane))이다.2 (a) is a view showing the
도 3의 (a)는 유체관(210)이 광을 제공받고 있음을 나타내는 도면이고, 도 3의 (b)는 제공되는 광의 모양(310)을 나타내는 도면이고, 도 3의 (c)는 패키지된 칩(320)을 나타내는 도면이고, 도 3의 (d)는 패키지된 칩(320)이 내부에 위치한 유체관(210)의 평면도이다. 도 3을 참조하면, 레일(240)을 구비한 유체관(210)에 패키지(330)에 대응하는 모양(310)을 가진 광을 제공함으로써, 패키지(330)를 형성한다. 도면에는 레일(240)의 반대 방향으로부터(아래로부터) 광이 제공되는 예가 표현되어 있으나, 도면과 달리 레일(240) 방향으로부터(위로부터) 광이 제공될 수도 있다. 패키지(330)는 광경화성 유체(230)의 경화에 의하여 형성된다. 패키지(330)의 형성과 동시에 돌기 형태의 가이드(340)도 형성된다. 도면에는 단면이 사각형인 가이드(340)가 도시되어 있으나, 이에 한정되지 아니한다. 예로서, 가이드(340)의 단면은 삼각형 또는 반원일 수 있다. 패키지(330)는 도면과 같이 스페이서를 구비하지 아니할 수도 있으며, 도면과 달리 스페이서를 구비할 수도 있다. 이 경우, 스페이서는 칩(220)의 수평 방향(칩의 상면 또는 하면과 평행한 방향)으로 돌출될 수 있다. 유체관(210)에 광이 제공되는 동안에, 광경화성 유체(230)가 흐를 수도 있으며, 멈춰 있을 수도 있다.FIG. 3A is a view showing that the
도 4는 패키지된 칩(320)이 내부에 위치한 유체관(210)의 평면도이다. 도 4 를 참조하면, 광경화성 유체(230)의 흐름에 의하여, 패키지된 칩(320)이 레일(240)을 따라 이동한다. 4 is a plan view of a
도 5는 패키지된 칩(320)이 내부에 위치한 유체관(210)의 평면도이다. 도 5를 참조하면, 패키지된 칩(320)이 레일(240)의 종단(510)에 멈춘다. 5 is a plan view of a
도 6은 패키지된 칩(320)이 내부에 위치한 유체관(210)의 평면도이다. 도 6을 참조하면, 추가적인 패키지된 칩(610)이 레일(240)을 따라 이동하여 패키지된 칩(320)에 접하여 멈춘다. 추가적인 패키지된 칩(610)은 추가적인 패키지(620) 및 추가적인 가이드(630)을 구비한다. 도면에 도시되지는 아니하였으나, 추가적인 패키지(620)는 추가적인 스페이서를 구비할 수도 있다. 6 is a plan view of a
도 7은 도 2 내지 6에 설명된 칩 패키징 방법의 변형 예들을 설명하기 위한 도면으로서, 도 7의 (a) 및 (b)는 레일이 돌기 형태를 가지며, 가이드가 홈 형태를 가지는 제1 변형 예를 설명하기 위한 도면이고, 도 7의 (c)는 패키지가 스페이서를 구비하는 제2 변형 예를 설명하기 위한 도면이다. FIG. 7 is a diagram for describing modifications of the chip packaging method described with reference to FIGS. 2 to 6. In FIGS. 7A and 7B, a rail has a protrusion shape and a guide has a groove shape. It is a figure for demonstrating an example, and FIG.7 (c) is a figure for demonstrating the 2nd modified example in which a package is provided with a spacer.
제1 변형 예를 나타내는 도 7의 (a) 및 (b)를 참조하면, 유체관(720)은 돌기 형태의 레일(710)을 구비하며, 패키지된 칩(740)은 홈 형태의 가이드(730)을 구비한다. 돌기 형태의 레일(710)을 구비한 유체관(720)은 홈 형태의 레일(도 3의 도면부호 240)을 구비한 유체관(도 3의 도면부호 210) 대신에 사용될 수 있다. 홈 형태의 가이드(730)을 구비한 패키지된 칩(740)은 돌기 형태의 가이드(도 3의 도면부호 340)를 구비한 패키지된 칩(도 3의 도면부호 320) 대신에 사용될 수 있으며, 돌기 형태의 추가적인 가이드(도 6의 도면부호 630)를 구비한 추가적인 패키지된 칩(도 6의 도면부호 610) 대신에 사용될 수도 있다. 홈 형태의 가이드(730)을 구비한 패키지된 칩(740)은 칩(750)을 구비한다.Referring to FIGS. 7A and 7B, which illustrate a first modification, the
제2 변형 예를 나타내는 도 7의 (c)를 참조하면, 패키지된 칩(770)은 스페이서(760)을 구비한다. 스페이서(760)를 구비한 패키지된 칩(770)은 스페이서를 구비하지 아니한 패키지된 칩(도 3의 도면부호 320) 대신에 사용될 수 있으며, 스페이서를 구비하지 아니한 추가적인 패키지된 칩(도 6의 도면부호 610) 대신에 사용될 수도 있다. 도면과 같이, 스페이서(760)는 칩(780)의 수평 방향으로 돌출될 수 있다.Referring to FIG. 7C, which shows a second modified example, the packaged
도 8은 실제 제작된 패키지된 칩의 예들을 나타내는 도면으로서, 도 8의 (a)는 스페이서를 구비하지 아니하는 패키지된 칩(810)을 나타내는 도면이고, 도 8의 (b)는 스페이서(850)를 구비한 패키지된 칩(860)을 나타내는 도면이다. 도 8의 (a)를 참조하면, 패키지된 칩(810)은 칩(820), 패키지(830), 및 가이드(840)을 구비한다. 도 8의 (b)를 참조하면, 패키지된 칩(860)은 칩(870), 패키지(880) 및 가이드(890)를 구비한다. 패키지(880)는 스페이서(850)를 구비한다. 칩(870)와 인접한 칩(875) 사이의 거리는 스페이서(850)의 길이에 의하여 결정된다. FIG. 8 is a diagram illustrating examples of a packaged chip that is actually manufactured. FIG. 8A illustrates a packaged
도 9는 도 2 내지 6에 표현된 유체관(210)의 제조 공정을 나타내는 도면이다. 도 9를 참조하면, 먼저 실리콘 기판(910)을 준비한다 (도 9의 (a)). 그 후, 실리콘 기판(910) 위에 포토레지스트(photoresist, 920)를 코팅한다 (도 9의 (b)). 포토레지스트(920)는 일례로 SU-8 포토레지스트일 수 있다. 그 후, 포토레지스트(920)를 패터닝 (patterning) 하여 주 채널 층(main channel layer, 920)을 형성한다 (도 9의 (c), (d)). 포토레지스트의 패터닝은 포토마스크(930)를 정렬하고 노출 (exposure) 을 수행하는 단계 (도 9의 (c)) 및 현상 (development) 하는 단계 (도 9의 (d)) 를 구비한다. 그 후, 실리콘 기판(910) 및 주 채널 층(920) 위에 추가적인 포토레지스트(920`)를 코팅한다 (도 9의 (e)). 그 후, 추가적인 포토레지스트(920`)를 패터닝하여 레일 층(920`)을 형성한다 (도 9의 (f), (g)). 추가적인 포토레지스트(920`)의 패터닝에는 추가적인 포토마스크(930`)가 사용된다. 그 후, 주 채널 층(920)과 레일 층(920`)이 형성된 실리콘 기판(910)을 알루미늄 용기(950)에 담고, 경화되지 아니한 열경화성 중합체 (일례로 경화되지 아니한 PDMS(940))를 실리콘 기판(910) 위에 붓는다 (도 9의 (h)). 그 후, 경화되지 아니한 PDMS(940)를 경화된 PDMS(960)로 변환시킨다 (도 9의 (i)). PDMS의 경화를 위하여 알루미늄 용기(950)를 150℃의 핫플레이트 (hot plate) 에 10분간 또는 적당한 시간 올려놓는다. 도 9의 (a) 내지 (i)에 표현된 2 층 (2 layers) 몰드 제작 공정에 의하여 경화된 PDMS(960)가 얻어진다.9 is a view showing a manufacturing process of the
상기 공정 (도 9의 (a) 내지 (i)에 표현된 공정) 과 별개로 PDMS(970)가 코팅된 유리 기판(980)을 준비한다 (도 9의 (j)). 그 후, 도 9의 (a) 내지 (i)에 표현된 공정으로 얻어진 경화된 PDMS(960)를 유기 기판(980)에 코팅된 PDMS(970)와 결합시켜, 레일(240)을 구비한 유체관(210)을 형성한다(도 5의 (k)). PDMS(960, 970) 및 유리 기판(980)이 유체관의 외피(250)를 구성한다. A
도 10 내지 15는 도 1에 표현된 칩 패키징 방법의 다른 구체적인 구현 예의 각 단계를 나타내는 도면으로서, 도 10은 도 1의 S110 단계에 대응되고, 도 11 및 12는 도 1의 S120 단계에 대응되고, 도 13 내지 15는 도 1의 S130 단계 내지 S150 단계에 각각 대응된다. 10 to 15 illustrate each step of another specific implementation of the chip packaging method illustrated in FIG. 1, wherein FIG. 10 corresponds to step S110 of FIG. 1, and FIGS. 11 and 12 correspond to step S120 of FIG. 1. 13 to 15 correspond to steps S130 to S150 of FIG. 1, respectively.
도 10의 (a)는 유체관(1010)을 나타내는 도면이고, 도 10의 (b)는 유체관(1010) 내부에 위치하는 칩(1020)을 나타내는 도면이고, 도 10의 (c)는 칩(1020)이 내부에 위치하는 유체관(1010)의 평면도이다. 도 10을 참조하면, 칩(1020)이 유체관(1010) 내부에 제공된다. 유체관(1010)의 내부에는 광경화성 유체(1030)가 존재한다. 유체관(1010)은 3개의 영역들로 나뉜다. 3개의 영역들 중 제1 영역(1012)에는 레일(1040)이 형성되어 있지 아니하며, 제1 영역(1012)의 두께는 H1이다. 따라서, 제1 영역(1012)에 위치한 광경화성 유체(1030)의 깊이 또한 H1이다. 3개의 영역들 중 제2 영역(1014)에는 레일(1040)이 형성되어 있지 아니하며, 제2 영역(1014)의 두께는 H2이다. 따라서, 제2 영역(1014)에 위치한 광경화성 유체(1030)의 깊이 또한 H2이다. H2는 H1보다 크다. 3개의 영역들 중 제3 영역(1016)에는 레일(1040)이 형성되어 있다. 예로서, 제3 영역(1016)에서, 레일(1040)이 형성되지 아니한 영역의 두께는 H1이고, 레일(1040)이 형성된 영역의 두께는 H2이다. 도면에는 홈 형태의 레일(1040)이 도시되어 있으나, 도 7 및 이에 대한 설명에 상술한 바와 같이, 레일(1040)은 돌기 형태일 수 있다. 도면에는 단면이 사각형인 레 일(1040)이 도시되어 있으나, 이에 한정되지 아니한다. 유체관(1010)의 외피(1050)는 다양한 물질을 사용하여 구현될 수 있다. 외피(1050) 주변의 광경화성 유체(1030)의 경화를 막기 위하여, 외피(1050)는 일례로 산소투과성 물질(일례: PDMS (Polydimethysiloxane))이다.FIG. 10A illustrates a
도 11의 (a)는 유체관(1010)의 제1 영역(1012)이 광을 제공받고 있음을 나타내는 도면이고, 도 11의 (b)는 제공되는 광의 모양(1110)을 나타내는 도면이고, 도 11의 (c)는 패키지된 칩(1120)을 나타내는 도면이고, 도 11의 (d)는 패키지된 칩(1120)이 내부에 위치한 유체관(1010)의 평면도이다. 도 11을 참조하면, 유체관(1010)의 제1 영역(1012)에 패키지(1130)에 대응하는 모양(1110)을 가진 광을 제공함으로써, 패키지(1130)를 형성한다. 패키지(1130)는 광경화성 유체(1030)의 경화에 의하여 형성된다. 도면에는 스페이서가 형성되지 아니한 패키지(1130)가 도시되어 있으나, 도면과 달리 패키지(1130)는 스페이서를 구비할 수도 있다. 유체관(1010)의 제1 영역(1012)에 광이 제공되는 동안에, 광경화성 유체(1030)가 흐를 수도 있으며, 멈춰 있을 수도 있다. 패키지된 칩(1120)은 광경화성 유체(1030)의 흐름에 의하여 제1 영역(1012)으로부터 제2 영역(1014)으로 이동한다. FIG. 11A is a view showing that the
도 12의 (a)는 유체관(1010)의 제2 영역(1014)이 광을 제공받고 있음을 나타내는 도면이고, 도 12의 (b)는 제공되는 광의 모양(1210)을 나타내는 도면이고, 도 12의 (c)는 가이드(1240)가 형성된 패키지된 칩(1220)을 나타내는 도면이고, 도 12의 (d)는 패키지된 칩(1220)이 내부에 위치한 유체관(1010)의 평면도이다. 도 12를 참조하면, 유체관(1010)의 제2 영역(1014)에 가이드(1240)에 대응하는 모양(1210) 을 가진 광을 제공함으로써, 가이드(1240)를 형성한다. 가이드(1240)는 광경화성 유체(1030)의 경화에 의하여 형성된다. 도면에는 돌기 형태의 가이드(1240)가 도시되어 있으나, 도 7 및 이에 대한 설명에 상술한 바와 같이, 가이드(1240)는 홈 형태일 수 있다. 도면에는 단면이 사각형인 가이드(1240)가 도시되어 있으나, 이에 한정되지 아니한다. 유체관(1010)의 제2 영역(1014)에 광이 제공되는 동안에, 광경화성 유체(1030)가 흐를 수도 있으며, 멈춰 있을 수도 있다. 패키지된 칩(1220)은 광경화성 유체(1030)의 흐름에 의하여 제2 영역(1014)으로부터 제3 영역(1016)으로 이동한다. 제3 영역(1016)으로 이동된 패키키된 칩(1220)의 가이드(1240)는 레일(1040)에 진입한다. FIG. 12A is a view showing that the
도 13은 패키지된 칩(1220)이 내부에 위치한 유체관(1010)의 평면도이다. 도 13을 참조하면, 광경화성 유체(1030)의 흐름에 의하여, 패키지된 칩(1220)이 레일(1040)을 따라 이동한다. 13 is a plan view of a
도 14는 패키지된 칩(1220)이 내부에 위치한 유체관(1010)의 평면도이다. 도 14를 참조하면, 패키지된 칩(1220)이 레일(1040)의 종단(1410)에 멈춘다. 14 is a plan view of a
도 15는 패키지된 칩(1220)이 내부에 위치한 유체관(1010)의 평면도이다. 도 15를 참조하면, 추가적인 패키지된 칩(1510)이 레일(1040)을 따라 이동하여 패키지된 칩(1220)에 접하여 멈춘다. 추가적인 패키지된 칩(1510)은 추가적인 패키지(1520) 및 추가적인 가이드(1530)을 구비한다.15 is a plan view of a
도 16은 실제 제작된 패키지된 칩의 예들을 나타내는 도면이다. 도 16의 (a) 는 가이드가 형성되지 아니한 패키지된 칩(1610)을 나타내는 도면이다. 도 16의 (b)는 가이드(1620)가 형성된 패키지된 칩(1622)을 나타내는 도면이다. 도 16의 (c) 및 (d)는 레일(1630)이 형성되지 아니한 영역에서 레일(1630)이 형성되는 영역으로 이동 중인 가이드(1632)가 형성된 패키지된 칩(1634)을 나타내는 도면이다. 도면과 같이, 레일(1630)의 입구에는 가이드(1632)가 레일(1630)에 용이하게 진입하도록 하는 경사부(1636)가 형성될 수 있다. 도 16의 (e)는 레일(1640)을 따라 이동 중인 가이드가 형성된 패키지된 칩(1642)을 나타내는 도면이다. 도 16의 (f)는 레일의 종단(1650)에 멈춘 가이드가 형성된 패키지된 칩(1652) 및 추가적인 가이드가 형성된 추가적인 패키지된 칩들(1654)을 나타내는 도면이다. 16 is a diagram illustrating examples of packaged chips actually manufactured. FIG. 16A illustrates a packaged
도 17은 본 개시의 일 실시 예에 따른 칩 패키징 시스템을 설명하기 위한 도면이다. 도 17을 참조하면, 칩 패키징 시스템은 유체관(1710), 카메라(1720), 처리기(1730) 및 광 투영 장치(light projection apparatus, 1740)를 구비한다. 칩 패키징 시스템은 축소 렌즈(1750), 빔 분리기(1760) 및 조명기(1770)를 더 구비할 수 있다. 17 is a diagram for describing a chip packaging system, according to an exemplary embodiment. Referring to FIG. 17, a chip packaging system includes a
유체관(1710)의 내부에는 광경화성 유체(1712)가 존재한다. 광경화성 유체(1712)는 광 투영 장치(1740)에서 제공되는 광에 의하여 경화될 수 있다. 유체관(1710)은 예로서 상술한 도 2에 도시된 유체관(210), 도 7에 도시된 유체관(720) 또는 도 10에 도시된 유체관(1010)일 수 있다. Inside the
카메라(1720)는 유체관(1710)에 주입된 칩을 촬영한다. 카메라(1720)는 촬영 된 영상에 대응하는 전기적인 신호를 처리기(1730)에 제공한다. 가이드가 패키지와 별도로 형성되는 경우에는, 카메라(1720)는 패키지된 칩을 촬영한 영상 또한 처리기(1730)에 제공할 수 있다. 예로서, 카메라(1720)는 이미지 렌즈(imaging lens, 1722) 및 이미지 센서(image sensor, 1724)를 구비한다. 이미지 렌즈(1722)는 빔 분리기(1760)로부터 광을 전달받아 이를 이미지 센서(1724)에 전달하며, 이미지 센서(1724)에 상이 맺히도록 하는 기능을 수행한다. 이미지 센서(1724)는 입사되는 광에 대응하는 상기 전기적인 신호를 형성하는 기능을 수행한다.The
처리기(1730)는 카메라(1720)에서 촬영된 영상에 따라 칩의 패키징에 적합한 광의 모양을 결정한다. 처리기(1730)은 예로서 PC(personal computer) 또는 노트북일 수 있다. 가이드가 패키지와 별도로 형성되는 경우에는, 처리기(1730)는 카메라(1720)에서 제공되는 패키지된 칩을 촬영한 영상에 따라 가이드에 적합한 광의 모양을 결정할 수 있다.The
광 투영 장치(1740)는 결정된 상기 모양을 가지는 광을 유체관(1710)에 제공한다. 광 투영 장치(1740)은 예로서 광원(1742) 및 공간 광 변조기(1744)를 구비할 수 있다. 광원(1742)은 예로서 자외선 광원(ultraviolet light source) 또는 가시광선 광원(visible light source)일 수도 있다. 광원(1742)은 예로서 자외선 광원 시준기(ultraviolet lihgt source collimator, 1746) 및 자외선 필터(ultraviolet filter, 1748)를 구비할 수 있다. 자외선 광원 시준기(1746)은 평행 자외선 광을 출력하는 기능을 수행한다. 자외선 광원 시준기(1746)은 일례로 200W UV 램프(미도시)와 섬유기반의 도광 시스템(fiber-based light guiding system, 미도시)을 구비 할 수 있다. 자외선 필터(1748)는 자외선 광원 시준기(1746)에서 제공되는 광 중에서 자외선을 선택적으로 공간 광 변조기(1744)에 제공하는 기능을 수행한다. 공간 광 변조기(1744)는 처리기(1730)에서 제공되는 신호에 따라 광원(1742)에서 제공되는 광을 변조하는 기능을 수행한다. 공간 광 변조기(1744)는 일례로 도면과 같이 2차원 어레이 형태로 제작된 디지털 마이크로미러 어레이(digital micromirror array)일 수 있다. 공간 광 변조기(1744)는 도면과 달리 1차원 어레이 형태로 제작될 수도 있으며, 마이크로미러가 아닌 LCD(liquid crystal display) 등 다른 방식을 이용하여 제작될 수도 있다. 공간 광 변조기(1744)에서 광 변조는 프로그램 가능하다. 즉, 공간 광 변조기(1744)는 공간 광 변조기(1744)에 포함된 화소들 중 원하는 화소의 입사된 광을 원하는 시간에 선택적으로 유체관(1710)으로 전달할 수 있다. The light projection device 1740 provides the light having the determined shape to the
축소 렌즈(1750)는 광 투영 장치(1740)에서 제공되는 광을 축소하여 유체관(1710)에 제공하는 기능을 수행한다. 일례로, 축소 렌즈(1750)로서 광 투영 장치(1740)의 상을 최종 객체 평면(object plane)에 대략 5의 축소율(demagnification factor)로 투사하기 위하여 10x 현미경 대물 렌즈가 사용된다. The
빔 분리기(1760)는 광 투영 장치(1740)로부터 제공되는 변조된 광을 축소 렌즈(1750)를 경유하여 유체관(1710)로 전달하는 기능을 수행한다. 또한, 빔 분리기(1760)는 유체관(1710)으로부터 축소 렌즈(1750)를 경유하여 전달된 이미지를 카메라(1720)로 전달하는 기능을 수행한다. 빔 분리기(1760)는 일례로 도면과 같이 하프미러(half mirror)일 수 있다. The
조명기(illuminator, 1770)는 카메라(1720)가 유체관(1710)의 영상을 확보할 수 있도록 조명을 제공하는 기능을 수행한다. 경화된(cured) 패키지 및 경화되지 아니한(uncured) 광경화성 액체는 굴절율에서 작은 차이만을 가지므로, 경화된 패키지를 보이게 하기 위하여 비축(offaxis) 조명(illumination)을 사용함이 바람직하다. An
도 18은 도 17의 처리기(1730)의 동작의 일례를 설명하기 위한 도면으로서, 도 18의 (a)는 처리기(1730)로 제공되는 촬영된 칩의 영상을 나타내는 도면이고, 도 18의 (b)는 처리기(1730)에서 결정된 패키지에 적합한 광의 모양을 나타내는 도면이다. 도 18을 참조하면, 처리기(1730)는 칩에 해당하는 영역(1810)을 소정 범위 확장함으로써 얻은 모양(1820)을 패키지에 적합한 광의 모양으로서 사용할 수 있다. FIG. 18 is a view for explaining an example of the operation of the
도 19는 도 17의 처리기(1730)의 동작의 일례를 설명하기 위한 도면으로서, 도 19의 (a)는 처리기(1730)로 제공되는 촬영된 패키지된 칩의 영상을 나타내는 도면이고, 도 19의 (b)는 처리기(1730)에서 결정된 가이드에 적합한 광의 모양을 나타내는 도면이다. 도 19를 참조하면, 처리기(1730)는 칩에 해당하는 영역(1910)의 서로 대양하는 2개의 변들의 바깥쪽에 각각 사각형(1920)을 배치함으로서 얻은 모양을 패키지에 적합한 광의 모양으로서 사용할 수 있다.FIG. 19 is a diagram for describing an example of an operation of the
도 1은 본 개시의 일 실시 예에 따른 칩 패키징 방법을 설명하기 위한 도면이다. 1 is a diagram for describing a chip packaging method according to an exemplary embodiment.
도 2 내지 6은 도 1에 표현된 칩 패키징 방법의 구체적인 구현 예의 각 단계를 나타내는 도면이다.2 to 6 are diagrams illustrating each step of a specific implementation of the chip packaging method illustrated in FIG. 1.
도 7은 도 2 내지 6에 설명된 칩 패키징 방법의 변형 예들을 설명하기 위한 도면이다. FIG. 7 is a diagram for describing modifications of the chip packaging method described with reference to FIGS. 2 to 6.
도 8은 실제 제작된 패키지된 칩의 예들을 나타내는 도면이다.8 is a diagram illustrating examples of packaged chips that are actually manufactured.
도 9는 도 2 내지 6에 표현된 유체관(210)의 제조 공정을 나타내는 도면이다. 9 is a view showing a manufacturing process of the
도 10 내지 15는 도 1에 표현된 칩 패키징 방법의 다른 구체적인 구현 예의 각 단계를 나타내는 도면이다. 10 to 15 are diagrams illustrating each step of another specific implementation of the chip packaging method illustrated in FIG. 1.
도 16은 실제 제작된 패키지된 칩의 예들을 나타내는 도면이다. 16 is a diagram illustrating examples of packaged chips actually manufactured.
도 17은 본 개시의 일 실시 예에 따른 칩 패키징 시스템을 설명하기 위한 도면이다. 17 is a diagram for describing a chip packaging system, according to an exemplary embodiment.
도 18 및 19는 도 17의 처리기(1730)의 동작의 예들을 설명하기 위한 도면이다. 18 and 19 are diagrams for describing examples of the operation of the
Claims (20)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080075302A KR101038233B1 (en) | 2008-07-31 | 2008-07-31 | method and system for fabricating and handling fine structure |
US12/681,698 US8408892B2 (en) | 2007-10-05 | 2008-10-01 | Fluidic channel system and method for fabricating fine structure |
PCT/KR2008/005787 WO2009045050A2 (en) | 2007-10-05 | 2008-10-01 | Fluidic channel system and method for fabricating fine structure |
US13/800,428 US20130207315A1 (en) | 2007-10-05 | 2013-03-13 | Fludic channel system and method for fabricating fine structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080075302A KR101038233B1 (en) | 2008-07-31 | 2008-07-31 | method and system for fabricating and handling fine structure |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100013674A KR20100013674A (en) | 2010-02-10 |
KR101038233B1 true KR101038233B1 (en) | 2011-05-31 |
Family
ID=42087642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080075302A KR101038233B1 (en) | 2007-10-05 | 2008-07-31 | method and system for fabricating and handling fine structure |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101038233B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960021442A (en) * | 1994-12-02 | 1996-07-18 | 엘리 웨이스 | Method for manufacturing parts for flat panel display and electronic device |
JP2003190767A (en) * | 2001-12-26 | 2003-07-08 | Kawamura Inst Of Chem Res | Method for manufacturing micro-fluid device |
KR20050001474A (en) * | 2003-06-26 | 2005-01-06 | 엔이씨 일렉트로닉스 가부시키가이샤 | Resin molding type semiconductor device and metallic pattern for making mold |
KR20050080889A (en) * | 2004-02-11 | 2005-08-18 | 이상훈 | Apparatus and methods for manufacturing micro-structure |
-
2008
- 2008-07-31 KR KR1020080075302A patent/KR101038233B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960021442A (en) * | 1994-12-02 | 1996-07-18 | 엘리 웨이스 | Method for manufacturing parts for flat panel display and electronic device |
JP2003190767A (en) * | 2001-12-26 | 2003-07-08 | Kawamura Inst Of Chem Res | Method for manufacturing micro-fluid device |
KR20050001474A (en) * | 2003-06-26 | 2005-01-06 | 엔이씨 일렉트로닉스 가부시키가이샤 | Resin molding type semiconductor device and metallic pattern for making mold |
KR20050080889A (en) * | 2004-02-11 | 2005-08-18 | 이상훈 | Apparatus and methods for manufacturing micro-structure |
Also Published As
Publication number | Publication date |
---|---|
KR20100013674A (en) | 2010-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Li et al. | Large-area pixelated metasurface beam deflector on a 12-inch glass wafer for random point generation | |
Jung et al. | Monolithic polymer microlens arrays with high numerical aperture and high packing density | |
Han et al. | Recent progress of imprinted polymer photonic waveguide devices and applications | |
US20100246018A1 (en) | Lens having antireflection and light absorbing films and lens array including such lens | |
US10732463B1 (en) | Fabrication of nano-scale alignment patterns for liquid crystals to create switchable optical components | |
WO2016107041A1 (en) | Wire-grid polarizer, manufacturing method therefor, and display device | |
KR20160024410A (en) | Pattern structure and method of manufacturing the same | |
WO2016184284A1 (en) | Light control device and manufacturing method therefor, and 3d printing system | |
WO2016058314A1 (en) | Wire grating polarizing film and manufacturing method therefor, and display apparatus | |
Tang et al. | Maskless multiple-beam laser lithography for large-area nanostructure/microstructure fabrication | |
JP5182097B2 (en) | Manufacturing method of optical waveguide module | |
WO2016107040A1 (en) | Wire-grid polarizer, manufacturing method therefor, and display device | |
KR100875900B1 (en) | Photolithographic lithography system without mask | |
US9856564B2 (en) | Image processing-based lithography system and method of coating target object | |
KR101038233B1 (en) | method and system for fabricating and handling fine structure | |
KR20120130977A (en) | Photoresist pattern and method for the same | |
CN109070441A (en) | Manufacturing method, article and the manufacturing method for being formed body for replicating former disk, replicating former disk | |
TW201519423A (en) | Solid state imaging device and method for manufacturing the same | |
Li et al. | Cost‐Effective Nanophotonic Metasurfaces with Spatially Gradient Structures for Ultrasensitive Imaging‐Based Refractometric Sensing | |
US20170219747A1 (en) | Pattern structure and method of manufacturing the same | |
Baek et al. | Quasi-periodic micro-lens array via laser-assisted wet etching | |
US20180254296A1 (en) | Image sensor | |
KR100893167B1 (en) | Fluidic channel, fluidic channel system, method for fabricating a fine structure, and method for conveying a fine structure | |
JP5900589B2 (en) | Imprint mold, alignment method, imprint method, and imprint apparatus | |
Summitt et al. | Micro-optics fabrication by mask-based and mask-less mixed lithography process towards 3D optical circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140507 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170421 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180425 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 9 |