KR101037198B1

KR101037198B1 - 샘플링 클럭의 위상 변조를 이용하는 비동기 통신 방식의 데이터 복원 장치 및 그 방법

Info

Publication number: KR101037198B1
Application number: KR1020100099907A
Authority: KR
Inventors: 서은숙; 김한생
Original assignee: 엘아이지넥스원 주식회사
Priority date: 2010-10-13
Filing date: 2010-10-13
Publication date: 2011-05-26

Abstract

본 발명에 따른 샘플링 클럭의 위상 변조를 이용하는 비동기 통신 방식의 데이터 복원 장치 및 그 방법이 개시된다.
본 발명에 따른 비동기 통신 방식의 데이터 복원 장치는 고속의 데이터 스트림을 수신하면, 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 n개로 변조하고 위상 변조된 상기 n개의 샘플링 클럭을 이용하여 수신된 상기 데이터 스트림의 한 비트에 대해 n배 오버 샘플링하여 n개의 샘플링 데이터를 생성하는 가변 오버샘플러; 및 상기 n개의 샘플링 데이터 중 하나를 복원하여 복원 데이터를 생성하는 데이터 복원모듈을 포함한다.
이를 통해 본 발명은 수신되는 데이터에 허용되는 지터에 민감하지 않은 안정적인 데이터를 획득하고 데이터 복원의 신뢰성을 향상시킬 뿐 아니라 시스템의 안정성을 향상시킬 수 있다.

Description

샘플링 클럭의 위상 변조를 이용하는 비동기 통신 방식의 데이터 복원 장치 및 그 방법{APPARATUS FOR RECOVERING DATA OF ASYNCHRONOUS COMMUNICATION USING PHASE MODULATION OF SAMPLING CLOCK AND METHOD THEREOF}

본 발명은 비동기 통신 방식의 데이터 복원 방안에 관한 것으로, 특히, 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 n개로 가변 변조하여 수신 데이터에 대한 n배 오버 샘플링이 가능하도록 한 비동기 통신 방식의 데이터 복원 장치 및 그 방법에 관한 것이다.

일반적으로 통신 속도가 증가함에 따라 비동기 통신 방식의 도입은 반드시 필요하다. 이러한 비동기 통신 방식의 경우 송신측에서 전송하는 클럭이 없기 때문에 수신측에서는 수신되는 데이터 복원을 위하여 자체적으로 샘플링 클럭(sampling clock)을 생성하여 이를 이용하게 된다.

이때, 비동기 통신 방식의 데이터 복원을 위해서는 이상적으로 2배 이상의 오버 샘플링 과정을 거치게 된다. 그러나 2배 오버 샘플링을 이용하여 복원하는 경우 수신되는 데이터의 환경에 따라 에러 발생률이 높아진다. 따라서 고속의 비동기 데이터는 4배 오버 샘플링 과정으로 복원하게 되는데, 이를 도 1을 참조하여 설명한다.

도 1은 종래 기술에 따른 비동기 통신 방식의 데이터 복원 장치를 나타내는 예시도이다.

도 1에 도시한 바와 같이, 종래 기술에 따른 비동기 통신 방식의 데이터 복원 장치는 FPGA(Field Programmable Gate Array)를 이용하여 구현하는데, DCM(Digital Clock Manager)(110), 및 데이터 복원모듈(120) 등을 포함하여 구성된다.

여기서, FPGA는 비메모리 반도체의 일종으로서, 회로 변경이 불가능한 일반 반도체와는 달리 여러 번 회로를 다시 새겨 넣을 수 있는 반도체를 일컫는다.

DCM(110)는 입력으로 수신측 자체 오실레이터 출력인 샘플링 클럭 Own_Clock을 인가받고, 그 출력으로 phase 0ㅀ과 phase 90ㅀ의 클럭 Clk_0과 Clk_90을 생성하게 된다.

데이터 복원모듈(120)은 DCM(110)에서 생성된 클럭 Clk_0, Clk_90을 이용하여 수신된 고속의 데이터 스트림 Data_Stream을 복원하고 그 복원된 데이터 Rec_Data를 생성하게 된다. 이를 상세히 설명하면 다음과 같다.

데이터 복원모듈(120)은 클럭 Clk_0, Clk_90의 양 엣지 즉, 라이징 엣지(rising edge)와 폴링 엣지(falling edge) 각각을 모두 이용하여 고속의 데이터 스트림 Data_Stream에 대해 4배 오버 샘플링하여 4비트의 데이터를 생성하게 된다.

데이터 복원모듈(120)은 샘플링된 4비트의 데이터 중 데이터 값에 전이가 존재하는 구간을 찾고, 이후 수신된 데이터의 유효성(valid) 여부를 판단한다. 그리고 데이터 복원부(120)는 데이터의 유효성 여부를 판단한 결과에 따라 0 비트에서 최대 2 비트까지의 데이터를 복원하게 된다.

이때, 0비트에서 최대 2 비트까지의 데이터가 복원 되는 이유는 수신되는 데이터 스트림의 속도와 수신측 자체 클럭 간의 오차 때문이다.

데이터 복원모듈(120)에서 복원된 Rec_Data 한 비트 데이터는 이후 바이트(Byte) 또는 워드(Word) 단위로 생성하여 이용한다.

이러한 4배 오버 샘플링 과정으로 데이터를 복원하는 방안은 DCM에서 생성하는 클럭의 위상 지터 정도에 따라 데이터를 획득하는 시점의 정확도가 감소할 뿐 아니라 수신되는 데이터에 허용되는 지터 또한 감소하게 된다는 문제점이 있다.

본 발명은 이러한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 미리 설정된 파라미터에 따라 샘플링 클럭(sampling clock)의 위상을 n개로 변조한 클럭을 이용하여 수신 데이터에 대해 n배 오버 샘플링(over sampling)을 적용하는 방식으로 비동기 통신 방식의 데이터 복원 장치 및 그 방법을 제공하는 데 있다.

상기 목적들을 달성하기 위한 본 발명의 한 관점에 따른 비동기 통신 방식의 데이터 복원 장치는 고속의 데이터 스트림을 수신하면, 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 n개로 변조하고 위상 변조된 상기 n개의 샘플링 클럭을 이용하여 수신된 상기 데이터 스트림의 한 비트에 대하여 n개의 샘플링 데이터를 생성하는 가변 오버샘플러; 및 상기 n개의 샘플링 데이터 중 하나를 복원하여 복원 데이터를 생성하는 데이터 복원모듈을 포함하는 것을 특징으로 한다.

바람직하게, 상기 가변 오버샘플러는 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 n개로 변조하여 위상 변조된 상기 n개의 샘플링 클럭을 생성하는 멀티 위상천이기; 및 상기 n개의 샘플링 클럭을 이용하여 수신된 상기 데이터 스트림의 한 비트 내에서 n개의 샘플링 데이터를 얻는 데이터 획득모듈을 포함하는 것을 특징으로 한다.

필요에 따라, 상기 멀티 위상천이기는 FPGA 내의 리소스인 IDELAY를 이용하여 구현하며 위상 변조 값에 따라 상기 IDELAY의 탭(tap) 수가 조절되는 것을 특징으로 한다.

필요에 따라, 상기 데이터 획득모듈은 상기 n개의 샘플링 클럭의 라이징 엣지를 이용하여 수신된 상기 데이터 스트림의 한 비트 내에서 n개의 샘플링 데이터를 얻는 것을 특징으로 한다.

필요에 따라, 상기 데이터 획득모듈은 상기 n개의 샘플링 클럭의 라이징 엣지 및 폴링 엣지를 이용하여 상기 수신된 데이터 스트림의 한 비트 내에서 2*n개의 샘플링 데이터를 얻는 것을 특징으로 한다.

이때, 상기 n은 수학식 n=360/k에 의해 구하고, 여기서 상기 k는 원하는 위상 변조 값에 대한 파라미터이고 상기 n이 정수배가 되도록 설정되는 것을 특징으로 한다.

바람직하게, 상기 데이터 복원모듈은 D-플립플롭을 통해 상기 n개의 샘플링 데이터를 안정화시키는 데이터 안정화모듈; 및 안정화된 상기 n개의 샘플링 데이터 내에서 데이터 값에 전이가 일어나는 시점을 도출하고, 그 도출된 시점에서 n/2번째 위치한 샘플링 데이터를 상기 복원 데이터로 생성하는 데이터 처리부를 포함하는 것을 특징으로 한다.

본 발명의 다른 한 관점에 따른 비동기 통신 방식의 데이터 복원 방법은 고속의 데이터 스트림을 수신하면, 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 n개로 변조하여 위상 변조된 상기 n개의 샘플링 클럭을 생성하는 단계; 상기 n개의 샘플링 클럭을 이용하여 수신된 상기 데이터 스트림의 한 비트에 대하여 n개의 샘플링 데이터를 생성하는 단계; 및 생성된 상기 n개의 샘플링 데이터 중 하나를 복원하여 복원 데이터를 생성하는 단계를 포함하는 것을 특징으로 한다.

필요에 따라, 상기 n개의 샘플링 데이터를 생성하는 단계는 상기 n개의 샘플링 클럭의 라이징 엣지를 이용하여 수신된 상기 데이터 스트림의 한 비트 내에서 n개의 샘플링 데이터를 생성하는 것을 특징으로 한다.

필요에 따라, 상기 n개의 샘플링 데이터를 생성하는 단계는 상기 n개의 샘플링 클럭의 라이징 엣지 및 폴링 엣지를 이용하여 상기 수신된 데이터 스트림의 한 비트 내에서 2*n개의 샘플링 데이터를 생성하는 것을 특징으로 한다.

이때, 상기 n은 수학식 n=360/k에 의해 구하고, 여기서 상기 k는 상기 미리 설정된 원하는 위상 변조 값에 대한 파라미터이고 상기 n이 정수배가 되도록 설정되는 것을 특징으로 한다.

바람직하게, 상기 복원 데이터를 생성하는 단계는 D-플립플롭을 통해 상기 n개의 샘플링 데이터를 안정화시키는 단계; 안정화된 상기 n개의 샘플링 데이터 내에서 데이터 값에 전이가 일어나는 시점을 도출하는 단계; 및 도출된 상기 시점에서 n/2번째 위치한 샘플링 데이터를 상기 복원 데이터로 생성하는 단계를 포함하는 것을 특징으로 한다.

이를 통해, 본 발명은 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 n개로 가변 변조하여 수신 데이터에 대한 n배 오버 샘플링이 가능하도록 함으로써, 수신되는 데이터에 허용되는 지터에 민감하지 않은 안정적인 데이터를 획득할 수 있는 효과가 있다.

또한, 본 발명은 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 n개로 가변 변조하여 수신 데이터에 대한 n배 오버 샘플링이 가능하도록 함으로써, 데이터 복원의 신뢰성을 향상시킬 수 있는 효과가 있다.

또한, 본 발명은 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 n개로 가변 변조하여 수신 데이터에 대한 n배 오버 샘플링이 가능하도록 함으로써, 시스템의 안정성을 향상시킬 수 있는 효과가 있다.

도 1은 종래 기술에 따른 비동기 통신 방식의 데이터 복원 장치를 나타내는 예시도이다.
도 2는 본 발명의 실시예에 따른 비동기 통신 방식의 데이터 복원 장치를 나타내는 예시도이다.
도 3은 도 2에 도시된 가변 오버샘플러(210)의 상세한 구성을 나타내는 예시도이다.
도 4는 도 3에 도시된 멀티 위상천이기(312)의 동작원리를 설명하기 위한 예시도이다.
도 5는 도 3에 도시된 데이터 획득모듈(314)의 동작원리를 설명하기 위한 예시도이다.
도 6은 도 2에 도시된 데이터 복원모듈(220)의 상세한 구성을 나타내는 예시도이다.
도 7은 본 발명의 실시예에 따른 데이터 전이 시점의 도출원리를 설명하기 위한 예시도이다.
도 8은 본 발명의 실시예에 따른 비동기 통신 방식의 데이터 복원 방법을 나타내는 예시도이다.

이하에서는, 본 발명의 실시예에 따른 샘플링 클럭의 위상 변조를 이용하는 비동기 통신 방식의 데이터 복원 장치 및 그 방법을 첨부된 도 2 내지 8을 참조하여 설명한다.

본 발명은 제한된 수의 샘플링 클럭의 위상 변조 예컨대, 2배, 4배, 또는 8배 오버 샘플링 과정을 통해 데이터를 복원하는 것이 아니라 가변적인 개수의 위상 변조된 샘플링 클럭을 생성하여 수신 데이터에 대한 n배 오버 샘플링이 가능하도록 하고자 한다. 즉, 본 발명은 미리 설정된 파라미터 k에 따라 샘플링 클럭의 위상을 n(=360/k)개로 가변 변조함으로써 수신 데이터에 대한 n배 오버 샘플링이 가능하도록 하고자 한다.

도 2는 본 발명의 실시예에 따른 비동기 통신 방식의 데이터 복원 장치를 나타내는 예시도이다.

도 2에 도시한 바와 같이, 본 발명에 따른 비동기 통신 방식의 데이터 복원 장치는 FPGA(Field Programmable Gate Array)를 이용하여 구현하는데, 가변 오버샘플러(variable over sampler)(210), 및 데이터 복원모듈(data recovery logic)(220) 등을 포함하여 구성될 수 있다.

가변 오버샘플러(210)는 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 n개로 변조하고 수신 데이터에 대한 n배 오버 샘플링을 수행하게 된다. 여기서, n은 다음의 [수학식 1]과 같이 나타낼 수 있다.

[수학식 1]

n= 360/k

여기서, k는 가변하고자 하는 위상 값으로 미리 설정된 파라미터이며 n이 정수가 되도록 설정되는 것이 바람직하다. 이러한 파라미터는 수신기 내의 메모리(도시되지 않음)에 저장되어 필요에 따라 사용자에 의해 설정 및 변경될 수 있다.

이처럼 샘플링 클럭의 위상 변조를 기존의 제한된 개수 예컨대, 2, 4 또는 8로 한정하지 않고 가변적으로 설정하는 이유는 필요에 따라 수신 데이터의 한 비트 내에서 샘플링되는 데이터의 개수를 늘려 데이터 복원의 정확성을 더욱 높이기 위함이다.

도 3은 도 2에 도시된 가변 오버샘플러(210)의 상세한 구성을 나타내는 예시도이다.

도 3에 도시한 바와 같이, 본 발명에 따른 가변 오버샘플러(210)는 n개의 위상 변조된 샘플링 클럭을 이용하여 수신 데이터의 한 비트 내에서 n개의 샘플링 데이터를 얻기 위한 로직이다. 이때, 수신 데이터의 한 비트 내에서 n개의 샘플링 데이터를 획득하기 위해서는 입력 클럭을 위상 변조한 n개의 샘플링 클럭을 필요로 한다.

가변 오버샘플러(210)는 멀티 위상천이기(multiple phase shifter)(312), 및 데이터 획득모듈(data catch logic)(314) 등을 포함하는데, 이를 도 4 내지 도 5를 참조하여 설명한다.

도 4는 도 3에 도시된 멀티 위상천이기(312)의 동작원리를 설명하기 위한 예시도이다.

도 4에 도시한 바와 같이, 본 발명에 따른 멀티 위상천이기(312)는 들어오는 입력 클럭에 대해 n개의 위상 변조를 한 샘플링 클럭을 얻고자 하는 로직으로서, 입력으로 수신측 자체 오실레이터 출력인 샘플링 클럭 Ref_Clock을 인가받고, 이를 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 k에 해당하는 위상 만큼 변조하여 n개의 샘플링 클럭 Clk_Phase 1, Clk_Phase 2, ..., Clk_Phase n을 생성하게 된다.

이를 위하여, 멀티 위상천이기(312)는 입력되는 클럭 신호에 FPGA 내의 리소스인 IDELAY를 이용하여 구현할 수 있다. 이러한 IDELAY의 값은 정해져 있기 때문에 얻고자하는 위상 변조 값에 따라 IDELAY의 탭(tab) 수를 조정하여 구현하는 것이 가능하다.

설계 시, 샘플링 클럭의 양 엣지 즉, 라이징 엣지와 폴링 엣지 모두를 이용하여 수신 데이터의 한 비트를 샘플링하고자 하면 n/2의 개수만으로도 충분히 구현할 수 있다.

도 5는 도 3에 도시된 데이터 획득모듈(314)의 동작원리를 설명하기 위한 예시도이다.

도 5에 도시한 바와 같이, 본 발명에 따른 데이터 획득모듈(314)은 수신된 고속의 데이터 스트림의 한 비트 내에서 n개의 샘플링 데이터를 얻기 위한 로직으로, n개의 샘플링 클럭 Clk_Phase 1, Clk_Phase 2, ..., Clk_Phase n을 입력받아 이를 이용하여 고속의 데이터 스트림의 한 비트 내에서 n개의 샘플링 데이터를 얻게 된다.

이때, 데이터 획득모듈(314)은 n개의 샘플링 클럭 Clk_Phase 1, Clk_Phase 2, ..., Clk_Phase n의 라이징 엣지를 이용하여 n개의 샘플 데이터를 얻게 된다.

다시 도 2에서, 데이터 복원모듈(220)은 n개의 샘플링된 데이터를 근거로 수신된 데이터를 복원하여 Rec_Data를 생성한다. 이를 도 6을 참조하여 설명한다.

도 6은 도 2에 도시된 데이터 복원모듈(220)의 상세한 구성을 나타내는 예시도이다.

도 6에 도시한 바와 같이, 본 발명에 따른 데이터 복원모듈(220)은 n개의 샘플링된 데이터를 근거로 수신된 데이터를 복원하기 위한 로직으로서, 데이터 안정화모듈(622), 및 데이터 처리부(624) 등을 포함하여 구성될 수 있다.

데이터 안정화모듈(622)은 입력 신호의 지터 정도에 따라 샘플링 데이터의 불안정한 구간 문제를 근본적으로 해결하고자 D-플립플롭(flip flop)을 통해 데이터를 안정화시키게 된다.

이때, 3개의 D-플립플롭을 사용하는 것이 적절하다.

데이터 처리부(624)는 안정화된 n개의 샘플링 데이터 내에서 데이터 값에 전이가 일어나는 시점을 도출하고, 그 도출된 시점에서 n/2번째 위치한 샘플링 데이터를 데이터 복원을 위한 샘플링 데이터로 획득하게 된다. 이를 도 7을 참조하여 설명한다.

도 7은 본 발명의 실시예에 따른 데이터 전이 시점의 도출원리를 설명하기 위한 예시도이다.

도 7에 도시한 바와 같이, 예컨대, n=6이라고 가정하는 경우에 데이터 안정화를 거친 후 같은 시점에서의 샘플링 데이터를 보여주고 있다. 샘플링 클럭 Clk_Phase 3에서 데이터 값에 전이가 일어나는 것을 알 수 있기 때문에 그 시점에서 3(=6/2)이 되는 샘플링 클럭 Clk_Phase 6에 의해 얻은 샘플링 데이터를 획득하게 된다.

이처럼 샘플링 데이터의 데이터 값에 전이가 일어나는 시점을 기준으로 n/2만큼 떨어진 시점에서의 샘플링 데이터를 획득하는 이유는 수신된 데이터의 지터에 가장 덜 민감한 시점에 해당하기 때문이다.

데이터 처리부(624)는 이렇게 획득한 샘플링 데이터를 복원하게 되는데, 이러한 복원 데이터 Rec_Data 한 비트 데이터는 이후 바이트(Byte) 또는 워드(Word) 단위로 생성하여 이용한다.

도 8은 본 발명의 실시예에 따른 비동기 통신 방식의 데이터 복원 방법을 나타내는 예시도이다.

도 8에 도시한 바와 같이, 본 발명에 따른 데이터 복원장치는 고속의 데이터 스트림을 수신하면(S810), 미리 설정된 파라미터 k에 따라 수신측 자체 오실레이터 출력인 샘플링 클럭의 위상을 n(=360/k)개로 변조하여 그 위상 변조된 n개의 샘플링 클럭을 생성하게 된다(S820).

데이터 복원장치는 n개의 샘플링 클럭을 이용하여 수신된 데이터 스트림의 한 비트에 대해 n개의 샘플링 데이터를 생성하게 된다(S830).

데이터 복원장치는 n개의 샘플링 데이터를 D-플립플롭을 통해 안정화시키게 된다(S840).

데이터 복원장치는 안정화된 n개의 샘플링 데이터 내에서 데이터 값에 전이가 일어나는 시점을 도출하고, 그 도출된 시점에서 n/2번째 위치한 샘플링 데이터를 획득하게 된다(S850).

이후, 데이터 복원장치는 이렇게 획득한 샘플링 데이터를 복원하게 된다(S860). 그리고 데이터 복원장치는 이러한 데이터 복원과정을 한 비트 단위로 반복 수행하게 된다.

이와 같이, 본 발명은 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 n개로 가변 변조하여 수신 데이터에 대한 n배 오버 샘플링이 가능하도록 함으로써, 수신되는 데이터에 허용되는 지터에 민감하지 않은 안정적인 데이터를 획득하고 데이터 복원의 신뢰성을 향상시킬 수 있다.

뿐만 아니라 본 발명은 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 n개로 가변 변조하여 수신 데이터에 대한 n배 오버 샘플링이 가능하도록 함으로써, 안정적인 데이터의 획득이 가능하여 데이터 복원의 신뢰성 향상으로 시스템의 안정성을 향상시킬 수 있다.

본 발명에 의한 샘플링 클럭의 위상 변조를 이용하는 비동기 통신 방식의 데이터 복원 장치 및 그 방법이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

210 : 가변 오버샘플러
220 : 데이터 복원모듈
312 : 멀티 위상천이기
314 : 데이터 획득모듈
622 : 데이터 안정화모듈
624 : 데이터 처리부

Claims

고속의 데이터 스트림을 수신하면, 가변하고자 하는 위상 값으로 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 n개로 변조하고 위상 변조된 상기 n개의 샘플링 클럭을 이용하여 수신된 상기 데이터 스트림의 한 비트에 대한 n배 오버 샘플링하여 n개의 샘플링 데이터를 생성하는 가변 오버샘플러; 및
상기 n개의 샘플링 데이터 중 하나를 복원하여 복원 데이터를 생성하는 데이터 복원모듈
을 포함하고, 상기 n은 수학식 n=360/k에 의해 구하고, 여기서 상기 k는 가변하고자 하는 위상 값으로 미리 설정된 파라미터이고 상기 n이 정수가 되도록 설정되는 것을 특징으로 하는 비동기 통신 방식의 데이터 복원 장치.
제1 항에 있어서,
상기 가변 오버샘플러는,
미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 원하는 위상 변조 값 k에 따라 위상 변조된 상기 n개의 샘플링 클럭을 생성하는 멀티 위상천이기; 및
상기 n개의 샘플링 클럭을 이용하여 수신된 상기 데이터 스트림의 한 비트 내에서 n개의 샘플링 데이터를 얻는 데이터 획득모듈을 포함하는 것을 특징으로 하는 비동기 통신 방식의 데이터 복원 장치.
삭제
제2 항에 있어서,
상기 데이터 획득모듈은,
상기 n개의 샘플링 클럭의 라이징 엣지를 이용하여 수신된 상기 데이터 스트림의 한 비트 내에서 n개의 샘플링 데이터를 얻는 것을 특징으로 하는 비동기 통신 방식의 데이터 복원 장치.
제2 항에 있어서,
상기 데이터 획득모듈은,
상기 n개의 샘플링 클럭의 라이징 엣지 및 폴링 엣지를 이용하여 상기 수신된 데이터 스트림의 한 비트 내에서 2*n개의 샘플링 데이터를 얻는 것을 특징으로 하는 비동기 통신 방식의 데이터 복원 장치.
삭제
제1 항에 있어서,
상기 데이터 복원모듈은,
D-플립플롭을 통해 상기 n개의 샘플링 데이터를 안정화시키는 데이터 안정화모듈; 및
안정화된 상기 n개의 샘플링 데이터 내에서 데이터 값에 전이가 일어나는 시점을 도출하고, 그 도출된 시점에서 n/2번째에 위치한 샘플링 데이터를 상기 복원 데이터로 생성하는 데이터 처리부를 포함하는 것을 특징으로 하는 비동기 통신 방식의 데이터 복원 장치.
고속의 데이터 스트림을 수신하면, 가변하고자 하는 위상 값으로 미리 설정된 파라미터에 따라 샘플링 클럭의 위상을 n 개로 변조하여 샘플링 클럭을 생성하는 단계;
상기 n개의 샘플링 클럭을 이용하여 수신된 상기 데이터 스트림의 한 비트에 대한 n배 오버 샘플링하여 n개의 샘플링 데이터를 생성하는 단계; 및
생성된 상기 n개의 샘플링 데이터 중 하나를 복원하여 복원 데이터를 생성하는 단계
를 포함하고, 상기 n은 수학식 n=360/k에 의해 구하고, 여기서 상기 k는 가변하고자 하는 위상 값으로 미리 설정된 파라미터이고 상기 n이 정수가 되도록 설정되는 것을 특징으로 하는 비동기 통신 방식의 데이터 복원 방법.
제8 항에 있어서,
상기 n개의 샘플링 데이터를 생성하는 단계는,
상기 n개의 샘플링 클럭의 라이징 엣지를 이용하여 수신된 상기 데이터 스트림의 한 비트 내에서 n개의 샘플링 데이터를 생성하는 것을 특징으로 하는 비동기 통신 방식의 데이터 복원 방법.
제8 항에 있어서,
상기 n개의 샘플링 데이터를 생성하는 단계는,
상기 n개의 샘플링 클럭의 라이징 엣지 및 폴링 엣지를 이용하여 상기 수신된 데이터 스트림의 한 비트 내에서 2*n개의 샘플링 데이터를 생성하는 것을 특징으로 하는 비동기 통신 방식의 데이터 복원 방법.
삭제
제8 항에 있어서,
상기 복원 데이터를 생성하는 단계는,
D-플립플롭을 통해 상기 n개의 샘플링 데이터를 안정화시키는 단계;
안정화된 상기 n개의 샘플링 데이터 내에서 데이터 값에 전이가 일어나는 시점을 도출하는 단계; 및
도출된 상기 시점에서 n/2번째 위치한 샘플링 데이터를 상기 복원 데이터로 생성하는 단계를 포함하는 것을 특징으로 하는 비동기 통신 방식의 데이터 복원 방법.