KR101036749B1 - Fabrication method of liquid crystal display device using metal induced crystallization - Google Patents
Fabrication method of liquid crystal display device using metal induced crystallization Download PDFInfo
- Publication number
- KR101036749B1 KR101036749B1 KR1020030097978A KR20030097978A KR101036749B1 KR 101036749 B1 KR101036749 B1 KR 101036749B1 KR 1020030097978 A KR1020030097978 A KR 1020030097978A KR 20030097978 A KR20030097978 A KR 20030097978A KR 101036749 B1 KR101036749 B1 KR 101036749B1
- Authority
- KR
- South Korea
- Prior art keywords
- active layer
- insulating layer
- layer
- forming
- metal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
Abstract
본 발명은 금속유도 결정화 방법에 관한 것으로, 기판 상에 액티브층을 형성하는 단계; 상기 액티브층 상에 제 1 절연층이 개재된 게이트 전극을 형성하는 단계; 상기 게이트 전극을 마스크로 상기 액티브층에 불순물을 도핑하여 소오스 영역 및 드레인 영역을 형성하는 단계; 상기 액티브층의 소오스 영역과 드레인 영역을 포함하여 상기 게이트 전극 상에 금속막을 형성하는 단계; 상기 금속막 상에 수소이온을 함유하는 실리콘질화막으로 이루어진 제 2 절연층을 형성하는 단계; 자외선 램프를 이용한 고속 어닐링 방법(RTA)으로 상기 액티브층과 상기 금속막 상에 형성된 제 2 절연층을 가열하여, 금속유도 결정화를 통해 상기 액티브층을 결정화 하는 동시에 상기 제 2 절연층 내에 포함된 수소이온에 의해 상기 액티브층을 수소화 처리하는 단계; 및 상기 제 2 절연층 상에 소오스 및 드레인 전극을 형성하는 단계를 포함하며, 상기 자외선 램프에 의해 가열된 상기 제 2 절연층은 흡수한 열을 그 하부의 금속막을 통해 상기 액티브층 내로 전달하여 결정화를 촉진하는 것을 특징으로 하는 것으로 액정표시소자를 제조하는 공정을 단축할 수 있고 RTA법에 의해 결정화를 진행할 경우, 저 열원으로 효율적인 결정화를 이룰 수 있다.The present invention relates to a metal-induced crystallization method, comprising: forming an active layer on a substrate; Forming a gate electrode having a first insulating layer interposed on the active layer; Doping an impurity into the active layer using the gate electrode as a mask to form a source region and a drain region; Forming a metal film on the gate electrode including a source region and a drain region of the active layer; Forming a second insulating layer made of a silicon nitride film containing hydrogen ions on the metal film; A high temperature annealing method (RTA) using an ultraviolet lamp heats the second insulating layer formed on the active layer and the metal film to crystallize the active layer through metal induced crystallization and simultaneously contains hydrogen contained in the second insulating layer. Hydrogenating the active layer with ions; And forming a source and a drain electrode on the second insulating layer, wherein the second insulating layer heated by the ultraviolet lamp transfers absorbed heat into the active layer through a metal film below the crystallization layer. It is characterized in that to accelerate the process for manufacturing the liquid crystal display device, and when the crystallization proceeds by the RTA method, it is possible to achieve an efficient crystallization with a low heat source.
실리콘 질화막, 수소화 처리, RTA, 공정단축Silicon Nitride, Hydrogenation, RTA, Process Shortening
Description
도 1a~1f는 일반적인 금속유도결정화방법에 의해 반도체층을 결정화하는 단계를 나타내는 수순도.1A to 1F are flow charts illustrating the steps of crystallizing a semiconductor layer by a general metal induction crystallization method.
도 2a~2e는 본 발명의 금속유도결정화방법에 의해 액정표시소자를 제조하는 방법을 나타내는 수순도.2A to 2E are flowcharts showing a method of manufacturing a liquid crystal display device by the metal induction crystallization method of the present invention.
********** 도면의 주요부분에 대한 부호의 설명 ******************** Explanation of symbols for the main parts of the drawings **********
201; 기판 202:버퍼층201; Substrate 202: Buffer Layer
203:액티브층 204:게이트 절연막203: active layer 204: gate insulating film
205:게이트 전극 206:금속막205: gate electrode 206: metal film
207:층간 절연층 208a,208b:소오스,드레인 전극207: interlayer
209:보호막 210a,210b:소오스,드레인 영역209:
211;화소전극211 pixel electrodes
본 발명은 액정표시장치(Liquid Crystal Display; LCD), 유기발광 다이오드(Organic Light Emitting Diode; OLED) 등의 디스플레이 장치에 사용되는 박막트랜지스터(Thin Film Transistor; TFT)에 관한 것으로서, 특히, 박막트랜지스터의 액티브층(active layer)이 결정질 실리콘(crystalline silicone)으로 형성된 박막트랜지스터의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to thin film transistors (TFTs) used in display devices, such as liquid crystal displays (LCDs) and organic light emitting diodes (OLEDs). The present invention relates to a method of manufacturing a thin film transistor in which an active layer is formed of crystalline silicone.
LCD등의 디스플레이 장치에 사용되는 박막트랜지스터는 통상 유리 또는 석영 등의 투명 기판에 실리콘을 증착시킨 후 게이트 절연층 및 게이트 전극을 형성하고, 소스 및 드레인 영역에 불순물 이온이 주입된 액티브층을 형성하여 구성된다. 박막트랜지스터의 소스, 드레인 영역 및 채널을 구성하는 액티브층은 보통, 유리등 투명 기판 상에 화학 기상 증착(CVD) 방법을 사용하여 실리콘층을 증착하여 형성된다. 그러나 CVD 등의 방법에 의하여 직접 기판에 증착된 실리콘층은 비정질(amorphous) 실리콘층으로서 낮은 전자 이동도(electron mobility)를 가진다.Thin film transistors used in display devices, such as LCDs, are usually formed by depositing silicon on a transparent substrate such as glass or quartz, forming a gate insulating layer and a gate electrode, and forming an active layer implanted with impurity ions in the source and drain regions. It is composed. The active layer constituting the source, drain region, and channel of the thin film transistor is usually formed by depositing a silicon layer using a chemical vapor deposition (CVD) method on a transparent substrate such as glass. However, the silicon layer deposited directly on the substrate by a method such as CVD has a low electron mobility as an amorphous silicon layer.
스위칭 소자로 박막트랜지스터를 사용하는 디스플레이 장치는 빠른 동작 속도가 요구되며, 소형화됨에 따라 구동 IC의 집적도가 커지고 화소영역의 개구율이 감소되기 때문에, 실리콘층의 전자 이동도를 높여 구동회로를 화소부의 TFT와 동시에 형성하고 단위 화소 개구율을 높일 필요가 있다. 이러한 목적을 달성하기 위해 비정질 실리콘층을 열처리하여 높은 전자 이동도를 가지는 결정질 구조의 결정질 실리콘층으로 결정화하는 기술이 소개되었다.A display device using a thin film transistor as a switching element is required to have a high operating speed, and as the size of the display device decreases, the integration of the driving IC increases and the aperture ratio of the pixel region decreases. Therefore, the TFT increases the electron mobility of the silicon layer. It is necessary to form simultaneously with and increase the unit pixel aperture ratio. In order to achieve the above object, a technology of crystallizing a crystalline silicon layer having a crystalline structure having a high electron mobility by heat-treating the amorphous silicon layer has been introduced.
박막트랜지스터의 채널로 사용되는 비정질 실리콘층을 결정질 실리콘층으로 결정화시키기 위하여 여러 가지 방법이 제안되었는데, 결정화 방법에는 고상 결정 화법(Solid Phase Crystallization; SPC), 엑시머 레이저 결정화 방법(Excimer Laser Crystallization; ELC)등이 있다. Various methods have been proposed to crystallize an amorphous silicon layer used as a channel of a thin film transistor into a crystalline silicon layer. The crystallization methods include solid phase crystallization (SPC) and excimer laser crystallization (ELC). Etc.
상기 SPC은 통상 기판으로 사용되는 유리의 변형 온도인 600℃ 이하의 온도에서 수시간 내지 수십 시간에 걸쳐 비정질 실리콘층을 어닐링하는 방법이다. SPC법은 열처리에 장시간을 요하므로 생산성이 낮고, 기판의 면적이 큰 경우에는 600℃ 이하의 온도에서도 기판을 장시간의 열처리하면 기판의 변형이 일어날 수 있는 문제점이 있다. The SPC is a method of annealing an amorphous silicon layer over several hours to several tens of hours at a temperature of 600 ° C. or less, which is a deformation temperature of glass commonly used as a substrate. Since the SPC method requires a long time for heat treatment, when the productivity is low and the area of the substrate is large, there is a problem that deformation of the substrate may occur when the substrate is heat treated for a long time even at a temperature of 600 ° C. or less.
엑시머 레이저 결정화 방법(Excimer Laser Crystallization; ELC)은 실리콘층에 엑시머 레이저를 매우 짧은 시간 동안 주사하여 국부적으로 높은 온도를 발생시켜 순간적으로 실리콘층을 결정화시키는 방법이다. ELC법은 레이저광의 주사를 정교하게 제어하는데 기술적 어려움이 있고, 한 번에 하나의 기판만을 가공할 수 있기 때문에 생산성이 떨어지는 문제가 있다.Excimer Laser Crystallization (ELC) is a method of scanning an excimer laser in a silicon layer for a very short time to generate a locally high temperature to crystallize the silicon layer instantaneously. The ELC method has a technical difficulty in precisely controlling the scanning of the laser light, and there is a problem in that productivity is lowered because only one substrate can be processed at a time.
이러한 종래의 실리콘층 결정화 방법의 단점을 극복하기 위하여 니켈, 금, 알루미늄 등의 금속을 비정질 실리콘과 접촉시키거나 이들 금속을 실리콘에 주입시키는 방법이 소개되었는데, 이 방법은 200℃ 정도의 저온에서도 금속 원소에 의해 비정질 실리콘이 결정질 실리콘으로 상변화가 유도되는 현상을 이용하는 것이다.In order to overcome the disadvantages of the conventional silicon layer crystallization method, a method of contacting metals such as nickel, gold and aluminum with amorphous silicon or injecting these metals into silicon has been introduced. This is to use the phenomenon that the phase change is induced to amorphous silicon by the element to crystalline silicon.
이와 같은 현상을 금속 유도 결정화(Metal Induced Crystallization; MIC)라고 부르는데, MIC 현상을 이용하여 박막트랜지스터를 제조한 경우에는 박막트랜지스터의 액티브층을 구성하는 결정질 실리콘 내에 금속이 잔류하기 때문에 특히, 이를 박막트랜지스터의 채널부에 적용할 경우에는 누설 전류가 발생하는 문제가 발생 한다. This phenomenon is called metal induced crystallization (MIC). In the case where a thin film transistor is manufactured using the MIC phenomenon, a metal remains in the crystalline silicon constituting the active layer of the thin film transistor. When applied to the channel portion of the problem occurs that leakage current occurs.
최근에는 MIC와 같이 금속이 직접 실리콘의 상변화를 유도하지 아니하고, 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 실리콘의 결정화를 유도하는 금속 유도 측면 결정화(Metal Induced Lateral Crystallization; MILC) 현상을 이용하여 실리콘층을 결정화시키는 방법이 제안되었다. Recently, metal induced side crystallization (Metal Induced Lateral Crystallization) does not directly induce a phase change of silicon, but the silicide generated by the reaction between metal and silicon continues to propagate to the side as the MIC. A method of crystallizing a silicon layer using a MILC) phenomenon has been proposed.
이러한 MILC 현상을 일으키는 금속으로는 특히 니켈(Ni)과 팔라듐(Pd) 등이 알려져 있는데, 상기 MILC 현상은 금속을 포함한 실리사이드 계면이 실리콘층의 상변화가 전파됨에 따라 측면으로 이동하는 것으로 MILC 현상을 이용하여 실리콘층을 결정화시키는 경우에는 결정화된 실리콘층에는 결정화를 유도하기 위하여 사용된 금속 성분이 거의 잔류하지 않아 전류 누설 및 기타 동작 특성이 개선된 박막트랜지스터를 형성할 수 있는 장점이 있다. Nickel (Ni) and palladium (Pd) are known as metals that cause the MILC phenomenon. The MILC phenomenon is a silicide interface including a metal that moves sideways as the phase change of the silicon layer propagates. In the case of crystallizing the silicon layer by using the crystallized silicon layer has almost no metal component used to induce crystallization has the advantage of forming a thin film transistor with improved current leakage and other operating characteristics.
또한, MILC 현상을 이용하는 경우에는 300℃ 내지 500℃의 비교적 저온에서 실리콘의 결정화를 유도할 수 있어 고로(furnace)를 이용하여 결정화하는 경우보다 기판 손상 없이 여러 장의 기판을 동시에 결정화시킬 수 있는 장점이 있다. In addition, in the case of using the MILC phenomenon, it is possible to induce crystallization of silicon at a relatively low temperature of 300 ° C to 500 ° C, so that it is possible to simultaneously crystallize several substrates without damaging the substrate than crystallization using a blast furnace. have.
도 1a 내지 도 1d는 MIC 및 MILC 현상을 이용하여 TFT를 구성하는 실리콘층을 결정화시키는 종래 기술의 공정을 도시하는 단면도이다.1A to 1D are cross-sectional views showing prior art processes for crystallizing a silicon layer constituting a TFT using MIC and MILC phenomena.
도 1a와 같이 비정질 실리콘층은 버퍼층(11)이 형성되어 있는 절연 기판(10) 상에 증착되고, 포토리소그래피에 의하여 비정질 실리콘을 패터닝하여 액티브(12)이 형성된다. 다음으로 게이트 절연층(13) 및 게이트 전극(14)은 통상의 방법을 사 용하여 상기 액티브층(12) 위에 형성된다. As shown in FIG. 1A, an amorphous silicon layer is deposited on an
다음으로, 도 1b와 같이 상기 게이트 전극(14)을 마스크로 사용하여 절연 기판(10)의 전체를 도펀트로 도핑하여 상기 액티브층(12)에 소스 영역(15a), 채널 영역(15c) 및 드레인 영역(15b)을 형성한다. Next, as shown in FIG. 1B, the entire
그런 다음, 도 1c에서 보는 바와 같이 게이트 전극(14), 액티브층 및 기판 전체에 금속층(16)을 얇게 증착시킨다. Then, as shown in FIG. 1C, the
다음으로 기판 전체를 300℃ 내지 700℃의 온도에서 어닐링하면 잔류된 금속층(16)의 바로 아래의 소스 및 드레인 영역(15a,15b)은 MIC 현상에 의하여 결정화 되고, 금속층(16)이 덮여 있지 않은 게이트 전극 아래의 채널 영역(15c)은 잔류된 금속층(17)으로부터 유도되는 MILC 현상에 의하여 결정화가 유도된다.Next, when the entire substrate is annealed at a temperature of 300 ° C to 700 ° C, the source and
도 1d는 액티브층(12) 중 소오스 및 드레인 영역(15a,15b)은 MIC에 의해, 채널영역(15c)은 MILC에 의해 결정화되는 모습을 도시하고 있다.FIG. 1D shows that the source and
다음으로 도 1e에 도시된 바와 같이, 상기 게이트 전극(14) 상에 실리콘 산화막으로 구성되는 층간 절연층(16)을 형성한다. 상기 층간 절연층(16)을 형성한 다음, 도 1f에 도시된 바와 같이, 상기 소오스 및 드레인 영역(15a,15b)상에 컨택홀을 형성하고 소오스 및 드레인 전극(17a,17b)을 형성한 다음, 보호막(18)을 더 형성한다.Next, as shown in FIG. 1E, an
상기 보호막 상에 화소전극(19)을 더 형성함으로써 액정표시소자의 스위칭 소자를 완성한다.The
그런데 상기 MIC결정화 방법에서는 게이트 전극을 형성한 다음에, 상기 게이 트 전극을 포함하는 액티브층 상에 금속막을 얇게 도포하고 가온하여 결정화를 진행하고 결정화가 완성된 후, 소자를 형성하는 공정 진행 중에 손상된 액티브층 등으로 안정화시키기 위해 수소화처리 공정을 더 필요로 한다. 또한, 상기 MIC 결정화 방법은 비정질의 실리콘층에 직접 금속막이 형성되고 가온하여 결정화가 진행되는데, 특히 자외선(ultra violet ray)램프 등을 열원으로 사용하는 고속 어닐링 방법(RTA)에 의하여 가온하는 경우에는 상기 액티브층은 특정파장대에서 가열이 잘되기 때문에 나머지 파장대에서는 에너지 낭비가 있다.However, in the MIC crystallization method, after the gate electrode is formed, a thin metal film is applied on the active layer including the gate electrode and warmed to proceed crystallization, and after the crystallization is completed, damaged during the process of forming an element. In order to stabilize the active layer or the like, a hydroprocessing step is further required. In addition, the MIC crystallization method is a metal film is formed directly on the amorphous silicon layer and the crystallization proceeds by heating, in particular, when heated by a fast annealing method (RTA) using an ultraviolet (ultra violet ray) lamp as a heat source Since the active layer is well heated in a specific wavelength band, energy is wasted in the remaining wavelength bands.
본 발명은 상기에서 언급한 바와 같이, MIC결정화 방법을 적용하여 결정화 할 경우, 결정질의 실리콘층의 수소화 처리 공정을 제거하고 특히 RTA방법에 의해 결정화를 진행할 때 결정화되는 반도체층에 효과적으로 열을 전달하여 결정화를 촉진시키는 것을 목적으로 한다.As mentioned above, when the crystallization is applied by the MIC crystallization method, the present invention removes the hydrogenation process of the crystalline silicon layer, and in particular, transfers heat effectively to the semiconductor layer that is crystallized when the crystallization is performed by the RTA method. It aims to promote crystallization.
상기 목적을 이루기 위하여 본 발명의 액정표시소자 제조방법은 기판 상에 액티브층을 형성하는 단계; 상기 액티브층 상에 제 1 절연층이 개재된 게이트 전극을 형성하는 단계; 상기 게이트 전극을 마스크로 상기 액티브층에 불순물을 도핑하여 소오스 영역 및 드레인 영역을 형성하는 단계; 상기 액티브층의 소오스 영역과 드레인 영역을 포함하여 상기 게이트 전극 상에 금속막을 형성하는 단계; 상기 금속막 상에 수소이온을 함유하는 실리콘질화막으로 이루어진 제 2 절연층을 형성하는 단계; 자외선 램프를 이용한 고속 어닐링 방법(RTA)으로 상기 액티브층과 상기 금속막 상에 형성된 제 2 절연층을 가열하여, 금속유도 결정화를 통해 상기 액티브층을 결정화 하는 동시에 상기 제 2 절연층 내에 포함된 수소이온에 의해 상기 액티브층을 수소화 처리하는 단계; 및 상기 제 2 절연층 상에 소오스 및 드레인 전극을 형성하는 단계를 포함하며, 상기 자외선 램프에 의해 가열된 상기 제 2 절연층은 흡수한 열을 그 하부의 금속막을 통해 상기 액티브층 내로 전달하여 결정화를 촉진하는 것을 특징으로 한다.In order to achieve the above object, a liquid crystal display device manufacturing method of the present invention comprises the steps of forming an active layer on a substrate; Forming a gate electrode having a first insulating layer interposed on the active layer; Doping an impurity into the active layer using the gate electrode as a mask to form a source region and a drain region; Forming a metal film on the gate electrode including a source region and a drain region of the active layer; Forming a second insulating layer made of a silicon nitride film containing hydrogen ions on the metal film; A high temperature annealing method (RTA) using an ultraviolet lamp heats the second insulating layer formed on the active layer and the metal film to crystallize the active layer through metal induced crystallization and simultaneously contains hydrogen contained in the second insulating layer. Hydrogenating the active layer with ions; And forming a source and a drain electrode on the second insulating layer, wherein the second insulating layer heated by the ultraviolet lamp transfers absorbed heat into the active layer through a metal film below the crystallization layer. It is characterized by promoting.
금속유도 결정화 방법은 유리의 전이온도 이하의 저온에서 효과적으로 결정화를 수행할 수 있는 것으로, 고가의 장비를 사용하여야 하고 한번에 하나의 기판만을 결정화할 수 있는 레이저 결정화 방법보다 여러 면에서 장점을 가진다.The metal-induced crystallization method can effectively perform crystallization at a low temperature below the transition temperature of the glass, and it has advantages in many aspects over the laser crystallization method that requires the use of expensive equipment and can crystallize only one substrate at a time.
금속유도 결정화 방법은 금속원소를 결정화의 촉매로 사용하여 비정질의 실리콘을 결정화하는 방법인데, 그 이론적 메커니즘은 여러 가지가 있으며 그 중에서 금속이온이 실리콘 원소와 결합하여 실리사이드를 형성하고 가온에 의해 상기 실리사이드를 형성한 금속원소들이 확산하면서 후위의 실리콘들을 결정화한다는 이론이 알려져 있다.Metal-induced crystallization is a method of crystallizing amorphous silicon by using a metal element as a catalyst for crystallization, the theoretical mechanism is various, among which the metal ion is combined with the silicon element to form silicide and the silicide by heating It is known that the metal elements forming the crystallized later silicon crystallized.
상기 금속유도 결정화 방법은 촉매 작용하는 금속원소에 의해 결정화가 촉진되지만 촉매로 작용한 상기 금속이온은 결정화가 완료된 실리콘층 내에서는 불순물이 되는 문제가 있었다. 그러므로 상기 금속유도 결정화 방법에서는 금속원소를 아주 약한 도즈로 결정화하고자 하는 반도체층 상에 도핑하는 것이 주요문제가 된다.In the metal-induced crystallization method, crystallization is promoted by a metal element which acts as a catalyst, but the metal ion acting as a catalyst has a problem of becoming an impurity in the silicon layer in which crystallization is completed. Therefore, in the metal-induced crystallization method, the main problem is that doping the metal element on the semiconductor layer to be crystallized with a very weak dose.
또한 상기 결정화 방법에 의할 경우, 액티브층이 먼저 패터닝되고 난 후에 정화가 이루어지기 때문에 가온 과정에서 액티브층이 기판의 변형에 따라 변형되는 문제가 있어 온도 조절을 섬세하게 할 필요가 있다.In addition, according to the crystallization method, since the active layer is first patterned and then purified, there is a problem that the active layer is deformed according to the deformation of the substrate during the heating process.
상기 금속유도 결정화 방법은 200℃~700℃의 온도에서 결정화가 이루어지는데, 결정화에 사용되는 가열 방법으로는 고로(furnace)에서 가열하는 방식, 자외선 램프 등을 열원으로 사용하는 고속 어닐링 방법(RTA) 및 레이저 어닐링 방법 등이 적용될 수 있으나 그 중에서 저가로 효율적인 결정화가 가능한 RTA 방법이 사용된다. The metal-induced crystallization method is a crystallization at a temperature of 200 ℃ ~ 700 ℃, the heating method used for crystallization is a method of heating in a furnace (furnace), a high speed annealing method using a UV lamp or the like as a heat source (RTA) And laser annealing methods may be applied, but among them, an RTA method that enables efficient crystallization at low cost is used.
RTA 법은 자외선(UV)램프 등을 열원으로 사용하여 타겟을 순간적으로 가열 및 냉각하면서 결정화하는 방식이다. 이때, 타겟으로 적용되는 비정질실리콘층은 상기 열원으로 적용되는 자외선 파장중 일정한 파장대 영역의 빛을 주로 흡수하는 특성을 가지므로 나머지 파장대 영역의 자외선은 낭비될 수 있다.The RTA method is a method of crystallizing a target while heating and cooling the target using an ultraviolet (UV) lamp or the like as a heat source. In this case, the amorphous silicon layer applied as the target has a characteristic of mainly absorbing light in a predetermined wavelength band among the ultraviolet wavelengths applied as the heat source, and thus, ultraviolet rays in the remaining wavelength band may be wasted.
본 발명은 상기 현상에 주목하여 비정질 실리콘층과 자외선 흡수 파장대가 서로 다른 실리콘 질화막의 절연층을 결정화하고자 하는 비정질 실리콘층 상에 먼저 형성하고 자외선 램프에 의한 가열을 실시하여 상기 비정질 실리콘층의 결정화를 촉진시킨다. In view of the above phenomenon, the present invention first forms an amorphous silicon layer and an insulating layer of a silicon nitride film having different ultraviolet absorption wavelength bands on an amorphous silicon layer to be crystallized, and then heats it with an ultraviolet lamp to crystallize the amorphous silicon layer. Promote
실리콘 질화막은 비정질 실리콘과 서로 다른 흡수파장대를 가진다. 특히, 상기 실리콘 질화막의 주 흡수 파장대가 비정질 실리콘의 흡수 파장대에 비해 짧다.The silicon nitride film has an absorption wavelength different from that of amorphous silicon. In particular, the main absorption wavelength band of the silicon nitride film is shorter than the absorption wavelength band of amorphous silicon.
그러므로 실리콘층 상에 실리콘 질화막을 형성한 후, 자외선을 조사하면 실리콘 질화막과 비정질 실리콘층이 동시에 가열되고 가열된 실리콘 질화막은 함유하는 열을 접촉하는 비정질 실리콘층에 전달하여 결정화를 촉진할 수 있다.Therefore, after the silicon nitride film is formed on the silicon layer and irradiated with ultraviolet rays, the silicon nitride film and the amorphous silicon layer are heated at the same time, and the heated silicon nitride film can transfer heat containing to the contacting amorphous silicon layer to promote crystallization.
뿐만 아니라, 상기 실리콘 질화막에는 약 20%정도의 수소가 불순물로 포함되어 있는데, 상기 수소이온은 결정화 과정에서 결정화 되는 실리콘층을 안정화시키는 수소화 처리를 실시하게 되므로 상기 실리콘 질화막을 액티브층 상에 형성한 후 결정화 할 경우, 결정화와 수소화처리가 동시에 이루어 질 수 있는 장점이 있다.In addition, the silicon nitride film contains about 20% of hydrogen as an impurity. The hydrogen ions are hydrogenated to stabilize the silicon layer to be crystallized during the crystallization process, so that the silicon nitride film is formed on the active layer. In the case of post-crystallization, there is an advantage that the crystallization and hydrogenation can be performed at the same time.
그러므로 본 발명은 액티브층을 결정화하기 위하여 상기 액티브층 상에 비정질 실리콘층을 형성한 다음 가온하여 금속유도 결정화를 진행한다. Therefore, in order to crystallize the active layer, the present invention forms an amorphous silicon layer on the active layer and then warms it to proceed with metal induced crystallization.
이하, 상기 본 발명의 일 실시 예에 의한 금속유도 결정화 방법에 관하여 도 2a~2e를 참조하여 상세히 설명한다.Hereinafter, a metal induction crystallization method according to an embodiment of the present invention will be described in detail with reference to FIGS. 2A to 2E.
도 2a에 도시된 바와 같이, 유리등의 투명한 기판(201) 상에 버퍼층(202)을 증착한다. 상기 버퍼층(202)은 실리콘 산화막 또는 실리콘 산화막과 실리콘 질화막의 이중 층일 수 있으며 PECVD (Plasma-Enhanced Chemical Vapor Deposition), LPCVD (Low-Pressure Chemical Vapor Deposition), APCVD (Atmosphere Pressure Chemical Vapor Deposition), ECR CVD (Electron Cyclotron Resonance CVD) 등의 증착법을 이용하여 형성될 수 있다.As shown in FIG. 2A, a
상기 버퍼층(202)은 결정화 과정에서 상기 기판(201)내에 포함되어 있는 불순물들이 액티브층으로 확산하는 것을 방지하는 역할을 한다. 또한, 결정화 과정에서 열을 일부 저장하여 결정화에 도움을 줄 수 있다.The
버퍼층(202)이 형성된 다음, 비정질의 실리콘층을 상기 버퍼층(202)상에 형성한다. 상기 비정질 실리콘층은 PECVD, LPCVD 또는 스퍼터링을 이용하여 100 내지 3,000Å 양호하게는 500 내지 1,000Å 두께로 증착시켜 형성할 수 있다.After the
비정질 실리콘층을 형성한 다음, 상기 비정질 실리콘층에 마스크를 적용하고 사진식각 방법을 이용하여 도 2a에 도시된 바와 같이 액티브층(203)을 패터닝한다.After forming an amorphous silicon layer, a mask is applied to the amorphous silicon layer and the
다음으로 도 2b에 도시된 바와같이, 상기 기판(201)과 패터닝된 액티브층(203) 상에 게이트 절연층(204)과 게이트 전극(205)을 형성한다. 게이트 절연층(204)은 PECVD, LPCVD, APCVD, ECR CVD 등의 증착법을 이용하여 산화 실리콘(SiO2), 실리콘 질화물(SiNx), 실리콘 산화질화물(SiOxNy) 또는 이들의 복합층을 300 내지 3,000Å 양호하게는 500 내지 1,000Å 두께로 증착시켜 형성되며, 상기 게이트 전극은 상기 게이트 절연층(204) 상에 금속 재료 또는 도핑된 폴리실리콘 등의 도전성 재료를 스퍼터링, 가열 증착(evaporation), PECVD, LPCVD, APCVD, ECR CVD 등의 방법을 사용하여 1,000 내지 8,000Å 양호하게는 2,000 내지 4,000Å 두께로 게이트 전극층을 증착시키고 이를 패터닝하여 형성된다. 상기 게이트 절연층(204)과 게이트 전극(205)은 하나의 마스크를 이용하여 패터닝되어 형성된다.Next, as shown in FIG. 2B, a
다음으로, 상기 게이트 전극(205)을 마스크로 사용하여 상기 액티브층(203)에 불순물을 도핑하여 소스 영역(210a) 및 드레인 영역(210b) 형성한다.Next, the
N-형 TFT를 제조하는 경우에는 이온샤워 도핑 또는 이온 주입법을 사용하여 PH3, P, As 등의 도펀트를 도핑하고, P-MOS TFT를 제조하는 경우에는 B2H6, B, BH3 등의 도펀트를 도핑한다.In the case of manufacturing an N-type TFT, dopants such as PH3, P, and As are doped using ion shower doping or ion implantation. In the case of manufacturing a P-MOS TFT, dopants such as B2H6, B, and BH3 are doped. .
다음으로 도 2c에 도시된 바와같이, 니켈(Ni)등의 금속막(206)을 얇게 형성한다. 상기 니켈 대신에 팔라듐(Pd), 티타늄(Ti), 은(Ag), 금(Au), 알루미늄(Al), 주석(Sn), 안티몬(Sb), 구리(Cu), 코발트(Co), 크롬(Cr), 몰리브덴(Mo), 루테늄(Ru), 로듐(Rh), 카드뮴(Cd), 백금(Pt)등의 금속이 사용될 수 있는데, 이 금속 중에 한 가지 이상을 사용할 수 있다.Next, as shown in Fig. 2C, a
인가되는 금속층(206)의 두께는 비정질 실리콘층의 결정화를 유도하기에 필요한 한도 내에서 임의로 선택할 수 있으나, 대략 1 ∼ 10,000Å 양호하게는 10 ∼ 200Å의 두께로 형성할 수 있다.The thickness of the applied
상기 금속막(206)을 형성한 다음, 수소이온을 포함하는 제 2 절연층(207)을 연속하여 형성한다. 상기 제 2 절연층(207)은 실리콘 질화막일 수 있으며 실리콘 질화막은 약 20%의 수소이온을 함유하고 있다.After the
상기 수소이온을 함유하는 실리콘 질화막으로 구성되는 제 2 절연층(207)을 형성한 다음, 상기 액티브층(203)을 결정화 하는 공정을 진행한다.After forming the second insulating
상기 결정화를 위하여 본 실시 예에서는 10~4000Å대의 파장을 가지는 자외선을 사용하며 고속 어닐링 방법(RTA)에 의해 결정화를 진행한다.In this embodiment, for the crystallization, ultraviolet rays having a wavelength of 10 to 4000 GHz are used and crystallization is performed by a high speed annealing method (RTA).
상기 자외선은 액티브층(203)과 실리콘 질화막(207)의 적층 구조상에 조사되며 상기 실리콘 질화막(207)과 액티브층(203)은 모두 가열된다. The ultraviolet rays are irradiated on the laminated structure of the
상기 가열 중에 액티브층(203) 상에 형성된 금속막(206)의 금속원소는 액티브층(203) 내로 침투하여 금속유도 결정화를 이루어 상기 액티브층(203)을 결정화하고 이와 동시에 상기 실리콘 질화막(207) 내에 포함된 수소이온에 의해 상기 액티브층(203)은 수소화 처리가 이루어진다.During the heating, the metal element of the
한편, 상기 자외선 램프에 의해 가열된 상기 실리콘 질화막(207)은 흡수한 열을 상기 액티브층(203) 내로 전달하여 결정화를 돕는다.Meanwhile, the
상기 방법에 의해 결정화에 적용되는 에너지를 절약할 수 있고 열에 의한 액티브층의 변형을 억제할 수 있다. 또한, 결정화와 동시에 상기 액티브층의 수소화처리도 가능하다.By the above method, energy applied to crystallization can be saved, and deformation of the active layer due to heat can be suppressed. In addition, crystallization and hydrogenation of the active layer are also possible.
상기 제 2 절연층(207)이 형성된 다음, 도 2d에 도시된 바와같이, 상기 소오스 및 드레인 영역((210a,210b) 위에 형성되는 층간 절연층을 제거하여 컨택홀을 형성한다. 상기 컨택홀을 통하여 소오스 및 드레인 전극(208a,208b)이 액티브층(203)과 연결된다.After the second insulating
상기 컨택홀을 형성한 다음, 소오스 및 드레인 전극(208a,208b)으로 사용될 금속 재료 또는 도핑된 폴리실리콘 등의 도전성 재료를 상기 층간 절연층 상에 스퍼터링, 가열 증착(evaporation), PECVD, LPCVD, APCVD, ECR CVD 등의 방법을 사용하여 형성하고 패터닝하여 도 2d에 도시된 바와같이 소오스 및 드레인 전극(208a,208b)을 형성한다. After forming the contact hole, a sputtering, evaporation, PECVD, LPCVD, APCVD metal material or conductive material such as doped polysilicon to be used as the source and
특히, 상기 방법에 의해 형성된 소자를 액정표시소자의 화소부 박막트랜지스터로 적용하고자 할 경우에는 도 2e에 도시된 바와같이, 상기 소오스 및 드레인 전극(208a,208b)상에 무기막 또는 유기막의 보호막(209)을 형성하고 상기 보호막(209) 상에 화소전극이 상기 드레인 전극(208b)와 연결되는 컨택홀을 형성하고 상기 보호막(209) 상에 ITO(Indium Tin Oxide) 등으로 구성되는 화소전극 물질을 도포하고 패터닝하여 화소전극(211)을 형성한다.In particular, when the element formed by the above method is to be applied as the pixel portion thin film transistor of the liquid crystal display device, as shown in FIG. 2E, a protective film of an inorganic film or an organic film is formed on the source and
상기 공정을 통해 화소부의 박막트랜지스터가 완성될 수 있다.Through the above process, the thin film transistor of the pixel portion may be completed.
상기 결정화 공정에서 이미 수소화처리가 되었지만 수소화 처리가 부족하다고 여겨질 경우, 상기 소오스 및 드레인 전극 상에 보호막을 형성한 다음, 수소화 처리를 더 할 수 있다. 하지만, 이미 수소화 처리가 이루어 진 관계로 제한된 가온과 수소이온 주입으로도 수소화처리는 완료될 수 있다.If the hydrogenation treatment is already performed in the crystallization process, but the hydrogenation treatment is considered insufficient, a protective film may be formed on the source and drain electrodes, and then hydrogenation treatment may be further performed. However, the hydrogenation can be completed even with limited heating and hydrogen ion implantation since the hydrogenation has already been performed.
본 발명은 상기한 바와같이, 액티브층 상에 금속막을 형성하고 곧 바로 금속유도 결정화하던 방법에서 액티브층 상에 수소이온을 함유하는 절연층을 먼저 형성 하고 결정화를 진행함으로써 결정화 공정과 수소화 처리 공정을 동시에 진행할 수 있어 공정을 단축할 수 있다. 또한, RTA법에 의해 금속유도결정화를 진행할 경우, 액티브층의 상부에 형성되는 절연층의 보온효과 및 가열효과로 인해 결정화를 촉진할 수 있다.As described above, in the method of forming a metal film on the active layer and immediately crystallizing the metal, the crystallization process and the hydrogenation process are performed by first forming an insulating layer containing hydrogen ions on the active layer and performing crystallization. The process can be carried out at the same time, which shortens the process. In addition, when metal-induced crystallization is performed by the RTA method, crystallization may be promoted due to the heat insulating effect and the heating effect of the insulating layer formed on the active layer.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030097978A KR101036749B1 (en) | 2003-12-26 | 2003-12-26 | Fabrication method of liquid crystal display device using metal induced crystallization |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030097978A KR101036749B1 (en) | 2003-12-26 | 2003-12-26 | Fabrication method of liquid crystal display device using metal induced crystallization |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050066668A KR20050066668A (en) | 2005-06-30 |
KR101036749B1 true KR101036749B1 (en) | 2011-05-24 |
Family
ID=37257713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030097978A KR101036749B1 (en) | 2003-12-26 | 2003-12-26 | Fabrication method of liquid crystal display device using metal induced crystallization |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101036749B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990030267A (en) * | 1997-09-30 | 1999-04-26 | 다카노 야스아키 | Display device and manufacturing method |
KR20020033373A (en) * | 2000-10-31 | 2002-05-06 | 주승기 | Thin film transistor including a polycrystalline active layer and method making same |
-
2003
- 2003-12-26 KR KR1020030097978A patent/KR101036749B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990030267A (en) * | 1997-09-30 | 1999-04-26 | 다카노 야스아키 | Display device and manufacturing method |
KR20020033373A (en) * | 2000-10-31 | 2002-05-06 | 주승기 | Thin film transistor including a polycrystalline active layer and method making same |
Also Published As
Publication number | Publication date |
---|---|
KR20050066668A (en) | 2005-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
US6465284B2 (en) | Semiconductor device and method for manufacturing the same | |
US6613613B2 (en) | Thin film type monolithic semiconductor device | |
JP3138169B2 (en) | Method for manufacturing semiconductor device | |
JP4307635B2 (en) | Method for manufacturing semiconductor device | |
JP2762215B2 (en) | Method for manufacturing thin film transistor and semiconductor device | |
US8288216B2 (en) | Thin film transistor and method of fabricating the same | |
US5814835A (en) | Semiconductor device and method for fabricating the same | |
US20020137310A1 (en) | Method and apparatus for fabricating a semiconductor device | |
JP4209619B2 (en) | Method for manufacturing semiconductor device | |
KR100525436B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
KR101036749B1 (en) | Fabrication method of liquid crystal display device using metal induced crystallization | |
KR100504538B1 (en) | Method For Crystallizing Amorphous Layer And Method For Fabricating Liquid Crystal Display Device By Using Said Method | |
KR101036726B1 (en) | Fabrication method of liquid crystal display device using metal induced crystallization | |
KR100425156B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
KR101031702B1 (en) | Fabrication method of liquid crystal display device using metal induced crystallization | |
KR100669499B1 (en) | Crystallization method of amorphous silicon thin film by metal induced lateral crystallization | |
KR100421907B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
KR100442289B1 (en) | Process for crystallizing amorphous silicon and fabricating method of liquid crystal display device | |
KR100525434B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
JP2725669B2 (en) | Semiconductor device manufacturing method | |
KR100525435B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
KR100434314B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
KR100421906B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
JPH0831737A (en) | Semiconductor device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 9 |