KR101033485B1 - Data output driver - Google Patents

Data output driver Download PDF

Info

Publication number
KR101033485B1
KR101033485B1 KR1020090070138A KR20090070138A KR101033485B1 KR 101033485 B1 KR101033485 B1 KR 101033485B1 KR 1020090070138 A KR1020090070138 A KR 1020090070138A KR 20090070138 A KR20090070138 A KR 20090070138A KR 101033485 B1 KR101033485 B1 KR 101033485B1
Authority
KR
South Korea
Prior art keywords
pull
pass
transistor
current region
current
Prior art date
Application number
KR1020090070138A
Other languages
Korean (ko)
Other versions
KR20110012419A (en
Inventor
손관수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090070138A priority Critical patent/KR101033485B1/en
Publication of KR20110012419A publication Critical patent/KR20110012419A/en
Application granted granted Critical
Publication of KR101033485B1 publication Critical patent/KR101033485B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

데이터 출력 드라이버는 풀 업 신호에 응답하여 출력단을 전원 전압 레벨로 풀 업 시키도록 구성된 풀 업 회로부, 풀 다운 신호에 응답하여 상기 출력단을 접지 전압 레벨로 풀 다운 시키도록 구성된 풀 다운 회로부, 및 풀업 회로부 또는 풀 다운 회로부의 전류량이 포화 영역에서는 증가하지 않고 선형 영역에서만 증가하도록 풀업 회로부 또는 풀 다운 회로부의 전류량을 조정하는 전류 조절부를 구비한다.The data output driver includes a pull up circuit portion configured to pull up an output stage to a power supply voltage level in response to a pull up signal, a pull down circuit portion configured to pull down the output terminal to a ground voltage level in response to a pull down signal, and a pull up circuit portion Or a current adjuster for adjusting the current amount of the pull-up circuit part or the pull-down circuit part so that the current amount of the pull-down circuit part does not increase in the saturation region but increases only in the linear region.

풀 업, 풀 다운, 전류 Pull up, pull down, current

Description

데이터 출력 드라이버{DATA OUTPUT DRIVER}Data output driver {DATA OUTPUT DRIVER}

본 발명은 반도체 회로에 관한 것으로서, 특히 데이터 출력 드라이버에 관한 것이다.The present invention relates to semiconductor circuits, and more particularly to a data output driver.

데이터 출력 드라이버는 반도체 집적회로에 기록된 데이터를 외부의 기기로 출력하는 구성으로서, 인터페이스 회로에 포함될 수 있다.The data output driver is a configuration for outputting data written in a semiconductor integrated circuit to an external device, and may be included in an interface circuit.

인터페이스 회로는 출력 신호의 무결성(Signal Integrity)이 확보되는 것이 중요하다. 또한 동시에 외부 환경에 노출되어 있으므로 EMI(Electro Magnetic Interference)와 같이 외부 기기에 영향을 끼칠 수 있는 간섭 성분을 최소화할 수 있는 기술 개발이 요구되고 있다.It is important that the interface circuits ensure the signal integrity of the output signal. At the same time, since it is exposed to the external environment, there is a demand for developing a technology that can minimize interference components that may affect external devices such as EMI (Electro Magnetic Interference).

본 발명은 신호 특성 향상 및 외부 간섭에 의한 영향의 최소화를 동시에 만족시킬 수 있도록 한 데이터 출력 드라이버를 제공함에 그 목적이 있다.An object of the present invention is to provide a data output driver capable of simultaneously satisfying signal characteristics and minimizing the influence of external interference.

본 발명에 따른 데이터 출력 드라이버는 풀 업 신호에 응답하여 출력단을 전원 전압 레벨로 풀 업 시키도록 구성된 풀 업 회로부, 풀 다운 신호에 응답하여 상기 출력단을 접지 전압 레벨로 풀 다운 시키도록 구성된 풀 다운 회로부, 및 풀업 회로부 또는 풀 다운 회로부의 전류량이 포화 영역에서는 증가하지 않고, 선형 영역에서만 증가하도록 풀업 회로부 또는 풀 다운 회로부의 전류량을 조정하는 전류 조절부를 구비함을 특징으로 한다.The data output driver according to the present invention includes a pull-up circuit portion configured to pull up an output stage to a power supply voltage level in response to a pull-up signal, and a pull-down circuit portion configured to pull down the output stage to a ground voltage level in response to a pull-down signal. And a current adjuster for adjusting the current amount of the pull-up circuit part or the pull-down circuit part so that the current amount of the pull-up circuit part or the pull-down circuit part does not increase in the saturation region but increases only in the linear region.

본 발명에 따른 데이터 출력 드라이버는 풀 업 신호에 응답하여 출력단을 전원 전압 레벨로 풀 업 시키도록 구성된 제 1 트랜지스터, 풀 다운 신호에 응답하여 상기 출력단을 접지 전압 레벨로 풀 다운 시키도록 구성된 제 2 트랜지스터, 상기 제 1 트랜지스터 또는 상기 제 2 트랜지스터 중 어느 하나와 상기 출력단 사이에 연결된 제 1 저항 소자, 및 상기 제 1 저항 소자와 병렬 연결되어 포화 전류 영역에서 턴 오프 되고 선형 전류 영역에서 턴 온 되도록 구성된 제 3 트랜지스터를 구비함을 다른 특징으로 한다.A data output driver according to the present invention is a first transistor configured to pull up an output stage to a power supply voltage level in response to a pull up signal, and a second transistor configured to pull down the output stage to a ground voltage level in response to a pull down signal. A first resistor element connected between any one of the first transistor and the second transistor and the output terminal, and a first resistor element connected in parallel with the first resistor element to be turned off in a saturated current region and turned on in a linear current region. Another feature is to include three transistors.

본 발명에 따른 데이터 출력 드라이버는 드라이빙 제어신호에 응답하여 전원 전압 또는 접지 전압을 제 1 패스 또는 제 2 패스를 통해 출력단에 인가하도록 구성되며, 상기 제 1 패스가 선형 전류 영역에서 열리고, 포화 전류 영역에서 닫히는 것을 또 다른 특징으로 한다.The data output driver according to the present invention is configured to apply a power supply voltage or a ground voltage to an output terminal through a first pass or a second pass in response to a driving control signal, the first pass being opened in a linear current region, and a saturation current region. Closing in is another feature.

본 발명에 따른 데이터 출력 드라이버는 풀 업 신호에 응답하여 전원 전압을 구동하도록 구성된 풀 업 회로부, 상기 풀 업 회로부의 출력을 제 1 패스 또는 제 2 패스를 통해 출력단에 인가하도록 구성된 풀 업 전류 조절부, 풀 다운 신호에 응답하여 접지 전압을 구동하도록 구성된 풀 다운 회로부, 및 상기 풀 다운 회로부의 출력을 제 3 패스 또는 제 4 패스를 통해 상기 출력단에 인가하도록 구성된 풀 다운 전류 조절부를 구비하며, 상기 제 1 패스 및 상기 제 3 패스가 선형 전류 영역에서 열리고, 포화 전류 영역에서 닫히는 것을 또 다른 특징으로 한다.The data output driver according to the present invention includes a pull-up circuit unit configured to drive a power supply voltage in response to a pull-up signal, and a pull-up current adjusting unit configured to apply an output of the pull-up circuit unit to an output terminal through a first pass or a second pass. A pull down circuit portion configured to drive a ground voltage in response to a pull down signal, and a pull down current adjuster configured to apply an output of the pull down circuit portion to the output terminal through a third pass or a fourth pass; Another feature is that the first pass and the third pass open in the linear current region and close in the saturation current region.

본 발명에 따른 데이터 출력 드라이버는 선형 전류 영역과 포화 전류 영역에 따라 전류량의 조절이 가능하므로 출력 신호의 특성을 향상시킴은 물론이고, 외부 간섭에 의한 영향을 최소화할 수 있다.The data output driver according to the present invention can adjust the amount of current according to the linear current region and the saturation current region, thereby improving the characteristics of the output signal and minimizing the influence of external interference.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명에 따른 데이터 출력 드라이버(100)는 풀 업 회로부(110), 풀 업 전류 조절부(120), 풀 다운 회로부(130) 및 풀 다운 전류 조절부(140)를 구비한다. 데이터 출력 드라이버(100)의 출력 노드(OUT)가 전송 라 인(150)과 연결된다. 전송 라인(150)과 연결된 커패시터는 외부 기기의 수신단에 해당한다.As shown in FIG. 1, the data output driver 100 according to the present invention includes a pull-up circuit unit 110, a pull-up current controller 120, a pull-down circuit unit 130, and a pull-down current controller 140. It is provided. The output node OUT of the data output driver 100 is connected to the transmission line 150. The capacitor connected to the transmission line 150 corresponds to the receiving end of the external device.

풀 업 회로부(110)는 복수개의 트랜지스터(MA1 ~ MAn)를 구비한다. 상기 복수개의 트랜지스터(MA1 ~ MAn)는 소오스에 전원 전압을 입력 받고, 게이트에 공통적으로 풀 업 신호(UP)가 입력된다.The pull up circuit unit 110 includes a plurality of transistors MA1 to MAn. The plurality of transistors MA1 to MAn receive a power supply voltage to a source, and a pull-up signal UP is commonly input to a gate.

풀 업 전류 조절부(120)는 복수개의 저항(RA1 ~ RAn) 및 복수개의 트랜지스터(MB1 ~ MBn)를 구비한다.The pull-up current controller 120 includes a plurality of resistors RA1 to RAn and a plurality of transistors MB1 to MBn.

복수개의 저항(RA1 ~ RAn)은 풀 업 회로부(110)의 복수개의 트랜지스터(MA1 ~ MAn)의 드레인과 출력 노드(OUT) 사이에 연결된다.The plurality of resistors RA1 to RAn are connected between the drains of the plurality of transistors MA1 to MAn of the pull-up circuit unit 110 and the output node OUT.

복수개의 트랜지스터(MB1 ~ MBn)는 복수개의 저항(RA1 ~ RAn)과 병렬 연결된다. 즉, 복수개의 트랜지스터(MB1 ~ MBn)의 소오스와 드레인이 복수개의 저항(RA1 ~ RAn)의 양단에 연결된다. 또한 복수개의 트랜지스터(MB1 ~ MBn)는 PMOS 트랜지스터로서, 턴 온 저항을 최소화하기 위해 게이트가 접지된다.The plurality of transistors MB1 to MBn are connected in parallel with the plurality of resistors RA1 to RAn. That is, the source and the drain of the plurality of transistors MB1 to MBn are connected to both ends of the plurality of resistors RA1 to RAn. In addition, the plurality of transistors MB1 to MBn are PMOS transistors whose gates are grounded to minimize turn-on resistance.

이때 복수개의 트랜지스터(MB1 ~ MBn)와 복수개의 저항(RA1 ~ RAn)이 각각 풀 업 회로부(110)의 서로 다른 전류 패스(이하, 제 1 전류 패스 및 제 2 전류 패스)를 이룬다.In this case, the plurality of transistors MB1 to MBn and the plurality of resistors RA1 to RAn each form different current paths (hereinafter, the first current path and the second current path) of the pull-up circuit unit 110.

풀 다운 회로부(130)는 복수개의 트랜지스터(MC1 ~ MCn)를 구비한다. 상기 복수개의 트랜지스터(MC1 ~ MCn)는 소오스가 접지되고, 게이트에 공통적으로 풀 다운 신호(DN)가 입력된다.The pull-down circuit unit 130 includes a plurality of transistors MC1 to MCn. Sources of the plurality of transistors MC1 to MCn are grounded, and a pull-down signal DN is commonly input to a gate.

풀 다운 전류 조절부(140)는 복수개의 저항(RB1 ~ RBn) 및 복수개의 트랜지 스터(MD1 ~ MDn)를 구비한다.The pull down current controller 140 includes a plurality of resistors RB1 to RBn and a plurality of transistors MD1 to MDn.

복수개의 저항(RB1 ~ RBn)은 풀 다운 회로부(130)의 복수개의 트랜지스터(MC1 ~ MCn)의 드레인과 출력 노드(OUT) 사이에 연결된다.The plurality of resistors RB1 to RBn are connected between the drains of the plurality of transistors MC1 to MCn of the pull-down circuit unit 130 and the output node OUT.

복수개의 트랜지스터(MD1 ~ MDn)는 복수개의 저항(RB1 ~ RBn)과 병렬 연결된다. 즉, 복수개의 트랜지스터(MD1 ~ MDn)의 소오스와 드레인이 복수개의 저항(RB1 ~ RBn)의 양단에 연결된다. 또한 복수개의 트랜지스터(MD1 ~ MDn)는 NMOS 트랜지스터로서, 턴 온 저항을 최소화하기 위해 게이트에 공통적으로 전원 전압이 공급된다.The plurality of transistors MD1 to MDn are connected in parallel with the plurality of resistors RB1 to RBn. That is, the source and the drain of the plurality of transistors MD1 to MDn are connected to both ends of the plurality of resistors RB1 to RBn. In addition, the plurality of transistors MD1 to MDn are NMOS transistors, and a power supply voltage is commonly supplied to a gate to minimize turn-on resistance.

이때 복수개의 트랜지스터(MD1 ~ MDn)와 복수개의 저항(RB1 ~ RBn)이 각각 풀 다운 회로부(130)의 서로 다른 전류 패스(이하, 제 3 전류 패스 및 제 4 전류 패스)를 이룬다.In this case, the plurality of transistors MD1 to MDn and the plurality of resistors RB1 to RBn respectively form different current paths (hereinafter, the third current path and the fourth current path) of the pull-down circuit unit 130.

이때 데이터 출력 드라이버의 동작시 전류 특성을 살펴보면, 동작 초기의 포화 전류 영역과 그 이후의 선형 전류 영역으로 구분할 수 있다.In this case, when the current characteristics of the data output driver are operated, the current characteristics may be divided into a saturation current region at an initial stage and a linear current region thereafter.

선형 전류 영역의 전류를 증가시켜야 출력 신호의 무결성 향상 측면에서 유리하다. 그러나 선형 전류 영역의 전류 증가는 포화 전류 영역의 전류 또한 증가시키게 되므로 슬루 레이트(Slew Rate)를 과도하게 증가시키고 결국, 외부 기기에 영향을 끼치는 EMI 성분을 증가시킬 수 있다.Increasing the current in the linear current region is advantageous in terms of improving the integrity of the output signal. However, increasing the current in the linear current region also increases the current in the saturation current region, which can excessively increase the slew rate and ultimately increase the EMI component affecting external devices.

따라서 본 발명은 포화 전류 영역의 전류량 증가 없이, 선형 전류 영역의 전류량만을 증가시킬 수 있도록 한 것이다.Therefore, the present invention is to increase only the amount of current in the linear current region, without increasing the amount of current in the saturation current region.

이와 같이 구성된 본 발명에 따른 데이터 출력 드라이버의 동작을 설명하면 다음과 같다.The operation of the data output driver according to the present invention configured as described above is as follows.

먼저, 풀 업 동작을 설명하기로 한다.First, the pull-up operation will be described.

최종 출력된 데이터가 논리값 0(Zero)에 해당하는 레벨인 상태에서 풀 업 신호(UP)가 활성화된 경우, 포화 전류 영역 즉, 풀 업 회로부(110)에 의해 전류 공급이 이루어지기 시작하는 시간 영역에서 풀 업 전류 조절부(120)의 복수개의 트랜지스터(MB1 ~ MBn)는 턴 오프 상태를 유지한다.When the pull-up signal UP is activated while the last output data is at a level corresponding to a logic value of zero, the time at which the current supply is started by the saturation current region, that is, the pull-up circuit unit 110. In the region, the plurality of transistors MB1 to MBn of the pull-up current controller 120 maintain a turn off state.

즉, 복수개의 트랜지스터(MB1 ~ MBn)는 게이트가 접지된 상태이며, 소오스가 복수개의 저항(RA1 ~ RAn)을 통해 로우 레벨의 출력 노드(OUT)와 연결되어 있으므로 게이트-소오스 전압이 문턱 전압에 비해 낮아 턴 오프 상태를 유지하게 된다.That is, since the gates of the plurality of transistors MB1 to MBn are grounded and the source is connected to the low level output node OUT through the plurality of resistors RA1 to RAn, the gate-source voltage is connected to the threshold voltage. It is lower than that to maintain the turn off state.

따라서 풀 업 회로부(110)에 의해 구동된 전류는 복수개의 트랜지스터(MB1 ~ MBn)에 비해 상대적으로 저항값이 작은 복수개의 저항(RA1 ~ Ran)을 통해 출력 노드(OUT)로 흐르게 된다.Therefore, the current driven by the pull-up circuit unit 110 flows to the output node OUT through the plurality of resistors RA1 to Ran having a smaller resistance value than the plurality of transistors MB1 to MBn.

한편, 포화 전류 영역 이후의 선형 전류 영역에서 출력 노드(OUT)의 레벨이 상승하여 복수개의 트랜지스터(MB1 ~ MBn)의 문턱 전압 이상이 되면, 복수개의 트랜지스터(MB1 ~ MBn)는 게이트-소오스 전압이 문턱 전압에 비해 높아지므로 턴 온 된다.On the other hand, when the level of the output node OUT rises above the threshold voltage of the plurality of transistors MB1 to MBn in the linear current region after the saturation current region, the plurality of transistors MB1 to MBn have a gate-source voltage. It turns on because it is higher than the threshold voltage.

따라서 풀 업 회로부(110)에 의해 구동된 전류는 복수개의 저항(RA1 ~ Ran)에 비해 상대적으로 저항값이 작은 복수개의 트랜지스터(MB1 ~ MBn)를 통해 출력 노드(OUT)로 흐르게 된다.Therefore, the current driven by the pull-up circuit unit 110 flows to the output node OUT through the plurality of transistors MB1 to MBn having a smaller resistance value than the plurality of resistors RA1 to Ran.

결국, 본 발명은 포화 전류 영역에서는 복수개의 저항(RA1 ~ Ran)을 이용하여 전류량을 제한하고, 선형 전류 영역에서는 복수개의 트랜지스터(MB1 ~ MBn)가 턴 온 상태를 유지하도록 하여 전류량을 증가시키게 된다.As a result, the present invention limits the amount of current by using the plurality of resistors RA1 to Ran in the saturation current region, and increases the amount of current by keeping the plurality of transistors MB1 to MBn turned on in the linear current region. .

한편, 풀 다운 동작에 따른 전류 조절 또한 풀 업 동작과 동일한 방식으로 이루어진다.Meanwhile, the current regulation according to the pull down operation is also performed in the same manner as the pull up operation.

즉, 최종 출력된 데이터가 논리값 1에 해당하는 레벨인 상태에서 풀 다운 신호(DN)가 활성화된 경우,That is, when the pull-down signal DN is activated while the last output data is at a level corresponding to logic value 1,

포화 전류 영역에서는 복수개의 트랜지스터(MD1 ~ MDn)를 턴 오프 시켜 전류량을 제한하고, 선형 전류 영역에서는 복수개의 트랜지스터(MD1 ~ MDn)를 턴 오프 시켜 전류량을 증가시킨다.In the saturation current region, the plurality of transistors MD1 to MDn are turned off to limit the amount of current, and in the linear current region, the plurality of transistors MD1 to MDn are turned off to increase the amount of current.

상술한 바와 같이, 본 발명의 실시예에 따른 데이터 출력 드라이버(100)는 포화 전류 영역의 전류량 증가 없이 선형 전류 영역에서만 전류량을 증가시킴으로써 출력 신호의 무결성을 향상시킬 수 있다. 또한 포화 전류 영역에서의 전류량 증가가 없으므로 외부 기기에 영향을 끼칠 수 있는 EMI 성분을 최소화할 수 있다.As described above, the data output driver 100 according to the embodiment of the present invention may improve the integrity of the output signal by increasing the amount of current only in the linear current region without increasing the amount of current in the saturation current region. In addition, there is no increase in the amount of current in the saturation current region, thereby minimizing EMI components that can affect external devices.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

도 1은 본 발명에 따른 데이터 출력 드라이버의 회로도이다.1 is a circuit diagram of a data output driver according to the present invention.

<도면의 주요 부분에 대한 부호 설명>Description of the Related Art [0002]

110: 풀 업 회로부 120: 풀 업 전류 조절부110: pull up circuit portion 120: pull up current control unit

130: 풀 다운 회로부 140: 풀 다운 전류 조절부130: pull down circuit portion 140: pull down current control portion

Claims (17)

풀 업 신호에 응답하여 출력단을 전원 전압 레벨로 풀 업 시키도록 구성된 풀 업 회로부;A pull-up circuit unit configured to pull up an output terminal to a power supply voltage level in response to a pull-up signal; 풀 다운 신호에 응답하여 상기 출력단을 접지 전압 레벨로 풀 다운 시키도록 구성된 풀 다운 회로부; 및A pull down circuit configured to pull down the output terminal to a ground voltage level in response to a pull down signal; And 상기 풀업 회로부 또는 상기 풀 다운 회로부의 전류량이 포화 영역에서는 증가하지 않고 선형 영역에서만 증가하도록 상기 풀업 회로부 또는 상기 풀 다운 회로부의 전류량을 조정하는 전류 조절부를 구비하는 데이터 출력 드라이버.And a current adjuster for adjusting the current amount of the pull-up circuit portion or the pull-down circuit portion so that the current amount of the pull-up circuit portion or the pull-down circuit portion does not increase in the saturation region but increases only in the linear region. 제 1 항에 있어서,The method of claim 1, 상기 풀 업 회로부는The pull up circuit portion 게이트에 상기 풀 업 신호를 입력 받고, 소오스에 상기 전원 전압을 인가받는 트랜지스터를 구비하는 데이터 출력 드라이버.And a transistor configured to receive the pull-up signal at a gate and receive the power supply voltage at a source. 제 2 항에 있어서,The method of claim 2, 상기 전류 조절부는The current control unit 상기 트랜지스터의 드레인과 상기 출력단 사이에 연결된 저항 소자, 및A resistor connected between the drain of the transistor and the output terminal, and 상기 저항 소자의 양단에 소오스와 드레인이 각각 연결되고 게이트가 접지되 는 트랜지스터를 구비하는 데이터 출력 드라이버.And a transistor having both a source and a drain connected to both ends of the resistor and having a gate grounded to each other. 제 1 항에 있어서,The method of claim 1, 상기 풀 다운 회로부는The pull down circuit portion 게이트에 상기 풀 다운 신호를 입력 받고, 소오스가 접지된 트랜지스터를 구비하는 데이터 출력 드라이버.And a transistor having a pull-down signal input to a gate and a source grounded. 제 4 항에 있어서,The method of claim 4, wherein 상기 전류 조절부는The current control unit 상기 트랜지스터의 드레인과 상기 출력단 사이에 연결된 저항 소자, 및A resistor connected between the drain of the transistor and the output terminal, and 상기 저항 소자의 양단과 소오스와 드레인이 각각 연결되고 게이트에 전원 전압을 공급받는 트랜지스터를 구비하는 데이터 출력 드라이버.And a transistor connected at both ends of the resistance element, a source, and a drain, and receiving a power voltage to a gate. 풀 업 신호에 응답하여 출력단을 전원 전압 레벨로 풀 업 시키도록 구성된 제 1 트랜지스터;A first transistor configured to pull up an output stage to a power supply voltage level in response to a pull-up signal; 풀 다운 신호에 응답하여 상기 출력단을 접지 전압 레벨로 풀 다운 시키도록 구성된 제 2 트랜지스터;A second transistor configured to pull down the output terminal to a ground voltage level in response to a pull down signal; 상기 제 1 트랜지스터 또는 상기 제 2 트랜지스터 중 어느 하나와 상기 출력단 사이에 연결된 제 1 저항 소자; 및A first resistance element connected between any one of the first transistor or the second transistor and the output terminal; And 상기 제 1 저항 소자와 병렬 연결되어 포화 전류 영역에서 턴 오프 되고, 선 형 전류 영역에서 턴 온 되도록 구성된 제 3 트랜지스터를 구비하는 데이터 출력 드라이버.And a third transistor connected in parallel with the first resistor element and turned off in a saturation current region and configured to turn on in a linear current region. 제 6 항에 있어서,The method of claim 6, 상기 제 1 트랜지스터와 상기 제 3 트랜지스터는 PMOS 트랜지스터인 데이터 출력 드라이버.And the first transistor and the third transistor are PMOS transistors. 제 6 항에 있어서,The method of claim 6, 상기 제 1 트랜지스터 또는 상기 제 2 트랜지스터 중 다른 하나와 상기 출력단 사이에 연결된 제 2 저항 소자, 및A second resistance element connected between the other of the first transistor or the second transistor and the output terminal; and 상기 제 2 저항 소자와 병렬 연결되어 포화 전류 영역에서 턴 오프 되고, 선형 전류 영역에서 턴 온 되도록 구성된 제 4 트랜지스터를 더 구비하는 데이터 출력 드라이버.And a fourth transistor connected in parallel with the second resistance element and turned off in a saturation current region and configured to turn on in a linear current region. 제 8 항에 있어서,The method of claim 8, 상기 제 2 트랜지스터와 상기 제 4 트랜지스터는 NMOS 트랜지스터인 데이터 출력 드라이버.And the second transistor and the fourth transistor are NMOS transistors. 드라이빙 제어신호에 응답하여 전원 전압 또는 접지 전압을 제 1 패스 또는 제 2 패스를 통해 출력단에 인가하도록 구성되며,Is configured to apply a power supply voltage or a ground voltage to an output terminal through a first pass or a second pass in response to a driving control signal, 상기 제 1 패스가 선형 전류 영역에서 열리고, 포화 전류 영역에서 닫히는 데이터 출력 드라이버.And the first pass is opened in a linear current region and closed in a saturation current region. 제 10 항에 있어서,11. The method of claim 10, 상기 선형 전류 영역에서의 상기 제 1 패스의 저항값이 상기 제 2 패스에 비해 낮은 데이터 출력 드라이버.And a resistance value of the first pass in the linear current region is lower than the second pass. 제 10 항에 있어서,11. The method of claim 10, 상기 포화 전류 영역에서의 상기 제 1 패스의 저항값이 상기 제 2 패스에 비해 높은 데이터 출력 드라이버.And a resistance value of the first pass in the saturation current region is higher than that of the second pass. 풀 업 신호에 응답하여 전원 전압을 구동하도록 구성된 풀 업 회로부;A pull-up circuitry configured to drive a power supply voltage in response to the pull-up signal; 상기 풀 업 회로부의 출력을 제 1 패스 또는 제 2 패스를 통해 출력단에 인가하도록 구성된 풀 업 전류 조절부;A pull-up current adjusting unit configured to apply an output of the pull-up circuit unit to an output terminal through a first pass or a second pass; 풀 다운 신호에 응답하여 접지 전압을 구동하도록 구성된 풀 다운 회로부; 및A pull down circuit portion configured to drive a ground voltage in response to the pull down signal; And 상기 풀 다운 회로부의 출력을 제 3 패스 또는 제 4 패스를 통해 상기 출력단에 인가하도록 구성된 풀 다운 전류 조절부를 구비하며,A pull down current controller configured to apply an output of the pull down circuit portion to the output terminal through a third pass or a fourth pass, 상기 제 1 패스 및 상기 제 3 패스가 선형 전류 영역에서 열리고, 포화 전류 영역에서 닫히는 데이터 출력 드라이버.And the first pass and the third pass open in a linear current region and close in a saturation current region. 제 13 항에 있어서,The method of claim 13, 상기 선형 전류 영역에서의 상기 제 1 패스의 저항값이 상기 제 2 패스에 비해 낮은 데이터 출력 드라이버.And a resistance value of the first pass in the linear current region is lower than the second pass. 제 13 항에 있어서,The method of claim 13, 상기 포화 전류 영역에서의 상기 제 1 패스의 저항값이 상기 제 2 패스에 비해 높은 데이터 출력 드라이버.And a resistance value of the first pass in the saturation current region is higher than that of the second pass. 제 13 항에 있어서,The method of claim 13, 상기 선형 전류 영역에서의 상기 제 3 패스의 저항값이 상기 제 4 패스에 비해 낮은 데이터 출력 드라이버.And the resistance of the third pass in the linear current region is lower than the fourth pass. 제 13 항에 있어서,The method of claim 13, 상기 포화 전류 영역에서의 상기 제 3 패스의 저항값이 상기 제 4 패스에 비해 높은 데이터 출력 드라이버.And a resistance value of the third pass in the saturation current region is higher than that of the fourth pass.
KR1020090070138A 2009-07-30 2009-07-30 Data output driver KR101033485B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090070138A KR101033485B1 (en) 2009-07-30 2009-07-30 Data output driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070138A KR101033485B1 (en) 2009-07-30 2009-07-30 Data output driver

Publications (2)

Publication Number Publication Date
KR20110012419A KR20110012419A (en) 2011-02-09
KR101033485B1 true KR101033485B1 (en) 2011-05-09

Family

ID=43772341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070138A KR101033485B1 (en) 2009-07-30 2009-07-30 Data output driver

Country Status (1)

Country Link
KR (1) KR101033485B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050073982A (en) * 2004-01-13 2005-07-18 삼성전자주식회사 Output driver for use in semiconductor device
KR20090060680A (en) * 2007-12-10 2009-06-15 주식회사 하이닉스반도체 Data outputting driver of semiconductor memory apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050073982A (en) * 2004-01-13 2005-07-18 삼성전자주식회사 Output driver for use in semiconductor device
KR20090060680A (en) * 2007-12-10 2009-06-15 주식회사 하이닉스반도체 Data outputting driver of semiconductor memory apparatus

Also Published As

Publication number Publication date
KR20110012419A (en) 2011-02-09

Similar Documents

Publication Publication Date Title
US8723573B1 (en) Method and apparatus for reducing crowbar current and controlling slew rate
US20130222038A1 (en) Semiconductor integrated circuit
US8618843B2 (en) High speed serial input/output bus voltage mode driver with tunable amplitude and resistance
US8018245B2 (en) Semiconductor device
KR20010049227A (en) Level adjustment circuit and data output circuit thereof
KR20100076760A (en) Output driver of semiconductor device
WO2017048550A1 (en) Level shifter applicable to low voltage domain to high voltage domain conversion
US9660651B2 (en) Level shift circuit
JP4767608B2 (en) Current drive circuit and charge pump using current drive circuit
TWI389454B (en) Off-chip driver and method for compensating for pvt variations in off-chip driver
US20150280712A1 (en) Data output circuit of semiconductor apparatus
KR101033485B1 (en) Data output driver
US9362912B2 (en) Data output circuit of semiconductor apparatus
KR100951668B1 (en) Buffer of semiconductor memory apparatus
KR100920840B1 (en) Buffering Circuit of Semiconductor Memory Apparatus
US20080024167A1 (en) Design structure for improved delay voltage level shifting for large voltage differentials
KR100191880B1 (en) Output circuit for gunning transceiver logic
US8797809B2 (en) Nonvolatile memory device
KR100432573B1 (en) Semiconductor device having output driving circuit capable of controlling impedance, in which pull-up circuit including nmos transistor and pmos transistor is comprised
JP4876553B2 (en) Output circuit
JP7396774B2 (en) logic circuit
JP2011124683A (en) Output buffer circuit, input buffer circuit, and input/output buffer circuit
JP4912431B2 (en) Buck power supply
KR20090004974A (en) Variable delay circuit, testing apparatus and electronic device
US6972595B2 (en) Electrical circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee